JP2007273814A - シリコン基板及びその製造方法 - Google Patents

シリコン基板及びその製造方法 Download PDF

Info

Publication number
JP2007273814A
JP2007273814A JP2006098638A JP2006098638A JP2007273814A JP 2007273814 A JP2007273814 A JP 2007273814A JP 2006098638 A JP2006098638 A JP 2006098638A JP 2006098638 A JP2006098638 A JP 2006098638A JP 2007273814 A JP2007273814 A JP 2007273814A
Authority
JP
Japan
Prior art keywords
silicon substrate
main surface
oxygen
silicon
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006098638A
Other languages
English (en)
Other versions
JP5158833B2 (ja
Inventor
Hitoshi Sasaki
斉 佐々木
Sadahiro Katou
禎宏 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2006098638A priority Critical patent/JP5158833B2/ja
Publication of JP2007273814A publication Critical patent/JP2007273814A/ja
Application granted granted Critical
Publication of JP5158833B2 publication Critical patent/JP5158833B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】窒化物化合物半導体素子を形成するためにエピタキシャル成長される窒化物系化合物半導体の湾曲を抑制するシリコン基板を提供すること。
【解決手段】シリコン基板1において、窒化物系化合物半導体層2の成長によって凹状に反る方向に応力が加わる主面1aには、窒化物系化合物半導体層2の成長後にその反りを減少させる反り量を有する凸状の湾曲が予め付与されている。
【選択図】図1

Description

本発明は、シリコン基板及びその製造方法に関し、より詳しくは、窒化物系化合物半導体を成膜するための基板として用いられるシリコン基板及びその製造方法に関する。
窒化物系化合物半導体素子、例えば窒化ガリウム(GaN)を用いた電界効果トランジスタは、400℃近い高温環境下においても動作する固体素子として注目されている。
GaN系化合物半導体素子を形成するための基板として、GaN基板を用いることが好ましいが、SiやGaAsのような大口径の単結晶基板の作成については開発途上にある。そこで、GaN基板の代替基板としてサファイア基板、SiC基板、シリコン基板等が一般に使用される。
サファイア基板を使用する場合にはその上に異種材料であるGaN系化合物半導体を成長することになるが、それらの格子常数や線膨張係数の違いがある。そのため、サファイア基板上にAlNを形成して格子の歪みを緩和させ、その上にGaNを成長させることが下記の特許文献1に記載されている。しかし、そのようなサファイア基板であっても、GaNを成長させた後の冷却によって基板のGaN成長面側が凸状に反ってしまうという問題は解決されなかった。
これに対し、サファイア基板の表面に形成されるGaN層の膜厚分布を最適化することによって反りの影響を相殺することが特許文献1に記載されている。また、サファイア基板上にエピタキシャル成長される窒化物半導体による応力を抑制するために、サファイア基板にイオンを打ち込むことによって基板にアモルファス的な構造の中間層を形成し、その中間層によって応力による歪みを吸収、緩和することが特許文献2に記載されている。なお、特許文献2には、反りの発生を防止して形成した窒化物半導体層をサファイア基板から剥離して自立単結晶基板を刺繍的に形成するが記載されている。
一方、窒化物物系半導体からなる電子デバイスを形成する基板として、シリコン基板を使用することが特許文献3に記載されている。
例えば、GaN系高電子移動度トランジスタ(HEMT)をシリコン基板上に形成する場合には、MOCVD法などのエピタキシャル結晶成長法によって単結晶のシリコン基板上にAlNからなる介在層を形成し、さらに介在層上にGaNをエピタキシャル成長してバッファ層を形成する。それらの層は、複数回繰り返して重畳されることもある。そのようなバッファ層の上に、電子走行層、電子供給層及びコンタクト層を順次形成し、コンタクト層の表面にソース電極、ドレイン電極及びゲート電極が形成される。
特開平4−297023号公報 特開2005−306680号公報 特開2005−5723号公報
しかしながら、シリコン基板上にGaNなどの窒化物系化合物半導体をエピタキシャル成長させると、窒化物系化合物半導体の熱膨張率が基板の熱膨張率よりも大きいので、窒化物系化合物半導体層が凹状に湾曲してしまう。
そして、湾曲した状態でエピタキシャル成長層やその上の金属膜などをフォトリソグラフィ法の露光の際に焦点合わせが難しくなるなどの不都合が生じる。
これに対して、シリコン基板についても特許文献2、特許文献3に記載の方法を採用することも考えられるが、その反りの向きは、サファイア基板を使用する場合とは逆であり、しかもシリコン基板とサファイア基板では格子定数、硬度等が異なるので、そのまま採用することはできない。
本発明の目的は、エピタキシャル成長される窒化物系化合物半導体の湾曲を抑制することができるシリコン基板及びその製造方法を提供することにある。
上記の課題を解決するための本発明の第1の態様は、窒化物系化合物半導体層の成長によって凹状に反る方向に応力が加わる主面には、前記窒化物系化合物半導体層の成長後に前記応力を減少させる反り量を有する凸状の湾曲が予め付与されていることを特徴とするシリコン基板である。
本発明の第2の態様は、前記第1の態様に記載のシリコン基板において、前記主面又は主面の所定深さから裏面に向けて連続して減少する濃度分布で酸素を含むことを特徴とする。
本発明の第3の態様は、前記第1又は第2の態様に記載のシリコン基板において、直径をdとし且つ前記主面の前記反り量をBとした場合に、該Bはd/1000±20%の範囲内であることを特徴とする。
本発明の第4の態様は、前記第1乃至第3の態様のいずれかに記載のシリコン基板において、直径の0.5%以上の厚みを有することを特徴とする。
本発明の第5の態様は、前記第1乃至第4の態様のいずれかに記載のシリコン基板において、前記凸状の湾曲は表面研削及び研磨により前記主面に付与されていることを特徴とする。
本発明の第6の態様は、前記第1乃至第4の態様のいずれかに記載のシリコン基板において、裏面には、前記凸状の湾曲を付与する応力を発生させる窒化膜が形成されていることを特徴とする。
本発明の第7の態様は、前記第1又は第2の態様に記載のシリコン基板において、前記主面又は主面の所定深さから裏面に向けて連続して減少する密度若しくはサイズの分布で酸素析出物が含まれていることを特徴とする請求項1又は請求項2に記載のシリコン基板。
本発明の第8の態様は、主面側から裏面にかけて厚み方向に酸素の濃度分布を減少させる工程と、高温熱処理することにより前記酸素の析出物を内部に生成させて前記主面に凸状の湾曲面を付与する工程とを有することを特徴とするシリコン基板の製造方法である。
本発明の第9の態様は、前記第8の態様に記載のシリコン基板の製造方法において、一様に分布した酸素を含む基板の前記主面に酸化シリコン膜を形成する工程と、前記基板を加熱することにより前記厚み方向で前記酸素の濃度分布を変化させる工程とを有することを特徴とする。
本発明の第10の態様は、前記第8の態様に記載のシリコン基板の製造方法において、前記主面に向けて酸素をイオン注入することにより前記厚み方向に前記酸素の濃度分布を変化させることを特徴とする。
本発明によれば、シリコン基板の主面に凸状の湾曲を予め付与するとともに、その凸状の湾曲の反り量については、窒化物系化合物半導体層の成長によって主面に加わる応力のため発生する反りを減少させる大きさとしている。
これにより、シリコン基板の主面に窒化物系化合物半導体層を形成すると、反りの減殺によって主面は実質的に平坦になるとともに、その窒化物系化合物半導体層も実質的に平坦になる。
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
(第1の実施の形態)
図1(a)は、本発明の第1実施形態に係るシリコン基板を示す断面図、図1(b)は、そのシリコン基板上に窒化物系化合物半導体層を成長した状態を示す断面図である。
図1(a)において、シリコン基板1のうち少なくとも窒化物系化合物半導体層が成長される側の主面1aは、研削、研磨等により凸状に湾曲している。その主面1aは、シリコン基板1の直径をd、反り量をBとすると、Bは、(d/1000)±20%の範囲内である。また、凸状の湾曲を曲率半径で示すと、12.5m±2.5mの範囲内である。なお、反り量は、基板の厚さ方向に対して、同一面の最も突出した位置と最も窪んだ位置の差で表される。
シリコン基板1の凸状の湾曲は、表面研削及び研磨によって形成され、例えば、研磨時において研磨布に向けてシリコン基板に加える押圧力の面内分布を調整したり、凹状に湾曲させた型の中でシリコン基板を研磨したりすることにより得られる。
そのようなシリコン基板1の主面1aに厚さ2.0μmのGaN層2を例えば化学蒸着法により高温で成長した後、室温まで降温すると、その主面1aとGaN層2は、図1(b)に示すように実質的に平坦になった。なお、GaNの代わりにAlN、AlGaN等の他の窒化物系化合物系半導体を成長してもよく、以下の実施形態でも同様である。
そのような主面1aの凸状の反り量Bは、次のような理由から規定されている。
発明者は、シリコン基板上にGaN層を成長することによりシリコン基板の主面がどのくらいの量で反るかを測定した。シリコン基板として、市販されている様々な直径のものをそれぞれ10枚ずつ用意し、それらの主面上に厚さ2.0μm〜3.0μmのGaN層を例えば化学蒸着法により高温で成長し、室温まで降温した後に生じた主面の反り量、即ちGaN層の反り量を調べたところ、表1に示すような結果が得られた。シリコン基板の主面は、GaN成長の前と後を比較すると、ほぼ平坦状から凹状に変化した。なお、各シリコン基板の厚さは525nmであった。
Figure 2007273814
シリコン基板の主面の反りは、シリコンとGaNの熱膨張係数の違いから生じるものであり、シリコン基板の熱膨張係数は4.2×10-6-1、GaN層の熱膨張係数は5.6×10-6-1である。
表1によれば、シリコン基板の直径によらず、反り量は直径dに対して1/10000±20%の範囲内にあることがわかった。
従って、そのような成長による反りを相殺するためには、シリコン基板の主面について予めd/10000±20%の範囲内で凸状の反り量Bを付与しておくことにより、GaN層を成長し、冷却した後にはシリコン基板の主面及びGaN層がほぼ平坦になる。
ところで、市販のシリコン基板上にGaN層を成長することによってその主面に生じる反り量は、基板が薄くなれば、GaN層の収縮に抗する基板の張力が弱まるために、大きく湾曲する。
そこで、発明者は、様々な厚さを有する市販の直径100mmのシリコン基板を用い、その主面に2.0μm〜3.0μmのGaN層を成長してそれらの主面の反り量のバラツキを測定したところ、表2のような結果が得られた。
Figure 2007273814
表2によれば、シリコン基板の厚さが直径の0.5%より薄くなると、反り量のバラツキが許容誤差の±20%を超えて不安定化してしまう。これを避けるためにはシリコン基板1の厚さTは直径の0.5%以上にすることが望ましい。
以上のように凸状に湾曲された主面を有するシリコン基板1の上には、例えば図2に示すようなHEMTなどの電子デバイスが形成される。
図2において、シリコン基板1のうち上記のような反り量を有する凸状に湾曲した主面1aの上には、AlN又はGaNよりなる厚さ50nmの介在層11と、GaN層とAlGaN層を交互に30層ずつ形成した厚さ約2100nmのバッファ層12と、厚さ500nmのGaNよりなる電子走行層13と、厚さ20nmのAlGaNよりなる電子供給層14と、厚さ20nmのGaNよりなるコンタクト層15がMOCVD法により約1000℃の基板温度で順に形成されている。
コンタクト層15は、ゲート領域がエッチングにより除去され、その領域の電子供給層14上にはゲート電極16が形成されている。さらに、ゲート電極16の両側方のコンタクト層15上にはそれぞれソース電極17とドレイン電極18が形成されている。
このように、HEMTを構成する窒化物系化合物半導体を上記のシリコン基板1の主面1a上に形成すると、窒化物系化合物半導体成長後にシリコン基板1の主面1aの凸状の湾曲は実質的に解消される。
(第2の実施の形態)
図3(a)は、本発明の第2実施形態に係るシリコン基板を示す断面図、図3(b)は、そのシリコン基板上に窒化物系化合物半導体層を成長した状態を示す断面図である。
図3(a)において、シリコン基板1のうち窒化物系化合物半導体素子が成長されない側の裏面1bには、湾曲付与膜として窒化シリコン膜3が例えば化学蒸着法などにより高温で形成されている。窒化シリコン膜3の厚さは、シリコン基板1の厚さが525μm、直径が100mmの場合に例えば1.6μmとされる。
窒化シリコン膜3は、常温に戻されることにより収縮するので、シリコン基板1の裏面1bはその収縮力により凹状に湾曲する。これにより、裏面1bと反対側の主面1aは第1実施形態と同様に凸状に湾曲する。
シリコン基板1の直径と厚さは特に限定されるものではないが、窒化シリコン膜3の膜厚や成長条件などを調整することにより、シリコン基板1の主面1aが第1実施形態と同様に、反り量Bが直径dに対して(d/1000)±20%の範囲内であるか、または、12.5m±2.5mの範囲内の曲率半径で湾曲するようにする。また、反りの安定のために、第1実施形態と同様に、シリコン基板1の厚さは525μm以上となることが好ましい。
そのようなシリコン基板1の主面1aに厚さ2.0μmのGaN層2を例えば化学蒸着法により高温で成長し、室温まで降温したところ、その主面1a及びGaN層2は、図3(b)に示すように実質的に平坦となった。
なお、湾曲付与膜として、窒化シリコン膜3に限られるものではなく、窒化ガリウムや窒化アルミニウムのような窒化膜を成長してもよいし、複数種の化合物薄膜を組み合わせて成長してもよい。窒化ガリウムを使用する場合に、シリコン基板1の厚さを525μm、直径を100mmとすれば例えば2.0μmとされる。
(第3の実施の形態)
図4は、本発明の第3実施形態に係るシリコン基板の形成工程を示す断面図である。
まず、図4(a)に示すように、1.4×1018cm-3以上、1.4〜2.1×1018cm-3のような高酸素濃度、例えば1.8×1018cm-3固溶酸素濃度(Oi )を有するシリコン基板1を用意する。そのようなシリコン基板1は、例えばそのような固溶酸素濃度を有するシリコン単結晶棒をCZ(チョクラルスキー法)により作成した後に、そのシリコン単結晶棒をスライサによりウェハ状に輪切りにして基板とし、ついで、主面を平坦化のために研磨等の処理を行うことにより形成される。
次に、図4(b)に示すように、熱酸化法若しくはCVD法によってシリコン基板1の主面1aにシリコン酸化膜4を形成する。例えば、熱酸化法による場合には、ウェット酸素雰囲気中で基板温度を1100℃に設定して4時間でシリコン酸化膜4を形成する。
続いて、図4(c)に示すように、不活性ガス雰囲気、例えば窒素ガス雰囲気中にシリコン基板1を置き、基板温度を1200℃に設定して16時間でシリコン基板1内の酸素について高温拡散熱処理を行うと、シリコン基板1中の酸素は、主にシリコン酸化膜4に覆われない裏面から外部に拡散し、深さ方向の酸素濃度は図5に例示するような分布に変化する。この場合、窒素ガス雰囲気を減圧させてもよい。
そして、シリコン酸化膜4をフッ酸(HF)溶液で除去した後に、ランピング加熱により例えば基板温度を1000℃に設定し、16時間で酸素析出物(SiOx)を形成すると、酸素析出物は酸素濃度分布に依存してシリコン基板1の主面又は主面近傍でサイズが最も大きく且つ密度が最も高くなり、その裏面に近づくほどサイズ、密度ともに連続的に低くなる。従って、酸素析出物の大きさと密度の差によりシリコン基板1の主面1a側の膨張力が裏面側のそれに比べて大きくなる。
その結果、シリコン基板1の主面1aは、図4(d)に示すように第1実施形態と同様に、凸状に湾曲する。
そのようなシリコン基板1の主面1aに厚さ2.0μmのGaN層を例えば化学蒸着法により高温で成長した後、室温まで降温すると、その主面1aとGaN層は、第1実施形態と同様に平坦となった。
ところで、ランピング加熱は独立した工程で行わなくても良く、例えば、シリコン基板1の主面1a上に窒化物系化合物半導体を成長する工程と並行して実施してもよい。また、不活性ガス雰囲気中でシリコン基板1を加熱することにより酸素析出物が所望の分布になる場合にはランピング加熱は省略してもよい。
(第4の実施の形態)
図6は、本発明の第4実施形態に係るシリコン基板の形成工程を示す断面図である。
まず、図6(a)に示すように、酸素濃度の低い市販のシリコン基板1を用意する。
次に、図6(b)に示すように、酸素イオンをシリコン基板1の主面1aに注入する。シリコン基板1中の酸素濃度は、イオン注入時の加速エネルギーやドーズ量を調整することにより、図7に示すように、主面1a寄りの所定の深さで酸素濃度がピークとなるようにする。
続いて、ランピング加熱により例えば基板温度を1000℃に設定し、16時間でシリコン基板1内で酸素析出物(SiOx)を形成すると、酸素析出物は酸素濃度分布に依存してシリコン基板1の主面寄りでサイズが最も大きく且つ密度が最も高くなり、基板裏面に近づくほどサイズ、密度ともに低くなる。従って、酸素析出物の大きさと密度の差によりシリコン基板1の主面1a側の膨張力が裏面側のそれに比べて大きくなる。
その結果、シリコン基板1の主面1aは、図6(c)に示すように第1実施形態と同様、凸状に湾曲する。湾曲の反り量は、イオン注入による酸素濃度のピークの深さ、酸素濃度、ランピング加熱条件等によって調整される。
そのようなシリコン基板1の主面1aに厚さ2.0μmのGaN層を例えば化学蒸着法により高温で成長した後、室温まで降温すると、その主面1aとGaN層は、第1実施形態と同様に平坦となった。
ところで、ランピング加熱は独立した工程で行わなくても良く、例えば、シリコン基板1の主面1a上に窒化物系化合物半導体を成長する工程と並行して実施してもよい。
図1(a)は、本発明の第1実施形態に係るシリコン基板を示す断面図、図1(b)は、本発明の第1実施形態に係るシリコン基板の主面に窒化物系化合物半導体を成長した状態を示す側面図である。 図2は、本発明の実施形態に係るシリコン基板の主面上に形成される電界効果トランジスタを示す断面図である。 図3(a)は、本発明の第2実施形態に係るシリコン基板を示す断面図、図3(b)は、本発明の第2実施形態に係るシリコン基板の主面に窒化物系化合物半導体を成長した状態を示す側面図である。 図4(a)〜(d)は、本発明の第3実施形態に係るシリコン基板をの形成工程を示す断面図である。 図5は、本発明の第3実施形態に係るシリコン基板内の酸素濃度分布を示す図である。 図6(a)〜(d)は、本発明の第3実施形態に係るシリコン基板の形成工程を示す断面図である。 図7は、本発明の第4実施形態に係るシリコン基板内の酸素濃度分布を示す図である。
符号の説明
1:シリコン基板
1a:主面
2:GaN層(窒化物系化合物半導体層)
3:窒化シリコン膜
4:酸化シリコン膜

Claims (10)

  1. 窒化物系化合物半導体層の成長によって凹状に反る方向に応力が加わる主面には、前記窒化物系化合物半導体層の成長後に前記応力を減少させる反り量を有する凸状の湾曲が予め付与されていることを特徴とするシリコン基板。
  2. 前記主面又は主面の所定深さから裏面に向けて連続して減少する濃度分布で酸素を含むことを特徴とする請求項1に記載のシリコン基板。
  3. 直径をdとし且つ前記主面の前記反り量をBとした場合に、該Bはd/1000±20%の範囲内であることを特徴とする請求項1又は請求項2に記載のシリコン基板。
  4. 直径の0.5%以上の厚みを有することを特徴とする請求項1乃至請求項3のいずれかに記載のシリコン基板。
  5. 前記凸状の湾曲は表面研削及び研磨により前記主面に付与されていることを特徴とする請求項1乃至請求項4のいずれかに記載のシリコン基板。
  6. 裏面には、前記凸状の湾曲を付与する応力を発生させる窒化膜が形成されていることを特徴とする請求項1乃至請求項4のいずれかに記載のシリコン基板。
  7. 前記主面又は主面の所定深さから裏面に向けて連続して減少する密度若しくはサイズの分布で酸素析出物が含まれていることを特徴とする請求項1又は請求項2に記載のシリコン基板。
  8. 主面側から裏面にかけて厚み方向に酸素の濃度分布を減少させる工程と、
    高温熱処理することにより前記酸素の析出物を内部に生成させて前記主面に凸状の湾曲面を付与する工程と
    を有することを特徴とするシリコン基板の製造方法。
  9. 一様に分布した酸素を含む基板の前記主面に酸化シリコン膜を形成する工程と、
    前記基板を加熱することにより前記厚み方向で前記酸素の濃度分布を変化させる工程と
    を有することを特徴とする請求項8に記載のシリコン基板の製造方法。
  10. 前記主面に向けて酸素をイオン注入することにより前記厚み方向に前記酸素の濃度分布を変化させることを特徴とする請求項8に記載のシリコン基板の製造方法。
JP2006098638A 2006-03-31 2006-03-31 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。 Active JP5158833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006098638A JP5158833B2 (ja) 2006-03-31 2006-03-31 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006098638A JP5158833B2 (ja) 2006-03-31 2006-03-31 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。

Publications (2)

Publication Number Publication Date
JP2007273814A true JP2007273814A (ja) 2007-10-18
JP5158833B2 JP5158833B2 (ja) 2013-03-06

Family

ID=38676286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006098638A Active JP5158833B2 (ja) 2006-03-31 2006-03-31 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。

Country Status (1)

Country Link
JP (1) JP5158833B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124151A (ja) * 2006-11-09 2008-05-29 Namiki Precision Jewel Co Ltd 単結晶基板及び窒化物半導体単結晶の製造方法
JP2008251704A (ja) * 2007-03-29 2008-10-16 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法
JP2009292669A (ja) * 2008-06-03 2009-12-17 Sumco Corp シリコンウェーハ
WO2009155122A2 (en) * 2008-05-30 2009-12-23 Alta Devices, Inc. Epitaxial lift off stacks and methods
WO2009157514A1 (ja) * 2008-06-27 2009-12-30 住友電気工業株式会社 成膜方法
WO2010061865A1 (ja) * 2008-11-27 2010-06-03 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2010192485A (ja) * 2009-02-16 2010-09-02 Nichia Corp 窒化物半導体基板の加工方法
JP2010272781A (ja) * 2009-05-25 2010-12-02 Sharp Corp 半導体積層構造体の製造方法
JP2012051774A (ja) * 2010-09-03 2012-03-15 Covalent Materials Corp 化合物半導体基板
US8592240B2 (en) 2008-10-03 2013-11-26 Toyoda Gosei Co., Ltd. Method for manufacturing semiconductor light-emitting element
JP2014229872A (ja) * 2013-05-27 2014-12-08 シャープ株式会社 窒化物半導体エピタキシャルウェハ
JP2016507450A (ja) * 2012-12-18 2016-03-10 エレメント シックス リミテッド 半導体デバイス用基板
JP2018011060A (ja) * 2012-09-13 2018-01-18 パナソニックIpマネジメント株式会社 窒化物半導体構造物
JP2018190988A (ja) * 2009-12-11 2018-11-29 ナショナル セミコンダクター コーポレーションNational Semiconductor Corporation ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
JP2019206467A (ja) * 2018-05-29 2019-12-05 インダストリー−ユニバーシティーコオペレーション ファウンデーション ハンヤン ユニバーシティー 複数のイオン注入を用いた窒化ガリウム基板の製造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62181421A (ja) * 1986-02-04 1987-08-08 Mitsubishi Electric Corp シリコンエピタキシヤルウエハの製造方法
JPS63142822A (ja) * 1986-12-05 1988-06-15 Matsushita Electronics Corp 半導体装置の製造方法
JPS63236308A (ja) * 1987-03-25 1988-10-03 Oki Electric Ind Co Ltd 化合物半導体の成長方法
JPH01307232A (ja) * 1988-06-06 1989-12-12 Seiko Instr Inc 半導体装置の製造方法
JPH02139163A (ja) * 1988-11-18 1990-05-29 Fujitsu Ltd ウェーハの加工方法
JPH02164040A (ja) * 1988-12-19 1990-06-25 Nec Corp シリコン半導体基板の処理方法
JPH0794408A (ja) * 1990-04-13 1995-04-07 Thomson Csf 2つの結晶化半導体材料を整合させる方法及び半導体素子
JPH07249573A (ja) * 1994-03-14 1995-09-26 Nippon Steel Corp 半導体基板の製造方法
JP2003218031A (ja) * 2002-01-28 2003-07-31 Toshiba Ceramics Co Ltd 半導体ウェーハの製造方法
JP2005032803A (ja) * 2003-07-08 2005-02-03 Hitachi Cable Ltd 半導体製造方法及び半導体ウェハ
JP2005085852A (ja) * 2003-09-05 2005-03-31 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2005129856A (ja) * 2003-10-27 2005-05-19 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2005306680A (ja) * 2004-04-22 2005-11-04 Hitachi Cable Ltd 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Simox基板の製造方法及び該方法により得られるsimox基板

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62181421A (ja) * 1986-02-04 1987-08-08 Mitsubishi Electric Corp シリコンエピタキシヤルウエハの製造方法
JPS63142822A (ja) * 1986-12-05 1988-06-15 Matsushita Electronics Corp 半導体装置の製造方法
JPS63236308A (ja) * 1987-03-25 1988-10-03 Oki Electric Ind Co Ltd 化合物半導体の成長方法
JPH01307232A (ja) * 1988-06-06 1989-12-12 Seiko Instr Inc 半導体装置の製造方法
JPH02139163A (ja) * 1988-11-18 1990-05-29 Fujitsu Ltd ウェーハの加工方法
JPH02164040A (ja) * 1988-12-19 1990-06-25 Nec Corp シリコン半導体基板の処理方法
JPH0794408A (ja) * 1990-04-13 1995-04-07 Thomson Csf 2つの結晶化半導体材料を整合させる方法及び半導体素子
JPH07249573A (ja) * 1994-03-14 1995-09-26 Nippon Steel Corp 半導体基板の製造方法
JP2003218031A (ja) * 2002-01-28 2003-07-31 Toshiba Ceramics Co Ltd 半導体ウェーハの製造方法
JP2005032803A (ja) * 2003-07-08 2005-02-03 Hitachi Cable Ltd 半導体製造方法及び半導体ウェハ
JP2005085852A (ja) * 2003-09-05 2005-03-31 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2005129856A (ja) * 2003-10-27 2005-05-19 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2005306680A (ja) * 2004-04-22 2005-11-04 Hitachi Cable Ltd 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Simox基板の製造方法及び該方法により得られるsimox基板

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124151A (ja) * 2006-11-09 2008-05-29 Namiki Precision Jewel Co Ltd 単結晶基板及び窒化物半導体単結晶の製造方法
JP2008251704A (ja) * 2007-03-29 2008-10-16 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法
US8314011B2 (en) 2008-05-30 2012-11-20 Alta Devices, Inc. Epitaxial lift off stack having a non-uniform handle and methods thereof
WO2009155122A2 (en) * 2008-05-30 2009-12-23 Alta Devices, Inc. Epitaxial lift off stacks and methods
US8716107B2 (en) 2008-05-30 2014-05-06 Alta Devices, Inc. Epitaxial lift off stack having a non-uniform handle and methods thereof
WO2009155122A3 (en) * 2008-05-30 2010-02-25 Alta Devices, Inc. Epitaxial lift off stacks and methods
JP2009292669A (ja) * 2008-06-03 2009-12-17 Sumco Corp シリコンウェーハ
US8404571B2 (en) 2008-06-27 2013-03-26 Sumitomo Electric Industries, Ltd. Film deposition method
JP2010010440A (ja) * 2008-06-27 2010-01-14 Sumitomo Electric Ind Ltd 成膜方法
WO2009157514A1 (ja) * 2008-06-27 2009-12-30 住友電気工業株式会社 成膜方法
US8592240B2 (en) 2008-10-03 2013-11-26 Toyoda Gosei Co., Ltd. Method for manufacturing semiconductor light-emitting element
TWI423471B (zh) * 2008-10-03 2014-01-11 Toyoda Gosei Kk Manufacturing method of semiconductor light emitting element
US10388517B2 (en) 2008-11-27 2019-08-20 Dowa Electronics Materials Co., Ltd. Epitaxial substrate for electronic device and method of producing the same
WO2010061865A1 (ja) * 2008-11-27 2010-06-03 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2010192485A (ja) * 2009-02-16 2010-09-02 Nichia Corp 窒化物半導体基板の加工方法
JP2010272781A (ja) * 2009-05-25 2010-12-02 Sharp Corp 半導体積層構造体の製造方法
JP2018190988A (ja) * 2009-12-11 2018-11-29 ナショナル セミコンダクター コーポレーションNational Semiconductor Corporation ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
JP2021158391A (ja) * 2009-12-11 2021-10-07 ナショナル セミコンダクター コーポレーションNational Semiconductor Corporation ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
JP7273279B2 (ja) 2009-12-11 2023-05-15 ナショナル セミコンダクター コーポレーション ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
JP2012051774A (ja) * 2010-09-03 2012-03-15 Covalent Materials Corp 化合物半導体基板
JP2018011060A (ja) * 2012-09-13 2018-01-18 パナソニックIpマネジメント株式会社 窒化物半導体構造物
JP2016507450A (ja) * 2012-12-18 2016-03-10 エレメント シックス リミテッド 半導体デバイス用基板
JP2017119624A (ja) * 2012-12-18 2017-07-06 アールエフエイチアイシー コーポレイション 半導体デバイス用基板
JP2014229872A (ja) * 2013-05-27 2014-12-08 シャープ株式会社 窒化物半導体エピタキシャルウェハ
JP2019206467A (ja) * 2018-05-29 2019-12-05 インダストリー−ユニバーシティーコオペレーション ファウンデーション ハンヤン ユニバーシティー 複数のイオン注入を用いた窒化ガリウム基板の製造方法
CN110544623A (zh) * 2018-05-29 2019-12-06 汉阳大学校产学协力团 利用多离子注入的氮化镓基板的制造方法
US10510532B1 (en) 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation

Also Published As

Publication number Publication date
JP5158833B2 (ja) 2013-03-06

Similar Documents

Publication Publication Date Title
JP5158833B2 (ja) 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。
JP4954298B2 (ja) 中間層構造を有する厚い窒化物半導体構造、及び厚い窒化物半導体構造を製造する方法
JP5520056B2 (ja) 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
US8952419B2 (en) Semiconductor devices and methods of manufacturing the same
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP5907730B2 (ja) 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
JP4597259B2 (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP4818464B2 (ja) 微細構造の製造方法
JP2012514316A (ja) 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法
JP2005528795A (ja) 格子整合半導体基板の形成
JP5170859B2 (ja) 基板及びその製造方法
JP2012513113A (ja) 歪み処理複合半導体基板及びそれを形成する方法
US11705330B2 (en) Substrate for electronic device and method for producing the same
US9337029B2 (en) Structure including gallium nitride substrate and method of manufacturing the gallium nitride substrate
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP6239017B2 (ja) 窒化物半導体基板
JP2011138971A (ja) エピタキシャルウェハ、それを用いたトランジスタ、発光素子、およびエピタキシャルウェハの製造方法
JP2007142003A (ja) Iii族窒化物結晶の作製方法、エピタキシャル基板における反り低減方法、エピタキシャル基板、および半導体素子
US20130171811A1 (en) Method for manufacturing compound semiconductor
JP7142184B2 (ja) 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
JP5254263B2 (ja) Iii族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
JP2010278470A (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
KR101914361B1 (ko) 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP4208078B2 (ja) InN半導体及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121207

R151 Written notification of patent or utility model registration

Ref document number: 5158833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350