JP4818464B2 - 微細構造の製造方法 - Google Patents
微細構造の製造方法 Download PDFInfo
- Publication number
- JP4818464B2 JP4818464B2 JP2010538249A JP2010538249A JP4818464B2 JP 4818464 B2 JP4818464 B2 JP 4818464B2 JP 2010538249 A JP2010538249 A JP 2010538249A JP 2010538249 A JP2010538249 A JP 2010538249A JP 4818464 B2 JP4818464 B2 JP 4818464B2
- Authority
- JP
- Japan
- Prior art keywords
- gan
- heat treatment
- pore
- temperature
- pores
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 239000011148 porous material Substances 0.000 claims description 153
- 238000010438 heat treatment Methods 0.000 claims description 99
- 239000004065 semiconductor Substances 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 45
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 32
- 239000004038 photonic crystal Substances 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 19
- 229910052757 nitrogen Inorganic materials 0.000 claims description 17
- 239000002994 raw material Substances 0.000 claims description 7
- 230000000737 periodic effect Effects 0.000 claims description 4
- 230000032258 transport Effects 0.000 description 38
- 229910004298 SiO 2 Inorganic materials 0.000 description 26
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 15
- 238000001020 plasma etching Methods 0.000 description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 238000000635 electron micrograph Methods 0.000 description 12
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000609 electron-beam lithography Methods 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- DIIIISSCIXVANO-UHFFFAOYSA-N 1,2-Dimethylhydrazine Chemical compound CNNC DIIIISSCIXVANO-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/11—Comprising a photonic bandgap structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Biophysics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Semiconductor Lasers (AREA)
- Drying Of Semiconductors (AREA)
- Led Devices (AREA)
Description
本発明は、微細構造の製造方法に関するものであり、特に、半導体内部に微細な構造を形成する製造方法に関するものであって、フォトニック結晶を用いた発光素子などの製造方法に利用される技術に関するものである。
近年、２次元フォトニック結晶を利用した面発光レーザが開発されている。フォトニック結晶は光の波長サイズで屈折率分布を設けた構造で、可視光に作用するフォトニック結晶は数十ｎｍ〜数百ｎｍのサイズである。このような２次元フォトニック結晶は、半導体中に誘電体などの材料を埋め込むか、エッチング等で空孔を形成するなどして作製される。
特許文献１にはＧａＮ系半導体内部に結晶成長によって、２次元フォトニック結晶を作製する技術が開示されている。具体的には以下のようにして２次元フォトニック結晶が作製される。まず、基板上に半導体の多層膜構造を途中まで形成する。次に、この半導体の多層膜構造が形成された基板を反応炉から取り出し、電子ビームリソグラフィーで多層膜構造の表面にフォトニック結晶のパターンを形成する。その後、ドライエッチングを用いて半導体多層膜構造に２次元フォトニック結晶の細孔を形成する。最後に、再成長によって２次元フォトニック結晶の細孔を維持しつつ、残りの多層膜構造を積層して、発光素子を完成させる。
２次元フォトニック結晶を備えた光デバイスでは、光の回折効果を大きくするためには、深い細孔を形成することが必要であり、この細孔を形成するためには、ＲＩＥ（反応性イオンエッチング）などが用いられる。しかし、ＧａＮ系半導体は硬い材料であるため、エッチングによる微細な孔の形成が難しい。例えば、上記したＲＩＥなどのドライエッチングで細孔を形成すると、孔上部が広いテーパー状となり易い。また、深くエッチングすると、深さに比例して孔上部が広くなり、精度良く細孔を形成することができない。
そこで、本発明は、微細構造をＧａＮ系半導体に精度良く作製することが可能となる微細構造の製造方法を提供することを目的とするものである。
本発明は、つぎのように構成した微細構造の製造方法を提供するものである。
本発明の半導体に微細な構造を形成する微細構造の製造方法は、
基板上に、第一のＧａＮ系半導体層を形成する第一の工程と、
前記第一の工程で形成された前記第一のＧａＮ系半導体層に、エッチングを用いて第一の細孔を形成する第二の工程と、
前記第二の工程で形成された前記第一の細孔の径を、前記基板の面内方向に該第一の細孔の径よりも細くし、上部が塞がれていない第二の細孔を形成するため、
前記第一のＧａＮ系半導体層が形成された基板に対し、ＩＩＩ族原料を供給せず、窒素源を含むガス雰囲気中で８５０℃以上、９５０℃以下の温度により熱処理を行って、前記第一の細孔内に前記第一のＧａＮ系半導体層を構成する原子を移動させる第三の工程と、
を有することを特徴とする。
本発明の半導体に微細な構造を形成する微細構造の製造方法は、
基板上に、第一のＧａＮ系半導体層を形成する第一の工程と、
前記第一の工程で形成された前記第一のＧａＮ系半導体層に、エッチングを用いて第一の細孔を形成する第二の工程と、
前記第二の工程で形成された前記第一の細孔の径を、前記基板の面内方向に該第一の細孔の径よりも細くし、上部が塞がれていない第二の細孔を形成するため、
前記第一のＧａＮ系半導体層が形成された基板に対し、ＩＩＩ族原料を供給せず、窒素源を含むガス雰囲気中で８５０℃以上、９５０℃以下の温度により熱処理を行って、前記第一の細孔内に前記第一のＧａＮ系半導体層を構成する原子を移動させる第三の工程と、
を有することを特徴とする。
本発明によれば、微細構造をＧａＮ系半導体に精度良く作製することが可能となる微細構造の製造方法を提供することができる。
本発明の実施形態における微細構造の製造方法について説明する。
［実施形態１］
図１Ａ〜１Ｃを用いて、本発明を適用した実施形態１における窒化物半導体の微細構造の製造方法を説明する。
（第一の工程）
まず、第一の工程において、基板上に第一のＧａＮ系半導体層を形成する。具体的には、図１Ａに示すように、基板１００上にＭＯＣＶＤ法（有機金属化合物気相成長法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＭＢＥ法（分子線成長法）などで、第一のＧａＮ系半導体層１０１を積層する。ここで用いられる基板１００は、ＧａＮ系半導体が成長できるものであれば良く、例えば、サファイア、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、等の基板が用いられる。また、上記した第一のＧａＮ系半導体層１０１は、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ、ＡｌＧａＩｎＮ、等が用いられる。
［実施形態１］
図１Ａ〜１Ｃを用いて、本発明を適用した実施形態１における窒化物半導体の微細構造の製造方法を説明する。
（第一の工程）
まず、第一の工程において、基板上に第一のＧａＮ系半導体層を形成する。具体的には、図１Ａに示すように、基板１００上にＭＯＣＶＤ法（有機金属化合物気相成長法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＭＢＥ法（分子線成長法）などで、第一のＧａＮ系半導体層１０１を積層する。ここで用いられる基板１００は、ＧａＮ系半導体が成長できるものであれば良く、例えば、サファイア、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、等の基板が用いられる。また、上記した第一のＧａＮ系半導体層１０１は、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ、ＡｌＧａＩｎＮ、等が用いられる。
（第二の工程）
次に、第二の工程において、上記第一のＧａＮ系半導体層１０１にエッチングを用いて第一の細孔１０２ａを形成する。そのため、第一のＧａＮ系半導体層１０１上に、エッチングするためのマスクを形成する。マスクのパターンは一定間隔で複数の穴が開いており、その孔パターン形状は円形、三角形、四角形、多角形、等が用いられる。本実施形態では、ＳｉＯ2をマスクとして用いた場合について説明するが、マスクの種類はこれに限定されるものではない。マスクは簡単に加工ができ、ＧａＮ系半導体が耐性を持つ手法で除去できるものであれば良い。例えば、現像液で除去できるフォトレジストや、フッ酸で除去できるＳｉＯ2などの誘電体や、王水で除去できるＮｉなどの金属、等が挙げられる。具体的には、つぎのような手順でエッチングする。まず、第一のＧａＮ系半導体層上１０１にＳｉＯ2を形成する。次に、フォトレジストを塗布し、フォトリソグラフィーや、電子ビームリソグラフィーでパターンをフォトレジストに形成する。次に、ＣＦ4ガスを用いたＲＩＥ（反応性イオンエッチング）でＳｉＯ2をエッチングする。その後、フォトレジストを除去し、ＳｉＯ2を半導体エッチング用マスクとして、Ｃｌ2を用いるＲＩＥなどで第一のＧａＮ系半導体層１０１をエッチングする。最後に、ＳｉＯ2をフッッ酸で除去することで、第一のＧａＮ系半導体層１０１の表面に、図１Ｂの第一の細孔１０２ａが形成される。エッチングには、ＲＩＥ以外にＩＣＰ（誘導結合プラズマエッチング）やＦＩＢ（収束電子線ビームエッチング）などを用いることができる。
次に、第二の工程において、上記第一のＧａＮ系半導体層１０１にエッチングを用いて第一の細孔１０２ａを形成する。そのため、第一のＧａＮ系半導体層１０１上に、エッチングするためのマスクを形成する。マスクのパターンは一定間隔で複数の穴が開いており、その孔パターン形状は円形、三角形、四角形、多角形、等が用いられる。本実施形態では、ＳｉＯ2をマスクとして用いた場合について説明するが、マスクの種類はこれに限定されるものではない。マスクは簡単に加工ができ、ＧａＮ系半導体が耐性を持つ手法で除去できるものであれば良い。例えば、現像液で除去できるフォトレジストや、フッ酸で除去できるＳｉＯ2などの誘電体や、王水で除去できるＮｉなどの金属、等が挙げられる。具体的には、つぎのような手順でエッチングする。まず、第一のＧａＮ系半導体層上１０１にＳｉＯ2を形成する。次に、フォトレジストを塗布し、フォトリソグラフィーや、電子ビームリソグラフィーでパターンをフォトレジストに形成する。次に、ＣＦ4ガスを用いたＲＩＥ（反応性イオンエッチング）でＳｉＯ2をエッチングする。その後、フォトレジストを除去し、ＳｉＯ2を半導体エッチング用マスクとして、Ｃｌ2を用いるＲＩＥなどで第一のＧａＮ系半導体層１０１をエッチングする。最後に、ＳｉＯ2をフッッ酸で除去することで、第一のＧａＮ系半導体層１０１の表面に、図１Ｂの第一の細孔１０２ａが形成される。エッチングには、ＲＩＥ以外にＩＣＰ（誘導結合プラズマエッチング）やＦＩＢ（収束電子線ビームエッチング）などを用いることができる。
（第三の工程）
（第三の工程における熱処理の温度）
次に、第三の工程において、上記エッチングによって作製した第一の細孔１０２ａの径を、上記基板の面内方向に該第一の細孔１０２ａの径よりも細くした第二の細孔１０２ｂを形成するための熱処理を行う。具体的には、窒素を含むガス雰囲気中で、エピタキシャル成長温度より低い温度で熱処理を行う。ここで、エピタキシャル成長温度とは、半導体結晶を結晶性良く成長するための成長温度で、例えばＧａＮでは、１０００℃〜１２００℃である。したがって、第三の工程の熱処理における温度範囲は、好ましくは９５０℃以下、より好ましくは９００℃以下である。一方、熱処理温度が低すぎると、本発明で用いるマストランスポートという現象が生じないため、熱処理温度は８５０℃以上が好ましい。本発明における第三の工程の細孔１０２ａを細くする熱処理の熱処理温度、熱処理時間については、後述する実験例１、２、３で説明する。次に、熱処理の手順と熱処理で生じる現象（マストランスポート）について説明する。まず、加熱炉へウェハをセットし、窒素源となるガスを供給して基板を８５０℃〜９５０℃まで昇温する。この工程で、第一のＧａＮ系半導体層１０１の表面で原子の結合が切れ、第一の細孔１０２ａ内に原子が流れ込む。この熱処理によって原子が移動する現象をマストランスポートという。マストランスポートによって細孔１０２ａ内に原子が流れ込むことで、第一の細孔１０２ａの径が細くなる。その結果、図１Ｃに示すように、第一の細孔１０２ａより細い、第二の細孔１０２ｂが形成される。
（第三の工程における熱処理の温度）
次に、第三の工程において、上記エッチングによって作製した第一の細孔１０２ａの径を、上記基板の面内方向に該第一の細孔１０２ａの径よりも細くした第二の細孔１０２ｂを形成するための熱処理を行う。具体的には、窒素を含むガス雰囲気中で、エピタキシャル成長温度より低い温度で熱処理を行う。ここで、エピタキシャル成長温度とは、半導体結晶を結晶性良く成長するための成長温度で、例えばＧａＮでは、１０００℃〜１２００℃である。したがって、第三の工程の熱処理における温度範囲は、好ましくは９５０℃以下、より好ましくは９００℃以下である。一方、熱処理温度が低すぎると、本発明で用いるマストランスポートという現象が生じないため、熱処理温度は８５０℃以上が好ましい。本発明における第三の工程の細孔１０２ａを細くする熱処理の熱処理温度、熱処理時間については、後述する実験例１、２、３で説明する。次に、熱処理の手順と熱処理で生じる現象（マストランスポート）について説明する。まず、加熱炉へウェハをセットし、窒素源となるガスを供給して基板を８５０℃〜９５０℃まで昇温する。この工程で、第一のＧａＮ系半導体層１０１の表面で原子の結合が切れ、第一の細孔１０２ａ内に原子が流れ込む。この熱処理によって原子が移動する現象をマストランスポートという。マストランスポートによって細孔１０２ａ内に原子が流れ込むことで、第一の細孔１０２ａの径が細くなる。その結果、図１Ｃに示すように、第一の細孔１０２ａより細い、第二の細孔１０２ｂが形成される。
マストランスポートによるメリットは、第一の細孔１０２ａより細い第二の細孔１０２ｂを形成する以外にも、つぎに挙げるものがある。マストランスポートで原子を第一の細孔１０２ａに輸送し側壁で再付着する際に、原子は再結晶化して付着する。そのため、第二の工程でのエッチングによるダメージを回復することができる。
さらに、エッチングダメージを回復し取り除くため、その上に別の半導体層を成長しても結晶性が悪くなる、等の不具合も無くすことができる。
さらに、エッチングダメージを回復し取り除くため、その上に別の半導体層を成長しても結晶性が悪くなる、等の不具合も無くすことができる。
（第三の工程におけるガス雰囲気）
つぎに、上記第三の工程の熱処理における窒素源を含むガス雰囲気の詳細について説明する。第三の工程の熱処理におけるガス雰囲気は、第一のＧａＮ系半導体からの窒素の脱離を抑制するために、窒素源を含むガス雰囲気中で行う。窒素源としてＮＨ3（アンモニア）や、ジメチルヒドラジンなどを用いる。また、熱処理中に窒素源のガス以外に、Ｇａ，Ａｌ，ＩｎのＩＩＩ族原料を供給しても良い。ＩＩＩ族原料の供給量は、第一の工程における第一のＧａＮ系半導体層１０１積層時のＩＩＩ族源と窒素源のモル比（ＩＩＩ／Ｎ比）よりも、第三の工程における熱処理中のＩＩＩ／Ｎ比が少なければ、第一の細孔１０２ａが埋ることは無い。第三の工程の熱処理中におけるＩＩＩ／Ｎ比は、好ましくは第一の工程のＩＩＩ／Ｎ比の１／２、より好ましくは１／１０である。なお、第二の細孔１０２ｂの径や深さは、第一の細孔１０２ａの径や深さを設計より１割、あるいは２割程度大きく形成しておくことで、第三の工程における熱処理の時間、熱処理温度、ＩＩＩ族原料の供給量、等によって制御することができる。
つぎに、上記第三の工程の熱処理における窒素源を含むガス雰囲気の詳細について説明する。第三の工程の熱処理におけるガス雰囲気は、第一のＧａＮ系半導体からの窒素の脱離を抑制するために、窒素源を含むガス雰囲気中で行う。窒素源としてＮＨ3（アンモニア）や、ジメチルヒドラジンなどを用いる。また、熱処理中に窒素源のガス以外に、Ｇａ，Ａｌ，ＩｎのＩＩＩ族原料を供給しても良い。ＩＩＩ族原料の供給量は、第一の工程における第一のＧａＮ系半導体層１０１積層時のＩＩＩ族源と窒素源のモル比（ＩＩＩ／Ｎ比）よりも、第三の工程における熱処理中のＩＩＩ／Ｎ比が少なければ、第一の細孔１０２ａが埋ることは無い。第三の工程の熱処理中におけるＩＩＩ／Ｎ比は、好ましくは第一の工程のＩＩＩ／Ｎ比の１／２、より好ましくは１／１０である。なお、第二の細孔１０２ｂの径や深さは、第一の細孔１０２ａの径や深さを設計より１割、あるいは２割程度大きく形成しておくことで、第三の工程における熱処理の時間、熱処理温度、ＩＩＩ族原料の供給量、等によって制御することができる。
（低温マストランスポート）
次に、上記したマストランスポートの詳細について説明する。上記したように、本発明はマストランスポートという現象を制御することで、細く深い構造の作製を可能にしている。本発明のマストランスポートと一般的なマストランスポートとの具体的な相違について、図４Ａ〜５Ｂを用いて以下に説明する。図４Ａ〜５Ｂにおいて４００は基板、４０１は半導体、４０２ａは細孔、４０２ｂは空洞、４０２ｃは４０２aよりも細い細孔、４０３は原子である。
次に、上記したマストランスポートの詳細について説明する。上記したように、本発明はマストランスポートという現象を制御することで、細く深い構造の作製を可能にしている。本発明のマストランスポートと一般的なマストランスポートとの具体的な相違について、図４Ａ〜５Ｂを用いて以下に説明する。図４Ａ〜５Ｂにおいて４００は基板、４０１は半導体、４０２ａは細孔、４０２ｂは空洞、４０２ｃは４０２aよりも細い細孔、４０３は原子である。
一般的なマストランスポートは、エピタキシャル成長温度まで基板を加熱し、十分な熱エネルギーを与えることで、基板表面の原子を拡散、輸送させ、表面エネルギーが小さくなるところで再付着させる。具体的には、図４Ａのように半導体４０１を基板４００上に積層し、細孔４０２ａを形成する。基板４００をエピタキシャル成長温度まで加熱すると、図４Ｂのように熱エネルギーによって基板表面の原子４０３の結合が切れ、半導体４０１の表面上を拡散する。そして、原子４０３は表面エネルギーが低くなる方向、つまり、基板表面から細孔４０２ａの内部へ流れ込む。熱処理後は、図４Ｃのように、細孔４０２ａが半導体４０１自身によって埋め込まれ、なだらかな表面になる。一方、細孔４０２ａのアスペクト比が高い場合は、図４Ｄのように細孔４０２ａの上部が塞がり空洞４０２ｂが形成される。
上記した一般的なマストランスポートに対して、本発明によるマストランスポートでは、原子の拡散距離や、拡散する原子の量を制御する。具体的には、エピタキシャル成長温度より低い任意の温度で熱処理することで、原子の拡散距離を短くし、図５Ａに示すように半導体４０１の表面から細孔４０２ａへ拡散する原子４０３の量を減らす。本願明細書では、このようなマストランスポートを「低温マストランスポート」という。この低温マストランスポートは、原子４０３の輸送、再付着の過程が通常のマストランスポートとは異なり、原子の拡散距離が短い。このため、原子４０３は細孔４０２ａの側壁で再付着する。その結果、図５Ｂに示すように細孔４０２ａは細くなり、細い細孔４０２ｃとなる。また、原子４０３は細孔４０２ａの側壁で再付着するため、細孔４０２ａの底に到達しにくくなり、細孔４０２ａの深さの変化量を小さくできる。
上記した本発明の低温マストランスポート時のアスペクト比について説明する。第一の細孔１０２ａのアスペクト比が１未満の場合、熱処理中に基板１００の主面に対して斜めのファセット面が形成され易くなり、第一の細孔１０２ａが浅くなることや、第一の細孔１０２ａが埋ってしまうことがある。例えば、（０００１）ｃ面のＧａＮ系半導体の場合、以下に示すファセット面やこの面よりもより高指数の斜めのファセット面が形成され易くなる。
そのため、第一の細孔１０２ａのアスペクト比は１以上、より好ましくは２以上とすることが望ましい。また、低温マストランスポート時の孔径については、第一の細孔１０２ａの孔径を１μｍ以下の構造を熱処理した場合に、本発明の効果が顕著に現れる。具体的には、５００ｎｍ以下とするのが好ましく、２５０ｎｍ以下とするのがより好ましい。なぜなら、低温マストランスポートは、エピタキシャル成長温度より低い温度で熱処理をするため、原子の拡散距離が短く、孔の細くなる速度が数ｎｍ／ｍｉｎ以下と遅いからである。
［実施形態２］
実施形態２として、第三の工程の後に、熱処理で第二の細孔１０２ｂを塞ぐ形態について図２を用いて説明する。本実施形態は、実施形態１の熱処理によって第一の細孔１０２ａを細くして、第二の細孔１０２ｂにする第三の工程までは同じであるため、第三の工程までの説明は省略する。本実施形態では、第四の工程として、窒素を含むガス雰囲気中で熱処理する。具体的には、第三の工程の熱処理で第一の細孔１０２ａを細くして第二の細孔１０２ｂにした後に、窒素を含むガス雰囲気中で第二の工程における熱処理の温度よりも高い温度で熱処理を行う。第四の工程の熱処理におけるガス雰囲気は、第三の工程の熱処理と同じく、第一のＧａＮ系半導体からの窒素の脱離を抑制するため、窒素源を含むガス雰囲気中で行う。窒素源としてＮＨ3や、ジメチルヒドラジンなどを用いる。本実施形態における第四の工程での熱処理温度は、エピタキシャル成長温度以上とする。具体的には１０００℃以上、より好ましくは１０２５℃以上である。
この工程では通常のマストランスポートが生じる。熱処理温度が９００℃以下である第三の工程と比べ、１０００℃以上の熱処理では原子の拡散距離が大きくなる。第二の細孔１０２ｂは、第三の工程の熱処理によって、細く深いアスペクト比の高い構造になっているため、原子が第二の細孔１０２ｂの底に到達しにくくなり、上部で再付着する。その結果、第二の細孔１０２ｂの上部は第一のＧａＮ系半導体層１０１によって塞がれ、第三の細孔１０２ｃが第一のＧａＮ系半導体層１０１の内部に形成される。第三の工程の熱処理と第四の工程の熱処理は同じ加熱炉内で実施してもよく、その場合、基板を空気雰囲気中に晒さずにすむため、第四の熱処理の工程で第二の細孔１０２ｂの上部を第一のＧａＮ系半導体層１０１で塞ぐ際に、酸素などの不純物の混入を防ぐことができる。
実施形態２として、第三の工程の後に、熱処理で第二の細孔１０２ｂを塞ぐ形態について図２を用いて説明する。本実施形態は、実施形態１の熱処理によって第一の細孔１０２ａを細くして、第二の細孔１０２ｂにする第三の工程までは同じであるため、第三の工程までの説明は省略する。本実施形態では、第四の工程として、窒素を含むガス雰囲気中で熱処理する。具体的には、第三の工程の熱処理で第一の細孔１０２ａを細くして第二の細孔１０２ｂにした後に、窒素を含むガス雰囲気中で第二の工程における熱処理の温度よりも高い温度で熱処理を行う。第四の工程の熱処理におけるガス雰囲気は、第三の工程の熱処理と同じく、第一のＧａＮ系半導体からの窒素の脱離を抑制するため、窒素源を含むガス雰囲気中で行う。窒素源としてＮＨ3や、ジメチルヒドラジンなどを用いる。本実施形態における第四の工程での熱処理温度は、エピタキシャル成長温度以上とする。具体的には１０００℃以上、より好ましくは１０２５℃以上である。
この工程では通常のマストランスポートが生じる。熱処理温度が９００℃以下である第三の工程と比べ、１０００℃以上の熱処理では原子の拡散距離が大きくなる。第二の細孔１０２ｂは、第三の工程の熱処理によって、細く深いアスペクト比の高い構造になっているため、原子が第二の細孔１０２ｂの底に到達しにくくなり、上部で再付着する。その結果、第二の細孔１０２ｂの上部は第一のＧａＮ系半導体層１０１によって塞がれ、第三の細孔１０２ｃが第一のＧａＮ系半導体層１０１の内部に形成される。第三の工程の熱処理と第四の工程の熱処理は同じ加熱炉内で実施してもよく、その場合、基板を空気雰囲気中に晒さずにすむため、第四の熱処理の工程で第二の細孔１０２ｂの上部を第一のＧａＮ系半導体層１０１で塞ぐ際に、酸素などの不純物の混入を防ぐことができる。
［実施形態３］
実施形態３として、第三の工程の後に、結晶成長で第二の細孔１０２ｂを塞ぐ形態について図３を用いて、説明する。本実施形態は、実施形態１の第一の細孔１０２ａを細くして第二の細孔１０２ｂにする第三の工程までは同じであるため、第三の工程までの説明は省略する。本実施形態では、第三の工程の熱処理で第一の細孔１０２ａを第二の細孔１０２ｂにした後に、第四の工程として、窒素原料とＩＩＩ族原料を供給する。第二の細孔１０２ｂは細く深いアスペクト比の高い構造になっているため、ＩＩＩ族原料が第二の細孔１０２ｂの底に到達しにくい。その結果、第二の細孔１０２ｂの形状は大きく変化せず、第一のＧａＮ系半導体層１０１上に第二のＧａＮ系半導体層１０３を形成することができる。第二のＧａＮ系半導体層１０３の成長温度は、第二のＧａＮ系半導体層１０３の結晶性が悪化しない温度や、多結晶にならない温度であれば良い。しかし、成長温度がエピタキシャル成長温度より低い場合、原料が基板上で十分に拡散しないため、原料の一部が第二の細孔１０２ｂの内部に流れ込み、第二の細孔１０２ｂの深さが減ってしまう。そのため、第二のＧａＮ系半導体層１０３の成長温度は、１０００℃以上が好ましく、１０２５℃以上がより好ましい。第三の工程の熱処理と第四の工程の熱処理は同じ加熱炉内で実施してもよい。この場合、基板を空気雰囲気中に晒さずにすむため、第四の熱処理の工程で第二のＧａＮ系半導体層１０３を形成する際に、酸素などの不純物の混入を防ぐことができる。なお、第三の工程の熱処理で第一の細孔１０２ａのエッチングダメージが除去されるため、結晶性を劣化させずに第二のＧａＮ系半導体層を形成できる。
実施形態３として、第三の工程の後に、結晶成長で第二の細孔１０２ｂを塞ぐ形態について図３を用いて、説明する。本実施形態は、実施形態１の第一の細孔１０２ａを細くして第二の細孔１０２ｂにする第三の工程までは同じであるため、第三の工程までの説明は省略する。本実施形態では、第三の工程の熱処理で第一の細孔１０２ａを第二の細孔１０２ｂにした後に、第四の工程として、窒素原料とＩＩＩ族原料を供給する。第二の細孔１０２ｂは細く深いアスペクト比の高い構造になっているため、ＩＩＩ族原料が第二の細孔１０２ｂの底に到達しにくい。その結果、第二の細孔１０２ｂの形状は大きく変化せず、第一のＧａＮ系半導体層１０１上に第二のＧａＮ系半導体層１０３を形成することができる。第二のＧａＮ系半導体層１０３の成長温度は、第二のＧａＮ系半導体層１０３の結晶性が悪化しない温度や、多結晶にならない温度であれば良い。しかし、成長温度がエピタキシャル成長温度より低い場合、原料が基板上で十分に拡散しないため、原料の一部が第二の細孔１０２ｂの内部に流れ込み、第二の細孔１０２ｂの深さが減ってしまう。そのため、第二のＧａＮ系半導体層１０３の成長温度は、１０００℃以上が好ましく、１０２５℃以上がより好ましい。第三の工程の熱処理と第四の工程の熱処理は同じ加熱炉内で実施してもよい。この場合、基板を空気雰囲気中に晒さずにすむため、第四の熱処理の工程で第二のＧａＮ系半導体層１０３を形成する際に、酸素などの不純物の混入を防ぐことができる。なお、第三の工程の熱処理で第一の細孔１０２ａのエッチングダメージが除去されるため、結晶性を劣化させずに第二のＧａＮ系半導体層を形成できる。
本実施例では、上記実施形態の一例として、第三の工程の熱処理温度を９００℃で行い、低温マストランスポートを発生させて細孔を形成する例について説明する。
［実施例１］
本実施例では実施形態１に示す製造方法を用いて微細構造の作製をする方法について説明する。まず、基板１００としてｃ面のサファイア基板を用いる。次に、ＭＯＣＶＤ装置にサファイア基板をセットする。約１１００℃まで加熱し、サファイア基板表面を水素雰囲気中でクリーニングする。その後、基板温度を約５００℃まで降温して、ＴＭＧ（トリメチルガリウム）を１００μｍｏｌ／ｍｉｎとＮＨ3を５ｓｌｍ供給し、厚さ２０ｎｍの低温ＧａＮバッファ層を形成する。次に、基板を１１００℃まで加熱し、ＧａＮ系半導体層１０１としてＧａＮを３μｍ成長させる。次に、ＭＯＣＶＤ装置から基板を取り出し、ＧａＮに厚さ２００ｎｍのＳｉＯ2をスパッタ法で形成し、その上にレジストを塗布する。次に、電子ビームリソグラフィーを用いて円形の正方格子パターンを描画、現像する。円の直径は１００ｎｍ、隣接する円の中心間距離は２００ｎｍである。
本実施例では実施形態１に示す製造方法を用いて微細構造の作製をする方法について説明する。まず、基板１００としてｃ面のサファイア基板を用いる。次に、ＭＯＣＶＤ装置にサファイア基板をセットする。約１１００℃まで加熱し、サファイア基板表面を水素雰囲気中でクリーニングする。その後、基板温度を約５００℃まで降温して、ＴＭＧ（トリメチルガリウム）を１００μｍｏｌ／ｍｉｎとＮＨ3を５ｓｌｍ供給し、厚さ２０ｎｍの低温ＧａＮバッファ層を形成する。次に、基板を１１００℃まで加熱し、ＧａＮ系半導体層１０１としてＧａＮを３μｍ成長させる。次に、ＭＯＣＶＤ装置から基板を取り出し、ＧａＮに厚さ２００ｎｍのＳｉＯ2をスパッタ法で形成し、その上にレジストを塗布する。次に、電子ビームリソグラフィーを用いて円形の正方格子パターンを描画、現像する。円の直径は１００ｎｍ、隣接する円の中心間距離は２００ｎｍである。
次に、レジストをマスクとして、ＣＦ4ガスを用いてＲＩＥでＳｉＯ2をエッチングする。
ＳｉＯ2に正方格子のパターンが形成されるので、ＳｉＯ2をマスクとして、ＧａＮをエッチングする。Ｃｌ2ガスを用いたＲＩＥでＧａＮをエッチングし、第一の細孔１０２ａとして深さ２５０ｎｍの細孔を形成する。フッ酸でＳｉＯ2を除去し、再びＭＯＣＶＤ装置に基板をセットする。Ｎ2を１０ｓｌｍ、ＮＨ3を５ｓｌｍ供給しながら、基板を９００℃まで加熱する。基板温度が９００℃に到達したら温度を９００℃に保ち３０分間熱処理する。この工程で、ＧａＮは低温マストランスポートによってＧａＮ分解、Ｇａの輸送、ＧａとＮの再付着が生じる。エピタキシャル成長温度より低い温度（９００℃）で低温マストランスポートさせるため、ＧａＮの表面から輸送されたＧａが細孔の側壁に付着し、孔径が細くなる。９００℃の熱処理の結果、細孔は、直径５０ｎｍ、深さは２０ｎｍ浅く２３０ｎｍになり、深く細い細孔が形成される。
ＳｉＯ2に正方格子のパターンが形成されるので、ＳｉＯ2をマスクとして、ＧａＮをエッチングする。Ｃｌ2ガスを用いたＲＩＥでＧａＮをエッチングし、第一の細孔１０２ａとして深さ２５０ｎｍの細孔を形成する。フッ酸でＳｉＯ2を除去し、再びＭＯＣＶＤ装置に基板をセットする。Ｎ2を１０ｓｌｍ、ＮＨ3を５ｓｌｍ供給しながら、基板を９００℃まで加熱する。基板温度が９００℃に到達したら温度を９００℃に保ち３０分間熱処理する。この工程で、ＧａＮは低温マストランスポートによってＧａＮ分解、Ｇａの輸送、ＧａとＮの再付着が生じる。エピタキシャル成長温度より低い温度（９００℃）で低温マストランスポートさせるため、ＧａＮの表面から輸送されたＧａが細孔の側壁に付着し、孔径が細くなる。９００℃の熱処理の結果、細孔は、直径５０ｎｍ、深さは２０ｎｍ浅く２３０ｎｍになり、深く細い細孔が形成される。
［実施例２］
本実施例では実施形態２に示す製造方法を用いて微細構造の作製を行う方法を説明する。まず、基板１００としてｃ面のＧａＮ基板を用いる。次に、ＭＯＣＶＤ装置にＧａＮ基板をセットする。ＧａＮ基板を約１１００℃まで加熱し、ＴＭＧ（トリメチルガリウム）１００μｍｏｌ／ｍｉｎ、ＮＨ3を５ｓｌｍ供給して、ＧａＮ系半導体層１０１としてＧａＮを３μｍ成長させる。次に、ＭＯＣＶＤ装置から基板を取り出し、ＧａＮ上に厚さ３００ｎｍのＳｉＯ2をプラズマＣＶＤ装置で形成し、その上にレジストを塗布する。次に、電子ビームリソグラフィーを用いて円形の正方格子パターンを描画、現像する。円の直径は１５０ｎｍ、隣接する円の中心間距離は３００ｎｍである。
本実施例では実施形態２に示す製造方法を用いて微細構造の作製を行う方法を説明する。まず、基板１００としてｃ面のＧａＮ基板を用いる。次に、ＭＯＣＶＤ装置にＧａＮ基板をセットする。ＧａＮ基板を約１１００℃まで加熱し、ＴＭＧ（トリメチルガリウム）１００μｍｏｌ／ｍｉｎ、ＮＨ3を５ｓｌｍ供給して、ＧａＮ系半導体層１０１としてＧａＮを３μｍ成長させる。次に、ＭＯＣＶＤ装置から基板を取り出し、ＧａＮ上に厚さ３００ｎｍのＳｉＯ2をプラズマＣＶＤ装置で形成し、その上にレジストを塗布する。次に、電子ビームリソグラフィーを用いて円形の正方格子パターンを描画、現像する。円の直径は１５０ｎｍ、隣接する円の中心間距離は３００ｎｍである。
次に、レジストをマスクとして、ＣＦ4ガスを用いてＲＩＥでＳｉＯ2をエッチングする。
ＳｉＯ2に正方格子のパターンが形成されるので、今度はＳｉＯ2をマスクとして、ＧａＮをエッチングする。Ｃｌ2ガスを用いたＲＩＥでエッチングし、第一の細孔１０２ａとして深さ３００ｎｍの細孔を形成する。ＳｉＯ2をフッ酸で除去し、再びＭＯＣＶＤ装置に基板をセットする。Ｎ2を１０ｓｌｍ、ＮＨ3を５ｓｌｍ供給しながら、基板を９００℃まで加熱する。次に、基板温度９００℃でＴＭＧを１０μｍｏｌ／ｍｉｎを供給し、１５分間保持する。この工程で、ＧａＮは低温マストランスポートされる。エピタキシャル成長温度より低い温度（９００℃）で低温マストランスポートさせるため、表面から輸送されたＧａが細孔の側壁に付着し、孔径が細くなる。９００℃の熱処理の結果、第二の細孔１０２ｂとして、直径５０ｎｍ、深さ２７０ｎｍの第二の細孔１０２ｂになる。
ＳｉＯ2に正方格子のパターンが形成されるので、今度はＳｉＯ2をマスクとして、ＧａＮをエッチングする。Ｃｌ2ガスを用いたＲＩＥでエッチングし、第一の細孔１０２ａとして深さ３００ｎｍの細孔を形成する。ＳｉＯ2をフッ酸で除去し、再びＭＯＣＶＤ装置に基板をセットする。Ｎ2を１０ｓｌｍ、ＮＨ3を５ｓｌｍ供給しながら、基板を９００℃まで加熱する。次に、基板温度９００℃でＴＭＧを１０μｍｏｌ／ｍｉｎを供給し、１５分間保持する。この工程で、ＧａＮは低温マストランスポートされる。エピタキシャル成長温度より低い温度（９００℃）で低温マストランスポートさせるため、表面から輸送されたＧａが細孔の側壁に付着し、孔径が細くなる。９００℃の熱処理の結果、第二の細孔１０２ｂとして、直径５０ｎｍ、深さ２７０ｎｍの第二の細孔１０２ｂになる。
次に、ＴＭＧの供給を止め、Ｎ2、ＮＨ3を供給しながら、基板温度を１１００℃まで昇温して、１０分間保持する。エピタキシャル成長温度で熱処理しているため、マストランスポートされるＧａ原子の拡散距離が大きくなり、拡散する原子の量も増加する。また、細孔は径が５０ｎｍと狭く、アスペクト比も高いため、Ｇａ原子が細孔の底へ流れ込みにくくなり、細孔上部でＧａが再付着する。１１００℃で熱処理の結果、細孔上部が閉じた構造が形成される。細孔上部は厚さ２０ｎｍのＧａＮで閉じられ、第三の細孔１０２ｃとして直径は５０ｎｍ、深さ２５０ｎｍの細孔がＧａＮの内部に形成される。
［実施例３］
本実施例では実施形態３に示す製造方法を用いて微細構造の作製を行う方法について説明する。まず、基板１００としてｃ面のＧａＮ基板を用いる。次に、ＭＯＣＶＤ装置にＧａＮ基板をセットする。ＧａＮ基板を約１１００℃まで加熱し、ＴＭＧａ１００μｍｏｌ／ｍｉｎ、ＮＨ3を５ｓｌｍ供給して、ＧａＮ系半導体層１０１としてＧａＮを３μｍ成長させる。次に、ＭＯＣＶＤ装置から基板を取り出し、ＧａＮ上に厚さ２００ｎｍのＳｉＯ2をプラズマＣＶＤ装置で形成し、その上にレジストを塗布する。次に、電子ビームリソグラフィーを用いて円形の正方格子パターンを描画、現像する。円の直径は１５０ｎｍ、隣接する円の中心間距離は３００ｎｍである。
本実施例では実施形態３に示す製造方法を用いて微細構造の作製を行う方法について説明する。まず、基板１００としてｃ面のＧａＮ基板を用いる。次に、ＭＯＣＶＤ装置にＧａＮ基板をセットする。ＧａＮ基板を約１１００℃まで加熱し、ＴＭＧａ１００μｍｏｌ／ｍｉｎ、ＮＨ3を５ｓｌｍ供給して、ＧａＮ系半導体層１０１としてＧａＮを３μｍ成長させる。次に、ＭＯＣＶＤ装置から基板を取り出し、ＧａＮ上に厚さ２００ｎｍのＳｉＯ2をプラズマＣＶＤ装置で形成し、その上にレジストを塗布する。次に、電子ビームリソグラフィーを用いて円形の正方格子パターンを描画、現像する。円の直径は１５０ｎｍ、隣接する円の中心間距離は３００ｎｍである。
次に、レジストをマスクとしてＣＦ4ガスを用いるＲＩＥでＳｉＯ2をエッチングする。ＳｉＯ2に正方格子のパターンが形成されるので、今度はＳｉＯ2をマスクとして、Ｃｌ2ガスを用いたＲＩＥでＧａＮをエッチングする。第一の細孔１０２ａとして円形で直径１００ｎｍ、孔深さ２００ｎｍの細孔を形成する。ＳｉＯ2をフッ酸で除去し、再びＭＯＣＶＤ装置に基板をセットする。Ｎ2を１０ｓｌｍ、ＮＨ3を５ｓｌｍ供給しながら、基板１００を９００℃まで加熱する。次に、基板温度が９００℃でＴＭＧを１０μｍｏｌ／ｍｉｎを供給し、３０分間保持する。この時、ＧａＮは低温マストランスポートされる。
エピタキシャル成長温度より低い温度（９００℃）で低温マストランスポートさせるため、表面から輸送されたＧａが細孔の側壁に付着し、細孔の径が細くなる。９００℃の熱処理の結果、第二に細孔１０２ｂとして、直径５０ｎｍ、深さ１９０ｎｍの細孔になる。次に、ＴＭＧの供給を止め、Ｎ2，ＮＨ3を供給しながら、基板温度を１１００℃まで昇温する。基板の温度が１１００℃に到達したら、ＴＭＧを１００μｍｏｌ／ｍｉｎで供給し、第二のＧａＮ系半導体層１０３としてＧａＮを再成長させる。細孔は径が５０ｎｍと狭く、アスペクト比も高いため、原料が細孔の底へ流れ込みにくくなるので、孔形状を維持してＧａＮが再成長する。
エピタキシャル成長温度より低い温度（９００℃）で低温マストランスポートさせるため、表面から輸送されたＧａが細孔の側壁に付着し、細孔の径が細くなる。９００℃の熱処理の結果、第二に細孔１０２ｂとして、直径５０ｎｍ、深さ１９０ｎｍの細孔になる。次に、ＴＭＧの供給を止め、Ｎ2，ＮＨ3を供給しながら、基板温度を１１００℃まで昇温する。基板の温度が１１００℃に到達したら、ＴＭＧを１００μｍｏｌ／ｍｉｎで供給し、第二のＧａＮ系半導体層１０３としてＧａＮを再成長させる。細孔は径が５０ｎｍと狭く、アスペクト比も高いため、原料が細孔の底へ流れ込みにくくなるので、孔形状を維持してＧａＮが再成長する。
［実施例４］
本実施例では実施形態２に示す製造方法を用いて、上記した細孔が複数配列されて構成される２次元フォトニック結晶面発光レーザの作製を行う方法について、図６Ａ〜６Ｆを用いて説明する。図６Ａ〜６Ｆにおいて、６００はｎ−ＧａＮ基板、６０１はｎ−ＧａＮ、６０２はｎ−Ａｌ0.10Ｇａ0.90Ｎ、６０３はｎ−ＧａＮ、６０４はＩｎ0.10Ｇａ0.90Ｎ／ＧａＮ多重量子井戸活性層である。６０５はｐ−Ａｌ0.15Ｇａ0.85Ｎ層、６０６はｐ−ＧａＮ、６０７はＳｉＯ2、６０８はフォトニック結晶、６０９はｐ−Ａｌ0.10Ｇａ0.90Ｎ、６１０はｐ−ＧａＮ層、６１１はＮｉ／Ａｕ電極、６１２はＴｉ／Ａｌ電極である。
本実施例では実施形態２に示す製造方法を用いて、上記した細孔が複数配列されて構成される２次元フォトニック結晶面発光レーザの作製を行う方法について、図６Ａ〜６Ｆを用いて説明する。図６Ａ〜６Ｆにおいて、６００はｎ−ＧａＮ基板、６０１はｎ−ＧａＮ、６０２はｎ−Ａｌ0.10Ｇａ0.90Ｎ、６０３はｎ−ＧａＮ、６０４はＩｎ0.10Ｇａ0.90Ｎ／ＧａＮ多重量子井戸活性層である。６０５はｐ−Ａｌ0.15Ｇａ0.85Ｎ層、６０６はｐ−ＧａＮ、６０７はＳｉＯ2、６０８はフォトニック結晶、６０９はｐ−Ａｌ0.10Ｇａ0.90Ｎ、６１０はｐ−ＧａＮ層、６１１はＮｉ／Ａｕ電極、６１２はＴｉ／Ａｌ電極である。
本実施例での方法において、まず、基板１００としてｃ面のｎ−ＧａＮ基板６００を用意する。次に、ｎ−ＧａＮ基板６００をＭＯＣＶＤ装置にセットする。ｎ−ＧａＮ基板６００上に、以下の層を順次成長させる。すなわち、厚さ３μｍのｎ−ＧａＮ層６０１、５００ｎｍのｎ―Ａｌ0.10Ｇａ0.90Ｎ層６０２、５０ｎｍのｎ−ＧａＮ層６０３を成長させる。さらに、その上にＩｎ0.10Ｇａ0.90Ｎ／ＧａＮ多重量子井戸活性層６０４、２０ｎｍのｐ−Ａｌ0.15Ｇａ0.85Ｎ層６０５を成長させる。
次に、第一のＧａＮ系半導体層１０１として厚さ２５０ｎｍのｐ−ＧａＮ６０６を、ｐ−Ａｌ0.15Ｇａ0.85Ｎ層６０５上に成長させる（図６Ａ）。次に、ＭＯＣＶＤ装置から基板を取り出し、ｐ−ＧａＮ６０６上にＳｉＯ2６０７を形成し、レジストを塗布する。電子ビームリソグラフィーで、直径１００ｎｍの円形、円形の中心間距離が１６０ｎｍの正方格子のパターンを描画し現像する。レジストをマスクとしてＣＦ4を用いたＲＩＥでＳｉＯ2６０７をエッチングする（図６Ｂ）。その後、ＳｉＯ2６０７をマスクとしてＣｌ2を用いたＩＣＰでｐ−ＧａＮ６０６を２４０ｎｍの深にエッチングすることで第一の細孔１０２ａが形成される。ｐ−ＧａＮ６０６をエッチング後、ＳｉＯ2６０７をフッ酸で除去する（図６Ｃ）。
再びＭＯＣＶＤ装置に基板をセットし、Ｎ2を１０ｓｌｍ、ＮＨ3を５ｓｌｍ供給しながら、基板を９００℃まで加熱する。９００℃に到達したら３０分保持し、第一の細孔１０２ａを低温マストランスポートで細くする。９００℃の熱処理で直径６０ｎｍ、深さ２３０ｎｍの第二の細孔１０２ｂを形成する（図６Ｄ）。次に、Ｎ2，ＮＨ3を供給しながら、基板温度を１０２５℃まで昇温させ、１０２５℃に到達後１０分保持する。この工程で、マストランスポートにより第一の細孔１０２ｂはｐ−ＧａＮ６０６によって塞がれ、第二の細孔１０２ｂの上部２０ｎｍを塞ぎ第三の細孔１０２ｃが形成される。そして、ｐ−ＧａＮ６０６層内部に第三の細孔１０２ｃとｐ−ＧａＮ６０６とで構成される２次元フォトニック結晶６０８が形成される（図６Ｅ）。本実施例ではフォトニック結晶６０８をＩｎ0.10Ｇａ0.90Ｎ／ＧａＮ多重量子井戸活性層６０４上部に形成したが、Ｉｎ0.10Ｇａ0.90Ｎ／ＧａＮ多重量子井戸活性層６０４の下部に形成しても良い。また、Ｉｎ0.10Ｇａ0.90Ｎ／ＧａＮ多重量子井戸活性層６０４に形成しても良い。
次に、厚さ５００ｎｍのｐ−Ａｌ0.10Ｇａ0.90Ｎ６０９層をｐ−ＧａＮ層６０６上に形成し、最後にｐ−Ａｌ0.10Ｇａ0.90Ｎ層６０９上に電極形成のためのｐ−ＧａＮ層６１０を５０ｎｍ成長させる。ＭＯＣＶＤ装置から基板を取り出し、電極形成のためのｐ−ＧａＮ層６１０上にＮｉ／Ａｕ電極６１１を蒸着装置で形成し、ｎ−ＧａＮ基板の裏面Ｔｉ／Ａｌ電極６１２を形成することで、２次元周期構造のフォトニック結晶を備えた面発光レーザが完成する（図６Ｆ）。なお、上記した例では２次元フォトニック結晶を備えた面発光レーザについて説明したが、本発明は上記細孔が１次元に複数配列されて構成される、ＤＦＢレーザの作製などにも適用することができる。
［実験例１］
本実験例は、実施形態１に示す第三の工程で、細孔を細くする工程の熱処理温度の上限について調べた結果である。ＭＯＣＶＤ装置を用いて、サファイア基板上にＧａＮを成長した。次に、ｐ−ＧａＮを半導体１０１としてＧａＮ上に成長する。そして、ｐ−ＧａＮに第一の細孔１０２ａを作製した。図７Ａは、ｐ−ＧａＮに作製した第一の細孔１０２ａの断面を観察した電顕微鏡写真である。細孔は、孔上部の径が約９０ｎｍ、孔底部の径が４０ｎｍ、深さが２４０ｎｍであった。孔の形状は上部から底へ向かって細くなっている。第三の工程の熱処理を、温度９００℃、９５０℃、１０２５℃、保持時間０分（昇降温のみ）で実施し、熱処理後の細孔の形状を電子顕微鏡で観察した。図８Ａ、８Ｂ、８Ｃはそれぞれ、９００℃、９５０℃、１０２５℃で熱処理した試料の電子顕微鏡写真である。
本実験例は、実施形態１に示す第三の工程で、細孔を細くする工程の熱処理温度の上限について調べた結果である。ＭＯＣＶＤ装置を用いて、サファイア基板上にＧａＮを成長した。次に、ｐ−ＧａＮを半導体１０１としてＧａＮ上に成長する。そして、ｐ−ＧａＮに第一の細孔１０２ａを作製した。図７Ａは、ｐ−ＧａＮに作製した第一の細孔１０２ａの断面を観察した電顕微鏡写真である。細孔は、孔上部の径が約９０ｎｍ、孔底部の径が４０ｎｍ、深さが２４０ｎｍであった。孔の形状は上部から底へ向かって細くなっている。第三の工程の熱処理を、温度９００℃、９５０℃、１０２５℃、保持時間０分（昇降温のみ）で実施し、熱処理後の細孔の形状を電子顕微鏡で観察した。図８Ａ、８Ｂ、８Ｃはそれぞれ、９００℃、９５０℃、１０２５℃で熱処理した試料の電子顕微鏡写真である。
熱処理温度９００℃では、径は約６０ｎｍで所望の構造が得られていた。熱処理温度９５０℃では、径は約５０ｎｍになった。熱処理温度１０２５℃では、径は約５０ｎｍになったが、細孔上部が完全に塞がっていた。細孔の上部に注目すると、熱処理温度が９００℃、９５０℃と高くなるにつれ、孔径が約４５ｎｍ、約２５ｎｍとより細くなり、１０２５℃では完全に塞がっている。熱処理温度が高すぎると、マストランスポートされる原子の量が多く、また拡散距離が長くなる。そのため、孔上部で原子がより再付着しやすくなり、孔上部が狭くなるか、又は孔上部が塞がり、空洞が形成される。孔上部が塞がり、空洞が形成されてしまうと、半導体層の表面から細孔内部への原子の供給がストップする。その結果、細孔の径を熱処理の保持時間や、ＩＩＩ族供給量などで、より細く制御することが出来なくなる。以上のことから熱処理温度は９５０℃以下が好ましい。
［実験例２］
本実験例は、実施形態１に示す第三の工程で、細孔を細くする工程の熱処理温度の下限について調べた結果である。実験例１と同様の手順で、第三の工程の熱処理温度を変化させて、３０分間熱処理を実施し、細孔の形状を電子顕微鏡で観察した。図９Ａ、９Ｂは熱処理後の断面写真である。図９Ａは熱処理温度８５０℃、孔深さ２４０ｎｍの結果であり、図９Ｂは熱処理温度８００℃、孔深さ３４０ｎｍの実験結果である。２試料間で孔深さが異なるため、比較用として熱処理前の各試料の断面形状を観察した電子顕微鏡写真をそれぞれ図７Ａ、７Ｂに示す。図７Ａと図９Ａを比較すると、温度８５０℃で熱処理を行った図９Ａは細孔上部の角が丸くなり、径も狭くなっていることが確認できる。ここで、図９Ａの孔の形状は実験例１の図８Ａの孔の形状と似ている。このことから、図８Ａの熱処理温度９００℃、時間０分と、図９Ａの８５０℃、３０分とを比べると、熱処理温度が８５０℃ではマストランスポートで移動する原子の量が少なくなるが、熱処理時間を長くすることで細孔の径を細くできると言える。一方、図７Ｂと図９Ｂを比較すると、温度８００℃で熱処理を行った図９Ｂは、孔上部角がやや丸くなっているのみである。これは熱処理温度を８００℃より低くした場合、熱エネルギーが十分ではなく、拡散する原子の量が大幅に減ってしまうためである。したがって、熱処理温度は８５０℃以上が好ましい。
本実験例は、実施形態１に示す第三の工程で、細孔を細くする工程の熱処理温度の下限について調べた結果である。実験例１と同様の手順で、第三の工程の熱処理温度を変化させて、３０分間熱処理を実施し、細孔の形状を電子顕微鏡で観察した。図９Ａ、９Ｂは熱処理後の断面写真である。図９Ａは熱処理温度８５０℃、孔深さ２４０ｎｍの結果であり、図９Ｂは熱処理温度８００℃、孔深さ３４０ｎｍの実験結果である。２試料間で孔深さが異なるため、比較用として熱処理前の各試料の断面形状を観察した電子顕微鏡写真をそれぞれ図７Ａ、７Ｂに示す。図７Ａと図９Ａを比較すると、温度８５０℃で熱処理を行った図９Ａは細孔上部の角が丸くなり、径も狭くなっていることが確認できる。ここで、図９Ａの孔の形状は実験例１の図８Ａの孔の形状と似ている。このことから、図８Ａの熱処理温度９００℃、時間０分と、図９Ａの８５０℃、３０分とを比べると、熱処理温度が８５０℃ではマストランスポートで移動する原子の量が少なくなるが、熱処理時間を長くすることで細孔の径を細くできると言える。一方、図７Ｂと図９Ｂを比較すると、温度８００℃で熱処理を行った図９Ｂは、孔上部角がやや丸くなっているのみである。これは熱処理温度を８００℃より低くした場合、熱エネルギーが十分ではなく、拡散する原子の量が大幅に減ってしまうためである。したがって、熱処理温度は８５０℃以上が好ましい。
［実験例３］
本実験例は、実施形態１に示す第三の工程の熱処理時間が与える影響について調べた結果である。実験例１と同じ構造の細孔を作製し、温度９００℃、保持時間３０分で熱処理を実施した。図１０は９００℃で３０分間熱処理した試料の細孔の電子顕微鏡写真である。実験例１の熱処理温度９００℃、保持時間０分の結果である図７Ｂと図１０の細孔の径を比較すると、保持時間を長くすることで細孔がより細くなっていることが分かる。細孔の径は保持時間０分のときには約６０ｎｍであったが、保持時間を３０分にすることで細孔の径は約４０ｎｍとより細くなった。また、細孔１０２ｂの深さは保持時間０分と３０分とでは変わらずどちらも２４０ｎｍであった。本実験結果から、孔の深さを一定に保ちつつ、熱処理時間で孔径を制御できることが明らかとなった。
本実験例は、実施形態１に示す第三の工程の熱処理時間が与える影響について調べた結果である。実験例１と同じ構造の細孔を作製し、温度９００℃、保持時間３０分で熱処理を実施した。図１０は９００℃で３０分間熱処理した試料の細孔の電子顕微鏡写真である。実験例１の熱処理温度９００℃、保持時間０分の結果である図７Ｂと図１０の細孔の径を比較すると、保持時間を長くすることで細孔がより細くなっていることが分かる。細孔の径は保持時間０分のときには約６０ｎｍであったが、保持時間を３０分にすることで細孔の径は約４０ｎｍとより細くなった。また、細孔１０２ｂの深さは保持時間０分と３０分とでは変わらずどちらも２４０ｎｍであった。本実験結果から、孔の深さを一定に保ちつつ、熱処理時間で孔径を制御できることが明らかとなった。
上記実験例１、２、３の結果を表１にまとめる。ここで、Ａは、細い細孔が得られ、細孔の上部が塞がれなかったものである。Ｂは、細孔上部が細くなったものや一部塞がりかけていたものである。Ｃは、細孔が完全に塞がったものや全く変化が無かったものである。
以上の実験結果より、低温マストランスポートで細孔を細くするためには熱処理温度が８５０℃以上、９５０℃以下であることが好ましい。また、熱処理温度、熱処理時間を適切に制御することで細孔の径を制御することができる。例えば、熱処理温度が８５０℃の場合には、熱処理時間を長くすることで、本発明の効果が現れる。また、これらの結果より、熱処理温度が９５０℃の場合には、熱処理時間を長くしすぎると孔上部が塞がってしまうことが予想できる。そのため、９５０℃では短時間での熱処理が好ましい。そのため、熱処理時間を短くする場合には、熱処理温度を８７５℃以上、９５０℃以下、あるいは、８７５℃以上９２５℃以下に設定することが好ましい。
また、熱処理時間を長くする場合には、熱処理温度を８５０℃以上９００℃以下に設定することが好ましい。
また、熱処理時間を長くする場合には、熱処理温度を８５０℃以上９００℃以下に設定することが好ましい。
この出願は２００９年７月３０日に出願された日本国特許出願第２００９−１７８４０１からの優先権を主張するものであり、その内容を引用してこの出願の一部とするものである。
１００：基板
１０１：第一のＧａＮ系半導体層
１０２ａ：第一の細孔
１０２ｂ：第二の細孔
１０２ｃ：第三の細孔
１０３：第二のＧａＮ系半導体層
１０１：第一のＧａＮ系半導体層
１０２ａ：第一の細孔
１０２ｂ：第二の細孔
１０２ｃ：第三の細孔
１０３：第二のＧａＮ系半導体層
Claims (9)
- 半導体に微細な構造を形成する微細構造の製造方法であって、
基板上に、第一のＧａＮ系半導体層を形成する第一の工程と、
前記第一の工程で形成された前記第一のＧａＮ系半導体層に、エッチングを用いて第一の細孔を形成する第二の工程と、
前記第二の工程で形成された前記第一の細孔の径を、前記基板の面内方向に該第一の細孔の径よりも細くし、上部が塞がれていない第二の細孔を形成するため、
前記第一のＧａＮ系半導体層が形成された基板に対し、ＩＩＩ族原料を供給せず、窒素源を含むガス雰囲気中で８５０℃以上、９５０℃以下の温度により熱処理を行って、前記第一の細孔内に前記第一のＧａＮ系半導体層を構成する原子を移動させる第三の工程と、
を有することを特徴とする微細構造の製造方法。 - 前記第三の工程における熱処理の温度が、８５０℃以上、９００℃以下であることを特徴とする請求項１に記載の微細構造の製造方法。
- 前記第三の工程の後に、更に熱処理を行う第四の工程を有し、
窒素源を含むガス雰囲気中で、前記第三の工程における熱処理の温度より高い温度により熱処理を行い、前記第二の細孔の上部を第一のＧａＮ系半導体で塞ぐことを特徴とする請求項１または請求項２に記載の微細構造の製造方法。 - 前記第四の工程における熱処理の温度が、１０００℃以上であることを特徴とする請求項３に記載の微細構造の製造方法。
- 前記第四の工程の熱処理において、ＩＩＩ族原料を供給することにより前記第一のＧａＮ系半導体層上に第二のＧａＮ系半導体層を成長させ、前記第二の細孔の上部を塞ぐことを特徴とする請求項３に記載の微細構造の製造方法。
- 前記細孔のアスペクト比が１以上であることを特徴とする請求項１から５のいずれか１項に記載の微細構造の製造方法。
- 前記細孔の径は１μｍ以下であることを特徴とする請求項１から６のいずれか１項に記載の微細構造の製造方法。
- 請求項１から７のいずれか１項に記載の微細構造の製造方法が、フォトニック結晶あるいは２次元周期構造を構成する複数配列された細孔を作製する際に用いられる製造方法であることを特徴とする微細構造の製造方法。
- 前記フォトニック結晶あるいは２次元周期構造が、面発光レーザを構成するフォトニック結晶あるいは２次元周期構造であることを特徴とする請求項８に記載の微細構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010538249A JP4818464B2 (ja) | 2009-07-30 | 2010-07-28 | 微細構造の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009178401 | 2009-07-30 | ||
| JP2009178401 | 2009-07-30 | ||
| JP2010538249A JP4818464B2 (ja) | 2009-07-30 | 2010-07-28 | 微細構造の製造方法 |
| PCT/JP2010/004783 WO2011013363A1 (ja) | 2009-07-30 | 2010-07-28 | 微細構造の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP4818464B2 true JP4818464B2 (ja) | 2011-11-16 |
| JPWO2011013363A1 JPWO2011013363A1 (ja) | 2013-01-07 |
Family
ID=43529033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010538249A Expired - Fee Related JP4818464B2 (ja) | 2009-07-30 | 2010-07-28 | 微細構造の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8129210B2 (ja) |
| JP (1) | JP4818464B2 (ja) |
| WO (1) | WO2011013363A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110337764A (zh) * | 2017-02-27 | 2019-10-15 | 国立大学法人京都大学 | 表面发射激光器和制造表面发射激光器的方法 |
| EP3840139A1 (en) * | 2019-12-16 | 2021-06-23 | Kyoto University | Surface-emitting laser device and method for manufacturing surface-emitting laser device |
| EP3849031A4 (en) * | 2018-09-03 | 2022-06-08 | Kyoto University | SURFACE EMISSION LASER ELEMENT AND METHOD OF MAKING A SURFACE EMISSION LASER ELEMENT |
| US11539187B2 (en) | 2017-12-22 | 2022-12-27 | Kyoto University | Surface emitting laser element and manufacturing method of the same |
| US11670910B2 (en) | 2019-12-16 | 2023-06-06 | Kyoto University | Surface-emitting laser device and method for manufacturing surface-emitting laser device |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5409170B2 (ja) * | 2009-07-30 | 2014-02-05 | キヤノン株式会社 | 半導体素子の製造方法および半導体素子 |
| JP4647020B2 (ja) * | 2009-07-30 | 2011-03-09 | キヤノン株式会社 | 窒化物半導体の微細構造の製造方法 |
| FR2979034A1 (fr) * | 2011-08-12 | 2013-02-15 | St Microelectronics Tours Sas | Diode electroluminescente |
| CN104603959B (zh) * | 2013-08-21 | 2017-07-04 | 夏普株式会社 | 氮化物半导体发光元件 |
| TWI619267B (zh) * | 2013-10-22 | 2018-03-21 | 晶元光電股份有限公司 | 發光元件及其製造方法 |
| TWI597863B (zh) | 2013-10-22 | 2017-09-01 | 晶元光電股份有限公司 | 發光元件及其製造方法 |
| CN104600161B (zh) * | 2013-10-31 | 2018-10-23 | 晶元光电股份有限公司 | 发光元件及其制造方法 |
| DE102014106505A1 (de) * | 2014-05-08 | 2015-11-12 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Halbleiterschichtenfolge |
| JP6513626B2 (ja) * | 2016-12-01 | 2019-05-15 | 株式会社東芝 | フォトニック結晶内蔵基板およびその製造方法、並びに面発光量子カスケードレーザ |
| JP7156850B2 (ja) * | 2018-08-02 | 2022-10-19 | 日本ルメンタム株式会社 | 半導体光素子及び光送受信モジュール |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191073A (ja) * | 2005-01-07 | 2006-07-20 | Samsung Corning Co Ltd | エピタキシャルウェーハの製造方法 |
| JP2006203196A (ja) * | 2005-01-19 | 2006-08-03 | Samsung Corning Co Ltd | エピタキシャルウェーハの製造方法 |
| JP2009055056A (ja) * | 2008-10-17 | 2009-03-12 | Hitachi Cable Ltd | 窒化物半導体の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI257711B (en) * | 2000-03-31 | 2006-07-01 | Toyoda Gosei Kk | Method for dicing semiconductor wafer into chips |
| JP2004111766A (ja) * | 2002-09-20 | 2004-04-08 | Toshiba Corp | 窒化ガリウム系半導体素子及びその製造方法 |
| US6831302B2 (en) * | 2003-04-15 | 2004-12-14 | Luminus Devices, Inc. | Light emitting devices with improved extraction efficiency |
| EP1821378A4 (en) | 2004-12-08 | 2009-12-09 | Sumitomo Electric Industries | SEMICONDUCTOR LASER DEVICE AND METHOD FOR THE PRODUCTION THEREOF |
| JP4743867B2 (ja) * | 2006-02-28 | 2011-08-10 | キヤノン株式会社 | 面発光レーザ |
| US7499480B2 (en) * | 2006-11-16 | 2009-03-03 | Canon Kabushiki Kaisha | Photonic crystal structure and surface-emitting laser using the same |
-
2010
- 2010-07-28 WO PCT/JP2010/004783 patent/WO2011013363A1/ja active Application Filing
- 2010-07-28 JP JP2010538249A patent/JP4818464B2/ja not_active Expired - Fee Related
- 2010-10-28 US US12/914,939 patent/US8129210B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191073A (ja) * | 2005-01-07 | 2006-07-20 | Samsung Corning Co Ltd | エピタキシャルウェーハの製造方法 |
| JP2006203196A (ja) * | 2005-01-19 | 2006-08-03 | Samsung Corning Co Ltd | エピタキシャルウェーハの製造方法 |
| JP2009055056A (ja) * | 2008-10-17 | 2009-03-12 | Hitachi Cable Ltd | 窒化物半導体の製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110337764A (zh) * | 2017-02-27 | 2019-10-15 | 国立大学法人京都大学 | 表面发射激光器和制造表面发射激光器的方法 |
| CN110337764B (zh) * | 2017-02-27 | 2021-06-11 | 国立大学法人京都大学 | 表面发射激光器和制造表面发射激光器的方法 |
| US11283243B2 (en) | 2017-02-27 | 2022-03-22 | Kyoto University | Surface-emitting laser and method for manufacturing surface-emitting laser |
| US11539187B2 (en) | 2017-12-22 | 2022-12-27 | Kyoto University | Surface emitting laser element and manufacturing method of the same |
| EP3849031A4 (en) * | 2018-09-03 | 2022-06-08 | Kyoto University | SURFACE EMISSION LASER ELEMENT AND METHOD OF MAKING A SURFACE EMISSION LASER ELEMENT |
| JP7527576B2 (ja) | 2018-09-03 | 2024-08-05 | 国立大学法人京都大学 | 面発光レーザ素子及び面発光レーザ素子の製造方法 |
| EP3840139A1 (en) * | 2019-12-16 | 2021-06-23 | Kyoto University | Surface-emitting laser device and method for manufacturing surface-emitting laser device |
| US11670910B2 (en) | 2019-12-16 | 2023-06-06 | Kyoto University | Surface-emitting laser device and method for manufacturing surface-emitting laser device |
| US11837850B2 (en) | 2019-12-16 | 2023-12-05 | Kyoto University | Surface-emitting laser device and method for manufacturing surface-emitting laser device |
| US12057678B2 (en) | 2019-12-16 | 2024-08-06 | Kyoto University | Surface-emitting laser device and method for manufacturing surface-emitting laser device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011013363A1 (ja) | 2011-02-03 |
| JPWO2011013363A1 (ja) | 2013-01-07 |
| US20110039364A1 (en) | 2011-02-17 |
| US8129210B2 (en) | 2012-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4818464B2 (ja) | 微細構造の製造方法 | |
| TWI395260B (zh) | 半導體元件之製造 | |
| KR100956499B1 (ko) | 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자 | |
| KR101300069B1 (ko) | 질화물 반도체층을 포함하는 구조체, 질화물 반도체층을 포함하는 복합 기판, 및 이것들의 제조 방법 | |
| JP3550070B2 (ja) | ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材 | |
| KR100994643B1 (ko) | 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자 | |
| US20060086948A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP2011084469A (ja) | ＧａＮ単結晶基板の製造方法及びインゴット | |
| JP2006253628A (ja) | 化合物半導体装置及びその製造方法 | |
| JP4644942B2 (ja) | 結晶膜、結晶基板および半導体装置の製造方法 | |
| JP2010232464A (ja) | Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード | |
| JP2010263007A (ja) | ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法 | |
| JP2007184503A (ja) | 半導体部材及びその製造方法 | |
| WO2014038106A1 (ja) | エピタキシャルウェハ及びその製造方法、紫外発光デバイス | |
| JP2007150250A (ja) | 窒化物半導体基板の製造方法 | |
| JP5065625B2 (ja) | ＧａＮ単結晶基板の製造方法 | |
| EP2221854B1 (en) | Iii nitride structure and method for manufacturing iii nitride structure | |
| JP4915009B2 (ja) | 半導体部材の製造方法 | |
| JP5015480B2 (ja) | 半導体単結晶基板の製造方法 | |
| JP5056272B2 (ja) | 窒化ガリウム系半導体面発光素子、および窒化ガリウム系半導体面発光素子を作製する方法 | |
| GB2470097A (en) | Epitaxial overgrowth | |
| JP2004165550A (ja) | 窒化物半導体素子 | |
| JP3642001B2 (ja) | 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板 | |
| JP2004335635A (ja) | 微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法 | |
| JP2008218477A (ja) | Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20100929 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100928 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20101207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| LAPS | Cancellation because of no payment of annual fees |