JP2006203196A - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2006203196A
JP2006203196A JP2006005253A JP2006005253A JP2006203196A JP 2006203196 A JP2006203196 A JP 2006203196A JP 2006005253 A JP2006005253 A JP 2006005253A JP 2006005253 A JP2006005253 A JP 2006005253A JP 2006203196 A JP2006203196 A JP 2006203196A
Authority
JP
Japan
Prior art keywords
buffer layer
layer
single crystal
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006005253A
Other languages
English (en)
Inventor
Sung-Soo Park
性 秀 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Precision Materials Co Ltd
Original Assignee
Samsung Corning Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Corning Co Ltd filed Critical Samsung Corning Co Ltd
Publication of JP2006203196A publication Critical patent/JP2006203196A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F26—DRYING
    • F26B—DRYING SOLID MATERIALS OR OBJECTS BY REMOVING LIQUID THEREFROM
    • F26B21/00—Arrangements or duct systems, e.g. in combination with pallet boxes, for supplying and controlling air or gases for drying solid materials or objects
    • F26B21/02—Circulating air or gases in closed cycles, e.g. wholly within the drying enclosure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F26—DRYING
    • F26B—DRYING SOLID MATERIALS OR OBJECTS BY REMOVING LIQUID THEREFROM
    • F26B3/00—Drying solid materials or objects by processes involving the application of heat
    • F26B3/02—Drying solid materials or objects by processes involving the application of heat by convection, i.e. heat being conveyed from a heat source to the materials or objects to be dried by a gas or vapour, e.g. air
    • F26B3/04—Drying solid materials or objects by processes involving the application of heat by convection, i.e. heat being conveyed from a heat source to the materials or objects to be dried by a gas or vapour, e.g. air the gas or vapour circulating over or surrounding the materials or objects to be dried
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F26—DRYING
    • F26B—DRYING SOLID MATERIALS OR OBJECTS BY REMOVING LIQUID THEREFROM
    • F26B2200/00—Drying processes and machines for solid materials characterised by the specific requirements of the drying good
    • F26B2200/06—Grains, e.g. cereals, wheat, rice, corn
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F26—DRYING
    • F26B—DRYING SOLID MATERIALS OR OBJECTS BY REMOVING LIQUID THEREFROM
    • F26B2200/00—Drying processes and machines for solid materials characterised by the specific requirements of the drying good
    • F26B2200/16—Sea weed; Marine products

Abstract

【課題】本発明が解決しようとする課題は、多孔性バッファ層を容易に形成して低コストで半導体エピタキシャル層を形成できる方法を提供する。
【解決手段】単結晶ウェーハ上に単結晶物質から構成される単結晶バッファ層を形成するステップと、前記単結晶バッファ層上にマスク層を形成するステップと、レーザを利用してマスク層に前記単結晶バッファ層の表面が露出される複数のホールを形成するステップと、前記ホールを通じてエッチング液を供給して前記ホールの底に露出された前記単結晶バッファ層部分に所定深さのウェルを形成するステップと、前記マスク層を除去した後、前記単結晶バッファ層を熱処理して前記ウェルによって得られる空洞部を有する多孔性バッファ層を形成するステップと、前記多孔性バッファ層に結晶性物質層をエピタキシャル成長法によって形成するステップと、を含むエピタキシャルウェーハの製造方法である。
【選択図】図３

Description

本発明は、エピタキシャル成長半導体ウェーハ（エピタキシャルウェーハ）の製造方法に係り、特に、ＧａＮエピタキシャル成長を用いたエピタキシャルウェーハの製造方法に関する。
エピタキシャル成長によってエピタキシャル層が形成される基板は、エピタキシャル層との格子不整合および熱膨張係数の差によって撓みが発生し、そしてエピタキシャル層には、多くの結晶欠陥が発生する。したがって、このような問題の改善は、エピタキシャル成長による単結晶半導体物質の形成方法における課題である。
特許文献１は、内部応力を吸収する多孔性バッファ層を利用する技術を開示する。多孔性バッファ層は、ＳｉＣ基板に形成され、エピタキシャル層は、バッファ層上に形成される。バッファ層は、多孔性であるので、結晶不整合による応力を吸収する。
米国特許６，５７９，３５９号明細書
しかしながら、上述の方法は、多孔性バッファ層をアノダイジングによって形成するので、導電性基板が利用されねばならず、したがって、基板材料の選定に制限がある。また、このような方法は、アノダイジングなどの複雑な工程を伴い、したがって、コストが高い。
そこで、本発明が解決しようとする課題は、多孔性バッファ層を容易に形成して低コストで半導体エピタキシャル層を形成できる方法を提供することである。
前記課題を達成するために、本発明によるエピタキシャルウェーハの製造方法は、単結晶ウェーハ上に単結晶物質から構成される単結晶バッファ層を形成するステップと、前記単結晶バッファ層上にマスク層を形成するステップと、レーザを利用して前記マスク層に前記単結晶バッファ層の表面が露出される複数のホールを形成するステップと、前記ホールを通じてエッチング液を供給して前記ホールの底に露出された前記単結晶バッファ層部分に所定深さのウェルを形成するステップと、前記マスク層を除去した後、前記単結晶バッファ層を熱処理して前記ウェルによって得られる空洞部を有する多孔性バッファ層を形成するステップと、前記多孔性バッファ層上に結晶性物質層をエピタキシャル成長法によって形成するステップと、を含む。
前記本発明において、前記結晶性物質層は、３族窒化物半導体から構成されることが好ましい。
また、前記単結晶ウェーハは、Ｓｉ、ＧａＡｓ、ＳｉＣ、ＧａＮおよびサファイアからなる群から選ばれるいずれか一種であることが好ましく、更に好ましくは、前記ウェーハは、サファイアから構成され、前記バッファ層と結晶性物質層とは、同種の物質、具体的にはＧａＮであることが好ましい。
本発明の他の実施形態によれば、前記マスク層は、フォトレジストで形成される。
前記単結晶層の形成方法は、好ましくは、気相蒸着法であり、具体的には、ＨＶＰＥ（Ｈａｌｉｄｅ ｏｒ Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法であることが好ましい。
本発明は、単結晶ウェーハにエッチングによる多孔性バッファ層を有する結晶性物質層を形成し、特に、ウェーハに多孔性バッファ層を有する結晶性物質層を形成するためにマスク層を形成する。このような本発明は、エッチングおよび熱処理によって多孔性バッファ層を形成し、したがって、基板材料の選定幅が広い。
本発明によれば、結晶成長基板の結晶欠陥密度、応力、撓みおよびクラックが減少することによって、収率が高く、高品位のエピタキシャルウェーハが得られる。また、前記のような物理的特性の向上によって、さらに大きい直径のエピタキシャルウェーハの製造が可能である。
このような本発明は、単結晶半導体ウェーハ、例えば、ＧａＮのような３族窒化物半導体ウェーハの製造に適している。
以下、添付された図面を参照しつつ、本発明の実施形態によるエピタキシャルウェーハの製造方法を詳細に説明する。
まず、準備した単結晶ウェーハ上に、単結晶物質から構成される単結晶バッファ層を形成する。本発明では、単結晶ウェーハは、Ｓｉ、ＧａＡｓ、ＳｉＣ、ＧａＮおよびサファイアからなる群から選ばれるいずれか１種であることが好ましい。また、前記単結晶バッファ層は、例えば３族窒化物半導体を用いて形成され、好ましくは、ＧａＮ結晶が用いられる。また、前記単結晶バッファ層は、同種の積層（例えば、ＧａＮウェーハ上にＧａＮ結晶層を成長）により、または異種の積層（例えば、サファイアウェーハ上にＧａＮ結晶層を成長）により形成することができる。
具体的には、図１に示すように、ＧａＮの単結晶バッファ層２を形成するために、ＨＶＰＥの反応器内にサファイアウェーハ１を装着した後、反応器の内部温度を成長温度の約１０５０℃まで上げる。次いで、ＧａＣｌとＮＨ３、すなわち、３族と４族とを１：２０の割合（体積比）で、Ｎ２ガスと混合して、約３分間反応器の内部に流して、サファイアウェーハ１上に厚さ２〜３μｍであるＧａＮ結晶層、すなわち、単結晶バッファ層２を成長させる。この後、反応器を常温まで冷却させ、単結晶バッファ層２が形成されたサファイアウェーハ１を反応器から取り出す。
図２に示すように、前記バッファ層２上にマスク層３を形成する。マスク層は、スピンコーティングによってフォトレジストで形成することが好ましい。
図３に示すように、ガルバノメータを備えた紫外線（ＵＶ）装置を利用して、前記フォトレジストによるマスク層３に複数のホール３ａを形成する。このとき、ホール３ａの直径は、数十ｎｍのサイズを有するように調節する。
図４に示すように、エッチングによって前記バッファ層２の上部に所定深さのウェル２ａを形成する。このようなウェル２ａを形成するために、ＧａＮバッファ層２に比べてマスク層３に対するエッチング率が低いエッチング液を利用する。したがって、エッチングする過程でマスク層３に覆われていないバッファ層２の部分が早くエッチングされる。このようなエッチングがウェル２ａの直径および深さが数十ｎｍとなるようにエッチングを進行させる。
図５に示すように、ウェル２ａを形成した後、マスク層３を剥がす。その後、前記バッファ層２を急速熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）する。例えば、サファイアウェーハ１をＮＨ３雰囲気のファーネスに装入した状態で８５０℃以上の温度条件下でアニーリングする。このような熱処理によれば、バッファ層２の表面に形成された前記ウェル２ａは、ほとんど閉鎖され、これによって、バッファ層２に埋め込まれた空洞部２ａ’が得られ、したがって、バッファ層２の表面が平坦に形成され、多孔性バッファ層４が形成される。
図６に示すように、前記バッファ層２上に一般的なエピタキシャル成長法によって所望の結晶性物質層５を形成する。前記結晶性物質層５は、下部のバッファ層２と同種または異種でありうる。好ましくは、例えば、３族窒化物半導体物質としてＧａＮ結晶層５を前記ＧａＮ層２上に形成するために、前記サファイアウェーハ１をＨＶＰＥ反応器内に装着した後、ＨＣｌをＧａと反応させてＧａＣｌを形成させ、ＧａＣｌおよびＮＨ３ガスを反応させることによって、ＧａＮ層２の表面に数μｍの厚さのＧａＮ結晶性物質層５を成長させる。結晶成長時、水平方向の結晶成長速度が垂直方向の結晶成長速度よりも速くなるように条件を調節する。
結晶成長が完了すれば、ＨＶＰＥ反応器を常温まで冷却させた後、ＧａＮ結晶性物質層５が成長したサファイアウェーハ１を反応器から取り出す。
前記のような方法によって得たＧａＮ結晶性物質層を実際に観察した結果、欠陥密度は、既存の５×１０９／ｃｍ２から約５×１０７／ｃｍ２に低下し、そして、既存の方法によって得られたＧａＮ層に存在するストレインストレスも約１／５に低下した。
前記のような過程を経たウェーハに直接光素子を製作してもよい。また、フリースタンディングＧａＮウェーハを得るために、前記サファイア基板１を再びＨＶＰＥ反応器に装着した後、既に得られたＧａＮ結晶性物質層４上に３００μｍ以上の厚さにＧａＮ結晶性物質層をさらに成長させてもよい。この後、一般的に知られたレーザリフトオフによってサファイアウェーハを除去すると、欠陥密度が約５×１０５／ｃｍ２の高品質のフリースタンディングＧａＮウェーハが得られる。
図面に示された実施形態を参考として本発明を説明したが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形および均等な他の実施形態が可能であるということが分かる。したがって、本発明の技術範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
本発明は、半導体ウェーハの製造に関連した技術分野に適用可能である。
本発明によるエピタキシャルウェーハの製造方法の一実施形態を示す工程図である。 本発明によるエピタキシャルウェーハの製造方法の一実施形態を示す工程図である。 本発明によるエピタキシャルウェーハの製造方法の一実施形態を示す工程図である。 本発明によるエピタキシャルウェーハの製造方法の一実施形態を示す工程図である。 本発明によるエピタキシャルウェーハの製造方法の一実施形態を示す工程図である。 本発明によるエピタキシャルウェーハの製造方法の一実施形態を示す工程図である。
符号の説明
１ サファイアウェーハ、
２ 単結晶バッファ層、
２ａ ウェル、
２ａ’ 空洞部、
３ マスク層、
３ａ ホール、
４ 多孔性バッファ層、
５ 結晶性物質層。

Claims (9)

  1. 単結晶ウェーハ上に単結晶物質から構成される単結晶バッファ層を形成するステップと、
    前記単結晶バッファ層上にマスク層を形成するステップと、
    レーザを利用して前記マスク層に前記単結晶バッファ層の表面が露出される複数のホールを形成するステップと、
    前記ホールを通じてエッチング液を供給して前記ホールの底に露出された前記単結晶バッファ層部分に所定深さのウェルを形成するステップと、
    前記マスク層を除去した後、前記単結晶バッファ層を熱処理して前記ウェルによって得られる空洞部を有する多孔性バッファ層を形成するステップと、
    前記多孔性バッファ層上に結晶性物質層をエピタキシャル成長法によって形成するステップと、を含むエピタキシャルウェーハの製造方法。
  2. 前記結晶性物質層は、３族窒化物半導体から構成されることを特徴とする請求項１に記載の製造方法。
  3. 前記単結晶ウェーハは、Ｓｉ、ＧａＡｓ、ＳｉＣ、ＧａＮおよびサファイアからなる群から選ばれるいずれか一種から構成されることを特徴とする請求項１に記載の製造方法。
  4. 前記単結晶ウェーハは、サファイアから構成され、前記単結晶バッファ層および結晶性物質層は、ＧａＮから構成されることを特徴とする請求項１〜３のうちいずれか１項に記載の製造方法。
  5. 前記マスク層を構成する物質は、前記単結晶バッファ層に比べてエッチング率が低いことを特徴とする請求項１に記載の製造方法。
  6. 前記結晶性物質層は、気相蒸着法を利用して形成することを特徴とする請求項１に記載の製造方法。
  7. 前記気相蒸着法は、ＨＶＰＥ法、ＭＯＣＶＤ法、またはＭＢＥ法であることを特徴とする請求項６に記載の製造方法。
  8. 前記熱処理は、８５０℃以上の温度で行うことを特徴とする請求項１に記載の製造方法。
  9. 前記マスク層は、フォトレジストで形成することを特徴とする請求項１に記載の製造方法。
JP2006005253A 2005-01-19 2006-01-12 エピタキシャルウェーハの製造方法 Pending JP2006203196A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050005024A KR100682881B1 (ko) 2005-01-19 2005-01-19 결정 성장 방법

Publications (1)

Publication Number Publication Date
JP2006203196A true JP2006203196A (ja) 2006-08-03

Family

ID=36684486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006005253A Pending JP2006203196A (ja) 2005-01-19 2006-01-12 エピタキシャルウェーハの製造方法

Country Status (3)

Country Link
US (1) US7435666B2 (ja)
JP (1) JP2006203196A (ja)
KR (1) KR100682881B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123871A (ja) * 2005-10-25 2007-05-17 Samsung Corning Co Ltd 窒化ガリウム基板の製造方法
JP2009529795A (ja) * 2006-03-14 2009-08-20 インスティチュート フュア ミクロエレクトロニク シュトゥットガルト 集積回路を製造する方法
JP4818464B2 (ja) * 2009-07-30 2011-11-16 キヤノン株式会社 微細構造の製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5441309B2 (ja) * 2006-02-13 2014-03-12 キヤノン株式会社 揺動体装置、及び光偏向装置
US20090001416A1 (en) * 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
JP4647020B2 (ja) * 2009-07-30 2011-03-09 キヤノン株式会社 窒化物半導体の微細構造の製造方法
KR20120004159A (ko) 2010-07-06 2012-01-12 삼성전자주식회사 기판구조체 및 그 제조방법
RU2576435C2 (ru) * 2010-10-14 2016-03-10 Общество с ограниченной ответственностью "Совершенные кристаллы" Способ получения независимой подложки из нитрида iii группы
KR101652791B1 (ko) * 2010-10-28 2016-08-31 삼성전자주식회사 반도체 소자 제조 방법
KR20130035024A (ko) * 2011-09-29 2013-04-08 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
TWI474510B (zh) 2012-07-06 2015-02-21 隆達電子股份有限公司 具有孔隙之磊晶結構及其成長方法
US8956960B2 (en) * 2012-11-16 2015-02-17 Infineon Technologies Ag Method for stress reduced manufacturing semiconductor devices
KR102071034B1 (ko) * 2013-02-28 2020-01-29 서울바이오시스 주식회사 질화물 기판 제조 방법
KR20150072066A (ko) * 2013-12-19 2015-06-29 서울바이오시스 주식회사 반도체 성장용 템플릿, 성장 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
US10050172B2 (en) * 2015-07-01 2018-08-14 Sensor Electronic Technology, Inc. Substrate structure removal
US10950747B2 (en) 2015-07-01 2021-03-16 Sensor Electronic Technology, Inc. Heterostructure for an optoelectronic device
KR20220006880A (ko) * 2020-07-09 2022-01-18 주식회사루미지엔테크 단결정 기판의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579359B1 (en) * 1999-06-02 2003-06-17 Technologies And Devices International, Inc. Method of crystal growth and resulted structures
JP2001007379A (ja) * 1999-06-24 2001-01-12 Sharp Corp 窒化ガリウム系化合物半導体受光素子
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP2001223165A (ja) * 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
EP1367150B1 (en) * 2001-02-14 2009-08-19 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP4088111B2 (ja) 2002-06-28 2008-05-21 日立電線株式会社 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
US7176115B2 (en) * 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
EP1704596A2 (en) * 2003-09-05 2006-09-27 Dot Metrics Technology, Inc. Quantum dot optoelectronic devices with nanoscale epitaxial lateral overgrowth and methods of manufacture
KR100682880B1 (ko) * 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123871A (ja) * 2005-10-25 2007-05-17 Samsung Corning Co Ltd 窒化ガリウム基板の製造方法
JP2009529795A (ja) * 2006-03-14 2009-08-20 インスティチュート フュア ミクロエレクトロニク シュトゥットガルト 集積回路を製造する方法
JP4818464B2 (ja) * 2009-07-30 2011-11-16 キヤノン株式会社 微細構造の製造方法
US8129210B2 (en) 2009-07-30 2012-03-06 Canon Kabushiki Kaisha Manufacturing method of microstructure

Also Published As

Publication number Publication date
KR20060084500A (ko) 2006-07-24
US20060160334A1 (en) 2006-07-20
US7435666B2 (en) 2008-10-14
KR100682881B1 (ko) 2007-02-15

Similar Documents

Publication Publication Date Title
JP2006203196A (ja) エピタキシャルウェーハの製造方法
JP5469792B2 (ja) エピタキシャルウェーハの製造方法
JP4871588B2 (ja) エピタキシャルウェーハの製造方法
JP5175471B2 (ja) マルチ−フリースタンディング窒化ガリウム基板の製造方法
KR101380717B1 (ko) 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
US7708832B2 (en) Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
JP2006232655A (ja) 窒化物単結晶基板の製造方法及びこれを利用した窒化物半導体発光素子の製造方法
EP2333817B1 (en) Method for preparing compound semiconductor substrate
JP2007106666A (ja) フリースタンディング窒化ガリウム基板の製造方法
JP2007123871A (ja) 窒化ガリウム基板の製造方法
TW201007819A (en) Method for fabricating circuit structure
JP2009055056A (ja) 窒化物半導体の製造方法
JP4665286B2 (ja) 半導体基材及びその製造方法
JP2003218031A (ja) 半導体ウェーハの製造方法
JP2009221083A (ja) Ｉｉｉ族窒化物半導体およびその製造方法
JP2009084136A (ja) 半導体デバイスの製造方法
JP2005136200A (ja) 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材
TWI752256B (zh) 基底及其製備方法
JP2005033132A (ja) ＧａＮ基板の製造方法
US20140127890A1 (en) Method and apparatus for fabricating free-standing group iii nitride crystals
WO2011111647A1 (ja) 窒化物系化合物半導体基板の製造方法、窒化物系化合物半導体基板及び窒化物系化合物半導体自立基板

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070815

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070823

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080620

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080826

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080910