JP5469792B2 - エピタキシャルウェーハの製造方法 - Google Patents
エピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP5469792B2 JP5469792B2 JP2005376483A JP2005376483A JP5469792B2 JP 5469792 B2 JP5469792 B2 JP 5469792B2 JP 2005376483 A JP2005376483 A JP 2005376483A JP 2005376483 A JP2005376483 A JP 2005376483A JP 5469792 B2 JP5469792 B2 JP 5469792B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- manufacturing
- epitaxial
- layer
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
- E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
- E03C1/12—Plumbing installations for waste water; Basins or fountains connected thereto; Sinks
- E03C1/26—Object-catching inserts or similar devices for waste pipes or outlets
- E03C1/266—Arrangement of disintegrating apparatus in waste pipes or outlets; Disintegrating apparatus specially adapted for installation in waste pipes or outlets
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
- C30B29/406—Gallium nitride
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Hydrology & Water Resources (AREA)
- Public Health (AREA)
- Water Supply & Treatment (AREA)
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、エピタキシャルウェーハの製造方法に係り、特にＧａＮエピタキシャル成長を用いたエピタキシャルウェーハの製造方法に関する。
エピタキシャル成長によりエピタキシャル層が形成される基板はエピタキシャル層との格子不整合及び熱膨張係数の差により撓みが発生し、そしてエピタキシャル層には多くの結晶欠陥が発生しうる。したがって、このような問題の改善は、エピタキシャル成長による単結晶半導体物質の形成方法における課題である。
特許文献１は、内部応力を吸収する多孔性バッファ層を用いる技術を開示している。多孔性バッファ層は、ＳｉＣ基板に形成され、エピタキシャル層は、バッファ層上に形成される。バッファ層は、多孔性であるために、結晶不整合などによる応力（ｓｔｒａｉｎ ｓｔｒｅｓｓ）を吸収する。
米国特許６，５７９，３５９号明細書
しかしながら、上述の方法は、多孔質バッファ層をアノダイジングなどにより形成するので、導電性基板が用いらねばならず、よって基板材料選定に制限がある。さらに、アノダイジングなどの複雑な工程を伴い、よってコスト高となる。
本発明は、エピタキシャル成長半導体ウェーハ（エピタキシャルウェーハ）を製造する際に、多孔質バッファ層を容易に形成し、安価に半導体エピタキシャル層を形成しうる手段を提供することを目的とする。
本発明によるエピタキシャルウェーハの製造方法は、単結晶ウェーハ上にナノサイズのドットを有するマスク層を形成する段階と、前記マスク層と共に前記単結晶ウェーハの表面をエッチングして、前記ウェーハの表面にナノサイズの空孔部を有する多孔質バッファ層を形成する段階と、前記多孔質バッファ層上にエピタキシャル成長法によりエピタキシャル物質層を形成する段階と、前記エピタキシャル物質層を熱処理する段階と、を含む。
本発明の好ましい実施形態によれば、前記エピタキシャル物質層は、３族窒化物半導体から構成される。
また、前記単結晶ウェーハは、サファイアウェーハであることが好ましく、前記マスク層は、ＡｌＮから構成されることが好ましい。
前記マスク層は、ＨＶＰＥ（ハライドまたはハイドライド気相蒸着）法で形成されることが好ましい。また、前記マスク層を構成する物質は、前記単結晶ウェーハを構成する物質に比べてエッチング率が低いことが好ましい。
本発明の他の実施形態によれば、前記エピタキシャル物質層は、気相蒸着法を用いることが好ましく、具体的には、ＨＶＰＥ、ＭＯＣＶＤ（有機金属化学蒸着）、ＭＢＥ（分子線エピタキシー）法を用いることが好ましい。
さらに他の実施形態によれば、前記熱処理は、８５０℃以上の温度で行うことが好ましい。
本発明は、エッチングにより多孔質バッファ層を形成するため、基板材料の選定幅が広い。
また、本発明によれば、エピタキシャル成長基板の結晶欠陥密度と応力、そして撓み及びクラックが減少することによって、収率が高く、高品位のエピタキシャルウェーハが得られる。また、前記のような物理的特性の向上によって、さらに大径のエピタキシャルウェーハの製造が可能である。
以下、添付された図面を参照しつつ、本発明の実施形態によるエピタキシャルウェーハの製造方法を詳細に説明する。
図１に示すように準備した単結晶ウェーハ、例えば、サファイアウェーハ１の表面上にナノサイズのドット２ａを有するマスク層２を形成する。マスク層２は、既知のＨＶＰＥ法で形成する。
具体的には、サファイアウェーハ１を水平型ＨＶＰＥ反応器内に装着した後、反応器の内部温度を成長温度の約１０５０℃まで上げる。そして、ＨＣｌとＮＨ３ガスとを１：１０の割合（体積比）で、Ｎ２ガスと混合して約５分間反応器内に流して、サファイアウェーハ１上にＡｌＮドット２ａを形成する。次いで、前記反応器を常温まで冷却させた後、ウェーハを反応器から回収する。
このような過程によりナノサイズのドットが形成されたサファイアウェーハ１の表面粗度は数Åから数十Åに増加する。
次に図２に示すように、エッチングにより前記サファイアウェーハ１の表面部分に多孔質バッファ層１ａを形成する。このような多孔性バッファ層１ａを形成するために、マスク層２に比べてサファイアウェーハ１に対する溶解度が高い（例えば、Ａｌ２Ｏ３＞ＡｌＮ）エッチング液を用いる。換言すれば、マスク層を構成する物質のエッチング率が、単結晶ウェーハを構成する物質のエッチング率よりも低くなるように、これらの物質を選択する。これにより、エッチング過程で、ドット２ａに覆われていないウェーハ１の表面が迅速にエッチングされ、マスク層２は、相対的に遅くエッチングされる。マスク層２が完全にエッチングされ、このとき形成される空孔部１ａ’の直径と深さが数十ｎｍになるようにエッチングを進行させれば、図２に示すように、ウェーハ１の表面部分にナノサイズの直径を有する空孔部１ａ’を有する多孔質バッファ層１ａが形成される。
さらに、図３に示すように、前記バッファ層１ａ上に一般的なエピタキシャル成長法により所望のエピタキシャル物質層３を形成する。例えば、３族窒化物半導体物質としてＧａＮ結晶層を形成するために前記サファイアウェーハ１をＨＶＰＥ反応器内に装着した後、ＨＣｌをＧａと反応させてＧａＣｌを形成し、ＧａＣｌとＮＨ３ガスとを反応させることによって、ウェーハ１の表面に数μｍの厚さのＧａＮエピタキシャル物質層３を成長させる。結晶成長時、水平方向の結晶成長速度を垂直方向の成長速度より速くなるように条件を調節するとよい。
結晶成長が完了すれば、ＨＶＰＥ反応器を常温まで冷却させた後、ＧａＮ半導体エピタキシャル物質層３が成長したサファイアウェーハ１を反応器から取り出す。
最後に、図４に示すように、前記エピタキシャル物質層３を急速熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）する。このために、例えば、サファイアウェーハ１をＮＨ３雰囲気の加熱炉に装入した状態で８５０℃以上の温度条件下でアニーリングする。
上述の過程を通じてサファイアウェーハ１上に所望のエピタキシャル物質層３が得られる。
上述の方法によって得られたＧａＮエピタキシャル物質層を実際に測定した結果、欠陥密度は従来の５×１０９／ｃｍ２から、約５×１０７／ｃｍ２に低下し、そして、既存の方法により得られたＧａＮ層に存在する応力も約１／５に低下した。
上述のような過程を経たウェーハに直接光素子を製作してもよい。また、フリースタンドＧａＮウェーハを得るために、前記サファイア基板１を再びＨＶＰＥ反応器に装着した後、既に得られたＧａＮエピタキシャル物質層３上に３００μｍ以上の厚さのＧａＮエピタキシャル物質層をさらに成長させてもよい。この場合、一般的に知られたレーザリフトオフによりサファイアウェーハを除去すると、欠陥密度が約５×１０５／ｃｍ２である高品質のフリースタンドＧａＮウェーハが得られる。
図５は、ＡｌＮドットが形成されたサファイアウェーハのＳＥＭイメージである。ＡｌＮドットを形成する前の表面粗度は３．１６Åであったが、その後には２１．３Åに上昇した。図５において、右側下部の大きな塊りは異物である。
本願発明の理解を助けるために、模範的な実施形態を説明し、添付図面に示したが、このような実施形態は単に広い発明を例示するだけで、これに制限されるものでなく、また本発明は、図示及び説明された構造及び順序に限定されるものではない。
本発明は、単結晶半導体ウェーハ、例えば、ＧａＮのような３族窒化物半導体ウェーハの製造に好適に適用されうる。
１ サファイアウェーハ、
１ａ 多孔質バッファ層、
１ａ’ 空孔部、
２ マスク層、
２ａ ドット、
３ エピタキシャル物質層。
１ａ 多孔質バッファ層、
１ａ’ 空孔部、
２ マスク層、
２ａ ドット、
３ エピタキシャル物質層。
Claims (8)
- 単結晶ウェーハ上にドットを有するマスク層を形成する段階と、
前記マスク層と共に前記単結晶ウェーハの表面をエッチングして、前記マスク層を完全にエッチングするとともに、前記単結晶ウェーハの表面にナノサイズの空孔部を有する多孔質バッファ層を形成する段階と、
前記多孔質バッファ層上にエピタキシャル成長法によりエピタキシャル物質層を形成する段階と、
前記エピタキシャル物質層を熱処理する段階と、を含み、
前記マスク層を構成する物質のエッチング率は、前記単結晶ウェーハを構成する物質のエッチング率より低いエピタキシャルウェーハの製造方法。 - 前記エピタキシャル物質層は、３族窒化物半導体から構成されることを特徴とする請求項１に記載の製造方法。
- 前記単結晶ウェーハは、サファイアウェーハであることを特徴とする請求項１に記載の製造方法。
- 前記マスク層は、ＡｌＮから構成されることを特徴とする請求項１〜３のいずれか１項に記載の製造方法。
- 前記マスク層が、ＨＶＰＥ法で形成されることを特徴とする請求項４に記載の製造方法。
- 前記エピタキシャル物質層は、気相蒸着法を用いて形成されることを特徴とする請求項１に記載の製造方法。
- 前記気相蒸着法は、ＨＶＰＥ法、ＭＯＣＶＤ法、またはＭＢＥ法であることを特徴とする請求項６に記載の製造方法。
- 前記熱処理は、８５０℃以上の温度で行うことを特徴とする請求項１に記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050001540A KR100682879B1 (ko) | 2005-01-07 | 2005-01-07 | 결정 성장 방법 |
| KR10-2005-0001540 | 2005-01-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006191074A JP2006191074A (ja) | 2006-07-20 |
| JP5469792B2 true JP5469792B2 (ja) | 2014-04-16 |
Family
ID=36652408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005376483A Expired - Fee Related JP5469792B2 (ja) | 2005-01-07 | 2005-12-27 | エピタキシャルウェーハの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20060151797A1 (ja) |
| JP (1) | JP5469792B2 (ja) |
| KR (1) | KR100682879B1 (ja) |
| CN (1) | CN100418191C (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100695117B1 (ko) * | 2005-10-25 | 2007-03-14 | 삼성코닝 주식회사 | ＧａＮ 제조방법 |
| GB0701069D0 (en) * | 2007-01-19 | 2007-02-28 | Univ Bath | Nanostructure template and production of semiconductors using the template |
| GB0702560D0 (en) * | 2007-02-09 | 2007-03-21 | Univ Bath | Production of Semiconductor devices |
| KR100878512B1 (ko) * | 2007-05-14 | 2009-01-13 | 나이넥스 주식회사 | ＧａＮ 반도체 기판 제조 방법 |
| JP4672753B2 (ja) | 2007-05-25 | 2011-04-20 | エー・イー・テック株式会社 | ＧａＮ系窒化物半導体自立基板の作製方法 |
| WO2008146699A1 (ja) * | 2007-05-25 | 2008-12-04 | Tohoku University | ＧａＮ系窒化物半導体自立基板の作製方法 |
| CN101409229B (zh) * | 2007-10-12 | 2012-01-04 | 台达电子工业股份有限公司 | 外延基板及发光二极管装置的制造方法 |
| WO2009090821A1 (ja) * | 2008-01-16 | 2009-07-23 | National University Corporation Tokyo University Of Agriculture And Technology | Ａｌ系ＩＩＩ族窒化物単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いたＡｌ系ＩＩＩ族窒化物単結晶基板の製造方法、および、窒化アルミニウム単結晶基板 |
| JP5324110B2 (ja) * | 2008-01-16 | 2013-10-23 | 国立大学法人東京農工大学 | 積層体およびその製造方法 |
| KR100990639B1 (ko) | 2008-05-19 | 2010-10-29 | 삼성엘이디 주식회사 | 웨이퍼 제조방법 |
| US8481411B2 (en) | 2009-06-10 | 2013-07-09 | Seoul Opto Device Co., Ltd. | Method of manufacturing a semiconductor substrate having a cavity |
| US8860183B2 (en) | 2009-06-10 | 2014-10-14 | Seoul Viosys Co., Ltd. | Semiconductor substrate, semiconductor device, and manufacturing methods thereof |
| WO2010143778A1 (ko) | 2009-06-10 | 2010-12-16 | 서울옵토디바이스주식회사 | 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법 |
| KR101106149B1 (ko) * | 2009-08-26 | 2012-01-20 | 서울옵토디바이스주식회사 | 반도체 기판 제조 방법 및 발광 소자 제조 방법 |
| WO2011025149A2 (ko) * | 2009-08-26 | 2011-03-03 | 서울옵토디바이스주식회사 | 반도체 기판 제조 방법 및 발광 소자 제조 방법 |
| JP5570838B2 (ja) | 2010-02-10 | 2014-08-13 | ソウル バイオシス カンパニー リミテッド | 半導体基板、その製造方法、半導体デバイス及びその製造方法 |
| CN102263175A (zh) * | 2010-05-26 | 2011-11-30 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Led衬底及其制备方法 |
| US8980730B1 (en) | 2010-09-14 | 2015-03-17 | Stc.Unm | Selective nanoscale growth of lattice mismatched materials |
| TWI473283B (zh) | 2011-09-21 | 2015-02-11 | Nat Univ Tsing Hua | 晶片 |
| CN103011066B (zh) * | 2011-09-21 | 2014-03-19 | 叶哲良 | 芯片 |
| TWI515780B (zh) * | 2011-09-21 | 2016-01-01 | 中美矽晶製品股份有限公司 | 晶片加工方法 |
| KR101420265B1 (ko) * | 2011-10-21 | 2014-07-21 | 주식회사루미지엔테크 | 기판 제조 방법 |
| CN103247516B (zh) * | 2012-02-08 | 2016-04-06 | 郭磊 | 一种半导体结构及其形成方法 |
| CN103247724B (zh) * | 2012-02-08 | 2016-04-20 | 郭磊 | 一种半导体结构及其形成方法 |
| CN103378227A (zh) * | 2012-04-27 | 2013-10-30 | 南亚光电股份有限公司 | 形成图案化蓝宝石基板的方法 |
| CN103928582B (zh) * | 2012-08-28 | 2017-09-29 | 晶元光电股份有限公司 | 一种化合物半导体元件及其制备方法 |
| KR102311677B1 (ko) | 2014-08-13 | 2021-10-12 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
| CN106397225A (zh) * | 2016-09-04 | 2017-02-15 | 王际菊 | 一种手性化合物的制备方法 |
| KR102386031B1 (ko) * | 2019-12-31 | 2022-04-12 | 유영조 | 결정성장방법 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4032370A (en) * | 1976-02-11 | 1977-06-28 | International Audio Visual, Inc. | Method of forming an epitaxial layer on a crystalline substrate |
| US5445897A (en) * | 1989-11-22 | 1995-08-29 | Mitsubishi Kasei Polytec Company | Epitaxial wafer and process for producing the same |
| JPH07202164A (ja) * | 1993-12-28 | 1995-08-04 | Furukawa Electric Co Ltd:The | 半導体微細構造の製作方法 |
| DE19824142A1 (de) * | 1998-05-29 | 1999-12-09 | Siemens Ag | Verfahren zum Ätzen von flourwasserstofflöslichen Schichten |
| TW417315B (en) * | 1998-06-18 | 2001-01-01 | Sumitomo Electric Industries | GaN single crystal substrate and its manufacture method of the same |
| US6579359B1 (en) * | 1999-06-02 | 2003-06-17 | Technologies And Devices International, Inc. | Method of crystal growth and resulted structures |
| JP2001122693A (ja) * | 1999-10-22 | 2001-05-08 | Nec Corp | 結晶成長用下地基板およびこれを用いた基板の製造方法 |
| JP2002161000A (ja) * | 2000-11-22 | 2002-06-04 | Otts:Kk | 窒化ガリウム単結晶の製造方法 |
| JP4015849B2 (ja) * | 2001-01-29 | 2007-11-28 | 松下電器産業株式会社 | 窒化物半導体基板の製造方法 |
| JP2004059325A (ja) * | 2001-07-04 | 2004-02-26 | Fuji Photo Film Co Ltd | 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子 |
| JP2003022973A (ja) * | 2001-07-06 | 2003-01-24 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
| JP3785970B2 (ja) * | 2001-09-03 | 2006-06-14 | 日本電気株式会社 | Ｉｉｉ族窒化物半導体素子の製造方法 |
| JP4131101B2 (ja) * | 2001-11-28 | 2008-08-13 | 日亜化学工業株式会社 | 窒化物半導体素子の製造方法 |
| JP4331906B2 (ja) * | 2001-12-26 | 2009-09-16 | 日本碍子株式会社 | Ｉｉｉ族窒化物膜の製造方法 |
| JP4088111B2 (ja) | 2002-06-28 | 2008-05-21 | 日立電線株式会社 | 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法 |
| US7176115B2 (en) * | 2003-03-20 | 2007-02-13 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing Group III nitride substrate and semiconductor device |
| CN1894799A (zh) * | 2003-09-05 | 2007-01-10 | 点度量技术有限公司 | 具有纳米级外延过生长的量子点光电器件以及制造方法 |
| KR20050051169A (ko) | 2003-11-27 | 2005-06-01 | 엄장필 | 메일 시스템의 저장공간 할당 방법 |
| KR100576854B1 (ko) * | 2003-12-20 | 2006-05-10 | 삼성전기주식회사 | 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체 |
| JP2005202164A (ja) | 2004-01-15 | 2005-07-28 | Omron Corp | 光ファイバ保持部材及びその製造方法 |
-
2005
- 2005-01-07 KR KR1020050001540A patent/KR100682879B1/ko not_active IP Right Cessation
- 2005-12-15 CN CNB2005101316159A patent/CN100418191C/zh not_active Expired - Fee Related
- 2005-12-27 JP JP2005376483A patent/JP5469792B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-06 US US11/326,172 patent/US20060151797A1/en not_active Abandoned
-
2009
- 2009-03-13 US US12/382,329 patent/US8475588B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060151797A1 (en) | 2006-07-13 |
| US8475588B2 (en) | 2013-07-02 |
| CN1812053A (zh) | 2006-08-02 |
| KR20060081107A (ko) | 2006-07-12 |
| US20090181525A1 (en) | 2009-07-16 |
| CN100418191C (zh) | 2008-09-10 |
| KR100682879B1 (ko) | 2007-02-15 |
| JP2006191074A (ja) | 2006-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5469792B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP4871588B2 (ja) | エピタキシャルウェーハの製造方法 | |
| US7435666B2 (en) | Epitaxial growth method | |
| EP2077345B1 (en) | Method for manufacturing gallium nitride single crystalline substrate using self-split | |
| JP4444104B2 (ja) | 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス | |
| JP4866199B2 (ja) | 窒化ガリウム基板の製造方法 | |
| JP5135501B2 (ja) | 窒化物単結晶基板の製造方法及びこれを利用した窒化物半導体発光素子の製造方法 | |
| JP4682328B2 (ja) | 窒化ガリウム単結晶厚膜およびその製造方法 | |
| JP5175471B2 (ja) | マルチ−フリースタンディング窒化ガリウム基板の製造方法 | |
| JP2005320237A (ja) | 非極性ａ面窒化物半導体単結晶基板およびその製造方法 | |
| JP2009102218A (ja) | 化合物半導体基板の製造方法 | |
| JP2002110569A (ja) | 半導体装置の製造方法および半導体装置ならびに半導体基板の製造方法 | |
| JP6404655B2 (ja) | ＡｌＮテンプレート基板およびその製造方法 | |
| JP2009084136A (ja) | 半導体デバイスの製造方法 | |
| JP2004273964A (ja) | 半導体単結晶の製造方法 | |
| JP2005136200A (ja) | 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材 | |
| JP2007277062A (ja) | Ｉｉｉ族窒化物結晶基板の製造方法およびｉｉｉ族窒化物結晶基板 | |
| KR20170011932A (ko) | 화학 기상 식각을 이용한 저결함 질화물 반도체 기판 자가 분리 방법 | |
| KR20240106043A (ko) | GaN 기판의 제조방법 | |
| KR101065132B1 (ko) | 금속 실리사이드를 이용한 질화갈륨 기판의 제조방법 | |
| WO2011111647A1 (ja) | 窒化物系化合物半導体基板の製造方法、窒化物系化合物半導体基板及び窒化物系化合物半導体自立基板 | |
| KR20160063796A (ko) | 휨 및 깨짐 현상을 최소화시키기 위한 질화갈륨 웨이퍼 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070815 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070823 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080620 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080826 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080910 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110523 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140203 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |