KR100990639B1 - 웨이퍼 제조방법 - Google Patents

웨이퍼 제조방법 Download PDF

Info

Publication number
KR100990639B1
KR100990639B1 KR1020080046277A KR20080046277A KR100990639B1 KR 100990639 B1 KR100990639 B1 KR 100990639B1 KR 1020080046277 A KR1020080046277 A KR 1020080046277A KR 20080046277 A KR20080046277 A KR 20080046277A KR 100990639 B1 KR100990639 B1 KR 100990639B1
Authority
KR
South Korea
Prior art keywords
wafer
main surface
curved
roughening
present
Prior art date
Application number
KR1020080046277A
Other languages
English (en)
Other versions
KR20090120308A (ko
Inventor
김창성
최창환
홍종파
이원신
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020080046277A priority Critical patent/KR100990639B1/ko
Publication of KR20090120308A publication Critical patent/KR20090120308A/ko
Application granted granted Critical
Publication of KR100990639B1 publication Critical patent/KR100990639B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 웨이퍼 제조방법에 관한 것으로서, 본 발명의 일 실시 형태는, 주면 및 이와 마주보는 배면을 갖는 웨이퍼를 마련하는 단계 상기 주면이 외부를 향하여 볼록해진 상태로 상기 웨이퍼가 만곡되도록 상기 웨이퍼의 주면을 조면화(roughening)하는 단계 및 볼록하게 만곡된 상기 웨이퍼를 평탄화시키는 단계를 포함하며, 상기 웨이퍼를 평탄화시키는 단계는, 상기 웨이퍼에 반도체 층을 성장시키기 전에 이루어지는 것을 특징으로 하는 웨이퍼 제조방법을 제공한다.
본 발명에 따르면, 이종 물질의 성장 시 웨이퍼의 휘어짐을 최소화할 수 있으며, 이에 따라, 웨이퍼 전체적으로 온도 분포를 균일하게 할 수 있다. 특히, 본 발명은 웨이퍼의 직경이 2인치 이상인 경우에 더욱 유용하게 사용될 수 있는 웨이퍼 제조방법을 제공한다.
웨이퍼, 휨, 휘어짐, 요철

Description

웨이퍼 제조방법 {Method for manufacturing of wafer}
본 발명은 웨이퍼 제조방법에 관한 것으로서, 보다 구체적으로는 이종 반도체 물질의 성장에 적합한 웨이퍼의 제조방법에 관한 것이다.
최근, GaN 등의 Ⅲ-Ⅴ 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ 질화물 반도체 재료를 이용한 LED 혹은 LD는 청색 또는 녹색 파장대의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 이러한 발광 소자는 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. 상기 Ⅲ-Ⅴ 질화물 반도체는 통상 InxAlyGa(1-x-y)N (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 GaN계 물질로 이루어져 있다.
도 1을 참조하여 반도체 단결정의 성장을 설명하면, 반도체 단결정(12)은 화상기상증착(CVD) 등의 방법을 사용하여 웨이퍼(11) 상에 성장시키는 것이 일반적이다. 상기 웨이퍼(11)는 단결정 잉곳(ingot)을 슬라이스하여 얇은 원판 모양으로 얻 을 수 있다. 반도체 단결정(12)의 성장이 진행됨에 따라, 웨이퍼(11)와 반도체 단결정(12) 간의 격자 부정합에 의하여 웨이퍼(11)에는 휘게 된다. 이에 따라, 도 1c에 도시된 바와 같이, 상기 웨이퍼(11)는 반도체 단결정(12)의 성장 방향을 향하여 오목하게 휠 수 있다. 다만, 웨이퍼가 휘는 방향은 웨이퍼(11)와 반도체 단결정(12)의 격자 상수 차이에 따라 달라지며, 반도체 단결정(12)이 웨이퍼(11)보다 격자 상수가 작은 경우에는 도 1c와 같이 휘고, 그 반대인 경우에는 도 1c와 반대 방식으로 휘게 될 것이다.
웨이퍼(11)가 휨에 따라 웨이퍼(11)의 표면에는 온도의 불균형이 생기며, 온도 불균형에 의해 그 위에 성장되는 반도체 단결정(12)의 조성도 불균일하게 되는 문제가 있다. 반도체 단결정(12) 조성의 불균일은 이를 포함하는 반도체 발광소자의 발광 파장과 전기적 특성 역시 불균일하게 만들게 된다.
특히, 웨이퍼(11)의 휨에 의한 문제점은 웨이퍼(11)의 크기가 클수록 더욱 부각될 수밖에 없는데, 최근에는 다양한 산업분야에서 고효율의 반도체 발광소자가 요구되어 품질이나 성능의 저하 없이 대량 생산이 가능한 대구경 웨이퍼 공정이 요구된다. 따라서, 당 기술분야에서는 이종 물질, 특히, 질화물 반도체층의 성장 과정에서 웨이퍼의 휨이 최소화되도록 할 수 있는 방안이 요구되는 실정이다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 목적은 이종 물질의 성장 시 휘어짐이 최소화될 수 있는 웨이퍼의 제조방법을 제공하는 데에 있다.
상기한 목적을 달성하기 위해서, 본 발명의 바람직한 실시 형태는,
주면 및 이와 마주보는 배면을 갖는 웨이퍼를 마련하는 단계 상기 주면이 외부를 향하여 볼록해진 상태로 상기 웨이퍼가 만곡되도록 상기 웨이퍼의 주면을 조면화(roughening)하는 단계 및 볼록하게 만곡된 상기 웨이퍼를 평탄화시키는 단계를 포함하며, 상기 웨이퍼를 평탄화시키는 단계는, 상기 웨이퍼에 반도체 층을 성장시키기 전에 이루어지는 것을 특징으로 하는 웨이퍼 제조방법을 제공한다.
본 발명의 다른 바람직한 실시 형태는, 주면 및 이와 마주보는 배면을 갖는 웨이퍼를 마련하는 단계, 상기 주면이 외부를 향하여 볼록해진 상태로 상기 웨이퍼가 만곡되도록 상기 웨이퍼의 주면을 조면화(roughening)하는 단계 및 볼록하게 만곡된 상기 웨이퍼를 평탄화시키는 단계를 포함하며, 상기 웨이퍼의 주면을 조면화하는 단계 중 또는 그 후에, 상기 웨이퍼를 만곡된 방향으로 더욱 구부리는 단계를 더 포함할 수 있다. 이 경우, 상기 웨이퍼를 만곡된 방향으로 더욱 구부리는 단계 중, 상기 웨이퍼에 열을 가하는 단계를 더 포함하는 것이 바람직하다.
본 발명의 또 다른 바람직한 실시 형태는, 주면 및 이와 마주보는 배면을 갖는 웨이퍼를 마련하는 단계, 상기 주면이 외부를 향하여 볼록해진 상태로 상기 웨이퍼가 만곡되도록 상기 웨이퍼의 주면을 조면화(roughening)하는 단계 및 볼록하게 만곡된 상기 웨이퍼를 평탄화시키는 단계를 포함하며, 상기 웨이퍼의 주면을 조면화하는 단계 후에, 상기 주면의 거칠기가 없어지도록 상기 주면을 폴리싱하는 단계를 더 포함할 수 있다.
본 발명에 의해 제조된 상기 웨이퍼는 휘어짐 특성을 미리 구비함으로써 이종 물질과의 격자상수 차이에 의한 효과를 완화할 수 있으며, 특히, 2인치 이상의 직경을 갖는 웨이퍼에 사용할 경우 큰 효과를 볼 수 있다.
본 발명의 더욱 다른 바람직한 실시 형태는, 주면 및 이와 마주보는 배면을 갖는 웨이퍼를 마련하는 단계, 상기 주면이 외부를 향하여 볼록해진 상태로 상기 웨이퍼가 만곡되도록 상기 웨이퍼의 주면을 조면화(roughening)하는 단계 및 볼록하게 만곡된 상기 웨이퍼를 평탄화시키는 단계를 포함하며,상기 웨이퍼를 평탄화시키는 단계는 지그를 상기 웨이퍼에 압착함으로써 실행될 수 있다.
또한, 상기 폴리싱하는 단계 후에 상기 웨이퍼를 세정하는 단계를 더 포함할 수 있다.
상술한 바와 같이, 본 발명에 따르면, 이종 물질의 성장 시 웨이퍼의 휘어짐을 최소화할 수 있으며, 이에 따라, 웨이퍼 전체적으로 온도 분포를 균일하게 할 수 있다. 특히, 본 발명은 웨이퍼의 직경이 2인치 이상인 경우에 더욱 유용하게 사용될 수 있는 웨이퍼 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명 확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 2a 내지 2e는 본원 발명에 따른 웨이퍼 제조방법을 설명하기 위한 공정을 개략적으로 나타낸 단면도이다.
우선, 도 2a에 도시된 바와 같이, 웨이퍼(21)의 주면(상면)이 거칠기(P)를 갖도록 상기 주면을 조면화한다. 상기 웨이퍼(21)는 사파이어 등의 단결정 잉곳을 슬라이스하여 얇은 원판 모양으로 얻을 수 있으며, 그 위에서 성장되는 반도체 단결정을 이용한 소자의 대량 생산에 적합하도록 2인치 이상의 직경을 갖는 경우가 많다. 본 실시 형태의 경우, 후술할 바와 같이, 웨이퍼(21)가 2인치 이상의 직경이 되더라도 반도체 단결정 성장 시에 휘어짐이 최소화되도록 할 수 있다.
본 단계에서, 상기 웨이퍼(21)의 주면을 조면화 처리하는 것은 이에 의해 상기 웨이퍼(21)가 자연스럽게 휘어지도록 함으로써 이종 물질의 성장 전에 휘어짐 특성을 미리 구비하도록 하기 위한 것이다. 이 경우, 거칠기(P)가 형성된 웨이퍼(21) 주면 및 이와 마주보는 배면 중에서 반도체 단결정의 성장용 면이 되는 곳은 어떠한 반도체 단결정을 성장시키느냐에 의해 결정된다. 구체적으로, 상기 웨이퍼(21)를 이루는 물질보다 높은 격자상수를 갖는 반도체 단결정을 성장시키고자 하는 경우에는 상기 배면이 선택되며, 그 반대인 경우에는 거질기(P) 형성 면, 즉, 상기 주면이 선택됨이 바람직하다. 가장 주요하게 고려될 수 있는 형태로서, 웨이 퍼(21)가 사파이어로 이루어지고 그 위에 GaN 반도체 단결정을 성장시키는 경우, GaN의 격자상수가 사파이어의 격자상수보다 작으므로 성장 면으로서 사파이어 웨이퍼의 상기 주면을 선택한다. 이와 관련된 상세한 사항은 도 4와 관련하여 후술한다.
한편, 조면화 처리를 위한 거칠기(P) 형성 방법은 웨이퍼(21)의 주면에 거칠기를 부여할 수 있는 건식 식각 또는 습식 식각 등의 어떠한 표면 처리 방법이 사용될 수 있다. 이에 따라, 상기 거칠기(P)는 불규칙적으로 형성하여도 무방하며, 이와 달리, 웨이퍼(21)가 휘어짐에 관하여 균일한 특징을 보이도록 규칙적으로 형성할 수도 있을 것이다. 이러한 조면화 처리 단계에 의하여 상기 웨이퍼(21)는 도 2b에 도시된 바와 같이, 상기 주면이 외부를 향하여 볼록한 상태로 만곡되며, 이는 외부의 힘에 의한 것이 아닌 웨이퍼(21) 스스로 구부러지는 것이다. 조면화 처리에 의한 웨이퍼(21)의 구부러짐을 도 3을 참조하여 설명한다.
도 3은 조면화 처리에 의해 구부러진 웨이퍼에서 거칠기 주변 영역에서의 구성입자(grain) 간 결합 상태를 모식적으로 나타낸 것이다. 이 경우, 상기 구성입자는 복수의 원자들의 결합체로 이해할 수 있다. 도 3을 참조하면, 그라인딩 또는 래핑 등에 의해 조면화 처리된 웨이퍼의 주면은 이를 구성하는 구성입자(a) 간의 결합(B) 중 일부가 끊어질 수 있으며, 상기 주면으로부터 반대편 면으로 갈수록 구성입자(a) 간 결합의 파괴 비율은 낮아진다. 이렇게 끊어진 결합으로 발생된 잔류 압 축 응력(Compressive Residual Stress)에 의해 웨이퍼가 상부를 향하여 자연스럽게 휘어진다. 한편, 도 3에서는 구성입자(a) 간 결합 관계의 파괴가 규칙적으로 이루어진 것처럼 보이고 있으나, 구성입자(a) 간 결합 관계의 파괴는 불규칙적으로 일어나는 것이 보다 일반적이라 하겠다.
조면화 처리를 통해 웨이퍼가 휘어지도록 한 본 단계는 상술한 바와 같이, 외부의 힘에 의하지 않은 것을 특징으로 하나, 필요할 경우, 상기 조면화 처리 단계 중 또는 그 후에, 상기 웨이퍼(21)가 더욱 구부러지도록 상기 웨이퍼(21)의 양 단에 구부림 힘(bending force)를 가할 수 있다. 이 경우, 상기 웨이퍼(21)에 열을 공급하면서 힘을 가한다면 웨이퍼(21)가 절단되거나 크랙 등이 발생하지 않는 범위에서, 보다 용이하게 구부러질 수 있을 것이다.
다음으로, 도 2c에 도시된 바와 같이, 상기 주면의 거칠기가 없어지도록 상기 웨이퍼(21)의 주면을 폴리싱(polishing)한다. 본 실시 형태에서, 폴리싱이라 함은 거칠기를 제거하여 상기 웨이퍼(21)의 주면을 경면 처리할 수 있는 어떠한 방법도 포함하는 개념으로 이해할 수 있다. 다만, 본 단계의 경우, 본 발명에서 반드시 요구되는 단계는 아니며, 만약, 조면화 처리되지 않은 상기 배면이 웨이퍼(21)의 성장 면으로 제공될 경우에는 본 단계는 불필요할 수 있다. 즉, 웨이퍼(21)를 이루는 물질의 격자상수보다 큰 격자상수를 갖는 물질을 성장시키고자 하는 경우에는 상기 배면이 성장 면이 될 수 있으므로, 본 단계를 거치지 않고 웨이퍼(21)를 사용 할 수 있을 것이다.
다음으로, 도 2d에 도시된 바와 같이, 지그(100) 등을 사용하여 구부러진 상태의 웨이퍼(21)가 평탄해지도록 편다. 웨이퍼(21)를 평탄화하는 과정에서, 웨이퍼(21)를 구부릴 때처럼 웨이퍼(21)에 열을 가하여 보다 용이하게 웨이퍼(21)를 펼 수 있다. 한편, 따로 도시하지는 않았으나, 웨이퍼(21)를 평탄화한 후에 구부림 과정이나 폴리싱 과정에서 웨이퍼(21)에 묻어있는 물질을 제거하는 세척 단계를 더 거칠 수 있다.
평탄화 단계가 완료된 후의 웨이퍼(21)는 도 2e에 도시된 바와 같으며, 도 4를 참조하여, 완성된 웨이퍼(21)의 구성입자 간 결합 상태를 설명한다. 도 4는 구부러진 뒤 다시 평탄화된 웨이퍼에서 구성입자 간의 결합 상태를 모식적으로 나타낸 것이다. 이 경우, 도 3에서와 마찬가지로, a는 웨이퍼를 구성하는 구성입자를, B는 인접한 구성입자(a)들이 서로 결합 되어 있음을 나타낸다. 도 4에 도시된 바와 같이, 다시 펴진 웨이퍼는 외관상으로는 구부러지기 전과 차이가 없어 보이나, 요철 구조가 형성되었던 면은 일부에서 구성입자(a) 간 결합이 파괴되어 있다. 즉, 상기에서 설명한 단계를 거쳐 구성입자(a) 간 결합이 파괴된 부분은 웨이퍼가 다시 펴진 후에도 서로 다시 결합을 유지하지 못한다.
이렇게 구성입자(a) 간 결합이 파괴된 부분을 갖게 됨으로써 웨이퍼(21)는 휘어짐 특성을 미리 구비하게 되어 그 위에 이종 물질을 성장시킬 경우, 격자상수 차이를 완화할 수 있다. 이를 보다 구체적으로 설명하면, 웨이퍼 표면의 구성입자 간 결합 구조가 도 4에 도시된 바와 같이 이루어짐에 따라, 구성입자 간 결합이 파괴된 면, 즉, 주면은 그 반대편의 배면에 비하여 동일한 신장 응력에 대한 변화 정도가 더 크게 된다. 따라서, 웨이퍼보다 격자상수가 큰 반도체 단결정을 성장시키는 경우, 상기 배면을 성장 면으로 하고, 그 반대 경우에는, 상기 주면을 성장 면으로 한다면 반도체 단결정 성장 과정에서 발생하는 휘어짐을 최소화할 수 있다. 즉, 본원 발명에 따라 제조된 웨이퍼 일면의 구성입자 간 결합을 일부 파괴함으로써 반도체 단결정의 휘어짐에 미리 대비(웨이퍼 자체에서 휘어짐 특성을 미리 구비)한 것으로 이해할 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 종래 기술에 따른 웨이퍼 상에 이종 물질을 성장시키는 과정을 나타내는 공정별 단면도이다.
도 2a 내지 2e는 본원 발명에 따른 웨이퍼 제조방법을 설명하기 위한 공정을 개략적으로 나타낸 단면도이다.
도 3은 조면화 처리에 의해 구부러진 웨이퍼에서 거칠기 주변 영역에서의 구성입자(grain) 간 결합 상태를 모식적으로 나타낸 것이다.
도 4는 구부러진 뒤 다시 평탄화된 웨이퍼에서 구성입자 간의 결합 상태를 모식적으로 나타낸 것이다.
<도면의 주요부분에 대한 부호의 설명>
21: 웨이퍼 22: 반도체 단결정
P: 요철 구조 100: 지그

Claims (7)

  1. 주면 및 이와 마주보는 배면을 갖는 웨이퍼를 마련하는 단계;
    상기 주면이 외부를 향하여 볼록해진 상태로 상기 웨이퍼가 만곡되도록 상기 웨이퍼의 주면을 조면화(roughening)하는 단계; 및
    볼록하게 만곡된 상기 웨이퍼를 평탄화시키는 단계;
    를 포함하며, 상기 웨이퍼를 평탄화시키는 단계는, 상기 웨이퍼에 반도체 층을 성장시키기 전에 이루어지는 것을 특징으로 하는 웨이퍼 제조방법.
  2. 주면 및 이와 마주보는 배면을 갖는 웨이퍼를 마련하는 단계;
    상기 주면이 외부를 향하여 볼록해진 상태로 상기 웨이퍼가 만곡되도록 상기 웨이퍼의 주면을 조면화(roughening)하는 단계; 및
    볼록하게 만곡된 상기 웨이퍼를 평탄화시키는 단계를 포함하며,
    상기 웨이퍼의 주면을 조면화하는 단계 중 또는 그 후에,
    상기 웨이퍼를 만곡된 방향으로 더욱 구부리는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 제조방법.
  3. 제2항에 있어서,
    상기 웨이퍼를 만곡된 방향으로 더욱 구부리는 단계 중,
    상기 웨이퍼에 열을 가하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 제조방법.
  4. 주면 및 이와 마주보는 배면을 갖는 웨이퍼를 마련하는 단계;
    상기 주면이 외부를 향하여 볼록해진 상태로 상기 웨이퍼가 만곡되도록 상기 웨이퍼의 주면을 조면화(roughening)하는 단계; 및
    볼록하게 만곡된 상기 웨이퍼를 평탄화시키는 단계를 포함하며,
    상기 웨이퍼의 주면을 조면화하는 단계 후에,
    상기 주면의 거칠기가 없어지도록 상기 주면을 폴리싱하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 제조방법.
  5. 제1항에 있어서,
    상기 웨이퍼는 2인치 이상의 직경을 갖는 것을 특징으로 하는 웨이퍼 제조방법.
  6. 주면 및 이와 마주보는 배면을 갖는 웨이퍼를 마련하는 단계;
    상기 주면이 외부를 향하여 볼록해진 상태로 상기 웨이퍼가 만곡되도록 상기 웨이퍼의 주면을 조면화(roughening)하는 단계; 및
    볼록하게 만곡된 상기 웨이퍼를 평탄화시키는 단계를 포함하며,
    상기 웨이퍼를 평탄화시키는 단계는 지그를 상기 웨이퍼에 압착함으로써 실행되는 것을 특징으로 하는 웨이퍼 제조방법.
  7. 제4항에 있어서,
    상기 폴리싱하는 단계 후에 상기 웨이퍼를 세정하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 제조방법.
KR1020080046277A 2008-05-19 2008-05-19 웨이퍼 제조방법 KR100990639B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080046277A KR100990639B1 (ko) 2008-05-19 2008-05-19 웨이퍼 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080046277A KR100990639B1 (ko) 2008-05-19 2008-05-19 웨이퍼 제조방법

Publications (2)

Publication Number Publication Date
KR20090120308A KR20090120308A (ko) 2009-11-24
KR100990639B1 true KR100990639B1 (ko) 2010-10-29

Family

ID=41603661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080046277A KR100990639B1 (ko) 2008-05-19 2008-05-19 웨이퍼 제조방법

Country Status (1)

Country Link
KR (1) KR100990639B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550491B1 (ko) 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
KR100682879B1 (ko) 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550491B1 (ko) 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
KR100682879B1 (ko) 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법

Also Published As

Publication number Publication date
KR20090120308A (ko) 2009-11-24

Similar Documents

Publication Publication Date Title
US20180151359A1 (en) Growing III-V Compound Semiconductors from Trenches Filled with Intermediate Layers
JP4849296B2 (ja) ＧａＮ基板
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
US7723217B2 (en) Method for manufacturing gallium nitride single crystalline substrate using self-split
KR101643342B1 (ko) 사파이어 기판 및 그 제조 방법
JP2007088193A (ja) サファイア基板およびその製造方法
JP2007246330A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板、ｉｉｉ−ｖ族窒化物系デバイス、及びそれらの製造方法
JP2007197276A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系発光素子
JP2007070154A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US7615470B2 (en) Method of manufacturing gallium nitride semiconductor
JP2006347776A (ja) サファイア基板およびその製造方法
JP2004168622A (ja) 単結晶サファイア基板およびその製造方法
JP5246714B2 (ja) 窒化物半導体素子
US20130092951A1 (en) Gallium nitride-based semiconductor device and method for manufacturing the same
US20050241571A1 (en) Method of growing nitride single crystal on silicon substrate, nitride semiconductor light emitting device using the same, method of manufacturing the same
JP4583060B2 (ja) 単結晶サファイア基板の製造方法および窒化物半導体発光素子の製造方法
KR100990639B1 (ko) 웨이퍼 제조방법
JP2005112713A (ja) 窒化ガリウム系単結晶基板の製造方法
JP2011077508A (ja) 窒化物半導体基板の製造方法
KR20110070521A (ko) 질화물 반도체 제조방법 및 이에 의해 얻어진 질화물 반도체 발광소자
KR101360965B1 (ko) ＧａＮ계 반도체 소자 제조용 기판
JP2009084136A (ja) 半導体デバイスの製造方法
KR102152710B1 (ko) 반도체 성장을 위한 기판
JP2014201457A (ja) 結晶積層構造体の製造方法
KR101100994B1 (ko) 복수의 웨이퍼를 이용한 에피 웨이퍼 제조 방법 및 그를 이용한 ｌｅｄ 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee