JP2004168622A - 単結晶サファイア基板およびその製造方法 - Google Patents
単結晶サファイア基板およびその製造方法 Download PDFInfo
- Publication number
- JP2004168622A JP2004168622A JP2002338846A JP2002338846A JP2004168622A JP 2004168622 A JP2004168622 A JP 2004168622A JP 2002338846 A JP2002338846 A JP 2002338846A JP 2002338846 A JP2002338846 A JP 2002338846A JP 2004168622 A JP2004168622 A JP 2004168622A
- Authority
- JP
- Japan
- Prior art keywords
- sapphire substrate
- substrate
- crystal sapphire
- single crystal
- warpage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】凹または凸形状に統一され且つ任意の基板そり量をもつ単結晶サファイア基板を提供するともに安定的で量産に適した製造方法を提供する。
【解決手段】単結晶サファイア基板の両面ラッピング工程後の熱処理条件により、面間の応力差を任意に設定し、任意の基板形状およびそり量の基板を作製する。
【選択図】 図1
【解決手段】単結晶サファイア基板の両面ラッピング工程後の熱処理条件により、面間の応力差を任意に設定し、任意の基板形状およびそり量の基板を作製する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、単結晶サファイア基板およびその製造方法に関し、特に、周期率表第3−5族元素の窒化物化合物半導体(以下、3−5族窒化物化合物半導体という)を用いた半導体レーザや発光ダイオード等の光デバイス用途あるいは電子デバイス用途の結晶成長に適した単結晶サファイア基板およびその製造方法に関する。
【0002】
【従来の技術】
3−5族窒化物化合物半導体はLED(Light Emitting Diode)の発光デバイスや耐熱性や耐環境性に優れた特徴を活かした電子デバイス用途として実用化されている。この3−5族窒化物化合物半導体は単結晶サファイア基板上に成長させることが多く、半導体層成長用の母材基板としての単結晶サファイア基板には表面状態および形状の安定性が求められる。
【0003】
成膜母材基板としての単結晶サファイア基板の基板そり量およびそり形状は単結晶サファイア基板に窒化物半導体層を成膜する際の反応炉内サセプタからの熱伝導に影響し、基板形状が反応炉バッチ内で不均一であったり、基板形状自体が鞍型や極端に歪んだ形状であると窒化物半導体層が成膜する単結晶サファイア基板主面の面内温度分布に差が生じる。この基板面内の温度差は窒化物半導体層膜質に悪影響を与え、発光デバイスであれば波長のバラツキ・電気特性のバラツキを生じさせる。
【0004】
また、単結晶サファイア基板に窒化物半導体層からなるヘテロ接合層を結晶成長させるとサファイアと窒化物半導体の熱膨張係数が異なることにより、成膜中あるいは成膜後の基板にそりを生じる。この成膜後の基板そり量は、φ2インチ、厚み0.5mmの単結晶サファイア基板を例にとると、40μm程度となることから無視することができない。この傾向は大口径化の基板となるとますます大きくなり、成膜後そり量の増大がその後のデバイス工程に悪影響を及ぼすことが推測される。
【0005】
従来、単結晶サファイア基板の形状は、作製する際の遊離砥粒によるラッピング工程における定盤の形状が転写されるとの認識から、ラッピングの条件を調整することにより、単結晶サファイア基板の基板そり量を低減し形状を安定化することが多い。その際の定盤の形状は可能な限りフラットに保つことが肝要であり、そのため設備には定盤の修正機構および定盤の精度維持機構を具備している。
【0006】
また、前記の両面ラッピング加工後に成膜する主面のみを鏡面加工する基板の場合、サファイア基板の各面間の加工歪み差を削減するために高温にて熱処理あるいは薬液によりエッチング処理を行い加工歪みの除去を行なう。この際の熱処理あるいは薬液によるエッチング処理に関しては可能な限り、ラッピング工程での加工歪みを除去するような条件下にて行なう。このようにして得られた基板の片面のみを鏡面加工することにより、基板そり量の小さな単結晶サファイア基板を得ることができる。
【0007】
【発明が解決しようとする課題】
ところが、基板そり量の低減およびそり形状の安定化に対して、遊離砥粒を用いた両面ラッピング工程により制御することは、投入バッチ間の基板そり量および基板形状のバラツキを抑えることが困難であり、安定性に問題がある。また定盤の精度維持管理に多くの労力が必要となり量産性にも問題があった。
【0008】
また、単結晶サファイア基板の基板そり量を小さくしても、前述したように成膜後にそりが発生する。この成膜後の基板そり量を低減しようとすると、窒化物半導体との熱膨張係数差により生じる基板そり量を緩和できるように設定された基板そり量および形状のサファイア基板を用意する必要がある。
【0009】
しかしながら、ラッピング工程により基板そり量を小さく加工することは可能であるが、設定された基板そり量に加工することは困難であるとともに、基板形状が凹または凸形状ではなく、鞍型形状や歪みの生じた形状となることが多かった。
【0010】
そこで本発明の目的は、成膜中あるいは成膜後に安定した形状を維持することにより窒化物半導体層膜質の向上させるとともに、その後のデバイス工程において基板そり量の小さな状態を保つための量産に適したサファイア基板を提供することと、その製造方法を提供することにある。
【0011】
【課題を解決するための手段】
本発明者は、上記のような事情に鑑み、精意研究を繰り返した結果、単結晶サファイア基板そり量および形状を制御することを可能とする製造方法を見出し、量産性に優れ且つ安定性の高い形状の統一された、基板そり量を任意に設定できる単結晶サファイア基板を提供することを可能とした。
【0012】
本発明の単結晶サファイア基板は、主面側が凹形状または凸形状となるように、3〜100μmの範囲でそっていることを特徴とする。即ち、成膜後の基板そり量を抑えるためには、あらかじめ成膜膜特性、膜厚、サファイア基板径、サファイア基板厚み等により計算される設定値に対して、ちょうど反対となる形状、基板そり量の単結晶サファイア基板が必要であり、上記範囲のそり量とすることで成膜後の基板そり量を小さくすることができる。
【0013】
また、本発明の単結晶サファイア基板の製造方法は、単結晶サファイア基板を遊離砥粒にて両面ラッピングする第1の工程と、単結晶サファイア基板を真空、酸化または窒化雰囲気で高温にて熱処理する第2の工程と、単結晶サファイア基板の片面のみを化学研磨する第3の工程とを有することを特徴とする。
【0014】
上記の方法において、第1の工程の両面ラッピング工程によって加工歪みを発生させ、第2の工程の熱処理条件により加工歪みの除去量を制御し、基板への応力の緩和量を設定することにより、第3の工程によって得られる化学研磨した面と他方の面との応力差によって基板形状および基板そり量を制御することを特徴とするものである。
【0015】
本発明により得られた単結晶サファイア基板を用いて窒化物半導体成膜用の母材基板として用いると、基板の主面が凹形状または凸形状に統一されているため、反応炉内の加熱用基板サセプタからの基板に対しての熱伝導が成膜する主面の面内において均一となり、成膜前の加熱状態での基板の形状変化の少ない単結晶サファイア基板を提供することが可能となる。
【0016】
また、成膜後の基板形状および基板そり量に対しても、あらかじめ成膜膜特性、膜厚、サファイア基板径、サファイア基板厚み等により計算される設定値に対して、ちょうど反対形状となる凹形状または凸形状で基板そり量の設定されたサファイア基板を用意することにより、成膜後の基板そり量を低減することが可能となる。
【0017】
前述のように主面が凹形状または凸形状でそり量を任意に設定できる単結晶サファイア基板を作製することにより、結晶性の良好な窒化物半導体層をサファイア基板主面上に形成でき、且つ成膜後基板のそり量を低減することが可能なため、その後のデバイス工程において基板のそりに起因する悪影響を削減することが可能となる。
【0018】
【発明の実施の形態】
次に本発明の実施の形態について図面を参照し詳述する。
【0019】
図1は、本発明による単結晶サファイア基板31を示す図である。図1(a)は基板の主面31aが凹形状、(b)は基板の主面31aが凸形状の状態を示す。この際の基板そり量は図中のxで示される。
【0020】
基板そり量xは、成膜中基板表面の熱伝導の均一性を考えると可能な限り小さい方が望ましいが、成膜後の基板そり量の低減を図ろうとすると、成膜膜特性および基板外径から設定される値をとるべきであり、本発明では基板そり量xを3〜100μmの範囲内としてある。これは、基板そり量xが100μmを越えるとサセプタから基板への熱伝導が不均一となり、成膜中に基板が大きくそる現象が現れ、また3μm未満となると成膜後の基板そり量の低減を図ることができないためである。
【0021】
なお、本発明における単結晶サファイア基板31の寸法は直径50mm〜150mm、厚み0.05mm〜2.0mmのものが好ましい。
【0022】
図2は、本発明によるサファイア基板を製造する工程を示す図である。図に示すように本発明の製造工程は単結晶サファイア基板を遊離砥粒にて両面ラッピングする第1の工程と、単結晶サファイア基板を真空、酸化または窒化雰囲気で高温にて熱処理する第2の工程と、単結晶サファイア基板の片面のみを化学研磨する第3の工程とを有する。
【0023】
まず、第1の工程の両面ラッピング工程においては、そり量を可能な限り低減することが必要である。図3は両面ラッピング工程を模式的に示す図であり、単結晶サファイア基板31の両面から、遊離砥粒32を介してラッピング定盤33を押し当てて、回転させてラッピングする。
【0024】
遊離砥粒32に関しては、単結晶サファイア基板31が高硬度であることからなるべく硬度の高い材料を用いることが必要である。具体的には、SiC、B4C、ガラスビーズ、アルミナおよびダイヤモンド砥粒の少なくとも一種を用いる。遊離砥粒32の平均粒径は1〜100μmが好ましい。これは、1μm未満では量産性に問題があり、また100μmを越えると加工歪みによる応力の残留が大きく、その後の熱処理によっても応力の緩和が困難となるためである。またラッピング定盤33については単結晶サファイア基板31の基板そり量に大きな影響を与えることから、定盤平坦度をできる限りフラットな状態にすることが肝要である。
【0025】
この方法で得られた単結晶サファイア基板31は、直径φ2インチ、基板厚み0.5mmの基板を例にとると、基板そり量xが3μm以下となる。しかしながら、基板形状としては両面ラッピング工程に投入する前のサファイア基板形状およびラッピング定盤33形状の影響を受け、必ずしも一定した方向性を持つものでは無く、凹形状、凸形状、鞍型形状などを含む。
【0026】
また、前述の第1の工程により得られたサファイア基板は基板両面にラッピング工程により導入された加工歪みを生じている。この加工歪みにより単結晶サファイア基板表面には応力が生じている。この応力は遊離砥粒に使用する砥粒の種類、粒径、加工圧により異なるが、平均粒径60μmのSiC砥粒を用いた場合、約1.0×109dyn/cm2の圧縮応力を生じる。
【0027】
次に第2の工程における熱処理により、前述の両面ラッピング工程における加工歪みに起因する応力を緩和する。この応力の緩和は図4に示すように熱処理の温度に依存しており、温度が高ければ高いほど応力の緩和が進行する。この熱処理の雰囲気としては酸化、真空、窒素の何れの雰囲気でも同様に応力の緩和の効果が得られる。この熱処理の条件は100〜2000℃が好ましく、熱処理温度が高いほど、加工歪み、応力の緩和は進行する。サファイアの融点が約2050℃であるため、2000℃以下での熱処理の実施が可能であるが、100℃未満となると熱処理による応力緩和は進行しない。また、熱処理時間については、前述の熱処理温度において少なくとも10分以上、単結晶サファイア基板31を炉内で放置することが望ましい。
【0028】
第2の工程の後、第3の工程によって単結晶サファイア基板31の片面のみに化学研磨加工を実施する。この化学研磨加工は、平均粒径10〜100nmのコロイダルシリカを用いて実施される。第1の工程の両面ラッピング工程と同様に粒径が大きければ大きいほど、加工能率が向上するが、平均粒径100nmを越えると、コロイダルシリカ自体の安定性に欠け、単結晶サファイア基板表面へ加工歪みの発生に繋がる。10nm未満では加工能率が著しく低下し、量産的でない。このような方法で片面研磨された単結晶サファイア基板の主面では加工歪みはほとんど発生せず、形状を変化させるほどの応力の発生は無く、化学研磨後の単結晶サファイア基板31の表面粗さとしては100Å以下が好ましい。
【0029】
この第3の工程によって、化学研磨加工された面と他方の面との間に応力量の差を発生させて、基板そりを発生させることができる。この応力差は第2の工程の熱処理温度により任意に設定することが可能であり、単結晶サファイア基板の形状、基板そり量xを制御することが可能となる。
【0030】
第2の工程の熱処理温度が高ければ、導入された加工歪みによる応力を緩和する量が大きくなるため基板そり量xが小さくなり、熱処理温度が低ければ逆に緩和量が小さくなるため、基板そり量xが大きくなる。そして、上述した条件で製造することにより、単結晶サファイア基板に3〜100μmの基板そり量を発生させることができる。
【0031】
次にこのようにして得られた単結晶サファイア基板の主面上にMOCVD法等を用いて結晶成長させた3−5族窒化物化合物半導体の発光素子を図5により説明する。
【0032】
図5の51は本発明の製造方法により得られた単結晶サファイア基板である。また52は単結晶サファイア基板51の主面上に形成される低温バッファ層であり、通常、低温GaN層・AlN層が用いられる。これは単結晶サファイア基板51と3族窒化物半導体層との格子定数のミスマッチを低減する目的で設けられるものである。膜厚みとしては数十Å〜数百Åであり、この低温バッファ層による影響が成膜後の基板に与える影響は大きくは無い。
【0033】
また、53はn型GaN層、54はn型AlGaN層、55はInGaN層、56はp型AlGaN層、57はp型GaN層である。この3族窒化物半導体系化合物層はいずれにおいても単結晶サファイア基板51と比較して熱膨張係数が小さく、成膜後基板を室温に戻す際に基板は主面に対して凸形状のそりを示す。このそり量はφ2インチで0.5mmの厚みの単結晶サファイア基板に3族窒化物半導体層を6μm成膜したときに約45μm程度となる。
【0034】
従って、成膜後室温状態に戻したときの基板そり量を低減しようとすれば、予め、主面が凹形状で45μm程度の基板そり量を有する単結晶サファイア基板51が必要となる。
【0035】
この基板そり量は、前述したように、単結晶サファイア基板の主面と相対する面との加工歪み差により、つまり前述の第2の工程での熱処理温度および時間により設定が可能となる。
【0036】
【実施例】
本発明の実施例として、直径φ3インチ、厚み0.6mmであって、そり形状主面が凹形状、基板そり量xが約40μmの図(a)に示す単結晶サファイア基板31を以下のように作製した。
【0037】
まず、外径を整えた単結晶サファイア基板を遊離砥粒にて図3に示すように両面ラッピング加工を行なう。この際の遊離砥粒32には、単結晶サファイア基板31が高硬度であることを考慮し、比較的硬度の高いSiC砥粒とB4C砥粒を混合した粒径60μm程度の砥粒を使用した。また、定盤33には鋳鉄盤を使用し、単結晶サファイア基板のそり量をできるだけ抑えるために、定盤平坦度を定盤外径φ630mmに対して10μm程度に抑え、加工圧は60g/cm2以下とした。このような方法にて得られた単結晶サファイア基板31のそり量は5μm以下となるが、形状は必ずしも凹または凸形状に統一されたものではなく、基板両面に約1.0×109dyn/cm2程度の応力をもった状態となっている。
【0038】
次に第2の工程として単結晶サファイア基板31を酸化炉にて800℃で約10時間熱処理を行い加工歪み・応力の緩和を行なった。この際、応力は熱処理によって約7.0×108dyn/cm2程度に緩和される。
【0039】
その後、単結晶サファイア基板31の主面を粒径50nmのコロイダルシリカにて鏡面化学研磨加工を行なった。このときの研磨量は5μm以上とし、表面粗さは約1Å程度の面を得ることができる。このときの研磨方法としては、前述のコロイダルシリカによる研磨の前に粗の研磨加工として微細なダイヤ砥粒等を銅定盤等に散布して研磨するか、もしくは固定のダイヤ砥石にて表面を研磨しても良い。
【0040】
このような方法で得られた単結晶サファイア基板31は、主面31aが凹形状に統一され基板そり量が約40μmとすることができる。また、上記の工程はバッチ処理による加工工程であってもバッチ間のバラツキの少ない、安定した基板形状および基板そり量の単結晶サファイア基板の作製が可能である。
【0041】
本加工により得られた単結晶サファイア基板を用いて3−5族窒化物系化合物半導体発光素子を作製すると波長バラツキの低減・電気特性バラツキの低減が図れると同時にデバイス工程での基板そりによる悪影響の削減が可能である。
【0042】
【発明の効果】
以上のように本発明によれば、3〜100μmの範囲で主面が凹形状または凸形状にそっている単結晶サファイア基板を効率的、安定的に作製することが可能となり、その様な単結晶サファイア基板を用いて作製された3−5族窒化物系化合物半導体発光素子においては波長バラツキ・電気特性バラツキの低減が可能となる。
【0043】
また、サファイア基板のそり量を任意に設定可能となることにより、成膜後の基板そり量を抑えることが可能となり、デバイス工程の安定化に繋がる。
【図面の簡単な説明】
【図1】(a)、(b)は本発明の単結晶サファイア基板を示す断面図である。
【図2】本発明の単結晶サファイア基板を製造する工程を示す図である。
【図3】本発明の製造方法における第1の工程である両面ラッピング工程の説明図である。
【図4】本発明の単結晶サファイア基板の製造方法における第2の工程の熱処理と加工応力の相関を示す図である。
【図5】本発明の単結晶サファイア基板を用いた3−5族窒化物系化合物半導体発光素子の構成図である。
【符号の説明】
x 基板そり量
31 単結晶サファイア基板
32 遊離砥粒
33 ラッピング定盤
51 単結晶サファイア基板
52 低温バッファ層
53 n型GaN層
54 n型AlGaN層
55 InGaN層
56 p型AlGaN層
57 p型GaN層
58 n型電極
59 p型電極
【発明の属する技術分野】
本発明は、単結晶サファイア基板およびその製造方法に関し、特に、周期率表第3−5族元素の窒化物化合物半導体(以下、3−5族窒化物化合物半導体という)を用いた半導体レーザや発光ダイオード等の光デバイス用途あるいは電子デバイス用途の結晶成長に適した単結晶サファイア基板およびその製造方法に関する。
【0002】
【従来の技術】
3−5族窒化物化合物半導体はLED(Light Emitting Diode)の発光デバイスや耐熱性や耐環境性に優れた特徴を活かした電子デバイス用途として実用化されている。この3−5族窒化物化合物半導体は単結晶サファイア基板上に成長させることが多く、半導体層成長用の母材基板としての単結晶サファイア基板には表面状態および形状の安定性が求められる。
【0003】
成膜母材基板としての単結晶サファイア基板の基板そり量およびそり形状は単結晶サファイア基板に窒化物半導体層を成膜する際の反応炉内サセプタからの熱伝導に影響し、基板形状が反応炉バッチ内で不均一であったり、基板形状自体が鞍型や極端に歪んだ形状であると窒化物半導体層が成膜する単結晶サファイア基板主面の面内温度分布に差が生じる。この基板面内の温度差は窒化物半導体層膜質に悪影響を与え、発光デバイスであれば波長のバラツキ・電気特性のバラツキを生じさせる。
【0004】
また、単結晶サファイア基板に窒化物半導体層からなるヘテロ接合層を結晶成長させるとサファイアと窒化物半導体の熱膨張係数が異なることにより、成膜中あるいは成膜後の基板にそりを生じる。この成膜後の基板そり量は、φ2インチ、厚み0.5mmの単結晶サファイア基板を例にとると、40μm程度となることから無視することができない。この傾向は大口径化の基板となるとますます大きくなり、成膜後そり量の増大がその後のデバイス工程に悪影響を及ぼすことが推測される。
【0005】
従来、単結晶サファイア基板の形状は、作製する際の遊離砥粒によるラッピング工程における定盤の形状が転写されるとの認識から、ラッピングの条件を調整することにより、単結晶サファイア基板の基板そり量を低減し形状を安定化することが多い。その際の定盤の形状は可能な限りフラットに保つことが肝要であり、そのため設備には定盤の修正機構および定盤の精度維持機構を具備している。
【0006】
また、前記の両面ラッピング加工後に成膜する主面のみを鏡面加工する基板の場合、サファイア基板の各面間の加工歪み差を削減するために高温にて熱処理あるいは薬液によりエッチング処理を行い加工歪みの除去を行なう。この際の熱処理あるいは薬液によるエッチング処理に関しては可能な限り、ラッピング工程での加工歪みを除去するような条件下にて行なう。このようにして得られた基板の片面のみを鏡面加工することにより、基板そり量の小さな単結晶サファイア基板を得ることができる。
【0007】
【発明が解決しようとする課題】
ところが、基板そり量の低減およびそり形状の安定化に対して、遊離砥粒を用いた両面ラッピング工程により制御することは、投入バッチ間の基板そり量および基板形状のバラツキを抑えることが困難であり、安定性に問題がある。また定盤の精度維持管理に多くの労力が必要となり量産性にも問題があった。
【0008】
また、単結晶サファイア基板の基板そり量を小さくしても、前述したように成膜後にそりが発生する。この成膜後の基板そり量を低減しようとすると、窒化物半導体との熱膨張係数差により生じる基板そり量を緩和できるように設定された基板そり量および形状のサファイア基板を用意する必要がある。
【0009】
しかしながら、ラッピング工程により基板そり量を小さく加工することは可能であるが、設定された基板そり量に加工することは困難であるとともに、基板形状が凹または凸形状ではなく、鞍型形状や歪みの生じた形状となることが多かった。
【0010】
そこで本発明の目的は、成膜中あるいは成膜後に安定した形状を維持することにより窒化物半導体層膜質の向上させるとともに、その後のデバイス工程において基板そり量の小さな状態を保つための量産に適したサファイア基板を提供することと、その製造方法を提供することにある。
【0011】
【課題を解決するための手段】
本発明者は、上記のような事情に鑑み、精意研究を繰り返した結果、単結晶サファイア基板そり量および形状を制御することを可能とする製造方法を見出し、量産性に優れ且つ安定性の高い形状の統一された、基板そり量を任意に設定できる単結晶サファイア基板を提供することを可能とした。
【0012】
本発明の単結晶サファイア基板は、主面側が凹形状または凸形状となるように、3〜100μmの範囲でそっていることを特徴とする。即ち、成膜後の基板そり量を抑えるためには、あらかじめ成膜膜特性、膜厚、サファイア基板径、サファイア基板厚み等により計算される設定値に対して、ちょうど反対となる形状、基板そり量の単結晶サファイア基板が必要であり、上記範囲のそり量とすることで成膜後の基板そり量を小さくすることができる。
【0013】
また、本発明の単結晶サファイア基板の製造方法は、単結晶サファイア基板を遊離砥粒にて両面ラッピングする第1の工程と、単結晶サファイア基板を真空、酸化または窒化雰囲気で高温にて熱処理する第2の工程と、単結晶サファイア基板の片面のみを化学研磨する第3の工程とを有することを特徴とする。
【0014】
上記の方法において、第1の工程の両面ラッピング工程によって加工歪みを発生させ、第2の工程の熱処理条件により加工歪みの除去量を制御し、基板への応力の緩和量を設定することにより、第3の工程によって得られる化学研磨した面と他方の面との応力差によって基板形状および基板そり量を制御することを特徴とするものである。
【0015】
本発明により得られた単結晶サファイア基板を用いて窒化物半導体成膜用の母材基板として用いると、基板の主面が凹形状または凸形状に統一されているため、反応炉内の加熱用基板サセプタからの基板に対しての熱伝導が成膜する主面の面内において均一となり、成膜前の加熱状態での基板の形状変化の少ない単結晶サファイア基板を提供することが可能となる。
【0016】
また、成膜後の基板形状および基板そり量に対しても、あらかじめ成膜膜特性、膜厚、サファイア基板径、サファイア基板厚み等により計算される設定値に対して、ちょうど反対形状となる凹形状または凸形状で基板そり量の設定されたサファイア基板を用意することにより、成膜後の基板そり量を低減することが可能となる。
【0017】
前述のように主面が凹形状または凸形状でそり量を任意に設定できる単結晶サファイア基板を作製することにより、結晶性の良好な窒化物半導体層をサファイア基板主面上に形成でき、且つ成膜後基板のそり量を低減することが可能なため、その後のデバイス工程において基板のそりに起因する悪影響を削減することが可能となる。
【0018】
【発明の実施の形態】
次に本発明の実施の形態について図面を参照し詳述する。
【0019】
図1は、本発明による単結晶サファイア基板31を示す図である。図1(a)は基板の主面31aが凹形状、(b)は基板の主面31aが凸形状の状態を示す。この際の基板そり量は図中のxで示される。
【0020】
基板そり量xは、成膜中基板表面の熱伝導の均一性を考えると可能な限り小さい方が望ましいが、成膜後の基板そり量の低減を図ろうとすると、成膜膜特性および基板外径から設定される値をとるべきであり、本発明では基板そり量xを3〜100μmの範囲内としてある。これは、基板そり量xが100μmを越えるとサセプタから基板への熱伝導が不均一となり、成膜中に基板が大きくそる現象が現れ、また3μm未満となると成膜後の基板そり量の低減を図ることができないためである。
【0021】
なお、本発明における単結晶サファイア基板31の寸法は直径50mm〜150mm、厚み0.05mm〜2.0mmのものが好ましい。
【0022】
図2は、本発明によるサファイア基板を製造する工程を示す図である。図に示すように本発明の製造工程は単結晶サファイア基板を遊離砥粒にて両面ラッピングする第1の工程と、単結晶サファイア基板を真空、酸化または窒化雰囲気で高温にて熱処理する第2の工程と、単結晶サファイア基板の片面のみを化学研磨する第3の工程とを有する。
【0023】
まず、第1の工程の両面ラッピング工程においては、そり量を可能な限り低減することが必要である。図3は両面ラッピング工程を模式的に示す図であり、単結晶サファイア基板31の両面から、遊離砥粒32を介してラッピング定盤33を押し当てて、回転させてラッピングする。
【0024】
遊離砥粒32に関しては、単結晶サファイア基板31が高硬度であることからなるべく硬度の高い材料を用いることが必要である。具体的には、SiC、B4C、ガラスビーズ、アルミナおよびダイヤモンド砥粒の少なくとも一種を用いる。遊離砥粒32の平均粒径は1〜100μmが好ましい。これは、1μm未満では量産性に問題があり、また100μmを越えると加工歪みによる応力の残留が大きく、その後の熱処理によっても応力の緩和が困難となるためである。またラッピング定盤33については単結晶サファイア基板31の基板そり量に大きな影響を与えることから、定盤平坦度をできる限りフラットな状態にすることが肝要である。
【0025】
この方法で得られた単結晶サファイア基板31は、直径φ2インチ、基板厚み0.5mmの基板を例にとると、基板そり量xが3μm以下となる。しかしながら、基板形状としては両面ラッピング工程に投入する前のサファイア基板形状およびラッピング定盤33形状の影響を受け、必ずしも一定した方向性を持つものでは無く、凹形状、凸形状、鞍型形状などを含む。
【0026】
また、前述の第1の工程により得られたサファイア基板は基板両面にラッピング工程により導入された加工歪みを生じている。この加工歪みにより単結晶サファイア基板表面には応力が生じている。この応力は遊離砥粒に使用する砥粒の種類、粒径、加工圧により異なるが、平均粒径60μmのSiC砥粒を用いた場合、約1.0×109dyn/cm2の圧縮応力を生じる。
【0027】
次に第2の工程における熱処理により、前述の両面ラッピング工程における加工歪みに起因する応力を緩和する。この応力の緩和は図4に示すように熱処理の温度に依存しており、温度が高ければ高いほど応力の緩和が進行する。この熱処理の雰囲気としては酸化、真空、窒素の何れの雰囲気でも同様に応力の緩和の効果が得られる。この熱処理の条件は100〜2000℃が好ましく、熱処理温度が高いほど、加工歪み、応力の緩和は進行する。サファイアの融点が約2050℃であるため、2000℃以下での熱処理の実施が可能であるが、100℃未満となると熱処理による応力緩和は進行しない。また、熱処理時間については、前述の熱処理温度において少なくとも10分以上、単結晶サファイア基板31を炉内で放置することが望ましい。
【0028】
第2の工程の後、第3の工程によって単結晶サファイア基板31の片面のみに化学研磨加工を実施する。この化学研磨加工は、平均粒径10〜100nmのコロイダルシリカを用いて実施される。第1の工程の両面ラッピング工程と同様に粒径が大きければ大きいほど、加工能率が向上するが、平均粒径100nmを越えると、コロイダルシリカ自体の安定性に欠け、単結晶サファイア基板表面へ加工歪みの発生に繋がる。10nm未満では加工能率が著しく低下し、量産的でない。このような方法で片面研磨された単結晶サファイア基板の主面では加工歪みはほとんど発生せず、形状を変化させるほどの応力の発生は無く、化学研磨後の単結晶サファイア基板31の表面粗さとしては100Å以下が好ましい。
【0029】
この第3の工程によって、化学研磨加工された面と他方の面との間に応力量の差を発生させて、基板そりを発生させることができる。この応力差は第2の工程の熱処理温度により任意に設定することが可能であり、単結晶サファイア基板の形状、基板そり量xを制御することが可能となる。
【0030】
第2の工程の熱処理温度が高ければ、導入された加工歪みによる応力を緩和する量が大きくなるため基板そり量xが小さくなり、熱処理温度が低ければ逆に緩和量が小さくなるため、基板そり量xが大きくなる。そして、上述した条件で製造することにより、単結晶サファイア基板に3〜100μmの基板そり量を発生させることができる。
【0031】
次にこのようにして得られた単結晶サファイア基板の主面上にMOCVD法等を用いて結晶成長させた3−5族窒化物化合物半導体の発光素子を図5により説明する。
【0032】
図5の51は本発明の製造方法により得られた単結晶サファイア基板である。また52は単結晶サファイア基板51の主面上に形成される低温バッファ層であり、通常、低温GaN層・AlN層が用いられる。これは単結晶サファイア基板51と3族窒化物半導体層との格子定数のミスマッチを低減する目的で設けられるものである。膜厚みとしては数十Å〜数百Åであり、この低温バッファ層による影響が成膜後の基板に与える影響は大きくは無い。
【0033】
また、53はn型GaN層、54はn型AlGaN層、55はInGaN層、56はp型AlGaN層、57はp型GaN層である。この3族窒化物半導体系化合物層はいずれにおいても単結晶サファイア基板51と比較して熱膨張係数が小さく、成膜後基板を室温に戻す際に基板は主面に対して凸形状のそりを示す。このそり量はφ2インチで0.5mmの厚みの単結晶サファイア基板に3族窒化物半導体層を6μm成膜したときに約45μm程度となる。
【0034】
従って、成膜後室温状態に戻したときの基板そり量を低減しようとすれば、予め、主面が凹形状で45μm程度の基板そり量を有する単結晶サファイア基板51が必要となる。
【0035】
この基板そり量は、前述したように、単結晶サファイア基板の主面と相対する面との加工歪み差により、つまり前述の第2の工程での熱処理温度および時間により設定が可能となる。
【0036】
【実施例】
本発明の実施例として、直径φ3インチ、厚み0.6mmであって、そり形状主面が凹形状、基板そり量xが約40μmの図(a)に示す単結晶サファイア基板31を以下のように作製した。
【0037】
まず、外径を整えた単結晶サファイア基板を遊離砥粒にて図3に示すように両面ラッピング加工を行なう。この際の遊離砥粒32には、単結晶サファイア基板31が高硬度であることを考慮し、比較的硬度の高いSiC砥粒とB4C砥粒を混合した粒径60μm程度の砥粒を使用した。また、定盤33には鋳鉄盤を使用し、単結晶サファイア基板のそり量をできるだけ抑えるために、定盤平坦度を定盤外径φ630mmに対して10μm程度に抑え、加工圧は60g/cm2以下とした。このような方法にて得られた単結晶サファイア基板31のそり量は5μm以下となるが、形状は必ずしも凹または凸形状に統一されたものではなく、基板両面に約1.0×109dyn/cm2程度の応力をもった状態となっている。
【0038】
次に第2の工程として単結晶サファイア基板31を酸化炉にて800℃で約10時間熱処理を行い加工歪み・応力の緩和を行なった。この際、応力は熱処理によって約7.0×108dyn/cm2程度に緩和される。
【0039】
その後、単結晶サファイア基板31の主面を粒径50nmのコロイダルシリカにて鏡面化学研磨加工を行なった。このときの研磨量は5μm以上とし、表面粗さは約1Å程度の面を得ることができる。このときの研磨方法としては、前述のコロイダルシリカによる研磨の前に粗の研磨加工として微細なダイヤ砥粒等を銅定盤等に散布して研磨するか、もしくは固定のダイヤ砥石にて表面を研磨しても良い。
【0040】
このような方法で得られた単結晶サファイア基板31は、主面31aが凹形状に統一され基板そり量が約40μmとすることができる。また、上記の工程はバッチ処理による加工工程であってもバッチ間のバラツキの少ない、安定した基板形状および基板そり量の単結晶サファイア基板の作製が可能である。
【0041】
本加工により得られた単結晶サファイア基板を用いて3−5族窒化物系化合物半導体発光素子を作製すると波長バラツキの低減・電気特性バラツキの低減が図れると同時にデバイス工程での基板そりによる悪影響の削減が可能である。
【0042】
【発明の効果】
以上のように本発明によれば、3〜100μmの範囲で主面が凹形状または凸形状にそっている単結晶サファイア基板を効率的、安定的に作製することが可能となり、その様な単結晶サファイア基板を用いて作製された3−5族窒化物系化合物半導体発光素子においては波長バラツキ・電気特性バラツキの低減が可能となる。
【0043】
また、サファイア基板のそり量を任意に設定可能となることにより、成膜後の基板そり量を抑えることが可能となり、デバイス工程の安定化に繋がる。
【図面の簡単な説明】
【図1】(a)、(b)は本発明の単結晶サファイア基板を示す断面図である。
【図2】本発明の単結晶サファイア基板を製造する工程を示す図である。
【図3】本発明の製造方法における第1の工程である両面ラッピング工程の説明図である。
【図4】本発明の単結晶サファイア基板の製造方法における第2の工程の熱処理と加工応力の相関を示す図である。
【図5】本発明の単結晶サファイア基板を用いた3−5族窒化物系化合物半導体発光素子の構成図である。
【符号の説明】
x 基板そり量
31 単結晶サファイア基板
32 遊離砥粒
33 ラッピング定盤
51 単結晶サファイア基板
52 低温バッファ層
53 n型GaN層
54 n型AlGaN層
55 InGaN層
56 p型AlGaN層
57 p型GaN層
58 n型電極
59 p型電極
Claims (7)
- 主面側が凹形状または凸形状となるように、3〜100μmの範囲でそっていることを特徴とする単結晶サファイア基板。
- 上記主面を成膜面とすることを特徴とする請求項1記載の単結晶サファイア基板。
- 単結晶サファイア基板を遊離砥粒にて両面ラッピングする第1の工程と、単結晶サファイア基板を真空、酸化または窒化雰囲気で高温にて熱処理する第2の工程と、単結晶サファイア基板の片面のみを化学研磨する第3の工程とを有することを特徴とする単結晶サファイア基板の製造方法。
- 上記第2の工程中の熱処理条件により、そり形状を調整することを特徴とする請求項3記載の単結晶サファイア基板の製造方法。
- 上記第1の工程における遊離砥粒として、平均粒径1〜100μmのSiC、B4C、ガラスビーズ、アルミナおよびダイヤモンド砥粒の少なくとも一種を用いることを特徴とする請求項3記載の単結晶サファイア基板の製造方法。
- 上記第2の工程において、100〜2000℃にて熱処理することを特徴とする請求項3記載の単結晶サファイア基板の製造方法。
- 上記第3の工程において、平均粒径10〜100nmのコロイダルシリカを用いることを特徴とする請求項3記載の単結晶サファイア基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002338846A JP2004168622A (ja) | 2002-11-22 | 2002-11-22 | 単結晶サファイア基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002338846A JP2004168622A (ja) | 2002-11-22 | 2002-11-22 | 単結晶サファイア基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004168622A true JP2004168622A (ja) | 2004-06-17 |
Family
ID=32701947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002338846A Pending JP2004168622A (ja) | 2002-11-22 | 2002-11-22 | 単結晶サファイア基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004168622A (ja) |
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108202A (ja) * | 2004-10-01 | 2006-04-20 | Sony Corp | 発光素子の製造方法 |
US7229926B2 (en) | 2003-10-30 | 2007-06-12 | Sumitomo Electric Industries, Ltd. | Method of manufacturing nitride substrate for semiconductors, and nitride semiconductor substrate |
JP2008103650A (ja) * | 2006-09-21 | 2008-05-01 | Nippon Steel Corp | SiC単結晶基板の製造方法、及びSiC単結晶基板 |
JP2009028814A (ja) * | 2007-07-25 | 2009-02-12 | Sumitomo Metal Mining Co Ltd | サファイア基板の研磨方法 |
JP2009051678A (ja) * | 2007-08-24 | 2009-03-12 | Sumitomo Metal Mining Co Ltd | サファイア基板の製造方法 |
WO2010032423A1 (ja) * | 2008-09-16 | 2010-03-25 | 昭和電工株式会社 | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子並びにランプ |
WO2010038740A1 (ja) * | 2008-10-03 | 2010-04-08 | 昭和電工株式会社 | 半導体発光素子の製造方法 |
JP2010092934A (ja) * | 2008-10-03 | 2010-04-22 | Showa Denko Kk | 半導体発光素子の製造方法 |
JP2010157609A (ja) * | 2008-12-26 | 2010-07-15 | Showa Denko Kk | 半導体発光素子の製造方法 |
JP2010192485A (ja) * | 2009-02-16 | 2010-09-02 | Nichia Corp | 窒化物半導体基板の加工方法 |
JP2011071546A (ja) * | 2010-12-10 | 2011-04-07 | Showa Denko Kk | 化合物半導体ウェーハの製造方法 |
WO2011129246A1 (ja) | 2010-04-13 | 2011-10-20 | 並木精密宝石株式会社 | 単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法 |
KR20130100205A (ko) * | 2006-12-28 | 2013-09-09 | 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 | 사파이어 기판 |
US8580592B2 (en) | 2008-12-26 | 2013-11-12 | Toyoda Gosei Co., Ltd. | Method for manufacturing semiconductor light emitting element, and semiconductor light emitting element |
JP2014107448A (ja) * | 2012-11-28 | 2014-06-09 | Nikon Corp | 積層半導体装置の製造方法および積層半導体製造装置 |
US9154678B2 (en) | 2013-12-11 | 2015-10-06 | Apple Inc. | Cover glass arrangement for an electronic device |
KR20150121659A (ko) * | 2014-04-21 | 2015-10-29 | 가부시기가이샤 디스코 | 단결정 기판의 가공 방법 |
US9221289B2 (en) | 2012-07-27 | 2015-12-29 | Apple Inc. | Sapphire window |
US9225056B2 (en) | 2014-02-12 | 2015-12-29 | Apple Inc. | Antenna on sapphire structure |
US9232672B2 (en) | 2013-01-10 | 2016-01-05 | Apple Inc. | Ceramic insert control mechanism |
US9464365B2 (en) | 2006-12-28 | 2016-10-11 | Saint-Gobain Ceramics & Plastics, Inc. | Sapphire substrate |
US9632537B2 (en) | 2013-09-23 | 2017-04-25 | Apple Inc. | Electronic component embedded in ceramic material |
US9678540B2 (en) | 2013-09-23 | 2017-06-13 | Apple Inc. | Electronic component embedded in ceramic material |
US10052848B2 (en) | 2012-03-06 | 2018-08-21 | Apple Inc. | Sapphire laminates |
US10193014B2 (en) | 2013-03-14 | 2019-01-29 | Applied Materials, Inc. | Oxygen controlled PVD AlN buffer for GaN-based optoelectronic and electronic devices |
US10406634B2 (en) | 2015-07-01 | 2019-09-10 | Apple Inc. | Enhancing strength in laser cutting of ceramic components |
JP2019151520A (ja) * | 2018-03-02 | 2019-09-12 | 国立大学法人三重大学 | 基板および基板の製造方法 |
JP2020077710A (ja) * | 2018-11-06 | 2020-05-21 | 信越半導体株式会社 | 発光素子用半導体基板の製造方法及び発光素子の製造方法 |
AT524606A1 (de) * | 2020-12-29 | 2022-07-15 | Fametec Gmbh | Substrat, insbesondere Keimkristall, für das Wachstum eines Einkristalls |
-
2002
- 2002-11-22 JP JP2002338846A patent/JP2004168622A/ja active Pending
Cited By (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7229926B2 (en) | 2003-10-30 | 2007-06-12 | Sumitomo Electric Industries, Ltd. | Method of manufacturing nitride substrate for semiconductors, and nitride semiconductor substrate |
JP2006108202A (ja) * | 2004-10-01 | 2006-04-20 | Sony Corp | 発光素子の製造方法 |
JP4600743B2 (ja) * | 2004-10-01 | 2010-12-15 | ソニー株式会社 | 発光素子の製造方法 |
JP2008103650A (ja) * | 2006-09-21 | 2008-05-01 | Nippon Steel Corp | SiC単結晶基板の製造方法、及びSiC単結晶基板 |
KR101715024B1 (ko) * | 2006-12-28 | 2017-03-10 | 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 | 사파이어 기판 |
KR20130100205A (ko) * | 2006-12-28 | 2013-09-09 | 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 | 사파이어 기판 |
US9464365B2 (en) | 2006-12-28 | 2016-10-11 | Saint-Gobain Ceramics & Plastics, Inc. | Sapphire substrate |
JP2009028814A (ja) * | 2007-07-25 | 2009-02-12 | Sumitomo Metal Mining Co Ltd | サファイア基板の研磨方法 |
JP2009051678A (ja) * | 2007-08-24 | 2009-03-12 | Sumitomo Metal Mining Co Ltd | サファイア基板の製造方法 |
WO2010032423A1 (ja) * | 2008-09-16 | 2010-03-25 | 昭和電工株式会社 | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子並びにランプ |
US8772060B2 (en) | 2008-09-16 | 2014-07-08 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride semiconductor light emitting element, group III nitride semiconductor light emitting element and lamp |
JP2010092934A (ja) * | 2008-10-03 | 2010-04-22 | Showa Denko Kk | 半導体発光素子の製造方法 |
WO2010038740A1 (ja) * | 2008-10-03 | 2010-04-08 | 昭和電工株式会社 | 半導体発光素子の製造方法 |
US8592240B2 (en) | 2008-10-03 | 2013-11-26 | Toyoda Gosei Co., Ltd. | Method for manufacturing semiconductor light-emitting element |
US8580592B2 (en) | 2008-12-26 | 2013-11-12 | Toyoda Gosei Co., Ltd. | Method for manufacturing semiconductor light emitting element, and semiconductor light emitting element |
JP2010157609A (ja) * | 2008-12-26 | 2010-07-15 | Showa Denko Kk | 半導体発光素子の製造方法 |
JP2010192485A (ja) * | 2009-02-16 | 2010-09-02 | Nichia Corp | 窒化物半導体基板の加工方法 |
WO2011129246A1 (ja) | 2010-04-13 | 2011-10-20 | 並木精密宝石株式会社 | 単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法 |
US9105472B2 (en) | 2010-04-13 | 2015-08-11 | Namiki Seimitsu Houseki Kabushiki Kaisha | Single-crystal substrate,single-crystal substrate having crystalline film,crystalline film,method for producing single-crystal substrate having crystalline film,method for producing crystalline substrate,and method for producing element |
JP2011071546A (ja) * | 2010-12-10 | 2011-04-07 | Showa Denko Kk | 化合物半導体ウェーハの製造方法 |
US10052848B2 (en) | 2012-03-06 | 2018-08-21 | Apple Inc. | Sapphire laminates |
US9221289B2 (en) | 2012-07-27 | 2015-12-29 | Apple Inc. | Sapphire window |
JP2014107448A (ja) * | 2012-11-28 | 2014-06-09 | Nikon Corp | 積層半導体装置の製造方法および積層半導体製造装置 |
US9232672B2 (en) | 2013-01-10 | 2016-01-05 | Apple Inc. | Ceramic insert control mechanism |
US11575071B2 (en) | 2013-03-14 | 2023-02-07 | Applied Materials, Inc. | Oxygen controlled PVD ALN buffer for GAN-based optoelectronic and electronic devices |
US10546973B2 (en) | 2013-03-14 | 2020-01-28 | Applied Materials, Inc. | Oxygen controlled PVD AlN buffer for GaN-based optoelectronic and electronic devices |
US11081623B2 (en) | 2013-03-14 | 2021-08-03 | Applied Materials, Inc. | Oxygen controlled PVD AlN buffer for GaN-based optoelectronic and electronic devices |
US10236412B2 (en) | 2013-03-14 | 2019-03-19 | Applied Materials, Inc. | Oxygen controlled PVD AlN buffer for GaN-based optoelectronic and electronic devices |
US10193014B2 (en) | 2013-03-14 | 2019-01-29 | Applied Materials, Inc. | Oxygen controlled PVD AlN buffer for GaN-based optoelectronic and electronic devices |
US9632537B2 (en) | 2013-09-23 | 2017-04-25 | Apple Inc. | Electronic component embedded in ceramic material |
US9678540B2 (en) | 2013-09-23 | 2017-06-13 | Apple Inc. | Electronic component embedded in ceramic material |
US10324496B2 (en) | 2013-12-11 | 2019-06-18 | Apple Inc. | Cover glass arrangement for an electronic device |
US10386889B2 (en) | 2013-12-11 | 2019-08-20 | Apple Inc. | Cover glass for an electronic device |
US9154678B2 (en) | 2013-12-11 | 2015-10-06 | Apple Inc. | Cover glass arrangement for an electronic device |
US9692113B2 (en) | 2014-02-12 | 2017-06-27 | Apple Inc. | Antenna on sapphire structure |
US9461357B2 (en) | 2014-02-12 | 2016-10-04 | Apple Inc. | Antenna on sapphire structure |
US9225056B2 (en) | 2014-02-12 | 2015-12-29 | Apple Inc. | Antenna on sapphire structure |
KR102163442B1 (ko) | 2014-04-21 | 2020-10-08 | 가부시기가이샤 디스코 | 단결정 기판의 가공 방법 |
KR20150121659A (ko) * | 2014-04-21 | 2015-10-29 | 가부시기가이샤 디스코 | 단결정 기판의 가공 방법 |
US10406634B2 (en) | 2015-07-01 | 2019-09-10 | Apple Inc. | Enhancing strength in laser cutting of ceramic components |
JP2019151520A (ja) * | 2018-03-02 | 2019-09-12 | 国立大学法人三重大学 | 基板および基板の製造方法 |
JP2020077710A (ja) * | 2018-11-06 | 2020-05-21 | 信越半導体株式会社 | 発光素子用半導体基板の製造方法及び発光素子の製造方法 |
AT524606A1 (de) * | 2020-12-29 | 2022-07-15 | Fametec Gmbh | Substrat, insbesondere Keimkristall, für das Wachstum eines Einkristalls |
AT524606B1 (de) * | 2020-12-29 | 2023-05-15 | Fametec Gmbh | Substrat, insbesondere Keimkristall, für das Wachstum eines Einkristalls |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004168622A (ja) | 単結晶サファイア基板およびその製造方法 | |
JP4849296B2 (ja) | GaN基板 | |
JP4696935B2 (ja) | Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子 | |
JP4862442B2 (ja) | Iii−v族窒化物系半導体基板の製造方法及びiii−v族窒化物系デバイスの製造方法 | |
JP2007088193A (ja) | サファイア基板およびその製造方法 | |
JP2006347776A (ja) | サファイア基板およびその製造方法 | |
JP2007246331A (ja) | Iii−v族窒化物系半導体基板及びその製造方法 | |
JP2007284283A (ja) | GaN単結晶基板の加工方法及びGaN単結晶基板 | |
JP2004111848A (ja) | サファイア基板とそれを用いたエピタキシャル基板およびその製造方法 | |
KR100239497B1 (ko) | 질화갈륨 단결정 기판의 제조방법 | |
JP5238924B2 (ja) | 単結晶基板及び窒化物半導体単結晶の製造方法 | |
KR101094403B1 (ko) | 휨이 감소된 사파이어/질화갈륨 적층체 | |
JP2009023853A (ja) | Iii−v族窒化物系半導体基板及びその製造方法、並びにiii−v族窒化物系半導体デバイス | |
JP2006062931A (ja) | サファイア基板とその熱処理方法、及び結晶成長方法 | |
WO2009119159A1 (ja) | 光デバイス用基板及びその製造方法 | |
JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
KR101142567B1 (ko) | 반도체 소자 제조용 기판 및 반도체 소자 제조방법 | |
JP2003128499A (ja) | 窒化物結晶基板の製造方法及び窒化物結晶基板 | |
JP2004165564A (ja) | 窒化ガリウム結晶基板の製造方法と窒化ガリウム結晶基板及びそれを備えた窒化ガリウム系半導体素子 | |
CN111739790B (zh) | 一种氮化镓薄膜的外延结构及制备方法 | |
JP2005104742A (ja) | 単結晶育成用基板および半導体装置 | |
JP5145488B2 (ja) | サファイア単結晶基板及びその製造方法 | |
JP2020075839A (ja) | 窒化ガリウム系化合物半導体成長用SiC基板 | |
JP2010037139A (ja) | 半導体基板の製造方法 | |
JP5624317B2 (ja) | 化合物半導体気相成長装置用AlN製部材およびそれを用いた化合物半導体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050608 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20070502 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |