WO2011129246A1 - 単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法 - Google Patents

単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法 Download PDF

Info

Publication number
WO2011129246A1
WO2011129246A1 PCT/JP2011/058734 JP2011058734W WO2011129246A1 WO 2011129246 A1 WO2011129246 A1 WO 2011129246A1 JP 2011058734 W JP2011058734 W JP 2011058734W WO 2011129246 A1 WO2011129246 A1 WO 2011129246A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
crystalline film
crystal substrate
film
crystalline
Prior art date
Application number
PCT/JP2011/058734
Other languages
English (en)
French (fr)
Inventor
英雄 会田
奈津子 青田
Original Assignee
並木精密宝石株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 並木精密宝石株式会社 filed Critical 並木精密宝石株式会社
Priority to JP2012510631A priority Critical patent/JPWO2011129246A1/ja
Priority to EP11768767.3A priority patent/EP2559791A4/en
Priority to US13/639,143 priority patent/US9105472B2/en
Publication of WO2011129246A1 publication Critical patent/WO2011129246A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Definitions

  • the present invention relates to a single crystal substrate, a single crystal substrate with a crystalline film, a crystalline film, a manufacturing method of a single crystal substrate with a crystalline film, a manufacturing method of a crystalline substrate, and an element manufacturing method.
  • Nitride semiconductors typified by gallium nitride (GaN) have a wide band gap and can emit blue light, and thus are widely used for light emitting diodes (LEDs), semiconductor lasers (LDs), and the like.
  • a white LED in which a blue LED including GaN and a yellow light emitter are combined is widely used as a backlight of a liquid crystal display (LCD) such as a mobile phone.
  • LCD liquid crystal display
  • white LEDs have advantages such as low power consumption and long life, they are expected to be excellent as environmental light sources in place of fluorescent lamps and incandescent lamps, and are actively researched and developed. .
  • the nitride semiconductor crystalline film is formed by epitaxial growth on the surface of an epitaxial growth substrate represented by a sapphire substrate (hereinafter referred to as “growth substrate”).
  • growth substrate an epitaxial growth substrate represented by a sapphire substrate
  • the crystalline film is always formed on the growth substrate surface under stress. Is done.
  • This stress causes a large warp in the growth substrate and the crystalline film. Due to this warpage, when an electrode pattern is formed on the surface of the crystalline film by a photolithography process at the time of manufacturing each element such as an LED, the focal length of light is shifted at the time of exposure between the central portion and the peripheral portion of the growth substrate. Will occur. Therefore, it is difficult to perform the photolithography process uniformly on the crystalline film surface, and the variation (non-uniformity) of the photolithography process becomes more remarkable as the growth substrate has a larger diameter of 2 inches or more. ing.
  • Patent Document 2 discloses a method for manufacturing a nitride semiconductor film that simultaneously suppresses cracks and threading dislocations.
  • a silicon oxide mask material 100 on which a nitride semiconductor film is not epitaxially grown is formed in a lattice shape, and the surfaces of the growth substrate 101 are separated and exposed so that the epitaxial growth regions are independent of each other. It is disclosed to make it a small area.
  • a reaction prevention layer 102 mainly composed of a single crystal is formed so that no chemical reaction occurs between the growth substrate 101 and the upper nitride semiconductor film 103 due to stress and heat during the manufacturing process. .
  • the stress between the growth substrate 101 and the nitride semiconductor film 103 is relieved by forming a strain relaxation layer 104 in which nitride semiconductor films having the same or different composition are alternately formed in two different temperature ranges. Therefore, generation of cracks in the nitride semiconductor film 103 can be suppressed.
  • warpage remains in the growth substrate and the crystalline film after epitaxial growth. Therefore, even if an attempt is made to attach the growth substrate to the polishing machine for lapping the back surface of the growth substrate, the growth substrate and the crystalline film must be pressed against the polishing machine with a large pressure due to warping. The pressure causes cracks in the growth substrate and the crystalline film.
  • a single nitride semiconductor film as small as 10 mm square can be formed, but the size of the nitride semiconductor film is too small.
  • the present invention has been made based on the above problems, and an object of the present invention is to provide a single crystal substrate for epitaxial growth, a single crystal substrate with a crystalline film, and a crystalline film capable of forming a crystalline film in which stress is suppressed or eliminated. It is to provide a method for producing a single crystal substrate with a crystalline film, a method for producing a crystalline substrate, and a method for producing an element.
  • the above-mentioned subject is achieved by the following present invention. That is, The single crystal substrate of the present invention is characterized in that a satin finish is formed in at least a partial region of the surface of the single crystal substrate.
  • the satin has a stripe shape, a cross shape, a lattice shape, a shape in which a plurality of polygons are arranged on the surface of the single crystal substrate, a concentric circle shape, a spiral shape, and a single crystal substrate It is preferably formed in either a line symmetry or a point symmetry shape with respect to a straight line passing through the center point.
  • the satin finish is formed discontinuously on the surface of the single crystal substrate.
  • the satin is formed on the surface of the single crystal substrate over a plurality of portions independent of each other.
  • the diameter is preferably 2 inches or more.
  • the satin width is greater than 0 ⁇ m and not greater than 80 ⁇ m.
  • the satin width is more than 0 ⁇ m and not more than 10 ⁇ m.
  • the area of the satin-finished region occupying the entire area of the single crystal substrate surface is in the range of more than 0% and 50% or less.
  • the single crystal substrate with a crystalline film of the present invention is A single crystal film is formed on the non-former surface where the satin is not formed, A crystalline film having a lower crystallinity than the single crystalline film is formed on the satin forming surface, Further, it is characterized in that it is formed of at least a single crystalline film and a crystalline film composed of a crystalline film having lower crystallinity than the single crystalline film and a single crystalline substrate.
  • the single crystalline film and the crystalline film having lower crystallinity than the single crystalline film are preferably a nitride semiconductor film.
  • the material of the single crystal substrate is preferably sapphire.
  • the single crystal substrate with a crystalline film of the present invention it is preferable that irregularities are formed on the other surface of the surface of the single crystal film facing the non-textured surface.
  • the side of the single crystal film has an angle greater than the critical angle determined by the refractive index of the material of the single crystal film and the refractive index of the atmosphere outside the single crystal film (however, the critical angle is a method of the surface of the single crystal substrate) It is preferable to be formed inclined at an angle (based on the line direction).
  • the crystalline film of the present invention is formed of a single crystalline film and a crystalline film that is less crystalline than the single crystalline film, and is a crystalline film that is less crystalline than the single crystalline film and the single crystalline film.
  • the film thickness is 300 ⁇ m or more.
  • the method for producing a single crystal substrate with a crystalline film according to the present invention comprises forming a satin finish on at least a part of the substrate surface of a single crystal substrate used for forming a crystalline film formed by epitaxial growth. , Next, a monocrystalline film is formed by epitaxial growth on the satin-free surface where no satin is formed, and a crystalline film having lower crystallinity than the single-crystalline film is epitaxially grown on the satin-formed surface of the single-crystal substrate. Formed by A single crystal substrate with a crystalline film is formed of at least a single crystal film and a crystalline film including a crystalline film having lower crystallinity than the single crystal film and a single crystal substrate.
  • one embodiment of the method for producing a single crystal substrate with a crystalline film according to the present invention includes a stripe shape, a cross shape, a lattice shape, a shape in which a plurality of polygons are arranged on a single crystal substrate surface, a concentric circle shape, and a spiral shape. It is preferable to form a satin finish in any of a line-symmetrical or point-symmetrical shape with respect to a straight line passing through the center point of the single crystal substrate.
  • the satin finish is formed discontinuously on the surface of the single crystal substrate.
  • the satin is formed on the surface of the single crystal substrate over a plurality of mutually independent portions.
  • a single crystal substrate having a diameter of 2 inches or more it is preferable to use a single crystal substrate having a diameter of 2 inches or more as the single crystal substrate.
  • the single crystalline film and the crystalline film having a lower crystallinity than the single crystalline film may be a nitride semiconductor film. preferable.
  • the material of the single crystal substrate is preferably sapphire.
  • the etching is preferably wet etching.
  • embodiments of the method for producing a single crystal substrate with a crystalline film according to the present invention include: By etching, at least a part of the crystalline film having lower crystallinity than the single crystalline film is removed to expose the side surface of the single crystalline film, Side surface is an angle greater than the critical angle determined by the refractive index of the material of the single crystal film and the refractive index of the atmosphere outside the single crystal film (however, the critical angle is based on the normal direction of the surface of the single crystal substrate) At an inclined angle).
  • a satin with a width of more than 0 ⁇ m and not more than 80 ⁇ m.
  • a satin with a width of more than 0 ⁇ m and not more than 10 ⁇ m.
  • the area where the satin is formed in the total area of the surface of the single crystal substrate is in the range of more than 0% and 50% or less. It is preferable to be within.
  • the method for producing a crystalline substrate according to the present invention comprises a mask on a part of the crystalline film surface that is less crystalline than the single crystalline film of the crystalline film produced by the method for producing a single crystal substrate with a crystalline film.
  • the present invention is characterized in that a crystalline substrate formed only from a single crystalline film is formed without forming any crystalline film having a lower crystallinity than the single crystalline film.
  • the element manufacturing method according to the present invention is a method for manufacturing a single crystal substrate with a crystalline film, and manufacturing a single crystal substrate with a crystalline film, Further, at least an element part forming step for producing an element part that functions as any one element selected from a light emitting element, a photovoltaic element, and a semiconductor element by performing at least a patterning process on the crystalline film. , An element including an element portion and a single crystal substrate with a crystalline film having a size substantially corresponding to the element portion is manufactured.
  • a crystalline substrate is manufactured by a method for manufacturing a crystalline substrate, Furthermore, by performing at least a patterning process on the crystalline substrate, at least through an element part forming step for producing an element part that functions as any one element selected from a light emitting element, a photovoltaic element, and a semiconductor element, An element including an element portion and a crystalline substrate having a size substantially corresponding to the element portion is manufactured.
  • a single crystal substrate with a crystalline film is manufactured by a method for manufacturing a single crystal substrate with a crystalline film, Further, at least an element part forming step for producing an element part that functions as any one element selected from a light emitting element, a photovoltaic element, and a semiconductor element by performing at least a patterning process on the crystalline film. , An element including an element portion and a single crystal substrate with a crystalline film having a size substantially corresponding to the element portion is manufactured.
  • a single crystal substrate for epitaxial growth a single crystal substrate with a crystalline film, a crystalline film, and a single crystal with a crystalline film capable of forming a crystalline film in which stress is suppressed or eliminated
  • a substrate manufacturing method, a crystalline substrate manufacturing method, and an element manufacturing method can be provided.
  • a matte formation surface and a matte formation non-formation surface are provided in the single crystal substrate surface for epitaxial growth.
  • a single crystalline film portion and a crystalline film portion having lower crystallinity than the single crystalline film can be provided in the crystalline film to be formed.
  • the entire crystalline film is caused by a difference in lattice constant and a thermal expansion value from the single crystal substrate. It is possible to release the generated internal stress from the crystalline film portion having lower crystallinity than the single crystalline film to the outside of the crystalline film.
  • the crystalline film is formed by using a large-diameter substrate having a diameter of 2 inches or more on the single crystal substrate by reducing or eliminating the warpage amount. Therefore, it is possible to form a crystalline film having a large diameter of 2 inches or more in a single film forming process, and to improve mass productivity.
  • the pattern shape of the satin forming portion on the surface of the single crystal substrate is formed point-symmetrically with respect to a straight line passing through the center point of the single crystal substrate. It is possible to release the internal stress uniformly over the entire surface. Further, by making the pattern shape a stripe shape, a spiral shape, or a line-symmetric pattern, it becomes possible to give a bias in the vertical and horizontal directions to release the internal stress of the crystalline film.
  • a satin formation part is formed partially apart so that it may become discontinuous, and thereby a crystalline film is formed.
  • the cutting line can be cut into a straight line without crossing the matte forming portion. Accordingly, the cutting process of the single crystal substrate with the crystalline film can be simplified, and the single crystal film portion of the crystalline film can be cut out in a large area.
  • the satin width by setting the satin width to more than 0 ⁇ m and not more than 80 ⁇ m, the area occupied by the satin portion on the surface of the single crystal substrate is suppressed, and the light emitting device, the photovoltaic device, The reduction in the number of manufactured elements such as semiconductor elements can be suppressed, and the satin can be used as a dividing line when the element is divided into chips by one chip after the element portion is manufactured.
  • the area occupied by the satin portion on the surface of the single crystal substrate can be further suppressed by setting the width of the satin surface to be more than 0 ⁇ m and 10 ⁇ m or less. Further, the area occupied by the satin-finished portion can be further suppressed, and the number of fabricated devices can be increased.
  • the lattice constant of the single crystal substrate is This is preferable because it has an effect of gradually changing and relaxing as the film thickness of GaN increases.
  • the other surface of the surface of the single crystal film facing the non-textured surface is made uneven so that the LED
  • the light extraction efficiency of the light emitting element can be improved.
  • the wet etching is selected as a method for forming the concavo-convex shape on the surface of the single crystal film, thereby enabling low-cost processing and suppressing damage to the surface of the single crystal substrate. I can do it.
  • the side surface of the single crystal film is formed so as to be inclined at an angle greater than the critical angle, and light having an incident angle greater than the critical angle is transmitted.
  • the crystalline film by forming the crystalline film to a thickness of 300 ⁇ m or more that can be self-supported by epitaxial growth, a crystalline film having a self-supporting thickness and having no cracks can be obtained. It becomes possible.
  • a crystalline substrate is manufactured from the crystalline film of the present invention and the crystalline substrate is used, or a single crystal substrate with a crystalline film is used.
  • FIG. 1A is a side view of a single crystal substrate
  • FIG. 1B is an embodiment of the present invention manufactured using the single crystal substrate shown in FIG. It is a side view of the single crystal substrate with a crystalline film.
  • It is a top view of a single crystal substrate which shows an example of the matte shape in the single crystal substrate surface concerning an embodiment of the invention.
  • It is a top view of a single crystal substrate which shows another example of the matte shape in the single crystal substrate surface concerning an embodiment of the invention.
  • FIG. 7 is a plan view of a single crystal substrate showing a cut state of the single crystal substrate shown in FIG. 6. It is a side view which shows typically the preparation process of the crystalline film produced using the single crystal substrate which concerns on embodiment of this invention.
  • FIG. 8A is a diagram illustrating a single crystal substrate provided with a matte surface and a matte non-formation surface
  • FIG. 8B is a diagram illustrating a crystal on the surface of the single crystal substrate illustrated in FIG.
  • FIG. 8C is a diagram illustrating a state in which the crystalline film is separated from the single crystal substrate in which the crystalline film illustrated in FIG. 8B is provided. is there. It is a side view which shows typically the preparation process of the crystalline substrate produced using the crystalline film produced at the process of FIG.
  • FIG. 9A is a diagram showing a state in which a mask is formed by patterning on the surface of the crystalline film shown in FIG. 8, and FIG. 9B is provided with the mask shown in FIG. 9A. It is a figure which shows the state in which the 2nd single crystalline film and the 2nd deteriorated crystalline film were formed in the surface of the crystalline film which was further.
  • FIG. 9A is a diagram showing a state in which a mask is formed by patterning on the surface of the crystalline film shown in FIG. 8, and FIG. 9B is provided with the mask shown in FIG. 9A. It is a figure which shows the state in which the 2nd single crystalline film and the 2nd deteriorated crystalline film
  • FIG. 9C is a view showing a state in which a mask is formed by patterning on the second deteriorated crystalline film shown in FIG. 9B.
  • FIG. 9D is a view shown in FIG. It is a figure which shows the state which formed the 3rd single crystal film so that the surface of the 2nd single crystal film and mask shown may be covered.
  • It is a graph which shows an example of the curvature behavior of the single crystal substrate in the film-forming process of a buffer layer and a crystalline film. It is a measurement result graph of the curvature behavior of a sapphire substrate in the multilayer film formation process for every sample which changed the width of the satin formation part.
  • FIG. 1A is a side view schematically showing a single crystal substrate for epitaxial growth (hereinafter referred to as a “single crystal substrate”) according to the present invention.
  • a single crystal substrate 1 shown in FIG. 1A is used to form a crystalline film (hereinafter referred to as a “crystalline film”), and its crystal growth surface, that is, one of the single crystal substrates 1 is used.
  • a satin finish (satin finish or rough surface) 1b is formed in at least a part of the surface. In this case, it is preferable that the satin finish 1b is partially formed within a range of more than 0% and 50% or less of the total area of the crystal growth surface.
  • the crystal growth surface means a surface having a surface roughness Ra of 1 nm or less in the single crystal substrate in a state before the satin 1b is formed.
  • This crystal growth surface is usually provided only on one surface of the single crystal substrate.
  • the surface roughness Ra of the crystal growth surface is preferably 0.1 nm or less, and the smaller the surface roughness Ra, the more preferable.
  • the satin refers to an on-surface portion where the surface roughness Ra is processed to 100 nm or more on the surface of the single crystal substrate 1.
  • the satin 1b is partially formed on the surface of the single crystal substrate 1 by, for example, blasting or etching.
  • the surface roughness Ra of the satin 1b is not particularly limited as long as it is 100 nm or more, but is preferably in the range of 500 nm to 2000 nm.
  • the surface roughness Ra means an arithmetic average roughness defined by JIS B 0601-2001, and means a value measured by AFM (atomic force microscope) under the following conditions.
  • Measurement mode Dynamic force mode or tapping mode Measurement area: 4 ⁇ m ⁇ 4 ⁇ m Square cantilever tip diameter: 10 nm or less Number of scan lines: 512 (512 per 4 ⁇ m) Scan speed: 0.3 Hz (0.3 seconds per line)
  • a crystalline film 2 is formed on the surface of the crystal growth surface of the single crystal substrate 1 by epitaxial growth.
  • a monocrystalline film (hereinafter referred to as “single crystalline film”) 2a is formed on the surface of the single crystal substrate 1 on which the satin finish 1b is not formed (the satin non-formation surface 1a), and the single crystal substrate
  • a crystalline film having a crystallinity inferior to that of the single crystalline film 2a hereinafter simply referred to as “degraded crystalline film” if necessary) 2b Is formed.
  • the definition of superiority or inferiority of crystallinity in the present invention is defined as a crystal in which the same atom or molecular group is further disordered from a state in which the same atom or molecular group is arranged three-dimensionally according to a certain rule to a dot shape, a linear shape or a planar shape.
  • the condition is inferior. That is, the deteriorated crystalline film 2b means that the three-dimensional arrangement of atoms or molecular groups is more disturbed in the form of dots, lines, or planes than the single crystalline film 2a.
  • An example of the single crystal film 2a and the deteriorated crystal film 2b is a nitride semiconductor film, and a more specific example is a group III nitride compound semiconductor typified by a GaN semiconductor.
  • An example of the deteriorated crystalline film 2b is a polycrystalline film.
  • the single crystal film 2a portion and the deteriorated crystallinity are also formed in the crystalline film 2 to be formed. It is possible to provide the film 2b portion.
  • the internal stress generated in the entire crystalline film 2 due to the lattice constant difference and the thermal expansion value difference from the single crystal substrate 1 can be reduced. It becomes possible to open from the deteriorated crystalline film 2b portion to the outside of the crystalline film 2.
  • the amount of warping of the crystalline film 2 is reduced or eliminated, the uniformity of the photolithography process in manufacturing each element as in the prior art is improved, and the occurrence of cracks in the crystalline film 2 is prevented.
  • the crystalline film 2 is basically desirable for the crystalline film 2 to be as flat as possible by reducing the amount of warpage, the single crystal substrate 1 and the crystalline film 2 caused by the formation of the crystalline film 2 are formed. The direction of warping may remain the same, and the degree of warping may be slightly reduced. .
  • the crystalline film 2 can be formed on the single crystal substrate 1 using a large-diameter substrate having a diameter of 2 inches or more. It becomes possible to form a crystalline film having a large diameter of inches or more, and to improve mass productivity.
  • the warpage amount in the present invention refers to the distance between the peripheral portion and the central portion of the single crystal substrate 1 or the crystalline film 2 in the thickness direction of the single crystal substrate 1 and the crystalline film 2.
  • a nitride semiconductor film in which cracks are eliminated can be obtained.
  • the lattice constant of the single crystal substrate 1 gradually changes as the GaN film thickness increases. Since it has the effect of being relaxed, it is preferable.
  • the reason why it is preferable to set the formation area of the satin 1b with respect to the total area of the crystal growth surface of the single crystal substrate 1 to be more than 0% and not more than 50% is that if it exceeds 50%, the area of the single crystal film 2a is degraded This is because the area becomes smaller than the area of the film 2b and the formation efficiency of the single crystalline film 2 is lowered, which is not desirable. Further, the reason for setting it to be more than 0% is that, if it is set so as to include 0%, the single crystal substrate 1 that does not form the satin 1b on the crystal growth surface is also included in the present invention. In order to release the internal stress of the crystalline film 2 to the outside, the content was made over 0%.
  • the crystal growth surface of the single crystal substrate 1 is polished in advance before the satin 1b is formed, and this polishing may be performed so that the crystal growth surface is smooth enough to allow epitaxial growth.
  • the surface roughness Ra 1 nm or less.
  • the part where the satin 1b is formed in a single line is perpendicular to the orientation flat surface of the single crystal substrate 1.
  • the pattern shape affects the symmetry of the warp state of the crystalline film 2, when it is desired to release the internal stress uniformly over the entire surface of the crystalline film 2, the pattern shape is as shown in FIGS. Moreover, it is preferable that the planar shape of the pattern shape is point symmetric with respect to a straight line passing through the center point of the single crystal substrate 1.
  • the pattern shape is not limited to each pattern, and considering the warpage amount or warpage shape of the crystalline film 2, a plurality of single-lined satin finishes are perpendicular to the orientation flat surface of the single crystal substrate 1.
  • the formed stripe shape, the spiral shape in which the satin is formed in a spiral shape, or a pattern that is line-symmetric with respect to a straight line passing through the center point of the single crystal substrate 1 may be set.
  • the stripe shape, the spiral shape, and the line symmetrical pattern it is possible to make the internal stress of the crystalline film 2 uneven in the vertical and horizontal directions.
  • each satin-finished portion 1 b may be formed on the surface of the single crystal substrate 1 so as to be a plurality of mutually independent circular portions.
  • the satin-finished portion 1 b is formed so that no obvious deviation occurs in the plane direction of the single crystal substrate 1, so that the internal stress is uniform over the entire surface of the crystalline film 2. It is preferable in terms of easy relaxation or elimination. Therefore, as shown in FIG. 5, it is preferable that the planar shape of the pattern shape is point-symmetric with respect to a straight line passing through the center point of the single crystal substrate 1.
  • the crystal growth plane is preferably the C plane, but is not limited to this, and other than the C plane such as the R plane, M plane, A plane, etc. This aspect can also be used.
  • the crystal growth surface may be slightly inclined with respect to the C plane.
  • the m-axis direction or the a-axis direction can be given as an inclination direction of the C plane, it is not limited to this.
  • the formation portion of the satin 1b in the plane direction of the single crystal substrate 1 may be formed partially apart so as to be discontinuous.
  • FIG. 6 shows, as an example, a satin texture 1b formation pattern in which the cross-shaped pattern shape shown in FIG. 2 is discontinuous.
  • discontinuous portions of the satin 1b by forming discontinuous portions of the satin 1b, a single crystal substrate with a crystalline film formed from at least the single crystal substrate 1 and the crystalline film 2 is formed after the crystalline film 2 is formed.
  • the discontinuous pattern shape not only the pattern shape based on the cross shape as shown in FIG. 6, but also each pattern shape of FIG. 3 or FIG. 4, stripe shape, concentric circle shape, spiral shape, line symmetry Alternatively, it may be based on a point-symmetric shape.
  • the width t (see FIGS. 2 to 4) of the formation portion of the satin 1b is such that the ratio of the formation area of the satin 1b to the total area of the surface (crystal growth surface) of the single crystal substrate 1 is too low. It is difficult to sufficiently release the internal stress of the film 2 to the outside, and the amount of warping of the crystalline film 2 becomes excessive, so that cracks are not generated in the crystalline film 2.
  • the upper limit of the width t is a dimension that can ensure the area of the satin non-formation surface 1a before the enlargement when the diameter of the single crystal substrate 1 is enlarged.
  • the width t By setting the width t to be more than 0 ⁇ m and not more than 80 ⁇ m, the area occupied by the matte 1b portion on the surface of the single crystal substrate 1 is suppressed, and the decrease in the number of manufactured elements such as light emitting elements, photovoltaic elements, and semiconductor elements is suppressed.
  • the satin 1b can be used as a dividing line when the element is divided into one chip for each single crystal substrate.
  • the width t is set to be greater than 0 ⁇ m and 10 ⁇ m or less, so the area occupied by the satin 1b portion on the surface of the single crystal substrate 1 can be further suppressed, so the area occupied by the satin 1b portion on the surface of the single crystal substrate 1 It is more preferable that the number of manufactured elements can be increased while suppressing the above.
  • the crystal growth surface is within the range of more than 0% and less than 50% of the total crystal growth surface area of the single crystal substrate 1.
  • the satin 1b is formed on the surface. Blasting or etching is used to form the satin 1b. The blasting process will be described in further detail. First, the crystal growth surface is masked, and the blasting process is selectively performed only on the portion where the satin finish 1b is formed to form the satin finish 1b on the crystal growth surface.
  • an abrasive material having an average particle diameter of 5 to 40 ⁇ m is used, such as alumina or silicon carbide.
  • the blast processing proceeds in the order of sub- ⁇ m with less heat generation, the occurrence of chipping, cracks, etc. of the single crystal substrate 1 can be extremely reduced, which is suitable as a satin finish 1b forming method.
  • the crystal growth surface is cleaned to remove the spray material on the crystal growth surface.
  • the surface roughness Ra of the satin textured 1b forming portion is preferably set within a range of about 100 nm or more in consideration of the crystal growth property of the deteriorated crystalline film 2b.
  • a method for setting the width t to more than 0 ⁇ m and 80 ⁇ m or less will be described below.
  • a single crystal substrate is prepared in which no satin 1b portion is formed on one substrate surface.
  • an SiO 2 film is formed on the surface of the substrate by various vapor phase film formation methods such as sputtering method and CVD (Chemical Vapor Deposition) method or various liquid phase film formation methods such as spin coating method, plating method and sol-gel method.
  • a masking film such as a Ni film is formed, and a positive resist film is laminated on the masking film by spin coating.
  • a resist film is patterned by photolithography using a mask aligner. Since the pattern shape at this time becomes the pattern shape of the satin 1b, the width of the pattern shape of the resist film is set to, for example, more than 0 ⁇ m and 80 ⁇ m or less (more preferably, more than 0 ⁇ m and 10 ⁇ m or less).
  • the pattern shape is transferred onto the masking film with a mask aligner (resist film is exposed and developed).
  • the resist film is further removed.
  • a satin texture 1b is formed on the surface of the single crystal substrate along the pattern shape by etching using the patterned masking film as a mask material. Then, the masking film may be removed thereafter.
  • both dry etching and wet etching can be used as the etching process for the masking film and the surface of the single crystal substrate.
  • wet etching can form the matte 1b of the single crystal substrate at a lower cost than dry etching, and damage to the surface of the single crystal substrate can also be suppressed compared to dry etching. Therefore, it is preferable to select the wet etching process as the etching process from the viewpoint of enabling low-cost processing and suppressing damage to the single crystal substrate surface.
  • dry etching can be processed under conditions that do not cause undercuts, as opposed to wet etching that tends to cause undercuts. For this reason, dry etching has better controllability of the satin width than wet etching. Therefore, from the viewpoint of ensuring the controllability of the satin width, it is preferable to select a dry etching process as the etching process.
  • a crystalline film 2 is formed by epitaxial growth on the crystal growth surface of the single crystal substrate 1 on which the satin 1b is formed.
  • the pattern shape of the satin 1b is a cross shape or a lattice shape
  • an n-GaN-based layer and an InGaN-based active layer having a multiple quantum well structure are grown as a crystalline film 2.
  • GaN is grown as the crystalline film 2.
  • a buffer layer is formed in advance on the crystal growth surface of the single crystal substrate 1.
  • a MOCVD (Metal Organic Chemical Vapor Deposition) method is preferable as a growth method for epitaxially growing the crystalline film 2 on a single crystal substrate having a cross-shaped or lattice-shaped pattern on the satin 1b.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • the reason is that the crystalline film 2 must be laminated while changing the composition, such as an n-GaN-based layer and an In-GaN-based active layer, and the composition of the crystalline film is easily changed during epitaxial growth. This is because the MOCVD method.
  • An n-GaN-based layer and an InGaN-based active layer are formed by MOCVD, and a deteriorated crystalline film 2b is formed on the matte 1b formation surface in each of the n-GaN-based layer and the InGaN-based active layer.
  • a monocrystalline film 2a is formed on the satin-free surface 1a.
  • the n-GaN-based layer and the InGaN-based active layer are collectively shown as a crystalline film 2.
  • the HVPE Hadride Vapor Phase Epitaxy
  • MOCVD and MBE Molecular Beam Epitaxy
  • a thick GaN can be grown. This is because it is excellent in density reduction and mass productivity.
  • a deteriorated crystalline film 2b is formed on the satin-finished surface 1b and a single-crystal film 2a is formed on the non-textured surface 1a. The film 2 is grown and formed (see FIG. 8B).
  • FIG. 10 is a graph showing an example of the curvature behavior of the single crystal substrate in the buffer layer and crystalline film 2 formation process.
  • a sapphire substrate is used as the single crystal substrate 1 (hereinafter referred to as necessary).
  • the crystalline film 2 will be described by taking as an example a crystalline film formed by laminating an n-GaN-based layer and an In-GaN-based active layer.
  • FIG. 10 is a graph showing an example of the curvature behavior of the single crystal substrate in the buffer layer and crystalline film 2 formation process.
  • a sapphire substrate is used as the single crystal substrate 1 (hereinafter referred to as necessary).
  • the buffer layer and the crystalline film 2
  • the horizontal axis represents time
  • the vertical axis represents the curvature of the sapphire substrate 1S on the crystal growth surface.
  • the positive direction on the vertical axis means that the sapphire substrate 1S is warped so that the crystal growth surface side is convex
  • the negative direction on the vertical axis indicates that the sapphire substrate 1S is so concave that the crystal growth surface side is concave. It means a warped state.
  • FIG. 13 is a schematic explanatory view for explaining a method of calculating the warpage amount of the single crystal substrate 2 with the crystalline film 2 from the curvature of the single crystal substrate 1 with the crystalline film 2.
  • the curvature radius of the single crystal substrate 1 with the crystalline film 2 is R
  • the warp amount X of the single crystal substrate with the crystalline film 2 having the curvature 1 / R
  • the diameter of the single crystal substrate 1 with the crystalline film 2. Is approximately indicated as D.
  • the sections indicated as (A) to (E) along the horizontal axis in FIG. 10 correspond to the respective processes sequentially performed in the film forming process.
  • the process (A) corresponds to the process of thermally cleaning the crystal growth surface of the sapphire substrate 1S
  • the process (B) corresponds to the process of forming the buffer layer
  • the process (C) corresponds to the n-GaN-based layer.
  • process (D) corresponds to the process of forming the InGaN-based active layer
  • process (E) corresponds to the process of cooling down.
  • the temperature of the sapphire substrate 1S is lower than the temperature during the thermal cleaning process of the crystal growth surface (A), and is usually about 500 to 600 ° C. Maintained at temperature. For this reason, the crystal growth surface warps in a direction (plus side on the vertical axis in FIG. 10) to form a convex surface, and the absolute value of the curvature becomes small.
  • (C) In the process of forming the n-GaN-based layer, the temperature of the sapphire substrate 1S is raised again to about 1000 ° C. to form the n-GaN layer.
  • the crystal growth surface warps in a direction to form a concave surface, and the absolute value of the curvature increases. Further, as the film formation proceeds and the film thickness increases, the absolute value of the curvature increases.
  • the temperature of the sapphire substrate 1S is lowered to about 700 to 800 ° C. to form the InGaN-based active layer.
  • a light-emitting element such as an LED chip is manufactured by performing predetermined post-processing using the sapphire substrate 1S with the crystalline film 2
  • the thickness of the InGaN-based active layer and the In composition in the InGaN-based active layer The uniformity affects the in-plane uniformity of the emission wavelength, and thus affects the manufacturing yield of the light emitting element.
  • the film thickness of the InGaN-based active layer and the uniformity of the In composition in the InGaN-based active layer are affected by the deposition temperature.
  • the curvature of the sapphire substrate 1S during film formation be as close to 0 as possible in order to improve in-plane temperature uniformity of the sapphire substrate 1S.
  • the curvature in the process (D) is maintained in the vicinity of 0.
  • the crystalline film 2 is further separated from the single crystal substrate 1 and separated (see FIG. 8C).
  • the crystalline substrate 2 composed of a thick film can be formed at the time of separation. Accordingly, it is possible to obtain a crystalline film 2 having a thickness of 300 ⁇ m or more and having no cracks.
  • irregularities may be formed on the other surface of the surface of the single crystal film 2a facing the satin-free surface 1a.
  • Etching can be applied as an example to the method of forming the irregular shape on the surface of the single crystalline film 2a.
  • etching treatment dry etching can be used, but wet etching is more preferable. The reason is that damage to the surface of the single crystal substrate 1 can be suppressed as compared with dry etching at a lower cost than dry etching.
  • FIG. 15 shows an example of the single crystal substrate 1 with the crystalline film 2 from which the deteriorated crystalline film 2b has been completely removed by etching, but a desired uneven shape is formed on the surface of the single crystalline film 2a. If so, the deteriorated crystalline film 2b may remain.
  • the side surface of the single crystalline film 2a is exposed, and the side surface is formed so as to be inclined at an angle ⁇ as shown in FIG. Also good.
  • the angle ⁇ is defined as an angle based on the normal direction of the surface of the single crystal substrate 1.
  • the angle ⁇ is equal to or greater than a critical angle ⁇ sin ⁇ 1 (na / n2a) ⁇ determined by the refractive index n2a of the material forming the single crystalline film 2a and the refractive index na of the atmosphere outside the single crystalline film 2a. Set to an angle.
  • the single crystalline film 2a is formed of a material having a refractive index exceeding the refractive index na of the atmosphere.
  • the angle ⁇ is set to 24 degrees or more.
  • the width t of the satin 1b can be set to be more than 0 ⁇ m and 80 ⁇ m or less (more preferably more than 0 ⁇ m and 10 ⁇ m or less).
  • a mask 3 is formed by patterning on a part of the surface of the deteriorated crystalline film 2b of the crystalline film 2 obtained by separating from the single crystal substrate 1. SiO 2 is used as the mask 3 material.
  • the second single crystalline film 2a1 is formed on the surface of the single crystalline film 2a by the HVPE method under conditions equivalent to the epitaxial growth conditions of the crystalline film 2 shown in FIG. A predetermined thickness is formed on the top and on the surface of the mask 3.
  • the second single crystalline film 2a1 does not grow epitaxially on the surface of the mask 3, the second single crystalline film 2a1 grows epitaxially from the surface of the single crystalline film 2a not covered with the mask 3. To do.
  • the second single crystalline film 2a1 is epitaxially grown from the single crystalline film 2a in a direction parallel to the surface of the crystalline film 2 (lateral direction in FIGS. 9A and 9B). To do.
  • the surface of the deteriorated crystalline film 2b on which the mask 3 is not formed is more than the second single crystalline film 2a1.
  • a crystalline film having a poor crystallinity hereinafter referred to as “second deteriorated crystalline film” is epitaxially grown to a predetermined thickness.
  • a mask 3 is formed by patterning on the surface of the second deteriorated crystalline film 2b1 as shown in FIG. 9C.
  • the third single crystal film 2a2 is formed on the surface of the second single crystal film 2a1 and the surface of the mask 3 by the HVPE method under the same conditions as described above.
  • the third single crystalline film 2a2 is epitaxially grown from the second single crystalline film 2a1 not covered with the mask 3. If the growth is further continued, the third single crystalline film 2a2 is epitaxially grown from the single crystalline film 2a1 in a direction parallel to the surface of the crystalline film 2 (lateral direction in FIGS. 9C and 9D). To do.
  • the epitaxial growth process of the single crystalline film and the deteriorated crystalline film with a predetermined thickness is repeated, and the portion where the deteriorated crystalline film is formed is reduced each time the mask is formed.
  • FIG. 9C when the mask is formed, the entire surface of the deteriorated crystalline film is completely covered with the mask.
  • FIG. 9D when the single crystal film (2a2 in FIG. 9D) is epitaxially grown, there is no formation of the mask until the portion where the deteriorated crystal film is formed. And the epitaxial growth process of the deteriorated crystalline film is repeated.
  • the crystalline substrate 4 formed only from the single crystalline film is obtained from the third single crystalline film 2a2.
  • the crystalline substrate 4 at this time has a diameter of 2 inches or more when the substrate having a diameter of 2 inches or more is used as the single crystal substrate 1 and has a thickness of about 500 ⁇ m, and a portion lacking in a crack or a peripheral portion. It exists in the state without.
  • the crystalline film 2 having a thickness of 300 ⁇ m or more is used as an epitaxial growth substrate for the second single crystalline film 2a1 and the second deteriorated crystalline film 2b1, and therefore, as shown in FIG. 15 or FIG. It is assumed that the surface of the single crystalline film 2a is not formed in an uneven shape.
  • Various elements can be manufactured by further performing various post-processes on the single crystal substrate 1 with the crystalline film 2 or the crystalline substrate 4 manufactured through the manufacturing method described above.
  • the crystalline film 2 or the crystalline substrate 4 of the single crystal substrate 1 with the crystalline film 2 is selected from a light emitting element, a photovoltaic element, and a semiconductor element by performing at least a patterning process.
  • At least through an element part forming step for producing an element part that functions as any one element, the element part and the single crystal substrate 1 or the crystalline substrate 4 with the crystalline film 2 having a size substantially corresponding to the element part are obtained.
  • Including elements can be manufactured. Further, when manufacturing the element, in addition to the element part forming process, a polishing process, a division-scheduled line forming process, and a dividing process may be performed in this order as a subsequent process.
  • the element manufacturing method using the single crystal substrate 1 with the crystalline film 2 or the crystalline substrate 4 specifically includes at least sequentially performing the steps (1) to (4) below, An element including the single crystal substrate 1 with the crystalline film 2 or the crystalline substrate 4 having a size approximately corresponding to the element portion can be manufactured.
  • the element part was formed on one side. Polishing step of polishing the surface of the single crystal substrate 1 with the crystalline film 2 with element portion or the crystalline substrate 4 with element portion where the element portion is not formed.
  • an LED or the like can be obtained using the element portion.
  • a light emitting element, a photovoltaic element, or a semiconductor element can be obtained. Therefore, various elements with improved quality and yield can be provided by using the single crystal substrate 1 or the crystalline substrate 4 with the crystalline film 2 having no cracks or lacking peripheral portions.
  • the satin part is used as a line to be divided. It becomes possible to do.
  • the light extraction efficiency of a light emitting element such as an LED can be improved by using a single crystal substrate 1 with a crystalline film 2 having an uneven portion formed on the film surface. This is preferable because it becomes possible.
  • the element manufacturing process by using the single crystal substrate 1 with the crystalline film 2 in which the side surface of the single crystalline film 2 a is more obliquely formed at an angle ⁇ , the outside of the light emitting element called an LED is formed.
  • the probability that light can be extracted can be improved, which is more preferable.
  • Examples 1 to 4 As Examples 1 to 4, the single crystal substrate 1 in which the pattern shape of the satin finish 1b as shown in FIG. 2 is formed perpendicularly and parallel to the orientation flat surface of the single crystal substrate 1 and set in a cross shape 3 shows the curvature behavior of the single crystal substrate 1 when the buffer layer and the crystalline film 2 formed by stacking the n-GaN-based layer and the InGaN-based active layer are epitaxially grown.
  • a single crystal substrate 1 with a crystalline film 2 on which a crystalline film 2 was formed was produced.
  • the curvature of the single crystal substrate 1 after the crystalline film was formed was evaluated. Details of the test conditions and the evaluation results will be described below.
  • a circular sapphire substrate with an orientation flat surface (diameter: 2 inches (50 mm), thickness: 430 ⁇ m) was used.
  • the amount of warpage of the sapphire substrate when no film forming process is performed is within a range of ⁇ 10 ⁇ m.
  • a pear texture 1b having a pattern shape as shown in FIG. 2 was formed on the crystal growth surface of the sapphire substrate.
  • the satin 1b is formed in a cross shape so as to be perpendicular and parallel to the orientation flat surface of the sapphire substrate, and the center of the width of each satin formed perpendicular to and parallel to the orientation flat surface passes through the center point of the sapphire substrate. And each satin 1b intersects each other at 90 degrees.
  • the crystal growth surface of the sapphire substrate was C-plane, and the surface roughness Ra of the portion where the satin 1b was formed on the crystal growth surface was 2 ⁇ m.
  • blasting was used as the method for forming the satin 1b
  • the crystal growth surface of the sapphire substrate was masked by photolithography, and a photoresist was used as the masking material.
  • an abrasive made of an alumina material having an average particle diameter of 20 ⁇ m to 80 ⁇ m was used as the blasting spray material.
  • the crystal growth surface was cleaned in order to remove the spray material on the crystal growth surface.
  • four samples were produced in which the width t of the satin forming portion was changed. The width t was set to 0.1 mm, 0.5 mm, 1.0 mm, and 2.0 mm.
  • the crystalline film 2 has a two-layer structure in which an InGaN-based active layer is formed on an n-GaN-based layer.
  • the specific film formation conditions are as follows, and the processes were performed in the order of (1) to (5) shown below.
  • the film thickness of the crystalline film 2 was 3.908 ⁇ m.
  • FIG. 12 shows a graph in which the ratio of the formation area of the satin 1b to the total area of the sapphire substrate surface (crystal growth surface) is calculated for every 4, and the curvature of the sapphire substrate after the multilayer film is formed with respect to that ratio.
  • Comparative Example 1 Comparative Example 1
  • the difference of Comparative Example 1 from Examples 1 to 4 is that the satin finish 1b is not formed on the sapphire substrate of Comparative Example 1. Since other conditions are the same as those in the first to fourth embodiments, description thereof is omitted.
  • the curvature of the sapphire substrate in Comparative Example 1 was 156.3 km ⁇ 1 .
  • the curvature behavior of Comparative Example 1 was also observed by an in-situ observation method.
  • FIG. 12 shows the curvature of the sapphire substrate after the multilayer film formation in Comparative Example 1. As is clear from FIG. 12, it was found that the comparative example is also plotted on the proportional relationship.
  • Examples 5 to 7 a single crystal in which the pattern shape of the satin finish 1b as shown in FIG. 3 is formed in a cross shape by being formed perpendicularly and parallel to the orientation flat surface of the single crystal substrate 1
  • the curvature behavior of the single crystal substrate 1 when the crystalline film 2 formed by stacking the buffer layer and the n-GaN-based layer and the InGaN-based active layer on the substrate 1 is epitaxially grown is shown.
  • a single crystal substrate 1 with a crystalline film 2 on which a crystalline film 2 was formed was produced.
  • the curvature of the single crystal substrate 1 after the formation of the crystalline film 2 was evaluated. Details of the test conditions and the evaluation results will be described below.
  • a circular sapphire substrate with an orientation flat surface (diameter: 2 inches (50 mm), thickness: 430 ⁇ m) was used.
  • the amount of warpage of the sapphire substrate when no film forming process is performed is within a range of ⁇ 10 ⁇ m.
  • a pear texture 1b having a pattern shape as shown in FIG. 3 was formed on the crystal growth surface of the sapphire substrate.
  • the satin 1b was formed in a cross shape perpendicular to and parallel to the orientation flat surface of the sapphire substrate, and was formed perpendicular and parallel to the orientation flat surface.
  • the crystal growth surface of the sapphire substrate 1S was a C plane, and the surface roughness Ra of the portion where the satin 1b was formed on the crystal growth surface was 0.5 ⁇ m.
  • the crystalline film 2 has a two-layer structure in which an InGaN-based active layer is stacked on an n-GaN-based layer.
  • the specific film formation conditions are as follows, and the processes were performed in the order of (1) to (5) shown below.
  • the film thickness of the crystalline film 2 was 3.908 ⁇ m.
  • FIG. 18 shows a graph in which the ratio of the formation area of the satin 1b to the total area of the surface of the sapphire substrate (crystal growth surface) is calculated every 7 and the curvature of the sapphire substrate after the multilayer film is formed with respect to the ratio.
  • a proportional relationship is established between the ratio of the formation area of the satin 1b to the total area of the crystal growth surface and the curvature of the sapphire substrate after the crystalline film 2 is formed, and the satin 1b It has been found that the curvature of the sapphire substrate after the formation of the crystalline film 2 can be reduced as the formation area increases.
  • Comparative Example 2 Next, Comparative Example 2 will be described.
  • the difference between Comparative Example 2 and Examples 5 to 7 is that the satin finish 1b is not formed on the sapphire substrate of Comparative Example 2. Since other conditions are the same as those in Examples 5 to 7, description thereof is omitted.
  • the curvature of the sapphire substrate in Comparative Example 2 was 156.3 km ⁇ 1 .
  • the curvature behavior of the comparative example was also observed by an in-situ observation method.
  • FIG. 18 shows the curvature of the sapphire substrate after the multilayer film formation in Comparative Example 2. As is apparent from FIG. 18, it was found that Comparative Example 2 is also plotted on the proportional relationship.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Led Devices (AREA)

Abstract

　応力が抑制又は解消された結晶性膜が形成可能なエピタキシャル成長用単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法の提供。　エピタキシャル成長により形成される結晶性膜の成膜に用いられる単結晶基板表面の少なくとも一部の領域に梨地を形成し、次いで、梨地が形成されていない梨地非形成面上に単結晶性膜をエピタキシャル成長により形成すると共に、単結晶基板の梨地形成面上には単結晶性膜よりも結晶性が劣る結晶性膜をエピタキシャル成長により形成して、少なくとも単結晶性膜及び単結晶性膜よりも結晶性が劣る結晶性膜で構成する結晶性膜と、単結晶基板とで、結晶性膜付き単結晶基板を形成する。

Description

単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法
　本発明は、単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法に関するものである。
　窒化ガリウム（ＧａＮ）に代表される窒化物半導体は、バンドギャップが広く、青色系の発光が可能であることから、発光ダイオード（ＬＥＤ）や半導体レーザ（ＬＤ）等に広く用いられている。例えば、ＧａＮを含む青色系ＬＥＤと黄色の発光体とを組み合わせた白色ＬＥＤは、携帯電話等の液晶ディスプレイ（ＬＣＤ）のバックライトとして普及している。又、白色ＬＥＤは、低消費電力及び長寿命などの利点を持っているので、蛍光灯や白熱灯に代わる環境性に優れた光源として期待されており、研究及び開発が盛んに行われている。
　窒化物半導体の結晶性膜は、サファイア基板に代表されるエピタキシャル成長用基板（以下、「成長用基板」）の面上にエピタキシャル成長により成膜形成される。しかしながら、成長用基板と、その成長用基板面上に形成される結晶性膜との間に格子定数差が発生するため、常に応力がかかった状態で結晶性膜が成長用基板面上に形成される。
　この応力により成長用基板及び結晶性膜に大きな反りが発生する。この反りのため、ＬＥＤ等の各素子製造時にフォトリソグラフィ工程により結晶性膜の面上に電極パターンを形成する際に、成長用基板の中央部と周縁部とで露光時に光の焦点距離のずれが発生してしまう。従って、結晶性膜面上にフォトリソグラフィ工程を均一に行うことが困難であり、成長用基板の直径が２インチ以上という大型基板になるほど、フォトリソグラフィ工程のばらつき（不均一性）が顕著になっている。
　ばらつきを防止するために、反りが完全に緩和される温度よりも低い温度で成長用基板及び結晶性膜に熱処理を行い、エピタキシャル成長で生じる反りと反対方向の反りを有する成長用基板を作製することが考案されている（例えば、特許文献１を参照）。
　又、自立可能な厚さを有する結晶性膜を、成長用基板の面上にエピタキシャル成長により成膜形成すると、その結晶性膜に発生する応力に起因して、結晶性膜にクラックが発生するが、そのクラックを抑制する方法として、成長用基板表面にマスク材を格子状に形成し、結晶性膜のエピタキシャル形成領域を、各々独立した小さな領域とする結晶性膜の製造方法が発明されている（例えば、特許文献２を参照）。
　特許文献２には、クラックと貫通転位を同時に抑制する窒化物半導体膜の製造方法が開示されている。図１４に示すように特許文献２では、窒化物半導体膜がエピタキシャル成長しない酸化シリコンマスク材１００を格子状に形成し、成長用基板１０１表面を各々分離して露出させることで、エピタキシャル成長領域を各々独立した小さな領域とすることが開示されている。ここに主として単結晶から成る反応防止層１０２を形成し、製造工程中に応力と熱による成長用基板１０１と、上層の窒化物半導体膜１０３との間での化学反応が起きないようにしている。
　この後、２つの異なる温度範囲で、同一又は異なる組成の窒化物半導体膜を交互に形成した歪み緩和層１０４を形成することで、成長用基板１０１と窒化物半導体膜１０３との応力を緩和することが出来るので、窒化物半導体膜１０３でのクラック発生を抑制することが可能となる。
特開２００４－１６８６２２号公報 特開２００２－２９９２５２号公報
　しかしながら、特許文献１開示の方法に従い、予め反りが完全に緩和されるよりも低い温度で熱処理を行い、エピタキシャル成長時に生じる反りを打ち消すような反り、即ちエピタキシャル成長時に発生する反りと反対方向の反りを有する成長用基板を作製するには、熱処理前に成長用基板の歪み測定を行い、歪み量に応じて熱処理温度を変更する必要があり、量産に適さず基板コストの増大を招いてしまう。加えて、エピタキシャル成長時の温度は通常、熱処理温度よりも高く、故意に残留させた歪みがエピタキシャル成長中に緩和されるため、エピタキシャル成長後に目的の反り量の成長用基板及び結晶性膜を得ることは非常に困難であり、エピタキシャル成長後に成長用基板及び結晶性膜に反りが残存してしまう。従って、成長用基板裏面のラップ処理のために成長用基板を研磨盤に貼り付けようとしても、反りのために大きな圧力で成長用基板及び結晶性膜を研磨盤に押さえ付けなければならず、その圧力により成長用基板及び結晶性膜にクラックが発生してしまう。
　又、特許文献２のような従来の窒化物半導体膜の製造方法では、１０ｍｍ角程度の小さな単一の窒化物半導体膜であれば形成可能であるが、窒化物半導体膜の寸法が小さすぎるため、量産性を考慮すると例えば２インチ以上という比較的大きな寸法の窒化物半導体膜の形成が望まれている。
　本発明は上記課題に基づいてなされたものであり、本発明の目的は応力が抑制又は解消された結晶性膜が形成可能なエピタキシャル成長用単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法を提供することである。
　上記課題は以下の本発明により達成される。即ち、
　本発明の単結晶基板は、単結晶基板の表面の少なくとも一部の領域に梨地が形成されていることを特徴とする。
　更に本発明の単結晶基板の一実施形態は、梨地が単結晶基板表面に、ストライプ形状、十字形状、格子形状、複数の多角形を配置した形状、同心円状、螺旋形状、及び単結晶基板の中心点を通る直線に対して線対称又は点対称な形状、の何れかで形成されていることが好ましい。
　更に本発明の単結晶基板の他の実施形態は、梨地が不連続に単結晶基板表面に形成されていることが好ましい。
　更に本発明の単結晶基板の他の実施形態は、梨地が相互に独立した複数の部分に亘って単結晶基板表面に形成されていることが好ましい。
　更に本発明の単結晶基板の他の実施形態は、直径が２インチ以上であることが好ましい。
　更に本発明の単結晶基板の他の実施形態は、梨地の幅が、０μｍ超かつ８０μｍ以下であることが好ましい。
　更に本発明の単結晶基板の他の実施形態は、梨地の幅が、０μｍ超かつ１０μｍ以下であることが好ましい。
　更に本発明の単結晶基板の他の実施形態は、単結晶基板表面の全面積に占める梨地の形成されている領域の面積が０％超かつ５０％以下の範囲内であることが好ましい。
　更に本発明の結晶性膜付き単結晶基板は、
　梨地が形成されていない梨地非形成面上に単結晶性膜が形成されていると共に、
　梨地形成面上には単結晶性膜よりも結晶性が劣る結晶性膜が形成され、
　更に、少なくとも単結晶性膜及び単結晶性膜よりも結晶性が劣る結晶性膜で構成される結晶性膜と、単結晶基板とで形成されていることを特徴とする。
　更に本発明の結晶性膜付き単結晶基板の一実施形態は、単結晶性膜及び単結晶性膜よりも結晶性が劣る結晶性膜が、窒化物半導体膜であることが好ましい。
　更に本発明の結晶性膜付き単結晶基板の他の実施形態は、単結晶基板の材料がサファイアであることが好ましい。
　更に本発明の結晶性膜付き単結晶基板の他の実施形態は、梨地非形成面に面する単結晶性膜表面の他方の表面に、凹凸が形成されていることが好ましい。
　更に本発明の結晶性膜付き単結晶基板の他の実施形態は、
　単結晶性膜の側面が、単結晶性膜の材料の屈折率と、単結晶性膜外部の大気の屈折率とで決定する臨界角以上の角度（但し、臨界角は単結晶基板表面の法線方向を基準とした角度）で傾斜して形成されていることが好ましい。
　更に本発明の結晶性膜は、単結晶性膜及び単結晶性膜よりも結晶性が劣る結晶性膜で形成され、単結晶性膜及び単結晶性膜よりも結晶性が劣る結晶性膜の膜厚が３００μｍ以上であることを特徴とする。
　又、本発明に係る結晶性膜付き単結晶基板の製造方法は、エピタキシャル成長により形成される結晶性膜の成膜に用いられる単結晶基板の、基板表面の少なくとも一部の領域に梨地を形成し、
　次いで、梨地が形成されていない梨地非形成面上に単結晶性膜をエピタキシャル成長により形成すると共に、単結晶基板の梨地形成面上には単結晶性膜よりも結晶性が劣る結晶性膜をエピタキシャル成長により形成して、
　少なくとも単結晶性膜及び単結晶性膜よりも結晶性が劣る結晶性膜で構成する結晶性膜と、単結晶基板とで結晶性膜付き単結晶基板を形成することを特徴とする。
　更に本発明に係る結晶性膜付き単結晶基板の製造方法の一実施形態は、単結晶基板表面に、ストライプ形状、十字形状、格子形状、複数の多角形を配置した形状、同心円状、螺旋形状、及び単結晶基板の中心点を通る直線に対して線対称又は点対称な形状、の何れかで梨地を形成することが好ましい。
　更に本発明に係る結晶性膜付き単結晶基板の製造方法の他の実施形態は、梨地を不連続に単結晶基板表面に形成することが好ましい。
　更に本発明に係る結晶性膜付き単結晶基板の製造方法の他の実施形態は、梨地を相互に独立した複数の部分に亘って単結晶基板表面に形成することが好ましい。
　更に本発明に係る結晶性膜付き単結晶基板の製造方法の他の実施形態は、単結晶基板として、直径が２インチ以上の単結晶基板を用いることが好ましい。
　更に本発明に係る結晶性膜付き単結晶基板の製造方法の他の実施形態は、単結晶性膜及び単結晶性膜よりも結晶性が劣る結晶性膜を、窒化物半導体膜とすることが好ましい。
　更に本発明に係る結晶性膜付き単結晶基板の製造方法の他の実施形態は、単結晶基板の材料をサファイアとすることが好ましい。
　更に本発明に係る結晶性膜付き単結晶基板の製造方法の他の実施形態は、梨地非形成面に面する単結晶性膜表面の他方の表面に、エッチングにより凹凸を形成することが好ましい。
　更に本発明に係る結晶性膜付き単結晶基板の製造方法の他の実施形態は、エッチングがウエットエッチングであることが好ましい。
　更に本発明に係る結晶性膜付き単結晶基板の製造方法の他の実施形態は、
　エッチングにより、単結晶性膜よりも結晶性が劣る結晶性膜の少なくとも一部を除去することで、単結晶性膜の側面を露出し、
　側面を、単結晶性膜の材料の屈折率と、単結晶性膜外部の大気の屈折率とで決定する臨界角以上の角度（但し、臨界角は単結晶基板表面の法線方向を基準とした角度）で傾斜して形成することが好ましい。
　更に本発明に係る結晶性膜付き単結晶基板の製造方法の他の実施形態は、梨地を０μｍ超かつ８０μｍ以下の幅で形成することが好ましい。
　更に本発明に係る結晶性膜付き単結晶基板の製造方法の他の実施形態は、梨地を０μｍ超かつ１０μｍ以下の幅で形成することが好ましい。
　更に本発明に係る結晶性膜付き単結晶基板の製造方法の他の実施形態は、単結晶基板表面の全面積に占める梨地の形成されている領域の面積が０％超かつ５０％以下の範囲内であることが好ましい。
　更に本発明に係る結晶性基板の製造方法は、結晶性膜付き単結晶基板の製造方法により製造された結晶性膜の単結晶性膜よりも結晶性が劣る結晶性膜表面の一部にマスクを形成後、
　単結晶性膜表面上及びマスク表面上に第２の単結晶性膜を形成すると共に、
マスク非形成の単結晶性膜よりも結晶性が劣る結晶性膜表面上に、第２の単結晶性膜よりも結晶性が劣る結晶性膜を形成し、
　所定の厚さまで第２の単結晶性膜及び第２の単結晶性膜よりも結晶性が劣る結晶性膜を形成後、
　以下、マスクの形成から所定の厚さでの単結晶性膜及び単結晶性膜よりも結晶性が劣る結晶性膜形成工程を繰り返すことにより、
単結晶性膜よりも結晶性が劣る結晶性膜の形成箇所をマスクの形成の度に縮小していき、
　単結晶性膜よりも結晶性が劣る結晶性膜の形成箇所を皆無として、単結晶性膜のみから形成される結晶性基板を形成することを特徴とする。
　更に本発明に係る素子製造方法は、結晶性膜付き単結晶基板の製造方法により結晶性膜付き単結晶基板を製造し、
　更に、その結晶性膜に対して少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか１つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、
　素子部分と素子部分に略対応するサイズを有する結晶性膜付き単結晶基板とを含む素子を製造することを特徴とする。
　又、本発明に係る素子製造方法の他の実施形態は、結晶性基板の製造方法により結晶性基板を製造し、
　更に、結晶性基板に対して少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか１つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、
　素子部分と素子部分に略対応するサイズを有する結晶性基板とを含む素子を製造することを特徴とする。
　又、本発明に係る素子製造方法の他の実施形態は、結晶性膜付き単結晶基板の製造方法により結晶性膜付き単結晶基板を製造し、
　更に、その結晶性膜に対して少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか１つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、
　素子部分と素子部分に略対応するサイズを有する結晶性膜付き単結晶基板とを含む素子を製造することを特徴とする。
　以上に説明したように本発明によれば、応力が抑制又は解消された結晶性膜が形成可能なエピタキシャル成長用単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法を提供することができる。
　なお、請求項１，４，９，１０，１６，１９及び３４に記載の発明によれば、エピタキシャル成長用の単結晶基板表面に梨地形成面と梨地非形成面とが設けられる。このため、たとえば、成膜形成する結晶性膜にも単結晶性膜部分と、単結晶性膜よりも結晶性が劣る結晶性膜部分を設けることが可能となる。ここで、単結晶性膜よりも結晶性が劣る結晶性膜を結晶性膜に部分的に設けることで、単結晶基板との格子定数差及び熱膨張値差に起因して結晶性膜全体に発生する内部応力を、単結晶性膜よりも結晶性が劣る結晶性膜部分から結晶性膜の外部へと開放することが可能となる。
　内部応力を結晶性膜の外部へと開放することにより、結晶性膜の反り量が減少又は皆無となり、各素子製造時のフォトリソグラフィ工程の均一性が改善され、又、結晶性膜内部でのクラックの発生が防止される。更に請求項５，６，２０，２１に記載の発明によれば、反り量の減少又は解消により、単結晶基板に直径２インチ以上の大口径の基板を用いて結晶性膜を成膜形成することが可能となるので、一度の成膜工程で２インチ以上という大口径の結晶性膜を形成することが可能となり、量産性の向上を図ることが出来る。
　更に請求項２，１７に記載の発明によれば、単結晶基板表面における梨地形成部分のパターン形状を、単結晶基板の中心点を通る直線に対し点対称に形成することにより、結晶性膜の全面に亘って均一に内部応力を開放させることが可能となる。又、パターン形状を、ストライプ形状、螺旋形状、線対称なパターンとすることにより、結晶性膜の内部応力の開放に縦横方向で偏りを持たせることも可能となる。
　更に請求項３，１８に記載の発明によれば、パターン形状として、単結晶基板の平面方向において梨地形成部分を、不連続となるように部分的に離して形成することにより、結晶性膜を形成後、単結晶基板及び結晶性膜から成る結晶性膜付き単結晶基板を切断する際に、梨地形成部分を横断すること無く、切断線を直線状として切断することが出来る。従って、結晶性膜付き単結晶基板の切断工程を簡略化することが可能になると共に、結晶性膜における単結晶性膜部分を大面積で切り出すことが出来る。
　更に請求項７，３２に記載の発明によれば、梨地の幅を０μｍ超かつ８０μｍ以下に設定することにより、単結晶基板面上における梨地部分の占める面積を抑えて発光素子，光発電素子，半導体素子等の素子の作製個数の減少を抑えられると共に、素子部分を作製後に、単結晶基板ごと素子を１チップずつ分割する際に、梨地を分割ラインとして使用することが可能となる。更に請求項８，３３に記載の発明よれば、梨地の幅を０μｍ超かつ１０μｍ以下に設定することにより、単結晶基板面上における梨地部分の占める面積が更に抑えられるので、単結晶基板面上における梨地部分の占める面積を更に抑えて、素子の作製個数を増加させることが出来る。
　更に請求項１１，２２，２３に記載の発明によれば、単結晶性膜及び単結晶性膜よりも結晶性が劣る結晶性膜を窒化物半導体膜とすることにより、クラックが解消された窒化物半導体膜を得ることが出来る。
　更に請求項１２，２４，２５に記載の発明によれば、単結晶基板の材料としてサファイア（Ａｌ２Ｏ３）を選択することが、結晶性膜がＧａＮの場合、単結晶基板の格子定数がＧａＮの膜厚が増加するにつれて徐々に変化して緩和されていく効果を有するため好ましい。
　更に請求項１３，２６，２７に記載の発明によれば、結晶性膜付き単結晶基板において、梨地非形成面に面する単結晶性膜表面の他方の表面を凹凸状とすることにより、ＬＥＤと云った発光素子の光取出効率を向上させることが可能となる。
　更に請求項２８，２９に記載の発明によれば、単結晶性膜表面の凹凸形状の形成方法としてウエットエッチングを選択することにより、低コスト処理が可能で、単結晶基板表面に与える損傷も抑制することが出来る。
　更に請求項１４，３０，３１に記載の発明によれば、単結晶性膜側面を、臨界角以上の角度で傾斜するように形成し、臨界角以上の入射角をもつ光を単結晶性膜側面と単結晶性膜表面とで複数回反射させることで、外部へ取り出しできる確率を向上させることができる。
　更に請求項１５に記載の発明によれば、エピタキシャル成長により自立可能な３００μｍ以上の膜厚まで結晶性膜を形成することにより、自立可能な厚みを有しクラックが皆無な結晶性膜を得ることが可能となる。
　又、請求項３５，３６，３７，３８に記載の発明によれば、本発明の結晶性膜から結晶性基板を製造しその結晶性基板を使用、若しくは結晶性膜付き単結晶基板を使用して素子部分を作製して、その素子部分を用いて発光素子、光発電素子、半導体素子の何れかの素子を得ることにより、品質及び歩留まりの向上した各種素子を提供することが出来る。
本発明の実施の形態に係る単結晶基板の一例を示す模式図である。ここで、図１（Ａ）は、単結晶基板の側面図であり、図１（Ｂ）は、図１（Ａ）に示す単結晶基板を用いて作製された、本発明の実施の形態に係る結晶性膜付き単結晶基板の側面図である。 本発明の実施の形態に係る単結晶基板表面における梨地形状の一例を示す、単結晶基板の平面図である。 本発明の実施の形態に係る単結晶基板表面における梨地形状の他の一例を示す、単結晶基板の平面図である。 本発明の実施の形態に係る単結晶基板表面における梨地形状の更に他の一例を示す、単結晶基板の平面図である。 本発明の実施の形態に係る単結晶基板表面における梨地形状の更に他の一例を示す、単結晶基板の平面図である。 本発明の実施の形態に係る単結晶基板表面における梨地形状の更に他の一例を示す、単結晶基板の平面図である。 図６に示す単結晶基板の切断状態を示す、単結晶基板の平面図である。 本発明の実施の形態に係る単結晶基板を用いて作製される結晶性膜の作製工程を模式的に示す側面図である。ここで、図８（Ａ）は、梨地面および梨地非形成面が設けられた単結晶基板を示す図であり、図８（Ｂ）は、図８（Ａ）に示す単結晶基板表面に結晶性膜が設けられた状態を示す図であり、図８（Ｃ）は、図８（Ｂ）に示す結晶性膜が設けられた単結晶基板から、結晶性膜を分離した状態を示す図である。 図８の工程で作製された結晶性膜を用いて作製される、結晶性基板の作製工程を模式的に示す側面図である。ここで、図９（Ａ）は、図８に示す結晶性膜の表面にマスクをパターニング形成した状態を示す図であり、図９（Ｂ）は、図９（Ａ）に示すマスクが設けられた結晶性膜の表面に、第二の単結晶性膜および第二の劣化結晶性膜が形成された状態を示す図である。また、図９（Ｃ）は、図９（Ｂ）に示す第二の劣化結晶性膜上にマスクをパターニング形成した状態を示す図であり、図９（Ｄ）は、図９（Ｃ）に示す第二の単結晶性膜およびマスクの表面を覆うように第三の単結晶膜を形成した状態を示す図である。 バッファ層及び結晶性膜の成膜工程における単結晶基板の曲率挙動の一例を示すグラフである。 梨地形成部分の幅を変更したサンプル毎の多層膜成膜工程におけるサファイア基板の曲率挙動の測定結果グラフである。 図１１のサンプル毎の、梨地形成部分面積比に対する多層膜成膜後のサファイア基板の曲率を示すグラフである。 結晶性膜付き単結晶基板の曲率から、結晶性膜付き単結晶基板の反り量を計算する方法を説明する模式説明図である。 従来の窒化物半導体膜の製造方法の一例を示す断面図である。 本発明の実施の形態に係るに係る結晶性膜付き単結晶基板の変更例を示す側面図である。 本発明の実施の形態に係るに係る結晶性膜付き単結晶基板の更に他の変更例を示す側面図である。 梨地形成部分の幅を変更したサンプル毎の多層膜成膜工程におけるサファイア基板の曲率挙動の測定結果グラフである。 図１７サンプル毎の、梨地形成部分面積比に対する多層膜成膜後のサファイア基板の曲率を示すグラフである。
　以下に、本発明の実施の形態に係るエピタキシャル成長用単結晶基板及び結晶性膜付き単結晶基板と、それらの製造方法を図１～図８を参照して説明する。図１（Ａ）は、本発明に係るエピタキシャル成長用単結晶基板（以下、「単結晶基板」と云う。）を模式的に示す側面図である。図１（Ａ）に示す単結晶基板１は結晶性の膜（以下、「結晶性膜」と云う。）の成膜に用いられ、その結晶成長面表面、すなわち、単結晶基板１の一方の表面の少なくとも一部の領域に梨地（梨地面、あるいは、粗面）１ｂが形成される。この場合、結晶成長面表面の全面積の０％超かつ５０％以下の範囲内で、部分的に梨地１ｂが形成されることが好ましい。
　ここで、結晶成長面とは、梨地１ｂを形成する前の状態の単結晶基板において表面粗さＲａが１ｎｍ以下である面を意味する。この結晶成長面は、通常、単結晶基板の一方の面にのみ設けられる。なお、結晶成長面の表面粗さＲａは０．１ｎｍ以下であることが好ましく、表面粗さＲａは小さいほどより好ましい。また、梨地とは、単結晶基板１表面において、表面粗さＲａが１００ｎｍ以上に加工された面上部分を指すものとする。梨地１ｂは、例えばブラスト加工やエッチング加工により単結晶基板１表面に部分的に形成される。なお、梨地１ｂの表面粗さＲａは、１００ｎｍ以上であれば特に限定されないが、５００ｎｍ～２０００ｎｍの範囲内であることが好ましい。
　なお、本願明細書において、表面粗さＲａとは、ＪＩＳ　Ｂ　０６０１－２００１により定められる算術平均粗さを意味し、ＡＦＭ（原子間力顕微鏡）より、以下の条件で測定した値を意味する。
測定モード：ダイナミックフォースモードまたはタッピングモード
測定エリア：４μｍ×４μｍ四方
カンチレバーの先端径：１０ｎｍ以下
スキャンライン数：５１２（４μｍ当たり５１２本）
スキャン速度：０．３Ｈｚ（１ライン当たり０．３秒）
　更に、図１（Ｂ）に示されるように、単結晶基板１の結晶成長面の面上に結晶性膜２をエピタキシャル成長により成膜形成する。梨地１ｂが形成されていない単結晶基板１の面（梨地非形成面１ａ）上には単結晶性の膜（以下、「単結晶性膜」と云う）２ａが形成されると共に、単結晶基板１の梨地形成面上（図１（Ａ）の１ｂ部分）には単結晶性膜２ａよりも結晶性が劣る結晶性膜（以下、必要に応じて単に「劣化結晶性膜」と云う）２ｂが形成される。なお本発明における結晶性の優劣の定義としては、同一の原子もしくは分子団が一定の規則で三次元に配列している状態から、点状，線状もしくは面状に、更に乱れたものを結晶性が劣った状態とする。すなわち、劣化結晶性膜２ｂは、単結晶性膜２ａに比べて原子もしくは分子団の三次元配列が点状，線状もしくは面状で更に乱れた状態であることを意味する。単結晶性膜２ａ及び劣化結晶性膜２ｂの一例としては窒化物半導体膜が挙げられ、より詳しい例としてはＧａＮ系半導体に代表されるＩＩＩ族窒化物系化合物半導体が挙げられる。なお、劣化結晶性膜２ｂとしては、たとえば、多結晶膜が挙げられる。
　このように、単結晶基板１表面に梨地１ｂ形成面と梨地非形成面（平滑面）１ａをそれぞれ設けることで、成膜形成する結晶性膜２にも単結晶性膜２ａ部分と劣化結晶性膜２ｂ部分を設けることが可能となる。このように劣化結晶性膜２ｂを結晶性膜２に部分的に設けることで、単結晶基板１との格子定数差及び熱膨張値差に起因して結晶性膜２全体に発生する内部応力を、劣化結晶性膜２ｂ部分から結晶性膜２の外部へと開放することが可能となる。従って、結晶性膜２の反り量が減少又は皆無となり、従来技術のような各素子製造時のフォトリソグラフィ工程の均一性が改善され、また結晶性膜２内部でのクラックの発生が防止される。反り量が減少されることで結晶性膜２ができるだけ平坦な状態に近づくことが基本的に望ましいが、結晶性膜２の成膜に起因して生じた、単結晶基板１及び結晶性膜２の反りの向きは同じままで、反り量の程度が多少小さくなっているだけでも良い。　　　　　　
　更に、反り量の減少又は解消により、単結晶基板１に直径２インチ以上の大口径の基板を用いて結晶性膜２を成膜形成することが可能となるので、一度の成膜工程で２インチ以上という大口径の結晶性膜を形成することが可能となり、量産性の向上を図ることが出来る。なお本発明における反り量とは、単結晶基板１及び結晶性膜２の厚み方向において、単結晶基板１又は結晶性膜２の周辺部と中心部の距離を指すものとする。
　更に、単結晶性膜２ａ及び劣化結晶性膜２ｂを窒化物半導体膜とすることにより、クラックが解消された窒化物半導体膜を得ることが出来る。
　単結晶基板１の材料としてサファイア（Ａｌ２Ｏ３）を選択することが、結晶性膜２がＧａＮの場合、単結晶基板１の格子定数がＧａＮの膜厚が増加するにつれて徐々に変化して緩和されていく効果を有するため、好ましい。
　単結晶基板１の結晶成長面全面積に対する、梨地１ｂの形成面積を０％超かつ５０％以下と設定することが好ましい理由は、５０％を超えると単結晶性膜２ａの面積が劣化結晶性膜２ｂ面積よりも小さくなり、単結晶性の結晶性膜２の形成効率が低下して望ましくないためである。更に０％超と設定した理由は、０％を含めるように設定すると、結晶成長面に梨地１ｂを形成しない単結晶基板１も本発明に含まれることになるため、必ず結晶成長面に梨地１ｂを形成し、結晶性膜２の内部応力を外部に開放させるため、０％超とした。
　単結晶基板１の結晶成長面には、梨地１ｂを形成する前に予め研磨が施されており、この研磨は結晶成長面がエピタキシャル成長可能な程度まで平滑となるように行われれば良い。エピタキシャル成長可能な程度の目安としては、表面粗さＲａ＝１ｎｍ以下に形成することが好ましい。
　単結晶基板１の表面における梨地１ｂの形成部分のパターン形状としては、例えば図２に示すように、梨地１ｂが単線状に形成された部分が、単結晶基板１のオリフラ面に対して垂直及び平行に形成された十字形状、図３に示すように複数の単線状の梨地１ｂをオリフラ面に対して垂直及び平行に形成した格子形状、又は図４に示すように複数の単線状の梨地１ｂによって複数の多角形を配置した形状（図４では六角形）、またはリング状に形成した梨地１ｂの形成部分を複数，単結晶基板１の表面の中心点を中心として同心状に配置した同心円状などで形成する。
　パターン形状は、結晶性膜２の反り状態の対称性に影響を与えるため、結晶性膜２の全面に亘って均一に内部応力を開放したい場合には、図２～図４又は同心円状のように、パターン形状の平面形状が単結晶基板１の中心点を通る直線に対して、点対称であることが好ましい。
　なお、パターン形状は各パターンに限定されず、結晶性膜２の反り量又は反り形状を考慮して、単結晶基板１のオリフラ面に対して垂直となるように、複数の単線状の梨地を形成したストライプ形状、梨地を螺旋状に形成した螺旋形状、又は単結晶基板１の中心点を通る直線に対して線対称なパターンに設定しても良い。ストライプ形状、螺旋形状、線対称なパターンでは、結晶性膜２の内部応力の開放に縦横方向で偏りを持たせることも可能となる。
　又は図５に示すように、単結晶基板１の表面において各々の梨地１ｂの形成部分が、相互に独立した複数の円形状部分となるように形成しても良い。図５のパターン形状の場合、梨地１ｂの形成部分は単結晶基板１の平面方向に亘って、明らかな偏りが生じないように形成することが、結晶性膜２の全面に亘る内部応力の均一な緩和又は解消という点で好ましい。従って、図５のように、パターン形状の平面形状が単結晶基板１の中心点を通る直線に対して、点対称であることが好ましい。
　結晶性膜２を成膜形成する単結晶基板１がサファイアの場合、その結晶成長面として好ましくはＣ面であるが、これに限定されず、Ｒ面、Ｍ面、Ａ面など、Ｃ面以外の面も使用可能である。なお、結晶成長面はＣ面に対して僅かに傾斜していても良い。又、Ｃ面の傾斜方向としてはｍ軸方向又はａ軸方向が挙げられるが、これに限定されない。
　更に、パターン形状としては、図６に示したように単結晶基板１の平面方向において梨地１ｂの形成部分を、不連続となるように部分的に離して形成しても良い。図６では一例として、図２に示した十字形状のパターン形状が不連続となった梨地１ｂ形成パターンを示す。
　図６に示すように梨地１ｂの形成部分を不連続に形成することにより、結晶性膜２を形成後、少なくとも単結晶基板１及び結晶性膜２から形成される結晶性膜付き単結晶基板を切断する際に、図７に一点鎖線で示すように梨地１ｂの形成部分を横断すること無く、切断線を直線状として切断することが出来る。従って、結晶性膜付き単結晶基板の切断工程を簡略化することが可能になると共に、結晶性膜２における単結晶性膜２ａの部分を大面積で切り出すことが出来る。なお、不連続なパターン形状としては、図６に示すような十字形状を基にしたパターン形状のみならず、図３や図４の各パターン形状、又はストライプ形状、同心円状、螺旋形状、線対称又は点対称な形状を基にしても良い。
　更に、梨地１ｂの形成部分の幅ｔ（図２乃至図４参照）は、単結晶基板１の表面（結晶成長面）の全面積に対する梨地１ｂの形成面積の割合が低下し過ぎて、結晶性膜２の内部応力を充分に外部へと開放することが困難になり、結晶性膜２の反り量が過大になって結晶性膜２内部にクラックが発生しない程度とする。
　なお幅ｔの上限としては、単結晶基板１の直径を拡大した時に、拡大前の梨地非形成面１ａの面積以上を確保できる寸法とする。
　幅ｔを０μｍ超かつ８０μｍ以下に設定することにより、単結晶基板１の面上における梨地１ｂ部分の占める面積を抑えて発光素子，光発電素子，半導体素子等の素子の作製個数の減少が抑えられると共に、素子部分を作製後に、単結晶基板ごと素子を１チップずつ分割する際に、梨地１ｂを分割ラインとして使用することが可能となる。更に、幅ｔを０μｍ超かつ１０μｍ以下に設定することにより、単結晶基板１の面上における梨地１ｂ部分の占める面積が更に抑えられるので、単結晶基板１の面上における梨地１ｂ部分の占める面積を抑えて、素子の作製個数を増加させられ、より好ましい。
　次に、本発明に係る結晶性膜付き単結晶基板の製造方法について、図８を参照して説明する。始めに単結晶基板の結晶成長面に研磨を施す。この研磨は結晶成長面がエピタキシャル成長可能な程度になるまで平滑となるように行われれば良い。エピタキシャル成長可能な程度の目安としては、表面粗さＲａ＝１ｎｍ以下に形成することが好ましい。
　更に、単結晶基板のサーマルクリーニングを行い、引き続いて図８（Ａ）に示すように、単結晶基板１の結晶成長面全面積の０％超かつ５０％以下の範囲内で、結晶成長面の表面に梨地１ｂを形成する。梨地１ｂの形成には、ブラスト加工やエッチング加工が用いられる。ブラスト加工を例にして更に詳述すると、まず結晶成長面にマスキングを施し、梨地１ｂ形成部分のみに選択的にブラスト加工を行って結晶成長面上に梨地１ｂを形成する。噴射材にはアルミナや炭化硅素等の材料で、平均粒径５～４０μｍを有する研磨材を使用する。ブラスト加工は熱発生の少ないサブμｍオーダーで加工が進行するため、単結晶基板１のチッピング、クラック等の発生を極めて少なくすることができ、梨地１ｂ形成法として好適である。ブラスト加工後には結晶成長面の噴射材を除去するため、結晶成長面の洗浄を行う。
　梨地１ｂ形成部分の面粗さＲａは、劣化結晶性膜２ｂの結晶成長性を考慮して、約１００ｎｍ以上の範囲内に設定することが好ましい。
　幅ｔを０μｍ超かつ８０μｍ以下に設定する方法を以下に示す。最初に、一方の基板表面に梨地１ｂの部分が全く形成されていない単結晶基板を用意する。次に、この基板表面にスパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等の各種の気相成膜法あるいはスピンコート法、メッキ法、ゾルゲル法等の各種液相成膜法により、ＳｉＯ２膜、Ｎｉ膜等のマスキング膜を成膜し、更にそのマスキング膜上にスピンコートによりポジ型のレジスト膜を積層成膜する。
　次にマスクアライナーを使って、フォトリソグラフィによりレジスト膜をパターニング処理する。この時のパターン形状が梨地１ｂのパターン形状となるため、レジスト膜のパターン形状の幅を、たとえば、０μｍ超かつ８０μｍ以下（更に好ましくは、０μｍ超かつ１０μｍ以下）に設定する。次にマスクアライナーによりマスキング膜上にパターン形状を転写（レジスト膜を露光・現像）する。次に、エッチングによりマスキング膜にパターニング処理を施した後、さらに、レジスト膜を除去する。更に、パターニング処理されたマスキング膜をマスク材にしてエッチングにより、パターン形状に沿って単結晶基板表面に梨地１ｂを形成する。そして、その後マスキング膜を除去すれば良い。
　なお、マスキング膜及び単結晶基板表面のエッチング処理としてはドライエッチングおよびウエットエッチングのいずれも利用することができる。ここで、ウエットエッチングはドライエッチングに比べて、低コストで単結晶基板の梨地１ｂの形成処理が可能で、単結晶基板表面に与える損傷も、ドライエッチングに比べて抑制することができる。したがって、低コスト処理が可能である観点や単結晶基板表面に与える損傷抑制の観点からは、エッチング処理としてウエットエッチング処理を選択することが好ましい。一方、アンダーカットが生じ易いウエットエッチングに対して、ドライエッチングはアンダーカットを生じない条件で加工が可能である。このため、ドライエッチングは、ウエットエッチングよりも、梨地幅のコントロール性がよい。したがって、梨地幅のコントロール性を確保する観点からは、エッチング処理として、ドライエッチング処理を選択することが好ましい。
　続いて、梨地１ｂが形成された単結晶基板１の結晶成長面上に、エピタキシャル成長により結晶性膜２を成膜する。梨地１ｂのパターン形状が十字形状や格子形状の場合は、結晶性膜２として、ｎ－ＧａＮ系層及び多重量子井戸構造を有するＩｎＧａＮ系活性層を積層状に成長させる。又、梨地１ｂのパターン形状が図５に示すようなパターン形状の場合は、結晶性膜２としてＧａＮを成長させる。ｎ－ＧａＮ系層及びＩｎＧａＮ系活性層を成長させる場合は、単結晶基板１の結晶成長面上には予めバッファ層を成膜形成する。
　梨地１ｂのパターン形状が十字形状や格子形状の単結晶基板に結晶性膜２をエピタキシャル成長させる成長法としては、ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法が好ましい。その理由は、ｎ－ＧａＮ系層及びＩｎ－ＧａＮ系活性層というように組成を変更しながら結晶性膜２を積層形成しなければならず、エピタキシャル成長時に結晶性膜の組成を変更し易いのはＭＯＣＶＤ法だからである。ＭＯＣＶＤ法によりｎ－ＧａＮ系層とＩｎＧａＮ系活性層が積層形成され、更にｎ－ＧａＮ系層とＩｎＧａＮ系活性層にはそれぞれ、梨地１ｂ形成面上には劣化結晶性膜２ｂが形成されると共に、梨地非形成面１ａ上には単結晶性膜２ａが形成される。図８（Ｂ）ではｎ－ＧａＮ系層とＩｎＧａＮ系活性層をまとめて結晶性膜２で示している。
　一方、自立可能な厚さのＧａＮをエピタキシャル成長させる成長法としては、ＨＶＰＥ（Ｈｙｄｒｉｄｅ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）法が好ましい。その理由は、複雑な工程を行うことなく成膜可能であり、ＭＯＣＶＤ法やＭＢＥ（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法に比べて高い成長速度を達成できて厚いＧａＮを成長させることが出来ると共に、ＧａＮの欠陥密度の減少と量産性に優れるからである。ＨＶＰＥ法により、梨地１ｂ形成面上には劣化結晶性膜２ｂが形成されると共に、梨地非形成面１ａの上には単結晶性膜２ａが形成され、自立可能な厚さ３００μｍ以上の結晶性膜２が成長形成される（図８（Ｂ）参照）。
　図１０は、バッファ層及び結晶性膜２の成膜工程における単結晶基板の曲率挙動の一例を示すグラフであり、具体的には単結晶基板１としてサファイア基板を用い（以下、必要に応じて「サファイア基板１Ｓ」と云う）、幅ｔ＝０．５ｍｍで図２に示す十字形状のパターン形状で梨地１ｂを形成したサファイア基板１Ｓの結晶成長面に、バッファ層及び結晶性膜２を成膜中のサファイア基板１Ｓの曲率挙動を示したグラフである。結晶性膜２としては、ｎ－ＧａＮ系層及びＩｎ－ＧａＮ系活性層を積層することで形成される結晶性膜を例に挙げて説明する。ここで、図１０中、横軸は時間を表し、縦軸は結晶成長面におけるサファイア基板１Ｓの曲率を表す。なお、縦軸の正の方向は結晶成長面側が凸を成すようにサファイア基板１Ｓが反っている状態を意味し、縦軸の負の方向は結晶成長面側が凹を成すようにサファイア基板１Ｓが反っている状態を意味する。
　なお、図１０に例示したようなバッファ層及び結晶性膜成膜工程（以下、必要に応じて単に「成膜工程」と云う。）の実施中におけるサファイア基板１Ｓの曲率挙動は、Ｉｎ－ｓｉｔｕ観察方法を利用することで把握することができる。
　図１３は結晶性膜２付き単結晶基板１の曲率から、結晶性膜２付き単結晶基板２の反り量を計算する方法を説明する模式説明図である。図１３においては、結晶性膜２付き単結晶基板１の曲率半径をＲ、曲率１／Ｒを有する結晶性膜２付き単結晶基板の反り量Ｘ、結晶性膜２付き単結晶基板１の直径を近似的にＤとして示した。これらの値の関係性として、三平方の定理を用いることで，（１／Ｒ）２＝（（１／Ｒ）－Ｘ）２＋（Ｄ／２）２）と示すことができる。この式から、単結晶基板１の直径が２インチ（５０ｍｍ）の場合は、０．３２２×曲率（ｋｍ－１）、単結晶基板１の直径が４インチ（１００ｍｍ）の場合は、１．２５０×曲率（ｋｍ－１）として反り量（μｍ）を求めることができる。
　また、図１０の横軸に沿って（Ａ）～（Ｅ）として示される区間は、成膜工程において順次実施される各プロセスに対応している。ここで、プロセス（Ａ）はサファイア基板１Ｓの結晶成長面をサーマルクリーニングするプロセスに対応し、プロセス（Ｂ）はバッファ層を形成するプロセスに対応し、プロセス（Ｃ）はｎ－ＧａＮ系層を形成するプロセスに対応し、プロセス（Ｄ）はＩｎＧａＮ系活性層を形成するプロセスに対応し、プロセス（Ｅ）はクールダウンするプロセスに対応している。
　次に、図１０に示されるサファイア基板１Ｓの曲率挙動の変化を説明する。まず、（Ａ）結晶成長面のサーマルクリーニングプロセスでは、サファイア基板１Ｓの二面のうち、結晶成長面と他方の非結晶成長面との温度差により、結晶成長面が凹面を成そうとする方向（図１０中の縦軸におけるマイナス側）に反り、曲率が大きく変化する。
　次に、（Ｂ）バッファ層を形成するプロセスでは、サファイア基板１Ｓの温度が、（Ａ）結晶成長面のサーマルクリーニングプロセスを実施中の温度よりも降下し、通常は、５００～６００℃程度の温度に維持される。このため、結晶成長面が凸面を成そうとする方向（図１０中の縦軸におけるプラス側）に反り、曲率の絶対値は小さくなる。
　次に、（Ｃ）ｎ－ＧａＮ系層を形成するプロセスでは、サファイア基板１Ｓの温度を再び１０００℃程度まで上昇させて、ｎ－ＧａＮ層を形成する。このプロセスでは、窒化ガリウムとサファイアの格子定数差に起因して、結晶成長面が凹面を成そうとする方向に反り、曲率の絶対値は増大する。さらに成膜が進行し、膜厚が大きくなるほど曲率の絶対値が増大する。
　次に、（Ｄ）ＩｎＧａＮ系活性層を形成するプロセスでは、サファイア基板１Ｓの温度を７００～８００℃程度に下降させて、ＩｎＧａＮ系活性層を形成する。結晶性膜２付きのサファイア基板１Ｓを用いて、所定の後加工を行うことにより、ＬＥＤチップなどの発光素子を製造する場合、ＩｎＧａＮ系活性層の膜厚及びＩｎＧａＮ系活性層中のＩｎ組成の均一性が、発光波長の面内均一性に影響し、ひいては発光素子の製造歩留まりにも影響する。ＩｎＧａＮ系活性層の膜厚及びＩｎＧａＮ系活性層中のＩｎ組成の均一性は成膜温度に影響を受ける。このため、（Ｄ）ＩｎＧａＮ系活性層を形成するプロセスでは、サファイア基板１Ｓの面内の温度均一性を向上させるために、成膜中のサファイア基板１Ｓの曲率はできるだけ０に近づけることが望ましい。なお、図１０の例では、プロセス（Ｄ）における曲率はほぼ０近傍に維持されている。
　次に、バッファ層及び結晶性膜２が成膜形成されたサファイア基板１Ｓを、（Ｅ）クールダウンするプロセスでは、バッファ層及び結晶性膜２と、サファイア基板１Ｓとの熱膨張係数差により、サファイア基板１Ｓが結晶成長面側に凸を成す方向に反り、曲率の絶対値も増大する。また、常温近傍に冷却される過程で、バッファ層及び結晶性膜２中には圧縮応力が生じるため、これを解放するために、クールダウン終了後もサファイア基板１Ｓが結晶成長面側に凸を成すように反った状態が維持される。
　また、結晶性膜２が自立可能な厚さ３００μｍ以上を有するＧａＮの場合は、更に結晶性膜２を単結晶基板１から剥離して分離する（図８（Ｃ）参照）。エピタキシャル成長により自立可能な３００μｍ以上の膜厚まで結晶性膜２を形成することにより、分離の際に厚膜から構成される結晶性基板２を形成することが出来る。従って、膜厚３００μｍ以上を有するクラックが皆無な結晶性膜２を得ることが可能となる。
　図１５に示すように、結晶性膜２付き単結晶基板１において、梨地非形成面１ａに面する単結晶性膜２ａの表面の他方の表面に、凹凸を形成しても良い。単結晶性膜２ａの表面を凹凸状とすることにより、ＬＥＤと云った発光素子の光取出効率を向上させることが可能となる。
　単結晶性膜２ａの表面の凹凸形状の形成方法には、一例としてエッチングが適用可能である。そのエッチング処理としてはドライエッチングを用いることも可能だが、ウエットエッチングがより好ましい。その理由は、ドライエッチングに比べ、低コストで、単結晶基板１の表面に与える損傷も、ドライエッチングに比べて抑制することが出来るためである。
　図１５では劣化結晶性膜２ｂがエッチング処理により完全に除去された結晶性膜２付き単結晶基板１の例を図示しているが、単結晶性膜２ａの表面に所望の凹凸形状が形成されるのであれば、劣化結晶性膜２ｂは残存していても構わない。
　更に、エッチングにより、劣化結晶性膜２ｂの少なくとも一部を除去することで、単結晶性膜２ａの側面を露出し、その側面を図１６に示すように角度θで傾斜するように形成しても良い。角度θは単結晶基板１の表面の法線方向を基準とした角度と定義する。角度θは、単結晶性膜２ａを形成する材料の屈折率ｎ２ａと、単結晶性膜２ａの外部の大気の屈折率ｎａとで決定する臨界角｛ｓｉｎ－１（ｎａ／ｎ２ａ）｝以上の角度に設定される。臨界角以上の入射角をもつ光を単結晶性膜２ａの側面と、単結晶性膜２ａの表面とで複数回反射させることで、外部へ取り出しできる確率を向上させることができる。従って、（屈折率ｎ２ａ＞屈折率ｎａ）の関係が成立していなければならないので、単結晶性膜２ａを、大気の屈折率ｎａを超える屈折率を有する材料で形成する。一例として、単結晶性膜２ａがＧａＮで形成される場合は、角度θは２４度以上に設定される。
　なお、図１５又は図１６において梨地１ｂの幅ｔを０μｍ超かつ８０μｍ以下（より好ましくは０μｍ超かつ１０μｍ以下）に設定して形成することも可能である。
　更に図９（Ａ）に示すように、単結晶基板１から分離することで得られる結晶性膜２の劣化結晶性膜２ｂの表面上の一部に、マスク３をパターニング形成する。マスク３材としてはＳｉＯ２が用いられる。次に、図８で示した結晶性膜２のエピタキシャル成長条件と同等の条件のＨＶＰＥ法により、図９（Ｂ）に示すように第２の単結晶性膜２ａ１を、単結晶性膜２ａの表面上並びにマスク３の表面上に、所定の厚さまで形成する。この時、第２の単結晶性膜２ａ１はマスク３の表面上にはエピタキシャル成長しないため、マスク３で覆われていない単結晶性膜２ａの表面上からは第２の単結晶性膜２ａ１がエピタキシャル成長する。更に成長を続けると、第２の単結晶性膜２ａ１は単結晶性膜２ａから、結晶性膜２表面に平行な方向（図９（Ａ）及び図９（Ｂ）の横方向）に、エピタキシャル成長する。
　一方、図８で示した結晶性膜２のエピタキシャル成長条件と同等の条件のＨＶＰＥ法により、マスク３が形成されていない劣化結晶性膜２ｂの表面上には、第２の単結晶性膜２ａ１よりも結晶性が劣る結晶性膜（以下、「第２の劣化結晶性膜」）２ｂ１を所定の厚さまでエピタキシャル成長させる。
　第２の単結晶性膜２ａ１及び第２の劣化結晶性膜２ｂ１を形成後、更に図９（Ｃ）に示すように第２の劣化結晶性膜２ｂ１表面上にマスク３をパターニング形成する。そして、前記と同等の条件のＨＶＰＥ法により、第２の単結晶性膜２ａ１の表面上とマスク３表面上に、第３の単結晶性膜２ａ２を形成する。この時、第３の単結晶性膜２ａ２はマスク３表面上にはエピタキシャル成長しないため、マスク３で覆われていない第２の単結晶性膜２ａ１から第３の単結晶性膜２ａ２がエピタキシャル成長する。更に成長を続けると、第３の単結晶性膜２ａ２は単結晶性膜２ａ１から、結晶性膜２表面に平行な方向（図９（Ｃ）及び図９（Ｄ）の横方向）に、エピタキシャル成長する。
　マスクの形成から、所定の厚さでの単結晶性膜及び劣化結晶性膜のエピタキシャル成長工程を繰り返して、劣化結晶性膜の形成部分をマスクの形成の度に縮小していく。そして、図９（Ｃ）に示すように、マスクを形成したときに全ての劣化結晶性膜表面がマスクによって完全に覆われる。続いて、図９（Ｄ）に示すように単結晶性膜（図９（Ｄ）では２ａ２）をエピタキシャル成長させた時に劣化結晶性膜の形成部分が皆無となるまで、マスク形成～単結晶性膜及び劣化結晶性膜のエピタキシャル成長工程を繰り返す。
　第３の単結晶性膜２ａ２から、単結晶性膜のみから形成される結晶性基板４を得る。このときの結晶性基板４は、単結晶基板１に直径２インチ以上の基板を用いている場合は径が２インチ以上で、その厚さは約５００μｍであり、クラックや周縁部に欠けた部分が無い状態で存在する。以上のように、厚さ３００μｍ以上の結晶性膜２は、第２の単結晶性膜２ａ１及び第２の劣化結晶性膜２ｂ１のエピタキシャル成長用基板として用いるため、図１５又は図１６に示すような単結晶性膜２ａの表面が凹凸形状に形成されていないものを用いることとする。
　以上に説明した製造方法を経て作製された、結晶性膜２付き単結晶基板１又は結晶性基板４に対し、更に各種の後工程を実施することにより各種素子を作製することが出来る。この場合、後工程において、結晶性膜２付き単結晶基板１の結晶性膜２又は結晶性基板４に対し、少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか１つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、素子部分と当該素子部分に略対応するサイズを有する結晶性膜２付き単結晶基板１又は結晶性基板４とを含む素子を製造することが出来る。又、素子の製造に際して、後工程として素子部分形成工程以外に、研磨工程、分割予定ライン形成工程及び分割工程をこの順に実施しても良い。
　この場合、結晶性膜２付き単結晶基板１又は結晶性基板４を用いた素子製造方法は、具体的には以下の（１）～（４）に示す工程を少なくとも順次実施することで、素子部分と当該素子部分に略対応するサイズを有する、結晶性膜２付き単結晶基板１又は結晶性基板４とを含む素子を作製することが出来る。
　（１）結晶性膜２付き単結晶基板１の結晶性膜２又は結晶性基板４をパターニングして、個々の素子部分を形成する素子部分形成工程
　（２）素子部分が片面に形成された、素子部分付き結晶性膜２付き単結晶基板１、又は素子部分付き結晶性基板４の、素子部分が形成されていない面を研磨する研磨工程
　（３）研磨工程において研磨された面側から、個々の素子部分の境界ラインに沿って、レーザを照射したり、あるいは、スクライバなどにより切り目を入れることで分割予定ラインを形成する分割予定ライン形成工程
　（４）分割予定ライン形成工程において形成された分割予定ラインに沿って外力を加えることで、素子部分付きの結晶性膜２付き単結晶基板１又は結晶性基板４を、素子部分単位で分割する分割工程
　以上により、素子部分に略対応するサイズを有する、結晶性膜２付き単結晶基板１又は結晶性基板４を備えた素子部分を得ることが可能となるため、その素子部分を用いてＬＥＤ等の発光素子、光発電素子、半導体素子の何れかの素子を得ることが出来る。従って、クラックや周縁部に欠けた部分が無い結晶性膜２付き単結晶基板１又は結晶性基板４を用いることで、品質及び歩留まりの向上した各種素子を提供することが出来る。
　結晶性膜２付き単結晶基板１を用いる場合、前記のように梨地１ｂの幅ｔを０μｍ超かつ８０μｍ以下または０μｍ超かつ１０μｍ以下で形成しておけば、梨地部分をそのまま分割予定ラインとして使用することが可能となる。
　又、素子製造工程に図１５に示すように、膜表面に凹凸部を形成した結晶性膜２付き単結晶基板１を用いることにより、ＬＥＤと云った発光素子の光取出効率を向上させることが可能となるため好適である。
　更に、素子製造工程に図１６に示すように、角度θでもっと単結晶性膜２ａの側面を斜めに形成した結晶性膜２付き単結晶基板１を用いることにより、ＬＥＤと云った発光素子外部へ光を取り出しできる確率を向上させることが可能となり、より好ましい。
　次に、本発明の実施例を説明するが、本発明は以下の実施例にのみ限定されるものではない。
（実施例１～４）
　実施例１～４として、図２で示したような梨地１ｂの形成のパターン形状が、単結晶基板１のオリフラ面に対して垂直及び平行に形成して十字形状に設定された単結晶基板１に、バッファ層、及びｎ－ＧａＮ系層とＩｎＧａＮ系活性層とを積層して形成する結晶性膜２をエピタキシャル成長させた際の単結晶基板１の曲率挙動を示す。
　評価用サンプルとして、図２に示す梨地パターン形状を有するサファイアからなる単結晶基板１の結晶成長面とした片面に、バッファ層、及びｎ－ＧａＮ系層とＩｎＧａＮ系活性層とから形成される結晶性膜２が形成された結晶性膜２付き単結晶基板１を作製した。その結晶性膜成膜後における単結晶基板１の曲率について評価を行った。以下に、テスト条件及び評価結果の詳細を説明する。
－単結晶基板－
　単結晶基板１としては、オリフラ面付きの円形状のサファイア基板（直径：２インチ（５０ｍｍ）、厚み：４３０μｍ）を用いた。なお、このサファイア基板は、片面が表面粗さＲａ＝０．１ｎｍの鏡面状に研磨されたものであり、結晶性膜２はこの鏡面研磨された面を結晶成長面として形成される。また、何らの成膜処理を行わない状態でのサファイア基板の反り量は、±１０μｍの範囲内である。
－梨地パターン形状の構成及び梨地形成条件－
　サファイア基板の結晶成長面上には、図２に示すようなパターン形状の梨地１ｂを形成した。梨地１ｂは、サファイア基板のオリフラ面に対し垂直及び平行に十字形状に形成されると共に、オリフラ面に対し垂直及び平行に形成した、それぞれの梨地の幅中央部は、サファイア基板の中心点を通るように形成され、且つそれぞれの梨地１ｂは互いに９０度に交差している。また、サファイア基板の結晶成長面はＣ面とし、結晶成長面上の梨地１ｂの形成部分の表面粗さＲａは２μｍとした。更に、梨地１ｂの形成方法にはブラスト加工を用い、サファイア基板の結晶成長面のマスキングはフォトリソにより行い、マスキング材にはフォトレジストを使用した。更に、ブラスト加工の噴射材には平均粒径２０μｍ～８０μｍを有するアルミナ材からなる研磨材を使用した。ブラスト加工後には結晶成長面の噴射材を除去するため、結晶成長面の洗浄を行った。本実施例では梨地形成部分の幅ｔを変更したサンプルを４つ作製した。幅ｔとしては、０．１ｍｍ，０．５ｍｍ，１．０ｍｍ，２．０ｍｍとした。
－結晶性膜の層構成及び成膜条件－
　サファイア基板の結晶成長面には、バッファ層及び結晶性膜から構成される多層膜を形成した。結晶性膜２はｎ－ＧａＮ系層上にＩｎＧａＮ系活性層が積層形成された二層構成である。なお、具体的な成膜条件は以下の通りであり、以下に示す（１）～（５）の順にプロセスを実施した。また、結晶性膜２の膜厚は３．９０８μｍとした。
（１）サーマルクリーニング
　サファイア基板をＭＯＣＶＤ装置内に配置した後、結晶成長面のサーマルクリーニングを、基板温度１１００℃にて約１２０秒間実施した。
（２）バッファ層の形成
　成膜時の基板温度を５３０℃とし、成膜レート０．１６ｎｍ／ｓにて膜厚が３０ｎｍとなるまでバッファ層を形成した。
（３）ｎ－ＧａＮ系層の形成
　成膜時の基板温度を１０５０℃とし、成膜レート２０００ｎｍ／ｈｒにて膜厚が３５００ｎｍとなるまでｎ－ＧａＮ系層を形成した。
（４）ＩｎＧａＮ系活性層の形成
　成膜時の基板温度を７５０℃とし、成膜レート１５ｎｍ／ｍｉｎにて、膜厚が４０８ｎｍとなるまでＩｎＧａＮ系活性層を形成した。
（５）クールダウン
　バッファ層、ｎ－ＧａＮ系層及びＩｎＧａＮ系活性層をこの順に形成したサファイア基板を常温近傍まで冷却した。
（評価結果）
－サファイア基板の曲率の評価－
　図１１に、梨地１ｂの形成部分の幅ｔを変更したサンプル毎の多層膜成膜工程におけるサファイア基板の曲率挙動の測定結果を示す。図１１に示されるように梨地１ｂの形成部分の幅ｔが太くなり、サファイア基板の結晶成長面上における梨地１ｂの形成面積の割合が増加するほど、結晶性膜２の成膜後のサファイア基板の曲率（または反り量）を減少させられることが判った。幅ｔが０．１ｍｍのサファイア基板（Ｎｏ．１／実施例１）の曲率は１５３．１ｋｍ－１、幅ｔが０．５ｍｍのサファイア基板（Ｎｏ．２／実施例２）の曲率は１４０．６ｋｍ－１、幅ｔが１．０ｍｍのサファイア基板（Ｎｏ．３／実施例３）の曲率は１２５．０ｋｍ－１、幅ｔが２．０ｍｍのサファイア基板（Ｎｏ．４／実施例４）の曲率は１１８．８ｋｍ－１であった。なお、図１１に示す曲率挙動は、Ｉｎ－ｓｉｔｕ観察方法で観察した。
－梨地形成面積に対する結晶性膜成膜後のサファイア基板の曲率評価－
　また図１１に示すサンプルＮｏ．１～Ｎｏ．４ごとに、サファイア基板表面（結晶成長面）の全面積に対する梨地１ｂの形成面積の割合を算出し、その割合に対する多層膜成膜後のサファイア基板の曲率を記したグラフを図１２に示す。図１２から明らかなように、結晶成長面の全面積に対する梨地１ｂの形成面積の割合と、結晶性膜２の成膜後のサファイア基板の曲率との間には比例関係が成立し、梨地１ｂの形成面積が増加するほど、結晶性膜２の成膜後のサファイア基板の曲率を減少可能であることが判明した。即ち、梨地１ｂの形成面積を増加するほど劣化結晶性膜部分が増加し、その結果、結晶性膜２の全体に発生する内部応力を結晶性膜２の外部へと開放し、結晶性膜２の成膜後のサファイア基板の曲率が減少したことが判った。
（比較例１）
　次に比較例１を説明する。実施例１～４に対する比較例１の相違点は、比較例１のサファイア基板に梨地１ｂが形成されていない点である。その他の条件は実施例１～４と同一であるため、記述は省略する。
　図１１に、比較例１（梨地形成部分の幅ｔ＝０）のサンプルでの、多層膜成膜工程におけるサファイア基板の曲率挙動の測定結果を示す。実施例１～４と比較すると、結晶性膜２の成膜後のサファイア基板の曲率（または反り量）が最も大きいことが判った。比較例１でのサファイア基板の曲率は１５６．３ｋｍ－１であった。なお、比較例１の曲率挙動も、Ｉｎ－ｓｉｔｕ観察方法で観察した。
　また、図１２に比較例１における多層膜成膜後のサファイア基板の曲率を示した。図１２から明らかなように、比較例も比例関係上にプロットされることが判明した。
（実施例５～７）
　以下に実施例５～７として、図３で示したような梨地１ｂの形成のパターン形状が、単結晶基板１のオリフラ面に対して垂直及び平行に形成して十字形状に設定された単結晶基板１に、バッファ層、及びｎ－ＧａＮ系層とＩｎＧａＮ系活性層とを積層して形成する結晶性膜２をエピタキシャル成長させた際の単結晶基板１の曲率挙動を示す。
　評価用サンプルとして、図３に示す梨地パターン形状を有するサファイアからなる単結晶基板１の結晶成長面とした片面に、バッファ層、及びｎ－ＧａＮ系層とＩｎＧａＮ系活性層とから形成される結晶性膜２が形成された結晶性膜２付き単結晶基板１を作製した。その結晶性膜２の成膜後における単結晶基板１の曲率について評価を行った。以下に、テスト条件及び評価結果の詳細を説明する。
－単結晶基板－
　単結晶基板１としては、オリフラ面付きの円形状のサファイア基板（直径：２インチ（５０ｍｍ）、厚み：４３０μｍ）を用いた。なお、このサファイア基板は、片面が表面粗さＲａ＝０．１ｎｍの鏡面状に研磨されたものであり、結晶性膜２はこの鏡面研磨された面を結晶成長面として形成される。また、何らの成膜処理を行わない状態でのサファイア基板の反り量は、±１０μｍの範囲内である。
－梨地パターン形状の構成及び梨地形成条件－
　サファイア基板の結晶成長面上には、図３に示すようなパターン形状の梨地１ｂを形成した。梨地１ｂは、サファイア基板のオリフラ面に対し垂直及び平行に十字形状に形成されると共に、前記オリフラ面に対し垂直及び平行に形成した。それぞれの梨地１ｂは互いに９０度に交差している。また、サファイア基板１Ｓの結晶成長面はＣ面とし、結晶成長面上の梨地１ｂの形成部分の表面粗さＲａは０．５μｍとした。更に、梨地１ｂの形成方法にはドライエッチング加工を用い、サファイア基板の結晶成長面のマスキングはフォトリソにより行い、マスキング材にはＮｉ膜とフォトレジストを使用した。本実施例では梨地１ｂの形成部分の各間隔を３００ｕｍとし、梨地幅ｔを変更したサンプルを４つ作製した。前記幅ｔとしては、４ｕｍ，８ｕｍ，１６ｕｍとした。
－結晶性膜の層構成及び成膜条件－
　サファイア基板の結晶成長面には、バッファ層及び結晶性膜２から構成される多層膜を形成した。結晶性膜２はｎ－ＧａＮ系層上にＩｎＧａＮ系活性層が積層形成された二層構成である。なお、具体的な成膜条件は以下の通りであり、以下に示す（１）～（５）の順にプロセスを実施した。また、結晶性膜２の膜厚は３．９０８μｍとした。
（１）サーマルクリーニング
　サファイア基板をＭＯＣＶＤ装置内に配置した後、結晶成長面のサーマルクリーニングを、基板温度１１００℃にて約１２０秒間実施した。
（２）バッファ層の形成
　成膜時の基板温度を５３０℃とし、成膜レート０．１６ｎｍ／ｓにて膜厚が３０ｎｍとなるまでバッファ層を形成した。
（３）ｎ－ＧａＮ系層の形成
　成膜時の基板温度を１０５０℃とし、成膜レート２０００ｎｍ／ｈｒにて膜厚が３５００ｎｍとなるまでｎ－ＧａＮ系層を形成した。
（４）ＩｎＧａＮ系活性層の形成
　成膜時の基板温度を７５０℃とし、成膜レート１５ｎｍ／ｍｉｎにて、膜厚が４０８ｎｍとなるまでＩｎＧａＮ系活性層を形成した。
（５）クールダウン
　バッファ層、ｎ－ＧａＮ系層及びＩｎＧａＮ系活性層をこの順に形成したサファイア基板を常温近傍まで冷却した。
（評価結果）
－サファイア基板の曲率の評価－
　図１７に、梨地１ｂの形成部分の幅ｔを変更したサンプル毎の多層膜成膜工程におけるサファイア基板の曲率挙動の測定結果を示す。図１７に示されるように梨地１ｂの形成部分の幅ｔが太くなり、サファイア基板の結晶成長面上における梨地１ｂの形成面積の割合が増加するほど、結晶性膜２の成膜後のサファイア基板の曲率（または反り量）を減少させられることが判った。前記幅ｔが４ｕｍのサファイア基板（Ｎｏ．５／実施例５）の曲率は１３７．５ｋｍ－１、前記幅ｔが８ｕｍのサファイア基板（Ｎｏ．６／実施例６）の曲率は１２８．１ｋｍ－１、前記幅ｔが１６ｕｍのサファイア基板（Ｎｏ．７／実施例７）の曲率は１１５．６ｋｍ－１、であった。なお、図１７に示す曲率挙動は、Ｉｎ－ｓｉｔｕ観察方法で観察した。
－梨地形成面積に対する結晶性膜成膜後のサファイア基板の曲率評価－
　また図１７に示すサンプルＮｏ．５～Ｎｏ．７ごとに、サファイア基板表面（結晶成長面）の全面積に対する梨地１ｂの形成面積の割合を算出し、その割合に対する多層膜成膜後のサファイア基板の曲率を記したグラフを図１８に示す。図１８から明らかなように、結晶成長面の全面積に対する梨地１ｂの形成面積の割合と、結晶性膜２の成膜後のサファイア基板の曲率との間には比例関係が成立し、梨地１ｂの形成面積が増加するほど、結晶性膜２の成膜後のサファイア基板の曲率を減少可能であることが判明した。即ち、梨地１ｂの形成面積を増加するほど劣化結晶性膜部分が増加し、その結果、結晶性膜２全体に発生する内部応力を結晶性膜２の外部へと開放し、結晶性膜２の成膜後のサファイア基板の曲率が減少したことが判った。
（比較例２）
　次に比較例２を説明する。実施例５～７に対する比較例２の相違点は、比較例２のサファイア基板に梨地１ｂが形成されていない点である。その他の条件は実施例５～７と同一であるため、記述は省略する。
　図１７に、比較例２（梨地１ｂの形成部分の幅ｔ＝０）のサンプルでの、多層膜成膜工程におけるサファイア基板の曲率挙動の測定結果を示す。実施例５～７と比較すると、結晶性膜成膜後のサファイア基板の曲率（または反り量）が最も大きいことが判った。比較例２でのサファイア基板の曲率は１５６．３ｋｍ－１であった。なお、比較例の曲率挙動も、Ｉｎ－ｓｉｔｕ観察方法で観察した。
　また、図１８に比較例２における多層膜成膜後のサファイア基板の曲率を示した。図１８から明らかなように、比較例２も比例関係上にプロットされることが判明した。
１　エピタキシャル成長用単結晶基板
１ａ　梨地非形成面
１ｂ　梨地
２　結晶性膜
２ａ　単結晶性膜
２ａ１　第２の単結晶性膜
２ａ２　第３の単結晶性膜
２ｂ　単結晶性膜よりも結晶性が劣る結晶性膜（劣化結晶性膜）
２ｂ１　第２の単結晶性膜よりも結晶性が劣る結晶性膜（第２の劣化結晶性膜）
３　マスク
４　結晶性基板
ｔ　梨地形成部分の幅

Claims (38)

  1. 　単結晶基板の表面の少なくとも一部の領域に梨地が形成されていることを特徴とする単結晶基板。
  2. 　前記梨地が前記単結晶基板表面に、ストライプ形状、十字形状、格子形状、複数の多角形を配置した形状、同心円状、螺旋形状、及び前記単結晶基板の中心点を通る直線に対して線対称又は点対称な形状、の何れかで形成されていることを特徴とする請求項１に記載の単結晶基板。
  3. 　前記梨地が不連続に前記単結晶基板表面に形成されていることを特徴とする請求項２に記載の単結晶基板。
  4. 　前記梨地が相互に独立した複数の部分に亘って前記単結晶基板表面に形成されていることを特徴とする請求項１に記載の単結晶基板。
  5. 　前記単結晶基板の直径が２インチ以上であることを特徴とする請求項１から３のいずれか１項に記載の単結晶基板。
  6. 　前記単結晶基板の直径が２インチ以上であることを特徴とする請求項４に記載の単結晶基板。
  7. 　前記梨地の幅が、０μｍ超かつ８０μｍ以下であることを特徴とする請求項１から３又は５のいずれか１項に記載の単結晶基板。
  8. 　前記梨地の幅が、０μｍ超かつ１０μｍ以下であることを特徴とする請求項７に記載の単結晶基板。
  9. 　前記単結晶基板表面の全面積に占める前記梨地の形成されている領域の面積が０％超かつ５０％以下の範囲内であることを特徴とする請求項１に記載の単結晶基板。
  10. 　請求項１から９のいずれか１項に記載の単結晶基板の、前記梨地が形成されていない梨地非形成面上に単結晶性膜が形成されていると共に、
    　前記梨地形成面上には前記単結晶性膜よりも結晶性が劣る結晶性膜が形成され、
    　更に、少なくとも前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜で構成される結晶性膜と、前記単結晶基板とで形成されていることを特徴とする結晶性膜付き単結晶基板。
  11. 　前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜が、窒化物半導体膜であることを特徴とする請求項１０に記載の結晶性膜付き単結晶基板。
  12. 　前記単結晶基板の材料が、サファイアであることを特徴とする請求項１０又は１１に記載の結晶性膜付き単結晶基板。
  13. 　前記梨地非形成面に面する前記単結晶性膜表面の他方の表面に、凹凸が形成されていることを特徴とする請求項１０から１２のいずれか１項に記載の結晶性膜付き単結晶基板。
  14. 　前記単結晶性膜の側面が、前記単結晶性膜の材料の屈折率と、前記単結晶性膜外部の大気の屈折率とで決定する臨界角以上の角度（但し、前記臨界角は前記単結晶基板表面の法線方向を基準とした角度）で傾斜して形成されていることを特徴とする請求項１３に記載の結晶性膜付き単結晶基板。
  15. 　請求項１０から１２のいずれか１項に記載の前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜で形成され、前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜の膜厚が３００μｍ以上であることを特徴とする結晶性膜。
  16. 　エピタキシャル成長により形成される結晶性膜の成膜に用いられる単結晶基板の、基板表面の少なくとも一部の領域に梨地を形成し、
    　次いで、前記梨地が形成されていない梨地非形成面上に単結晶性膜をエピタキシャル成長により形成すると共に、
    　前記単結晶基板の前記梨地形成面上には前記単結晶性膜よりも結晶性が劣る結晶性膜をエピタキシャル成長により形成して、
    　少なくとも前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜で構成する前記結晶性膜と、前記単結晶基板とで結晶性膜付き単結晶基板を形成することを特徴とする結晶性膜付き単結晶基板の製造方法。
  17. 　前記単結晶基板表面に、ストライプ形状、十字形状、格子形状、複数の多角形を配置した形状、同心円状、螺旋形状、及び前記単結晶基板の中心点を通る直線に対して線対称又は点対称な形状、の何れかで前記梨地を形成することを特徴とする請求項１６に記載の結晶性膜付き単結晶基板の製造方法。
  18. 　前記梨地を不連続に前記単結晶基板表面に形成することを特徴とする請求項１７に記載の結晶性膜付き単結晶基板の製造方法。
  19. 　前記梨地を相互に独立した複数の部分に亘って前記単結晶基板表面に形成することを特徴とする請求項１６に記載の結晶性膜付き単結晶基板の製造方法。
  20. 　前記単結晶基板として、直径が２インチ以上の単結晶基板を用いることを特徴とする請求項１６から１８のいずれか１項に記載の結晶性膜付き単結晶基板の製造方法。
  21. 　前記単結晶基板として、直径が２インチ以上の単結晶基板を用いることを特徴とする請求項１９に記載の結晶性膜付き単結晶基板の製造方法。
  22. 　前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜を、窒化物半導体膜とすることを特徴とする請求項１６から１８、２０のいずれか１項に記載の結晶性膜付き単結晶基板の製造方法。
  23. 　前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜を、窒化物半導体膜とすることを特徴とする請求項１９又は２１に記載の結晶性膜付き単結晶基板の製造方法。
  24. 　前記単結晶基板の材料を、サファイアとすることを特徴とする請求項１６から１８、２０、２２のいずれか１項に記載の結晶性膜付き単結晶基板の製造方法。
  25. 　前記単結晶基板の材料を、サファイアとすることを特徴とする請求項１９、２１、２３のいずれか１項に記載の結晶性膜付き単結晶基板の製造方法。
  26. 　前記梨地非形成面に面する前記単結晶性膜表面の他方の表面に、エッチングにより凹凸を形成することを特徴とする請求項１６から１８、２０、２２、２４のいずれか1項に記載の結晶性膜付き単結晶基板の製造方法。
  27. 　前記梨地非形成面に面する前記単結晶性膜表面の他方の表面に、エッチングにより凹凸を形成することを特徴とする請求項１９、２１、２３、２５のいずれか１項に記載の結晶性膜付き単結晶基板の製造方法。
  28. 　前記エッチングがウエットエッチングであることを特徴とする請求項２６に記載の結晶性膜付き単結晶基板の製造方法。
  29. 　前記エッチングがウエットエッチングであることを特徴とする請求項２７に記載の結晶性膜付き単結晶基板の製造方法。
  30. 　前記エッチングにより、前記単結晶性膜よりも結晶性が劣る結晶性膜の少なくとも一部を除去することで、前記単結晶性膜の側面を露出し、
    　前記側面を、前記単結晶性膜の材料の屈折率と、前記単結晶性膜外部の大気の屈折率とで決定する臨界角以上の角度（但し、前記臨界角は前記単結晶基板表面の法線方向を基準とした角度）で傾斜して形成することを特徴とする請求項２６又は２８に記載の結晶性膜付き単結晶基板の製造方法。
  31. 　前記エッチングにより、前記単結晶性膜よりも結晶性が劣る結晶性膜の少なくとも一部を除去することで、前記単結晶性膜の側面を露出し、
    　前記側面を、前記単結晶性膜の材料の屈折率と、前記単結晶性膜外部の大気の屈折率とで決定する臨界角以上の角度（但し、前記臨界角は前記単結晶基板表面の法線方向を基準とした角度）で傾斜して形成することを特徴とする請求項２７又は２９に記載の結晶性膜付き単結晶基板の製造方法。
  32. 　前記梨地を０μｍ超かつ８０μｍ以下の幅で形成することを特徴とする請求項１６から１８、２０、２２、２４、２６、２８、３０のいずれか１項に記載の結晶性膜付き単結晶基板の製造方法。
  33. 　前記梨地を０μｍ超かつ１０μｍ以下の幅で形成することを特徴とする請求項３２に記載の結晶性膜付き単結晶基板の製造方法。
  34. 　前記単結晶基板表面の全面積に占める前記梨地の形成されている領域の面積が０％超かつ５０％以下の範囲内であることを特徴とする請求項１６に記載の結晶性膜付き単結晶基板の製造方法。
  35. 　請求項１６から２５のいずれか１項に記載の結晶性膜付き単結晶基板の製造方法により製造された結晶性膜の前記単結晶性膜よりも結晶性が劣る結晶性膜表面の一部にマスクを形成後、
    　前記単結晶性膜表面上及び前記マスク表面上に第２の単結晶性膜を形成すると共に、
    　前記マスク非形成の前記単結晶性膜よりも結晶性が劣る結晶性膜表面上に、第２の単結晶性膜よりも結晶性が劣る結晶性膜を形成し、
    　所定の厚さまで前記第２の単結晶性膜及び前記第２の単結晶性膜よりも結晶性が劣る結晶性膜を形成後、
    　以下、前記マスクの形成から所定の厚さでの前記単結晶性膜及び前記単結晶性膜よりも結晶性が劣る結晶性膜形成工程を繰り返すことにより、
    　前記単結晶性膜よりも結晶性が劣る結晶性膜の形成箇所を前記マスクの形成の度に縮小していき、
    　前記単結晶性膜よりも結晶性が劣る結晶性膜の形成箇所を皆無として、前記単結晶性膜のみから形成される結晶性基板を形成することを特徴とする結晶性基板の製造方法。
  36. 　請求項１６から３１のいずれか１項記載の結晶性膜付き単結晶基板の製造方法により結晶性膜付き単結晶基板を製造し、
    　更に、その結晶性膜に対して少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか１つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、
    　素子部分と前記素子部分に略対応するサイズを有する結晶性膜付き単結晶基板とを含む素子を製造することを特徴とする素子製造方法。
  37. 　請求項３５に記載の結晶性基板の製造方法により結晶性基板を製造し、
    　更に、結晶性基板に対して少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか１つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、
    　素子部分と前記素子部分に略対応するサイズを有する結晶性基板とを含む素子を製造することを特徴とする素子製造方法。
  38. 　請求項３２又は３３に記載の結晶性膜付き単結晶基板の製造方法により結晶性膜付き単結晶基板を製造し、
    　更に、その結晶性膜に対して少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される何れか１つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、
    　素子部分と前記素子部分に略対応するサイズを有する結晶性膜付き単結晶基板とを含む素子を製造することを特徴とする素子製造方法。
PCT/JP2011/058734 2010-04-13 2011-04-06 単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法 WO2011129246A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012510631A JPWO2011129246A1 (ja) 2010-04-13 2011-04-06 単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法
EP11768767.3A EP2559791A4 (en) 2010-04-13 2011-04-06 SINGLE CRYSTAL SUBSTRATE, SINGLE CRYSTAL SUBSTRATE USING A CRYSTALLINE FILM, CRYSTALLINE FILM, METHOD FOR PRODUCING THE SINGLE CRYSTAL SUBSTRATE WITH THE CRYSTALLINE FILM, METHOD FOR THE PRODUCTION OF A CRYSTALLINE SUBSTRATE AND METHOD FOR THE PRODUCTION OF AN ELEMENT
US13/639,143 US9105472B2 (en) 2010-04-13 2011-04-06 Single-crystal substrate,single-crystal substrate having crystalline film,crystalline film,method for producing single-crystal substrate having crystalline film,method for producing crystalline substrate,and method for producing element

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-092614 2010-04-13
JP2010092614 2010-04-13
JP2010148880 2010-06-30
JP2010-148880 2010-06-30

Publications (1)

Publication Number Publication Date
WO2011129246A1 true WO2011129246A1 (ja) 2011-10-20

Family

ID=44798622

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/058734 WO2011129246A1 (ja) 2010-04-13 2011-04-06 単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法

Country Status (4)

Country Link
US (1) US9105472B2 (ja)
EP (1) EP2559791A4 (ja)
JP (2) JPWO2011129246A1 (ja)
WO (1) WO2011129246A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235989A (ja) * 2012-05-09 2013-11-21 Disco Abrasive Syst Ltd 被加工物の分割方法
JP2014031300A (ja) * 2012-08-06 2014-02-20 Namiki Precision Jewel Co Ltd 酸化ガリウム基板及びその製造方法
CN103668445A (zh) * 2012-09-26 2014-03-26 秋山信之 异质外延单晶、异质结太阳能电池及它们的制造方法
WO2015093447A1 (ja) * 2013-12-18 2015-06-25 日本碍子株式会社 複合基板および機能素子

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3007193B1 (fr) * 2013-06-18 2016-12-09 Saint-Gobain Lumilog Materiau semi-conducteur incluant des zones d'orientations cristallines differentes et procede de realisation associe
US9548419B2 (en) * 2014-05-20 2017-01-17 Southern Taiwan University Of Science And Technology Light emitting diode chip having multi microstructure substrate surface
FR3024279B1 (fr) * 2014-07-28 2017-11-10 Saint-Gobain Lumilog Procede de fabrication d'une plaquette de materiau semi-conducteur a base de nitrure d'elements 13
KR101831579B1 (ko) 2016-11-04 2018-04-04 주식회사 포톤웨이브 자외선 led 웨이퍼
JP7016032B2 (ja) 2019-09-24 2022-02-04 日亜化学工業株式会社 半導体素子の製造方法
JP6978641B1 (ja) * 2020-09-17 2021-12-08 日本碍子株式会社 Ｉｉｉ族元素窒化物半導体基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299252A (ja) 2001-03-30 2002-10-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2004168622A (ja) 2002-11-22 2004-06-17 Kyocera Corp 単結晶サファイア基板およびその製造方法
JP2007131527A (ja) * 2006-12-21 2007-05-31 Sharp Corp 窒化物半導体基板、窒化物半導体レーザ素子、窒化物半導体基板の製造方法、および窒化物半導体レーザ素子の製造方法
JP2009266874A (ja) * 2008-04-22 2009-11-12 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0473930A (ja) * 1990-07-13 1992-03-09 Sumitomo Metal Ind Ltd ヘテロエピタキシャル成長用基板
JP3800146B2 (ja) * 1997-06-30 2006-07-26 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP3763753B2 (ja) 2001-06-05 2006-04-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP2004103672A (ja) * 2002-09-06 2004-04-02 Toshiba Corp 半導体発光素子および半導体発光装置
US6900133B2 (en) * 2002-09-18 2005-05-31 Applied Materials, Inc Method of etching variable depth features in a crystalline substrate
JP4581478B2 (ja) * 2004-05-12 2010-11-17 日亜化学工業株式会社 窒化物半導体の製造方法
JP4367348B2 (ja) 2005-01-21 2009-11-18 住友電気工業株式会社 ウエハおよび発光装置の製造方法
JP2009158696A (ja) 2007-12-26 2009-07-16 Sharp Corp 半導体発光素子の製造方法および半導体発光素子
JP2009280482A (ja) 2008-04-25 2009-12-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物単結晶自立基板およびそれを用いた半導体デバイスの製造方法
JP5552627B2 (ja) * 2009-01-15 2014-07-16 並木精密宝石株式会社 エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
JP5350070B2 (ja) 2009-05-11 2013-11-27 フューチャー ライト リミテッド ライアビリティ カンパニー 発光素子
CN102792420B (zh) * 2010-03-05 2016-05-04 并木精密宝石株式会社 单晶衬底、单晶衬底的制造方法、带多层膜的单晶衬底的制造方法以及元件制造方法
TWI525664B (zh) * 2010-03-05 2016-03-11 Namiki Precision Jewel Co Ltd A crystalline film, a device, and a method for producing a crystalline film or device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299252A (ja) 2001-03-30 2002-10-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2004168622A (ja) 2002-11-22 2004-06-17 Kyocera Corp 単結晶サファイア基板およびその製造方法
JP2007131527A (ja) * 2006-12-21 2007-05-31 Sharp Corp 窒化物半導体基板、窒化物半導体レーザ素子、窒化物半導体基板の製造方法、および窒化物半導体レーザ素子の製造方法
JP2009266874A (ja) * 2008-04-22 2009-11-12 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2559791A4 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235989A (ja) * 2012-05-09 2013-11-21 Disco Abrasive Syst Ltd 被加工物の分割方法
JP2014031300A (ja) * 2012-08-06 2014-02-20 Namiki Precision Jewel Co Ltd 酸化ガリウム基板及びその製造方法
CN103668445A (zh) * 2012-09-26 2014-03-26 秋山信之 异质外延单晶、异质结太阳能电池及它们的制造方法
WO2015093447A1 (ja) * 2013-12-18 2015-06-25 日本碍子株式会社 複合基板および機能素子
CN105102695A (zh) * 2013-12-18 2015-11-25 日本碍子株式会社 复合基板和功能元件
JP5828993B1 (ja) * 2013-12-18 2015-12-09 日本碍子株式会社 複合基板および機能素子
US9287453B2 (en) 2013-12-18 2016-03-15 Ngk Insulators, Ltd. Composite substrates and functional device
CN105102695B (zh) * 2013-12-18 2018-06-12 日本碍子株式会社 复合基板和功能元件

Also Published As

Publication number Publication date
JPWO2011129246A1 (ja) 2013-07-18
US20130022773A1 (en) 2013-01-24
US9105472B2 (en) 2015-08-11
EP2559791A1 (en) 2013-02-20
JP2016052984A (ja) 2016-04-14
EP2559791A4 (en) 2015-06-10
JP6060348B2 (ja) 2017-01-18

Similar Documents

Publication Publication Date Title
JP6060348B2 (ja) 結晶性膜付き単結晶基板の製造方法、及び素子製造方法
TWI550690B (zh) A single crystal substrate having a multilayer film, a manufacturing method of a single crystal substrate having a multilayer film, and an element manufacturing method
KR100918766B1 (ko) 화합물 단결정의 제조 방법
JP2012142545A (ja) テンプレート、その製造方法及びこれを用いた垂直型窒化物半導体発光素子の製造方法
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
JP2010165817A (ja) エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
TW201230383A (en) Template, method for manufacturing the template, and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
JP2014520748A (ja) 半導体基板及び製造方法
JP2018093113A (ja) 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
JP2009167057A (ja) 窒化物半導体基板の製造方法
US10837124B2 (en) Gallium nitride substrate
TWI736962B (zh) 複合式基板及其製造方法
JP5931737B2 (ja) 光学素子の製造方法
JP5446945B2 (ja) 窒化物半導体単結晶及び窒化物半導体基板の製造方法
JP2009114061A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
JP2010275141A (ja) 立方晶型窒化物半導体ウェハ及びその製造方法、並びに立方晶型窒化物半導体自立基板の製造方法
JP5834952B2 (ja) 窒化物半導体基板の製造方法
TWI528580B (zh) 形成獨立式半導體晶圓之方法
JP4288515B2 (ja) ＧａＮ単結晶基板、ＧａＮ単結晶基板の製造方法、ＧａＮ単結晶基板の上に作製した発光素子及びその製造方法
KR101039122B1 (ko) 질화물 반도체의 이종 단결정 성장용 사파이어 기판 제조방법
JP2004336079A (ja) 化合物単結晶の製造方法
TWI457985B (zh) Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof
JP2010042958A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
JP2009161433A (ja) ＧａＮ単結晶基板、ＧａＮ単結晶基板の製造方法、ＧａＮ単結晶基板の上に作製した発光素子及びその製造方法
KR20110102848A (ko) 질화물 반도체의 이종 단결정 성장용 사파이어 기판

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11768767

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012510631

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13639143

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2011768767

Country of ref document: EP