JP4444104B2 - 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス - Google Patents

気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス Download PDF

Info

Publication number
JP4444104B2
JP4444104B2 JP2004523874A JP2004523874A JP4444104B2 JP 4444104 B2 JP4444104 B2 JP 4444104B2 JP 2004523874 A JP2004523874 A JP 2004523874A JP 2004523874 A JP2004523874 A JP 2004523874A JP 4444104 B2 JP4444104 B2 JP 4444104B2
Authority
JP
Japan
Prior art keywords
gan
substrate
gallium nitride
holes
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004523874A
Other languages
English (en)
Other versions
JP2005534182A (ja
JP2005534182A5 (ja
Inventor
ベルナール、ボーモン
ピエール、ギバール
ジャン‐ピエール、フォーリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saint Gobain Lumilog SAS
Original Assignee
Lumilog SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumilog SA filed Critical Lumilog SA
Publication of JP2005534182A publication Critical patent/JP2005534182A/ja
Publication of JP2005534182A5 publication Critical patent/JP2005534182A5/ja
Application granted granted Critical
Publication of JP4444104B2 publication Critical patent/JP4444104B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • H01L21/02642Mask materials other than SiO2 or SiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)

Description

この発明は、気相エピタキシにより低い欠陥密度を有する窒化ガリウム(GaN)で作成された膜を準備することに関する。
この発明はまた、これらの窒化ガリウム膜から作成された光電子および電子部品に関する。
1995年の終わりに、日亜社はIII−V窒化物からレーザーダイオードを作成した。この結果、転位密度が10から1010cm−2の高さのヘテロエピタキシャル構造からレーザ放射を得られることが明らかにされた。1997年の終わりに、日亜は、レーザーダイオードの構造が良質のGaN層の上に構成されているという条件で、10000時間のレーザ放射を得られることを実証した。これは、ELO(エピタキシャル横方向過度成長)技術を用いて製造されるGaN層を必要とする。
GaN内の転位は非放射再結合中心のように振る舞わないと長い間断定されてきたが、螺旋成分を有する転位のいくつかは実際には非放射中心を導入し、部品性能はより良い結晶品質構造でははるかに良くなることが分かっている。従って、III−V窒化物に基づくレーザーダイオードの寿命は、構造が構成されているGaN層における転位密度に大きく依存する。
現在なされているすべての努力は、可能な限り良い結晶品質を有するヘテロエピタキシャルGaNを獲得することを目的としている。これは、GaNのためにELO(エピタキシャル横方向過度成長)技術が様々に変形されて広く開発されている理由である。
良好な表面を有し且つ十分な品質の固いGaN基板を入手することができないので、III−V系窒化物部品は、サファイア、SiC、Siまたは他のもの等の基板上にヘテロエピタキシによって作成される。基板として通常使用されるサファイアは卵割面を有しておらず、このことは、サファイア上にヘテロエピタキシされたGaNに基づくレーザーダイオード構造においては、反射切子面を作成することが困難であることを意味している。
さらに、サファイア等の基板をネットワークパラメータおよび熱膨張率において不釣り合いな組み合わせと共に使用すると、GaN/サファイアのヘテロエピタキシャル層において非常に高い転位密度が発生する。
技術に関係なく、広がった欠陥(転位、積層欠陥、反転領域、ナノチューブ)の密度は5×10cm−2より下に下がらない。転位は成長方向に伝播し、表面に現れ、そこで原子間力顕微鏡(AFM)または陰極線ルミネセンス(CL)によって確認することができる。これらの転位はいくつかの点で有害である。第1に、(5×10cm−2を超える)高い密度では、欠陥により電子移動度および電子特性(光ルミネセンス強度、担体の寿命)が低下する。さらに、表面転位の出現の結果、表面くぼみ(Heying等、J.Appl.Phys.85、6470、1999)が発生する。GaInN多量子井戸(MQW)に基づいたレーザーダイオード構造において、転位はMQWの順序を乱し、非均質光放射を引き起こす。最終的に、純粋な抵抗接点に用いられている金属もこれらの転位およびナノチューブに拡散する可能性がある。
異なるエピタキシャル横方向過度成長技術が以下によってELOの実施のために開発されている:1)HVPE(水素化物気相エピタキシ)、2)OMVPE(有機金属気相エピタキシ)、3)疑似昇華、より正確には近接昇華を意味するCSVT、および4)マスク、例えばエッチングされた基板を使用しない種々の変形。すべてのものを利用して、標準的な技術を用いた場合の10から1010と比較して、10cm−2よりも低い転位密度でGaN層を獲得することができる。しかし、後述のように、また使用される技術に特有であるように、エピタキシステップを有する技術においては、孔および合体ジョイントの上で転位密度が高い領域が残り、合体ジョイントで、および孔の真ん中で2段階技術においては孔内にエピタキシによりGaNを蒸着し、その後(特にフォトリソグラフィによって)誘電体層をマスキングおよびエッチングして前記孔を形成する第1のステップが行われ、次に第2のエピタキシャル横方向過度成長(ELO)ステップにおいて、最初に蒸着されたGaNパターンの横方向成長が、それらが合体するまで続く。
成長技術の1つの公知の変形例としては、サファイアの表面処理、GaNまたはAIN層の低温核生成、最終成長温度までのこの核生成層のアニール、および高温(1000から1100°C)でのGaNの成長のような(サファイア上での)現在は明確とされているプロセスを用いる有機金属エピタキシ(OMVPE)に基づくものである。このヘテロエピタキシを最適化し、GaNにおける転位密度をおよそ5×10cm−2に制限するためにいくつかの技術が開発されている(GaNのアイランドの合体、Haffouz等、Appl.Phys.Lett.、73、1278(1998)、X.H Wu等、Jpn
J.Appl.Phys.35、L1648(1996))。
低温核生成層はSiC上では必要なくなっており、第1のステップはGaNが蒸着される前に高温でAIN層を作成することである。しかし、転位密度はおよそ5×10cm−2のままである。
従って、上述のように、エピタキシャル横方向過度成長(ELO)およびその多くの変形例は、いくつかの規模で、即ちおよそ10cm−2よりも低く転位密度を低下させる最も適切な方法の1つをなす。
本発明をよりよく理解するため、以下に、第1に1段階エピタキシのELOプロセスを用いた場合、第2に2段階プロセスを用いた場合において欠陥線がGaN内でどのように伝播するかについて説明する。
1段階エピタキシプロセス
第1のステップでは基板上のGaNの第1の層をエピタキシし、次にこの層に誘電体マスクを蒸着する。次のステップでは、明確に定義された寸法および結晶配向を有するこの誘電体マスクの孔にフォトリソグラフィを行う。このようにして孔内にまず準備されたGaN層の上でエピタキシが続けられ、この再開されたエピタキシによってGaN結晶が横方向成長し、それによりいくつかの規模で転位密度を低下させる効果を与える。貫通転位はマスクの上を伝播することはない。しかし、初期のGaNに一致する孔からエピタキシされたGaNは、初期の化合物と同じ転位密度を維持する。さらに、転位密度の低い横方向パターンが合体し、また初期のGaNはモザイクパターンであるので、弱い配向性欠如は、合体面または合体ジョイントにおいて転位密度の高い領域の原因となる。その結果、1段階ELOを用いた場合には、表面全体を使用して光電子部品を製造することが不可能となる。
図1は、この1段階エピタキシプロセスを概略的に示している。基板1の上でGaN層がエピタキシされる(GaN基層2)。次に、マスク3(SiO、SiN、Al、W、その他)が蒸着される(CVD、PACVD、陰極スパッタリング、昇華、その場CVDまたはその他の蒸着方法により)。明確に定義された結晶方向に沿って、且つ[1−100]GaNに沿って7μmで離間された適切な寸法の、例えば3μmの孔を用いて、フォトリソグラフィによりこのマスクに孔を形成する。GaN成長が再開されると、まず孔5で、次に横方向にマスク4の上で蒸着が行われる。孔の上では、基板とエピタキシャル接触しているGaNが基層2と同じ欠陥密度を維持する。図1の黒い線は転位線を示している。GaNはマスクの上で横方向に成長する(GaN4の過度成長)。技術的に確立されているように、この領域では貫通転位は伝播しない。しかし、マスクの真ん中で2つの横方向過度成長正面が結合した時、合体ジョイント6が形成される。従って、合体ジョイントと基板にエピタキシャル接触している領域との間で過度成長領域4の上にダイオード構造が構成されなければならないので、上述のようなELO基板上のレーザーダイオードの製造技術は複雑な技術を必要とし、そのためおよそ1μmの位置合わせ精度が要求される。
2段階エピタキシプロセス
この変形例は、1段階エピタキシプロセスを改良したものである。これは図2、3および4に概略的に示されている。
図2および3を以下のように分析する。
サファイア基板基準1上にGaN基層基準2をエピタキシした後に、SiNのその場蒸着を行い(マスク3)、次に明確に定義された結晶方向に沿ってフォトリソグラフィによって孔5をエッチングする。最終的なステップは、まず選択エピタキシャル過度成長6を導く成長を再開することである。
第1の再開されたエピタキシ中に成長条件を調節して横方向成長速度よりも速い<0001>方向に沿った成長速度を獲得し、それによって切子面{11−22}を有する三角形の断面を有する細片の形態の過度成長を得る。この手順の利点は、図4に示されているように90°の出現転位の湾曲を誘導することである。
この転位湾曲はエネルギーを考慮することで説明される。転位線に作用する力は次の2つの条件の合計である:
―一方は、この線を表面に対して垂直となるように湾曲させること、
―他方は、(転位形成エネルギーを最小限にするため)バーガースベクトルに転位線を合せること。
第2のステップにおいて、実験条件を変更して<0001>方向に沿った成長速度よりも速い横方向成長速度を獲得することにより全体の合体を獲得する。図3は、切子面(0001)7が再出現する中間ステップを示している。
この2段階プロセスについては、特に特許出願WO99/20816に記載されている。<0001>方向に沿った成長速度よりも速い横方向成長速度を獲得するための実験条件の変更は、マグネシウム、アンチモン(Sb)またはビスマス(Bi)を添加して異方性GaN成長を引き起こすことからなってもよい(L.Zhang等、Appl.Phys.Lett.、79、3059(2001)。
この技術は、(合体領域の間で表面全体に渡って)10cm−2よりも低いまたはそれと同等の転位密度のGaNを獲得する手段を提供するものである(Vennegues等、J.Appl.Phys.87、4175(2000)。
図5に示された陰極線ルミネセンスにおける表面の画像に見られるように、合体領域間に観察可能な欠陥がほとんどない領域が存在し、この図の部分(a)は2段階エピタキシプロセスで得たGaN層の画像であり、部分(b)は1段階エピタキシプロセスで得たGaN層の画像である。
欠陥密度の低いこれらの領域は、レーザーダイオード等の光電子部品を作成するのに十分な幅となっている。これらの画像を慎重に検証すると、欠陥密度の低い細片の残りの部分よりも、合体領域によって画定される細片の中央付近で黒点の密度が極めて高い(転位の出現)ことが分かる。これらの転位は孔の真ん中に位置するGaN基層を起源とし、これらの孔は成長ステップの後に三角形の過度成長の頂点の付近に出現するので、転位湾曲プロセスを回避する。ELO成長中において、選択エピタキシの後で、切子面{11−22}の形成が開始され、マスクの縁で貫通転位が初めに湾曲するような実験条件とされる。図4により、この現象をよく理解できる。マスクの真ん中における転位はこのプロセスを回避し、表面に出現することができる(転位A)。さらに、湾曲した後に、転位はベース面と平行に伝播する。2つの横方向過度成長正面が接触し、合体ジョイントを形成する。横方向成長正面に続く転位は(空隙があってもよい)合体領域で終結することができ、または基板に向かって湾曲してもよく、または90°で湾曲し基板上に出現してもよい。また、貫通転位密度が高いこの合体ジョイントは、ELO基板の使用可能な表面を制限する。
従って、この2段階エピタキシプロセスはすべての転位、特にマスクの真ん中および合体ジョイントを起源とする転位を除去できないことは明らかである。
説明を完結させるため、また以下に説明される本発明の内容をよく理解するため、次に転位線の伝播について説明する。以下の説明は、特にマスク孔の真ん中を起源とする転位に適用可能である。
図6および7は、転位が基板上に出現する場合を示している。残りの説明では、遭遇し得る異なるタイプの対称(a)、(b)または(b’)について述べる際にこの図を参照する。
図7は、パターン4が台形または三角形の断面を有し、マスク3が対称の共通軸を有している場合を示している。三角形の断面4の頂点に出現転位が位置し、合体ジョイント6が垂直面を形成している。対称の共通軸と線が一致する転位の環境は、まず(a)構成、次に(b)、そして成長中に再度(a)となり、湾曲することはない。同様に、成長の間の合体ジョイントの転位の環境はタイプ(b’)構成の後に(a)となり、その線が湾曲することはない。
ELO気相技術の他の変形例では、誘電体マスクの代わりに、織り目加工されたまたは周期的にエッチングされた基板を使用している(Ashby等、Appl.Phys.Lett.77、3233(2000))。これらの技術においては、基板に直接エッチングを行い、それにより成長ステップおよびマスクの蒸着を回避している。
この技術では、すべての転位、特に孔の真ん中および合体ジョイントを起源とする転位を除去することはできない。
従って、1つ、2つまたはいくつかのエピタキシプロセスを用いる膜を作成するかまたは基板に直接孔をエッチングするために採用されるプロセスに関係なく、光電子部品を製造するGan膜の使用可能な表面を減少させる、Gan膜の表面に出現するこの転位の問題に対する技術的解決策を発見することが差し迫って必要とされている。
本発明の目的は、欠陥密度の低いGaN膜を提供するGaN膜作成プロセスを提案することである。
尚、この発明の内容において、GaNをドーピングしてもしなくてもよい。ドーピング物質は特に、マグネシウム、亜鉛、ベリリウム、カルシウム、炭素、シリコン、酸素、錫およびゲルマニウムを含む。メンデレーエフ周期律表における縦列IIIまたはVの元素の中でIn、Sc、Sb、Bi等の等電子不純物を導入することも可能である。
従って、本発明の目的は、気相エピタキシにより窒化ガリウム(GaN)を蒸着することによって、基板から開始してGaNの膜を作成するプロセスであって、GaN蒸着は少なくとも1つの気相エピタキシャル横方向過度成長(ELO)ステップを含み、これらのELOステップの少なくとも1つに先行して:
事前に蒸着された誘電体マスクに
または直接基板に
孔のエッチングを行い、
湾曲した転位はこのようにして得たGaN層の表面に出現しないので、上記ELOステップの1つの間に転位環境内に非対称を導入することにより可能な限り大きな数の転位湾曲を発生させることを特徴とする。
転位環境の非対称を特に以下のように誘導してもよい。
(1)成長軸に直角な電場を印加することによって、またはおよそ170から400nmの紫外線を発生させるランプを用いて照明することによって、成長パラメータを変化させて単一の族の切子面{11−22}の優先成長を引き起こす、または
(2)誘電体マスクにまたは直接基板に不均等な幅または不均等な幾何学的配列を有する孔を作成して幾何学的形状をGaNパターンに適用し、それにより転位の湾曲を容易にする、即ち再開された成長中にGaNパターンが取ることができる異なる幾何学的形状の特定の特性を利用する。
この非対称は、マスク孔を起源とするほとんどの貫通転位に措置を講じる手段を提供する。その結果、それらが表面上に出現することがなくなる。
特に、本発明の目的は上述のようなプロセスであり、このプロセスにおいて、周期ネットワークの基本パターンを形成する、隣接し、不均等で、且つ非対称の孔を誘電体マスクにまたは直接基板に作成することによって非対称を導入し、これらの基本パターンは少なくとも2つの孔を備え、前記孔は異なる種類、特に線、六角形、三角形またはこのような孔の組み合わせである。前記周期ネットワークは[10―10]方向に沿って延びることが好ましい。
この発明によるELO技術は頭字語ALFAGEO(Asymmetric Lateral Facet Grown−Epitaxial Overgrowth(非対称横方向切子面成長エピタキシャル過度成長))によって知られている。
エピタキシャル横方向過度成長ステップは、塩化物および水素化物からの気相エピタキシ(HVPE)により、気相エピタキシにおける有機金属熱分解(OMVPE)により、またはCSVT(近接昇華)によって行われることが有利である。
これらのエピタキシャル横方向過度成長(ELO)ステップを基板のM(1−100)、A(11−20)、R(1−102)、S(10−11)およびN(11−23)平面の1つ以上に沿って行うことにより、エピタキシがC(0001)平面に沿って行われた時に存在する圧電場を除去することもできる。
前記基板はおよそ100マイクロメータの厚さ、通常はおよそ200μmであってもよく、サファイア、ZnO、6H−SiC、4H−SiC、3C−SiC、GaN、AIN、LiAiO、LiGaO、MgAlO、Si、HfBまたはGaAsから選択されてもよい。前記基板は窒化硬化法によるGaNの蒸着の前に処理されてもよい。
本発明はまた、本発明によるプロセスで得ることができるあらゆるGaNにも係る。このようにして得たGaN層は1から100μmの厚さであってもよい。本発明の1つの特定の実施の形態によれば、得られるGaN層は5から15μmの厚さであってもよい。
光電子部品、特にレーザーダイオード、光検出器またはトランジスタも提案されており、これに対して、本発明によるプロセスで得ることができるGaN膜が設けられることを特徴とする。
従って、本発明の第1の変形例によれば、誘電体マスクに孔が作成され、本発明の第2の変形例によれば、基板に直接孔が作成される。
誘電体マスクに孔が作成された場合、即ち第1の変形例によれば、プロセスは、上述の技術を用いた2段階エピタキシャル横方向過度成長(ELO)を含むことが有利である。
従って、本発明の目的の1つはGaN膜を提供するGaN膜作成プロセスを提案することであり、前記GaN膜の製造のために2段階エピタキシプロセスが採用された場合に、前記GaN膜において、孔の真ん中および合体ジョイントを起源とする転位の密度が著しく低下する。
切子面{11−22}が異なる速度で成長して転位線を湾曲させる場合、またはマスク内の孔が異なる表面切子面を生じる場合が図8および9に示されている。図8において、tは転位が湾曲する第1の時点を示し、t(以前のt)で、転位は(c)および(d)に対する(a)、または(e)および(f)に対する(b)のような対称環境構成になる。t+1で、転位がベース面(0001)内で伝播する。構成(c)は、上述の2段階ELOで用いられた構成である。構成(d)において、tおよびt’−1は、tで同じ形状に至る2つの可能な幾何学的配列を示している。
残りの説明において、典型的な非対称の場合(c)、(d)、(e)および(f)について述べる際にこの図を参照する。
上述の(1)の場合においては、適用される非対称は(e)の場合に対応し、(2)の場合においては、適用される非対称は(d)および(f)の場合に対応する。
構成(d)の適用における非対称は、合体ジョイントを有利に除去するようにしてもよく、それによりELO表面全体を光電子部品の製造に用いることができる。
本発明によるプロセスのこの変形例を成すために使用することができる誘電体マスクは、窒化シリコン(SiN)、SiOまたはWで構成されてもよい。誘電体は当業者にはよく知られている技術によって蒸着される。
GaNの第1の蒸着は、何らかの気相蒸着方法、即ちHVPE(水素化物気相エピタキシ)、有機金属気相エピタキシにおける熱分解(OMVPE)、または近接昇華(CSVT)によって行われてもよい。OMVPEを使用することが好ましい。ガスベクトルはNとHとの混合であることが好ましい。この第1の層に対して、MBE、陰極スパッタリングまたはレーザアブレーション等の他の気相エピタキシ技術を用いることもできる。
以下に説明するプロセスによって得られるGaNの層を、再開されたエピタキシに続くGaNの基層からのマスキングに有利に使用することができる。
基板は、1つの原子平面にほぼ等しい窒化シリコンの厚さによって被覆される。誘電体マスクが形成された後に、連続バッファ層と呼ばれるGaNの層が蒸着される。この層の厚さは20から30nmであってもよい。この作業の間の温度は300から900°Cであってもよい。次のステップは950から1120°Cでの高温アニールである。バッファ層は連続層からGaNパターンで形成された不連続層、即ちアイランドの形態のGaNパターンに変化する。次に、誘電体が露出された領域はマスクの働きをし、GaNパターンは、マスク内に本来の場所の外で作成された孔内に位置するGaN領域の働きをする。核生成層の蒸着およびアニールの後に、通常2から5μmの厚さの薄いGaNの層が気相エピタキシにおける有機金属熱分解により蒸着される。ガリウム源はトリメチルガリウム(TMGa)であり、窒素源はアンモニアである。このような方法は多くの文献に記載されている。この技術は、特に特許出願WO99/20816における例5に記載されており、それを参考としてここに示す。
このGaNの基層を用いることには、本発明によるプロセスの初めに転位密度を制限するという利点がある。
以下は本発明の第1の変形例の異なる可能な実施の形態の説明であり、これらは本発明を例証するものであり、その範囲を限定するものではない。
以下に説明されるすべての実施の形態は、上述したような2段階ELOプロセスに関する。
従って、本発明はさらに詳しくは、GaN膜を作成するプロセスに関し、前記プロセスにおいて、孔の形成に続くGaN蒸着が2段階エピタキシに分割され、第1は、<0001>方向に沿った成長速度が横方向成長速度よりも速い成長条件の下で行われ、第2は、パターンの完全な合体を獲得するように横方向成長速度が<0001>方向に沿った成長速度よりも速い変更された実験条件の下で行われることを特徴とする。
横方向成長速度が<0001>方向に沿った成長速度よりも速い成長条件の変更は、マグネシウム、アンチモンおよびビスマスを添加することからなる。
第1の実施の形態によれば、好ましくは[10―10]方向に沿って周期ネットワークの基本パターンを形成するように隣接する不均等非対称孔が作成される。このような非対称孔パターンの例が図10に示されている。非対称基本パターンは直線的な孔に限定されず、[10―10]方向に平行な六角形の孔または三角形の孔等、他の多くのパターンを考えることが可能である。本発明の基本は、孔を非対称にしてそれらの密度をELOにおいてよりも一層低下させることによって転位の伝播を誘導することである。
これらの非対称孔を作成した後に、エピタキシされ、マスキングされ且つエッチングされた例えば蒸着条件下の図10に示されているような基板の処理を窒化ガリウムのエピタキシにより再開し、それにより対向する領域上の窒化ガリウムパターンの蒸着、および前記パターンの異方性および横方向成長を誘導し、横方向成長は前記パターンの合体まで続けられる。
例えば、図11は、孔の幅が不均等な場合におけるGaNのELO中の形態の変形例を概略的に示している。
第1のステップ中に、(0001)平面が速い面となるように成長条件が選択される。この第1のステップにより(0001)平面が消滅する時が決定され、次に、不均等な孔から成長により得たすべてのGaNパターンが三角形の断面に到達し、GaNパターンの断面は、図11の2つの別個の灰色の領域を画定している太い黒線に対応する。
この第1のステップ(図11の黒線によって画定される濃い灰色の領域)中において、貫通転位が成長中に横方向の切子面{11−22}に接触する(それによって構成(c)においてNが地点4にある)時に、これらの貫通転位が90°で湾曲する。小さなおよび大きな孔の正確な中間点に位置する転位は湾曲せず(M1およびM2で示される)、この第1のステップを超えて縦方向に伝播し続ける。同様に、図11の場合のようにパターンがこの段階で既に合体していると、N’およびN”のような転位が(C1で示される)合体ジョイントに向かって収斂し、この第1のステップを超えて縦方向に伝播する。その結果、マスクの真ん中に空隙が形成される。
成長条件が変更されている第2のステップにおいて、切子面(0001)が再出現する。この第2のELOステップは再開されるエピタキシからなり、成長条件を変化させて成長異方性がGanパターンの平坦化に伝導するように変化させる。WO99/20816に記載されているように、これを、気相のマグネシウムを添加することにより、または温度を上昇させることにより達成することができる。この第2のステップにおいて、GaNパターンは(各パターンの頂点に再出現する)切子面(0001)の拡張と共に展開し、横方向の切子面の表面は減少する。パターンの非対称のために、小さな孔の転位M2および合体ジョイントの転位C1、C2が、それぞれ地点2、1および3でタイプ(d)構成の横方向の切子面{11−22}に出現し、そこで90°に湾曲する。この実施の形態において、少数のタイプM1転位は湾曲しない。一方、多数のC2型転位はベース面の3で湾曲するとともに、相互作用し、互いを打ち消すことができる。図12はこれらの転位のこのような振る舞いを示しており、それぞれ1で湾曲する大きな孔、小さな孔およびタイプC1孔のタイプN、N’およびN”転位の振る舞いを確認することができる。
第2の実施の形態によれば、不均等な孔は、第1の実施の形態で用いられた方法と異なる方法で用いられる。
図13は、この第2の実施の形態の実施例を示している。
第1の実施の形態と同様に、成長条件の異なる2つのステップで成長が行われる。
しかし、この第2の実施の形態では、マスク内の不均等な孔を起源とするGaNパターンが完全に合体して三角形の断面を有する単一のパターンを形成した時に第1のステップが終了する。第1のステップ中に観察することができる中間の幾何学的形状は、図13に黒い点線で示されている。
第2のステップにおいて、図11に灰色の点線で示されているようにベース面C(0001)を再出現させることによって平坦化を達成するように成長条件が選択される。
タイプC1およびM2転位は、第1の実施の形態の説明で述べた理由により湾曲する。
この第2の実施の形態は、タイプM1およびC2転位の振る舞いにおいて第1の実施の形態と異なる。タイプM1転位は地点1では(c)構成であるため、この地点で湾曲する。一方、タイプC2転位は湾曲しない。
第3の実施の形態においては、3つの不均等な孔が使用される。
前記2つの実施の形態は1つの転位タイプ、即ち第1の実施の形態ではM1、第2の実施の形態ではC2を可能にする。これらの第1の2つの実施の形態を組み合わせて第3のものにすることができ、それによりタイプM1およびタイプC2の両方を湾曲させることができる。再び、成長条件の異なる2つのステップが存在する。この第3の実施の形態は図14に示されている。
第1のステップ中に、不均等な孔O1およびO2を起源とするGaNパターンが合体して単一の三角形の断面を有するパターンが形成され、M1転位が湾曲し、これは第2の実施の形態と同じである。同時に、O2から十分に離れた所に位置する孔O3を起源とするパターンが発展して三角形の断面に到達する。第1のステップの終わりは図14に黒い線で示された輪郭を得ることに一致し、これは第1の実施の形態の輪郭と同一である。粒子結合(図14のC3)が6で湾曲する。
第4の実施の形態においては、成長中に非対称が導入される。
序論で述べたように、成長中に基板の側面を紫外線で照明することによって非対称を作り出して切子面{1−212}の単一の族の成長速度を上げるようにしてもよい。孔の方向に直角に電場を印加することもできる。対照的なエッチングされたパターン(または効果を組み合わせるために不均等なパターン)から開始して、また第1のステップの終わりの(または第1のステップの初めの)合体の後に、2つの同等の切子面{11−22}のいずれかの成長速度を上げることによって(例えば、構造の側面を紫外線レーザで照明することによって、または孔の方向に直角な電場を印加することによって)、成長に非対称が導入される。
マスクの真ん中に位置する貫通転位MはELOの第1の局面では湾曲せず、一方では、1で湾曲する(非対称が切子面成長速度{11−22}に導入された時は図8(e))。非対称の結果、合体ジョイントは基板の表面に対して直角ではなくなり、転位は、90°に湾曲した後で、合体ジョイントにおいて結合する。転位のいくつかは、多くの場合空隙があるこのジョイントで停止し、一部は下に向かって伝播し、また一部はCに示されるように縦方向に伝播する。これらの部分は2で切子面{11−22}に接触し、90°に湾曲する。
これらの孔が基板に直接エッチングされる場合、即ち第2の変形例によれば、GaN基層を形成するステップを、上述と同じ条件の下で、即ちプロセスの第1の変形例が実施される時に行うようにしてもよい。
同様に、この第2の変形例は、上述と同じ条件の下で、即ちプロセスの第1の変形例が実施される時に行われてもよい2つの横方向成長ステップ(ELO)を有利に含むようにしてもよい。
本発明の特徴、目的および利点は本発明の特定の実施の形態の以下の例および添付された図面を読むことにより明らかとなるであろう。

例の第1部は、WO99/20816の例1から取った。
気相エピタキシにおける有機金属熱分解のために、大気圧で作動する適切な垂直反応器を用いる。1080°Cでの気相エピタキシにおける有機金属熱分解により、200から500μmの厚さのサファイア基板(0001)の上で窒化ガリウムの薄膜(2μmの厚さ)を蒸着する。ガリウム源はトリメチルガリウム(TMGa)であり、窒素源はアンモニアである。このような方法は多くの文献に記載されている。
実験条件は以下の通りである。
ガス担体は、等しい量のHとNとの混合である(4sl/mn)。アンモニアは別個のパイプを通して添加される(2sl/mn)。
窒化ガリウムの第1のエピタキシャル層の成長の後に、窒化シリコンの薄膜がグロースチャンバ内に蒸着される。1μmおよび2μmの孔(図10(a)のマスク)を用いて、フォトリソグラフィによって誘電体に非対称の孔を形成する。この例に記載されているプロセスは、特にGaNの[11−20]方向に沿った孔の他の配向に対して最終的に行うことができるが、直線的な孔はGaNの[10−10]方向に沿って配向されることが有利である。
2段階プロセスの第1の再開されたエピタキシの動作条件の下で意図的にドーピングされていないGaNを用いて露出された領域上でエピタキシを再開し、それによりGaNパターンの[0001]方向に沿った成長速度が、前記パターンの傾斜した側面に垂直な方向に沿った成長速度よりも十分に速くなる。これらの条件の下で、成長異方性により(0001)切子面が再出現する。このプロセスを用いた場合の第1のステップは、GaNパターンの(0001)切子面が消滅する時に終了する。第1のステップの終わりに、パターンは三角形の断面を有し(初期の細片が[10−10]または[11−20]に沿って配向されているか否かに応じて、配向{11−22}または{1−101}を有する横方向切子面を有し)、不均等な大きさを有する(図12)細片の形状となる。
第2のステップは、成長異方性を変更することによって(温度を1120°Cに上昇させることによって、または気相の揮発性有機金属の形態のマグネシウム(MeCp2Mg)を添加することによって)GaNによりエピタキシを再開することからなる。TMGa流量は100μモル/分である。第1の局面で得た各GaNパターンの頂点で(0001)切子面が再出現する。次に、これらのGaNパターンは(0001)切子面の拡張、また逆に側面の縮小と共に展開する。三角形のパターンの非対称性のために、すべてのパターンの完全な合体の前に(異なる大きさのパターンを起源とする)2つの隣接する側面が合体する。このELOの変形例において、2つのパターンの合体領域(または合体ジョイント)は孔に平行な平面ではなくなり、c軸に沿った成長速度と横方向の成長速度との比率によって決定される角度で傾斜した平面となる。第2のステップはすべての側面が完全に消滅した時に終了し、その後、GaNの合体したパターンによって形成された蒸着物の上面が平面になる。
上述のような本発明によるプロセスを用いる結果、まず平面GaN層が得られるため、これを再開されたエピタキシによる素子構造、特にレーザーダイオード構造の次の蒸着のための基板として用いることができ、またそれにより前記基板の結晶品質が非常に有利に向上する。下にあるGaN層を起源とする転位の線は、マスク内に形成された孔を通って第1のステップで作成されたパターン内で縦方向に伝播する。しかし、第2のステップで転位線は90°に湾曲することが判明している。
図12はこのようにして得た層の高解像度電子顕微鏡像を示しており、転位は、成長中に切子面{11−22}に接触する際に各孔の上で90°に湾曲している。この成長局面の初めに回避できるのは、マスクの中央を起源とする転位だけである。その後、マスキングされたGaN層の表面に平行な方向に沿って欠陥線が伝播する。
図1は、1段階エピタキシを示している。 図2は、2段階エピタキシャル横方向過度成長の第1のステップを示している。 図3は、2段階エピタキシャル横方向過度成長の第2のステップを示している。 図4は、完全合体の前の構造の変形例を示している。転位はベース面と平行に伝播する。点線は第1のステップの終わりにELOパターンの異なる可能な形状を示している。 図5は、陰極線ルミネセンスにおける表面の2つの画像の組を示している。各黒点は貫通転位の出現に対応している。画像の部分(a)は2段階エピタキシプロセスによって製造されたGaN表面を示し、画像の部分(b)は1段階プロセスによって製造されたGaN表面を示している。*印の直径は20μmである。 図6は、成長中に対称的なままとなる環境で転位が伝播する3つの例の構成を示している(太い実線tおよび点線tは(a)における平面Cおよび(b)および(b’)における(11−22)の連続的な時間での2つの位置を示している)。 図7は、GaNの過度成長および孔5が対象の共通軸を有する対象成長の場合を示している。 図8は、非対象成長の場合を示している。 図9(a)は、左の切子面が右の切子面よりも速く成長する場合に得られる非対象成長の場合を示しており、4および{3および5}が対象の不連続軸(または平面)を有している。マスクの孔を起源とするすべての転位は所定の時間で構成(c)または(e)である。湾曲が発生する。 図9(b)は、孔5aおよび5bに対して不均等な形状を選択することにより得た非対象の場合を示しており、過度成長4aおよび4bが合体してリボン4cを形成し、そのために、対称A4の平面が構造によって対称の他の平面(A1、A2、A3)のいずれかと一致しない。マスク内の孔5aおよび5bを起源とする、またはマスク3bの上で縦方向に伝播するすべての転位は所定の時間で構成(c)である。湾曲が発生する。 図10、(a)は、不均等な幅の孔を有する[1−100]方向に沿った孔を有するマスクを示し、(b)および(c)は、2つのタイプ[1−100]方向に沿った孔を有するマスクを示している。 図11は、不均等な幅を有するマスクの孔から開始する2段階ELOプロセスの概略図を示している。第1のステップは太い黒線で示され、第2の平坦化ステップは点線で示されている。 図12は、非対称な孔から開始する2段階ELOプロセスによって作成されたGaN層における貫通転位の構造を示している。第1のステップ中に合体する2つのパターンの断面は白線で示されている。90°に湾曲した転位が確認され、最も小さなパターンではタイプM転位は観測されない。第2のステップ中に展開する{11−22}切子面は灰色の点線で示されている。合体ジョイントを起源とするタイプC転位は、この切子面に接触する時(地点2)90°に湾曲する。 図13は、プロセスが上述の第2の実施の形態によって実施される場合のGaNパターンの変形例を示している。 図14は、プロセスが上述の第3の実施の形態によって実施される場合のGaNパターンの変形例を示している。

Claims (22)

  1. 気相エピタキシにより窒化ガリウム(GaN)を蒸着することによって、基板から開始してGaNの膜を作成するプロセスであって、
    前記GaN蒸着は少なくとも1つの気相エピタキシャル横方向過度成長(ELO)ステップを含み、これらのELOステップの少なくとも1つに先行して:
    事前に蒸着された誘電体マスクに
    または直接基板に
    孔のエッチングを行い、
    湾曲した転位はこのようにして得たGaN層の表面に出現しないので、記ELOステップの1つの間に転位環境内に非対称を導入することにより可能な限り大きな数の転位湾曲を発生させ
    前記非対称は、
    成長軸に直角な電場を印加することによって、またはおよそ170から400nmの紫外線を発生させるランプを用いて照明することによって、成長パラメータを変化させて単一の族の切子面{11−22}の優先成長を引き起こすことにより誘導される、
    ことを特徴とする、プロセス。
  2. 少なくとも2つの孔を備える周期ネットワークの基本パターンを形成して、隣接し、不均等で、且つ非対称の孔を前記誘電体マスクにまたは直接前記基板に作成することによって非対称を導入することを特徴とする、請求項1に記載のプロセス。
  3. 前記孔は線、六角形、三角形またはこれらの孔の組み合わせであることを特徴とする、請求項に記載のプロセス。
  4. 前記周期ネットワークは[10―10]方向に沿って延びることを特徴とする、請求項2または3に記載のプロセス。
  5. エピタキシャル横方向過度成長(ELO)ステップは、塩化物および水素化物からの気相エピタキシ(HVPE)により、気相エピタキシにおける有機金属熱分解(OMVPE)により、またはCSVT(近接昇華)によって行われることを特徴とする、請求項1乃至のいずれかに記載のプロセス。
  6. 前記エピタキシャル横方向過度成長(ELO)ステップは、基板のC(0001)、M(1−100)、A(11−20)、R(1−102)、S(10−11)およびN(11−23)平面の1つに沿って行われることを特徴とする、請求項1乃至5のいずれかに記載のプロセス。
  7. 前記基板は、サファイア、ZnO、6H−SiC、4H−SiC、3C−SiC、GaN、AIN、LiAiO 、LiGaO 、MgAlO 、Si、HfB またはGaAsから選択されることを特徴とする、請求項1乃至6のいずれかに記載のプロセス。
  8. 前記基板はサファイア基板であることを特徴とする、請求項に記載のプロセス。
  9. マグネシウム、亜鉛、ベリリウム、カルシウム、炭素、シリコン、酸素、錫およびゲルマニウムから選択することができるドーピング物質を用いて少なくとも1つの気相エピタキシャル横方向過度成長中に窒化ガリウムをドーピングすることを特徴とする、請求項1乃至のいずれかに記載のプロセス。
  10. In、Sc、Sb、Bi等の等電子不純物を窒化ガリウムに導入することを特徴とする、請求項1乃至9のいずれかに記載のプロセス。
  11. 前記孔は誘電体マスクにエッチングされることを特徴とする、請求項1乃至10のいずれかに記載のプロセス。
  12. 前記誘電体マスクの蒸着の前に、塩化物および水素化物からの気相エピタキシ(HVPE)により、気相エピタキシにおける有機金属熱分解(OMVPE)により、またはCSVT(近接昇華)によってGaN基層が作成されることを特徴とする、請求項11に記載のプロセス。
  13. 前記GaN基層の形成は、
    1つの原子平面にほぼ等しい厚さを有する窒化シリコンを蒸着するステップと、
    GaNバッファ層を蒸着するステップと、
    950から1120°Cの間で高温アニールを行い、それにより前記バッファ層が連続層からアイランドの形態のGaNパターンで形成された不連続層に変化するステップと、
    GaNをエピタキシにより蒸着するステップと、
    を含むことを特徴とする請求項12に記載のプロセス。
  14. 前記プロセスは2つの別個の気相エピタキシャル横方向過度成長(ELO)ステップを含み、前記第1のステップ中のGaN蒸着は前記孔内に位置するGaN領域で行われ、前記第2のステップ中のGaN蒸着は前記GaNパターンの合体まで横方向過度成長を導くことを特徴とする、請求項11乃至13のいずれかに記載のプロセス。
  15. 前記第1のステップ中のGaN蒸着は、<0001>方向に沿った成長速度が横方向成長速度よりも速い成長条件の下で行われ、前記第2のステップ中のGaN蒸着は、パターンの完全な合体を獲得するように横方向成長速度が<0001>方向に沿った成長速度よりも速い変更された実験条件の下で行われることを特徴とする、請求項14に記載のプロセス
  16. <0001>方向に沿った成長速度よりも速い横方向成長速度を獲得するための成長条件の変更は、マグネシウム、アンチモンまたはビスマスを添加することからなることを特徴とする、請求項15に記載のプロセス。
  17. 前記孔は基板に直接エッチングされることを特徴とする、請求項1乃至10のいずれかに記載のプロセス。
  18. このプロセスは、請求項13乃至16に記載の動作条件に従って実施されることを特徴とする、請求項17に記載のプロセス。
  19. 請求項1乃至18のいずれかに記載のプロセスを用いて得られることを特徴とする、窒化ガリウム膜
  20. 前記窒化ガリウム膜は1から20μmの厚さを有することを特徴とする、請求項19に記載の窒化ガリウム膜。
  21. 請求項19または20に記載のGaN膜から作成されることを特徴とする、光電子部品
  22. 請求項19または20に記載のGaN膜から作成されることを特徴とする、レーザーダイオード、光検出器またはトランジスタ
JP2004523874A 2002-07-24 2003-07-24 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス Expired - Fee Related JP4444104B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0209375A FR2842832B1 (fr) 2002-07-24 2002-07-24 Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
PCT/FR2003/002340 WO2004012227A2 (fr) 2002-07-24 2003-07-24 Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut

Publications (3)

Publication Number Publication Date
JP2005534182A JP2005534182A (ja) 2005-11-10
JP2005534182A5 JP2005534182A5 (ja) 2009-08-06
JP4444104B2 true JP4444104B2 (ja) 2010-03-31

Family

ID=30011432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004523874A Expired - Fee Related JP4444104B2 (ja) 2002-07-24 2003-07-24 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス

Country Status (10)

Country Link
US (1) US7455729B2 (ja)
EP (1) EP1525340B1 (ja)
JP (1) JP4444104B2 (ja)
KR (1) KR100950903B1 (ja)
CN (1) CN1329560C (ja)
AT (1) ATE525499T1 (ja)
AU (1) AU2003269052A1 (ja)
FR (1) FR2842832B1 (ja)
HK (1) HK1097886A1 (ja)
WO (1) WO2004012227A2 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
US7118929B2 (en) 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
FR2869459B1 (fr) * 2004-04-21 2006-08-04 Commissariat Energie Atomique Realignement entre niveaux apres une etape d'epitaxie.
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
TWI500072B (zh) 2004-08-31 2015-09-11 Sophia School Corp 發光元件之製造方法
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵(GaN)之生長方法
KR100809209B1 (ko) * 2006-04-25 2008-02-29 삼성전기주식회사 비극성 m면 질화물 반도체 제조방법
WO2008115135A1 (en) * 2007-03-16 2008-09-25 Sebastian Lourdudoss Semiconductor heterostructures and manufacturing thereof
KR101374090B1 (ko) * 2007-07-26 2014-03-17 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들
US7732306B2 (en) * 2007-07-26 2010-06-08 S.O.I.Tec Silicon On Insulator Technologies Methods for producing improved epitaxial materials
CN102184850B (zh) * 2011-05-13 2012-11-21 润奥电子(扬州)制造有限公司 用于制备半导体器件的深结扩散方法
JP5649514B2 (ja) 2011-05-24 2015-01-07 株式会社東芝 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法
KR101237351B1 (ko) * 2011-05-27 2013-03-04 포항공과대학교 산학협력단 전극 및 이를 포함한 전자 소자
WO2013021606A1 (ja) 2011-08-09 2013-02-14 パナソニック株式会社 窒化物半導体層成長用構造、積層構造、窒化物系半導体素子および光源ならびにこれらの製造方法
US9093395B2 (en) * 2011-09-02 2015-07-28 Avogy, Inc. Method and system for local control of defect density in gallium nitride based electronics
DE102012101211A1 (de) * 2012-02-15 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
JP6106932B2 (ja) * 2012-03-19 2017-04-05 株式会社リコー 13族窒化物結晶、及び13族窒化物結晶基板
CN103367121B (zh) * 2012-03-28 2016-04-13 清华大学 外延结构体的制备方法
CN103378223B (zh) * 2012-04-25 2016-07-06 清华大学 外延结构体的制备方法
DE102012217073A1 (de) 2012-09-21 2014-03-27 Robert Bosch Gmbh Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
KR101504731B1 (ko) * 2012-11-30 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체
JP6090998B2 (ja) * 2013-01-31 2017-03-08 一般財団法人電力中央研究所 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法
WO2014136749A1 (ja) * 2013-03-07 2014-09-12 学校法人名城大学 窒化物半導体結晶及びその作製方法
DE102013210814A1 (de) 2013-06-10 2014-12-11 Robert Bosch Gmbh Verfahren zum Herstellen eines Transistors mit hoher Elektronenbeweglichkeit
DE102013211374A1 (de) 2013-06-18 2014-12-18 Robert Bosch Gmbh Transistor und Verfahren zur Herstellung eines Transistors
US10032911B2 (en) 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
CN105745759B (zh) * 2013-12-23 2020-03-10 英特尔公司 非同质半导体衬底上的宽带隙晶体管及其制造方法
JP6269368B2 (ja) * 2014-07-24 2018-01-31 住友電気工業株式会社 窒化ガリウム基板
WO2016136547A1 (ja) * 2015-02-23 2016-09-01 三菱化学株式会社 C面GaN基板
CN104659089B (zh) * 2015-03-12 2017-09-29 苏州能屋电子科技有限公司 基于侧向外延技术的垂直结构AlGaN/GaN HEMT器件及其制作方法
DE102015109761B4 (de) * 2015-06-18 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US9954089B2 (en) 2016-06-20 2018-04-24 Infineon Technologies Americas Corp. Low dislocation density III-nitride semiconductor component
WO2018030311A1 (ja) 2016-08-08 2018-02-15 三菱ケミカル株式会社 導電性C面GaN基板
WO2018030312A1 (ja) * 2016-08-08 2018-02-15 三菱ケミカル株式会社 GaN結晶成長方法およびC面GaN基板
CN109844938B (zh) 2016-08-12 2023-07-18 Qorvo美国公司 具有增强性能的晶片级封装
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
CN106783533B (zh) * 2016-11-11 2020-01-07 上海芯元基半导体科技有限公司 含Al氮化物半导体结构及其外延生长方法
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
KR20180069403A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 질화 갈륨 기판의 제조 방법
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) * 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
KR102620159B1 (ko) 2018-10-08 2024-01-02 삼성전자주식회사 반도체 발광 소자
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
CN109638126B (zh) * 2018-10-31 2021-04-06 华灿光电(浙江)有限公司 一种氮化铝模板、深紫外发光二极管外延片及其制备方法
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
WO2020153983A1 (en) 2019-01-23 2020-07-30 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
JP7074168B2 (ja) * 2020-09-03 2022-05-24 三菱ケミカル株式会社 C面GaN基板
CN115662876A (zh) * 2022-08-31 2023-01-31 珠海庞纳微半导体科技有限公司 外延结构及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2866342A (en) * 1956-10-09 1958-12-30 Moorhead John Gerald Heat-actuated motor
FR2063759A5 (ja) 1969-10-30 1971-07-09 Pascouet Adrien
US4158322A (en) * 1977-08-22 1979-06-19 The United States Of America As Represented By The Secretary Of The Navy Pyrotechnic separation device
ATE550461T1 (de) * 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板
FR2806788B1 (fr) 2000-03-24 2002-12-06 Lacroix Soc E Pyromecanisme, notamment pour application dans le domaine spatial
FR2811036B1 (fr) 2000-06-30 2003-09-12 Lacroix Soc E Actionneur a base de micro-impulseurs pyrotechniques
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶GaN基板の製造方法
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置

Also Published As

Publication number Publication date
KR20050026962A (ko) 2005-03-16
ATE525499T1 (de) 2011-10-15
KR100950903B1 (ko) 2010-04-06
AU2003269052A8 (en) 2004-02-16
FR2842832A1 (fr) 2004-01-30
CN1678771A (zh) 2005-10-05
JP2005534182A (ja) 2005-11-10
FR2842832B1 (fr) 2006-01-20
HK1097886A1 (en) 2007-07-06
EP1525340B1 (fr) 2011-09-21
AU2003269052A1 (en) 2004-02-16
CN1329560C (zh) 2007-08-01
WO2004012227A3 (fr) 2004-04-29
US20060099781A1 (en) 2006-05-11
EP1525340A2 (fr) 2005-04-27
WO2004012227A2 (fr) 2004-02-05
US7455729B2 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
JP4444104B2 (ja) 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス
KR100761673B1 (ko) Ⅲ-ⅴ족 화합물 반도체 및 이의 제조방법
JP6067801B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
KR100401898B1 (ko) 결정 성장용 기판 및 이를 이용한 기판 제조방법
US6599362B2 (en) Cantilever epitaxial process
US6555845B2 (en) Method for manufacturing group III-V compound semiconductors
US7935615B2 (en) III-V nitride semiconductor substrate and its production method
US6756246B2 (en) Method for fabricating III-V group compound semiconductor
JP3819730B2 (ja) 窒化物系半導体素子および窒化物半導体の形成方法
JP5638198B2 (ja) ミスカット基板上のレーザダイオード配向
JP2007519591A (ja) 大面積で均一な低転位密度GaN基板およびその製造プロセス
JP5103014B2 (ja) マスクを通るラテラル成長による窒化ガリウム基板の製造
JP2011119761A (ja) Iii−v族窒化物系半導体基板
KR20080100706A (ko) GaN 반도체 기판 제조 방법
JP2017522721A (ja) 半極性iii族窒化物層を含む半導体材料の製造方法
JP5015480B2 (ja) 半導体単結晶基板の製造方法
JP2001148348A (ja) GaN系半導体素子とその製造方法
JP4199599B2 (ja) 3−5族化合物半導体の製造方法
Zhou et al. Transmission electron microscopy study of defect reduction in two-step lateral epitaxial overgrown nonplanar GaN substrate templates
US6844574B1 (en) III-V compound semiconductor
JP2002289538A (ja) 半導体素子の製造方法及び半導体素子
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
JP2005094029A (ja) GaN系半導体およびその製造方法
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090310

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090317

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20090615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091218

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100113

R150 Certificate of patent or registration of utility model

Ref document number: 4444104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees