CN1678771A - 通过气相外延法制造具有低缺陷密度的氮化镓膜的方法 - Google Patents

通过气相外延法制造具有低缺陷密度的氮化镓膜的方法 Download PDF

Info

Publication number
CN1678771A
CN1678771A CNA038207710A CN03820771A CN1678771A CN 1678771 A CN1678771 A CN 1678771A CN A038207710 A CNA038207710 A CN A038207710A CN 03820771 A CN03820771 A CN 03820771A CN 1678771 A CN1678771 A CN 1678771A
Authority
CN
China
Prior art keywords
gan
dislocation
substrate
growth
phase epitaxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038207710A
Other languages
English (en)
Other versions
CN1329560C (zh
Inventor
B·博蒙
P·吉巴尔特
J-P·福里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saint Gobain Lumilog SAS
Original Assignee
Lumilog SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumilog SA filed Critical Lumilog SA
Publication of CN1678771A publication Critical patent/CN1678771A/zh
Application granted granted Critical
Publication of CN1329560C publication Critical patent/CN1329560C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明涉及一种通过气相外延法制备具有低缺陷密度的氮化镓膜的方法。本发明涉及一种通过气相外延沉积氮化镓而从衬底上开始制备氮化镓(GaN)膜的方法。本发明的特征在于氮化镓沉积包括至少一个气相外延横向再生长(ELO)步骤，并且在于在至少一个所述气相外延横向再生长步骤之前在预先沉积的电介质掩模中，或者直接在衬底中蚀刻开口，并且在于在气相外延横向再生长步骤之一的过程当中将不对称性引入到位错环境中，以引起最大数目的位错弯曲，弯曲的位错不出现在所产生的氮化镓层的表面。本发明还涉及由所述氮化镓膜生产的光电子器件和电子器件。

Description

通过气相外延法制造具有 低缺陷密度的氮化镓膜的方法
本发明涉及通过气相外延法制造低缺陷密度的氮化镓(GaN)膜。
本发明还涉及由这些氮化镓膜制成的光电子器件和电子器件。
1995年底，诺基亚公司由III-V氮化物制成了一种激光二极管。这项成果表明，在位错密度达到108-1010cm-2的异质外延结构中可获得激光发射。1997年底，诺基亚公司表示，在激光二极管结构是在优质GaN层上制成的情况下，可获得10000小时的激光发射。这就需要使用外延横向再生长ELO(Epitaxial Lateral Overgrowth)技术制成的GaN层。
尽管长期以来都认为，GaN中的位错无法起到非辐射重组中心的作用，但目前证实，实际上，一些具有螺旋分量的位错引入了非辐射中心，并且该分量性能在晶体质量较好的结构上是优异的。因此，基于III-V氮化物的激光二极管的寿命关键取决于在其上形成结构的GaN层中的位错密度。
目前所有的努力都集中于获得具有尽可能好的晶体质量的异质外延GaN。这就是为什么针对GaN已经广泛研究了具有众多不同形式的外延横向再生长(ELO)技术的原因。
由于固体GaN衬底无法获得令人满意的表面并且也无法足量获得，因此基于III-V氮化物的元件是通过在诸如蓝宝石、SiC、Si等的衬底上的异质外延来获得的。通常用作衬底的蓝宝石不具有解理面，这意味着在基于蓝宝石上外延的GaN的激光二极管结构中，难以制造反射小平面(facette)。
而且，使用诸如蓝宝石这样的晶格参数和热膨胀系数同时失配的衬底会在Ga N/蓝宝石的异质外延层中产生非常高的位错密度。
无论什么样的技术，扩展缺陷(位错、堆垛缺陷、反转域、纳米管)都无法降至低于5×108cm-2。位错在生长方向上增殖并出现在表面上，在该表面，它们可由原子力显微镜(AFM)或阴极射线发光法(CL)来识别。这些位错在几个方面是有害的。首先，高密度(大于5×108cm-2)缺陷会降低电子迁移率和电子性能(光致发光强度、载流子寿命)。而且，表面位错的出现表现为表面凹陷(Heying等，J.Appl.Phys.，85，6470，1999)。在基于GaInN多量子阱(MQW)的激光二极管结构中，位错扰乱了MQW的排列，并导致非单色光发射。最后，用于电阻接触的金属也可能在这些位错和纳米管当中扩散。
为了实施ELO，已经研究了不同的外延横向再生长技术：1)HVPE(氢化物气相外延)，2)OMVPE(有机金属化合物气相外延)，3)假升华或更准确地是封闭空间气相传送CSVT(close space vaportransport)，和4)没有掩模的各种变化形式，例如，使用蚀刻的衬底。所有这些技术均可用于获得具有小于107cm-2的位错密度的GaN层，与之相比，使用标准技术为108-1010。不过，正如将在随后看到的，并且由于所用技术的固有性质，仍然有高位错密度的区域，在一步外延技术中是在开口上面和聚结接头(joint)的区域，而在两步技术中是在聚结接头和开口中间的区域，在该两步技术中，第一步是在开口中外延沉积GaN，该操作是在掩蔽和蚀刻电介质层(尤其是通过光刻)形成所述这些开口之后进行的，在第二步外延横向再生长(ELO)中，最初沉积的GaN图案的横向生长继续进行，直到它们聚结为止。
该生长技术的一种已知变化形式是基于有机金属化合物气相外延法(OMVPE)，它使用已被明确定义的操作过程(在蓝宝石上)：蓝宝石上的表面处理，GaN或AI N层的低温核化，该核化层的退火，直到最终生长温度，以及在高温下(1000-1100℃)的GaN生长。已经研究了多项技术来优化这种异质外延法，并将GaN中的位错密度限制在大约5×108cm-2(GaN小岛的聚结，Haffouz等，Appl.Phys.Lett.，73，1278(1998)，X.H Wu等，Jpn J.Appl.Phys.，35，L1648(1996))。
在SiC上，低温核化层是不再需要的，在沉积GaN之前首先在高温下制备AIN层。但是，位错密度仍然为大约5×108cm-2左右。
因此，如上所述，外延横向再生长(ELO)及其许多变化形式构成了用于将位错密度降低几个数量级(换言之降低至小于大约107cm-2)的最相关方法之一。
为了更好地理解本发明，下面将描述首先是在使用一步外延的ELO方法时，其次是在使用两步法时，缺陷线在GaN中是如何增殖的。
一步外延法
第一步是在衬底上外延生长第一GaN层，然后在该层上沉积电介质掩模。接下来的步骤是在该电介质掩模上光刻出具有明确限定的尺寸和结晶学取向的开口。首先在开口中在如此制备的GaN层上继续外延生长；所述重新开始的外延使得GaN晶体横向生长，其效果是将位错密度降低几个数量级。穿透位错不在掩模上增殖。但是，与初始GaN紧密结合的从开口外延的GaN与初始化合物保持相同的位错密度。而且，具有低位错密度的横向图案聚结，并且由于初始GaN是镶嵌图案，因此它们的弱解取向在聚结平面或聚结接头产生高位错密度的区域。因而，如果使用一步ELO，则不可能使用整个表面来制造光电子器件。
附图1示意性地表示了该一步外延法。在衬底1上外延GaN层(GaN底层2)。随后(通过CVD、PACVD、阴极溅散、升华、原地CVD或者其它任何沉积方法)沉积掩模3(SiO2、SiNx、Al2O3、W等)。随后通过光刻法在该掩模上沿着明确限定的结晶学方向并以合适的尺寸形成开口，例如，沿着[1-100]GaN方向以7μm隔开的3μm开口。当GaN再生长时，首先在开口5中沉积，随后在掩模4上横向沉积。在该开口上，与衬底具有外延关系的GaN与底层2保持相同的缺陷密度。附图1中的黑线表示位错线。GaN在掩模上横向生长(GaN再生长4)。正如在现有技术中证实的，在该区域中，穿透位错并不增殖。但是，当两个横向再生长前端(front)在掩模的中间会合时，则形成聚结接头6。因而，在如上所述的ELO衬底上制造激光二极管的技术必然是一项复杂的技术，其原因是二极管结构必须在再生长区4上，在聚结接头和与衬底具有外延关系的区域之间形成，这就需要约1μm的精确对准。
两步外延法
这种变化形式是对一步外延法的改进。其在附图2、3和4中示出。
下面将分析附图2和3。
在标为1的蓝宝石衬底上外延生长标为2的GaN底层之后，进行SiN的就地沉积(掩模3)，随后通过光刻法沿着明确限定的结晶学方向蚀刻开口5。最后的步骤是再次生长，这首先提供选择性外延再生长6。
在第一次重新开始的外延期间，生长条件被调节为获得比横向生长速率高的沿着方向<0001>的生长速率，这样获得具有小平面{11-22}的具有三角形截面的带状再生长。这种操作过程的优点在于诱导如附图4所示的突然出现的90°的位错弯曲。
这种位错弯曲被解释为能量方面的原因。作用在位错线上的力是以下两项之和：
-一是使所述线弯曲，以使其保持与表面垂直，
-另一个是将位错线与伯格斯矢量对准(以尽可能减小位错形成能)。
在第二步中，试验条件被修改为获得比沿着<0001>方向的生长速率大的横向生长速率，以获得总的聚结。附图3所示为其中再次出现小平面(0001)7的中间步骤。
该两步法尤其在专利申请WO99/20816中进行了描述。为了获得高于沿着<0001>方向上的生长速率的横向生长速率而进行的试验条件的改变可包括添加镁、锑(Sb)或铋(Bi)，以使GaN各向异性生长(L.Zhang等，Appl.Phys.Lett.，79，3059(2001))。
这项技术可获得位错密度低于或等于107cm-2的GaN(在聚结区之间的整个表面上)(Vennéguès等人，J.Appl.Phys.87，4175(2000))。
从附图5所示的阴极射线发光法的表面图象中可以看出，在聚结区之间存在几乎观察不到缺陷的区域，该附图的部分(a)是通过两步外延法获得的GaN层的图象，部分(b)是通过一步外延法获得的GaN层的图象。
这些低缺陷密度区的宽度足以制造光电子器件如激光二极管。通过仔细研究这些图象可以看到，在由聚结区限定的带的中心附近的黑点密度(出现位错)明显高于具有低缺陷密度的该带的剩余部分中的黑点密度。这些位错源于位于开口中间的GaN底层，它在第一步骤生长之后出现在三角形再生长的顶点附近，并且它因此避免了位错弯曲过程。实际上，在ELO生长期间，在选择外延之后，试验条件使得小平面{11-22}开始形成，并且在掩模边缘的穿透位错首先弯曲。从附图4可以很好地理解这种现象。在掩模中间的位错可以避免该过程并出现在表面上(位错A)。而且，在弯曲之后，位错平行于底面增殖。两个横向再生长前端会合并产生聚结接头。在横向生长前端之后的位错可以在聚结区(其中可能有空隙)终止，或者它们可以向着衬底弯曲，或者它们可弯曲90°并出现在表面上。其中穿透位错密度高的该聚结接头也限制了ELO衬底的可用表面。
因而，显然，这种两步外延法不能消除所有位错并且尤其是源于掩模的中间和聚结接头的位错。
为了全面地描述并为了更好地理解本发明的内容，下面将描述位错线的增殖。下面的描述特别适用于源于掩模开口的中间的位错。
附图6和7说明了位错可能出现在表面上的情况。在下面的描述中，当提到可能遇到的不同类型的对称(a)、(b)或(b’)时，可参考该附图。
图7表示其中图案4具有梯形或三角形截面并且掩模3具有公共对称轴的情况。出现的位错位于三角形载面4的顶部，而且聚结接头6形成垂直平面。位错线与公共对称轴重合的该位错的环境在生长期间首先是(a)构型然后是(b)然后再次是(a)：它从不弯曲。类似地，在生长期间聚结接头的位错的环境是类型(b’)构型然后(a)；其线没有弯曲。
ELO气相技术的其它变化形式不使用电介质掩模，而使用织构或周期蚀刻衬底(Ashby等，Appl，Phys.Lett.77，3233(2000))。在这些技术中，在衬底上直接进行蚀刻，这避免了生长步骤和掩模沉积。
这项技术不能消除所有的位错，尤其是源于开口中间和聚结接头的位错。
因而迫切需要找到解决下述这种问题的技术方案，即GaN膜的表面出现位错，这将减少制造光电子器件用的GaN膜的可用表面，而不管是使用一个、两个或者甚至是几个外延步骤制备膜还是在衬底上直接蚀刻开口的方法。
本发明的目的是提出一种可提供具有低缺陷密度GaN膜的GaN膜制备方法。
需要指出，在本发明中，GaN可被掺杂或不掺杂。掺杂物质尤其包括镁、锌、铍、钙、碳、硅、氧、锡和锗。还可引入等电子杂质，如门捷列夫周期表中第III或V列中的元素当中的In、Sc、Sb、Bi。
因此，本发明的目的是通过气相外延沉积GaN而从衬底上开始制备氮化镓(GaN)膜的方法，其特征在于GaN沉积包括至少一个气相外延横向再生长(ELO)步骤，并且在于在至少一个这些ELO步骤之前蚀刻开口：
-或者在预先沉积的电介质掩模中，
-或者直接在衬底中，
并且在于在ELO步骤之一的过程当中将不对称性引入到位错环境中，以引起大多数的位错弯曲，弯曲的位错不出现在如此获得的GaN层的表面。
位错环境的不对称性尤其可通过下述方式引发：
(1)通过施加垂直于生长轴的电场，或施加磁场，或者使用产生170-400nm的UV辐射的灯进行照射来变化生长参数，以使单一小平面族{11-22}优先生长，或者
(2)通过在电介质掩模中或者直接在衬底中制造不等宽或不等几何形状的开口，以将几何形状应用于GaN图案，以利于位错的弯曲，或者换句话说是利用在重新开始生长期间GaN图案可采用的不同几何形状的特定性质。
这种不对称性可对源于掩模开口的大部分穿透位错起作用。因此，它们不再出现在表面上。
具体来说，本发明的目的是一种如上所述的方法，其特征在于通过在电介质掩模或者直接在衬底中制造开口来引入不对称性，这些开口是形成周期网格基本图案的相邻、不等且不对称的开口，所述基本图案包括至少2个开口，这些开口可以是不同的类型，并且具体的是线、六角形、三角形或这些开口的组合。优选的，如上定义的周期网格沿着[1010]方向扩展。
本发明的ELO技术被缩写为ALFAGEO(不对称横向小平面生长-外延再生长)。
外延横向再生长步骤有利地通过氯化物和氢化物气相外延(HVPE)，通过有机金属化合物热解气相外延(OMVPE)，或者通过封闭空间气相传送(CSVT)来实施。
为了消除在沿着C(0001)平面进行外延时存在的压电场，还可沿着衬底的M(1-100)、A(11-20)、R(1-102)、S(10-11)和N(11-23)平面之一来执行这些外延横向再生长(ELO)步骤。
衬底可以是数百微米厚，通常是大约200μm，并且可选自蓝宝石、ZnO、6H-SiC、4H-SiC、3C-SiC、GaN、AlN、LiAlO2、LiGaO2、MgAlO4、Si、HfB2或者GaAs。可以在通过氮化进行GaN的任何沉积之前处理衬底。
本发明还涉及可通过本发明方法获得的任何GaN膜。如此获得的GaN膜可以是1-100μm厚。根据本发明的一个特定实施方式，所获得的GaN膜可以是5-15μm厚。
还提供光电子器件，具体是激光二极管，光检测器或者晶体管，其特征在于它配有可通过本发明方法获得的GaN膜。
因此，根据本发明的第一变化形式，开口在电介质掩模中制备，而且，根据本发明的第二变化形式，开口直接在衬底中制备。
当开口是在电介质掩模中制备时，换言之根据本发明的第一变化形式，该方法有利地包括使用上述技术的两步外延横向再生长(ELO)。
本发明的目的之一因此是提供GaN膜的制备方法，该方法提供这样的GaN膜，其中源于开口中间和聚结接头的位错密度在采用两步外延法制造所述GaN膜的情况下被显著降低。
附图8和9用于说明小平面{11-22}以不同速率生长以使位错线弯曲的情况，或者在掩模中的开口导致不同表面的小平面的情况。在附图8中，t0表示位错可弯曲的第一时刻，而在t-1(先于t0)，位错处于对称环境的构型中，如对于(c)和(d)的(a)，或者对于(e)和(f)的(b)。在t+1，位错在底面(0001)中增殖。构型(c)是在上述两步ELO中使用的构型。在构型(d)中，t1和t’-1表示在t0产生相同形状的两种可能的几何形状。
在以下的描述中，当提到典型的不对称情况(c)、(d)、(e)和(f)时，可参考本图。
在上述情况(1)中，应用的不对称性是根据图(e)的情况，在情况(2)中，应用的不对称性是根据情况(d)和(f)。
在应用构型(d)时的不对称性还可有利地消除聚结接头，这样，整个ELO表面可被用于制备光电子器件。
用于实现本发明的这种变化形式的电介质掩模可由氮化硅(SiN)、SiO2或W构成。该电介质是根据本领域技术人员熟知的方法来沉积的。
GaN的第一次沉积可通过任何气相沉积法来进行，即HVPE(氢化物气相外延)、有机金属化合物热解气相外延(OMVPE)或者封闭空间气相传送(CSVT)。优选使用OMVPE。载气优选是N2和H2的混合物。其它气相外延技术也可用于该第一层，如MBE、阴极溅散或激光烧蚀。
作为在重新开始外延之前要进行掩蔽的GaN底层，可有利地使用根据下述方法获得的GaN层：
衬底用厚度大约等于一个原子面的氮化硅覆盖。在形成电介质掩模之后，沉积GaN层，它被称作连续缓冲层。该层厚度可以是20-30nm。在该操作过程中的温度可以是300-900℃。接着的步骤是在950-1120℃下高温退火。该缓冲层从连续层变成不连续层，该不连续层由GaN图案形成，或者换句话说是小岛形式的GaN图案。电介质已经曝露的区域此时起到了掩模的作用，而GaN图案起到了位于开口中的GaN区的作用，该开口在掩模中异地(ex-situ)制备。在核化层沉积和退火之后，通过有机金属化合物热解气相外延法沉积GaN薄层，通常为2-5μm厚。镓源是三甲基镓(TMGa)，氮源是氨。这种方法在许多文献中都有描述。这项技术特别在专利申请WO99/20816中，在实施例5中进行了描述，其被引入本文以供参考。
使用这种GaN底层的优点是限制本发明方法开始时的位错密度。
下面将描述本发明第一变化形式的可能的不同实施方式，它们用于说明本发明但并不限制其范围。
下面描述的所有实施方式均涉及如上所述的两步ELO法。
因此，本发明更具体地涉及一种制备GaN膜的方法，其特征在于在开口形成后的GaN沉积被分成两步外延，第一步是在沿着<0001>方向的生长速率大于横向生长速率的生长条件下进行的，第二步是在横向生长速率大于沿着<0001>方向的生长速率的试验条件下进行的，以获得图案的全部聚结。
为了实现横向生长速率大于沿着<0001>方向的生长速率而进行的生长条件的改变包括添加镁、锑或铋。
根据第一实施方式，制成相邻、不等且不对称的开口，以形成优选沿着[10-10]方向的周期网格的基本图案。附图10示出了这种不对称开口图案的例子。不对称基本图案并不限于线性开口，可以设想其它许多图案，如平行于[10-10]方向的六角形开口，或者三角形开口。本发明的基础是通过开口的不对称性引发位错的增殖，这比在ELO中可以更多地降低它们的密度。
在制成这些不对称开口之后，在沉积条件下，重新开始对如附图10所示的外延的、掩蔽的且蚀刻的衬底进行外延氮化镓的处理，以引导在对照区上(les zones en regard)的氮化镓图案的沉积，以及所述图案的各向异性和横向生长，横向生长持续进行，直到所述图案聚结为止。
例如，附图11示意性地示出了当开口宽度不等时在GaN的ELO期间的形态变化。
在第一步骤期间，选择生长条件以使平面(0001)是快速平面。当平面(0001)消失时停止该第一步骤，从不相等开口生长得到的所有GaN图案随后达到三角形截面；GaN图案的截面对应于附图11中界定两个独立的灰色区域的粗黑线。
在该第一步骤期间(在附图11中由黑线界定的黑灰区域)，在生长期间，穿透位错在它们遇到横向小平面{11-22}时弯曲90°(如N，它位于构型(c)中的点4)。位于小和大开口正中点的位错并不弯曲(标为M1和M2)，并且继续垂直增殖，而超出该第一步骤的范围。类似地，如果如附图11所示的情况一样图案在这个阶段已经聚结，则位错如N’和N”向聚结接头(标为C1)会聚，并且垂直增殖，而超出该第一步骤的范围。此外还在掩模的中间形成空隙。
在生长条件被改变的第二步骤中，小平面(0001)重新出现。该第二ELO步骤包括通过改变生长条件以改变生长的各向异性而重新开始外延，这样，其变得有利于GaN图案的平面化(planérisation)。如WO99/20816所述，这可通过在气相中添加镁或者通过提高温度来实现。在该第二步骤中，GaN图案的成长伴随着小平面(0001)的扩展(它在每个图案的顶部重新出现)，同时横向小平面的表面减少。由于图案的不对称性，小开口的位错M2和聚结接头的C1、C2分别出现在点2、1和3的(d)类构型中的横向小平面{11-22}中，其中它们经过90°的弯曲。在这个实施方式中，少量M1类型的位错并未弯曲。另一方面，大量C2类型的位错在底面的3弯曲，并且可相互作用和抵消。附图12示出了这种位错行为，标识了分别是大开口、小开口和可在1弯曲的C1类开口的N、N’和N”类位错的行为。
根据第二实施方式，不相等开口的使用不同于它们在第一实施方式中的使用方式。
图13表示该第二实施方式的实施例。
如在第一实施方式中一样，生长是在生长条件不同的两个步骤中进行的。
但对于该第二实施方式来说，当源于掩模中不相等开口的GaN图案已经完全聚结形成具有三角形截面的单一图案时，第一步骤停止。附图13以黑色虚线标示出了在第一步骤期间可观察到的中间几何形状。
在第二步骤中，选择生长条件以通过使底面C(0001)重新出现而实现平面化，如附图11中以灰色虚线所示出的。
C1和M2类型的位错由于在第一实施方式的描述中提到的原因而弯曲。
该第二实施方式与第一实施方式的不同之处在于M1和C2类位错的行为。M1类位错在点1弯曲，因为在该点，M1处于(c)构型中。另一方面，C2类位错并未弯曲。
在第三实施方式中，使用三个不相等开口。
前两种实施方式避免一类位错：第一实施方式中的M1和第二实施方式中的C2。这前两个实施方式可被组合成第三实施方式，这样可同时弯曲M1类和C2类位错。其具有生长条件不同的两个新步骤。附图14示出了该第三实施方式。
在第一步骤期间，源于不相等开口O1和O2的GaN图案聚结形成具有单一三角形截面的图案；这与第二实施方式相同。同时，源于离O2足够远的开口O3的图案成长为达到三角形截面。第一步结束的同时获得如附图14中用黑线示出的轮廓(profile)；这与第一实施例的轮廓相同。晶界(附图14中的C3)在6弯曲。
在第四实施方式中，在生长期间引入不对称性。
如在导言部分中所述的，通过在生长期间利用UV辐射从侧面照射衬底可产生不对称性，从而提高单一小平面族{1-212}的生长速率。也可垂直于开口方向施加电场。从对称蚀刻图案(或不相等图案以组合效果)开始，在第一步结束时(或在第一步开始时)聚结之后，通过提高2个等效小平面{11-22}之一的生长速率(例如通过用UV激光从侧面照射结构，或者通过垂直于开口方向施加电场)将不对称性引入到生长中。
位于掩模中间的穿透位错M在ELO的第一阶段并未弯曲，另一方面，在将不对称性引入到小平面生长速率{11-22}中时，它们在1弯曲(图8(e))。不对称性的结果是聚结接头不再垂直于衬底表面，这样，位错在弯曲90°后在聚结接头中会合。在通常存在空隙的该接头中，一部分位错停止，一部分向下增殖，而另一部分垂直增殖，以C表示。这些部分在2遇到小平面{11-22}，并弯曲90°。
当开口是直接在衬底上蚀刻时，换言之根据第二变化形式，形成GaN底层的步骤可在与上述(即在执行该方法的第一变化形式时)相同的条件下进行。
类似地，该第二变化形式可有利地包括两个横向再生长步骤(ELO)，它们可在与上述(即在执行该方法的第一变化形式时)相同的条件下进行。
在阅读了本发明下述的特定实施方式的实施例和附图之后，本发明的特征、目的和优点将会更加清楚，在附图中：
-附图1表示一步外延；
-附图2表示在两步外延横向再生长中的第一步；
-附图3表示在两步外延横向再生长中的第二步；
-附图4表示在总的聚结之前的结构的变化。位错平行于底面增殖。虚线表示在第一步结束时ELO图案的可能的不同形状；
-附图5示出了在阴极发光射线法中的表面的一组两个图象。每个黑点对应于出现穿透位错。图象的部分(a)表示根据两步外延法产生的GaN表面，而图象的部分(b)表示根据一步法产生的GaN表面。标记*的直径是20μm；
-附图6表示构型的3个实例，在该构型中，位错在生长期间保持对称的环境下进行增殖(粗实线t0和虚线t1表示在(a)中的平面C和在(b)和(b’)中的(11-22)的连续时间的两个位置)；
-附图7表示其中GaN的再生长和开口5具有公共对称轴的对称生长情况；
-附图8表示不对称生长情况；
-附图9(a)表示当左小平面的生长快于右小平面的生长时获得的不对称生长的情况；4和{3和5}具有不连续的对称轴(或平面)。源于掩模的开口的所有位错在给定的时刻均处于构型(c)或(e)中。发生弯曲；
-附图9(b)表示通过选择开口5a和5b的不相等形状获得不对称性的情况；再生长4a和4b聚结形成带4c，对于该带4c来说，对称平面A4在构造上并不与其它任何对称平面(A1、A2、A3)重合。源于掩模5 a和5 b中的开口或者在掩模3b上垂直增殖的所有位错在给定的时刻均处于构型(c)中。有弯曲；
-附图10，(a)表示具有不等宽开口且具有沿着[1-100]方向的开口的掩模，而(b)和(c)表示具有沿着两类[1-100]方向的开口的掩模；
-附图11表示从具有不同宽度的掩模中的开口开始的两步ELO法的示意图。第一步以粗黑线表示，第二平面化步骤以虚线表示；
-附图12表示通过两步ELO法，从不对称开口制成的GaN层的穿透位错的结构。在第一步期间聚结的两个图案的截面以白线显示。弯曲90°的位错被标识出，并且在最小图案中没有观察到M类位错。在第二步骤期间成长的小平面{11-22}以灰色虚线表示。源于聚结接头的C类位错在它们遇到该小平面时(点2)弯曲90°；
-附图13表示当该方法是根据上述第二实施方式实施时的GaN图案的变化；
-附图14表示当该方法是根据上述第三实施方式实施时的GaN图案的变化。
实施例
本实施例的第一部分取自于WO99/20816的实施例1。
使用一种适合在大气压力下操作的垂直反应器，该反应器用于有机金属化合物热解气相外延。在厚度200-500μm的蓝宝石衬底(0001)上，在1080℃下通过有机金属化合物热解气相外延沉积一薄层氮化镓(2μm厚)。镓源是三甲基镓(TMGa)，氮源是氨。在许多文献中都描述过这样的方法。
试验条件如下：
载气是等量H2和N2的混合物(4sl/mn)。氨通过单独的管道加入(2sl/mn)。
在生长氮化镓第一外延层之后，在生长室中沉积薄氮化硅层。通过光刻法在电介质中形成不对称开口，开口为1μm和2μm(图10(a)中的掩模)。尽管在本实施例中描述的方法最终可针对尤其是沿着GaN的[11-20]方向的开口的其它取向来进行，但线性开口有利地沿着GaN的[10-10]方向取向。
在两步法中的第一次重新开始外延的操作条件下，在未被GaN(未有意掺杂)覆盖的区域上重新开始外延，这样，沿着GaN图案的[0001]方向的生长速率远远大于沿着垂直于所述图案的倾斜侧面的方向的生长速率。在此条件下，生长的各向异性导致小平面(0001)消失。当确保GaN图案的小平面(0001)消失时，所实施方法的第一步骤停止。在第一步骤结束时，图案是具有尺寸不等的三角形截面的带状(具有取向{11-22}或{1-101}的横向小平面，这取决于初始的带是沿着[10-10]还是[11-20]取向)(图12)。
第二步骤在于通过改变生长的各向异性(通过将温度提高到1120℃或者通过添加挥发性有机金属形式(MeCp2Mg)的镁)来重新开始GaN的外延。TMGa流量是100微摩尔/分钟。小平面(0001)在第一阶段中获得的每个GaN图案的顶部重新出现。这些GaN图案因而伴随着小平面(0001)的扩展而成长，并且与此相反，侧面则减小。由于三角形图案的不对称性，两个相邻侧面(源于不同尺寸的图案)在所有图案的总聚结之前聚结。在ELO的这种变化形式中，两个图案的聚结区(或者聚结接头)不再是平行于开口的平面，而是以一定角度倾斜的平面，该角度由沿着c轴和横向的生长速率之间的比率来确定。当所有侧面已完全消失时，第二步骤停止，由GaN的聚结图案形成的沉积的上表面此时是平面。
通过使用如上所述的本发明方法首先可获得平面GaN层，它因此可被用作通过重新开始外延而在器件结构上进行随后的沉积的衬底，所述器件结构尤其是激光二极管结构，而且还可以非常有利地提高所述衬底的晶体质量。源于下方的GaN层的位错线在第一步骤产生的图案中的掩模中垂直形成的开口当中增殖。但是看来，位错线在第二步骤中弯曲90°。
附图12表示如此获得的层的高分辩率电子显微图象，在每个开口之上，在生长期间，位错在它们遇到小平面{11-22}时弯曲90°。在该生长阶段开始时可避免的所有位错是源于掩模的中心的位错。随后，缺陷线沿着平行于掩蔽的GaN层表面的方向上增殖。

Claims (23)

1.通过气相外延沉积GaN而从衬底上开始制备氮化镓(GaN)膜的方法，其特征在于GaN沉积包括至少一个气相外延横向再生长(ELO)步骤，并且在于在至少一个这些ELO步骤之前蚀刻开口：
-或者在预先沉积的电介质掩模中，
-或者直接在衬底中，
并且在于在ELO步骤之一的过程当中将不对称性引入到位错环境中，以引起最大数目的位错弯曲，弯曲的位错不出现在如此获得的GaN层的表面。
2.权利要求1的制备氮化镓GaN膜的方法，其特征在于不对称性通过下述方式引发：
(1)通过施加垂直于生长轴的电场，或施加磁场，或者使用产生170-400nm的UV辐射的灯进行照射来变化生长参数，以使单一小平面族{1-22}优先生长，或者
(2)通过在电介质掩模中或者直接在衬底中制造不等宽或不等几何形状的开口，以将几何形状应用于GaN图案，以利于位错的弯曲。
3.权利要求1或2的方法，其特征在于不对称性是通过在电介质掩模中或者直接在衬底中制造形成周期网格基本图案的相邻、不等且不对称的开口来引入的，所述基本图案包括至少2个开口。
4.权利要求3的方法，其特征在于所述开口是线、六角形、三角形或这些开口的组合。
5.权利要求3或4的方法，其特征在于周期网格沿着[10-10]方向扩展。
6.权利要求1-5中任一项的方法，其特征在于外延横向再生长(ELO)步骤通过氯化物和氢化物气相外延(HVPE)，通过有机金属化合物热解气相外延(OMVPE)，或者通过封闭空间气相传送(CSVT)来实施。
7.权利要求1-6中任一项的方法，其特征在于外延横向再生长(ELO)步骤沿着衬底的C(0001)、M(1-100)、A(11-20)、R(1-102)、S(10-11)和N(11-23)平面之一进行。
8.权利要求1-7中任一项的方法，其特征在于衬底选自蓝宝石、ZnO、6H-SiC、4H-SiC、3C-SiC、GaN、AlN、LiAlO2、LiGaO2、MgAlO4、Si、HfB2或GaAs。
9.权利要求8的方法，其特征在于衬底是蓝宝石衬底。
10.权利要求1-9中任一项的方法，其特征在于在至少一个气相外延横向再生长期间使用掺杂物质掺杂氮化镓，所述掺杂物质可选自镁、锌、铍、钙、碳、硅、氧、锡和锗。
11.权利要求1-10中任一项的方法，其特征在于在氮化镓中引入等电子杂质，如In、Sc、Sb、Bi。
12.权利要求1-11中任一项的方法，其特征在于在电介质掩模中蚀刻开口。
13.权利要求12的方法，其特征在于在沉积电介质掩模之前，GaN底层通过氯化物和氢化物气相外延(HVPE)，通过有机金属化合物热解气相外延(OMVPE)，或者通过封闭空间气相传送(CSVT)来形成。
14.权利要求13的方法，其特征在于GaN底层的形成包括下列步骤：
-沉积厚度约等于一个原子面的氮化硅，
-沉积GaN缓冲层，
-在950-1120℃的温度下高温退火，这样，缓冲层从连续层变成了由小岛形式的GaN图案形成的不连续层，随后，
-外延沉积GaN。
15.权利要求12-14中任一项的制备氮化镓(GaN)膜的方法，其特征在于，该方法包括两个独立的气相外延横向再生长(ELO)步骤，在第一步骤期间的GaN沉积是在位于开口中的GaN区中进行的，在第二步骤期间的GaN沉积导致横向再生长，直到GaN图案聚结为止。
16.权利要求15的方法，其特征在于，在第一步骤期间的GaN沉积是在沿着<0001>方向的生长速率大于横向生长速率的生长条件下进行的，而在第二步骤期间的GaN沉积是在改变的试验条件下进行的，即横向生长速率大于沿着<0001>方向的生长速率，以获得图案的完全聚结。
17.权利要求16的方法，其特征在于，为了获得高于沿着<0001>方向的生长速率的横向生长速率而进行的生长条件的改变包括添加镁、锑或铋。
18.权利要求1-11中任一项的方法，其特征在于在衬底中直接蚀刻开口。
19.权利要求18的方法，其特征在于该方法根据权利要求14-17中描述的操作条件进行。
20.氮化镓膜，其特征在于它通过使用权利要求1-19中任一项的方法获得。
21.权利要求20的氮化镓膜，其特征在于它具有1-20μm的厚度。
22.光电子器件，其特征在于它由权利要求20或21的GaN膜制成。
23.激光二极管，光检测器或晶体管，其特征在于它由权利要求20或21的GaN膜制成。
CNB038207710A 2002-07-24 2003-07-24 通过气相外延法制造具有低缺陷密度的氮化镓膜的方法 Expired - Fee Related CN1329560C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR02/09375 2002-07-24
FR0209375A FR2842832B1 (fr) 2002-07-24 2002-07-24 Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut

Publications (2)

Publication Number Publication Date
CN1678771A true CN1678771A (zh) 2005-10-05
CN1329560C CN1329560C (zh) 2007-08-01

Family

ID=30011432

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038207710A Expired - Fee Related CN1329560C (zh) 2002-07-24 2003-07-24 通过气相外延法制造具有低缺陷密度的氮化镓膜的方法

Country Status (10)

Country Link
US (1) US7455729B2 (zh)
EP (1) EP1525340B1 (zh)
JP (1) JP4444104B2 (zh)
KR (1) KR100950903B1 (zh)
CN (1) CN1329560C (zh)
AT (1) ATE525499T1 (zh)
AU (1) AU2003269052A1 (zh)
FR (1) FR2842832B1 (zh)
HK (1) HK1097886A1 (zh)
WO (1) WO2004012227A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800810A (zh) * 2011-05-27 2012-11-28 浦项工科大学校产学协力团 电极和包括其的电子器件
CN102800770A (zh) * 2011-05-24 2012-11-28 株式会社东芝 氮化物半导体层及其形成方法以及半导体发光器件
CN104659089A (zh) * 2015-03-12 2015-05-27 苏州能屋电子科技有限公司 基于侧向外延技术的垂直结构AlGaN/GaN HEMT器件及其制作方法
CN106783533A (zh) * 2016-11-11 2017-05-31 上海芯元基半导体科技有限公司 含Al氮化物半导体结构及其外延生长方法
CN107690711A (zh) * 2015-06-18 2018-02-13 欧司朗光电半导体有限公司 用于制造氮化物半导体器件的方法和氮化物半导体器件
CN109638126A (zh) * 2018-10-31 2019-04-16 华灿光电（浙江）有限公司 一种氮化铝模板、深紫外发光二极管外延片及其制备方法
CN110042471A (zh) * 2014-07-24 2019-07-23 住友电气工业株式会社 氮化镓衬底
WO2024046240A1 (zh) * 2022-08-31 2024-03-07 珠海庞纳微半导体科技有限公司 外延结构及其制备方法

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560296B2 (en) 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
US7118929B2 (en) 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
FR2869459B1 (fr) * 2004-04-21 2006-08-04 Commissariat Energie Atomique Realignement entre niveaux apres une etape d'epitaxie.
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
TWI500072B (zh) * 2004-08-31 2015-09-11 Sophia School Corp 發光元件之製造方法
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
KR100809209B1 (ko) * 2006-04-25 2008-02-29 삼성전기주식회사 비극성 ｍ면 질화물 반도체 제조방법
EP2126963A4 (en) * 2007-03-16 2011-03-16 Sebastian Lourdudoss SEMICONDUCTOR HETEROSTRUCTURES AND MANUFACTURE THEREOF
US7732306B2 (en) * 2007-07-26 2010-06-08 S.O.I.Tec Silicon On Insulator Technologies Methods for producing improved epitaxial materials
CN101743618B (zh) 2007-07-26 2012-11-21 硅绝缘体技术有限公司 外延方法和通过该方法生长的模板
CN102184850B (zh) * 2011-05-13 2012-11-21 润奥电子(扬州)制造有限公司 用于制备半导体器件的深结扩散方法
CN103403842A (zh) 2011-08-09 2013-11-20 松下电器产业株式会社 氮化物半导体层生长用结构、层叠结构、氮化物系半导体元件及光源以及它们的制造方法
US9093395B2 (en) * 2011-09-02 2015-07-28 Avogy, Inc. Method and system for local control of defect density in gallium nitride based electronics
DE102012101211A1 (de) * 2012-02-15 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
JP6106932B2 (ja) * 2012-03-19 2017-04-05 株式会社リコー １３族窒化物結晶、及び１３族窒化物結晶基板
CN103367121B (zh) * 2012-03-28 2016-04-13 清华大学 外延结构体的制备方法
CN103378223B (zh) * 2012-04-25 2016-07-06 清华大学 外延结构体的制备方法
DE102012217073A1 (de) 2012-09-21 2014-03-27 Robert Bosch Gmbh Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
KR101504731B1 (ko) * 2012-11-30 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체
JP6090998B2 (ja) * 2013-01-31 2017-03-08 一般財団法人電力中央研究所 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法
WO2014136749A1 (ja) * 2013-03-07 2014-09-12 学校法人名城大学 窒化物半導体結晶及びその作製方法
DE102013210814A1 (de) 2013-06-10 2014-12-11 Robert Bosch Gmbh Verfahren zum Herstellen eines Transistors mit hoher Elektronenbeweglichkeit
DE102013211374A1 (de) 2013-06-18 2014-12-18 Robert Bosch Gmbh Transistor und Verfahren zur Herstellung eines Transistors
KR102167518B1 (ko) 2013-12-23 2020-10-19 인텔 코포레이션 비고유 반도체 기판들 상의 넓은 밴드 갭 트랜지스터들 및 그 제조 방법들
US10032911B2 (en) 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
KR102467949B1 (ko) 2015-02-23 2022-11-16 미쯔비시 케미컬 주식회사 C 면 GaN 기판
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US9954089B2 (en) 2016-06-20 2018-04-24 Infineon Technologies Americas Corp. Low dislocation density III-nitride semiconductor component
CN109563641B (zh) * 2016-08-08 2021-08-27 三菱化学株式会社 GaN结晶生长方法和C面GaN基板
KR102426231B1 (ko) * 2016-08-08 2022-07-29 미쯔비시 케미컬 주식회사 도전성 C면 GaN 기판
JP7037544B2 (ja) 2016-08-12 2022-03-16 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
KR102680861B1 (ko) * 2016-12-15 2024-07-03 삼성전자주식회사 질화 갈륨 기판의 제조 방법
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) * 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
WO2019195428A1 (en) 2018-04-04 2019-10-10 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
WO2020009759A1 (en) 2018-07-02 2020-01-09 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
KR102620159B1 (ko) 2018-10-08 2024-01-02 삼성전자주식회사 반도체 발광 소자
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
JP7074168B2 (ja) * 2020-09-03 2022-05-24 三菱ケミカル株式会社 Ｃ面ＧａＮ基板
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2866342A (en) 1956-10-09 1958-12-30 Moorhead John Gerald Heat-actuated motor
FR2063759A5 (zh) 1969-10-30 1971-07-09 Pascouet Adrien
US4158322A (en) 1977-08-22 1979-06-19 The United States Of America As Represented By The Secretary Of The Navy Pyrotechnic separation device
WO1998047170A1 (en) * 1997-04-11 1998-10-22 Nichia Chemical Industries, Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
FR2806788B1 (fr) 2000-03-24 2002-12-06 Lacroix Soc E Pyromecanisme, notamment pour application dans le domaine spatial
FR2811036B1 (fr) 2000-06-30 2003-09-12 Lacroix Soc E Actionneur a base de micro-impulseurs pyrotechniques
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800770A (zh) * 2011-05-24 2012-11-28 株式会社东芝 氮化物半导体层及其形成方法以及半导体发光器件
US8829544B2 (en) 2011-05-24 2014-09-09 Kabushiki Kaisha Toshiba Semiconductor light emitting device, nitride semiconductor layer, and method for forming nitride semiconductor layer
CN102800770B (zh) * 2011-05-24 2015-06-10 株式会社东芝 氮化物半导体层及其形成方法以及半导体发光器件
US9190559B2 (en) 2011-05-24 2015-11-17 Kabushiki Kaisha Toshiba Semiconductor light emitting device, nitride semiconductor layer, and method for forming nitride semiconductor layer
US9601662B2 (en) 2011-05-24 2017-03-21 Kabushiki Kaisha Toshiba Semiconductor light emitting device, nitride semiconductor layer, and method for forming nitride semiconductor layer
CN102800810A (zh) * 2011-05-27 2012-11-28 浦项工科大学校产学协力团 电极和包括其的电子器件
CN110042471A (zh) * 2014-07-24 2019-07-23 住友电气工业株式会社 氮化镓衬底
CN104659089A (zh) * 2015-03-12 2015-05-27 苏州能屋电子科技有限公司 基于侧向外延技术的垂直结构AlGaN/GaN HEMT器件及其制作方法
CN107690711A (zh) * 2015-06-18 2018-02-13 欧司朗光电半导体有限公司 用于制造氮化物半导体器件的方法和氮化物半导体器件
US10475959B2 (en) 2015-06-18 2019-11-12 Osram Opto Semiconductors Gmbh Method for producing a nitride semiconductor component, and a nitride semiconductor component
CN106783533A (zh) * 2016-11-11 2017-05-31 上海芯元基半导体科技有限公司 含Al氮化物半导体结构及其外延生长方法
CN106783533B (zh) * 2016-11-11 2020-01-07 上海芯元基半导体科技有限公司 含Al氮化物半导体结构及其外延生长方法
CN109638126A (zh) * 2018-10-31 2019-04-16 华灿光电（浙江）有限公司 一种氮化铝模板、深紫外发光二极管外延片及其制备方法
WO2024046240A1 (zh) * 2022-08-31 2024-03-07 珠海庞纳微半导体科技有限公司 外延结构及其制备方法

Also Published As

Publication number Publication date
FR2842832A1 (fr) 2004-01-30
US7455729B2 (en) 2008-11-25
WO2004012227A3 (fr) 2004-04-29
EP1525340A2 (fr) 2005-04-27
AU2003269052A8 (en) 2004-02-16
FR2842832B1 (fr) 2006-01-20
JP4444104B2 (ja) 2010-03-31
CN1329560C (zh) 2007-08-01
HK1097886A1 (en) 2007-07-06
US20060099781A1 (en) 2006-05-11
JP2005534182A (ja) 2005-11-10
WO2004012227A2 (fr) 2004-02-05
KR100950903B1 (ko) 2010-04-06
ATE525499T1 (de) 2011-10-15
EP1525340B1 (fr) 2011-09-21
AU2003269052A1 (en) 2004-02-16
KR20050026962A (ko) 2005-03-16

Similar Documents

Publication Publication Date Title
CN1678771A (zh) 通过气相外延法制造具有低缺陷密度的氮化镓膜的方法
JP5099763B2 (ja) 基板製造方法およびｉｉｉ族窒化物半導体結晶
CN1274008C (zh) Ⅲ族氮化物系化合物半导体器件及其制造方法
JP3819730B2 (ja) 窒化物系半導体素子および窒化物半導体の形成方法
US9318559B2 (en) Method for producing group III nitride semiconductor and template substrate
JP5392855B2 (ja) 半導体基板及びその製造方法
JP2018064122A (ja) 非極性（Ａｌ，Ｂ，Ｉｎ，Ｇａ）Ｎ量子井戸、ならびにヘテロ構造材料およびデバイス
KR100629558B1 (ko) ＧａＮ단결정기판 및 그 제조방법
JP4696285B2 (ja) Ｒ面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
US11430907B2 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
EP2684988A1 (en) Base, substrate with gallium nitride crystal layer, and process for producing same
CN1633700A (zh) Ⅲ族氮化物系化合物半导体的制造方法及ⅲ族氮化物系化合物半导体元件
Tang et al. Nitride nanocolumns for the development of light-emitting diode
JPH07267796A (ja) ＧａＮ単結晶の製造方法
JP2011216549A (ja) ＧａＮ系半導体エピタキシャル基板の製造方法
Ryou Gallium nitride (GaN) on sapphire substrates for visible LEDs
RU135186U1 (ru) Полупроводниковое светоизлучающее устройство
RU2540446C1 (ru) Способ формирования темплейта нитрида галлия полуполярной (20-23) ориентации на кремниевой подложке и полупроводниковое светоизлучающее устройство, изготовление с использованием способа
JP2005094029A (ja) ＧａＮ系半導体およびその製造方法
JP2007277062A (ja) Ｉｉｉ族窒化物結晶基板の製造方法およびｉｉｉ族窒化物結晶基板
JP2009208989A (ja) 化合物半導体基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1097886

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070801

Termination date: 20190724