TWI474510B - 具有孔隙之磊晶結構及其成長方法 - Google Patents

具有孔隙之磊晶結構及其成長方法 Download PDF

Info

Publication number
TWI474510B
TWI474510B TW101124450A TW101124450A TWI474510B TW I474510 B TWI474510 B TW I474510B TW 101124450 A TW101124450 A TW 101124450A TW 101124450 A TW101124450 A TW 101124450A TW I474510 B TWI474510 B TW I474510B
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
protrusions
substrate
epitaxial
layer
Prior art date
Application number
TW101124450A
Other languages
English (en)
Other versions
TW201403863A (zh
Inventor
陳俊榮
周秀玫
葉昭呈
Original Assignee
隆達電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 隆達電子股份有限公司 filed Critical 隆達電子股份有限公司
Priority to TW101124450A priority Critical patent/TWI474510B/zh
Priority to CN201310122159.6A priority patent/CN103531672B/zh
Priority to US13/932,665 priority patent/US9041159B2/en
Publication of TW201403863A publication Critical patent/TW201403863A/zh
Application granted granted Critical
Publication of TWI474510B publication Critical patent/TWI474510B/zh
Priority to US14/694,602 priority patent/US9673353B2/en
Priority to US14/694,617 priority patent/US9601661B2/en
Priority to US15/428,128 priority patent/US20170148951A1/en
Priority to US15/428,416 priority patent/US9892911B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/66—Crystals of complex geometrical shape, e.g. tubes, cylinders
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Description

具有孔隙之磊晶結構及其成長方法
本發明是有關於一種磊晶結構以及一種磊晶成長方法，且特別是有關於一種具有孔隙之磊晶層以及此磊晶層的磊晶成長方法。
近年來，發光二極體(Light Emitting diode)的技術快速發展。為了提高發光二極體的光取出率，圖案化藍寶石基板(Patterned sapphire substrate)技術已廣泛被使用於現有氮化鎵發光二極體產品中。然而為求進一步提升光取出效率，更有先進技術開發出於氮化鎵磊晶材料中製造具有孔隙結構之發光二極體。在製造具有孔隙結構之發光二極體的習知技術中，很難精確地控制孔隙的體積大小及形狀，因此造成孔隙型發光二極體的品質不穩定。有鑑於此，目前亟需一種新的製造方法，其能改善上述問題。
因此，本發明之一目的係提供一種磊晶成長方法，俾能在磊晶層中形成孔隙結構，且能夠精準地控制孔隙的型態。此磊晶成長方法，包含下述步驟。首先，提供一基材。隨後，形成一犧牲層於基材上。接著，圖案化犧牲層，以在基材上形成複數間隔排列之凸起物，並且使凸起物之間的基材表面裸露出。隨後，在裸露部分之基材上磊晶成長一第一磊晶層，使第一磊晶層覆蓋每一凸起物的一部分， 並露出每一凸出物的頂面。在磊晶成長第一磊晶層之後，蝕刻移除凸起物，以形成複數露出基材表面之孔隙。然後，在第一磊晶層上磊晶成長一第二磊晶層，使孔隙被第一磊晶層及第二磊晶層包覆。
在一實施方式中，基材為一藍寶石基板或矽基板。
在一實施方式中，第一磊晶層包含週期表IIIA族的氮化物半導體材料(group IIIA nitride semiconductor)。
在一實施方式中，第二磊晶層包含週期表IIIA族的氮化物之半導體材料。
在一實施方式中，第一、第二磊晶層是氮化鎵所構成。
在一實施方式中，第一及第二磊晶層是以氫化物氣相磊晶製程(hydride vapor phase epitaxy process)、有機金屬化學氣相沉積製程(metal organic chemical vapor deposition process)或分子束磊晶製程(molecular beam epitaxy process)形成。
在一實施方式中，第二磊晶層成長時，其水平方向的成長速率大於鉛垂方向的成長速率。
在一實施方式中，犧牲層為一無機材料層。
在一實施方式中，犧牲層包含氧化矽或氮化矽。
在一實施方式中，每一凸出物之一最大高度為約0.5μm至約3μm，每一凸出物之一底部寬度為約0.5μm至約5μm。
在一實施方式中，每一凸起物之一錐形角(taper angle)為小於或等於約90度
在一實施方式中，圖案化犧牲層之步驟包含以感應耦 合電漿反應離子蝕刻(Inductively Coupled Plasma Reactive Ion Etching,ICP RIE)犧牲層。
在一實施方式中，凸出物是以濕式蝕刻法移除。
在一實施方式中，溼式蝕刻法所用的蝕刻劑包含氟化銨(NH4 F)以及氟化氫(HF)。
在一實施方式中，每一孔隙之開口面積為每一孔隙底部面積的約5%至約50%。
在一實施方式中，基材表面更包括一緩衝層。
本發明之另一態樣係揭露一種磊晶結構。此磊晶結構包含一基材、一第一磊晶層、一第二磊晶層以及一封閉氣室。第一磊晶層配置在基材上方。第二磊晶層配置在第一磊晶層上。封閉氣室埋設在第一磊晶層和第二磊晶層中，封閉氣室具有一底部以及一頂部，封閉氣室的底部和頂部分別形成在第一磊晶層和第二磊晶層中，且封閉氣室的頂部的寬度小於底部的寬度。
在一實施方式中，封閉氣室的頂部包含一圓弧面，且封閉氣室的底部實質上為一平面。
在一實施方式中，封閉氣室的一縱剖面為梯形。
在一實施方式中，封閉氣室包含一階梯狀側壁，且頂部及底部實質上為相對的兩平面。
在一實施方式中，上述之磊晶結構更包含一緩衝層，緩衝層位在基材與第一磊晶層之間，且封閉氣室的底部接觸緩衝層。
在一實施方式中，上述之磊晶結構更包含一圖案化犧牲層配置在基材上，且圖案化犧牲層的上表面形成封閉氣 室的底部。
在一實施方式中，該封閉氣室的高度為約0.5μm至約3μm，該封閉氣室的底部的寬度為約0.5μm至約5μm。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。
在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下，為簡化圖式，熟知的結構與裝置僅示意性地繪示於圖中。
第1圖繪示本發明一實施方式之磊晶成長方法100的流程圖，磊晶成長方法100至少包含步驟110至步驟160。第2A-2F圖繪示方法100中各製程階段的剖面示意圖。在此揭露之磊晶成長方法可應用於製造發光二極體或製造平面顯示器。
在步驟110中，提供基材210，如第2A圖所示。基材210可例如為藍寶石基板、矽基板或其他適合於磊晶成長的基板。
在步驟120中，在基材210上形成犧牲層220，如第 2B圖所示。在一實施方式中，犧牲層220為無機材料層。犧牲層220可例如為氧化矽或氮化矽等無機材料所製成。
在步驟130中，對犧牲層220進行圖案化，以形成複數凸起物222。這些凸起物222彼此間隔地排列在基材210上，兩個凸起物222之間的間隙讓基材210的表面裸露出。
在一實施方式中，可先在犧牲層220上形成具有一定圖案的光阻層，光阻層覆蓋欲形成凸起物222的區域，並暴露出其他部分的犧牲層220。然後，再藉由蝕刻製程來移除暴露出的犧牲層220，而形成凸起物222。具體而言，是藉由光阻層的圖案來決定凸起物222的上視輪廓。關於凸起物222的剖面形狀，可經由適當的蝕刻技術來控制凸起物222的剖面形狀。在一具體實例中，利用感應耦合電漿反應離子蝕刻(Inductively Coupled Plasma Reactive Ion Etching,ICP RIE)的製程技術來蝕刻暴露出的犧牲層220。感應耦合電漿反應離子蝕刻技術能夠同時提供具方向性的離子轟擊蝕刻以及不具方向性的反應性離子蝕刻，所以能夠形成半球形狀的凸起物222。藉由調整ICP RIE中的製程參數，能夠分別控制離子轟擊的蝕刻速率和反應性離子的蝕刻速率，而形成不同剖面形狀的凸起物222，例如可形成梯形剖面的凸起物222或矩形剖面的凸起物，下文將更詳細敘述。
在一較佳實施例中，每一凸起物222的錐形角(taper angle)α是小於或等於約90度，每一凸出物之一最大高度H為約0.5μm至約3μm，每一凸出物之一底部寬度為W約0.5μm至約5μm。凸起物222的外觀形狀決定後 續步驟中的孔隙形狀，下文將更詳細敘述。
在步驟140中，在裸露出之基材210上磊晶成長第一磊晶層231，使第一磊晶層231覆蓋凸起物222之一部分，但凸出物222的頂面222t是曝露在第一磊晶層231之外，如第2D圖所示。詳言之，在磊晶成長第一磊晶層231時，第一磊晶層231會沿著凸起物222的表面磊晶成長。若不終止磊晶成長製程，第一磊晶層231將會完全覆蓋凸起物222。因此，本發明之一特徵在於，在第一磊晶層231完全覆蓋凸起物222之前，終止第一磊晶層231的磊晶成長，使凸出物的頂面222t曝露出來，避免第一磊晶層231完全包覆凸起物222。
在一實施方式中，第一磊晶層231包含週期表IIIA族的氮化物半導體材料(group IIIA nitride semiconductor)，例如氮化鎵。第一磊晶層231可藉由氫化物氣相磊晶製程(hydride vapor phase epitaxy process)、有機金屬化學氣相沉積製程(metal organic chemical vapor deposition process)或分子束磊晶製程(molecular beam epitaxy process)來形成。
在步驟150中，蝕刻移除凸起物222，而形成複數孔隙224，並使基材210之一部分表面露出，如第2E圖所示。因為凸出物的頂面222t是曝露在第一磊晶層231之外，所以可利用濕式蝕刻製程來移除這些凸出物222，而形成孔隙224。蝕刻劑可例如為包含氟化銨(NH4 F)以及氟化氫(HF)的混合溶液。詳言之，孔隙224的位置、體積及外觀形狀大致上是取決於凸起物222的位置、體積及形狀以及第一磊晶層231覆蓋凸起物222的程度。因此，根據本發明的 實施方式，能夠藉由步驟130中圖案化犧牲層220的步驟，控制凸起物222的形狀、體積以及排列方式，而得以事先精準地控制步驟140所形成的孔隙224的型態。
第2G圖繪示本發明一實施方式之步驟150中所形成的孔隙224的上視示意圖。在本實施方式中，在移除凸起物222之後，孔隙開口224a的面積為孔隙底部224b的面積的約5%至約50%，更明確地為約15%至約40%。若孔隙開口224a的面積小於孔隙底部224b的面積的約5%，則很難在步驟150中迅速地移除凸起物222。反之，若孔隙開口224a的面積大於孔隙底部224b的面積的約50%，則第一磊晶層231覆蓋凸起物222的程度不足，而不利於後續的步驟160。因此，根據本發明之諸多實施例，孔隙開口224a的面積較佳為孔隙底部224b的面積的約5%至約50%，更佳為約15%至約40%。
在步驟160中，於第一磊晶層231上磊晶成長第二磊晶層232，使孔隙224被第一磊晶層231及第二磊晶層232包覆，如第2F圖所示。換言之，在步驟160中，藉由磊晶成長第二磊晶層232，使孔隙224變成埋設在第一磊晶層231與第二磊晶層232中的封閉氣室(closed air cell)。第二磊晶層232的形成方法可與前文第一磊晶層231中所述的方法相同。在一實施方式中，第二磊晶層232包含週期表IIIA族的氮化物之半導體材料(group III nitride semiconductor)。在一實例中，第二磊晶層232的材料與第一磊晶層231的材料相同，例如同樣為氮化鎵。在其他實施方式中，為了特別考量整體的光學路徑，第二磊晶層232 的折射率不同於第一磊晶層231的折射率。
在另一實施方式中，第二磊晶層232成長時的水平方向成長速率大於第一磊晶層231的水平方向成長速率。水平方向的成長速率可藉由磊晶製程時的溫度及壓力來控制。在一實例中，第二磊晶層232成長時的溫度大於第一磊晶層231的成長溫度，而且第二磊晶層232成長時的壓力小於第一磊晶層231的成長壓力。為了使第一磊晶層231的膜層結構具有較佳的立體結構，故此時的成長環境為低溫高壓。此外，第二磊晶層232相對於第一磊晶層231而言，則是需要較佳的平坦化能力以及較易水平生長的結構，以覆蓋孔隙224。第二層的成長環境相較於第一磊晶層231是較高溫且低壓的。
如前文步驟130及步驟140中所述，可藉由形成不同剖面形狀的凸起物222，而得到不同形狀的孔隙224。第3A-3D圖繪示本發明另一實施方式之磊晶成長方法中製程階段的剖面示意圖。第3A-3D圖繪示的實施方式中，可形成具有梯形剖面的凸起物222，如第3A圖所示。然後，再磊晶成長第一磊晶層231；第一磊晶層231僅覆蓋凸起物222的一部分，如第3B圖所示。接著，移除凸起物222而形成孔隙224，如第3C圖所示。隨後，再磊晶成長第二磊晶層232將梯形剖面形狀的孔隙224包覆其中，如第3D圖所示。相似地，第3E-3H圖繪示的實施方式中，能夠形成階梯狀剖面形狀的孔隙224。
第4A-4F圖繪示本發明又一實施方式之磊晶成長方法中製程階段的剖面示意圖。在第4A圖中，提供基材210。 在第4B圖中，形成緩衝層212於基材210的表面上。在第4C圖中，在緩衝層212上形成複數個凸起物222。然後，如第4D圖所示，在緩衝層212上磊晶成長第一磊晶層231。接著，如第4E圖所示，移除凸起物222而形成孔隙224。隨後，如第4F圖所示，磊晶成長第二磊晶層232而將孔隙224包覆。
第5A-5B圖繪示本發明再一實施方式之磊晶成長方法中製程階段的剖面示意圖。在本實施方式中，步驟110至步驟140可與前文關於第2A-2D圖的敘述相同。然後，如第5A圖所示，在步驟150中僅蝕刻移除凸起物222的一部分，而不移除全部的凸起物222。詳言之，在蝕刻移除凸起物222的過程中，在完全移除凸起物222之前，終止蝕刻程序，使凸起物222的一部分222a殘留在基材上。隨後，再進行步驟160的磊晶成長第二磊晶層232，使孔隙224被第一磊晶層231及第二磊晶層232包覆。換言之，根據本實施方式，能夠在第一磊晶層231及第二磊晶層232中形成封閉氣室以及埋設其中的凸起物殘留部分222a。在一實施例中，凸起物的殘留部分222a的折射率與第一磊晶層231及/或第二磊晶層232的折射率不同，因此能夠作為另一個光學介質，改變第2F圖繪示之結構中的光學路徑及光學特性。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧方法
110、120、130‧‧‧步驟
140、150、160‧‧‧步驟
210‧‧‧基材
212‧‧‧緩衝層
220‧‧‧犧牲層
222‧‧‧凸起物
222a‧‧‧殘留部分凸起物
222t‧‧‧頂面
224‧‧‧孔隙
224a‧‧‧開口
224b‧‧‧底部
231‧‧‧第一磊晶層
232‧‧‧第二磊晶層
H‧‧‧高度
W‧‧‧寬度
α‧‧‧錐形角
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖繪示本發明一實施方式之磊晶成長方法的流程圖。
第2A-2F圖繪示本發明一實施方式之磊晶成長方法中各製程階段的剖面示意圖。
第2G圖繪示本發明一實施方式之步驟150所形成的孔隙的上視示意圖。
第3A-3D圖繪示本發明另一實施方式之磊晶成長方法中製程階段的剖面示意圖。
第3E-3H圖繪示本發明另一實施方式之磊晶成長方法中製程階段的剖面示意圖。
第4A-4F圖繪示本發明又一實施方式之磊晶成長方法中製程階段的剖面示意圖。
第5A-5B圖繪示本發明再一實施方式之磊晶成長方法中製程階段的剖面示意圖。
100‧‧‧方法
110、120、130、140、150、160‧‧‧步驟

Claims (18)

  1. 一種具孔隙結構之磊晶成長方法，包含：提供一基材；形成一犧牲層於該基材上；圖案化該犧牲層，並在該基材上形成複數間隔排列之凸起物，並且裸露出該些凸起物間之基材表面；在該裸露出之基材上磊晶成長一第一磊晶層，使該第一磊晶層覆蓋該些凸起物之一部分，並露出每一該凸起物之頂面；蝕刻移除該些凸起物，形成複數露出該基材表面之孔隙；以及在該第一磊晶層上磊晶成長一第二磊晶層，使該些孔隙被該第一磊晶層及該第二磊晶層包覆。
  2. 如請求項1所述方法，其中該基材為一藍寶石基板或矽基板。
  3. 如請求項1所述方法，其中該第一磊晶層包含週期表IIIA族的氮化物半導體材料(group IIIA nitride semiconductor)。
  4. 如請求項3所述方法，其中該第二磊晶層包含週期表IIIA族的氮化物之半導體材料(group III nitride semiconductor)。
  5. 如請求項4所述方法，其中該第一、第二磊晶層是氮化鎵所構成。
  6. 如請求項5所述方法，其中該第一及該第二磊晶層是以氫化物氣相磊晶製程(hydride vapor phase epitaxy process)、有機金屬化學氣相沉積製程(metal organic chemical vapor deposition process)或分子束磊晶製程(molecular beam epitaxy process)形成。
  7. 如請求項6所述方法，其中該第二磊晶層成長時的水平方向成長速率大於第一磊晶層的水平方向成長速率。
  8. 如請求項7所述方法，其中該第二磊晶層成長時的溫度大於第一磊晶層的成長溫度。
  9. 如請求項7所述方法，其中該第二磊晶層成長時的壓力小於第一磊晶層的成長壓力。
  10. 如請求項1所述方法，其中該犧牲層為一無機材料層。
  11. 如請求項10所述方法，其中該犧牲層包含氧化矽或氮化矽。
  12. 如請求項1所述方法，其中每一凸出物之一最大高度為約0.5μm至約3μm，每一凸出物之一底部寬度為約0.5μm至約5μm。
  13. 如請求項12所述方法，其中形成該些凸起物之步驟中，每一凸起物之一錐形角(taper angle)為小於或等於約90度。
  14. 如請求項13所述方法，其中圖案化該犧牲層之步驟包含以感應耦合電漿反應離子蝕刻(Inductively Coupled Plasma Reactive Ion Etching,ICP RIE)該犧牲層。
  15. 如請求項1所述方法，其中該些凸出物是以濕式蝕刻法移除。
  16. 如請求項15所述方法，其中該溼式蝕刻法所用的蝕刻劑包含氟化銨(NH4 F)以及氟化氫(HF)。
  17. 如請求項1所述方法，其中每一該些孔隙之開口面積為每一該些孔隙底部面積的約5%至約50%。
  18. 如請求項1至請求項17中任一項所述方法，其中該基材表面更包括一緩衝層。
TW101124450A 2012-07-06 2012-07-06 具有孔隙之磊晶結構及其成長方法 TWI474510B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
TW101124450A TWI474510B (zh) 2012-07-06 2012-07-06 具有孔隙之磊晶結構及其成長方法
CN201310122159.6A CN103531672B (zh) 2012-07-06 2013-04-10 具有孔隙的外延结构及其成长方法
US13/932,665 US9041159B2 (en) 2012-07-06 2013-07-01 Epitaxial structure and epitaxial growth method for forming epitaxial layer with cavities
US14/694,602 US9673353B2 (en) 2012-07-06 2015-04-23 Epitaxial structure and epitaxial growth method for forming epitaxial layer with cavities
US14/694,617 US9601661B2 (en) 2012-07-06 2015-04-23 Epitaxial structure and epitaxial growth method for forming epitaxial layer with cavities
US15/428,128 US20170148951A1 (en) 2012-07-06 2017-02-08 Epitaxial structure and epitaxial growth method for forming epitaxial layer with cavities
US15/428,416 US9892911B2 (en) 2012-07-06 2017-02-09 Epitaxial structure with air voids in shape of trapezoid

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101124450A TWI474510B (zh) 2012-07-06 2012-07-06 具有孔隙之磊晶結構及其成長方法

Publications (2)

Publication Number Publication Date
TW201403863A TW201403863A (zh) 2014-01-16
TWI474510B true TWI474510B (zh) 2015-02-21

Family

ID=49877892

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101124450A TWI474510B (zh) 2012-07-06 2012-07-06 具有孔隙之磊晶結構及其成長方法

Country Status (3)

Country Link
US (5) US9041159B2 (zh)
CN (1) CN103531672B (zh)
TW (1) TWI474510B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102461A1 (de) * 2014-02-25 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge und optoelektronisches Halbleiterbauteil
CN104332541B (zh) * 2014-08-20 2018-01-05 华灿光电股份有限公司 图形化衬底制备方法及外延片制作方法
CN104269485B (zh) * 2014-09-24 2018-03-06 杭州士兰明芯科技有限公司 Led衬底结构及其制作方法
KR101655178B1 (ko) * 2015-10-27 2016-09-08 주식회사 루미스타 발광 소자 및 그 제조 방법
US9953883B2 (en) 2016-04-11 2018-04-24 Samsung Electronics Co., Ltd. Semiconductor device including a field effect transistor and method for manufacturing the same
KR20170118527A (ko) * 2016-04-15 2017-10-25 삼성전자주식회사 전자 장치 및 그의 제어 방법
CN109638129B (zh) * 2018-12-11 2021-04-27 宁波安芯美半导体有限公司 发光二极管外延结构的制备方法
CN114864774B (zh) * 2022-06-07 2023-10-20 淮安澳洋顺昌光电技术有限公司 图形化衬底的制备方法及具有空气隙的led外延结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034907A (zh) * 2009-09-28 2011-04-27 上海宇体光电有限公司 一种提高GaN基LED发光效率的图形掩埋方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
US6998691B2 (en) * 2003-09-19 2006-02-14 Agilent Technologies, Inc. Optoelectronic device packaging with hermetically sealed cavity and integrated optical element
KR100533910B1 (ko) * 2004-01-15 2005-12-07 엘지전자 주식회사 고품질 질화물 반도체 박막 성장 방법
US7445673B2 (en) 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
KR100682881B1 (ko) * 2005-01-19 2007-02-15 삼성코닝 주식회사 결정 성장 방법
TWI299917B (en) 2006-03-17 2008-08-11 Epistar Corp Light-emitting diode and method for manufacturing the same
US7560364B2 (en) 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
TWI396297B (zh) 2007-01-24 2013-05-11 Tera Xtal Technology Corp 發光二極體結構及其製造方法
CN102315347B (zh) * 2010-07-05 2014-01-29 展晶科技(深圳)有限公司 发光二极管磊晶结构及其制造方法
CN102194941A (zh) * 2010-11-16 2011-09-21 华灿光电股份有限公司 内置空腔的高效率发光二极管及其制备方法
CN102280533A (zh) * 2011-06-23 2011-12-14 西安神光安瑞光电科技有限公司 氮化镓衬底材料制造方法
US9000464B2 (en) * 2012-03-01 2015-04-07 Design Express Limited Semiconductor structure for substrate separation and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034907A (zh) * 2009-09-28 2011-04-27 上海宇体光电有限公司 一种提高GaN基LED发光效率的图形掩埋方法

Also Published As

Publication number Publication date
CN103531672B (zh) 2017-04-26
CN103531672A (zh) 2014-01-22
US9673353B2 (en) 2017-06-06
US9892911B2 (en) 2018-02-13
TW201403863A (zh) 2014-01-16
US20170154769A1 (en) 2017-06-01
US20170148951A1 (en) 2017-05-25
US20140008766A1 (en) 2014-01-09
US9601661B2 (en) 2017-03-21
US9041159B2 (en) 2015-05-26
US20150228854A1 (en) 2015-08-13
US20150228853A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
TWI474510B (zh) 具有孔隙之磊晶結構及其成長方法
US9048192B2 (en) Method of forming a pattern
TWI534889B (zh) 減輕自我對準圖案化蝕刻中之非對稱輪廓
EP1837924B1 (en) Semiconductor light emitting device using a post structure
JP2009170558A (ja) 炭化珪素半導体装置の製造方法
US20150137072A1 (en) Mask for forming semiconductor layer, semiconductor device, and method of fabricating the same
TWI644358B (zh) 蝕刻的方法
US8698284B2 (en) Nitride-based semiconductor substrates having hollow member pattern and methods of fabricating the same
WO2014036884A1 (zh) 一种多沟槽结构的制作方法
KR101645574B1 (ko) 3족 질화물 반도체층을 성장하는 방법
CN104319329A (zh) 图形化衬底及其制备方法、外延片制作方法及外延片
US10903076B2 (en) Material selective regrowth structure and method
CN102431965A (zh) 凸柱结构的制造方法
US8759204B1 (en) Method for manufacturing semiconductor substrate
KR20130041620A (ko) 에피층과 성장 기판 분리 방법
CN113066908A (zh) 一种图形互补复合衬底、制备方法及led外延片
KR101905770B1 (ko) 기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법
KR20170016463A (ko) 준극성 구조체의 제조
KR101533781B1 (ko) 패터닝된 사파이어기판을 에칭하기 위한 가스초핑 프로세스
CN107039248A (zh) 形成具有改善的台阶覆盖的SiC沟槽的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees