CN103681233B - 一种多沟槽结构的制作方法 - Google Patents

一种多沟槽结构的制作方法 Download PDF

Info

Publication number
CN103681233B
CN103681233B CN201210325243.3A CN201210325243A CN103681233B CN 103681233 B CN103681233 B CN 103681233B CN 201210325243 A CN201210325243 A CN 201210325243A CN 103681233 B CN103681233 B CN 103681233B
Authority
CN
China
Prior art keywords
groove
many grooves
making method
epitaxial film
grooves structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210325243.3A
Other languages
English (en)
Other versions
CN103681233A (zh
Inventor
张新伟
代丹
周国平
夏长奉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201210325243.3A priority Critical patent/CN103681233B/zh
Priority to US14/411,989 priority patent/US20150175409A1/en
Priority to EP13834518.6A priority patent/EP2894658A4/en
Priority to JP2015527775A priority patent/JP2015527743A/ja
Priority to PCT/CN2013/081793 priority patent/WO2014036884A1/zh
Publication of CN103681233A publication Critical patent/CN103681233A/zh
Application granted granted Critical
Publication of CN103681233B publication Critical patent/CN103681233B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种多沟槽结构的制作方法，包括步骤：在半导体衬底上各向异性刻蚀以形成纵向沟槽；在形成所述纵向沟槽的半导体衬底上生长第一外延层，使所述第一外延层覆盖所述纵向沟槽顶部，形成封闭结构；在所述封闭结构上进行各向异性和各向同性刻蚀，以形成沟槽阵列，并使所述沟槽阵列与所述纵向沟槽连通；所述沟槽阵列包括多个沟槽或通孔，所述多个沟槽或通孔的上部各自分离，下部相互连通形成腔体；生长第二外延层覆盖所述沟槽阵列，以形成封闭的多沟槽结构。该方法通过两次生长外延层，使多沟槽结构在制作过程中保持稳定坚固，避免了制作过程中出现膜层断裂或脱落的现象。

Description

一种多沟槽结构的制作方法
技术领域
本发明涉及一种半导体器件结构的制作方法，尤其涉及一种半导体器件内的多沟槽结构的制作方法，属于半导体器件制造领域。
背景技术
半导体器件包括各种利用半导体材料特殊电特性来完成特定功能的电子器件。针对不同器件的特定功能，有的器件需要在半导体衬底中制作各种形状的沟槽结构或腔体结构以满足设计要求，特别是在微机电系统(MEMS，Micro-Electro-MechanicalSystems)中通常需要在衬底上制作结构复杂的沟槽及腔体，以形成所需的微型机构及器件，例如，深宽比较大的纵向深沟槽、底部连通形成腔体而顶部各自分离的沟槽阵列、或由各种沟槽、腔体相互连通而成的多沟槽结构等。
然而，在制作一些多沟槽结构时，例如一种由深沟槽与沟槽阵列相连通的多沟槽结构，由于其结构较复杂，采用常规方法连续刻蚀并直接连通不同形状的沟槽之后，特别是在后续湿法清洗工艺之后需要高速甩干，所得的沟槽侧壁或沟槽周围其他膜层极容易出现断裂或脱落的现象，导致使后续的器件制作工艺难以进行，甚至会报废大量晶圆，使生产成本大幅提高。
有鉴于此，实有必要提供一种使多沟槽结构更加稳固的制作工艺。
发明内容
本发明要解决的技术问题在于提供一种多沟槽结构的制作方法，使所形成的多沟槽结构稳固、坚实，避免出现膜层断裂或脱落的现象。
为了解决上述技术问题，本发明采用如下技术方案：
一种多沟槽结构的制作方法，包括如下步骤：
步骤一、在半导体衬底上各向异性刻蚀，以形成纵向沟槽；
步骤二、在形成所述纵向沟槽的半导体衬底上生长第一外延层，使所述第一外延层覆盖所述纵向沟槽顶部，形成封闭结构；
步骤三、在所述封闭结构上进行各向异性和各向同性刻蚀，以形成沟槽阵列，并使所述沟槽阵列与所述纵向沟槽连通；所述沟槽阵列包括多个沟槽或通孔，所述多个沟槽或通孔的上部各自分离，下部相互连通形成腔体；
步骤四、生长第二外延层覆盖所述沟槽阵列，以形成封闭的多沟槽结构。
作为本发明的优选方案，所述半导体衬底为硅衬底。
作为本发明的优选方案，所述第一外延层的生长厚度为4~10μm。
作为本发明的优选方案，所述第一、第二外延层生长采用减压化学气相淀积。
作为本发明的优选方案，所述第一、第二外延层生长的温度设置在1100℃至1150℃。
作为本发明的优选方案，所述第一、第二外延层生长的生长气体为SiH2Cl2、SiHCl3或者SiCl4。
作为本发明的优选方案，步骤三中，在所述封闭结构上先进行各向异性刻蚀形成多个通孔或沟槽；再对所述多个通孔或沟槽进行各向同性刻蚀以使相邻通孔或相邻沟槽的下部相互连通形成腔体。
作为本发明的优选方案，所述多个通孔或沟槽基本等间距地排列。
作为本发明的优选方案，所述各向异性刻蚀和各向同性刻蚀均采用反应离子刻蚀。
本发明的有益效果在于：
本发明提供的多沟槽结构的制作方法，结合各向异性刻蚀和各向同性刻蚀工艺，通过两次生长外延层，使多沟槽结构在制作过程中保持稳定坚固，避免了制作过程中出现膜层断裂或脱落的现象。
附图说明
图1a-1b为现有的多沟槽结构制作方法各步骤完成后所得结构的剖面示意图。
图2为本发明实施例中多沟槽结构的制作方法的流程图。
图3a-3d为本发明实施例中多沟槽结构的制作方法各步骤完成后所得结构的剖面示意图。
具体实施方式
下面将结合附图，对本发明实施例中的技术方案进行清楚、完整地描述，为了示出的方便附图并未按照比例绘制。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术部分所述，在制作半导体器件时，为了形成所需的微型机构及器件，需要在半导体衬底上制作多沟槽，传统的制作工艺是通过连续刻蚀并直接连通不同形状的沟槽已形成所需的多沟槽结构。例如，在制作一种由深沟槽与沟槽阵列相连通的多沟槽结构时，传统方法首先刻蚀出深沟槽如图1a所示，然后直接在深沟槽一侧继续刻蚀沟槽阵列，并使深沟槽与沟槽阵列相连通形成所需多沟槽结构，如图1b所示。然而，由于多沟槽结构是由复杂的沟槽及腔体组成，采用传统的制作工艺极易使所得的沟槽侧壁或沟槽周围其他膜层出现断裂或脱落的现象，导致使后续的器件制作工艺难以进行。特别是一种底部连通形成腔体而顶部各自分离的沟槽阵列，该沟槽阵列的构造本身就较难做到十分稳固，因而包括该沟槽阵列的多沟槽结构就更容易出现膜层断裂或脱落的现象。因此，如何调整制作工艺解决该问题已成为器件制作的难点。
为了解决该问题，本发明对传统工艺进行改良，提供了一种多沟槽结构的新制作工艺，可提高所形成沟槽结构的稳固性，有效提高产品良率。下面结合附图对该工艺进行详细的描述。
图2为本发明一实施例中多沟槽结构的制作方法的流程示意图，图3a-3d是该实施例中各步骤完成后所得结构的剖面示意图。参阅图2及图3a-3d，该多沟槽结构的制作方法包括如下步骤。
步骤S100，在半导体衬底上进行各向异性刻蚀，以形成纵向沟槽100，如图3a所示。其中，半导体衬底可选为硅衬底。优选地，各向异性刻蚀采用反应离子刻蚀方法，其为干法刻蚀的一种，这样易于形成口径较小的、垂直性好的、深宽比较大的纵向沟槽100。
步骤S200，在形成所述纵向沟槽100的半导体衬底上生长第一外延层110，使所述第一外延层110覆盖所述纵向沟槽100顶部，形成封闭结构，如图3b所示。
经发明人研究发现，传统的刻蚀技术由于连续刻蚀不同结构的沟槽，沟槽阵列是在已经刻蚀过纵向沟槽的半导体衬底上继续刻蚀，而已刻蚀过深槽的衬底会有一定的表面缺陷，在该具有缺陷的衬底材料上继续刻蚀易产生更多的缺陷并扩大原有缺陷，且刻蚀了深槽的衬底结构也不够稳固，加之沟槽阵列本身构造较复杂，在不够稳固且缺陷较多的结构上继续刻蚀后，在经过湿法甩干工艺后，极易发生膜层断裂或脱落的现象。因此，本发明通过生长第一外延层110可得到较稳固的封闭结构，且重新外延生长出的材料表面平整、缺陷较少，以该稳固的封闭结构为基础继续刻蚀沟槽阵列可以保证后续刻蚀结构的稳固性。
其中，生长所述第一外延层110优选减压化学气相淀积，生长气体优选为SiH2Cl2、SiHCl3或者SiCl4，生长的温度优选为1100℃至1150℃。为形成稳固的封闭结构，第一外延层110的生长厚度优选为4~10μm，例如6μm。通过控制外延生长的速率以及外延生长的时间，可以精确地控制外延层的厚度。
步骤S300、在所述封闭结构上进行各向异性和各向同性刻蚀，以形成沟槽阵列120，并使所述沟槽阵列120与所述纵向沟槽110连通，如图3c所示。为保证所述沟槽阵列120与所述纵向沟槽110连通，所述沟槽阵列120的刻蚀深度要大于第一外延层110的生长厚度。其中，所述沟槽阵列120包括多个沟槽或通孔，所述多个沟槽或通孔的上部各自分离，下部相互连通形成腔体。
优选地，在所述封闭结构上先进行各向异性刻蚀形成多个通孔或沟槽；再对所述多个通孔或沟槽进行各向同性刻蚀以使相邻通孔或相邻沟槽的下部相互连通形成腔体。所述多个通孔或沟槽根据器件设计需要基本等间距地排列。需要说明的是，所述多个通孔或沟槽的数量、形状（例如圆形或者方形）及具体排列方式并不是限制性的，本领域技术人员可以根据欲形成的腔体的区域的形状大小、刻蚀的条件等等来选择。
优选地，所述各向异性刻蚀和各向同性刻蚀均采用反应离子刻蚀。在该步骤中，利用了各向异性刻蚀保形性差的特点（这是通常刻蚀过程中尽量避免的），来使相邻通孔或沟槽的底部之间的硅在各向同性刻蚀的作用下基本被刻蚀掉，从而可以连通形成腔体。具体地，在该实施例中，优选地在继续对底部刻蚀时，控制反应离子刻蚀的工艺条件，使之由各向异性刻蚀变成各向同性刻蚀（其中以化学反应刻蚀为主、物理刻蚀速率相对较小），因此，所述多个通孔或沟槽底部会以较快速率横向刻蚀，直至通孔或沟槽底部之间的硅衬底被刻蚀掉，从而形成各通孔或沟槽之间在其底部相互连通形成的腔体。其中腔体的具体形状以及尺寸也不是限制性的。
步骤S400、生长第二外延层130覆盖所述沟槽阵列120，以形成封闭的多沟槽结构，如图3d所示。其中，生长所述第二外延层130优选减压化学气相淀积，生长气体优选为SiH2Cl2、SiHCl3或者SiCl4，生长的温度优选为1100℃至1150℃。
在该实施例中，第一、第二外延层基本只生长于结构表面之上，也即，外延生长时，基本不会在纵向沟槽100、沟槽结构120中生长外延层；因此，外延层的外延表面（也即外延层的上表面）比较平坦，这样有利于在外延层中再进行复杂的刻蚀工艺或进一步制作其它器件。
可以通过控制外延生长的条件来达到以上所述的外延生成要求。在一优选实例中，选择SiH2Cl2、SiHCl3或者SiCl4作为外延生长的反应气体，外延生长的温度设置在1100℃至1150℃，（例如1135℃）。由此，外延生成的外延层的外延表面的平面度可以达到1000埃以内。
需要说明的是，尽管以上实施例中以硅衬底为实例说明了在其中形成多沟槽结构的方法，本领域技术人员根据以上教导和启示，可以将以上方法过程的基本原理应用于其它半导体衬底中形成多沟槽结构，例如，锗衬底、多晶硅衬底、GaN半导体衬底等等。
经过实验对比，相较于传统技术，本发明提供的多沟槽结构制作方法，通过生长外延层，使多沟槽结构在制作过程中保持稳定坚固，历经后续湿法清洗工艺的高速甩干后，没有出现膜层断裂或脱落的现象，产品良率大幅提高。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种多沟槽结构的制作方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底上各向异性刻蚀，以形成纵向沟槽；
步骤二、在形成所述纵向沟槽的半导体衬底上生长第一外延层，使所述第一外延层覆盖所述纵向沟槽顶部，形成封闭结构；
步骤三、在所述封闭结构上进行各向异性和各向同性刻蚀，以形成沟槽阵列，并使所述沟槽阵列与所述纵向沟槽连通；所述沟槽阵列包括多个沟槽或通孔，所述多个沟槽或通孔的上部各自分离，下部相互连通形成腔体；
步骤四、生长第二外延层覆盖所述沟槽阵列，以形成封闭的多沟槽结构；
其中，步骤三中，在所述封闭结构上先进行各向异性刻蚀形成多个通孔或沟槽；再对所述多个通孔或沟槽进行各向同性刻蚀以使相邻通孔或相邻沟槽的下部相互连通形成腔体。
2.根据权利要求1所述的多沟槽结构的制作方法，其特征在于：所述半导体衬底为硅衬底。
3.根据权利要求1所述的多沟槽结构的制作方法，其特征在于：所述第一外延层的生长厚度为4～10μm。
4.根据权利要求1所述的多沟槽结构的制作方法，其特征在于：所述第一、第二外延层生长采用低压化学气相淀积。
5.根据权利要求1所述的多沟槽结构的制作方法，其特征在于：所述第一、第二外延层生长的温度设置在1100℃至1150℃。
6.根据权利要求1所述的多沟槽结构的制作方法，其特征在于：所述第一、第二外延层生长的生长气体为SiH2Cl2、SiHCl3或者SiCl4。
7.根据权利要求1所述的多沟槽结构的制作方法，其特征在于：所述多个通孔或沟槽基本等间距地排列。
8.根据权利要求1所述的多沟槽结构的制作方法，其特征在于：所述各向异性刻蚀和各向同性刻蚀均采用反应离子刻蚀。
CN201210325243.3A 2012-09-05 2012-09-05 一种多沟槽结构的制作方法 Active CN103681233B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201210325243.3A CN103681233B (zh) 2012-09-05 2012-09-05 一种多沟槽结构的制作方法
US14/411,989 US20150175409A1 (en) 2012-09-05 2013-08-19 Method for fabricating multi-trench structure
EP13834518.6A EP2894658A4 (en) 2012-09-05 2013-08-19 METHOD FOR PRODUCING A STRUCTURE WITH MULTIPLE RILLS
JP2015527775A JP2015527743A (ja) 2012-09-05 2013-08-19 複数のトレンチ構造の製造方法
PCT/CN2013/081793 WO2014036884A1 (zh) 2012-09-05 2013-08-19 一种多沟槽结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210325243.3A CN103681233B (zh) 2012-09-05 2012-09-05 一种多沟槽结构的制作方法

Publications (2)

Publication Number Publication Date
CN103681233A CN103681233A (zh) 2014-03-26
CN103681233B true CN103681233B (zh) 2016-06-15

Family

ID=50236519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210325243.3A Active CN103681233B (zh) 2012-09-05 2012-09-05 一种多沟槽结构的制作方法

Country Status (5)

Country Link
US (1) US20150175409A1 (zh)
EP (1) EP2894658A4 (zh)
JP (1) JP2015527743A (zh)
CN (1) CN103681233B (zh)
WO (1) WO2014036884A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105174203B (zh) * 2014-05-28 2016-09-28 无锡华润上华半导体有限公司 基于mems的传感器的制作方法
DE102016217123B4 (de) 2016-09-08 2019-04-18 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Bauteils und mikromechanisches Bauteil
CN109205549A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 双空腔结构的制备方法
DE102020211554B3 (de) 2020-09-15 2021-09-30 Robert Bosch Gesellschaft mit beschränkter Haftung Herstellungsverfahren für ein mikromechanisches Bauteil

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722364A (zh) * 2004-02-09 2006-01-18 三星电子株式会社 具有空腔的沟槽结构以及包括沟槽结构的电感器
CN101422053A (zh) * 2006-04-27 2009-04-29 欧姆龙株式会社 麦克风的制造方法
US7910451B2 (en) * 2008-04-04 2011-03-22 International Business Machines Corporation Simultaneous buried strap and buried contact via formation for SOI deep trench capacitor
CN102625224A (zh) * 2012-03-31 2012-08-01 歌尔声学股份有限公司 一种电容式硅微麦克风与集成电路单片集成的方法及芯片

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236458A (ja) * 1995-02-24 1996-09-13 Sumitomo Sitix Corp 半導体基板の製造方法
DE69930099T2 (de) * 1999-04-09 2006-08-31 Stmicroelectronics S.R.L., Agrate Brianza Herstellung von vergrabenen Hohlräumen in einer einkristallinen Halbleiterscheibe und Halbleiterscheibe
JP4823128B2 (ja) * 1999-08-31 2011-11-24 株式会社東芝 半導体基板の製造方法
US7141444B2 (en) * 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US7122395B2 (en) * 2002-12-23 2006-10-17 Motorola, Inc. Method of forming semiconductor devices through epitaxy
DE102004043356A1 (de) * 2004-09-08 2006-03-09 Robert Bosch Gmbh Sensorelement mit getrenchter Kaverne
JP4624084B2 (ja) * 2004-11-24 2011-02-02 トヨタ自動車株式会社 半導体装置とその製造方法
US8130986B2 (en) * 2006-01-23 2012-03-06 The Regents Of The University Of Michigan Trapped fluid microsystems for acoustic sensing
JP2010199133A (ja) * 2009-02-23 2010-09-09 Yamaha Corp Ｍｅｍｓの製造方法、ｍｅｍｓ
JP5585056B2 (ja) * 2009-11-19 2014-09-10 富士電機株式会社 Ｓｏｎ半導体基板の製造方法
US20110284995A1 (en) * 2010-05-21 2011-11-24 Sand9, Inc. Micromechanical membranes and related structures and methods
US7998776B1 (en) * 2010-06-10 2011-08-16 Memsensing Microsystems Technology Co., Ltd. Methods for manufacturing MEMS sensor and thin film thereof with improved etching process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722364A (zh) * 2004-02-09 2006-01-18 三星电子株式会社 具有空腔的沟槽结构以及包括沟槽结构的电感器
CN101422053A (zh) * 2006-04-27 2009-04-29 欧姆龙株式会社 麦克风的制造方法
US7910451B2 (en) * 2008-04-04 2011-03-22 International Business Machines Corporation Simultaneous buried strap and buried contact via formation for SOI deep trench capacitor
CN102625224A (zh) * 2012-03-31 2012-08-01 歌尔声学股份有限公司 一种电容式硅微麦克风与集成电路单片集成的方法及芯片

Also Published As

Publication number Publication date
JP2015527743A (ja) 2015-09-17
US20150175409A1 (en) 2015-06-25
EP2894658A1 (en) 2015-07-15
WO2014036884A1 (zh) 2014-03-13
EP2894658A4 (en) 2016-05-25
CN103681233A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
KR100369324B1 (ko) 평면형 마이크로 공동구조 제조 방법
US9123744B1 (en) Semiconductor device and method for fabricating the same
CN103681233B (zh) 一种多沟槽结构的制作方法
US8344466B2 (en) Process for manufacturing MEMS devices having buried cavities and MEMS device obtained thereby
US9583605B2 (en) Method of forming a trench in a semiconductor device
TWI474510B (zh) 具有孔隙之磊晶結構及其成長方法
US9911617B2 (en) Etching method
TWI534889B (zh) 減輕自我對準圖案化蝕刻中之非對稱輪廓
CN103681356A (zh) 以碳纳米管为掩膜制备FinFET的方法
CN102117763A (zh) 获得倾斜沟槽结构或改变沟槽结构倾斜角的制作工艺方法
CN103803487B (zh) 半导体结构的形成方法
US20170263452A1 (en) Method for manufacturing two-dimensional material structure and two-dimensional material device
WO2012064177A1 (en) Nanoporous membrane and method of forming thereof
CN103900740B (zh) 压力传感器及其制造方法
CN105384145A (zh) 一种内嵌式纳米森林结构及其制备方法
CN102751186A (zh) 沟槽的制作方法
CN102815662A (zh) 一种在半导体衬底中制备腔体的方法
CN103594342B (zh) 形成鳍部的方法和形成鳍式场效应晶体管的方法
CN102082110A (zh) 获得倾斜沟槽结构或改变沟槽结构倾斜角的方法
CN110211918A (zh) 半导体结构的制作方法及半导体结构
CN112151386B (zh) 堆叠纳米线环栅器件及其制作方法
CN116153850A (zh) 非对称大深宽比沟槽的填充方法
US20200216307A1 (en) Method for manufacturing dual-cavity structure, and dual-cavity structure
CN105244259A (zh) 一种多重图形化掩膜层的结构及制作方法
US9786497B2 (en) Double aspect ratio trapping

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: CSMC TECHNOLOGIES FAB2 Co.,Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Patentee before: CSMC TECHNOLOGIES FAB1 Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171130

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: CSMC TECHNOLOGIES FAB2 Co.,Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Patentee before: CSMC TECHNOLOGIES FAB1 Co.,Ltd.