CN103803487B - 半导体结构的形成方法 - Google Patents

Abstract

本发明提供一种半导体结构的形成方法，包括：半导体衬底的空腔区内开设多个凹槽，以热氧化工艺氧化相邻凹槽间的半导体衬底，形成氧化层；在所述凹槽内填充满牺牲层材料后，在半导体衬底，以及牺牲层材料表面形成器件材料层；刻蚀器件材料层，在所述器件材料层内形成通孔，露出部分牺牲层材料或氧化层后，向通孔内通入蚀刻剂，以去除各凹槽内的牺牲层和各凹槽间的氧化层，从而将各个凹槽打通，在半导体衬底内形成空腔。上述技术方案中，所述牺牲层材料以及各凹槽间的氧化层一同支撑空腔区上方的器件材料层。因而即使凹槽内的牺牲层间出现空洞等情况，也具有足够的支撑力，从而避免器件材料层出现形变等缺陷的出现。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体领域，具体涉及一种半导体结构的形成方法。

背景技术

微机电系统（Micro-Electro-Mechanical-Systems，简称MEMS）是利用微细加工技术在芯片上集成传感器、执行器、处理控制电路的微型系统。

在一些MEMS的高度集成组件需要在半导体衬底形成空腔，并在空腔的上方形成设有通孔，诸如梳齿状等结构的传感器结构。以压力传感器为实例，在MEMS工艺在半导体衬底的第一表面安装压力传感器的膜片，则需要在半导体衬底的第二表面开设空腔，在第二表面的空腔上方形成传感器结构，，由传感器结构的空隙对膜片施加要测量的压力。

参考图1～图4所示，MEMS的半导体衬底内的空腔以及空腔上的传感器结构形成工艺包括：

以半导体衬底10上覆盖的硬掩膜图案11为掩模，刻蚀半导体衬底10在半导体衬底内形成空腔12；在所述空腔12内，以及硬掩膜图案11上形成牺牲层13，去除部分厚度的牺牲层，至露出半导体衬底10表面；在半导体衬底10以及剩余的牺牲层13表面形成器件材料层14（所述器件材料层取决于形成所述形成MEMS的类型）；之后在器件材料层14上形成硬掩模图案（图中未显示），并以硬掩模图案为掩模刻蚀所述器件材料层14，在器件材料层14内开设通孔15以形成以传感器结构，，露出所述牺牲层13表面，并通过所述通孔15注入刻蚀气体，去除所述空腔12内的牺牲层，在所述半导体衬底10内，位于传感器结构下方形成空腔。

空腔上方形成的传感器结构为可振动结构，因而需要足够深度的空腔，以便防传感器结构在移动时和空腔基底碰触或粘帖。

但在实际操作过程中，最终形成的传感器结构会出现凹陷等缺陷，上述缺陷直接影响后续形成的MEMS的性能。

为此，在MEMS制备工艺中，如何改善半导体衬底空腔上方形成的传感器结构形态是本领域技术人员亟待解决的问题。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，以优化半导体衬底空腔上方形成的传感器结构的形态。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供半导体衬底，所述半导体衬底内具有空腔区；

刻蚀空腔区的所述半导体衬底，形成多个凹槽；

对相邻凹槽间的半导体衬底进行氧化，形成氧化层；

向凹槽内填充满牺牲层；

在所述半导体衬底表面、牺牲层上及氧化层上形成器件材料层；

刻蚀所述器件材料层，在所述器件材料层内形成至少一个露出牺牲层和/或氧化层的通孔；

由所述通孔通入蚀刻剂，去除牺牲层及氧化层，在所述半导体衬底内形成空腔。

可选地，对相邻凹槽间的半导体衬底进行氧化的方法为热氧化工艺，所

述热氧化工艺包括：

以O₂为反应气体，温度为800～1200℃。

可选地，在所述半导体衬底表面，各个所述凹槽面积的总和与所述空腔

区的面积的比大于或等于50%，且小于或等于80%。

可选地，所述各凹槽间的间壁厚度为0.2～4μm。

可选地，所述凹槽的深度为10～50μm。

可选地，所述凹槽的宽深比为1:50～1:2。

可选地，所述凹槽的开口口径大于或等于0.2μm。

可选地，所述牺牲层材料为氧化硅。

可选地，所述牺牲层的形成工艺为CVD工艺，所述CVD工艺包括：

温度为300～450℃；反应气体为含有O₂和SiH₄的混合气体，或是含有O₂和TEOS的混合气体。

可选地，所述蚀刻剂为含有HF的气体。

与现有技术相比，本发明的技术方案具有以下优点：

半导体衬底的空腔区内，开设多个凹槽，对相邻凹槽间的半导体衬底进行氧化，形成氧化层；在所述凹槽内填充满牺牲层材料后，在半导体衬底表面，以及牺牲层和氧化层的表面形成器件材料层，刻蚀器件材料层，在所述器件材料层内形成通孔，并在所述通孔内露出部分牺牲层和/或氧化层后，向通孔内通入蚀刻剂用以去除各凹槽内的牺牲层和氧化层从而将各个凹槽打通，在半导体衬底内形成空腔。上述技术方案中，在所述空腔区内形成多个凹槽，之后在各个凹槽内填充满牺牲层后，所述牺牲层以及氧化层一同支撑后续在空腔区上方的形成的器件材料层，因而即使凹槽内的牺牲层间出现空洞等情况，基于凹槽间的间壁的支撑作用，也可有效弥补牺牲层材料支撑力不足的缺陷，从而避免器件材料层出现形变等缺陷的出现；对相邻凹槽间的半导体衬底进行氧化，形成氧化层，则可有效提高间壁与未被氧化的半导体衬底间的去除速率比，从而后续在所述空腔区上形成通孔后，去除各凹槽间氧化层，将各个凹槽打通，在半导体衬底的空腔区内形成空腔。因而采用上述技术方案，相比与现有技术，在确保传感器结构形态不受损的同时，在半导体衬底内形成容积更大的空腔，从而优化MEMS结构。

进一步，半导体衬底内各凹槽间的间壁厚度为0.2～4μm；在所述半导体衬底表面，各个所述凹槽面积的总和与所述空腔区的面积的比大于或等于50%，小于或等于80%。上述技术方案可在确保各凹槽间的间壁对于器件材料层的支撑作用同时，降低后续采用热氧化工艺将各凹槽间的间壁被氧化成氧化物的时间，提高后续间壁的去除速率，同时可避免半导体衬底被过度氧化，从而在降低工艺成本的同时，优化最终形成的空腔结构。

附图说明

图1至图4是现有技术MEMS器件的空腔的形成过程示意图；

图5为现有技术中MEMS器件的空腔过程中存在的缺陷的示意图；

图6、图8至图15为本发明半导体结构的形成方法的一个实施例的结构示意图；

图7为本发明半导体结构的形成方法的另一个实施例的结构示意图。

具体实施方式

如背景技术所述，在MEMS制备过程中，MEMS器件的空腔上方形成的传感器结构会出现凹陷等缺陷，其结构形态较差，进而影响后续形成的MEMS的性能。

分析其原因：结合参考图1至5所示，在传感器结构的形成过程中，半导体衬底10的空腔内的牺牲层13用于支撑其上方的器件材料层14。然而如图5所示，在半导体衬底空腔内填充牺牲层材料时，会在牺牲层材料中形成空隙16，在深度越大的空腔内的填充的牺牲层材料中的空隙越多，密实性越差。当在牺牲层材料中出现过多的空隙16，会降低牺牲层材料的支撑力。在现有的工艺中，当深度大于10μm后，就会出现牺牲层材料支撑力明显不足的缺陷，进而影响其上方的器件材料层的结构。

为此，本发明提出一种半导体结构的形成方法，在MEMS制备过程中，在形成半导体衬底内的空腔以及空腔上传感器结构时，可有效改善传感器结构的结构形态。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图6、图8至图14为本发明半导体结构的形成方法的一个实施例的结构示意图。

本实施例提供的半导体结构的形成方法，包括：

先参考图6所示，提供半导体衬底20，所述半导体衬底20包括空腔区21，并在所述半导体衬底20上形成硬掩模层22。所述空腔区21后续用于形成空腔。

本实施例中，所述半导体衬底20为硅衬底，所述硬掩模层22的材料为氮化硅。但除本实施例外的其他实施例中，所述半导体衬底20还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底，所述硬掩模层22还可以为氧化硅，掺碳的氮化硅，掺碳的氧化硅等其他材料，对此本发明不做任何限制。

本实施例中，所述硬掩模层的厚度为～3μm。

之后，刻蚀所述硬掩模层22，在所述硬掩模层22内形成硬掩模图案；并以所述硬掩模图案为掩模刻蚀所述半导体衬底，在所述空腔区域21的半导体衬底20内形成多个凹槽23，相邻的凹槽23通过间壁24隔离。所述凹槽23后续用于填充牺牲层材料。

结合参考图7所述，图7为图6中的半导体器件的俯视图。

本实施例中，所述凹槽的深度为10～50μm；所述凹槽23的开口口径d1至少为0.2μm，以便于向所述凹槽23内填充牺牲层材料。

值得注意的是，本实施例中，所述凹槽23为开口面积较小的孔状结构，在除本实施例为外的其他实施例中，如图8所示，所述凹槽23也可为长条形结构，所述凹槽23的结构并不限定本发明的保护范围。

接着结合参考图9所示，进行热氧化工艺，对所述半导体衬底20内的凹槽23间的半导体衬底（相当于所述间壁24）进行氧化，形成氧化层241。

本实施例中，所述热氧化工艺包括：调节反应腔体内的温度为800～1200℃，通入含有O₂的气体作为反应气体，使得氧气与凹槽23的侧壁反应，从而将相邻凹槽23间的间壁氧化成氧化物。

本实施例中，需要进行足够长时间的热氧化工艺，从而将各凹槽23间的间壁24完全氧化层氧化硅，以便于后续去除；但在热氧化工艺中，在位于所述空腔区最外侧的凹槽23侧壁同样会形成氧化层25。

所述热氧化工艺的时间与相邻凹槽23间的间壁24的厚度成正比，为此若所述间壁24厚度过厚，不仅增加工艺成本，而且会使得位于最外侧的凹槽23侧壁被过度氧化，从而不利于最终形成的空腔尺寸控制；但若所述间壁24过薄，在后续向所述半导体衬底20上形成器件材料层后，所述间壁24同时起支撑作用，过薄的间壁24降低了其支撑力，可能导致其上方的器件材料层出现凹陷等形变。

本实施例中，在所述半导体衬底20的表面，各个所述凹槽23面积的总和与所述空腔区21的面积的比大于或等于50%，小于或等于80%；且进一步可选地，所述相邻凹槽23间的间壁24的厚度d2（即相邻两个凹槽23间间的距离）为0.2～4μm。从而合理地分配所述凹槽23在空腔区21内密度，以及各间隔24的厚度，进而确保快速完成各间壁24氧化步骤，避免半导体衬底20过度氧化的同时，确保在后续所述空腔区21上形成器件材料层后，确保足够度所述间隔24以提供足够的支撑力，避免器件材料层出现凹陷等缺陷。

结合参考图10所示，在将各相邻凹槽23间形成氧化层241后，在所述半导体衬底20的表面，以及各个凹槽23内填充满形成牺牲层30。

本实施例中，所述牺牲层材料为氧化硅，形成工艺采用CVD（化学气相沉积）工艺。所述CVD工艺具体包括：

调节反应腔体内的温度为300～450℃，通入含有O₂和SiH₄的混合气体，或是含有O₂和TEOS（正硅酸乙酯）的混合气体，从而在所述硬掩模层22表面形成氧化硅层30，且在所述凹槽23内填充满氧化硅材料。

结合参考图11所示，在形成所述牺牲层30后，采用CMP（化学机械研磨）工艺等方法去除所述半导体衬底20表面多余的牺牲层，以及硬掩膜层22，直至露出所述半导体衬底20，氧化层24的表面。此时，剩余的牺牲层33的表面与所述半导体衬底20的表面齐平。

再参考图12所示，在所述半导体衬底20和剩余的牺牲层33的表面形成器件材料层31。

本实施例中，所述器件材料层31的材料为锗硅（GeSi）材料，其形成工艺为PVD（物理气相沉积）工艺。除本实施例外的其他实施例中，所述器件材料层31还可为其他材料，如氧化硅等介电材料、多晶硅材料，或是金属材料，所述器件材料层的材料根据具体的MEMS器件决定，但其并不限定本发明的保护范围。

参考图13所示，刻蚀所述器件材料层31，在所述器件材料层31内形成一个或多个通孔32，从而在所述器件材料层31内形成梳齿状等结构的传感器结构，所述通孔32露出部分牺牲层33和/或所述氧化层241。

所述通孔32的结构，以及个数根据的MEMS器件的结构决定，其并不影响本发明的保护范围。

刻蚀所述器件材料层31的工艺包括，现在所述器件材料层31上形成光刻胶层（图中未显示），之后经曝光显影工艺后，在所述光刻胶层内形成光刻胶图案，并以所述光刻胶图案为掩模刻蚀所述器件材料层。上述工艺为本领域的成熟工艺，在此不再赘述。

本实施例中，各凹槽23间的氧化层241，以及凹槽23内剩余的牺牲层33共同支撑所述器件材料层31。参考图14所示，在本实施例中，在所述凹槽23内形成的牺牲层33同样可能含有空隙34，但所述间壁24共同用于支撑所述器件材料层，因而即使凹槽23内的牺牲层30内出现空洞等情况，基于凹槽间的间壁的支撑作用，也可有效弥补牺牲层30支撑力不足的缺陷，从而避免器件材料层出现形变等缺陷的出现。

且所述牺牲层30内的牺牲层材料的密实性与所述凹槽23的宽深比相关，宽深比越大，密实性越好，但工艺成本越大；若宽深比越大，密实性相对较差，过大的宽深比可能致使在向硬掩模层22以及凹槽23（参考图10）内填充牺牲层材料时，在硬掩模层22以及凹槽交界处形成较大的空隙，因而在后续去除硬掩模层22后，降低剩余的牺牲层33的表面平整度。

本实施例中，所述凹槽23的宽深比为1/50～1/2，向所述凹槽23内填充牺牲层材料后，牺牲层材料可较好的封闭所述半导体衬底20内的凹槽23的开口，以提高去除所述硬掩模层22后的牺牲层33的表面平整度，进而提高牺牲层33的支撑力。

参考图15所示，在所述器件材料层31内形成通孔32后，由通孔32通入蚀刻剂，以去除所述半导体衬底20内各凹槽23内的牺牲层材料，和各凹槽23之间的氧化层241，使得原先各凹槽23（参考图6所示）被打通，在半导体衬底20内形成腔体26。

本实施例中，所述蚀刻剂为含有HF的气体，如含有HF、N₂，ETOH（乙醇）的气体，从而清除所述牺牲层30和氧化层241。基于所述半导体衬底20为硅材料，所述牺牲层30和氧化层241的材料为氧化硅，进而可在降低半导体衬底20的损失同时，高效地去除所述牺牲层30和氧化层241，在半导体彻底20内形成空腔26，同时在空腔的上方保留开设有通孔的器件材料层，所述器件材料层作为MEMS的传感器结构。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底内具有空腔区；

刻蚀空腔区的所述半导体衬底，形成多个凹槽；

对相邻凹槽间的半导体衬底进行氧化，形成氧化层；

向凹槽内填充满牺牲层；

在所述半导体衬底表面、牺牲层上及氧化层上形成器件材料层；

刻蚀所述器件材料层，在所述器件材料层内形成至少一个露出牺牲层和/或氧化层的通孔；

由所述通孔通入蚀刻剂，去除牺牲层及氧化层，在所述半导体衬底内形成空腔。

2.如权利要求1所述的形成方法，其特征在于，对相邻凹槽间的半导体衬底进行氧化的方法为热氧化工艺，所述热氧化工艺包括：

以O₂为反应气体，温度为800～1200℃。

3.如权利要求1所述的形成方法，其特征在于，在所述半导体衬底表面，各个所述凹槽面积的总和与所述空腔区的面积的比大于或等于50%，且小于或等于80%。

4.如权利要求1所述的形成方法，其特征在于，所述各凹槽间的间壁厚度为0.2～4μm。

5.如权利要求1所述的形成方法，其特征在于，所述凹槽的深度为10～50μm。

6.如权利要求1所述的形成方法，其特征在于，所述凹槽的宽深比为1:50～1:2。

7.如权利要求1所述的形成方法，其特征在于，所述凹槽的开口口径大于或等于0.2μm。

8.如权利要求1所述的形成方法，其特征在于，所述牺牲层材料为氧化硅。

9.如权利要求8所述的形成方法，其特征在于，所述牺牲层的形成工艺为CVD工艺，所述CVD工艺包括：

温度为300～450℃；反应气体为含有O₂和SiH₄的混合气体，或是含有O₂和TEOS的混合气体。

10.如权利要求1所述的形成方法，其特征在于，所述蚀刻剂为含有HF的气体。