CN107799386A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107799386A
CN107799386A CN201610803758.8A CN201610803758A CN107799386A CN 107799386 A CN107799386 A CN 107799386A CN 201610803758 A CN201610803758 A CN 201610803758A CN 107799386 A CN107799386 A CN 107799386A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
semiconductor
coating
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610803758.8A
Other languages
English (en)
Other versions
CN107799386B (zh
Inventor
王贤超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610803758.8A priority Critical patent/CN107799386B/zh
Priority to US15/679,937 priority patent/US10249508B2/en
Priority to EP17189301.9A priority patent/EP3290390A1/en
Publication of CN107799386A publication Critical patent/CN107799386A/zh
Priority to US16/269,794 priority patent/US10832920B2/en
Application granted granted Critical
Publication of CN107799386B publication Critical patent/CN107799386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00563—Avoid or control over-etching
    • B81C1/00587—Processes for avoiding or controlling over-etching not provided for in B81C1/00571 - B81C1/00579
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。该制造方法包括：在半导体衬底上形成第一半导体层；在该第一半导体层上形成第一绝缘物层；在该第一绝缘物层上形成图案化的第二半导体层，其中该第二半导体层的实际厚度大于该第二半导体层的目标厚度，该第二半导体层露出第一绝缘物层的一部分；在该第一绝缘物层的被露出的部分上且在该第二半导体层的侧面上形成用作间隔物的第二绝缘物层；以及对第二半导体层执行刻蚀以将该第二半导体层减薄到目标厚度并去除第二绝缘物层。本发明可以消除在后续去除第一绝缘物层的过程中对间隔物的毛细刻蚀作用的发生。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。
背景技术
在MEMS(Micro-Electro-Mechanical System，微机电系统)领域中，有一部分产品，为了实现MEMS器件功能，在晶片(Wafer)表面生长了多种材料和不同厚度的薄膜，在图形化的过程中，刻蚀高低不同台阶的薄膜时,为了形成一定的形貌，界面处的氧化硅会留下来形成间隔物(spacer)，例如如图1A。图1A所示的结构包括：第一多晶硅层101、位于第一多晶硅层101上的第一二氧化硅层102、在第一二氧化硅层102上的第二多晶硅层103和在第二多晶硅层103侧面的间隔物(该间隔物材料为二氧化硅)104、以及覆盖在这些多层薄膜上的氮化硅层105。
图1B是示意性地示出了图1A中的结构部分沿着线A-A’截取的部分结构的横截面示意图。为了描述的方便，图1B中没有示出氮化硅层105。第二多晶硅层103包括主要芯片(main chip)区域1031和棒状区域1032。图1A所示结构的横截面图实际上是主要芯片区域1031部分的横截面示意图(即图1B中的虚线方框部分所示，其中未示出氮化硅层105)。
在形成空腔的过程中，利用BOE(Buffered Oxide Etch，缓冲氧化物刻蚀)工艺刻蚀主要芯片区域1031的第一二氧化硅层(该第一二氧化硅层作为缓冲氧化物(bufferoxide))102，但是主要芯片区域1031边界上的间隔物104(如图1B中所示)刻蚀的非常厉害，这是因为该间隔物很细(可以称为毛细二氧化硅)，在BOE过程中，由于毛细作用，间隔物区域附近的二氧化硅被刻蚀的非常快，远超过正常的刻蚀速率，造成很多应该留下来的二氧化硅被刻蚀，使得被刻蚀区域不可控制，如图1C所示。毛细的二氧化硅(即间隔物104)刻蚀过快，造成毛细二氧化硅区域附近被掏空，在震动时或者受到压力时，器件容易裂开失效。图1B中三角形虚线区域即是不希望受到BOE影响的区域。
针对上面的问题，现有技术中存在两种解决方法，分别如下：
第一种方法是把原来的毛细二氧化硅(即间隔物104)经过退火处理(Anneal)来增加二氧化硅的密度。虽然BOE工艺对这种二氧化硅的刻蚀速率变低，BOE影响区域可以缩小，但是还不足以提高可靠性。
第二种方法是把原来的毛细二氧化硅换成氮化硅，但是毛细的氮化硅不能被BOE刻蚀干净，掉在器件上形成剥落(peeling)缺陷。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本发明一个实施例的目的之一是：提供一种半导体装置的制造方法。本发明一个实施例的目的之一是：提供一种半导体装置。本发明可以消除对间隔物的毛细刻蚀作用的发生。
根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：
在半导体衬底上形成第一半导体层；
在所述第一半导体层上形成第一绝缘物层；
在所述第一绝缘物层上形成图案化的第二半导体层，其中所述第二半导体层的实际厚度大于所述第二半导体层的目标厚度，所述第二半导体层露出所述第一绝缘物层的一部分；
在所述第一绝缘物层的被露出的所述部分上且在所述第二半导体层的侧面上形成用作间隔物的第二绝缘物层；以及
对所述第二半导体层执行刻蚀以将所述第二半导体层减薄到所述目标厚度并去除所述第二绝缘物层。
在一个实施例中，在形成所述第二半导体层的步骤中，所述第二半导体层的实际厚度比所述第二半导体层的目标厚度大30％至50％。
在一个实施例中，在形成所述第二半导体层的步骤中，所述第二半导体层的实际厚度为0.45μm至0.6μm，所述第二半导体层的目标厚度为0.3μm至0.4μm。
在一个实施例中，所述第一半导体层和所述第二半导体层的材料分别包括多晶硅；所述第一绝缘物层和所述第二绝缘物层的材料分别包括二氧化硅。
在一个实施例中，在所述第一绝缘物层上形成图案化的第二半导体层的步骤包括：在所述第一绝缘物层上形成第二半导体层；以及对所述第二半导体层执行图案化以露出所述第一绝缘物层的一部分。
在一个实施例中，在对所述第二半导体层执行图案化的步骤中，所露出的所述第一绝缘物层的一部分为所述第一绝缘物层的边缘部分；其中，所述第一半导体层、所述第一绝缘物层和所述第二半导体层形成台阶形状。
在一个实施例中，在对所述第二半导体层执行图案化的步骤中，还形成了穿过所述第二半导体层到所述第一绝缘物层的第一通孔。
在一个实施例中，在对所述第二半导体层执行刻蚀的步骤中，所述刻蚀还使得所述第二半导体层的边缘圆角化，以及使得所述第一绝缘物层的至少一部分边缘圆角化。
在一个实施例中，在对所述第二半导体层执行刻蚀的步骤中，所述刻蚀还使得所述第一半导体层的边缘圆角化。
在一个实施例中，所述方法还包括：在所述第一半导体层、所述第一绝缘物层以及所述第二半导体层上形成覆盖层，所述覆盖层的材料不同于所述第一绝缘物层的材料。
在一个实施例中，所述覆盖层的材料包括氮化硅。
在一个实施例中，所述方法还包括：对所述覆盖层执行刻蚀以形成露出所述第一半导体层的一部分的第一凹陷、露出所述第二半导体层的一部分的第二凹陷、以及与所述第一通孔相对准的第二通孔，其中，所述第一通孔与所述第二通孔一起作为穿过所述覆盖层和所述第二半导体层到所述第一绝缘物层的通孔。
在一个实施例中，所述方法还包括：在所述第一凹陷的至少底部上形成第一接触层；以及在所述第二凹陷的底部和侧壁上形成第二接触层，其中所述第二接触层延展到所述覆盖层的上表面上。
在一个实施例中，所述第一接触层和所述第二接触层的材料分别包括：铝、铜或钨。
在一个实施例中，所述方法还包括：对所述半导体衬底执行刻蚀以形成第三凹陷，所述第三凹陷在底部露出所述第一半导体层的下表面的一部分。
在一个实施例中，所述方法还包括：去除所述第一绝缘物层以形成由所述第一半导体层、所述第二半导体层和所述覆盖层构成的空腔。
根据本发明的第二方面，提供了一种半导体装置，包括：
半导体衬底；
在所述半导体衬底上的第一半导体层，其中所述半导体衬底露出所述第一半导体层的下表面的一部分；
在所述第一半导体层上的覆盖层；以及
在所述覆盖层下表面上的第二半导体层，其中所述第二半导体层的侧面与所述覆盖层基本全接触，所述第一半导体层、所述第二半导体层和所述覆盖层构成空腔；
其中，所述覆盖层和所述第二半导体层形成有穿过所述覆盖层和所述第二半导体层到所述空腔的通孔。
在一个实施例中，所述通孔包括穿过所述第二半导体层的第一通孔和穿过所述覆盖层的第二通孔，所述第一通孔与所述第二通孔相对准。
在一个实施例中，所述第一半导体层和所述第二半导体层的材料分别包括多晶硅；所述覆盖层的材料包括氮化硅。
在一个实施例中，所述覆盖层形成有露出所述第一半导体层的一部分的第一凹陷和露出所述第二半导体层的一部分的第二凹陷。
在一个实施例中，所述半导体装置还包括：在所述第一凹陷的至少底部上的第一接触层；以及在所述第二凹陷的底部和侧壁上的第二接触层，其中所述第二接触层延展到所述覆盖层的上表面上。
在一个实施例中，所述第一接触层和所述第二接触层的材料分别包括：铝、铜或钨。
在一个实施例中，所述半导体衬底形成有第三凹陷，所述第三凹陷在底部露出所述第一半导体层的下表面的一部分。
通过本发明实施例的制造方法，在形成覆盖层之前去除用作间隔物的第二绝缘物层，从而在后续去除第一绝缘物层时不会产生毛细作用，从而可以提高器件的可靠性。并且在形成第二半导体层时使得第二半导体层的实际厚度大于目标厚度，这样在后续减薄第二半导体层至目标厚度的过程中去除第二绝缘物层，从而不会使得由于去除第二绝缘物层而导致第二半导体层的厚度过薄(例如减薄后的厚度小于目标厚度)，影响器件性能。
进一步地，在对第二半导体层进行刻蚀减薄的过程中，该刻蚀还使得第二半导体层的边缘圆角化，以及使得第一绝缘物层的至少一部分边缘圆角化。进一步地，该刻蚀还使得第一半导体层的边缘圆角化。这样的圆角化工艺有利于提高在后续步骤形成的覆盖层在这些圆角化的边缘上的部分的密度，从而可以提高器件的可靠性。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1A是示意性地示出了现有技术中的一个MEMS器件中形成有毛细间隔物的结构的一部分的横截面示意图。
图1B是示意性地示出了图1A中的结构部分沿着线A-A’截取的部分结构的横截面示意图。
图1C是示意性地示出了图1A中的结构在经过BOE之后形成的结构的一部分的横截面示意图。
图2是示出根据本发明一个实施例的半导体装置的制造方法的流程图。
图3A至图3J是示意性地示出根据本发明一些实施例的半导体装置的制造过程中若干步骤的结构的横截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图2是示出根据本发明一个实施例的半导体装置的制造方法的流程图。图3A至图3J是示意性地示出根据本发明一些实施例的半导体装置的制造过程中若干步骤的结构的横截面示意图。下面结合图2以及图3A至图3J详细描述根据本发明一些实施例的半导体装置的制造过程。
如图2所示，在步骤S201，在半导体衬底上形成第一半导体层。
图3A是示意性地示出了根据本发明一个实施例的半导体装置的制造过程中在步骤S201的结构的横截面示意图。如图3A所示，在半导体衬底300上形成第一半导体层301。该半导体衬底300例如可以为硅衬底。该第一半导体层301的材料例如可以包括多晶硅。
在一个实施例中，该步骤301可以包括：例如通过沉积工艺在半导体衬底300上形成第一半导体层301。可选地，该步骤301还可以包括：对该第一半导体层301执行图案化以露出半导体衬底300的边缘部分，如图3A所示。
需要说明的是，本发明实施例的术语“边缘部分”是指相应的结构(例如层、薄膜或衬底等)中从该结构的侧面边缘向该结构中间延伸一定距离的部分。该一定距离可以根据需要或者根据实际情况来确定。
回到图2，在步骤S202，在第一半导体层上形成第一绝缘物层。
图3B是示意性地示出了根据本发明一个实施例的半导体装置的制造过程中在步骤S202的结构的横截面示意图。如图3B所示，在第一半导体层301上形成第一绝缘物层302。该第一绝缘物层302的材料例如可以包括二氧化硅。
在一个实施例中，该步骤S202可以包括：例如通过沉积或氧化工艺在第一半导体层301上形成第一绝缘物层302。可选地，该步骤S202还可以包括：对该第一绝缘物层302执行图案化以露出第一半导体层301的边缘部分，如图3B所示。
回到图2，在步骤S203，在第一绝缘物层上形成图案化的第二半导体层，其中该第二半导体层的实际厚度大于该第二半导体层的目标厚度，该第二半导体层露出第一绝缘物层的一部分。
图3C是示意性地示出了根据本发明一个实施例的半导体装置的制造过程中在步骤S203的结构的横截面示意图。如图3C所示，在第一绝缘物层302上形成图案化的第二半导体层303。该第二半导体层303的实际厚度H1大于该第二半导体层303的目标厚度H0。该第二半导体层303露出第一绝缘物层302的一部分。该第二半导体层的材料例如可以包括多晶硅。
在一个实施例中，在该步骤S203中，该第二半导体层303的实际厚度比该第二半导体层的目标厚度大30％至50％。在一个实施例中，该第二半导体层303的实际厚度例如可以为0.45μm至0.6μm，例如0.5μm。在一个实施例中，该第二半导体层303的目标厚度例如可以为0.3μm至0.4μm，例如0.35μm。
在一个实施例中，该步骤S203可以包括：例如通过沉积工艺在第一绝缘物层302上形成第二半导体层303。可选地，该步骤S203还可以包括：对该第二半导体层303执行图案化以露出第一绝缘物层302的一部分，如图3C所示。
在一个实施例中，在对该第二半导体层303执行图案化的步骤中，所露出的第一绝缘物层302的一部分为该第一绝缘物层302的边缘部分，如图3C的虚线框中所示。如图3C所示，第一半导体层301、第一绝缘物层302和第二半导体层303形成台阶形状，如图3C中各个层的边缘部分所示。
在一个实施例中，在对第二半导体层执行图案化的步骤中，还形成了穿过第二半导体层303到第一绝缘物层302的第一通孔304。
回到图2，在步骤S204，在第一绝缘物层的被露出的部分上且在第二半导体层的侧面上形成用作间隔物的第二绝缘物层。
图3D是示意性地示出了根据本发明一个实施例的半导体装置的制造过程中在步骤S204的结构的横截面示意图。如图3D所示，在第一绝缘物层302的被露出的部分(即被露出的边缘部分)上且在第二半导体层303的侧面上形成用作间隔物的第二绝缘物层305。例如，该第二绝缘物层305的材料可以包括二氧化硅。
在一个实施例中，该步骤S204可以包括：例如通过沉积工艺在图3C所示的结构上形成第二绝缘物层305，然后对该第二绝缘物层305执行刻蚀以形成间隔物。
回到图2，在步骤S205，对第二半导体层执行刻蚀以将第二半导体层减薄到目标厚度并去除第二绝缘物层。
图3E是示意性地示出了根据本发明一个实施例的半导体装置的制造过程中在步骤S205的结构的横截面示意图。如图3E所示，对第二半导体层303执行刻蚀以将第二半导体层303减薄到目标厚度H0并去除第二绝缘物层305。
优选地，在对第二半导体层303执行刻蚀的同时，该刻蚀工艺还去除第二绝缘物层305。例如可以利用刻蚀气体(比如八氟环丁烷(C4F8))实施这里的刻蚀工艺。
在另一个实施例中，可以先对第二半导体层303进行刻蚀减薄，然后去除第二绝缘物层305。
在一些实施例中，在该步骤S205中，如图3E所示，该刻蚀还使得第二半导体层303的边缘圆角化，以及使得第一绝缘物层302的至少一部分边缘圆角化。在另一些实施例中，在对第二半导体层303执行刻蚀的步骤中，该刻蚀还使得第一半导体层301的边缘圆角化(图中未示出)。这样的圆角化工艺有利于提高在后续步骤形成的覆盖层在这些圆角化的边缘上的部分的密度，从而可以提高器件的可靠性。
至此，提供了根据本发明一个实施例的半导体装置的制造方法。在上述制造方法中，通过去除用作间隔物的第二绝缘物层，可以尽量防止发生在后续BOE步骤中对间隔物的毛细刻蚀作用和虹吸效应，达到控制刻蚀区域的效果，从而可以改善器件性能，例如可以提高器件的抗震动和抗压力的能力。
在一个实施例中，半导体装置的制造方法还可以包括：如图3F所示，(例如通过沉积工艺)在第一半导体层301、第一绝缘物层302以及第二半导体层303上形成覆盖层306。该覆盖层306的材料不同于第一绝缘物层302的材料。例如，该覆盖层的材料可以包括氮化硅。
在本发明的实施例中，由于在前面的步骤S205中的刻蚀工艺使得第二半导体层303的边缘圆角化，以及使得第一绝缘物层302的至少一部分边缘圆角化，从而使得所形成的覆盖层在这些圆角化的边缘(即缓变曲面的台阶边缘)上的部分可以获得比较高的密度，因此在后续去除第一绝缘物层302的时候不容易使得覆盖层由于密度低而产生裂缝，因此可以提高器件的可靠性。
接下来，在一个实施例中，半导体装置的制造方法还可以包括：如图3G所示，对覆盖层306执行刻蚀以形成露出第一半导体层301的一部分的第一凹陷311、露出第二半导体层303的一部分的第二凹陷312、以及与第一通孔304相对准的第二通孔307。其中，第一通孔304与第二通孔307一起作为穿过覆盖层306和第二半导体层303到第一绝缘物层302的通孔320。
接下来，在一个实施例中，半导体装置的制造方法还可以包括：如图3H所示，在第一凹陷311的至少底部上形成第一接触层331；以及在第二凹陷312的底部和侧壁上形成第二接触层332，其中该第二接触层332可以延展到覆盖层306的上表面上。例如，该第一接触层331和该第二接触层332的材料可以分别包括：诸如铝、铜或钨等金属。在一个实施例中，可以在第一凹陷的底部和侧壁上形成第一接触层，该第一接触层也可以延展到覆盖层上表面上，但不与第二接触层相连。
接下来，在一个实施例中，半导体装置的制造方法还可以包括：如图3I所示，对半导体衬底300执行刻蚀以形成第三凹陷340，该第三凹陷340在底部露出第一半导体层301的下表面的一部分。
接下来，在一个实施例中，半导体装置的制造方法还可以包括：如图3J所示，去除第一绝缘物层302以形成由第一半导体层301、第二半导体层303和覆盖层306构成的空腔350。
在一个实施例中，可以利用BOE工艺去除该第一绝缘物层302。例如，可以以氢氟酸作为刻蚀液，从通孔320注入来去除第一绝缘物层302，从而形成空腔350。
至此，提供了根据本发明另一些实施例的半导体装置的制造方法。
通过本发明实施例的制造方法，在形成覆盖层之前去除用作间隔物的第二绝缘物层，从而在后续去除第一绝缘物层时不会产生毛细刻蚀作用，从而可以提高器件的可靠性。并且在形成第二半导体层时使得第二半导体层的实际厚度大于目标厚度，这样在后续减薄第二半导体层至目标厚度的过程中去除第二绝缘物层，从而不会使得由于去除第二绝缘物层而导致第二半导体层的厚度过薄(例如减薄后的厚度小于目标厚度)，影响器件性能。
进一步地，在对第二半导体层进行刻蚀减薄的过程中，该刻蚀还使得第二半导体层的边缘圆角化，以及使得第一绝缘物层的至少一部分边缘圆角化。进一步地，该刻蚀还使得第一半导体层的边缘圆角化。这样的圆角化工艺有利于提高在后续步骤形成的覆盖层在这些圆角化的边缘上的部分的密度，从而可以提高器件的可靠性。
在MEMS应用中,本发明一些实施例的制造方法可以应用在包含湿法刻蚀制程中会发生毛细刻蚀作用的设计中,从而可以消除毛细管的形成。
本发明还提供了一种半导体装置，如图3J所示，该半导体装置可以包括半导体衬底300。例如该半导体衬底300可以为硅衬底。
可选地，该半导体装置还可以包括：如图3J所示，在半导体衬底300上的第一半导体层301，其中该半导体衬底300露出该第一半导体层301的下表面的一部分。例如，如图3J所示，该半导体衬底300形成有第三凹陷340，该第三凹陷340在底部露出第一半导体层301的下表面的一部分。在一个实施例中，该第一半导体层301的材料可以包括多晶硅。
可选地，该半导体装置还可以包括：如图3J所示，在第一半导体层301上的覆盖层306。例如，该覆盖层306的材料可以包括氮化硅。在一个实施例中，如图3J所示，该覆盖层的一部分还可以形成在半导体衬底300上。
可选地，该半导体装置还可以包括：如图3J所示，在覆盖层306下表面上的第二半导体层303。该第二半导体层303的侧面与覆盖层306基本全接触。该第一半导体层301、该第二半导体层303和该覆盖层306构成空腔350。例如，该第二半导体层303的材料可以包括多晶硅。
需要说明的是，这里“基本全接触”是指第二半导体层的侧面与覆盖层的接触面的面积占第二半导体层侧面的总面积的比率(可以称为面积比率)大于预定数值。在一个实施例中，该面积比率可以大于90％(这里90％即为预定数值)，例如该面积比率可以为93％、97％或100％等。当然，本领域技术人员可以理解，该面积比率也可以大于其他预定数值(例如85％)，因此本发明的范围并不仅限于此。
可选地，如图3J所示，该覆盖层306和该第二半导体层303形成有穿过该覆盖层306和该第二半导体层303到空腔350的通孔320。在一个实施例中，如图3J所示，该通孔320可以包括穿过第二半导体层303的第一通孔304和穿过覆盖层306的第二通孔307。该第一通孔304与该第二通孔307相对准。
在一个实施例中，如图3J所示，覆盖层306形成有露出第一半导体层301的一部分的第一凹陷311和露出第二半导体层303的一部分的第二凹陷312。
在一个实施例中，该半导体装置还可以包括：如图3J所示，在第一凹陷311的至少底部上的第一接触层331，以及在第二凹陷312的底部和侧壁上的第二接触层332，其中该第二接触层332可以延展到覆盖层306的上表面上。例如，该第一接触层331和该第二接触层332的材料可以分别包括：诸如铝、铜或钨等金属。
在本发明的一些实施例中，图3J所示的半导体装置可以用作MEMS器件中的麦克风，其中第一半导体层301用作麦克风的振动膜，通孔320用作麦克风的声孔，空腔350作为共振腔，第一半导体层301和第二半导体层303组成电容，第一接触层331和第二接触层332作为电容的两个电极板的金属连线。通过声压引起振动模的振动，进而改变电容，从而将声音能量转化为电能。通过本发明的制造方法，可以提高半导体装置的器件可靠性，尤其可以提高麦克风的器件可靠性。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (23)

1.一种半导体装置的制造方法，其特征在于，包括：
在半导体衬底上形成第一半导体层；
在所述第一半导体层上形成第一绝缘物层；
在所述第一绝缘物层上形成图案化的第二半导体层，其中所述第二半导体层的实际厚度大于所述第二半导体层的目标厚度，所述第二半导体层露出所述第一绝缘物层的一部分；
在所述第一绝缘物层的被露出的所述部分上且在所述第二半导体层的侧面上形成用作间隔物的第二绝缘物层；以及
对所述第二半导体层执行刻蚀以将所述第二半导体层减薄到所述目标厚度并去除所述第二绝缘物层。
2.根据权利要求1所述的方法，其特征在于，
在形成所述第二半导体层的步骤中，所述第二半导体层的实际厚度比所述第二半导体层的目标厚度大30％至50％。
3.根据权利要求1或2所述的方法，其特征在于，
在形成所述第二半导体层的步骤中，所述第二半导体层的实际厚度为0.45μm至0.6μm，所述第二半导体层的目标厚度为0.3μm至0.4μm。
4.根据权利要求1所述的方法，其特征在于，
所述第一半导体层和所述第二半导体层的材料分别包括多晶硅；
所述第一绝缘物层和所述第二绝缘物层的材料分别包括二氧化硅。
5.根据权利要求1所述的方法，其特征在于，在所述第一绝缘物层上形成图案化的第二半导体层的步骤包括：
在所述第一绝缘物层上形成第二半导体层；以及
对所述第二半导体层执行图案化以露出所述第一绝缘物层的一部分。
6.根据权利要求5所述的方法，其特征在于，在对所述第二半导体层执行图案化的步骤中，所露出的所述第一绝缘物层的一部分为所述第一绝缘物层的边缘部分；
其中，所述第一半导体层、所述第一绝缘物层和所述第二半导体层形成台阶形状。
7.根据权利要求5所述的方法，其特征在于，在对所述第二半导体层执行图案化的步骤中，还形成了穿过所述第二半导体层到所述第一绝缘物层的第一通孔。
8.根据权利要求1所述的方法，其特征在于，
在对所述第二半导体层执行刻蚀的步骤中，所述刻蚀还使得所述第二半导体层的边缘圆角化，以及使得所述第一绝缘物层的至少一部分边缘圆角化。
9.根据权利要求1或8所述的方法，其特征在于，
在对所述第二半导体层执行刻蚀的步骤中，所述刻蚀还使得所述第一半导体层的边缘圆角化。
10.根据权利要求7所述的方法，其特征在于，还包括：
在所述第一半导体层、所述第一绝缘物层以及所述第二半导体层上形成覆盖层，所述覆盖层的材料不同于所述第一绝缘物层的材料。
11.根据权利要求10所述的方法，其特征在于，
所述覆盖层的材料包括氮化硅。
12.根据权利要求10所述的方法，其特征在于，还包括：
对所述覆盖层执行刻蚀以形成露出所述第一半导体层的一部分的第一凹陷、露出所述第二半导体层的一部分的第二凹陷、以及与所述第一通孔相对准的第二通孔，
其中，所述第一通孔与所述第二通孔一起作为穿过所述覆盖层和所述第二半导体层到所述第一绝缘物层的通孔。
13.根据权利要求12所述的方法，其特征在于，还包括：
在所述第一凹陷的至少底部上形成第一接触层；以及
在所述第二凹陷的底部和侧壁上形成第二接触层，其中所述第二接触层延展到所述覆盖层的上表面上。
14.根据权利要求13所述的方法，其特征在于，
所述第一接触层和所述第二接触层的材料分别包括：铝、铜或钨。
15.根据权利要求13所述的方法，其特征在于，还包括：
对所述半导体衬底执行刻蚀以形成第三凹陷，所述第三凹陷在底部露出所述第一半导体层的下表面的一部分。
16.根据权利要求15所述的方法，其特征在于，还包括：
去除所述第一绝缘物层以形成由所述第一半导体层、所述第二半导体层和所述覆盖层构成的空腔。
17.一种半导体装置，其特征在于，包括：
半导体衬底；
在所述半导体衬底上的第一半导体层，其中所述半导体衬底露出所述第一半导体层的下表面的一部分；
在所述第一半导体层上的覆盖层；以及
在所述覆盖层下表面上的第二半导体层，其中所述第二半导体层的侧面与所述覆盖层基本全接触，所述第一半导体层、所述第二半导体层和所述覆盖层构成空腔；
其中，所述覆盖层和所述第二半导体层形成有穿过所述覆盖层和所述第二半导体层到所述空腔的通孔。
18.根据权利要求17所述的半导体装置，其特征在于，
所述通孔包括穿过所述第二半导体层的第一通孔和穿过所述覆盖层的第二通孔，所述第一通孔与所述第二通孔相对准。
19.根据权利要求17所述的半导体装置，其特征在于，
所述第一半导体层和所述第二半导体层的材料分别包括多晶硅；
所述覆盖层的材料包括氮化硅。
20.根据权利要求17所述的半导体装置，其特征在于，
所述覆盖层形成有露出所述第一半导体层的一部分的第一凹陷和露出所述第二半导体层的一部分的第二凹陷。
21.根据权利要求20所述的半导体装置，其特征在于，还包括：
在所述第一凹陷的至少底部上的第一接触层；以及
在所述第二凹陷的底部和侧壁上的第二接触层，其中所述第二接触层延展到所述覆盖层的上表面上。
22.根据权利要求21所述的半导体装置，其特征在于，
所述第一接触层和所述第二接触层的材料分别包括：铝、铜或钨。
23.根据权利要求17所述的半导体装置，其特征在于，
所述半导体衬底形成有第三凹陷，所述第三凹陷在底部露出所述第一半导体层的下表面的一部分。
CN201610803758.8A 2016-09-06 2016-09-06 半导体装置及其制造方法 Active CN107799386B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610803758.8A CN107799386B (zh) 2016-09-06 2016-09-06 半导体装置及其制造方法
US15/679,937 US10249508B2 (en) 2016-09-06 2017-08-17 Method for preventing excessive etching of edges of an insulator layer
EP17189301.9A EP3290390A1 (en) 2016-09-06 2017-09-05 Method for preventing excessive etching of edges of an insulator layer
US16/269,794 US10832920B2 (en) 2016-09-06 2019-02-07 Insulator semiconductor device-structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610803758.8A CN107799386B (zh) 2016-09-06 2016-09-06 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN107799386A true CN107799386A (zh) 2018-03-13
CN107799386B CN107799386B (zh) 2020-04-28

Family

ID=59799247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610803758.8A Active CN107799386B (zh) 2016-09-06 2016-09-06 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US10249508B2 (zh)
EP (1) EP3290390A1 (zh)
CN (1) CN107799386B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799386B (zh) 2016-09-06 2020-04-28 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
CN109904118B (zh) * 2019-02-28 2020-12-29 云谷（固安）科技有限公司 显示面板及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020067663A1 (en) * 2000-08-11 2002-06-06 Loeppert Peter V. Miniature broadband acoustic transducer
US20060233401A1 (en) * 2005-04-13 2006-10-19 General Mems Corporation Capacitive micromachined acoustic transducer
US20100065930A1 (en) * 2008-09-18 2010-03-18 Rohm Co., Ltd. Method of etching sacrificial layer, method of manufacturing MEMS device, MEMS device and MEMS sensor
CN103308239A (zh) * 2012-03-08 2013-09-18 Nxp股份有限公司 Mems电容式压力传感器
CN103373700A (zh) * 2012-04-17 2013-10-30 英飞凌科技股份有限公司 用于在半导体基底内部形成空腔的方法
US20140286509A1 (en) * 2013-03-21 2014-09-25 Stmicroelectronics S.R.L. Microelectromechanical sensing structure for a capacitive acoustic transducer including an element limiting the oscillations of a membrane, and manufacturing method thereof
US20140375168A1 (en) * 2012-01-27 2014-12-25 Koninklijke Philips N.V. Capacitive micro-machined transducer and method of manufacturing the same
CN104254046A (zh) * 2013-06-28 2014-12-31 英飞凌科技股份有限公司 具有在振膜与对电极之间的低压区的mems麦克风

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US7008812B1 (en) 2000-05-30 2006-03-07 Ic Mechanics, Inc. Manufacture of MEMS structures in sealed cavity using dry-release MEMS device encapsulation
US20060291674A1 (en) 2005-06-14 2006-12-28 Merry Electronics Co. Ltd. Method of making silicon-based miniaturized microphones
WO2007069365A1 (ja) * 2005-12-14 2007-06-21 Matsushita Electric Industrial Co., Ltd. Ｍｅｍｓ振動膜構造及びその形成方法
US7545552B2 (en) * 2006-10-19 2009-06-09 Qualcomm Mems Technologies, Inc. Sacrificial spacer process and resultant structure for MEMS support structure
CN101459866B (zh) 2007-12-14 2016-02-03 财团法人工业技术研究院 微机电麦克风模块与制作方法
US8476809B2 (en) * 2008-04-29 2013-07-02 Sand 9, Inc. Microelectromechanical systems (MEMS) resonators and related apparatus and methods
US20100075481A1 (en) * 2008-07-08 2010-03-25 Xiao (Charles) Yang Method and structure of monolithically integrated ic-mems oscillator using ic foundry-compatible processes
US8406084B2 (en) * 2009-11-20 2013-03-26 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Transducer device having coupled resonant elements
EP2460762B1 (en) * 2010-12-06 2014-10-08 Nxp B.V. MEMS device having reduced stiction and manufacturing method
US9178256B2 (en) * 2012-04-19 2015-11-03 Qualcomm Mems Technologies, Inc. Isotropically-etched cavities for evanescent-mode electromagnetic-wave cavity resonators
US8833171B2 (en) * 2012-08-23 2014-09-16 Nxp, B.V. Pressure sensor
US9975762B2 (en) * 2013-03-13 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor structure and method of forming the same
JP6151541B2 (ja) 2013-03-18 2017-06-21 新日本無線株式会社 Ｍｅｍｓ素子およびその製造方法
US9681234B2 (en) * 2013-05-09 2017-06-13 Shanghai Ic R&D Center Co., Ltd MEMS microphone structure and method of manufacturing the same
US9502635B2 (en) * 2014-03-07 2016-11-22 Microgen Systems, Inc. Symmetric dual piezoelectric stack microelectromechanical piezoelectric devices
CN107364827B (zh) 2016-05-12 2020-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
CN107799386B (zh) 2016-09-06 2020-04-28 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
CN107799388B (zh) 2016-09-06 2020-07-31 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
GB2558963A (en) * 2017-01-18 2018-07-25 Cirrus Logic Int Semiconductor Ltd Flexible membrane

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020067663A1 (en) * 2000-08-11 2002-06-06 Loeppert Peter V. Miniature broadband acoustic transducer
US20060233401A1 (en) * 2005-04-13 2006-10-19 General Mems Corporation Capacitive micromachined acoustic transducer
US20100065930A1 (en) * 2008-09-18 2010-03-18 Rohm Co., Ltd. Method of etching sacrificial layer, method of manufacturing MEMS device, MEMS device and MEMS sensor
US20140375168A1 (en) * 2012-01-27 2014-12-25 Koninklijke Philips N.V. Capacitive micro-machined transducer and method of manufacturing the same
CN103308239A (zh) * 2012-03-08 2013-09-18 Nxp股份有限公司 Mems电容式压力传感器
CN103373700A (zh) * 2012-04-17 2013-10-30 英飞凌科技股份有限公司 用于在半导体基底内部形成空腔的方法
US20140286509A1 (en) * 2013-03-21 2014-09-25 Stmicroelectronics S.R.L. Microelectromechanical sensing structure for a capacitive acoustic transducer including an element limiting the oscillations of a membrane, and manufacturing method thereof
CN104254046A (zh) * 2013-06-28 2014-12-31 英飞凌科技股份有限公司 具有在振膜与对电极之间的低压区的mems麦克风

Also Published As

Publication number Publication date
US20190172721A1 (en) 2019-06-06
US10249508B2 (en) 2019-04-02
US10832920B2 (en) 2020-11-10
CN107799386B (zh) 2020-04-28
EP3290390A1 (en) 2018-03-07
US20180068864A1 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
KR101074581B1 (ko) 이중 박막을 갖는 마이크로공학적 박막 센서 및 그 제조 방법
CN108529550B (zh) 基于晶圆键合工艺的圆片级封装mems芯片结构及其加工方法
US9731962B2 (en) MEMS device and fabrication method
US9681234B2 (en) MEMS microphone structure and method of manufacturing the same
US20100002895A1 (en) Condenser microphone and mems device
CN104355286B (zh) 一种全硅mems器件结构及其制造方法
US8536662B2 (en) Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom
CN104053105A (zh) 半导体器件及其形成方法
JP2003530234A (ja) マイクロメカニック構造素子および相当する製造方法
CN106115602B (zh) Mems器件及其制造方法
JP5345404B2 (ja) 集積回路の製造方法
CN103832967B (zh) Mems传感器的加工方法
CN103803487B (zh) 半导体结构的形成方法
KR940009759A (ko) 반도체 장치의 필드 산화막 형성 방법
CN107799386A (zh) 半导体装置及其制造方法
US10177027B2 (en) Method for reducing cracks in a step-shaped cavity
CN109151690A (zh) 麦克风及其制造方法
TWI275416B (en) Micro sample heating apparatus and method of making the same
US11402288B2 (en) Membrane-based sensor having a plurality of spacers extending from a cap layer
TWI356038B (en) Manufacturing method of microstructure for an inte
TW201447992A (zh) 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止
WO2024000358A1 (zh) 金属微结构及半导体器件的制备方法
TWI826585B (zh) 積體微機電系統轉換器裝置之製造方法及積體微機電系統轉換器裝置
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびｍｅｍｓ素子の製造方法
WO2023087647A1 (zh) Mems麦克风及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant