CN107364827B - 一种半导体器件及制备方法、电子装置 - Google Patents

一种半导体器件及制备方法、电子装置 Download PDF

Info

Publication number
CN107364827B
CN107364827B CN201610312181.0A CN201610312181A CN107364827B CN 107364827 B CN107364827 B CN 107364827B CN 201610312181 A CN201610312181 A CN 201610312181A CN 107364827 B CN107364827 B CN 107364827B
Authority
CN
China
Prior art keywords
semiconductor material
material layer
layer
spacer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610312181.0A
Other languages
English (en)
Other versions
CN107364827A (zh
Inventor
王强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610312181.0A priority Critical patent/CN107364827B/zh
Publication of CN107364827A publication Critical patent/CN107364827A/zh
Application granted granted Critical
Publication of CN107364827B publication Critical patent/CN107364827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00563—Avoid or control over-etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065—Mechanical properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

本发明提供了一种半导体器件及制备方法、电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上依次形成有第一半导体材料层、牺牲层和图案化的第二半导体材料层，其中，所述第二半导体材料层包括主芯片区域和接触区域；在所述第二半导体材料层的侧壁上形成间隙壁；图案化所述牺牲层，以在所述牺牲层中形成隔离沟槽，同时去除所述接触区域中所述第二半导体材料层侧壁上的所述间隙壁；在所述牺牲层和所述第二半导体材料层上形成覆盖层，以覆盖所述接触区域中的侧壁，同时填充所述隔离沟槽；湿法蚀刻去除所述牺牲层和剩余的所述间隙壁，以在所述第一半导体材料层和所述第二半导体材料层之间形成空腔。所述方法解决了接触区域断裂的问题。

Description

一种半导体器件及制备方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及制备方法、电子装置。
背景技术
随着半导体技术的不断发展，在传感器(motion sensor)类产品的市场上，智能手机、集成CMOS和微机电系统(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。
其中，MEMS传感器广泛应用于汽车电子：如TPMS、发动机机油压力传感器、汽车刹车系统空气压力传感器、汽车发动机进气歧管压力传感器(TMAP)、柴油机共轨压力传感器；消费电子：如胎压计、血压计、橱用秤、健康秤，洗衣机、洗碗机、电冰箱、微波炉、烤箱、吸尘器用压力传感器，空调压力传感器，洗衣机、饮水机、洗碗机、太阳能热水器用液位控制压力传感器；工业电子：如数字压力表、数字流量表、工业配料称重等，电子音像领域：麦克风等设备。
在MEMS领域中，有一部分产品，为了实现MEMS器件功能，需要在MEMS器件中形成空腔，但是在形成空腔过程中由于牺牲层上方的背板包括中心区域和接触区域，在去除牺牲层的时候很容易对所述接触区域下方的氧化物造成过蚀刻，从而使接触区域悬空，严重会影响到器件的使用寿命，甚至会导致接触区域断裂，整个芯片直接报废。
因此，有必要提出一种新的MEMS器件的制备方法，以解决现有的技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供了一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上依次形成有第一半导体材料层、牺牲层和图案化的第二半导体材料层，其中，所述第二半导体材料层包括主芯片区域和位于所述主芯片区域一侧的接触区域；
在所述第二半导体材料层的侧壁上形成间隙壁；
图案化所述牺牲层，以在所述牺牲层中形成隔离沟槽，同时去除所述接触区域中所述第二半导体材料层侧壁上的所述间隙壁，以露出所述接触区域中所述第二半导体材料层的侧壁；
在所述牺牲层和所述第二半导体材料层上形成覆盖层，以覆盖所述接触区域中露出的所述第二半导体材料层的侧壁，同时填充所述隔离沟槽；
湿法蚀刻去除所述牺牲层和剩余的所述间隙壁，以在所述第一半导体材料层和所述第二半导体材料层之间形成空腔。
可选地，图案化所述牺牲层步骤中所使用的光罩具有所述隔离沟槽的图案以及所述接触区域中所述间隙壁的图案，以在形成所述隔离沟槽的同时去除所述接触区域中的所述间隙壁。
可选地，所述接触区域呈长条结构。
可选地，所述第二半导体材料层的图案化方法包括：
提供半导体衬底，在所述半导体衬底上依次形成有第一半导体材料层和牺牲层；
在所述牺牲层上形成所述第二半导体材料层；
图案化所述第二半导体材料层，以形成所述主芯片区域和所述接触区域，同时在所述主芯片区域中形成若干第一开口。
可选地，在所述牺牲层和所述第二半导体材料层上形成所述覆盖层之后还进一步包括图案化所述覆盖层的步骤，以在所述覆盖层中形成第二开口，露出所述第一开口。
可选地，所述湿法蚀刻包括缓冲蚀刻工艺。
可选地，所述半导体器件包括MEMS麦克风，所述第一半导体材料层为振膜层，所述第二半导体材料层为背板层。
可选地，在所述第二半导体材料层的侧壁上形成间隙壁的方法包括：
沉积间隙壁材料层，以覆盖所述第二半导体材料层；
对所述间隙壁材料层进行全面蚀刻，以在第二半导体材料层的侧壁上形成间隙壁。
本发明还提供了一种半导体器件，所述半导体器件通过上述方法制备得到。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
本发明再一方面提供一种电子装置，包括前述的半导体器件。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，在所述方法中为了防止接触区域下方的牺牲层被过度蚀刻造成接触区域悬空的问题，在本发明中在在所述牺牲层中形成隔离沟槽的同时去除所述接触区域中所述第二半导体材料层侧壁上的所述间隙壁，然后沉积覆盖层覆盖露出的所述间隙壁，能够很好的隔离受保护的接触区域，从而避免了在后续的湿法蚀刻工艺中所述接触区域内间隙壁的虹吸效应，所述接触区域下方的所述牺牲层不会被蚀刻，所述接触区域不会造成悬空，根本地解决了接触区域断裂，整个芯片直接报废的问题，进一步提高了所述半导体器件的性能和良率。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明所述半导体器件的制备工艺流程图；
图2a-2e示出了本发明所述半导体器件的制作方法依次实施所获得结构的剖面示意图；
图3示出了根据本发明一实施方式的所述隔离沟槽蚀刻光罩的结构示意图；
图4示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
目前工艺在MEMS领域中,有一部分产品，为了实现MEMS器件功能，需要在MEMS器件中形成空腔，例如在晶圆表面生长了多种材料和不同厚度的薄膜，例如在背板多晶硅(PEPoly)沉积之后长一层氧化物(Oxide)，使得在背板多晶硅(PE Poly)边缘的侧壁形成间隙壁(Spacer)，用来提高空气压力试验(Air Pressure Test,APT test)，但是我们发现在缓冲蚀刻(Buffered Oxide Etch，BOE)之后，背板PE Poly接触区域(contact)下面(weakpoint)有侧掏现象，分析发现其原因是来自间隙壁带来的虹吸效应，BOE像引线一样，会使得背板多晶硅(PE Poly)下面的氧化物被BOE侧掏，导致接触区域悬空，严重会影响到器件的使用寿命，甚至会导致接触区域断裂，芯片直接报废。
为了解决上述问题，发明人对造成所述问题的原因进行了深入的分析和实践，并结合自身经验提出一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上依次形成有第一半导体材料层、牺牲层和图案化的第二半导体材料层，其中，所述第二半导体材料层包括主芯片区域和位于所述主芯片区域一侧的接触区域；
在所述第二半导体材料层的侧壁上形成间隙壁；
图案化所述牺牲层，以在所述牺牲层中形成隔离沟槽，同时去除所述接触区域中所述第二半导体材料层侧壁上的所述间隙壁，以露出所述接触区域中所述第二半导体材料层的侧壁；
在所述牺牲层和所述第二半导体材料层上形成覆盖层，以覆盖所述接触区域中露出的所述第二半导体材料层的侧壁，同时填充所述隔离沟槽；
湿法蚀刻去除所述牺牲层和剩余的所述间隙壁，以在所述第一半导体材料层和所述第二半导体材料层之间形成空腔。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，在所述方法中为了防止接触区域下方的牺牲层被过度蚀刻造成接触区域悬空的问题，在本发明中在在所述牺牲层中形成隔离沟槽的同时去除所述接触区域中所述第二半导体材料层侧壁上的所述间隙壁，然后沉积覆盖层覆盖露出的所述间隙壁，能够很好的隔离受保护的接触区域，从而避免了在后续的湿法蚀刻工艺中所述接触区域内间隙壁的虹吸效应，所述接触区域下方的所述牺牲层不会被蚀刻，所述接触区域不会造成悬空，根本地解决了接触区域断裂，整个芯片直接报废的问题，进一步提高了所述半导体器件的性能和良率。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例一
下面参考图1和图2a-2e对本发明的半导体器件的制备方法做详细描述，图1示出了本发明所述半导体器件的制备工艺流程图；图2a-2e示出了本发明所述半导体器件的制作方法依次实施所获得结构的剖面示意图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S1：提供半导体衬底，在所述半导体衬底上依次形成有第一半导体材料层、牺牲层和图案化的第二半导体材料层，其中，所述第二半导体材料层包括主芯片区域和位于所述主芯片区域一侧的接触区域；
步骤S2：在所述第二半导体材料层的侧壁上形成间隙壁；
步骤S3：图案化所述牺牲层，以在所述牺牲层中形成隔离沟槽，同时去除所述接触区域中所述第二半导体材料层侧壁上的所述间隙壁，以露出所述接触区域中所述第二半导体材料层的侧壁；
步骤S4：在所述牺牲层和所述第二半导体材料层上形成覆盖层，以覆盖所述接触区域中露出的所述第二半导体材料层的侧壁，同时填充所述隔离沟槽；
步骤S5：湿法蚀刻去除所述牺牲层和剩余的所述间隙壁，以在所述第一半导体材料层和所述第二半导体材料层之间形成空腔。
下面，对本发明的半导体器件的制备方法的具体实施方式做详细的说明。
首先，执行步骤一，提供半导体衬底，在所述半导体衬底上依次形成有第一半导体材料层201、牺牲层202和图案化的第二半导体材料层203，其中，所述第二半导体材料层包括主芯片区域和位于所述主芯片区域一侧的接触区域。
具体地，如图2a所示，其中所述半导体衬底(图中未示出)可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
在所述半导体衬底中形成隔离结构，例如浅隔离沟槽结构，形成方法包括：在所述介电层上形成掩膜层，优选为硬掩膜，所述硬掩膜层可以为氮化物，作为优选，在该实施例中选用Si3N4作为所述掩膜层，其厚度为400-2000埃。
作为优选，所述掩膜层的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
图案化所述掩膜层、介电层和所述半导体衬底，以在所述半导体衬底中形成浅沟槽。
在该步骤中在所述掩膜层上形成有机分布层(Organic distribution layer,ODL)，含硅的底部抗反射涂层(Si-BARC)，在所述含硅的底部抗反射涂层(Si-BARC)上沉积图案化了的光刻胶层，或在所述掩膜层仅仅形成图案化了的光刻胶层，所述光刻胶上的图案定义了所要形成浮栅的图形，然后以所述光刻胶层为掩膜层或以所述蚀刻所述有机分布层、底部抗反射涂层、光刻胶层形成的叠层为掩膜蚀刻掩膜层。
然后去除所述有机分布层(Organic distribution layer,ODL)，含硅的底部抗反射涂层(Si-BARC)，光刻胶层，然后以所述掩膜层为掩膜蚀刻所述介电层、半导体衬底，在半导体衬底中形成浅沟槽。
在该步骤中，选用干法蚀刻，反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。最好通过一个或者多个RIE步骤进行干法蚀刻，在该步骤中所述反应离子蚀刻(RIE)可以通过控制反应气体、气压、流量以及射频功率，得到较快的蚀刻速率和良好的各向异性，能够实现所述目的的条件均可以用于本发明。
例如在本发明中可以选择N2中的作为蚀刻气氛，还可以同时加入其它少量气体例如CF4、CO2、O2，所述蚀刻压力可以为50-200mTorr，优选为100-150mTorr，功率为200-600W，在本发明中所述蚀刻时间为5-80s，更优选10-60s，同时在本发明中选用较大的气体流量，可选地，在本发明所述N2的流量为30-300sccm，例如为50-100sccm。
可选地，选用隔离材料填充所述浅沟槽，并平坦化以形成浅沟槽隔离结构。具体地，在沟槽内填充浅沟槽隔离材料，以形成浅沟槽隔离结构。具体地，在钱够沟槽内沉积浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；然后执行平坦化并停止在所述掩膜层上，以形成具有浅沟槽隔离结构。
所述平坦化步骤，可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
去除所述掩膜层，在该步骤中选用蚀刻选择比较大的蚀刻方法去除所述掩膜层。
作为优选，在该步骤中，选用干法蚀刻，反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。最好通过一个或者多个RIE步骤进行干法蚀刻，在该步骤中所述反应离子蚀刻(RIE)可以通过控制反应气体、气压、流量以及射频功率，得到较快的蚀刻速率和良好的各向异性，能够实现所述目的的条件均可以用于本发明。
在所述半导体衬底上形成第一半导体材料层，其中，所述第一半导体材料层201可以选用硅、多晶硅或锗等常用的半导体材料层，并不局限于某一种。
其中在本发明中所述半导体器件可以为各种MEMS器件，如TPMS、发动机机油压力传感器、汽车刹车系统空气压力传感器、汽车发动机进气歧管压力传感器(TMAP)、柴油机共轨压力传感器；消费电子：如胎压计、血压计、橱用秤、健康秤，洗衣机、洗碗机、电冰箱、微波炉、烤箱、吸尘器用压力传感器，空调压力传感器，洗衣机、饮水机、洗碗机、太阳能热水器用液位控制压力传感器；工业电子：如数字压力表、数字流量表、工业配料称重等，电子音像领域：麦克风等设备。
本发明以MEMS麦克风为例对本发明所述方法做详细的说明和解释。
在MEMS麦克风中所述层第一半导体材料层为振膜层，所述第二半导体材料层则为背板层。
在该实施例中所述第一半导体材料层201选用硅。
在所述第一半导体材料层201上形成牺牲层202，其中所述牺牲层202选用氧化物，例如二氧化硅，正硅酸乙酯等，并不局限与某一种。
其中，所述牺牲层202的形成方法选用化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)中的一种。
然后对所述牺牲层202图案化，其中图案化方法包括形成掩膜层，例如光刻胶、曝光显影，然后进行蚀刻，以形成所述牺牲层202的平面目标图案，例如去除部分所述牺牲层202，露出所述第一半导体材料层的一侧。
接着在所述牺牲层202上形成第二半导体材料层203，如图2b所示，其中所述第二半导体材料层203可以选用硅、多晶硅或锗等常用的半导体材料层，并不局限于某一种。
可选地，在该实施例中所述第二半导体材料层203选用多晶硅或者多晶硅。
其中，所述多晶硅选用化学气相沉积(CVD)的方法形成，具体地，在优选实施例中以硅为例作进一步说明，反应气体可以包括氢气(H2)携带的四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、硅烷(SiH4)和二氯氢硅(SiH2Cl2)等中的至少一种进入反应室，在反应室进行高温化学反应，以得到所述多晶硅层。
然后对所述第二半导体材料层203图案化，其中图案化方法包括形成掩膜层，例如光刻胶、曝光显影，然后进行蚀刻，以形成所述第二半导体材料层203的平面目标图案。
其中，具体的蚀刻方法可以为干法或者湿法蚀刻，并不局限于某一种。
其中，图案化后的所述第二半导体材料层包括主芯片区域2031和位于所述主芯片区域一侧的接触区域2032，接触区域如图2a右侧图形所示。
进一步，所述接触区域2032设置于所述主芯片区域2031的一侧边上，例如下侧边。
所述接触区域2032为长条形结构，例如长方形结构但并不局限于该形状。
可选地，图案化所述第二半导体材料层，以形成所述主芯片区域和所述接触区域，同时在所述主芯片区域中形成若干第一开口，其中是第一开口用于在后续的步骤中去除所述牺牲层，同时还可以作为所述MEMS麦克风的声音开孔。
执行步骤二，在所述第二半导体材料层的侧壁上形成间隙壁204。
具体地，如图2b所示，所述间隙壁204可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。
作为本实施例的一个优化实施方式，所述间隙壁为氧化硅组成，具体工艺为：在半导体衬底上形成氧化硅层，然后采用全面蚀刻方法形成间隙壁。
在该步骤中选用干法蚀刻，例如可以选用择CF4、CO2、O2、N2中的一种或者多种。
执行步骤三，图案化所述牺牲层，以在所述牺牲层中形成隔离沟槽，同时去除所述接触区域中所述第二半导体材料层侧壁上的所述间隙壁，以露出所述接触区域中所述第二半导体材料层的侧壁。
具体地，如图2c所示，在该步骤中在所述间隙壁204的外侧形成隔离沟槽。
其中，所述隔离沟槽环绕所述间隙壁204的外侧，如图2c右侧图形所示。
在本发明的一具体实施方式中可以选用HBr、Cl2、O2、N2、NF3、Ar、He和CF4中的一种或多种作为蚀刻气体，作为优选，所述蚀刻中选用CF4、NF3气体，另外还可以加上N2、O2中的一种作为蚀刻气氛，其中所述气体的流量为20-100sccm，，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s。
在该步骤中通过改变所述隔离沟槽的光罩实现的，例如图案化所述牺牲层步骤中所使用的光罩中具有所述隔离沟槽的图案以及所述接触区域中所述间隙壁的图案，如图3所示，以在形成所述隔离沟槽的同时去除所述接触区域中的所述间隙壁。
本发明为了解决现有技术存在的问题，对隔离槽沟道刻蚀光罩进行重新设计，使得隔离槽沟道能够完全刻蚀掉接触区域中第二半导体材料层侧壁上的间隙壁，在覆盖层沉积后能够很好的隔离受保护的接触焊盘(contact Pad区域)，而不被BOE刻蚀破坏。
本发明仅仅通过光罩改版，就能够很好的解决由间隙壁引起的BOE侧掏氧化物的问题，没有增加任何光罩，也没有增加其他工艺，不会产生额外的费用以及制造成本，便于规模量产。
在本发明中在在所述牺牲层中形成隔离沟槽的同时去除所述接触区域中所述第二半导体材料层侧壁上的所述间隙壁，然后沉积覆盖层覆盖露出的所述间隙壁，能够很好的隔离受保护的接触区域，从而避免了在后续的湿法蚀刻工艺中所述接触区域内间隙壁的虹吸效应，所述接触区域下方的所述牺牲层不会被蚀刻，所述接触区域不会造成悬空，根本地解决了接触区域断裂，整个芯片直接报废的问题，进一步提高了所述半导体器件的性能和良率。
执行步骤四，在所述第二半导体材料层和所述间隙壁形成覆盖层205，以覆盖所述第二半导体材料层和所述间隙壁。
具体地，如图2d所示，在该步骤中形成覆盖层，所述覆盖层为氮化物，例如选用SiN。
其中，所述覆盖层的沉积方法可以为化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)中的一种，以形成所述覆盖层。
执行步骤五，通过湿法蚀刻去除所述间隙壁和所述主芯片区域下方的所述牺牲层，以在所述第一半导体材料层和所述第二半导体材料层之间形成空腔。
具体地，如图2e所示，在该步骤中选用湿法蚀刻所述间隙壁和所述主芯片区域下方的所述牺牲层，以去除所述间隙壁和所述主芯片区域下方的所述牺牲层，以在所述第一半导体材料层和所述第二半导体材料层之间形成空腔。
其中，选用缓冲蚀刻工艺(Buffered Oxide Etch)蚀刻所述间隙壁和所述主芯片区域下方的所述牺牲层。
其中，所述缓冲蚀刻工艺选用缓冲蚀刻液，缓冲蚀刻液BOE是HF与NH4F依不同比例混合而成。
例如6:1BOE蚀刻即表示49％HF水溶液：40％NH4F水溶液＝1：6(体积比)的成分混合而成。其中，HF为主要的蚀刻液，NH4F则作为缓冲剂使用。其中，利用NH4F固定H+的浓度，使之保持一定的蚀刻率。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，在所述方法中为了防止接触区域下方的牺牲层被过度蚀刻造成接触区域悬空的问题，在本发明中在在所述牺牲层中形成隔离沟槽的同时去除所述接触区域中所述第二半导体材料层侧壁上的所述间隙壁，然后沉积覆盖层覆盖露出的所述间隙壁，能够很好的隔离受保护的接触区域，从而避免了在后续的湿法蚀刻工艺中所述接触区域内间隙壁的虹吸效应，所述接触区域下方的所述牺牲层不会被蚀刻，所述接触区域不会造成悬空，根本地解决了接触区域断裂，整个芯片直接报废的问题，进一步提高了所述半导体器件的性能和良率。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
至此，完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。所述方法还可以包括形成晶体管的步骤以及其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过目前工艺中的各种工艺来实现，此处不再赘述。
实施例二
本发明还提供了一种半导体器件，所述半导体器件包括：
半导体衬底；
第一半导体材料层201，位于所述半导体衬底上；
第二半导体材料层203，位于所述第一半导体材料层的上方，包括主芯片区域和接触区域；
间隙壁，位于所述主芯片区域中的所述第二半导体材料层203的侧壁上；
空腔，位于所述第一半导体材料层和所述第二半导体材料层之间；
覆盖层205，位于所述第二半导体材料层上方并封闭所述空腔；
其中，所述第二半导体材料层包括主芯片区域2031和位于所述主芯片区域一侧的接触区域2032。
其中所述半导体衬底(图中未示出)可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
在所述半导体衬底中形成有隔离结构，例如浅沟槽隔离结构。
在所述半导体衬底上形成有第一半导体材料层，其中，所述第一半导体材料层201可以选用硅、多晶硅或锗等常用的半导体材料层，并不局限于某一种。
在该实施例中所述第一半导体材料层201选用多晶硅或者掺杂的多晶硅，作为振膜层。
在所述第一半导体材料层201上形成牺牲层202，其中所述牺牲层202选用氧化物，例如二氧化硅，正硅酸乙酯等，并不局限与某一种。
其中所述第二半导体材料层203可以选用硅、多晶硅或锗等常用的半导体材料层，并不局限于某一种，作为背板层。
可选地，在该实施例中所述第二半导体材料层203选用与所述第一半导体材料相同的材料，例如多晶硅或者掺杂的多晶硅。
其中，所述第二半导体材料层包括主芯片区域2031和位于所述主芯片区域一侧的接触区域2032。
进一步，所述接触区域2032设置于所述主芯片区域2031的一侧边上，例如下侧边。
所述接触区域2032为长条形结构，例如长方形结构但并不局限于该形状。
所述间隙壁，仅仅位于所述主芯片区域中的所述第二半导体材料层203的侧壁上，而去除所述接触区域中所述第二半导体材料层侧壁上的所述间隙壁，以露出所述接触区域中所述第二半导体材料层的侧壁。
在该步骤中通过改变所述隔离沟槽的光罩实现的，例如图案化所述牺牲层步骤中所使用的光罩中具有所述隔离沟槽的图案以及所述接触区域中所述间隙壁的图案，以在形成所述隔离沟槽的同时去除所述接触区域中的所述间隙壁。
本发明为了现有技术中存在的问题，对隔离槽沟道刻蚀光罩进行重新设计，使得隔离槽沟道能够完全刻蚀掉接触区域中第二半导体材料层侧壁上的间隙壁，在覆盖层沉积后能够很好的隔离受保护的接触焊盘(contact Pad区域)，而不被BOE刻蚀破坏。
本发明仅仅通过光罩改版，就能够很好的解决由间隙壁引起的BOE侧掏氧化物的问题，没有增加任何光罩，也没有增加其他工艺，不会产生额外的费用以及制造成本，便于规模量产。
在所述第二半导体材料层和所述间隙壁形成有覆盖层205，以覆盖所述第二半导体材料层和所述间隙壁。
其中，所述覆盖层为氮化物，例如选用SiN。
其中，所述覆盖层的沉积方法可以为化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)中的一种，以形成所述覆盖层。
在本发明中在所述接触区域中所述第二半导体材料层的侧壁上没有形成间隙壁，从而避免了在后续的湿法蚀刻工艺中所述接触区域内间隙壁的虹吸效应，所述接触区域下方的所述牺牲层不会被蚀刻，所述接触区域不会造成悬空，根本地解决了接触区域断裂，整个芯片直接报废的问题，进一步提高了所述半导体器件的性能和良率。
实施例三
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例二中的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的半导体器件件具有更高的性能，该电子装置同样具有上述优点。
其中，图4示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件，所述半导体器件包括半导体衬底；第一半导体材料层，位于所述半导体衬底上；第二半导体材料层，位于所述第一半导体材料层的上方，包括主芯片区域和接触区域；间隙壁，位于所述主芯片区域中的所述第二半导体材料层的侧壁上；空腔，位于所述第一半导体材料层和所述第二半导体材料层之间；覆盖层，位于所述第二半导体材料层上方并封闭所述空腔。在本发明中在所述接触区域中所述第二半导体材料层的侧壁上没有形成间隙壁，从而避免了在后续的湿法蚀刻工艺中所述接触区域内间隙壁的虹吸效应，所述接触区域下方的所述牺牲层不会被蚀刻，所述接触区域不会造成悬空，根本地解决了接触区域断裂，整个芯片直接报废的问题，进一步提高了所述半导体器件的性能和良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种半导体器件的制备方法，其特征在于，所述方法包括：
提供半导体衬底，在所述半导体衬底上依次形成有第一半导体材料层、牺牲层和图案化的第二半导体材料层，其中，所述第二半导体材料层包括主芯片区域和位于所述主芯片区域一侧的接触区域；
在所述第二半导体材料层的侧壁上形成间隙壁；
图案化所述牺牲层，以在所述牺牲层中形成隔离沟槽，同时去除所述接触区域中所述第二半导体材料层侧壁上的所述间隙壁，以露出所述接触区域中所述第二半导体材料层的侧壁；
在所述牺牲层和所述第二半导体材料层上形成覆盖层，以覆盖所述接触区域中露出的所述第二半导体材料层的侧壁，同时填充所述隔离沟槽；以及
湿法蚀刻去除所述牺牲层和剩余的所述间隙壁，以在所述第一半导体材料层和所述第二半导体材料层之间形成空腔。
2.根据权利要求1所述的制备方法，其特征在于，图案化所述牺牲层步骤中所使用的光罩具有所述隔离沟槽的图案以及所述接触区域中所述间隙壁的图案，以在形成所述隔离沟槽的同时去除所述接触区域中的所述间隙壁。
3.根据权利要求1所述的制备方法，其特征在于，所述接触区域呈长条结构。
4.根据权利要求1所述的制备方法，其特征在于，所述第二半导体材料层的图案化方法包括：
提供半导体衬底，在所述半导体衬底上依次形成有第一半导体材料层和牺牲层；
在所述牺牲层上形成所述第二半导体材料层；
图案化所述第二半导体材料层，以形成所述主芯片区域和所述接触区域，同时在所述主芯片区域中形成若干第一开口。
5.根据权利要求4所述的制备方法，其特征在于，在所述牺牲层和所述第二半导体材料层上形成所述覆盖层之后还进一步包括图案化所述覆盖层的步骤，以在所述覆盖层中形成第二开口，露出所述第一开口。
6.根据权利要求1所述的制备方法，其特征在于，所述湿法蚀刻包括缓冲蚀刻工艺。
7.根据权利要求1所述的制备方法，其特征在于，所述半导体器件包括MEMS麦克风，所述第一半导体材料层为振膜层，所述第二半导体材料层为背板层。
8.根据权利要求1所述的制备方法，其特征在于，在所述第二半导体材料层的侧壁上形成间隙壁的方法包括：
沉积间隙壁材料层，以覆盖所述第二半导体材料层；
对所述间隙壁材料层进行全面蚀刻，以在第二半导体材料层的侧壁上形成间隙壁。
CN201610312181.0A 2016-05-12 2016-05-12 一种半导体器件及制备方法、电子装置 Active CN107364827B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610312181.0A CN107364827B (zh) 2016-05-12 2016-05-12 一种半导体器件及制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610312181.0A CN107364827B (zh) 2016-05-12 2016-05-12 一种半导体器件及制备方法、电子装置

Publications (2)

Publication Number Publication Date
CN107364827A CN107364827A (zh) 2017-11-21
CN107364827B true CN107364827B (zh) 2020-02-11

Family

ID=60304405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610312181.0A Active CN107364827B (zh) 2016-05-12 2016-05-12 一种半导体器件及制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN107364827B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799386B (zh) 2016-09-06 2020-04-28 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573679A (en) * 1995-06-19 1996-11-12 Alberta Microelectronic Centre Fabrication of a surface micromachined capacitive microphone using a dry-etch process
CN1728888A (zh) * 2004-07-30 2006-02-01 三洋电机株式会社 声敏元件
CN1960581A (zh) * 2005-11-03 2007-05-09 青岛歌尔电子有限公司 一种电容式硅传声器
CN101213142A (zh) * 2005-06-30 2008-07-02 皇家飞利浦电子股份有限公司 制造mems元件的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100065930A1 (en) * 2008-09-18 2010-03-18 Rohm Co., Ltd. Method of etching sacrificial layer, method of manufacturing MEMS device, MEMS device and MEMS sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573679A (en) * 1995-06-19 1996-11-12 Alberta Microelectronic Centre Fabrication of a surface micromachined capacitive microphone using a dry-etch process
CN1728888A (zh) * 2004-07-30 2006-02-01 三洋电机株式会社 声敏元件
CN101213142A (zh) * 2005-06-30 2008-07-02 皇家飞利浦电子股份有限公司 制造mems元件的方法
CN1960581A (zh) * 2005-11-03 2007-05-09 青岛歌尔电子有限公司 一种电容式硅传声器

Also Published As

Publication number Publication date
CN107364827A (zh) 2017-11-21

Similar Documents

Publication Publication Date Title
US9731962B2 (en) MEMS device and fabrication method
CN106829846B (zh) 半导体器件及其制造方法
CN110636422A (zh) 半导体器件及其形成方法
CN104280161A (zh) 压力传感器及其形成方法
CN102625224B (zh) 一种电容式硅微麦克风与集成电路单片集成的方法及芯片
US8865500B2 (en) Method of fabricating a MEMS microphone with trenches serving as vent pattern
US9117878B2 (en) Method for manufacturing shallow trench isolation
CN107364827B (zh) 一种半导体器件及制备方法、电子装置
US20090280618A1 (en) Method of Planarizing a Semiconductor Device
CN108341395B (zh) 一种mems器件的制作方法
CN109721021B (zh) 一种mems器件及制备方法、电子装置
CN105236347B (zh) 一种半导体器件及其制作方法和电子装置
CN106032267B (zh) 一种mems器件及其制作方法和电子装置
CN108121933B (zh) 一种半导体器件及其制备方法、电子装置
CN105226130A (zh) 成像探测器及其制造方法
CN105374669A (zh) 一种半导体器件及其制造方法、电子装置
CN108217577B (zh) 一种mems器件及制备方法、电子装置
CN107973266B (zh) 一种mems器件及制备方法、电子装置
CN108203075B (zh) 一种mems器件及其制备方法、电子装置
CN105632909B (zh) 一种半导体器件及其制造方法、电子装置
CN107482008B (zh) 一种半导体器件及其制作方法、电子装置
CN107364826B (zh) 一种半导体器件及制备方法、电子装置
CN108206216B (zh) 一种半导体器件及其制造方法和电子装置
US9337104B1 (en) Method for chemical mechanical polishing of high-K metal gate structures
CN109704269A (zh) 一种mems器件及制备方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant