CN105374669A - 一种半导体器件及其制造方法、电子装置 - Google Patents

Abstract

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上形成有栅极结构和位于栅极结构两侧的侧壁结构；在半导体衬底上形成内连栅极材料层，覆盖栅极结构和侧壁结构；去除位于栅极结构顶部的内连栅极材料层，并在半导体衬底上形成自对准硅化物阻挡层，覆盖内连栅极材料层和露出的栅极结构；依次实施第一湿法蚀刻、干法蚀刻和第二湿法蚀刻去除自对准硅化物阻挡层，以完全暴露内连栅极材料层和栅极结构的顶部。根据本发明，对于半导体衬底的特殊区域而言，可以确保去除自对准硅化物阻挡层时不产生残留，以完全暴露需要形成自对准硅化物的部分。

Description

一种半导体器件及其制造方法、电子装置

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

对于现有的半导体器件制造工艺而言，在半导体衬底上形成栅极结构及紧靠栅极结构两侧的侧壁结构之后，在侧壁结构两侧的半导体衬底中形成源/漏区并实施应力记忆，然后在源/漏区的顶部形成自对准硅化物。实施形成自对准硅化物的工艺之前，需要先形成自对准硅化物阻挡层并对其实施图案化工艺，以仅露出源/漏区的顶部。实施形成自对准硅化物的工艺之后，通常采用先干法蚀刻再湿法蚀刻的工艺去除自对准硅化物阻挡层，但是，在所述湿法蚀刻之后，一般会有少量的自对准硅化物阻挡层的残留，此残留现象在侧壁结构的表面尤为突出，并且，形成的自对准硅化物阻挡层的厚度越大，在所述湿法蚀刻之后，自对准硅化物阻挡层的残留越多。对于普通的半导体器件而言，此残留现象不会影响器件的电学性能，而对于一些特殊的半导体器件而言，此残留现象则会影响器件的电学性能。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构和位于所述栅极结构两侧的侧壁结构；在所述半导体衬底上形成内连栅极材料层，覆盖所述栅极结构和所述侧壁结构；去除位于所述栅极结构顶部的内连栅极材料层，并在所述半导体衬底上形成自对准硅化物阻挡层，覆盖所述内连栅极材料层和露出的所述栅极结构；依次实施第一湿法蚀刻、干法蚀刻和第二湿法蚀刻去除所述自对准硅化物阻挡层，以完全暴露所述内连栅极材料层和所述栅极结构的顶部。

在一个示例中，所述位于所述栅极结构顶部的内连栅极材料层的去除包括以下工艺步骤：形成覆盖所述内连栅极材料层的光刻胶层，通过曝光、显影工艺在所述光刻胶层上形成后续实施蚀刻所需的图案；以所述图案化的光刻胶层为掩膜，通过蚀刻去除位于所述栅极结构顶部的内连栅极材料层；通过灰化工艺去除所述光刻胶层。

在一个示例中，实施所述第一湿法蚀刻，以去除所述自对准硅化物阻挡层的大部分；实施所述干法蚀刻，以去除相对于所述半导体衬底的表面的水平方向上残留的所述自对准硅化物阻挡层的大部分；实施所述第二湿法蚀刻，以去除剩余的所述自对准硅化物阻挡层。

在一个示例中，所述第一湿法蚀刻为各向同性蚀刻。

在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。

在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。

根据本发明，对于所述半导体衬底的特殊区域而言，可以确保去除所述自对准硅化物阻挡层时不产生残留，以完全暴露需要形成自对准硅化物的部分。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1F为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图2为根据本发明示例性实施例一的方法依次实施的步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

对于一些特殊的半导体器件而言，例如一次性可编程器件，为了增大元件的排布密度，在半导体衬底上形成栅极结构及紧靠栅极结构两侧的侧壁结构，并在侧壁结构两侧的半导体衬底中形成源/漏区并实施应力记忆之后，需要形成内连栅极材料层，以覆盖源/漏区和侧壁结构。实施形成自对准硅化物的工艺之前，需要先形成具有较大厚度的自对准硅化物阻挡层，实施形成自对准硅化物的工艺之后，去除自对准硅化物阻挡层时必须保证不存在自对准硅化物阻挡层的残留现象，以保证不影响在内连栅极材料层中形成自对准硅化物。对于现有技术所采用的先干法蚀刻再湿法蚀刻的工艺过程而言，只能通过增加干法蚀刻的时间或者增加湿法蚀刻的时间的方式来实现上述目的。然而，增加干法蚀刻的时间会造成内连栅极材料层和栅极结构中的栅极材料层的严重损耗，进而影响内连栅极材料层和栅极结构的电学性能；增加湿法蚀刻的时间会导致侧壁结构上部的严重损耗，进而引发内连栅极材料层和栅极结构中的栅极材料层之间的击穿失效现象。

[示例性实施例一]

参照图1A-图1F，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。

首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。在半导体衬底100中形成有隔离结构，作为示例，隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。隔离结构将半导体衬底分为实现不同功能的区域，为了简化，图示中仅示出器件排布密度大的区域。半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。

在半导体衬底100上形成有栅极结构102，作为示例，栅极结构102包括自下而上依次层叠的栅极介电层102a和栅极材料层102b。栅极介电层102a包括氧化物层，例如二氧化硅(SiO₂)层。栅极材料层102b包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层包括氮化钛(TiN)层；导电性金属氧化物层包括氧化铱(IrO₂)层；金属硅化物层包括硅化钛(TiSi)层。栅极介电层102a和栅极材料层102b的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。

此外，作为示例，在半导体衬底100上还形成有位于栅极结构102两侧且紧靠栅极结构102的侧壁结构103，其中，侧壁结构103至少包括氧化物层和/或氮化物层。形成侧壁结构103的方法为本领域技术人员所公知，在此不再加以赘述。在侧壁结构103两侧的半导体衬底100中形成有源/漏区。

接着，如图1B所示，在半导体衬底100上形成内连栅极材料层101，覆盖栅极结构102和侧壁结构103。内连栅极材料层101的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选共形沉积工艺，以确保形成在侧壁结构103的表面上的内连栅极材料层101部分可以具有良好的形态。内连栅极材料层101的厚度依据器件的实际特征尺寸而定，在此不做限定。内连栅极材料层101的构成材料可以为多晶硅。

接着，如图1C所示，去除位于栅极结构102顶部的内连栅极材料层101，其包括以下工艺步骤：形成覆盖内连栅极材料层101的光刻胶层，通过曝光、显影等工艺在光刻胶层上形成后续实施蚀刻所需的图案；以所述图案化的光刻胶层为掩膜，通过蚀刻去除位于栅极结构102顶部的内连栅极材料层101；通过灰化工艺去除所述光刻胶层。需要说明是，在实施所述蚀刻的过程中，栅极结构102中的栅极材料层102b的顶部的一部分也会被去除。

然后，在半导体衬底100上形成自对准硅化物阻挡层104，覆盖内连栅极材料层101和露出的栅极结构102。自对准硅化物阻挡层104的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法，如低温化学气相沉积、低压化学气相沉积、快热化学气相沉积、等离子体增强化学气相沉积。自对准硅化物阻挡层104的构成材料可以为氮化硅。

接着，如图1D所示，实施第一湿法蚀刻，以去除自对准硅化物阻挡层104的大部分。所述第一湿法蚀刻为各向同性蚀刻，即相对于自对准硅化物阻挡层104的表面而言，垂直和水平方向的蚀刻速率相同。通过在后续实施的干法蚀刻之前，增加各向同性的第一湿法蚀刻，可以预先充分去除通过后续实施的干法蚀刻和第二湿法蚀刻难以去除的部分自对准硅化物阻挡层104，例如，位于侧壁结构顶端上的内连栅极材料层101的顶部拐角处的自对准硅化物阻挡层104，位于侧壁结构侧壁上的内连栅极材料层101上的自对准硅化物阻挡层104。

接着，如图1E所示，实施干法蚀刻，以去除相对于半导体衬底100的表面的水平方向上残留的自对准硅化物阻挡层104的大部分。此时，相对于半导体衬底100的表面的水平方向上残留的自对准硅化物阻挡层104的厚度小于40埃，其余残留的自对准硅化物阻挡层104的厚度为30埃-50埃。

接着，如图1F所示，实施第二湿法蚀刻去除剩余的自对准硅化物阻挡层104，以完全露出内连栅极材料层101和栅极结构102的顶部。所述第二湿法蚀刻为各向同性蚀刻，即相对于剩余的自对准硅化物阻挡层104的表面而言，垂直和水平方向的蚀刻速率相同。

至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。需要说明的是，对于在半导体衬底100上未形成内连栅极材料层101的区域而言，实施上述工艺过程之后，仅露出半导体衬底100的源/漏区的一部分。根据本发明，对于半导体衬底100的特殊区域而言，可以确保去除自对准硅化物阻挡层104时不产生残留，以完全暴露需要形成自对准硅化物的部分。

参照图2，其中示出了根据本发明示例性实施例一的方法依次实施的步骤的流程图，用于简要示出制造工艺的流程。

在步骤201中，提供半导体衬底，在半导体衬底上形成有栅极结构和位于栅极结构两侧的侧壁结构；

在步骤202中，在半导体衬底上形成内连栅极材料层，覆盖栅极结构和侧壁结构；

在步骤203中，去除位于栅极结构顶部的内连栅极材料层，并在半导体衬底上形成自对准硅化物阻挡层，覆盖内连栅极材料层和露出的栅极结构；

在步骤204中，依次实施第一湿法蚀刻、干法蚀刻和第二湿法蚀刻去除自对准硅化物阻挡层，以完全暴露内连栅极材料层和栅极结构的顶部。

[示例性实施例二]

接下来，可以通过后续工艺完成整个半导体器件的制作，包括：在需要形成自对准硅化物的部分的顶部形成自对准硅化物；去除覆盖不需要形成自对准硅化物的部分的自对准硅化物阻挡层；实施应力记忆工艺，以提升半导体衬底100的沟道区的载流子迁移率；在半导体衬底100上形成层间介电层，覆盖所述自对准硅化物和栅极结构以及侧壁结构；在所述层间介电层中形成接触孔，露出所述自对准硅化物的顶部；填充金属(通常为钨)于接触孔中形成连接后续形成的互连金属层与所述自对准硅化物的接触塞；形成多个互连金属层，通常采用双大马士革工艺来完成；形成金属焊盘，用于后续实施器件封装时的引线键合。

[示例性实施例三]

本发明还提供一种电子装置，其包括根据本发明示例性实施例二的方法制造的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是任何包括所述半导体器件的中间产品。所述电子装置，由于使用了所述半导体器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (6)

1.一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有栅极结构和位于所述栅极结构两侧的侧壁结构；

在所述半导体衬底上形成内连栅极材料层，覆盖所述栅极结构和所述侧壁结构；

去除位于所述栅极结构顶部的内连栅极材料层，并在所述半导体衬底上形成自对准硅化物阻挡层，覆盖所述内连栅极材料层和露出的所述栅极结构；

依次实施第一湿法蚀刻、干法蚀刻和第二湿法蚀刻去除所述自对准硅化物阻挡层，以完全暴露所述内连栅极材料层和所述栅极结构的顶部。

2.根据权利要求1所述的方法，其特征在于，所述位于所述栅极结构顶部的内连栅极材料层的去除包括以下工艺步骤：形成覆盖所述内连栅极材料层的光刻胶层，通过曝光、显影工艺在所述光刻胶层上形成后续实施蚀刻所需的图案；以所述图案化的光刻胶层为掩膜，通过蚀刻去除位于所述栅极结构顶部的内连栅极材料层；通过灰化工艺去除所述光刻胶层。

3.根据权利要求1所述的方法，其特征在于，实施所述第一湿法蚀刻，以去除所述自对准硅化物阻挡层的大部分；实施所述干法蚀刻，以去除相对于所述半导体衬底的表面的水平方向上残留的所述自对准硅化物阻挡层的大部分；实施所述第二湿法蚀刻，以去除剩余的所述自对准硅化物阻挡层。

4.根据权利要求1所述的方法，其特征在于，所述第一湿法蚀刻为各向同性蚀刻。

5.一种采用权利要求1-4之一所述的方法制造的半导体器件。

6.一种电子装置，所述电子装置包括权利要求5所述的半导体器件。