CN111477549A - 采用应力记忆技术的半导体器件的制造方法 - Google Patents

采用应力记忆技术的半导体器件的制造方法 Download PDF

Info

Publication number
CN111477549A
CN111477549A CN202010336966.8A CN202010336966A CN111477549A CN 111477549 A CN111477549 A CN 111477549A CN 202010336966 A CN202010336966 A CN 202010336966A CN 111477549 A CN111477549 A CN 111477549A
Authority
CN
China
Prior art keywords
silicon nitride
semiconductor substrate
nitride layer
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010336966.8A
Other languages
English (en)
Other versions
CN111477549B (zh
Inventor
麻尉蔚
孙超
陆尉
徐晓林
曹亚民
周维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010336966.8A priority Critical patent/CN111477549B/zh
Publication of CN111477549A publication Critical patent/CN111477549A/zh
Priority to US17/147,984 priority patent/US11443986B2/en
Application granted granted Critical
Publication of CN111477549B publication Critical patent/CN111477549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7847—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate using a memorization technique, e.g. re-crystallization under strain, bonding on a substrate having a thermal expansion coefficient different from the one of the region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种采用应力记忆技术的半导体器件的制造方法，包括步骤：步骤一、形成正面栅极结构；步骤二、形成侧墙，包括第一氮化硅侧墙，第一氮化硅侧墙对应的第一氮化硅层也覆盖在半导体衬底的背面的第一多晶硅层背面；步骤三、正面生长第二氮化硅层；步骤四、在完成应力转移后进行氮化硅材料刻蚀，包括：步骤41、进行正面单片湿法刻蚀；步骤42、进行酸槽湿法刻蚀将正面的第二氮化硅层完全去除以及将背面的第一氮化硅层保留部分厚度；步骤五、完成后续工艺，后续工艺中的后段工艺包括多次光刻工艺和对应的光刻前清洗工艺，背面保留的第一氮化硅层用于在清洗工艺中对半导体衬底的背面的第一多晶硅层进行保护。本发明能提高后段光刻工艺的平整度，提高产品良率。

Description

采用应力记忆技术的半导体器件的制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种采用应力记忆技术(Stress Memorization Technique，SMT)的半导体器件的制造方法。
背景技术
SMT技术主要是利用具有拉应力的氮化硅即SMT氮化硅对半导体器件进行作用能使应力转移到半导体器件的沟道区中，是沟道区形成有利于电子迁移率增加的应力结构，这种沟道区的应力结构具有记忆效应即在SMT氮化硅去除后应力依然会保留。现有方法中，SMT氮化硅的去除工艺多为一步酸槽(Batch)湿法刻蚀工艺，其特征为将半导体衬底对应的晶圆的正面与背面同时浸泡在热磷酸中，晶圆的正面与背面的氮化硅薄膜会被同时去除。并且，为了保证晶圆正面氮化硅薄膜被彻底去除，这道工艺的过刻蚀量较高，晶圆背面的氮化硅薄膜也会被去除彻底，晶圆背面的多晶硅栅对应的多晶硅薄膜会裸露，而且，这种晶圆背面的膜质结构会一直保留至后段工艺(BEOL)中。
在前、后段工艺共用光刻机的晶圆代工厂(Foundary)中，后段工艺中晶圆表面上会形成金属层，后段工艺中晶圆在进入光刻机前都必须经过晶圆背面清洗工艺降低金属离子浓度至安全范围。但是，这种清洗晶圆背面的溶液对晶圆背面裸露的多晶硅栅对应的多晶硅薄膜具有极高的刻蚀速率，刻蚀速率约
Figure BDA0002466982070000011
/min。因晶圆背面清洗工艺的作业模式，晶圆背面中心位置的清洗量会大于其他部位，导致光刻工艺中的平整度异常，会引起光刻散焦(Defocus)缺陷，造成晶圆良率损失。通过稀释清洗晶圆背面的溶液浓度不能消除上述问题，且存在金属离子浓度超标的风险。
另外，晶圆背面频繁与各种机械装置接触，如卡盘(Chuck)等，接触点易被污染。晶圆背面清洗时，污染物沾污部位的刻蚀速率会远低于其他部位，使晶背平整度恶化，同样会引起光刻散焦缺陷，造成晶圆良率损失。
特别是在28纳米(nm)及以下技术节点，光刻工艺对晶圆平整度的敏感程度极高，且受其自身焦距深度(DOF)的限制，光刻工艺自身很难补救晶圆平整度异常导致的光刻散焦缺陷，即便通过光刻返工可以补救小部分情况，但这样成本极高。
下面结合附图来说明现有方法：如图1A至图1F所示，是现有采用应力记忆技术的半导体器件的制造方法各步骤中的器件结构示意图；现有采用应力记忆技术的半导体器件的制造方法包括如下步骤：
步骤一、如图1A所示，提供半导体衬底101。通常，所述半导体衬底101为硅衬底。
在所述半导体衬底101正面完成栅极结构的形成工艺，包括：
如图1B所示，对所述半导体衬底101进行热氧化层同时在所述半导体衬底101的正面和背面形成第一氧化层102；同时在所述半导体衬底101正面和背面的所述第一氧化层102表面形成第一多晶硅层103。通常，所述第一多晶硅层103采用炉管工艺生长。
如图1C所示，光刻定义出栅极结构的形成区域，对所述半导体衬底101的正面的第一氧化层102和所述第一多晶硅层103依次进行刻蚀形成由栅氧化层102a和多晶硅栅103a叠加而成的栅极结构，所述栅氧化层102a由刻蚀后的第一氧化层102组成，所述多晶硅栅103a由刻蚀后的所述第一多晶硅层103组成。
步骤二、如图1D所示，在所述栅极结构的侧面形成侧墙105，所述侧墙105包括第一氮化硅侧墙1052b。
通常，所述侧墙105包括双重侧墙105。
第一重侧墙1051完成之后进行所述半导体器件的轻掺杂漏注入并在对应的所述栅极结构两侧形成轻掺杂漏区。所述第一重侧墙1051包括氧化硅侧墙、氮化硅侧墙或氮氧化硅侧墙。
之后，形成第二重侧墙1052，所述第二重侧墙1052包括第一氧化硅侧墙1052a和所述第一氮化硅侧墙1052b；所述第一氧化硅侧墙1052a覆盖在所述第一重侧墙1051的侧面上，所述第一氮化硅侧墙1052b覆盖在所述第一氧化硅侧墙1052a的侧面上。
所述第一氮化硅侧墙1052b的形成工艺包括：
所述半导体衬底101的正面和背面同时生长第一氮化硅层1052C，在所述半导体衬底101的正面所述第一氮化硅层1052C覆盖在所述栅极结构的顶部表面和侧面以及所述栅极结构外的表面上，在所述半导体衬底101的背面所述第一氮化硅层1052C形成覆盖在所述第一多晶硅层103表面上。
通常，所述第一氮化硅层1052C采用炉管工艺形成。
对所述半导体衬底101的正面的所述第一氮化硅层1052C进行全面干法刻蚀，干法刻蚀后所述半导体衬底101的正面的所述第一氮化硅层1052C仅位于所述栅极结构的侧面并组成所述第一氮化硅侧墙105b，干法刻蚀后所述半导体衬底101的背面的所述第一氮化硅层1052C保留。
步骤三、如图1E所示，在所述半导体衬底101的正面生长用于实现应力记忆技术的具有应力的第二氮化硅层107。
通常，所述第二氮化硅层107采用化学气相淀积工艺如等离子体增强化学气相沉积工艺形成。
较佳为，在所述第一氮化硅侧墙1052b完成之后以及所述第二氮化硅层107生长之前，还包括：进行非晶化注入以使所述栅极结构两侧的所述半导体衬底101的表面结构非晶化，非晶化注入后有利于后续的应力转移。
步骤四、进行应力转移。
通常，采用退火工艺实现应力转移。所述退火工艺包括快速热退火工艺。通常，在步骤三中，形成所述第二氮化硅层107之前还包括形成第二氧化层106的步骤。
如图1F所示，在完成应力转移后进行氮化硅材料的刻蚀工艺，刻蚀工艺采用一次酸槽湿法刻蚀实现。为了保证对正面的所述第二氮化硅层107彻底去除，背面的所述第一氮化硅层1052C也会被全部去除，最后会使得背面的所述第一多晶硅层103直接裸露出来，在后续工艺中，所述第一多晶硅层103的背面裸露结构会一直得到保持。
进入到后段工艺中的光刻工艺之前的清洗工艺时，所述第一多晶硅层103会被刻蚀，所述半导体衬底101通常为晶圆结构，晶圆的中心位置的刻蚀速率会大于其他部分的刻蚀速率，最后会使得所述半导体衬底101的背面不平整，最后会在光刻工艺中带来光刻散焦缺陷，从而影响产品良率。
发明内容
本发明所要解决的技术问题是提供一种采用应力记忆技术的半导体器件的制造方法，能提高后段光刻工艺的平整度，消除由于半导体衬底背面不平整产生的光刻散焦缺陷。
为解决上述技术问题，本发明提供的采用应力记忆技术的半导体器件的制造方法包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底正面完成栅极结构的形成工艺，包括：对所述半导体衬底进行热氧化层同时在所述半导体衬底的正面和背面形成第一氧化层；同时在所述半导体衬底正面和背面的所述第一氧化层表面形成第一多晶硅层。
光刻定义出栅极结构的形成区域，对所述半导体衬底的正面的第一氧化层和所述第一多晶硅层依次进行刻蚀形成由栅氧化层和多晶硅栅叠加而成的栅极结构，所述栅氧化层由刻蚀后的第一氧化层组成，所述多晶硅栅由刻蚀后的所述第一多晶硅层组成。
步骤二、在所述栅极结构的侧面形成侧墙，所述侧墙包括第一氮化硅侧墙，所述第一氮化硅侧墙的形成工艺包括：
所述半导体衬底的正面和背面同时生长第一氮化硅层，在所述半导体衬底的正面所述第一氮化硅层覆盖在所述栅极结构的顶部表面和侧面以及所述栅极结构外的表面上，在所述半导体衬底的背面所述第一氮化硅层形成覆盖在所述第一多晶硅层表面上。
对所述半导体衬底的正面的所述第一氮化硅层进行全面干法刻蚀，干法刻蚀后所述半导体衬底的正面的所述第一氮化硅层仅位于所述栅极结构的侧面并组成所述第一氮化硅侧墙，干法刻蚀后所述半导体衬底的背面的所述第一氮化硅层保留。
步骤三、在所述半导体衬底的正面生长用于实现应力记忆技术的具有应力的第二氮化硅层。
步骤四、在完成应力转移后进行氮化硅材料的刻蚀工艺，包括如下分步骤：
步骤41、进行第一次湿法刻蚀，所述第一次湿法刻蚀为单片湿法刻蚀且仅对所述半导体衬底正面的所述第二氮化硅层进行刻蚀。
步骤42、进行第二次湿法刻蚀，所述第二次湿法刻蚀为酸槽湿法刻蚀，所述第二次湿法刻蚀同时对所述半导体衬底正面残留的所述第二氮化硅层和背面的所述第一氮化硅层进行刻蚀，所述第二次湿法刻蚀完成后将所述半导体衬底正面的所述第二氮化硅层完全去除以及将所述半导体衬底背面的所述第一氮化硅层保留部分厚度。
步骤五、完成步骤四之后的后续工艺，后续工艺包括半导体器件的后段工艺，所述后段工艺中包括多次光刻工艺，所述后段工艺的各光刻工艺之前包括清洗工艺，所述半导体衬底背面保留的所述第一氮化硅层用于在所述清洗工艺中对所述半导体衬底的背面的所述第一多晶硅层进行保护，以提高光刻工艺的平整度。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述第一多晶硅层采用炉管工艺生长。
进一步的改进是，步骤二中，所述侧墙包括双重侧墙。
第一重侧墙完成之后进行所述半导体器件的轻掺杂漏注入并在对应的所述栅极结构两侧形成轻掺杂漏区。
之后，形成第二重侧墙，所述第二重侧墙包括第一氧化硅侧墙和所述第一氮化硅侧墙；所述第一氧化硅侧墙覆盖在所述第一重侧墙的侧面上，所述第一氮化硅侧墙覆盖在所述第一氧化硅侧墙的侧面上。
进一步的改进是，在所述第一氮化硅侧墙完成之后以及所述第二氮化硅层生长之前，还包括：进行非晶化注入以使所述栅极结构两侧的所述半导体衬底的表面结构非晶化。
进一步的改进是，步骤四中，采用退火工艺实现应力转移。
进一步的改进是，所述退火工艺包括快速热退火工艺。
进一步的改进是，所述半导体器件包括NMOS器件和PMOS器件，步骤四中，仅在所述NMOS器件的形成区域中进行应力转移。
进一步的改进是，在步骤三中，形成所述第二氮化硅层之前还包括形成第二氧化层的步骤。
进一步的改进是，步骤五的后续工艺中，在所述后段工艺之前还包括如下步骤：
进行源漏注入形成在对应的所述栅极结构的两侧自对准形成所述半导体器件的源区和漏区。
在所述源区和所述漏区表面形成自对准硅化物。
形成最底层层间膜并平坦化。
进一步的改进是，在所述最底层层间膜形成之后，还包括进行栅极结构替换工艺，所述栅极结构替换工艺将所述多晶硅栅去除并替换为金属栅。
进一步的改进是，所述后段工艺包括：
形成多层层间膜、多层正面金属层、接触孔和通孔的形成工艺，第一层正面金属层和通过接触孔和底部对应的所述源区、所述漏区或所述金属栅接触；第一层正面金属层之上的各层正面金属层之间通过通孔连接。
所述接触孔、所述通孔和所述正面金属层的图形结构通过光刻工艺定义。
进一步的改进是，步骤二中，所述第一氮化硅层采用炉管工艺形成。
进一步的改进是，步骤三中，所述第二氮化硅层采用化学气相淀积工艺形成。
进一步的改进是，所述第一氮化硅层的厚度为
Figure BDA0002466982070000061
所述第一氮化硅层的厚度为
Figure BDA0002466982070000062
步骤42的所述第二次湿法刻蚀完成后，所述半导体衬底背面保留的所述第一氮化硅层的厚度为
Figure BDA0002466982070000063
进一步的改进是，步骤41中所述第一次湿法刻蚀的刻蚀溶液为热磷酸溶液，温度为140℃至160℃，时间为200s至300s。
进一步的改进是，步骤42中所述第二次湿法刻蚀的刻蚀溶液为热磷酸溶液，温度为140℃至170℃，时间为60s至100s。
进一步的改进是，所述半导体器件的技术节点为28nm以下。
本发明结合应力记忆氮化硅层即用于实现应力记忆技术的具有应力的第二氮化硅层之前一步的侧墙氮化硅层即第一氮化硅层的形成工艺，在应力转移后对去除氮化硅材料的刻蚀工艺做了特别的设置，氮化硅材料的刻蚀工艺不再是采用一次酸槽湿法刻蚀将正面第二氮化硅层一次性全部去除，而是考虑到了背面的第一氮化硅层，先采用正面单片湿法刻蚀工艺实现第一次湿法刻蚀，第一次湿法刻蚀虽然不能将第二氮化硅层全部去除，但是能将第二氮化硅层的大部分厚度去除；之后再采用酸槽湿法刻蚀工艺实现第二次湿法刻蚀，第二次湿法刻蚀能将第二氮化硅层全部去除，但是同时还能在半导体衬底的背面保留部分厚度的第一氮化硅层，这样第一氮化硅层在后续的后段工艺的光刻工艺即后段光刻工艺之前的清洗工艺中对半导体衬底背面的第一多晶硅层进行很好的保护，能防止清洗工艺对第一多晶硅层产生不均匀刻蚀，从而能使半导体衬底的背面表面厚度均匀，能提高后段光刻工艺的平整度，能消除因半导体衬底背面平整度不可控的变化而导致的光刻散焦缺陷，最后能提高产品良率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1F是现有采用应力记忆技术的半导体器件的制造方法各步骤中的器件结构示意图；
图2是本发明实施例采用应力记忆技术的半导体器件的制造方法的流程图；
图3A-图3G是本发明实施例采用应力记忆技术的半导体器件的制造方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例采用应力记忆技术的半导体器件的制造方法的流程图；如图3A至图3G所示，是本发明实施例采用应力记忆技术的半导体器件的制造方法各步骤中的器件结构示意图；本发明实施例采用应力记忆技术的半导体器件的制造方法包括如下步骤：
步骤一、如图3A所示，提供半导体衬底1。本发明实施例中，所述半导体衬底1为硅衬底。
在所述半导体衬底1正面完成栅极结构的形成工艺，包括：
如图3B所示，对所述半导体衬底1进行热氧化层同时在所述半导体衬底1的正面和背面形成第一氧化层2；同时在所述半导体衬底1正面和背面的所述第一氧化层2表面形成第一多晶硅层3。本发明实施例中，所述第一多晶硅层3采用炉管工艺生长。
如图3C所示，光刻定义出栅极结构的形成区域，对所述半导体衬底1的正面的第一氧化层2和所述第一多晶硅层3依次进行刻蚀形成由栅氧化层2a和多晶硅栅3a叠加而成的栅极结构，所述栅氧化层2a由刻蚀后的第一氧化层2组成，所述多晶硅栅3a由刻蚀后的所述第一多晶硅层3组成。
步骤二、如图3D所示，在所述栅极结构的侧面形成侧墙5，所述侧墙5包括第一氮化硅侧墙52b。
本发明实施例中，所述侧墙5包括双重侧墙5。
第一重侧墙51完成之后进行所述半导体器件的轻掺杂漏注入并在对应的所述栅极结构两侧形成轻掺杂漏区。所述第一重侧墙51包括氧化硅侧墙、氮化硅侧墙或氮氧化硅侧墙。
之后，形成第二重侧墙52，所述第二重侧墙52包括第一氧化硅侧墙52a和所述第一氮化硅侧墙52b；所述第一氧化硅侧墙52a覆盖在所述第一重侧墙51的侧面上，所述第一氮化硅侧墙52b覆盖在所述第一氧化硅侧墙52a的侧面上。
所述第一氮化硅侧墙52b的形成工艺包括：
所述半导体衬底1的正面和背面同时生长第一氮化硅层52C，在所述半导体衬底1的正面所述第一氮化硅层52C覆盖在所述栅极结构的顶部表面和侧面以及所述栅极结构外的表面上，在所述半导体衬底1的背面所述第一氮化硅层52C形成覆盖在所述第一多晶硅层3表面上。
本发明实施例中，所述第一氮化硅层52C采用炉管工艺形成。
对所述半导体衬底1的正面的所述第一氮化硅层52C进行全面干法刻蚀，干法刻蚀后所述半导体衬底1的正面的所述第一氮化硅层52C仅位于所述栅极结构的侧面并组成所述第一氮化硅侧墙52b，干法刻蚀后所述半导体衬底1的背面的所述第一氮化硅层52C保留。
步骤三、如图3E所示，在所述半导体衬底1的正面生长用于实现应力记忆技术的具有应力的第二氮化硅层7。
本发明实施例中，所述第二氮化硅层7采用化学气相淀积工艺如等离子体增强化学气相沉积工艺形成。
较佳为，在所述第一氮化硅侧墙52b完成之后以及所述第二氮化硅层7生长之前，还包括：进行非晶化注入以使所述栅极结构两侧的所述半导体衬底1的表面结构非晶化，非晶化注入后有利于后续的应力转移。
步骤四、进行应力转移。
本发明实施例中，采用退火工艺实现应力转移。所述退火工艺包括快速热退火工艺。在步骤三中，形成所述第二氮化硅层7之前还包括形成第二氧化层6的步骤。
在完成应力转移后进行氮化硅材料的刻蚀工艺，包括如下分步骤：
步骤41、如图3F所示，进行第一次湿法刻蚀，所述第一次湿法刻蚀为单片湿法刻蚀且仅对所述半导体衬底1正面的所述第二氮化硅层7进行刻蚀。
步骤42、如图3G所示，进行第二次湿法刻蚀，所述第二次湿法刻蚀为酸槽湿法刻蚀，所述第二次湿法刻蚀同时对所述半导体衬底1正面残留的所述第二氮化硅层7和背面的所述第一氮化硅层52C进行刻蚀，所述第二次湿法刻蚀完成后将所述半导体衬底1正面的所述第二氮化硅层7完全去除以及将所述半导体衬底1背面的所述第一氮化硅层52C保留部分厚度。
步骤五、完成步骤四之后的后续工艺，后续工艺包括半导体器件的后段工艺，所述后段工艺中包括多次光刻工艺，所述后段工艺的各光刻工艺之前包括清洗工艺，所述半导体衬底1背面保留的所述第一氮化硅层52C用于在所述清洗工艺中对所述半导体衬底1的背面的所述第一多晶硅层3进行保护，以提高光刻工艺的平整度。
本发明实施例中，步骤五的后续工艺中，在所述后段工艺之前还包括如下步骤：
进行源漏注入形成在对应的所述栅极结构的两侧自对准形成所述半导体器件的源区和漏区。
在所述源区和所述漏区表面形成自对准硅化物。
形成最底层层间膜并平坦化。
较佳为，所述半导体器件的技术节点为28nm以下。28nm以下技术节点中通常会采用金属栅。故，在所述最底层层间膜形成之后，还包括进行栅极结构替换工艺，所述栅极结构替换工艺将所述多晶硅栅3a去除并替换为金属栅。
所述后段工艺包括：
形成多层层间膜、多层正面金属层、接触孔和通孔的形成工艺，第一层正面金属层和通过接触孔和底部对应的所述源区、所述漏区或所述金属栅接触；第一层正面金属层之上的各层正面金属层之间通过通孔连接。
所述接触孔、所述通孔和所述正面金属层的图形结构通过光刻工艺定义。
下面结合具体参数来进一步说明本发明实施例方法，本发明实施例方法中，能采用如下参数：
所述第一氮化硅层52C的厚度为
Figure BDA0002466982070000091
所述第一氮化硅层52C的厚度为
Figure BDA0002466982070000092
步骤42的所述第二次湿法刻蚀完成后，所述半导体衬底1背面保留的所述第一氮化硅层52C的厚度为
Figure BDA0002466982070000093
步骤41中所述第一次湿法刻蚀的刻蚀溶液为热磷酸溶液，温度为140℃至160℃，时间为200s至300s。
步骤42中所述第二次湿法刻蚀的刻蚀溶液为热磷酸溶液，温度为140℃至170℃，时间为60s至100s。
本发明实施例结合第二氮化硅层7之前一步的第一氮化硅层52C的形成工艺，在应力转移后对去除氮化硅材料的刻蚀工艺做了特别的设置，氮化硅材料的刻蚀工艺不再是采用一次酸槽湿法刻蚀将正面第二氮化硅层7一次性全部去除，而是考虑到了背面的第一氮化硅层52C，先采用正面单片湿法刻蚀工艺实现第一次湿法刻蚀，第一次湿法刻蚀虽然不能将第二氮化硅层7全部去除，但是能将第二氮化硅层7的大部分厚度去除；之后再采用酸槽湿法刻蚀工艺实现第二次湿法刻蚀，第二次湿法刻蚀能将第二氮化硅层7全部去除，但是同时还能在半导体衬底1的背面保留部分厚度的第一氮化硅层52C，这样第一氮化硅层52C在后续的后段工艺的光刻工艺即后段光刻工艺之前的清洗工艺中对半导体衬底1背面的第一多晶硅层3进行很好的保护，能防止清洗工艺对第一多晶硅层3产生不均匀刻蚀，从而能使半导体衬底1的背面表面厚度均匀，能提高后段光刻工艺的平整度，能消除因半导体衬底1背面平整度不可控的变化而导致的光刻散焦缺陷，最后能提高产品良率。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (18)

1.一种采用应力记忆技术的半导体器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底正面完成栅极结构的形成工艺，包括：对所述半导体衬底进行热氧化层同时在所述半导体衬底的正面和背面形成第一氧化层；同时在所述半导体衬底正面和背面的所述第一氧化层表面形成第一多晶硅层；
光刻定义出栅极结构的形成区域，对所述半导体衬底的正面的第一氧化层和所述第一多晶硅层依次进行刻蚀形成由栅氧化层和多晶硅栅叠加而成的栅极结构，所述栅氧化层由刻蚀后的第一氧化层组成，所述多晶硅栅由刻蚀后的所述第一多晶硅层组成；
步骤二、在所述栅极结构的侧面形成侧墙，所述侧墙包括第一氮化硅侧墙，所述第一氮化硅侧墙的形成工艺包括：
所述半导体衬底的正面和背面同时生长第一氮化硅层，在所述半导体衬底的正面所述第一氮化硅层覆盖在所述栅极结构的顶部表面和侧面以及所述栅极结构外的表面上，在所述半导体衬底的背面所述第一氮化硅层形成覆盖在所述第一多晶硅层表面上；
对所述半导体衬底的正面的所述第一氮化硅层进行全面干法刻蚀，干法刻蚀后所述半导体衬底的正面的所述第一氮化硅层仅位于所述栅极结构的侧面并组成所述第一氮化硅侧墙，干法刻蚀后所述半导体衬底的背面的所述第一氮化硅层保留；
步骤三、在所述半导体衬底的正面生长用于实现应力记忆技术的具有应力的第二氮化硅层；
步骤四、在完成应力转移后进行氮化硅材料的刻蚀工艺，包括如下分步骤：
步骤41、进行第一次湿法刻蚀，所述第一次湿法刻蚀为单片湿法刻蚀且仅对所述半导体衬底正面的所述第二氮化硅层进行刻蚀；
步骤42、进行第二次湿法刻蚀，所述第二次湿法刻蚀为酸槽湿法刻蚀，所述第二次湿法刻蚀同时对所述半导体衬底正面残留的所述第二氮化硅层和背面的所述第一氮化硅层进行刻蚀，所述第二次湿法刻蚀完成后将所述半导体衬底正面的所述第二氮化硅层完全去除以及将所述半导体衬底背面的所述第一氮化硅层保留部分厚度；
步骤五、完成步骤四之后的后续工艺，后续工艺包括半导体器件的后段工艺，所述后段工艺中包括多次光刻工艺，所述后段工艺的各光刻工艺之前包括清洗工艺，所述半导体衬底背面保留的所述第一氮化硅层用于在所述清洗工艺中对所述半导体衬底的背面的所述第一多晶硅层进行保护，以提高光刻工艺的平整度。
2.如权利要求1所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：所述半导体衬底包括硅衬底。
3.如权利要求1或2所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：所述第一多晶硅层采用炉管工艺生长。
4.如权利要求1或2所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：步骤二中，所述侧墙包括双重侧墙；
第一重侧墙完成之后进行所述半导体器件的轻掺杂漏注入并在对应的所述栅极结构两侧形成轻掺杂漏区；
之后，形成第二重侧墙，所述第二重侧墙包括第一氧化硅侧墙和所述第一氮化硅侧墙；所述第一氧化硅侧墙覆盖在所述第一重侧墙的侧面上，所述第一氮化硅侧墙覆盖在所述第一氧化硅侧墙的侧面上。
5.如权利要求4所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：在所述第一氮化硅侧墙完成之后以及所述第二氮化硅层生长之前，还包括：进行非晶化注入以使所述栅极结构两侧的所述半导体衬底的表面结构非晶化。
6.如权利要求1或2所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：步骤四中，采用退火工艺实现应力转移。
7.如权利要求6所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：所述退火工艺包括快速热退火工艺。
8.如权利要求1或2所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：所述半导体器件包括NMOS器件和PMOS器件，步骤四中，仅在所述NMOS器件的形成区域中进行应力转移。
9.如权利要求8所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：在步骤三中，形成所述第二氮化硅层之前还包括形成第二氧化层的步骤。
10.如权利要求1或2所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：步骤五的后续工艺中，在所述后段工艺之前还包括如下步骤：
进行源漏注入形成在对应的所述栅极结构的两侧自对准形成所述半导体器件的源区和漏区；
在所述源区和所述漏区表面形成自对准硅化物；
形成最底层层间膜并平坦化。
11.如权利要求10所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：在所述最底层层间膜形成之后，还包括进行栅极结构替换工艺，所述栅极结构替换工艺将所述多晶硅栅去除并替换为金属栅。
12.如权利要求10或11所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：所述后段工艺包括：
形成多层层间膜、多层正面金属层、接触孔和通孔的形成工艺，第一层正面金属层和通过接触孔和底部对应的所述源区、所述漏区或所述金属栅接触；第一层正面金属层之上的各层正面金属层之间通过通孔连接；
所述接触孔、所述通孔和所述正面金属层的图形结构通过光刻工艺定义。
13.如权利要求1或2所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：步骤二中，所述第一氮化硅层采用炉管工艺形成。
14.如权利要求1或2所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：步骤三中，所述第二氮化硅层采用化学气相淀积工艺形成。
15.如权利要求1或2所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：所述第一氮化硅层的厚度为
Figure FDA0002466982060000031
所述第一氮化硅层的厚度为
Figure FDA0002466982060000032
Figure FDA0002466982060000033
步骤42的所述第二次湿法刻蚀完成后，所述半导体衬底背面保留的所述第一氮化硅层的厚度为
Figure FDA0002466982060000034
16.如权利要求15所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：步骤41中所述第一次湿法刻蚀的刻蚀溶液为热磷酸溶液，温度为140℃至160℃，时间为200s至300s。
17.如权利要求15所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：步骤42中所述第二次湿法刻蚀的刻蚀溶液为热磷酸溶液，温度为140℃至170℃，时间为60s至100s。
18.如权利要求1或2所述的采用应力记忆技术的半导体器件的制造方法，其特征在于：所述半导体器件的技术节点为28nm以下。
CN202010336966.8A 2020-04-26 2020-04-26 采用应力记忆技术的半导体器件的制造方法 Active CN111477549B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010336966.8A CN111477549B (zh) 2020-04-26 2020-04-26 采用应力记忆技术的半导体器件的制造方法
US17/147,984 US11443986B2 (en) 2020-04-26 2021-01-13 Method for making semiconductor device by adopting stress memorization technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010336966.8A CN111477549B (zh) 2020-04-26 2020-04-26 采用应力记忆技术的半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN111477549A true CN111477549A (zh) 2020-07-31
CN111477549B CN111477549B (zh) 2023-06-13

Family

ID=71755706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010336966.8A Active CN111477549B (zh) 2020-04-26 2020-04-26 采用应力记忆技术的半导体器件的制造方法

Country Status (2)

Country Link
US (1) US11443986B2 (zh)
CN (1) CN111477549B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112680715A (zh) * 2020-11-12 2021-04-20 中国科学院微电子研究所 氮化硅膜的生长方法及厚膜氮化硅波导器件的制备方法
CN113506720A (zh) * 2021-06-21 2021-10-15 上海华力集成电路制造有限公司 一种晶圆背面平整度改善的方法
CN113506727A (zh) * 2021-06-29 2021-10-15 上海华力微电子有限公司 一种改善自对准双重曝光工艺侧墙倾斜的制作方法及装置
CN113594266A (zh) * 2021-07-15 2021-11-02 苏州鼎芯光电科技有限公司 一种半导体光电芯片的保护层及其半导体的制备工艺

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249421A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd プラズマエッチング方法
CN101026162A (zh) * 2006-02-24 2007-08-29 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20070235726A1 (en) * 2006-04-06 2007-10-11 Xerox Corporation Poly[bis(ethynyl)heteroacene]s and electronic devices generated therefrom
CN101179028A (zh) * 2006-11-08 2008-05-14 联华电子股份有限公司 金属氧化物半导体晶体管及其制作方法
CN102044492A (zh) * 2009-10-21 2011-05-04 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
CN102097381A (zh) * 2009-12-14 2011-06-15 中芯国际集成电路制造(上海)有限公司 Cmos晶体管应力记忆处理方法和cmos晶体管
CN102637603A (zh) * 2012-03-22 2012-08-15 上海华力微电子有限公司 通过可移除侧墙集成工艺增强应力记忆效应的方法
CN102646591A (zh) * 2011-02-22 2012-08-22 中芯国际集成电路制造(上海)有限公司 晶体管的制造方法
CN102800699A (zh) * 2011-05-25 2012-11-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105374669A (zh) * 2014-07-29 2016-03-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249421A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd プラズマエッチング方法
CN101026162A (zh) * 2006-02-24 2007-08-29 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20070235726A1 (en) * 2006-04-06 2007-10-11 Xerox Corporation Poly[bis(ethynyl)heteroacene]s and electronic devices generated therefrom
CN101179028A (zh) * 2006-11-08 2008-05-14 联华电子股份有限公司 金属氧化物半导体晶体管及其制作方法
CN102044492A (zh) * 2009-10-21 2011-05-04 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
CN102097381A (zh) * 2009-12-14 2011-06-15 中芯国际集成电路制造(上海)有限公司 Cmos晶体管应力记忆处理方法和cmos晶体管
CN102646591A (zh) * 2011-02-22 2012-08-22 中芯国际集成电路制造(上海)有限公司 晶体管的制造方法
CN102800699A (zh) * 2011-05-25 2012-11-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN102637603A (zh) * 2012-03-22 2012-08-15 上海华力微电子有限公司 通过可移除侧墙集成工艺增强应力记忆效应的方法
CN105374669A (zh) * 2014-07-29 2016-03-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112680715A (zh) * 2020-11-12 2021-04-20 中国科学院微电子研究所 氮化硅膜的生长方法及厚膜氮化硅波导器件的制备方法
CN113506720A (zh) * 2021-06-21 2021-10-15 上海华力集成电路制造有限公司 一种晶圆背面平整度改善的方法
CN113506720B (zh) * 2021-06-21 2024-04-26 上海华力集成电路制造有限公司 一种晶圆背面平整度改善的方法
CN113506727A (zh) * 2021-06-29 2021-10-15 上海华力微电子有限公司 一种改善自对准双重曝光工艺侧墙倾斜的制作方法及装置
CN113594266A (zh) * 2021-07-15 2021-11-02 苏州鼎芯光电科技有限公司 一种半导体光电芯片的保护层及其半导体的制备工艺
CN113594266B (zh) * 2021-07-15 2024-01-02 苏州鼎芯光电科技有限公司 一种半导体光电芯片的保护层及其半导体的制备工艺

Also Published As

Publication number Publication date
CN111477549B (zh) 2023-06-13
US20210335672A1 (en) 2021-10-28
US11443986B2 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
CN111477549A (zh) 采用应力记忆技术的半导体器件的制造方法
KR100642754B1 (ko) 식각 저항성 ｌ형 스페이서를 구비하는 반도체 소자 및이의 제조 방법
KR100372643B1 (ko) 다마신 공정을 이용한 반도체 소자의 제조방법
JP2006216854A (ja) 半導体装置の製造方法
CN110310926B (zh) 解决sram单元器件金属硅化物缺陷形成的方法
JPH11354735A (ja) 半導体素子の製造方法
CN113506720B (zh) 一种晶圆背面平整度改善的方法
JP2007027348A (ja) 半導体装置及びその製造方法
KR100471526B1 (ko) 반도체 장치의 제조방법
CN107093577A (zh) 接触孔的制造方法
JP2000036536A (ja) 半導体素子の素子隔離構造及びその隔離方法
KR20090083654A (ko) 금속 실리사이드를 포함하는 트랜지스터 및 그 제조 방법,이를 이용한 반도체 소자 제조 방법.
KR100654350B1 (ko) 실리사이드막을 구비하는 반도체 소자의 제조 방법 및이에 의해 제조된 반도체 소자
KR100537275B1 (ko) 반도체 소자 제조방법
KR100327422B1 (ko) 반도체 소자의 제조 방법
KR100515034B1 (ko) 트렌치 격리 제조 방법
EP4027377A1 (en) Method for manufacturing bit line structure, method for manufacturing semiconductor structure, and semiconductor structure
KR100525912B1 (ko) 반도체 소자의 제조 방법
JP2006216604A (ja) 半導体装置及びその製造方法
JP2000269500A (ja) 半導体装置の製造方法
KR100595863B1 (ko) 반도체 소자 제조 방법
KR100942982B1 (ko) 텅스텐게이트를 구비한 반도체소자의 제조 방법
KR100247703B1 (ko) 금속배선 형성방법
KR100472858B1 (ko) 반도체 소자의 제조 방법
US7294541B2 (en) Method of fabricating gate dielectric layer and method of fabricating semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant