JP2015527743A - 複数のトレンチ構造の製造方法 - Google Patents
複数のトレンチ構造の製造方法 Download PDFInfo
- Publication number
- JP2015527743A JP2015527743A JP2015527775A JP2015527775A JP2015527743A JP 2015527743 A JP2015527743 A JP 2015527743A JP 2015527775 A JP2015527775 A JP 2015527775A JP 2015527775 A JP2015527775 A JP 2015527775A JP 2015527743 A JP2015527743 A JP 2015527743A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- manufacturing
- trenches
- trench structures
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00055—Grooves
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00349—Creating layers of material on a substrate
- B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/00158—Diaphragms, membranes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00523—Etching material
- B81C1/00531—Dry etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00619—Forming high aspect ratio structures having deep steep walls
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/01—Suspended structures, i.e. structures allowing a movement
- B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
複数のトレンチ構造の製造方法を提供し、以下のステップを含む。半導体基板において異方性エッチングを行って縦方向のトレンチを形成する。縦方向のトレンチが形成された半導体基板において第一エピタキシャル層を成長させ、第一エピタキシャル層が縦方向のトレンチの上部を覆って、密閉構造を形成する。密閉構造において、異方性エッチングと等方性エッチングとを行って、トレンチ配列を形成し、且つトレンチ配列と縦方向のトレンチとを連通させる。トレンチ配列は、複数のトレンチ又は貫通孔を含み、複数のトレンチ又は貫通孔の上部がそれぞれ分離し、下部が相互に連通したチャンバーを形成する。第二エピタキシャル層を成長させてトレンチ配列を覆って、密閉した複数のトレンチ構造を形成する。エピタキシャル層を2回成長することによって、複数のトレンチ構造の製造における安定性、頑丈性を保持させ、製造中の膜層断裂又は脱落が避けられる。【選択図】図2
Description
本発明は、半導体装置構造の製造方法に関し、特に、半導体装置における複数のトレンチ構造の製造方法に関し、半導体装置の製造分野に属する。
半導体装置は、各種類の半導体材料の特別な電気特性を利用して特定の機能を完成する電気装置を含む。異なる装置の特定の機能によって、デザインの要求を満たすために、半導体基板において各形状のトレンチ構造又はチャンバー構造を形成する必要がある装置があり、特に、微小電気機械システム(MEMS,Micro-Electro-Mechanical Systems)において、通常、基板にて、構造が複雑なトレンチとチャンバーを形成して必要な微小機構と装置、例えば、深さと幅が比較的大きい縦方向の深いトレンチ、底部が連通したチャンバーを形成し上部がそれぞれ分離するトレンチ配列、又は各種類のトレンチ、チャンバーが相互に連通することによって形成された複数のトレンチ構造など、を形成する必要がある。
しかしながら、一部の複数のトレンチ構造、例えば深いトレンチとトレンチ配列が連通される複数のトレンチ構造、を製造する際に、その構造が比較的複雑で、通常の方法で連続的にエッチングし異なる形状のトレンチを連通した後、特に後続のウェットクリーニングプロセスの後、高速スピン乾燥が必要なので、得られたトレンチの側壁又はトレンチ周りのほかの膜層が断裂又は脱落し、後続の装置の製造プロセスが行ないがたくなり、さらに大量のウェハの不良品が発生し、生産コストを大幅に増加することがある。
以上のことを考えて、確かに複数のトレンチ構造をより安定させる製造プロセスを提供する必要がある。
本発明が解決しようとする技術課題は、複数のトレンチ構造の製造方法を提供して、形成された複数のトレンチ構造を安定、頑丈にし、膜層の断裂又は脱落現象が発生しないようにすることにある。
本発明は、前記技術課題を解決するために、以下の技術案を採用する。
複数のトレンチ構造の製造方法は、以下のステップを含む。
ステップ1:半導体基板において異方性エッチングを行って、縦方向のトレンチを形成し、
ステップ2:前記縦方向のトレンチが形成された半導体基板において第一エピタキシャル層を成長させ、前記第一エピタキシャル層が前記縦方向のトレンチの上部を覆って、密閉構造を形成し、
ステップ3:前記密閉構造において、異方性エッチングと等方性エッチングとを行って、トレンチ配列を形成し、且つ前記トレンチ配列と前記縦方向のトレンチとを連通させ、前記トレンチ配列は、複数のトレンチ又は貫通孔を含み、前記複数のトレンチ又は貫通孔の上部がそれぞれ分離し、下部が相互に連通したチャンバーを形成し、
ステップ4:第二エピタキシャル層を成長させて前記トレンチ配列を覆って、密閉した複数のトレンチ構造を形成する。
ステップ1:半導体基板において異方性エッチングを行って、縦方向のトレンチを形成し、
ステップ2:前記縦方向のトレンチが形成された半導体基板において第一エピタキシャル層を成長させ、前記第一エピタキシャル層が前記縦方向のトレンチの上部を覆って、密閉構造を形成し、
ステップ3:前記密閉構造において、異方性エッチングと等方性エッチングとを行って、トレンチ配列を形成し、且つ前記トレンチ配列と前記縦方向のトレンチとを連通させ、前記トレンチ配列は、複数のトレンチ又は貫通孔を含み、前記複数のトレンチ又は貫通孔の上部がそれぞれ分離し、下部が相互に連通したチャンバーを形成し、
ステップ4:第二エピタキシャル層を成長させて前記トレンチ配列を覆って、密閉した複数のトレンチ構造を形成する。
本発明の好ましい形態として、前記半導体基板はシリコン基板である。
本発明の好ましい形態として、前記第一エピタキシャル層の成長厚さは4〜10μmである。
本発明の好ましい形態として、前記第一、第二エピタキシャル層の成長は、低圧化学気相成長法を採用する。
本発明の好ましい形態として、前記第一、第二エピタキシャル層の成長温度は1100℃〜1150℃に設定する。
本発明の好ましい形態として、前記第一、第二エピタキシャル層の成長ガスはSiH2Cl2、SiHCl3又はSiCl4である。
本発明の好ましい形態として、ステップ3では、前記密閉構造において、まず異方性エッチングを行って複数の貫通孔又はトレンチを形成し、それから、前記複数の貫通孔又はトレンチに対し等方性エッチングを行って隣接する貫通孔又は隣接するトレンチの下部を相互に連通させたチャンバーを形成する。
本発明の好ましい形態として、前記複数の貫通孔又はトレンチは、ほぼ等間隔で配列される。
本発明の好ましい形態として、前記異方性エッチングと前記等方性エッチングは、共に反応性イオンエッチングを採用する。
本発明の有益効果は、以下のことにある。
本発明に係る複数のトレンチ構造の製造方法は、異方性エッチングと等方性エッチングのプロセスを合わせて、エピタキシャル層を回成長することによって、複数のトレンチ構成の製造における安定性、頑丈性を保持させ、製造中の膜層断裂と脱落現象が避けられる。
本発明に係る複数のトレンチ構造の製造方法は、異方性エッチングと等方性エッチングのプロセスを合わせて、エピタキシャル層を回成長することによって、複数のトレンチ構成の製造における安定性、頑丈性を保持させ、製造中の膜層断裂と脱落現象が避けられる。
以下、本発明に係る実施形態の技術案について図面を参照しつつ明確、完全に説明する。表示便宜のため、図面は正確に描かれたものではない。説明する実施形態はただ本発明の一部分の実施形態で、すべての実施形態ではない。当業者は、本発明の実施形態に基づき、創造的労働を経ずに得られた他の実施形態のすべては、本発明の保護範囲に属する。
背景技術に述べたように、半導体装置を製造する際に、必要な微小機構と装置を形成するため、半導体基板において複数のトレンチを形成する必要がある。従来の製造プロセスでは、連続エッチングし、かつ異なる形状のトレンチを直接に連通させて、必要な複数のトレンチ構造を形成する。例えば、深いトレンチとトレンチ配列が連通される複数のトレンチ構造を製造する際に、従来の方法では、図1(a)に示すように、まず深いトレンチをエッチングし、そして、図1(b)に示すように、直接に深いトレンチ側に引き続きトレンチ配列をエッチングし、かつ深いトレンチとトレンチ配列を連通させて必要な複数のトレンチ構造を形成する。しかしながら、複数のトレンチ構造は複雑なトレンチとチャンバーにより構成されるので、従来の製造プロセスでは、得られたトレンチの側壁又はトレンチの周りの他の膜層が断裂又は脱落して、後続の装置の製造プロセスを行ない難くなることがある。特に、底部が連通したチャンバーを形成し上部がそれぞれ分離するトレンチ配列の場合は、当該トレンチ配列の構造自身を十分に安定することが難しいので、当該トレンチ配列を含む複数のトレンチ構造は、更に膜層が断裂又は脱落しがちになる。よって、製造プロセスをどのように調整してこの課題を解決するかが装置製造の難点となっている。
前記課題を解決するため、本発明は従来のプロセスを改良し、複数のトレンチ構造の新しい製造プロセスを提供し、形成されたトレンチ構造の安定性を上げることができ、製品の良品率を効果的に上げることができる。以下、図面を参照しつつ前記プロセスを詳細に説明する。
図2は本発明の一実施形態による複数のトレンチ構造の製造方法のフローチャット模式図であり、図3(a)〜図3(d)は、前記実施形態における各ステップを完成して得られた構造の断面模式図である。図2と図3(a)〜図3(d)を参照して、前記複数のトレンチ構造の製造方法は以下のステップを含む。
ステップS100、図3(a)に示すように、半導体基板において、異方性エッチングを行って、縦方向のトレンチ100を形成する。その内、半導体基板はシリコン基板を選ぶことができる。好ましくは、異方性エッチングは反応性イオンエッチングを採用して、反応性イオンエッチングはドライエッチングの一種類であり、口径が比較的小さく、垂直性がよく、深さと幅が比較的大きい縦方向のトレンチ100を形成しやすい。
ステップS200、図3(b)に示すように、前記縦方向のトレンチ100が形成された半導体基板において第一エピタキシャル層110を成長させ、前記第一エピタキシャル層110が前記縦方向のトレンチ100の上部を覆って、密閉構造を形成する。
発明者が研究で分かったように、従来のエッチング技術では、異なる構造のトレンチを連続してエッチングするので、トレンチ配列は、縦方向のトレンチがエッチングされた半導体基板において、引き続きエッチングされるので、トレンチがエッチングされた基板の表面には一定の欠陥があり、当該欠陥がある基板材料において、引き続きエッチングすると、より多くの欠陥を生じがちで、元の欠陥を広げ、かつトレンチがエッチングされた基板構造が安定性が不足となり、それに加えて、トレンチ配列の構造自身が比較的複雑で、安定性が不足となり、かつ欠陥が比較的多い構造において引き続きエッチングして、ウェットドライプロセスを経た後、膜層が断裂又は脱落しがちになる。よって、本発明は第一エピタキシャル層110を成長することによって比較的安定な密閉構造が得られ、かつ新しくエピタキシャル成長した材料の表面は平坦で、欠陥が比較的少ない。当該安定な密閉構造を基に引き続きトレンチ配列をエッチングすることで、後続のエッチング構造の安定性を保証できる。
その内、前記第一エピタキシャル層110の成長は、低圧化学気相成長法を採用することが好ましく、成長ガスはSiH2Cl2、SiHCl3又はSiCl4であることが好ましく、成長温度は1100℃〜1150℃であることが好ましい。安定な密閉構造を形成するために、第一エピタキシャル層110の成長厚さは4〜10μm、例えば6μmであることが好ましい。エピタキシャル成長のスピードと時間を制御することによって、エピタキシャル層の厚さを精確に制御することができる。
ステップS300、図3(c)に示すように、前記密閉構造において、異方性エッチングと等方性エッチングとを行って、トレンチ配列120を形成し、かつ前記トレンチ配列120と前記縦方向のトレンチ100とを連通させる。前記トレンチ配列120と前記縦方向のトレンチ100との連通を保証するため、前記トレンチ配列120のエッチングの深さは第一エピタキシャル層110の成長厚さより大きい。その内、前記トレンチ配列120は複数のトレンチ又は貫通孔を備え、前記複数のトレンチ又は貫通孔の上部はそれぞれ分離し、下部は相互に連通したチャンバーを形成する。
好ましくは、前記密閉構造においてまず異方性エッチングを行って複数の貫通孔又はトレンチを形成する。そして、前記複数の貫通孔又はトレンチに対し等方性エッチングを行って、隣接する貫通孔又は隣接するトレンチの下部を相互に連通させたチャンバーを形成する。前記複数の貫通孔又はトレンチは装置設計の需要によりほぼ等間隔で配列される。説明すべきは、前記複数の貫通孔又はトレンチの数、形状(例えば、円形又は直方形)と具体的な配列方式は限られたものではなく、当業者が形成しようとするチャンバーの領域の形状、大きさ及びエッチングの条件などによって選択することができる。
好ましくは、前記異方性エッチングと前記等方性エッチングは、共に反応性イオンエッチングを採用する。このステップにおいて、異方性エッチングの形状保持が悪いという特徴(これは通常のエッチングでできる限り避けたいことである)を利用して、隣接する貫通孔又はトレンチの底部との間のシリコンを等方性エッチングの作用でほぼなくして、隣接する貫通孔又はトレンチを連通したチャンバーを形成することができる。具体的には、当該実施形態において、好ましくは、引き続き底部へのエッチングを行うとき、反応性イオンエッチングのプロセスの条件を制御し、異方性エッチングから等方性エッチング(その内、化学反応性エッチングを主として、物理的エッチングのスピードが比較的小さい)へと変えさせたので、貫通孔又はトレンチの底部との間のシリコン基板がエッチングで無くなったまで、前記複数の貫通孔又はトレンチの底部は比較的速いスピートで横方向にエッチングすることによって、各貫通孔又はトレンチとの間にそれらの底部を相互に連通して形成されたチャンバーを形成させる。その内、チャンバーの具体的な形状とサイズも限られたものではない。
ステップS400、図3(d)に示すように、第二エピタキシャル層130を成長させてトレンチ配列120を覆って、密閉の複数のトレンチ構造を形成する。その内、第二エピタキシャル層130の成長は低圧化学気相成長法を採用することが好ましく、成長ガスはSiH2Cl2、SiHCl3又はSiCl4であることが好ましく、成長温度を1100℃〜1150℃に設定することが好ましい。
この実施形態において、第一、第二エピタキシャル層は基本的に構造の表面に成長する。即ち、エピタキシャルが成長する際に、基本的に縦方向のトレンチ100、トレンチ配列120においてエピタキシャル層を成長することがない。よって、エピタキシャル層のエピタキシャル表面(即ち、エピタキシャル層の上表面)は比較的平坦で、エピタキシャル層においてまた複雑なエッチングプロセスを行う又は更に他の装置を製造することに有利である。
エピタキシャル成長の条件を制御することによって上述したエピタキシャルの成長要求を満たすことができる。好ましい実施形態において、エピタキシャルの反応ガスとして、SiH2Cl2、SiHCl3又はSiCl4を選択し、エピタキシャルの成長温度を1100℃〜1150℃(例えば、1135℃)に設定する。これによって、エピタキシャルで成長されたエピタキシャル層のエピタキシャル表面の平面度は、1000オングストローム以内に達することができる。
説明すべきは、前記実施形態においてシリコン基板を例としてその中に複数のトレンチを形成する方法を説明したが、当業者は前記教示と示唆に基づき、前記方法の基本的な原理をその他の半導体基板に適用して複数のトレンチ構造、例えば、ゲルマニウム基板、多結晶シリコン基板、GaN半導体基板等、を形成することができる。
実験対比を経て、従来技術に対し、本発明による複数のトレンチ構造の製造方法は、エピタキシャル層を成長させることによって、複数のトレンチ構造の製造における安定性、頑丈性を保持させ、後続のウェットクリーニングプロセスの高速スピン乾燥を経て、膜層の断裂又は脱落の発生をなくし、製品の良品率が大幅に上げられている。
開示された実施形態の前記説明で、当業者は本発明を実現又は使用することができる。これらの実施形態への複数の修正は、当業者にとって自明であり、本文における定義付けた一般的原理は、本発明の趣旨を逸脱しない限りにおいて、他の実施形態で実現することができる。よって、本発明は、本文に示されたこれらの実施形態に限定されるものではなく、本文に開示された原理と新規特徴と一致する最大の範囲にある。
100 縦方向のトレンチ
110 第一エピタキシャル層
120 トレンチ配列
130 第二エピタキシャル層
110 第一エピタキシャル層
120 トレンチ配列
130 第二エピタキシャル層
Claims (9)
- 複数のトレンチ構造の製造方法であって、
ステップ1:半導体基板において異方性エッチングを行って、縦方向のトレンチを形成し、
ステップ2:前記縦方向のトレンチが形成された半導体基板において第一エピタキシャル層を成長させ、前記第一エピタキシャル層が前記縦方向のトレンチの上部を覆って、密閉構造を形成し、
ステップ3:前記密閉構造において、異方性エッチングと等方性エッチングとを行って、トレンチ配列を形成し、且つ前記トレンチ配列と前記縦方向のトレンチとを連通させ、前記トレンチ配列は、複数のトレンチ又は貫通孔を含み、前記複数のトレンチ又は貫通孔の上部がそれぞれ分離し、下部が相互に連通したチャンバーを形成し、
ステップ4:第二エピタキシャル層を成長させて前記トレンチ配列を覆って、密閉した複数のトレンチ構造を形成するステップを含む
ことを特徴とする複数のトレンチ構造の製造方法。 - 前記半導体基板はシリコン基板であることを特徴とする請求項1に記載の複数のトレンチ構造の製造方法。
- 前記第一エピタキシャル層の成長厚さは4〜10μmであることを特徴とする請求項1に記載の複数のトレンチ構造の製造方法。
- 前記第一、第二エピタキシャル層の成長は、低圧化学気相成長法を採用することを特徴とする請求項1に記載の複数のトレンチ構造の製造方法。
- 前記第一、第二エピタキシャル層の成長温度は1100℃〜1150℃に設定されることを特徴とする請求項1に記載の複数のトレンチ構造の製造方法。
- 前記第一、第二エピタキシャル層の成長ガスはSiH2Cl2、SiHCl3又はSiCl4であることを特徴とする請求項1に記載の複数のトレンチ構造の製造方法。
- ステップ3では、前記密閉構造において、まず異方性エッチングを行って複数の貫通孔又はトレンチを形成し、それから、前記複数の貫通孔又はトレンチに対し等方性エッチングを行って隣接する貫通孔又は隣接するトレンチの下部を相互に連通させたチャンバーを形成することを特徴とする請求項1に記載の複数のトレンチ構造の製造方法。
- 前記複数の貫通孔又はトレンチは、ほぼ等間隔で配列されることを特徴とする請求項1に記載の複数のトレンチ構造の製造方法。
- 前記異方性エッチングと前記等方性エッチングは、共に反応性イオンエッチングを採用することを特徴とする請求項1に記載の複数のトレンチ構造の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210325243.3A CN103681233B (zh) | 2012-09-05 | 2012-09-05 | 一种多沟槽结构的制作方法 |
CN201210325243.3 | 2012-09-05 | ||
PCT/CN2013/081793 WO2014036884A1 (zh) | 2012-09-05 | 2013-08-19 | 一种多沟槽结构的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015527743A true JP2015527743A (ja) | 2015-09-17 |
Family
ID=50236519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015527775A Pending JP2015527743A (ja) | 2012-09-05 | 2013-08-19 | 複数のトレンチ構造の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20150175409A1 (ja) |
EP (1) | EP2894658A4 (ja) |
JP (1) | JP2015527743A (ja) |
CN (1) | CN103681233B (ja) |
WO (1) | WO2014036884A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105174203B (zh) * | 2014-05-28 | 2016-09-28 | 无锡华润上华半导体有限公司 | 基于mems的传感器的制作方法 |
DE102016217123B4 (de) | 2016-09-08 | 2019-04-18 | Robert Bosch Gmbh | Verfahren zum Herstellen eines mikromechanischen Bauteils und mikromechanisches Bauteil |
CN109205549A (zh) * | 2017-07-03 | 2019-01-15 | 无锡华润上华科技有限公司 | 双空腔结构的制备方法 |
DE102020211554B3 (de) | 2020-09-15 | 2021-09-30 | Robert Bosch Gesellschaft mit beschränkter Haftung | Herstellungsverfahren für ein mikromechanisches Bauteil |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236458A (ja) * | 1995-02-24 | 1996-09-13 | Sumitomo Sitix Corp | 半導体基板の製造方法 |
JP2006075981A (ja) * | 2004-09-08 | 2006-03-23 | Robert Bosch Gmbh | トレンチされたキャビティを有するセンサエレメント |
JP2006148017A (ja) * | 2004-11-24 | 2006-06-08 | Toyota Motor Corp | 半導体装置とその製造方法 |
JP2006524138A (ja) * | 2002-12-23 | 2006-10-26 | フリースケール セミコンダクター インコーポレイテッド | エピタキシによって半導体デバイスを形成する方法 |
JP2007273993A (ja) * | 1999-08-31 | 2007-10-18 | Toshiba Corp | 半導体基板の製造方法 |
JP2010199133A (ja) * | 2009-02-23 | 2010-09-09 | Yamaha Corp | Memsの製造方法、mems |
JP2011108919A (ja) * | 2009-11-19 | 2011-06-02 | Fuji Electric Systems Co Ltd | Son半導体基板の製造方法 |
US7998776B1 (en) * | 2010-06-10 | 2011-08-16 | Memsensing Microsystems Technology Co., Ltd. | Methods for manufacturing MEMS sensor and thin film thereof with improved etching process |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1043770B1 (en) * | 1999-04-09 | 2006-03-01 | STMicroelectronics S.r.l. | Formation of buried cavities in a monocrystalline semiconductor wafer and a wafer |
AU2001241108A1 (en) * | 2000-03-14 | 2001-09-24 | Toyoda Gosei Co. Ltd. | Production method of iii nitride compound semiconductor and iii nitride compoundsemiconductor element |
KR100621884B1 (ko) * | 2004-02-09 | 2006-09-14 | 삼성전자주식회사 | 보이드를 갖는 트렌치 구조 및 이를 포함하는 인덕터 |
US8130986B2 (en) * | 2006-01-23 | 2012-03-06 | The Regents Of The University Of Michigan | Trapped fluid microsystems for acoustic sensing |
JP4742972B2 (ja) * | 2006-04-27 | 2011-08-10 | オムロン株式会社 | マイクロフォンの製造方法 |
US7910451B2 (en) * | 2008-04-04 | 2011-03-22 | International Business Machines Corporation | Simultaneous buried strap and buried contact via formation for SOI deep trench capacitor |
WO2011146846A2 (en) * | 2010-05-21 | 2011-11-24 | Sand9, Inc. | Micromechanical membranes and related structures and methods |
CN102625224B (zh) * | 2012-03-31 | 2015-07-01 | 歌尔声学股份有限公司 | 一种电容式硅微麦克风与集成电路单片集成的方法及芯片 |
-
2012
- 2012-09-05 CN CN201210325243.3A patent/CN103681233B/zh active Active
-
2013
- 2013-08-19 JP JP2015527775A patent/JP2015527743A/ja active Pending
- 2013-08-19 EP EP13834518.6A patent/EP2894658A4/en not_active Withdrawn
- 2013-08-19 US US14/411,989 patent/US20150175409A1/en not_active Abandoned
- 2013-08-19 WO PCT/CN2013/081793 patent/WO2014036884A1/zh active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236458A (ja) * | 1995-02-24 | 1996-09-13 | Sumitomo Sitix Corp | 半導体基板の製造方法 |
JP2007273993A (ja) * | 1999-08-31 | 2007-10-18 | Toshiba Corp | 半導体基板の製造方法 |
JP2006524138A (ja) * | 2002-12-23 | 2006-10-26 | フリースケール セミコンダクター インコーポレイテッド | エピタキシによって半導体デバイスを形成する方法 |
JP2006075981A (ja) * | 2004-09-08 | 2006-03-23 | Robert Bosch Gmbh | トレンチされたキャビティを有するセンサエレメント |
JP2006148017A (ja) * | 2004-11-24 | 2006-06-08 | Toyota Motor Corp | 半導体装置とその製造方法 |
JP2010199133A (ja) * | 2009-02-23 | 2010-09-09 | Yamaha Corp | Memsの製造方法、mems |
JP2011108919A (ja) * | 2009-11-19 | 2011-06-02 | Fuji Electric Systems Co Ltd | Son半導体基板の製造方法 |
US7998776B1 (en) * | 2010-06-10 | 2011-08-16 | Memsensing Microsystems Technology Co., Ltd. | Methods for manufacturing MEMS sensor and thin film thereof with improved etching process |
Also Published As
Publication number | Publication date |
---|---|
CN103681233B (zh) | 2016-06-15 |
EP2894658A1 (en) | 2015-07-15 |
US20150175409A1 (en) | 2015-06-25 |
EP2894658A4 (en) | 2016-05-25 |
CN103681233A (zh) | 2014-03-26 |
WO2014036884A1 (zh) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5705990B2 (ja) | 3次元構造のメモリ素子を製造する方法 | |
JP5222399B2 (ja) | 基板背面からアクセスされる、マイクロメカニカル技術によるメンブラン構造体の製造方法 | |
US8344466B2 (en) | Process for manufacturing MEMS devices having buried cavities and MEMS device obtained thereby | |
KR100968328B1 (ko) | 실리콘-게르마늄 에피택셜 성장에서의 수율 향상 | |
JP2015527743A (ja) | 複数のトレンチ構造の製造方法 | |
JP5690406B2 (ja) | 3次元構造のメモリ素子を製造する方法 | |
US9583605B2 (en) | Method of forming a trench in a semiconductor device | |
CN109585291A (zh) | 半导体结构的形成方法 | |
CN102117763A (zh) | 获得倾斜沟槽结构或改变沟槽结构倾斜角的制作工艺方法 | |
US9570562B1 (en) | Method of planarizing polysilicon gate | |
CN103578968A (zh) | 全面式硅外延工艺光刻对准标记的结构及制作方法 | |
JP2014120729A (ja) | 半導体基板の製造方法および半導体装置 | |
CN104377123B (zh) | 成长低应力igbt沟槽型栅极的方法 | |
CN112687695A (zh) | 一种三维存储器的制造方法 | |
JP4794425B2 (ja) | 半導体装置及びその製造方法 | |
US20200216307A1 (en) | Method for manufacturing dual-cavity structure, and dual-cavity structure | |
WO2019034028A1 (zh) | 一种基于深槽腐蚀的空腔形成方法 | |
CN102082110A (zh) | 获得倾斜沟槽结构或改变沟槽结构倾斜角的方法 | |
CN107337174B (zh) | 一种多晶硅振膜结构的制作方法 | |
CN105244259A (zh) | 一种多重图形化掩膜层的结构及制作方法 | |
US8455363B2 (en) | Method for adjusting trench depth of substrate | |
JP2008100347A (ja) | モノリシック集積回路を有するマイクロメカニカルエレメント、ならびにエレメントの製造方法 | |
CN106024719B (zh) | 一种金属钨的沉积方法 | |
CN104900525A (zh) | 半导体元件及其制造方法以及半导体层的结构 | |
CN104163398A (zh) | 半导体器件中深槽的填充结构及其填充方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170207 |