JP4647020B2 - 窒化物半導体の微細構造の製造方法 - Google Patents

窒化物半導体の微細構造の製造方法 Download PDF

Info

Publication number
JP4647020B2
JP4647020B2 JP2009178421A JP2009178421A JP4647020B2 JP 4647020 B2 JP4647020 B2 JP 4647020B2 JP 2009178421 A JP2009178421 A JP 2009178421A JP 2009178421 A JP2009178421 A JP 2009178421A JP 4647020 B2 JP4647020 B2 JP 4647020B2
Authority
JP
Japan
Prior art keywords
heat treatment
nitride semiconductor
plane
treatment step
pores
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009178421A
Other languages
English (en)
Other versions
JP2011035078A (ja
Inventor
祥一 川島
毅士 川島
靖浩 長友
勝之 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009178421A priority Critical patent/JP4647020B2/ja
Priority to PCT/JP2010/004768 priority patent/WO2011013354A2/en
Priority to US13/002,627 priority patent/US8791025B2/en
Publication of JP2011035078A publication Critical patent/JP2011035078A/ja
Application granted granted Critical
Publication of JP4647020B2 publication Critical patent/JP4647020B2/ja
Priority to US14/336,978 priority patent/US9437684B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/11—Comprising a photonic bandgap structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2095—Methods of obtaining the confinement using melting or mass transport
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

本発明は、窒化物半導体の微細構造の製造方法に関するものである。特に、窒化物半導体内部に微細な構造を形成する製造方法に関するものであって、フォトニック結晶を用いた発光素子などの製造方法に利用される技術に関する。
フォトニック結晶は、光の波長以下の周期で屈折率が変調した微細構造である。
中でも、可視域で機能するフォトニック結晶は、大きさが数十〜百数十ｎｍオーダーの複数の微細空孔で構成される。
そのフォトニック結晶が、半導体内部に埋め込まれた構造である場合、高度な製造技術が必要となる。
その一方で、埋め込まれたフォトニック結晶を挟持している半導体層に、他の半導体層や電極を積層することが可能となるため、積層方向に電流注入が可能なフォトニック結晶光デバイスが実現できるという利点がある。
特許文献１には、マストランスポート現象を利用し、窒化物半導体内部に微細空孔を形成する技術が開示されており、窒化物半導体のフォトニック結晶面発光レーザの作製法も開示されている。
その具体的な手法は以下のとおりである。
まず、ＥＢリソグラフィとドライエッチングにより、窒化物半導体の表面に孔を形成する。
ドライエッチングの際には、ＳｉＯ2ハードマスクを使用している。
次に、上記孔を形成した後、ハードマスクを除去し、窒素を含む雰囲気下において１０００℃で熱処理する。
その結果、表面原子のマストランスポートが生じ、最終的に、孔の上部が塞がり空孔が形成される。
そして、フォトニック結晶の上に、活性層を含むレーザ構造をエピタキシャル成長させ、窒化物半導体の面発光レーザを作製している。
特開２００４−１１１７６６号公報（第５の実施例、図１１）
フォトニック結晶の光学特性は、孔のサイズと形状に依存する。
設計通りの特性をもつフォトニック結晶デバイスを得るには、精度良く孔のサイズと形状を制御する必要がある。
すなわち、製造工程のなかで、孔のサイズが大きく変動するようでは、良好な光学特性をもつフォトニック結晶を得ることは難しい。
半導体表面に孔を形成するエッチング工程での半導体エッチング技術は確立されたものであり、この製造工程においては孔のサイズや面内のばらつきは精度良く制御することができる。
しかしながら、特許文献１に開示されている手法では、半導体表面に孔を形成するエッチング工程に続く熱処理工程後において、孔のサイズが熱処理工程前の孔のサイズよりも大きくなるという課題を有している。
そこで、本発明は、半導体のエッチング工程で精密に制御して形成した孔のサイズを、熱処理工程を施した後においても大きく変動させることなく、半導体の内部に空孔を含む微細構造の形成が可能となる窒化物半導体の微細構造の製造方法の提供を目的とする。
本発明は、つぎのように構成した窒化物半導体の微細構造の製造方法を提供するものである。
本発明の窒化物半導体の微細構造の製造方法は、
前記窒化物半導体の主面に形成された細孔と、該細孔を除く該窒化物半導体の主面を覆う熱処理用マスクと、を備えた半導体構造を用意する工程と、
前記半導体構造を用意する工程の後に、前記半導体構造を窒素元素を含む雰囲気下で熱処理し、前記細孔の側壁の少なくとも一部に前記窒化物半導体の結晶面を形成する第一熱処理工程と、
前記第一熱処理工程の後に、前記熱処理用マスクを除去する工程と、
前記熱処理用マスクを除去する工程の後に、前記半導体構造を窒素元素を含む雰囲気下で熱処理し、前記側壁に結晶面が形成された前記細孔の上部を窒化物半導体で塞ぐ第二熱処理工程と、を有することを特徴とする。
本発明によれば、半導体のエッチング工程で精密に制御して形成した孔のサイズを、熱処理工程を施した後においても大きく変動させることなく、半導体の内部に空孔を含む微細構造の形成が可能となる窒化物半導体の微細構造の製造方法を実現することができる。
実施形態１の窒化物半導体の微細構造の製造方法を説明する図である。 実施形態１における製造方法により形成された空孔の透視図である。 実施形態３における製造工程の例を説明する断面図である。 実施形態３における正方格子状に配列された開口部を含むエッチングマスクの上面図である。 実施形態３における製造工程の変形例を説明する断面図である。 実施形態４における第一熱処理工程前後の細孔の上面図である。 実施例１における製造方法の一例を説明する断面図である。 実施例１における面発光レーザの空孔付近の電流の流れを説明する断面図である。 実施例２における製造方法の一例を説明する断面図である。 実施例３における面発光レーザの一例を説明する断面図である。 実施例４における面発光レーザの一例を説明する断面図である。
つぎに、本発明の実施形態における窒化物半導体の微細構造の製造方法について説明する。
［実施形態１］
図１を用いて、本発明を適用した実施形態１における窒化物半導体の微細構造の製造方法を説明する。
（窒化物半導体層の結晶成長工程）
まず、基板上に窒化物半導体層を形成する工程である窒化物半導体層の結晶成長工程について説明する。
図１（ａ）に示すように、基板１０１上に窒化物半導体である第一窒化物半導体層１０２が積層される。
基板１０１は、例えば、六方晶であり、より具体的には、ＧａＮ、サファイア、ＳｉＣのいずれかであることが好ましい。
第一窒化物半導体層１０２は、例えば、ＡｌＮ、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ、ＩｎＮのいずれかの窒化物半導体である。
なお、本実施形態１においては、基板１０１はＧａＮ基板、第一窒化物半導体層１０１はＧａＮである。
第一窒化物半導体層１０２は、基板１０１上に、例えば有機金属気層成長（ＭＯＶＰＥ）法によって成長される。なお、本実施形態においては、第一窒化物半導体層１０２の主面１０３は（０００１）面である。
（エッチングマスクの形成工程）
つぎに、エッチングマスクの形成工程について説明する。
図１（ｂ）は、図１（ａ）の工程に続いて、第一窒化物半導体層１０２の主面１０３に細孔１０４を形成するためのエッチングマスク１０５を形成する工程を説明する図である。
以下、図１（ｂ）の工程を順に説明する。
第一窒化物半導体層１０２の主面１０３に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によってエッチングマスク１０５の材料を成膜する。
エッチングマスク１０５の材料は、例えば、加工が容易な、酸化シリコン、窒化シリコン、酸窒化シリコンのいずれかであることが好ましい。
なお、本実施形態において、エッチングマスク１０５の材料は、酸化シリコンである。
また、エッチングマスクの成膜手法は、スパッタや電子ビーム蒸着であっても良い。
続いて、エッチングマスク１０５に、開口部１０６を形成する。開口部１０６の形成は、フォトリソグラフィとエッチングを用いる。
なお、リソグラフィは、電子ビームリソグラフィ、または、ナノインプリントリソグラフィであっても良い。
開口部１０６のエッチングは、ウェットエッチング、またはドライエッチングのどちらでも良いが、開口部１０６のサイズ制御性を良くするためには、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）によるドライエッチングが好ましい。
なお、本実施形態における開口部１０６は、直径１μｍの円形である。
（細孔の形成工程）
つぎに、細孔の形成工程について説明する。
図１（ｃ）は、図１（ｂ）の工程に続いて、第一窒化物半導体層１０２をエッチングし、細孔１０４を形成する工程を説明する図である。
細孔１０４を形成する工程は、ウェットエッチング、または、ドライエッチングのどちらでも良いが、細孔１０４のサイズの制御性を良くするためには、ＩＣＰによるドライエッチングであることが好ましい。
細孔１０４を形成するためのドライエッチング工程に使用するプラズマ組成は、例えば、Ｃｌ、Ｂｒ、Ｉのいずれかの元素を含む。
より具体的には、Ｃｌ2、ＢＣｌ3、ＨＢｒ、ＨＩ、ＨＣｌのいずれかのガスと、Ｈｅ、Ａｒ、Ｘｅ、Ｎ2のいずれかのガスとの混合ガスプラズマであることが好ましい。
図１（ａ）から図１（ｃ）までの工程により、第一窒化物半導体層１０２の主面１０３に形成された細孔１０４と、細孔１０４が形成された場所以外の第一窒化物半導体１０２の主面１０３に設けられたマスクとを有する半導体構造１００が用意できる。
なお、本実施形態における細孔１０４は、上部が直径１μｍの円形であり、深さは２．５μｍである。
（第一熱処理工程）
つぎに、図１（ｄ）に示した熱処理工程について説明する。
以下ではこの熱処理工程を、第一熱処理工程として説明する。
図１（ｄ）は、図１（ｃ）の工程に続いて、半導体構造１００を、Ｖ族である窒素元素を含む雰囲気下で熱処理する第一熱処理工程を説明する図である。
図１（ｄ）の工程では、細孔１０４の側壁１０７にマストランスポートを生じさせ、側壁１０７の少なくとも一部に、第一窒化物半導体層１０２を構成する窒化物半導体の結晶面１０９を形成する。
なお、マストランスポートとは、熱エネルギーによって原子が表面から脱離し、輸送された後、表面エネルギーが小さくなる位置で最吸着する現象である。半導体の組成を保ちつつ、表面形状を変化させることや、結晶面を形成させることが可能である。
（第一熱処理工程の雰囲気）
つぎに、第一熱処理工程の雰囲気について説明する。
第一熱処理工程は、Ｖ族である窒素元素を雰囲気下で行われ、例えば、Ｎ2、またはＮＨ3を含む雰囲気下で行われる。
Ｖ族雰囲気下で熱処理を行う理由は、ＩＩＩ族元素よりもＶ族元素の方が脱離しやすいためであり、Ｖ族元素を供給した雰囲気下で熱処理することで、第一窒化物半導体層１０２からのＶ族元素の減少を防いでいる。
（第一熱処理工程による結晶面形成）
つぎに、第一熱処理工程による結晶面形成について説明する。
本実施形態では、第一窒化物半導体層１０２の主面１０３が（０００１）面であるため、第一熱処理工程後の側壁１０７には、つぎの（１−１０ｎ（但し、ｎは０から４までの整数））面のいずれかの面が形成される。
すなわち、第一熱処理工程後の側壁１０７には、主面１０３に対して垂直な（１−１００）面、と等価な結晶面１０９が形成される。
または、約６２度傾斜した（１−１０１）面、約４３度傾斜した（１−１０２）面、約３２度傾斜した（１−１０３）面、約２５度傾斜した（１−１０４）面、と等価ないずれかの結晶面１０９が形成される。
なお、第一窒化物半導体層１０２の主面１０３が（１−１００）面であるとき、側壁１０７には（０００１）面、と等価な結晶面１０９が形成される。
または、つぎの（１−１０ｎ（但し、ｎは１から４までの整数））面のいずれかの面が形成される。
すなわち、（１−１０１）面、（１−１０２）面、（１−１０３）面、（１−１０４）面、と等価ないずれかの結晶面１０９が形成される。
また、第一熱処理工程において、結晶面１０９が形成されることは、細孔１０４表面の結晶性を改善する働きがあるということである。
例えば、ドライエッチングによって細孔１０４を形成した際、プラズマ中のイオン衝撃により細孔１０４の表面には、原子レベルの欠陥が多数生成される。
しかし、マストランスポートによって結晶面１０９が形成される際、それら欠陥が修復されるように原子が再配列され、その結果、熱処理を行う前よりも、結晶性の良い表面が得られる。
また、第一熱処理工程のマストランスポートによって、主面１０３に対して垂直な結晶面１０９が形成されるのであれば、ドライエッチングによって形成した細孔１０４の整形にも利用できる。
すなわち、ドライエッチングの際は、プラズマのイオン引き込み電圧を下げて、側壁１０７の垂直性を犠牲にし、イオン衝撃による欠陥生成を抑制させる。
その次に、第一熱処理工程により、側壁１０７の垂直性をだし、同時に、表面の欠陥修復を行うことで、細孔１０４の垂直性と側壁１０７の結晶性を、ドライエッチング直後の状態よりも良い状態にできる。
（第一熱処理工程における熱処理用マスクの機能）
つぎに、第一熱処理工程における熱処理用マスクの機能について説明する。
図１（ｄ）に示した第一熱処理工程においては、細孔１０４以外の第一窒化物半導体層１０２の主面１０３が、熱処理用マスク１０８で覆われている。
これは、過剰にマストランスポートが生じることによって、細孔１０４のサイズが大きく変動することを抑制するためである。
すなわち、細孔１０４以外の第一窒化物半導体層１０２の主面１０３を熱処理用マスク１０８で覆わなければ、第一窒化物半導体層１０２表面で脱離した原子が、細孔１０４の内部に入り込んだ後、側壁１０７に吸着する。
その結果、細孔１０４の孔径または深さが小さくなる。
本実施形態においては、開口部１０６の直径１μｍに対して、第一熱処理工程後の細孔１０４の孔径（対向する側壁面の間隔）は、ほぼ変わらず約１μｍであった。
また、本実施形態では、細孔１０４を除く該窒化物半導体の主面を覆う熱処理用マスク１０８は、細孔１０４を形成する際に使用したエッチングマスク１０５を用いている。
しかし、細孔１０４の形成後、エッチングマスク１０５を一度除去し、過剰なマストランスポートを抑制したい領域だけに、熱処理用マスク１０８をパターニングしても良い。
その際、熱処理用マスク１０８は、例えば、フォトリソグラフィとエッチングによって形成する。
（熱処理用マスクの材料）
つぎに、熱処理用マスク１０８を構成する材料について説明する。
熱処理用マスク１０８の材料の融点は、第一熱処理工程の温度よりも高いことが好ましい。その結果、熱処理用マスク１０８の材料が、第一窒化物半導体層１０２内に拡散することを抑えられる。
熱処理用マスク１０８の材料は、例えば、半導体酸化物、または金属酸化物であることが好ましい。
例えば、熱処理用マスク１０８は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウムのいずれかであることが好ましい。
本実施形態において、熱処理用マスク１０８は酸化シリコンである。
（熱処理用マスクの除去工程）
つぎに、熱処理用マスクの除去工程について説明する。
図１（ｅ）は、図１（ｄ）の工程に続いて、熱処理用マスク１０８を除去する工程を説明する図である。
除去方法は、ウェットエッチングが、第一窒化物半導体層１０２の表面に物理的損傷を与えないという点で好ましい。
（第二熱処理工程）
つぎに、第二熱処理工程について説明する。
図１（ｆ）は、図１（ｅ）の工程に続いて半導体層内部に空孔を形成する工程を説明する図である。
すなわち、半導体構造１００を、Ｖ族である窒素元素を含む雰囲気下で熱処理する。
これにより、細孔１０４の上部を第二窒化物半導体層１１１で塞ぎ、第一窒化物半導体層１０２と第二窒化物半導体層１１１が積層された半導体層内部に空孔１１０を形成する工程を説明する図である。
なお、本実施形態では、第二窒化物半導体層１１１はＧａＮであり、第一窒化物半導体層１０２と同じ組成である。以下、図１（ｆ）の熱処理を第二熱処理工程とする。
第一熱処理工程では、熱処理用マスク１０８を用いたが、第二熱処理工程では熱処理用マスク１０８は使用しないという点で異なる。
（第二熱処理工程の雰囲気）
つぎに、第二熱処理工程の雰囲気について説明する。
第二熱処理工程は、Ｖ族元素である窒素元素を含む雰囲気下、例えば、Ｎ2、またはＮＨ3を含む雰囲気下で行われるが、それらに加えて、ＩＩＩ族元素を含む雰囲気下で行うことが好ましい。
窒素元素を含む雰囲気、または、窒素元素を含む雰囲気に加えてＩＩＩ族元素を含む雰囲気下として、つぎのような雰囲気下で行う。
例えば、第二窒化物半導体層１１１がＡｌＧａＮのとき、Ｎ2とＮＨ3、それらに加えてＴＭＡ（トリメチルアルミニウム）とＴＭＧ（トリメチルガリウム）を含む雰囲気下で行う。
また、例えば、第二窒化物半導体層１１１がＩｎＧａＮであるとき、第二熱処理工程は、Ｎ2とＮＨ3、それらに加えてＴＭＧとＴＭＩ（トリメチルインジウム）を含む雰囲気下である。
本実施形態では、第二窒化物半導体層１１１がＧａＮであるので、第二熱処理工程は、Ｎ2とＮＨ3、それらに加えてＴＭＧを含む雰囲気下で行う。
（第二熱処理工程における第一熱処理工程で形成した結晶面の効果）
つぎに、第二熱処理工程における第一熱処理工程で形成した結晶面の効果について説明する。
第二熱処理工程において、Ｖ族元素とＩＩＩ族元素の両方を含む雰囲気で熱処理することは、結晶成長工程に同等である。
この第二熱処理工程では、第一熱処理工程において、側壁１０７に形成した結晶面１０９が効果的に機能する。
すなわち、側壁１０７には、結晶面１０９が形成されているため、結晶成長速度を制御することが可能である。
例えば、側壁１０７に形成された結晶面１０９が（１−１００）面である状態で、第二熱処理工程において（０００１）面や（１−１０１）面よりも（１−１００）面の成長速度が遅い条件で熱処理した場合、つぎのように細孔を塞ぐことができる。
すなわち、細孔１０４の孔径（対向する側壁面の間隔）を大きく変動させることなく、細孔１０４の上部を第二半導体１１１で塞ぐことが可能である。
本実施形態においては、細孔１０４上部の直径１μｍに対して、第二熱処理工程後の細孔１０４の孔径（対向する側壁面の間隔）は、１μｍ以下の約９００ｎｍであり、１０％程度の変動に抑えられている。
また、例えば、側壁１０７に形成された結晶面１０９が（１−１０１）面である状態で、第二熱処理工程において（０００１）面や（１−１００）面よりも（１−１０１）面の成長が遅い条件で熱処理した場合においても、つぎのように細孔を塞ぐことができる。
すなわち、細孔１０４の深さを大きく変動させることなく、細孔１０４の上部を第二半導体１１１で塞ぐことが可能である。
なお、本実施形態においては、細孔１０４上部の直径は１μｍであるが、細孔１０４の上部を塞ぐには、細孔１０４の深さがアスペクト比２以上となるような深さであることが好ましい。
また、細孔１０４上部の直径が３００ｎｍ以下であれば、細孔１０４の深さはアスペクト比が２以下でも、細孔１０４の上部を塞ぐことが可能である。
また、第二熱処理工程前後で細孔１０４の孔径（対向する側壁面の間隔）の変動量を小さくするには、第二熱処理工程前の細孔１０４上部の直径が１５０ｎｍ以下であることが好ましい。
成長速度の制御は、主に雰囲気の温度パラメータを最適化することで行い、特に、本実施形態では、第一窒化物半導体層１０２と第二窒化物半導体層１１１が同じ組成であるため、温度最適化は任意にできる。
（第二熱処理後の空孔の概形）
つぎに、第二熱処理後の空孔の概形について説明する。
第一窒化物半導体層１０２の主面１０３が（０００１）面であるとき、第二熱処理後に形成される空孔１１０は、つぎの面と等価ないずれかの結晶面１０９を含む多面体である。
すなわち、（０００１）面、（１−１００）面、（１−１０１）面、（１−１０２）面、（１−１０３）面、（１−１０４）面と等価ないずれかの結晶面１０９を含む多面体である。
例えば、図２は第二熱処理後に形成された空孔１１０の一例を説明する図である。
図２（ａ）では、空孔１１０は、（１−１００）面と等価な６つの結晶面１０９で構成される六角柱２０１の上端部と下端部を、（１−１０１）面と等価な６つの結晶面１０９を含む六角錘２０２が接続された構造を有する。
なお、空孔１１０の深さが浅い場合は、六角柱２０１が存在せず、上下の六角錘１０２が直接接続する構造を有する。
また、空孔１１０を構成する各頂点は、必ずしも鋭角的ではなく、角がとれて丸まっていることもある。
また、第二熱処理工程の温度や雰囲気を調整することで、六角錘２０２が、（１−１０２）面、（１−１０３）面、（１−１０４）面と等価ないずれかの結晶面１０９を含むような多面体にすることも可能である。
例えば、第二熱処理後の条件によっては、図２（ｂ）に示した形の空孔１１０が形成される。図２（ｂ）では、六角柱２０１の下側（基板側）には、（１−１０３）面と等価な６つの結晶面を含む六角錘２０２が形成され、六角柱２０１の上側には、（１−１０２）面と等価な６つの結晶面を含む六角錘の上部を切り取ったような形を有する八面体２０３が形成される。八面体２０３の上面と下面は、（０００１）面と等価な面である。
（第一熱処理工程のＩＩＩ／Ｖ族比と第二熱処理工程のＩＩＩ／Ｖ族比）
つぎに、第一熱処理工程のＩＩＩ／Ｖ族比と第二熱処理工程のＩＩＩ／Ｖ族比について説明する。
第一熱処理工程の雰囲気のＩＩＩ族／Ｖ族のモル比Ｒ１と、第二熱処理工程の雰囲気のＩＩＩ族／Ｖ族のモル比Ｒ２の関係について説明する。
本実施形態では、モル比Ｒ１とモル比Ｒ２の関係は、Ｒ１＜Ｒ２であることが好ましい。
第一熱処理工程を行う雰囲気には、必ずしもＩＩＩ族元素は必要ないが、第二熱処理工程においては、細孔１０４の上部を塞ぐ分だけの窒化物半導体原料を供給したほうが良いので、ＩＩＩ族元素とＶ族元素の両方を含む雰囲気下で熱処理することが好ましい。
また、例えば、細孔１０４の上部に成長させる第二窒化物半導体層１１１の厚さをできるだけ薄くするような要求がある場合は、Ｒ１＝Ｒ２＝０であることが望ましい。
すなわち、第一熱処理工程と第二熱処理工程のどちらにおいてもＩＩＩ族元素を含まない雰囲気下で熱処理することが好ましい。
このとき、第二熱処理工程は、結晶成長ではなく、マストランスポート現象によって、細孔１０４の上部を塞ぐ。
図１（ａ）から（ｄ）の工程を順に経ることにより、サイズを精密に制御した空孔１１０を窒化物半導体内部に形成することが可能である。
［実施形態２］
実施形態２では、実施形態１に温度限定を加えた。
すなわち、実施形態２では、第一窒化物半導体層１０２と第二窒化物半導体層１１１の組成が異なる場合における、窒化物半導体の微細構造の製造工程例を説明する。
実施形態１の工程と異なるのは、第一熱処理工程と第二熱処理工程である。
窒化物半導体である第一窒化物半導体層１０２と第二窒化物半導体層１１１の組成が異なる場合、第一熱処理工程の温度Ｔ１と第二熱処理工程の温度Ｔ２が以下のような関係であることが好ましい。
例えば、第一窒化物半導体層１０２がＩｎxＧａ1-xＮ、第二窒化物半導体層１１１がＡｌyＧａ1-yＮ、（０＜ｘ≦１、０＜ｙ≦１）であるとき、Ｔ１＜Ｔ２であることが好ましい。
これは、ＩｎxＧａ1-xＮよりもＡｌyＧａ1-yＮの方が、高い融点を有するためである。
すなわち、第一熱処理工程においてＩｎxＧａ1-xＮが、マストランスポートによって側壁１０７に結晶面１０９を形成可能な温度よりも、第二熱処理工程においてＡｌyＧａ1-yＮが、細孔１０４の上部を塞ぐことが可能な温度の方が高いからである。
また、同様の理由で、例えば、第一窒化物半導体層１０２がＡｌyＧａ1-yＮ、第二窒化物半導体層１１１がＩｎxＧａ1-xＮ、（０＜ｘ≦１、０＜ｙ≦１）であるとき、Ｔ１＞Ｔ２であることが好ましい。
［実施形態３］
本実施形態３では、実施形態１または、実施形態２の工程を利用して、上記した細孔が複数配列されて構成される窒化物フォトニック結晶の製造工程の例を説明する。
本実施形態３では、フォトニック結晶の細孔１０４を有する第一窒化物半導体層１０２はＧａＮであり、細孔１０４の上部を塞ぐ第二窒化物半導体層１１１もＧａＮである。
なお、第一窒化物半導体層１０２と第二窒化物半導体層１１１は、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮのいずれかであっても良い。
（エッチングマスクの形成工程）
つぎに、エッチングマスクの形成工程について説明する。
フォトニック結晶の形成には、図３（ａ）に示すように、エッチングマスク１０５の開口部１０６をパターニングする工程において、複数個の開口部１０６を周期的に形成する。
本実施形態３では、直径１２０ｎｍの円形の開口部１０６が、エッチングマスク１０５面内に、周期３００ｎｍで正方格子状にパターニングされている。
図４は、正方格子状に配列された開口部１０６を含むエッチングマスク１０５の上面図を示している。
次に、細孔の形成工程を行う。
ここでは、図３（ａ）の工程に続いて、図３（ｂ）に示すように、第一窒化物半導体層１０２の主面１０３である（０００１）面に、フォトニック結晶の格子点となる複数個の細孔１０４をドライエッチングにより形成する。
次に、第一熱処理工程を行う。
すなわち、図３（ｃ）に示すように、エッチングマスク１０５を熱処理用マスク１０８として、第一熱処理工程を施す。
その結果、マストランスポートによって、フォトニック結晶を形成する細孔１０４の側壁１０７に、第一窒化物半導体層１０２の主面１０３（０００１）面に対して垂直な（１−１００）面が形成される。
次に、熱処理用マスクの除去工程と第二熱処理工程を行う。
すなわち、熱処理用マスク１０８を除去し、図３（ｄ）に示すように、第二熱処理工程を施す。
その結果、細孔１０４の孔径（対向する側壁面の間隔）または孔深さを熱処理前後で大きく変化させることなく、第一窒化物半導体層１０２と第二窒化物半導体層１１１の内部に、空孔１１０を形成することが可能である。
本実施形態３では、第二熱処理工程後の孔径（対向する側壁面の間隔）は、約１０５ｎｍであった。熱処理前後において、孔のサイズの変動が１５ｎｍに抑えられているのは、第一熱処理工程にて結晶面１０９を形成している効果である。特に、フォトニック結晶の場合、細孔１０４（空孔１１０）のサイズは、回折効率の大きさを決定する重要なパラメータであり、細孔１０４のサイズを製造工程中に大きく変動させないことは、設計通りのフォトニック結晶を精度良く製造することの必要条件である。
（実施形態３の変形例）
つぎに、図５を用いて実施形態３の変形例について説明する。
図３（ｃ）の第一熱処理工程の前に、エッチングマスク１０５、すなわち、熱処理用マスク１０８を部分的に除去し、その後、第一熱処理工程を行うことで、フォトニック結晶を構成する細孔１０４のサイズを、面内で意図的に変化をつけることも可能である。
図５は、その一例を示したものである。
図５（ａ）では、フォトニック結晶の中央領域５０１を熱処理用マスク１０８で覆い、その外側の外周領域５０２は、熱処理用マスク１０８を除去した。
なお、熱処理用マスク１０８の選択的除去方法は、例えば、フォトリソグラフィとウェットエッチングによって可能である。
図５（ａ）の工程の後に続いて、第一熱処理工程を行うと、図５（ｂ）に示すように、熱処理用マスク１０８に覆われている中央領域５０１のフォトニック結晶は、熱処理前後で、細孔１０４のサイズは大きく変動しない。
しかし、熱処理用マスクに覆われていない外周領域５０２のフォトニック結晶は、例えば、細孔５０３の深さが浅くなる。
また、熱処理条件によっては、例えば、細孔５０３の孔径（対向する側壁面の間隔）が狭くなる。
その後、熱処理用マスク１０８を除去し、つづいて、第二熱処理工程を行うと、図５（ｃ）のように、中央領域５０１の空孔１１０と外周領域５０２の空孔５０４のサイズが異なるフォトニック結晶が形成できる。
すなわち、面内で回折効率の異なるフォトニック結晶を作製することができた。言い換えると、熱処理用マスクで覆う領域を選択することで、フォトニック結晶の回折効率を自在に制御できる製造工程が得られる。
［実施形態４］
本実施形態４では、エッチングマスク１０５の開口部の上面形状のうち少なくとも１辺が、第一窒化物半導体層１０２の結晶面１０９と平行となるように形成する場合について説明する。
本発明における第一熱処理工程は、マストランスポートによって、細孔１０４の側壁１０７に第一窒化物半導体層１０２の結晶面１０９を形成する。
本実施形態では、第一窒化物半導体層１０２の主面１０３が（０００１）面であるので、第一熱処理工程において、側壁１０７には、主面１０３に対して垂直な（１−１００）面が形成される。
すなわち、図６（ａ）に示すように、第一熱処理工程前は、細孔１０４の上面形状が円形６０１であったとしても、第一熱処理工程後は、図６（ｂ）に示すように、その上面形状は六角形６０２に変形する。
細孔１０４の孔径（対向する側壁面の間隔）は、円形６０１から六角形６０２に変形する際、少なからず変動する。
図６（ｂ）において、点線がもともとの円形６０１のサイズを示している。
そこで、本実施形態では、熱処理前後の変動量を極力少なくするために、第一熱処理工程前の段階で、細孔１０４の上面形状が予め六角形であるものを用意する。
以下、その工程を説明する。
その第一熱処理工程前の細孔１０４の上面形状は、エッチングマスク１０５の開口部１０６の形状が転写される。
そこで、開口部１０６をパターニングする工程において、その開口部１０６の上面形状が、第一窒化物半導体層１０２の結晶面１０９と平行となる辺で構成されるようパターニングすればよい。
本実施形態では、主面１０３が（０００１）面であるので、（１−１００）面と等価な面と平行な辺で構成される正六角形６０３をパターニングする。
なお、（１−１００）面と等価な面と平行な辺とは、［１−１００］方向と、［１０−１０］方向と、［０１−１０］方向と、［−１１００］方向と、［−１０１０］方向と、［０−１１０］方向のいずれかと平行な辺である。
なお、正六角形６０３を構成する辺が、第一窒化物半導体層１０２の結晶面１０９と完全に平行でなくてもよく、±１０°のずれは許容される。
また、なお、パターニングする正六角形６０３の頂点は、第一窒化物半導体層１０２の結晶軸（ａ軸）上にあるように形成することが好ましい。
また、正六角形６０３の各頂点は、必ずしも鋭角的ではない。
このように形成した細孔１０４は、第一熱処理工程前において、図６（ｃ）に示すように、第一窒化物半導体層１０２の結晶面１０９と平行な面で形成された正六角形６０３である。
第一熱処理工程後においても、図６（ｄ）に示すように、細孔１０４の上面形状は六角形６０４となり、形状とサイズがほとんど変化しない。
本実施形態の製造工程は、エッチング工程後の細孔１０４の孔径（対向する側壁面の間隔）を極力変化させずに、半導体内部へ空孔１１０を形成できる有効な工程である。
本実施形態４では、第一窒化物半導体層１０２の主面１０３が（０００１）面の場合を示したが、主面１０３が（１−１００）面である場合には、開口部１０６は、四角形にすればよい。
すなわち、（０００１）面と、（１０−１０）面と等価な面に平行な辺で構成される四角形である。
なお、（０００１）面と、（１０−１０）面と等価な面に平行な辺とは、＜０００１＞方向と＜１０−１０＞方向のいずれかと平行な辺である。
以下に、本発明の実施例について説明する。
［実施例１］
本実施例１では、図７を用いて、窒化物フォトニック結晶面発光レーザの製造方法の構成例について説明する。
（窒化物半導体層の結晶成長工程）
まず、本実施例における窒化物半導体層の結晶成長工程について説明する。
図７（ａ）に示すように、ＧａＮ基板８０１上に、ｎ型クラッド層８０２であるｎ型Ａｌ0.09Ｇａ0.91Ｎ、ｎ型ガイド層８０３であるｎ型ＧａＮ、活性層８０４、ｐ型ガイド層８０５であるｐ型ＧａＮを、ＭＯＶＰＥ法によって順に成長させる。
なお、活性層８０４は、３周期の多重量子井戸構造を形成しており、材料は、井戸層がＩｎ0.09Ｇａ0.91Ｎで、障壁層がＧａＮである。
また、本実施例では、ｐ型ガイド層８０５が、実施形態１に示した第一窒化物半導体層１０２に相当し、その主面８０６は（０００１）面である。
（エッチングマスクの形成工程）
つぎに、本実施例におけるエッチングマスクの形成工程について説明する。
図７（ｂ）は、ｐ型ガイド層８０５のｐ型ＧａＮにフォトニック結晶を形成するための、エッチングマスク８０７を形成する工程を説明する図である。
以下、図７（ｂ）の工程を順に説明する。
まず、ｐ型ガイド層８０５の主面８０６に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によってＳｉＯx膜を１５０ｎｍ成膜する。
続いて、ＳｉＯx膜に、電子ビームリソグラフィとＩＣＰエッチングにより、複数の開口部８０８で構成されるフォトニック結晶パターンを形成する。
その開口部８０８の孔直径は６０ｎｍであり、面内方向に周期１６０ｎｍで正方格子状に配列されている。
（フォトニック結晶の形成工程）
つぎに、本実施例におけるフォトニック結晶の形成工程について説明する。
図７（ｃ）は、図７（ｂ）の工程に続いて、エッチングマスク８０７（ＳｉＯx膜）を用いて、ｐ型ガイド層８０５をエッチングし、複数の細孔８０９からなるフォトニック結晶を形成する工程を説明する図である。
フォトニック結晶の形成は、ＩＣＰによるドライエッチングを用いる。
ＩＣＰのガス組成は、Ｃｌ2とＡｒの混合ガスプラズマである。エッチング後の、フォトニック結晶の細孔８０９の深さは１００ｎｍである。
（第一熱処理工程）
つぎに、本実施例における第一熱処理工程について説明する。
図７（ｄ）は、図７（ｃ）の工程に続く、第一熱処理工程を説明する図である。すなわち、この第一熱処理工程では、Ｖ族である窒素元素を含む雰囲気下で熱処理し、マストランスポートを生じさせ、フォトニック結晶を構成する細孔８０９の側壁８１０に、ｐ型ガイド層８０５の材料であるｐ型ＧａＮの結晶面８１１を形成する。
なお、本実施例では、フォトニック結晶を形成したときに使用したＳｉＯxのエッチングマスク８０７を、そのまま熱処理用マスク８１２に用いている。
第一熱処理工程の雰囲気は、Ｎ2流量が１０ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｔｅｒ ｐｅｒ ｍｉｎｉｔｕｓ）、ＮＨ3流量が５ｓｌｍであり、熱処理温度は、１０５０℃である。
なお、Ｎ2流量１０ｓｌｍは、０．４５ｍｏｌ／ｍｉｎであり、ＮＨ3流量５ｓｌｍは、０．２２ｍｏｌ／ｍｉｎに相当する。
また、本実施例の第一熱処理工程では、ｐ型ドーパント原料であるＣＰ２Ｍｇは流していないが、熱処理工程の最適化を行ううえでは、ＣＰ２Ｍｇを流してもよい。
ｐ型ガイド層８０５であるｐ型ＧａＮの主面８０６が（０００１）面であるので、マストランスポートによって、側壁８１０には、主面８０６に対して垂直な（１−１００）面と、傾斜した（１−１０３）面が形成される。
（熱処理用マスクの除去工程）
つぎに、本実施例における熱処理用マスクの除去工程について説明する。
図７（ｅ）は、図７（ｄ）の工程に続いて、熱処理用マスク８１２を除去する工程を説明する図である。
熱処理用マスク８１２であるＳｉＯxは、バッファードフッ酸によってウェットエッチングした。
（第二熱処理工程）
つぎに、本実施例における第二熱処理工程について説明する。
図７（ｆ）は、図７（ｅ）の工程に続く、第二熱処理工程を説明する図である。すなわち、この第二熱処理工程では、Ｖ族である窒素元素を含む雰囲気下で熱処理することで、フォトニック結晶の細孔８０９の上部を、ｐ型ＧａＮのキャップ層８１３で塞ぎ、ｐ型ＧａＮ層内部にフォトニック結晶を埋め込む。
なお、本実施例では、キャップ層８１３が実施形態１に示した第二窒化物半導体層１１１である。
第二熱処理工程の雰囲気は、Ｎ2流量が１０ｓｌｍ（＝０．４５ｍｏｌ／ｍｉｎ）、ＮＨ3流量が５ｓｌｍ（＝０．２２ｍｏｌ／ｍｉｎ）である。
ここでは、それらに加えて、ＩＩＩ族原料であるＴＭＧを流量０．１×１０-3ｍｏｌ／ｍｉｎで、ｐ型ドーパント原料であるＣＰ２Ｍｇを流量０．３×１０-6ｍｏｌ／ｍｉｎで流した。第二熱処理温度は１１００℃である。
第二熱処理工程の結果、フォトニック結晶の細孔８０９の孔径（対向する側壁面の間隔）は５０ｎｍであり、熱処理前後でサイズ変動量を１０ｎｍに抑えつつ、フォトニック結晶の上部をキャップ層８１３で塞ぎ空孔８１４を形成することができた。
なお、本実施例においては、空孔８１４の上部は、（１−１０２）面と（０００１）面と等価な面で孔が塞がれた。
（結晶成長工程と電極形成工程）
つぎに、本実施例における結晶成長工程と電極形成工程について説明する。
図７（ｇ）に示すように、キャップ層８１３（ｐ型ＧａＮ）の上に、ｐ型クラッド層８１５であるｐ型Ａｌ0.09Ｇａ0.91Ｎ、ｐ型コンタクト層８１６であるｐ型ＧａＮを順にＭＯＶＰＥ法によって順に成長させる。
次に、ＧａＮ基板８０１の裏面にＴｉ／Ａｌのｎ側電極８１７を、ｐ型コンタクト層表面にＴｉ／Ａｕのｐ側電極８１８をフォトリソグラフィと電子ビーム蒸着法とリフトオフ法により形成する。
以上の工程により、波長４００ｎｍ帯で駆動する窒化物フォトニック結晶面発光レーザの作製が可能である。
（構造の特徴）
つぎに、本実施例における構造の特徴について説明する。
本実施例のフォトニック結晶の空孔８１４は、図２（ａ）の空孔１１０と同じ構造を有する。以下、本実施例の空孔８１４は、空孔１１０と読み替える。
空孔１１０は、（１−１００）面と等価な６つの面で構成される六角柱２０１の上下を、（１−１０１）面と等価な６つの面で構成される六角錘２０２が接続された構造を有する。
図２（ａ）のような空孔を有するフォトニック結晶面発光レーザに電圧を印加した場合、空孔１１０付近の電界集中が、特許文献１に開示されている円柱の空孔に印加した場合よりも抑制される。
そのため、結晶欠陥が発生しにくく、レーザの寿命が延びるという特徴を有する。
図８は、フォトニック結晶レーザに電圧を印加した際の、空孔１１０周囲の電流の流れ方を示す断面図である。矢印は電流の流れ方を示す。
空孔１１０が円柱９０１である場合、図８（ａ）に示したように、円柱９０１の真上領域９０２は電界が弱く、円柱９０１の角領域９０３に電界が集中する。
その結果、角領域９０３から結晶欠陥が発生し、レーザの寿命を短くする。
一方で、図８（ｂ）に示したように、六角錘２０２を有する本実施例の空孔１１０の場合、上下の六角錘２０２の形状により、電流の粗密にむらがなく、電界集中が抑制できる。
本実施例に示した製造方法で作製したフォトニック結晶面発光レーザは、素子寿命が長いという特徴を有する。
また、図８（ｃ）は、図２（ｂ）に示した空孔１１０によって、フォトニック結晶面発光レーザを作製した場合における空孔１１０周囲の電流の流れを説明する図であり、図８（ｂ）の場合と同様に、空孔１１０を構成する多面体の各頂点における電界集中が緩和される。その結果、レーザの素子寿命が長くなるという特徴を有する。
このような構造は、本実施例で説明した製法に限らず、貼りあわせ等の他の製法を用いて作製することができる。また、フォトニック結晶面発光レーザに限らず、空孔１１０の上下方向に電流を流すようなフォトニック結晶デバイスにも上記の構造を好適に用いることができる。
［実施例２］
本実施例２では、図９を用いて窒化物フォトニック結晶面発光レーザの製造方法の構成例について説明する。
ここでは、特に、フォトニック結晶と活性層の距離を近づけた構造の製造方法の例について説明する。
図９（ａ）に示すように、ＧａＮ基板８０１上に、ｎ型クラッド層８０２であるｎ型Ａｌ0.09Ｇａ0.91Ｎ、ｎ型ガイド層８０３であるｎ型ＧａＮをＭＯＶＰＥ法によって順に成長させる。
なお、本実施例では、ｎ型ガイド層８０３が実施形態１の第一窒化物半導体層１０２に相当し、その主面８０６は（０００１）面である。
図９（ｂ）は、ｎ型ガイド層８０３の主面８０６にフォトニック結晶を形成する工程を経た後の構造を示しており、フォトニック結晶を形成する工程は、実施例１と同じである。
なお、本実施例では、フォトニック結晶パターンは、細孔８０９を周期１８５ｎｍで三角格子状に配列し、開口部８０８の直径は７５ｎｍの円形である。
図９（ｃ）は、図９（ｂ）の工程に続いて行う、第一熱処理工程を説明する図である。
なお、第一熱処理工程の熱処理用マスク８１２は、フォトニック結晶を形成したときに使用したエッチングマスク８０７を用いており、材料はＳｉＯxである。第一熱処理工程の雰囲気は、Ｎ2流量が１０ｓｌｍ（＝０．４５ｍｏｌ／ｍｉｎ）、ＮＨ3流量が５ｓｌｍ（＝０．２２ｍｏｌ／ｍｉｎ）であり、熱処理温度は、１０５０℃である。
また、本実施例の第一熱処理工程では、ｎ型ドーパント原料であるＳｉ2Ｈ6は流していないが、熱処理工程の最適化を行ううえでは、Ｓｉ2Ｈ6を流してもよい。第一熱処理工程では、ｎ型ガイド層８０３の主面８０６の主面が（０００１）面であるので、マストランスポートによって、側壁８１０には、主面に対して垂直な（１−１００）面と、傾斜した（１−１０３）面が形成される。
第一熱処理工程の後、バッファードフッ酸によって熱処理用マスク８１２を除去した。
図９（ｄ）は、第二熱処理工程を説明する図である。
本実施例の第二熱処理工程の雰囲気は、Ｎ2流量が１０ｓｌｍ（＝０．４５ｍｏｌ／ｍｉｎ）、ＮＨ3流量が５ｓｌｍ（＝０．２２ｍｏｌ／ｍｉｎ）であり、ＩＩＩ族原料であるＴＭＧと、ｎ型ドーパント原料であるＳｉ2Ｈ6は流さない。すなわち、Ｒ１＝Ｒ２＝０である。温度は、１０５０℃である。
その結果、第二熱処理工程では、ｎ型ガイド層８０３のｎ型ＧａＮのマストランスポートによってのみ、フォトニック結晶の細孔８０９の上部が塞がることになり、塞がったキャップ層８１３（ｎ型ＧａＮ）の厚みを薄くできる。
本実施例において、空孔８１４を塞ぐキャップ層８１３の厚さは２０ｎｍであった。
続いて、キャップ層８１３の上に、活性層８０４をＭＯＶＰＥ法により成長させる。
これにより、フォトニック結晶の空孔８１４と活性層８０４の距離を近づけることができ、活性層８０４で発生した光の多くをフォトニック結晶によって回折させることができるという特徴が得られる。
なお、活性層８０４は、３周期の多重量子井戸構造を形成しており、材料は、井戸層がＩｎ0.09Ｇａ0.91Ｎで、障壁層がＩｎ0.01Ｇａ0.99Ｎである。
次に、ｐ型ガイド層１００１であるｐ型ＧａＮ、ｐ型クラッド層８１５であるｐ型Ａｌ0.09Ｇａ0.91Ｎ、ｐ型コンタクト層８１６であるｐ型ＧａＮを、順にＭＯＶＰＥ法により順に成長させる。
続いて、ＧａＮ基板８０１の裏面にＴｉ／Ａｌのｎ側電極８１７を、ｐ型コンタクト層表面にＴｉ／Ａｕのｐ側電極８１８を電子ビーム蒸着により形成する。
以上の工程により、図９（ｅ）に示した波長４００ｎｍ帯で駆動する窒化物半導体フォトニック結晶による面発光レーザの作製が可能である。
［実施例３］
本実施例３では、窒化物半導体フォトニック結晶による面発光レーザの製造方法の構成例について説明する。
ここでは、特に、フォトニック結晶がＩｎＧａＮと空気で形成され、フォトニック結晶の細孔８０９の上部をＡｌＧａＮによって塞ぐ構造の製造方法の例について説明する。
ＧａＮ基板８０１上に、ｎ型クラッド層８０２であるｎ型Ａｌ0.05Ｇａ0.95Ｎ、ｎ型ガイド層８０３であるｎ型Ｉｎ0.02Ｇａ0.98Ｎ、活性層８０４をＭＯＶＰＥ法によって順に成長させる。
なお、活性層８０４の構造は、３周期の多重量子井戸構造を形成しており、材料は、井戸層がＩｎ0.18Ｇａ0.82Ｎで、障壁層がＩｎ0.02Ｇａ0.98Ｎである。
フォトニック結晶は、活性層８０４の上に成長させたｐ型ガイド層８０５（ｐ型Ｉｎ0.02Ｇａ0.98Ｎ）に形成する。
なお、ｐ型ガイド層８０５の主面８０６は（０００１）面である。その形成方法は、実施例１と同様である。
フォトニック結晶の細孔８０９は、孔直径７０ｎｍ、深さ２００ｎｍであり、ｐ型ガイド層８０５（ｐ型Ｉｎ0.02Ｇａ0.98Ｎ）の面内に周期１８５ｎｍで正方格子状に配列されている。
続いて行う本実施例における第一熱処理工程の雰囲気は、Ｎ2流量が１０ｓｌｍ（＝０．４５ｍｏｌ／ｍｉｎ）、ＮＨ3流量が５ｓｌｍ（＝０．２２ｍｏｌ／ｍｉｎ）であり、熱処理温度は、９００℃である。
また、本実施例の第一熱処理工程では、ｐ型ドーパント原料であるＣＰ２Ｍｇは流していないが、熱処理工程の最適化を行ううえでは、ＣＰ２Ｍｇを流してもよい。
この第一熱処理工程の結果、側壁８１０には、主面に対して垂直な（１−１００）面と、傾斜した（１−１０２）面が形成される。
次に、熱処理用マスク８１２であるＳｉＯxを、バッファードフッ酸によってウェットエッチングした。
また、続いて行う本実施例における第二熱処理工程では、フォトニック結晶の細孔８０９の上部をｐ型Ａｌ0 .05Ｇａ0.95Ｎで塞ぐ。
すなわち、キャップ層８１３が、ｐ型Ａｌ0.05Ｇａ0.95Ｎである。
第二熱処理工程の雰囲気は、Ｎ2流量が２０ｓｌｍ（＝０．８９ｍｏｌ／ｍｉｎ）、ＮＨ3流量が５ｓｌｍ（＝０．２２ｍｏｌ／ｍｉｎ）である。
ここでは、それらに加えて、ＩＩＩ族原料であるＴＭＧを流量９５μｍｏｌ／ｍｉｎ、ＴＭＡを流量５μｍｏｌ／ｍｉｎ、ｐ型ドーパント原料であるＣＰ２Ｍｇを流量０．３μｍｏｌ／ｍｉｎで流した。第二熱処理温度は１０５０℃である。第二熱処理の温度は、１０５０℃であり、ｐ型Ｉｎ0.02Ｇａ0.98Ｎに対しては、温度が高く脱離が激しくなる恐れがあるが、本実施例３においては、第一熱処理工程において孔の側壁８１０に安定な結晶面８１１が形成されたため、影響は小さかった。
第二熱処理工程の結果、フォトニック結晶の空孔８１４の孔径（対向する側壁面の間隔）は６０ｎｍである。
熱処理工程前後でサイズ変動を１０ｎｍに抑制しつつ、フォトニック結晶の細孔８０９の上部をキャップ層８１３（ｐ型Ａｌ0.05Ｇａ0.95Ｎ）で塞ぐことができた。
なお、このキャップ層８１３（ｐ型Ａｌ0.05Ｇａ0.95Ｎ）を、ｐ型クラッド層８１５として機能させることも可能であり、本実施例では、図１０に示すように、キャップ層８１３の厚さをｐ型クラッド層８１５と同程度の厚さに成長させた。
続いて、キャップ層８１３の上に、ｐ型コンタクト層８１６であるｐ型ＧａＮをＭＯＶＰＥ法によって順に成長させる。
次に、ＧａＮ基板８０１の裏面にＴｉ／Ａｌのｎ側電極８１７を、ｐ型コンタクト層表面にＴｉ／Ａｕのｐ側電極８１８をフォトリソグラフィと電子ビーム蒸着法とリフトオフ法により形成する。
以上の工程により、図１０に示すような、波長４５０ｎｍ帯で駆動する窒化物半導体フォトニック結晶による面発光レーザの作製が可能である。
［実施例４］
本実施例４では、窒化物半導体フォトニック結晶による面発光レーザの製造方法の構成例について説明する。
ここでは、特に、フォトニック結晶がＡｌＧａＮと空気で形成され、フォトニック結晶の細孔８０９の上部をＩｎＧａＮによって塞ぐ構造の製造方法の例について説明する。
ＧａＮ基板８０１上に、ｎ型クラッド層８０２であるｎ型Ａｌ0.05Ｇａ0.95ＮをＭＯＶＰＥ法によって成長させる。
なお、ｎ型クラッド層８０２の主面８０６は（０００１）面である。
本実施例では、フォトニック結晶の細孔８０９は、ｎ型クラッド層８０２に形成する。その形成方法は、実施例２と同様である。
フォトニック結晶の細孔８０９の構造は、実施形態４に示した方法を用いて、対向する側壁間隔が７０ｎｍ、深さ２００ｎｍの六角柱を形成し、ｎ型クラッド層８０２（ｎ型Ａｌ0.05Ｇａ0.95Ｎ層）の面内に周期１８５ｎｍで正方格子状に配列されている。
続いて行う本実施例における第一熱処理工程の雰囲気は、Ｎ2流量が２０ｓｌｍ（＝０．８９ｍｏｌ／ｍｉｎ）、ＮＨ3流量が５ｓｌｍ（＝０．２２ｍｏｌ／ｍｉｎ）であり、熱処理温度は、１１００℃である。
また、本実施例の第一熱処理工程では、ｎ型ドーパント原料であるＳｉ2Ｈ6は流していないが、熱処理工程の最適化を行ううえでは、Ｓｉ2Ｈ6を流してもよい。この第一熱処理工程の結果、側壁８１０には、主面８０６に対して垂直な（１−１００）面と、傾斜した（１−１０１）面が形成される。
次に、熱処理用マスク８１２であるＳｉＯxを、バッファードフッ酸によってウェットエッチングした。
続いて行う本実施例における第二熱処理工程では、フォトニック結晶の細孔８０９の上部をｎ型Ｉｎ0.02Ｇａ0.98Ｎで塞ぐ。
すなわち、キャップ層８１３がｎ型Ｉｎ0.02Ｇａ0.98Ｎである。
第二熱処理工程の雰囲気は、Ｎ2流量が１５ｓｌｍ（＝０．６７ｍｏｌ／ｍｉｎ）、ＮＨ3流量が５ｓｌｍ（＝０．２２ｍｏｌ／ｍｉｎ）である。
ここでは、それらに加えて、ＩＩＩ族原料であるＴＭＧを流量５０μｍｏｌ／ｍｉｎ、ＴＭＩを流量２０μｍｏｌ／ｍｉｎ、ｎ型ドーパント原料であるＳｉ2Ｈ6を流量５×１０-3μｍｏｌ／ｍｉｎで流した。第二熱処理温度は８５０℃である。
第二熱処理工程の結果、フォトニック結晶の細孔８０９の孔径（対向する側壁面の間隔）は７０ｎｍであり、熱処理前後でサイズをほとんど変動させることなく、フォトニック結晶の細孔８０９の上部をｎ型Ｉｎ0.02Ｇａ0.98Ｎで塞ぐことができた。
本実施例では、キャップ層８１３（ｎ型Ｉｎ0.02Ｇａ0.98Ｎ）が、ｎ型ガイド層８０３を兼ねる。
続いて、活性層８０４をＭＯＶＰＥ法によって成長させる。
なお、活性層８０４の構造は、３周期の多重量子井戸構造を形成しており、材料は、井戸層がＩｎ0.18Ｇａ0.82Ｎで、障壁層がＩｎ0.02Ｇａ0.98Ｎである。
ｐ型ガイド層１００１であるｐ型ｎ型Ｉｎ0.02Ｇａ0.98Ｎ、ｐ型クラッド層８１５であるｐ型Ａｌ0.05Ｇａ0.95Ｎ層、ｐ型コンタクト層８１６であるｐ型ＧａＮを順にＭＯＶＰＥ法により順に成長させる。
続いて、ＧａＮ基板の裏面にＴｉ／Ａｌのｎ側電極８１７を、ｐ型コンタクト層表面にＴｉ／Ａｕのｐ側電極８１８を電子ビーム蒸着により形成する。
以上の工程により、図１１に示すような、波長４５０ｎｍ帯で駆動する窒化物フォトニック結晶面発光レーザの作製が可能である。
１００：半導体構造
１０１：基板
１０２：第一窒化物半導体層
１０３：主面
１０４：細孔
１０５：エッチングマスク
１０６：開口部
１０７：側壁
１０８：熱処理用マスク
１０９：結晶面
１１０：空孔
１１１：第二窒化物半導体層

Claims (11)

  1. 窒化物半導体の微細構造の製造方法であって、
    前記窒化物半導体の主面に形成された細孔と、該細孔を除く該窒化物半導体の主面を覆う熱処理用マスクと、を備えた半導体構造を用意する工程と、
    前記半導体構造を用意する工程の後に、前記半導体構造を窒素元素を含む雰囲気下で熱処理し、前記細孔の側壁の少なくとも一部に前記窒化物半導体の結晶面を形成する第一熱処理工程と、
    前記第一熱処理工程の後に、前記熱処理用マスクを除去する工程と、
    前記熱処理用マスクを除去する工程の後に、前記半導体構造を窒素元素を含む雰囲気下で熱処理し、前記側壁に結晶面が形成された前記細孔の上部を窒化物半導体で塞ぐ第二熱処理工程と、
    を有することを特徴とする窒化物半導体の微細構造の製造方法。
  2. 前記半導体構造を用意する工程は、
    前記細孔をエッチングによって形成する工程を含み、
    前記熱処理用マスクは、前記エッチングに使用したエッチングマスクを用いることを特徴とする請求項１に記載の窒化物半導体の微細構造の製造方法。
  3. 前記熱処理用マスクは、
    該熱処理用マスクの開口部の上面形状のうち少なくとも１辺が、前記窒化物半導体の結晶面と平行となるように、前記熱処理用マスクの開口部をパターニングすることを特徴とする請求項１または請求項２に記載の窒化物半導体の微細構造の製造方法。
  4. 前記第一熱処理工程を行う雰囲気のＩＩＩ族／Ｖ族のモル比Ｒ１と、前記第二熱処理工程を行う雰囲気のＩＩＩ族／Ｖ族のモル比Ｒ２との関係が、
    Ｒ１≦Ｒ２であることを特徴とする請求項１から３のいずれか１項に記載の窒化物半導体の微細構造の製造方法。
  5. 前記窒化物半導体の主面が（０００１）面であることを特徴とする請求項１から４のいずれか１項に記載の窒化物半導体の微細構造の製造方法。
  6. 前記第一熱処理工程が、前記細孔の側壁の一部に（０００１）面、または（１−１０ｎ（但し、ｎは０から４までの整数））面と等価ないずれかの面を形成する工程であることを特徴とする請求項５に記載の窒化物半導体の微細構造の製造方法。
  7. 前記窒化物半導体の主面が（１−１００）面であることを特徴とする請求項１から４のいずれか１項に記載の窒化物半導体の微細構造の製造方法。
  8. 前記第一熱処理工程が、前記細孔の側壁の一部に（１−１０ｎ（但し、ｎは０から４までの整数））面、または（０００１）面と等価ないずれかの面を形成する工程であることを特徴とする請求項７に記載の窒化物半導体の微細構造の製造方法。
  9. 前記細孔の対向する側壁面の間隔が１μｍ以下であることを特徴とする請求項１から８のいずれか１項に記載の窒化物半導体の微細構造の製造方法。
  10. 請求項１から９のいずれか１項に記載の窒化物半導体の微細構造の製造方法が、フォトニック結晶を構成する複数配列された細孔を作製する際に用いられる製造方法であることを特徴とする窒化物半導体の微細構造の製造方法。
  11. 前記フォトニック結晶が、面発光レーザを構成するフォトニック結晶であることを特徴とする請求項１０に記載の窒化物半導体の微細構造の製造方法。
JP2009178421A 2009-07-30 2009-07-30 窒化物半導体の微細構造の製造方法 Expired - Fee Related JP4647020B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009178421A JP4647020B2 (ja) 2009-07-30 2009-07-30 窒化物半導体の微細構造の製造方法
PCT/JP2010/004768 WO2011013354A2 (en) 2009-07-30 2010-07-27 Method of producing microstructure of nitride semiconductor and photonic crystal prepared according to the method
US13/002,627 US8791025B2 (en) 2009-07-30 2010-07-27 Method of producing microstructure of nitride semiconductor and photonic crystal prepared according to the method
US14/336,978 US9437684B2 (en) 2009-07-30 2014-07-21 Method of producing microstructure of nitride semiconductor and photonic crystal prepared according to the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009178421A JP4647020B2 (ja) 2009-07-30 2009-07-30 窒化物半導体の微細構造の製造方法

Publications (2)

Publication Number Publication Date
JP2011035078A JP2011035078A (ja) 2011-02-17
JP4647020B2 true JP4647020B2 (ja) 2011-03-09

Family

ID=43529786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009178421A Expired - Fee Related JP4647020B2 (ja) 2009-07-30 2009-07-30 窒化物半導体の微細構造の製造方法

Country Status (3)

Country Link
US (2) US8791025B2 (ja)
JP (1) JP4647020B2 (ja)
WO (1) WO2011013354A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5409170B2 (ja) * 2009-07-30 2014-02-05 キヤノン株式会社 半導体素子の製造方法および半導体素子
KR20120040791A (ko) * 2010-10-20 2012-04-30 삼성엘이디 주식회사 웨이퍼 재생 방법
US8885683B2 (en) * 2011-12-21 2014-11-11 Canon Kabushiki Kaisha Process for forming microstructure of nitride semiconductor, surface emitting laser using two-dimensional photonic crystal and production process thereof
WO2013132993A1 (ja) * 2012-03-07 2013-09-12 株式会社 アルバック 素子の製造方法
CN104603959B (zh) * 2013-08-21 2017-07-04 夏普株式会社 氮化物半导体发光元件
CN110337764B (zh) * 2017-02-27 2021-06-11 国立大学法人京都大学 表面发射激光器和制造表面发射激光器的方法
JP7173478B2 (ja) 2017-12-22 2022-11-16 国立大学法人京都大学 面発光レーザ素子及び面発光レーザ素子の製造方法
US11380765B2 (en) * 2018-03-02 2022-07-05 Sciocs Company Limited Structure and intermediate structure
JP7279875B2 (ja) * 2018-09-03 2023-05-23 国立大学法人京都大学 面発光レーザ素子及び面発光レーザ素子の製造方法
JP2021097114A (ja) * 2019-12-16 2021-06-24 国立大学法人京都大学 面発光レーザ素子及び面発光レーザ素子の製造方法
CN116601841A (zh) * 2020-12-18 2023-08-15 住友电气工业株式会社 光子晶体表面发射激光器及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111766A (ja) * 2002-09-20 2004-04-08 Toshiba Corp 窒化ガリウム系半導体素子及びその製造方法
JP2006245132A (ja) * 2005-03-01 2006-09-14 Sumitomo Electric Ind Ltd 半導体光素子および半導体光素子を作製する方法
JP2009130110A (ja) * 2007-11-22 2009-06-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系面発光素子およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP2001122693A (ja) * 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
WO2004064212A1 (ja) * 2003-01-14 2004-07-29 Matsushita Electric Industrial Co. Ltd. 窒化物半導体素子及びその製造方法、並びに窒化物半導体基板の製造方法
EP1609177A2 (en) * 2003-03-21 2005-12-28 North Carolina State University Methods for nanoscale structures from optical lithography and subsequent lateral growth
US7285433B2 (en) * 2003-11-06 2007-10-23 General Electric Company Integrated devices with optical and electrical isolation and method for making
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
US7781789B2 (en) * 2006-11-15 2010-08-24 The Regents Of The University Of California Transparent mirrorless light emitting diode
JP4854275B2 (ja) * 2004-12-08 2012-01-18 シャープ株式会社 窒化物半導体発光素子およびその製造方法
KR100682881B1 (ko) * 2005-01-19 2007-02-15 삼성코닝 주식회사 결정 성장 방법
US7342261B2 (en) * 2005-05-16 2008-03-11 Dong-Sing Wuu Light emitting device
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
DE102006001253B4 (de) * 2005-12-30 2013-02-07 Advanced Micro Devices, Inc. Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
KR100735470B1 (ko) 2006-05-19 2007-07-03 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
WO2011013363A1 (ja) 2009-07-30 2011-02-03 キヤノン株式会社 微細構造の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111766A (ja) * 2002-09-20 2004-04-08 Toshiba Corp 窒化ガリウム系半導体素子及びその製造方法
JP2006245132A (ja) * 2005-03-01 2006-09-14 Sumitomo Electric Ind Ltd 半導体光素子および半導体光素子を作製する方法
JP2009130110A (ja) * 2007-11-22 2009-06-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系面発光素子およびその製造方法

Also Published As

Publication number Publication date
US8791025B2 (en) 2014-07-29
WO2011013354A2 (en) 2011-02-03
US9437684B2 (en) 2016-09-06
WO2011013354A3 (en) 2012-07-26
US20140327015A1 (en) 2014-11-06
JP2011035078A (ja) 2011-02-17
US20110237077A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
JP4647020B2 (ja) 窒化物半導体の微細構造の製造方法
JP5196403B2 (ja) サファイア基板の製造方法、および半導体装置
KR102141815B1 (ko) 자외선 발광 다이오드 및 그 제조 방법
US8129210B2 (en) Manufacturing method of microstructure
JP3791246B2 (ja) 窒化物半導体の成長方法、及びそれを用いた窒化物半導体素子の製造方法、窒化物半導体レーザ素子の製造方法
CN112673535B (zh) 表面发射激光器元件及制造表面发射激光器元件的方法
US11283243B2 (en) Surface-emitting laser and method for manufacturing surface-emitting laser
US8885683B2 (en) Process for forming microstructure of nitride semiconductor, surface emitting laser using two-dimensional photonic crystal and production process thereof
WO2019124312A1 (ja) 面発光レーザ素子及び面発光レーザ素子の製造方法
JP2007266574A (ja) 半導体レーザ素子及び半導体レーザ素子の製造方法
US20210184431A1 (en) Surface-emitting laser device and method for manufacturing surface-emitting laser device
JP2013135001A (ja) 微細構造の製造方法
JP5643553B2 (ja) 窒化物半導体の微細構造の製造方法、面発光レーザとその製造方法
JP2003124576A (ja) 窒化物半導体基板及びその成長方法
JP2021097115A (ja) 面発光レーザ素子及び面発光レーザ素子の製造方法
JP2013093367A (ja) フォトニック結晶面発光レーザの製造方法
JP4517770B2 (ja) 窒化物半導体素子
JP5611560B2 (ja) 半導体素子、画像表示装置、情報記憶再生装置、および半導体素子の製造方法
JP5027743B2 (ja) 半導体デバイス、窒化物半導体基板及びその製造方法
JP2013135016A (ja) 窒化物半導体発光素子およびその製造方法
JP2013135013A (ja) 分布帰還型の窒化物半導体フォトニック結晶レーザの製造方法
KR101660732B1 (ko) 질화물 반도체 소자 및 그 제조방법
JP2007184432A (ja) 半導体積層構造及びその上に形成された半導体素子の製造方法
JP2013058686A (ja) フォトニック結晶面発光レーザ及びその製造方法
JP2012129424A (ja) 窒化物半導体を有する構造体の製造方法、窒化物半導体を有する構造体を備えた発光素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

LAPS Cancellation because of no payment of annual fees