TWI395260B - 半導體元件之製造 - Google Patents

半導體元件之製造 Download PDF

Info

Publication number
TWI395260B
TWI395260B TW097103483A TW97103483A TWI395260B TW I395260 B TWI395260 B TW I395260B TW 097103483 A TW097103483 A TW 097103483A TW 97103483 A TW97103483 A TW 97103483A TW I395260 B TWI395260 B TW I395260B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor
gan
nanostructures
layer
Prior art date
Application number
TW097103483A
Other languages
English (en)
Other versions
TW200901284A (en
Inventor
Wangnang Wang
Original Assignee
Nanogan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanogan Ltd filed Critical Nanogan Ltd
Publication of TW200901284A publication Critical patent/TW200901284A/zh
Application granted granted Critical
Publication of TWI395260B publication Critical patent/TWI395260B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Description

半導體元件之製造 發明領域
本發明是關於一種製造層狀半導體元件的方法以及一種如此製出的半導體元件。
 發明背景
寬能帶隙氮化鎵(Wide band－gap GaN)及相關材料被認為是在供用於種種裝置之最具吸引力的化合物半導體之中。他們被適用在光電及微電裝置，其在一寬光譜範圍，從可見光到紫外光，且在高溫/高功率應用區域運作。相較於其它寬能帶隙半導體，氮化物半導體主要優點在於當被使用於光學及微電裝置時，他們在高溫及高功率的低退化傾向。同時，低尺度的量子侷限化效應(low－dimensional quantum confinement effects)(即在量子線及點層面)被期望成為改善光學裝置效能之最首要技術之一。以III－V族氮化物之一各種低尺寸結構之製造已被進行，其係使用諸如蝕刻、再生成、在選擇區域過度生成、於傾斜基板上成長、自我組織製程等等之方法。
儘管最近幾年的技術進步，阻礙氮化鎵(GaN)裝置進一步發展的主要障礙之一為缺乏高品質及商業上可得的低成本之獨立式氮化鎵模板。替代基板，如藍寶石及碳化矽(SiC)一般地被使用在以氮化物為基礎之裝置。由於晶格錯配(lattice mismatch)及在沉積層與基板(異相磊晶)之間的熱脹 係數的大差異，一由非所欲殘餘張力所引發之非常高(109 至1010 cm－2 )密度的穿透錯位(threading dislocations)及嚴重晶圓彎曲/破裂發生於成長氮化物層。這些因素明顯地影響以氮化物為基礎的光電及微電裝置的效能及壽命。
磊晶橫向過度成長技術(Epitaxial lateral overgrowth technique)(所謂的ELOG及它的變形：面向初始磊晶橫向過度成長(facet initiated epitaxial lateral overgrowth，FIELO)及懸空外延技術(Pendeo)(源自拉丁文為懸掛或被懸浮)是最廣泛被採用的方法，用以抑制材料上的彎曲及穿透錯位之顯著部分。沉積於初始成長氮化鎵膜之橫向過度成長氧化物(或金屬)條狀物已經被顯示出在錯位密度中達到約兩級的級數減少，降低它至107 cm－2 之程度。然而，該低缺陷密度材料僅發生在側翼區域(wing region)，其位於晶粒聚結前端(coalescence front)，且意味著僅約全部晶圓表面區域的五分之一。大的晶粒聚結前端傾斜(coalescence front ttlting)和伸張應力兩者皆存在於該過度成長區域。由該長方形罩幕而來的不對稱應力也導致該晶圓的不對稱彎曲。
低缺陷密度獨立式氮化鎵是目前選擇來達到用於光電和微電裝置之所欲規格的材料之一。於30mW輸出程度的CW操作下，15000小時的氮化物雷射壽命的紀錄，最近已由Nichia Chemicals公司使用HVPET成長基板所展示。然而，該獨立式氮化鎵基板非常貴且該缺陷密度並無像矽(Si)、砷化鎵(GaAs)和磷化銦(InP)晶圓同樣地低。
多種可適於成長氮化鎵材料的蒸氣沉積方法被描述在 US 6,413,627、US5,980,632、US 6,673,149、US 6,616,757、US 4,574,093、US 6,657,232和US 2005/0199886中。關於此類方法的其他出版物包括：1. Handbook of Crystal Growth,Vol 3,edited by D.T.J.Hurle,Elsevier Science 1994.
2. R.F.Davis et al,’Review of Pendeo－Epitaxial Growth and Characterization of Thin Films of GaN and AlGaN Alloys on 6H－SiC(0001)and Si(111)Substrates.’MRS Internet J.Nitride Semicond.Res.6,14,1(2001).
3 M.Yoshiawa,A.Kikuchi,M.Mori,N.Fujita,and K.Kishino,‘Growth of self－organised GaN nanostructures on A1203(0001)by RF－radical source molecular beam epitaxy.’Jpn.J.Appl.Phys.,36,L359(1997).
4. K.Kusakabe,A.Kikuchi,and K.Kishino,‘Overgrowth of GaN layer on GaN nano－columns by RF－molecular beam epitaxy.’J.Crystl.Growth.,237－239,988(2002).
5. J.Su et al,‘Catalytic growth of group III－nitride nanowires and nanostructures by metalorganic chemical vapor deposition.’Appl.Phys.Lett.,86,13105(2005).
6. G.Kipshidze et al,‘Controlled growth of GaN nanowires by pulsed metalorganic chemical vapor deposition.’Appl.Phys.Lett.,86,33104(2005).
7. H.M.Kim et al,‘Growth and characterization of single－crystal GaN nanorods by hydride vapor phase epitaxy.’ Appl.Phys.Lett.,81,2193(2002).
8. C.C.Mitchell et al.,Mass transport in the epitaxial lateral overgrowth of gallium nitride.’J.Cryst.Growth.,222,144(2001).
9. K.Hiramatsu.,Epitaxial lateral overgrowth techniques used in group III nitride epitaxy.’J.Phys：Condens,Matter.,13,6961(2001).
10. R.P.Strittmatter,‘Development of micro－electromechnical systems in GaN’,PhD Thesis,California Institute of Technology,P.92(2003).
 發明概要
於“奈米結構”之頂部成長厚的化合物半導體已被提出，亦即具有奈米層級之尺度的分離構成，如同英國專利申請案第0605838.2號。此類半導體材料的大量生產已在英國專利申請案第0701069.7號中被提出。本發明延伸於彼等申請案中所提及的方法學，使能成長全半導體裝置。
在此文脈中，一「厚的」半導體係一實質上自我支撐、典型地具有大於約50μm之厚度者。
本發明的一目的在提供一種成長高品質元件的方法，該等元件展現出低應力及低缺陷密度兩者。此係藉由使用所製造之奈米結構順應層來吸減該晶格錯配以及在基板和頂部元件間的該熱脹係數差異而達成。
依據本發明之第一方面，其提供一種製造層狀半導體 元件之方法，如於隨附之申請專利範圍中所述。
根據本發明之一第二方面是提供一種藉由相符於該第一方面的方法所製造之半導體元件，如於隨附之申請專利範圍中所述。
根據本發明之一第三方面是提供一種半導體元件，如於隨附之申請專利範圍中所述。
較佳地，複數奈米結構位於其上之一基板被提供，該基板材料是選自下列所組成之群組：藍寶石、矽、碳化矽、鑽石、金屬、金屬氧化物、化合物半導體、玻璃、石英和複合材料。用於一般極性(normal polar)材料的成長，如c－平面(c－plane)氮化鎵，該基板之結晶位向可為c－平面藍寶石。用於非極性材料的成長，如a－平面(a－plane)或m－平面(m－plane)氮化鎵，該基板之結晶位向分別的可為γ－平面(γ－plane)藍寶石或m－平面(m－plane)4H－或6H－SiC。
該基板材料也可選自由下列所組成之群組：導電基板、絕緣基板和半導電基板。
該奈米結構可藉由蝕刻一含有半導體層的模板而製造，其半導體層可藉由分子束磊晶法(MBE)、金屬有機化學氣相沈積法(MOCVD)(諸如金屬有機氣相磊晶法(MOVPE))、濺鍍法(sputtering)、氫化物氣相磊晶法(HVPE)，或任何其它半導體成長方法而於一基板上成長。該模板可被製造成具有一單層、或多層，或具有異質結構，或具有超晶格(superlattices)，其係由n－及p－型摻雜和未經摻雜半導體，例如AlN、Alx Ga1－x N而1>x>0、GaN、Inx Ga1－x N 而1>x>0，所組成。該所成長半導體層的總厚度較佳地是小於3 μm。此等模板的例子可為：基板/非結晶AlN(~200－500 nm)/GaN(50－100 nm)、基板/AlN(~20 nm)/GaN(1－3 μm)、基板/AlN(~20 nm)/AlGaN(1－3 μm)/GaN(10－100 nm)、基板/AlN(~20 nm)/AlGaN(1－3 μm)/InGaN(10－100 nm)/GaN(10－100 nm)、基板/GaN/(AlGaN 2.5－10 nm/GaN 2.5－10 nm超晶格)、基板/GaN/(AlGaN 2.5－10 nm/AlN 2.5－10 nm超晶格)/GaN(10－100 nm)、基板/GaN/(InGaN 2.5－10 nm/GaN 2.5－10 nm超晶格)/GaN(10－100 nm)、基板/Si3 N4 /AlN(~20 nm)/GaN(1－3 μm)/p－GaN(10－100 nm)。
此一蝕刻製程含括形成一罩幕(由其所涉及的尺度，也稱為一「奈米罩幕」)在模板上以控制所生產之奈米結構的尺度。該罩幕的製造係可藉由金屬退火(例如Ni)方法、陽極多孔氧化鋁方法、干涉術(interferometry)、全像術(holography)、電子束微影(e－beam lithography)、光微影(photolithography)、奈米壓印(nano－imprint)、或任何其它適合方法。
取決於所使用的製程，所形成之奈米結構的圖案可為隨機或預定的，以達成所欲的物理或化學性質。例如，退火方法將製造出一隨機圖案的奈米結構。該陽極氧化鋁方法可製造隨機及已定六角形之圖案，係取決於該製程使用之重點，例如：是否使用一預壓痕(pre－indentation)罩幕。光微影、干涉術及奈米壓印皆可製造客製圖案。如果該使 用的罩幕是基於諸如鎳之退火金屬，則奈米壓印也可製造一隨機的圖案。
金屬退火奈米罩幕製造方法含括：(a)沉積介電材料於該半導體層模板上；(b)沉積薄金屬材料於該介電層上；(c)於控制氣體周圍溫度下，退火該金屬以形成高密度奈米罩幕；(d)使用該金屬奈米罩幕來乾及濕蝕刻該介電材料；(e)使用該該金屬及該介電奈米罩幕來乾及濕蝕刻該半導體材料，以形成一高密度奈米結構。
陽極多孔氧化鋁奈米罩幕製造方法含括：(a)沉積介電材料於該半導體層模板上；(b)沉積薄鋁於該介電層上；(c)於控制電解液、溫度及電壓下，陽極處理該鋁，以形成高密度陽極多孔氧化鋁奈米罩幕；(d)沉積金屬材料於該氧化鋁奈米罩幕上；(e)濕蝕刻以移除該氧化鋁奈米罩幕；(f)使用該金屬及介電奈米罩幕來乾及濕蝕刻該半導體材料，以形成一高密度奈米結構。
奈米壓印奈米罩幕製造方法含括：(a)沉積介電材料於該半導體層模板上；(b)奈米壓印及顯像該奈米孔罩幕於該介電材料上；(c)沉積薄金屬材料於該奈米孔罩幕上；(d)移除該奈米壓印罩幕以形成週期性排列的金屬 量子點奈米罩幕；(e)使用該金屬奈米罩幕來乾及濕蝕刻該介電材料；(f)使用該金屬及介電奈米罩幕來乾及濕蝕刻該半導體材料，以形成一高密度奈米結構。
在奈米壓印奈米罩幕製造技術中，該主(master)罩幕可藉下列方法所製造：干涉術、電子束微影、次微米光微影、或x-射線微影。該罩幕圖案可是客製設計而由一光子晶體結構、高對稱光子準晶體(photonic quasicrystal)、格柵(gratings)、及任何其它圖案供用於所欲之光學效應。
諸如SiO2 或Si3 N4 的一介電材料，其可藉由濺鍍法、電子束蒸鍍或電漿輔助化學氣相沉積(PECVD)所沉積，可做為帶有從上述提及技術所製造之奈米罩幕的複製圖案的罩幕。該介電層的厚度取決於該介電材料與被蝕刻半導體層之間的蝕刻選擇性。
如此製造的該奈米結構具有一遠大於一的長寬比(即，高度對寬度)。該半導體層之乾蝕刻可藉使用氬、氯、三氯化硼或氫之氣體混合物之反應性離子蝕刻(RIE)或感應耦合式電漿蝕刻(ICP)來進行。較佳地，該蝕刻過程係蝕刻該半導體層直至該基板完全地被曝露。該層結構較佳地是以一使該所製造的奈米結構之底部及中間部的橫向成長速率遠小於頂部的方式而成長。該奈米結構之該層結構的一實例是由諸如基板/AlN(~20 nm)/n-Al0.03 GaN0.97 (2 μm)/p-GaN(80 nm)之多層所組成。由於AlGaN中之鋁及可能存在之少量氧化鋁的較慢擴散性，使得延著AlN和 n-Al0.03 GaN0.97 表面之GaN的橫向成長速率遠小於p-GaN。
奈米結構尺度可藉由進一步使用不同酸及鹼的濕蝕刻而修飾。此處理准許細微調整該奈米結構的直徑供用於最佳化橫向過度成長及容易從該基板分開此等長成的厚獨立式化合物半導體材料。
奈米結構之原位或非原位氮化作用可被實行以降低在橫向過度成長期間根部奈米結構之晶粒聚結，因此最大化該奈米結構之去耦機制以降低該頂部橫向成長厚層的缺陷密度及裂痕。
該奈米結構之該層結構之一實施例是由諸如(111)矽/非晶形AIN(~200 nm)/n-Al0.06 GaN0.94 (~100 nm)/p-GaN(80 nm)之多層所組成。而後，該奈米結構可係藉由向下蝕刻至暴露約500 nm之矽所製造。使用NH3 轉換Si為Si3 N4 氮化矽之氮化方法幫助防止於奈米結構底部氮化鎵的橫向過度成長。在隨後的橫向磊晶成長期間，於奈米結構間之空隙的整體促進了低應力及低缺陷密度頂層的形成。
經製造的III族氮化物奈米結構模板可被載裝而供用於使用MBE、MOCVD或HVPE之初始薄的連續氮化鎵磊晶橫向過度成長(ELOG)。如此製備之模板而後可被載裝而用於使用MOCVD、MBE及HVPE的全元件磊晶成長。
該單晶半導體材料可包含一不同於該奈米結構之材料。
該半導體材料可為未經摻雜，或者經n-型或p-型摻雜。
藉由該方法製造的該化合物半導體元件為經磊晶成長 的。此成長可藉各種方法被進行，HVPE、MOCVD(MOVPE)、CVD、濺鍍法、昇華法(sublimation)、或MBE方法，或者藉由選擇性組合HVPE、MOCVD(MOVPE)、CVD、濺鍍法、昇華法、及MBE方法。
該經磊晶成長的元件可由未經摻雜、n-型或p-型摻雜的材料所組成。
該磊晶成長可使用一脈衝成長方法而被部分進行。
有利地，該元件之成長係在旋轉該基板時進行。
在該元件的p-邊被結合至一鑲嵌晶圓之後，該成長的化合物半導體裝置可和基板分離。該分離可完成，例如藉由機械式地破裂該相對弱的奈米結構，或藉濕蝕刻、光化學蝕刻、電化學蝕刻，或藉由雷射剝蝕。
與本發明相符之一實施例是使用HVPE以成長高品質平坦、低張力及低缺陷密度之化合物半導體於外來基板上，係使用奈米結構順應層及磊晶橫向過度成長。適合的奈米結構例子，包括實質上沿著他們整個長度不變直徑之奈米柱(也就是已知的「奈米桿」或「奈米線」)、或其它結構，例如：三角錐、圓錐或球體，其中沿著他們主要尺度上具有不同直徑。簡而言之，下列敘述將討論奈米柱的使用，然而它應被了解的是其它適合奈米結構，像是此等上述所提及也可被使用，且用以某特定應用，的確可為優點。半導體材料奈米柱可被製造於含有初始化合物半導體層之任何外部基板上，此化合物半導體多層藉由MBE、CVD、MOCVD(MOVPE)或HVPE方法成長。此奈米柱典型地有一 直徑約為10至120 nm。全元件磊晶化合物半導體層進一步成長可係藉由MBE、MOCVD或HVPE來達成。
由於化合物半導體材料和基板之間的熱脹係數不同，化合物半導體層彎曲可藉一平衡該奈米柱尺度及空氣縫隙而被最小化，其作用是減低該基板衝擊。低張力、低缺陷密度及平坦化合物半導體薄膜因此可使用該技術而成長。透過在奈米柱及橫向成長層介面之該缺陷彎曲機制，使用此等奈米柱之奈米懸空(pendeo)隨意橫向過度成長將使化合物半導體薄膜上方之缺陷減至最小。該小尺度奈米柱也將使橫向過度成長層之晶界的面傾斜減至最小。該奈米柱之控制尺度以及在奈米柱及橫向成長層之間之局部應力也准許該化合物半導體層，例如：氮化鎵，在快速冷卻或機械扭轉期間與基板迅速分開。用於p-GaN之一陽極電化學選擇蝕刻製程也可使用於分開氮化鎵薄膜與基板，在該實例中，該蝕刻奈米柱係由薄p-GaN頂層組成。而後該氮化鎵可發生用於一完整元件之進一步磊晶成長。
該初始化基板可為不同晶體位向，例如：c-平面藍寶石、γ-平面藍寶石、m-平面4H和6-H SiC。藉使用成長於不同晶體位向基板頂部之製造於初始化非極性或極性化合物半導體層上奈米柱，高品質、低張力及低缺陷密度非極性或極性化合物半導體層可被再成長。因此本發明提供一非常經濟的量產技術係用於成長在低張力及低缺陷密度化合物半導體材料頂部之高效能裝置。
如上述該相同成長方向也可應用於低張力及低缺陷密 度AlN及AlGaN係使用藉氯化氫通過鋁來形成之AlCl3 先驅物。氮化鋁在正常ELOG成長技術下是非常困難晶粒聚結，但使用含一奈米層級之尺度空氣縫隙之一奈米柱順應層對於氮化鋁及AlGaN會促進一非常快速晶粒聚結。
由本發明提供的該成長方法可被應用於III-V族氮化物之化合物，一般地該分子式為Inx Gay Al1-x-y N，而0<x<1、0≦y≦1、及0≦x+y≦1，或其它適合的半導體氮化物。透過本發明之方法，II-VI族化合物也可適合用於生產。例如：該半導體可包含材料，像是GaN、AlN、InN(氮化銦)、氧化鋅(ZnO)、碳化矽(SiC)。遍及下述，為方便之用，本發明係使用氮化鎵作為一磊晶III-V族氮化物層為該半導體材料之一實施例來作描述，儘管任何適合的半導體材料可被使用。
基於III族和V族元素之氣相傳輸至一成長反應器沈積區域，GaN之HVPE，也被稱為氯傳輸化學氣相沈積，是一相對地已被完整建立之方法。在此技術中，氯被使用來傳輸該III族物質以取代在MOCVD技術中的金屬有機來源。此具有一區別優點在於藉由優於MOCVD或MBE方法(≦2 μm/hr)之該技術可達成大成長速率(高達200 μm/hr)。相對於以一非平衡冷壁反應器為主之技術的MOCVD，HVPE是一可逆平衡為基礎之製程，其是應用一熱壁反應器。該典型成長過程如下。藍寶石、矽、碳化鈣、氧化鋅或其它相容基板被嵌入於該成長腔體之該沈積區域且被加熱。當達到該最後成長溫度時，開始NH3 流量。經過一段時間而准許該 NH3 濃度達到一穩定態值之後，HCl流量將開始以提供該GaCl的傳輸，其中GaCl被合成係藉由使HCl氣體與液態Ga金屬在800-900℃之該Ga區域反應，經由該反應：2HCl(g)+2Ga(l)→2GaCl(g)+H2 (g)。一選擇性之合成方法係藉由使氯與鎵在約125℃下反應。然後氣體GaCl從Ga區域被傳輸至該沈積區域在900-1200℃下與NH3 反應以形成GaN，係經由此反應GaCl(g)+NH3 (g)→GaN(s)+HCl(g)+H2 (g)。該HVPE成長方法之其它主要優點是混合錯位共同消滅(mutual annihilation)，以降低該缺陷密度於較厚GaN中。
製造的GaN奈米柱的使用有幾個優點，例如：作為該順應層以成長氮化鎵。由於該柱之小直徑及高長寬比(高度相對於直徑)，機械限制發生於奈米柱及頂部橫向成長層介面之間。該應力及錯位主要地被局部化於GaN奈米柱及橫向成長層介面之間。如此成長會導致幾乎是無應力及錯位的頂部橫向過度成長層。此外，傳統GaN薄膜中由嵌鑲構造(mosaic structure)所造成、由一初始島狀取向偏位之擴伸而發生的缺陷可被減到最小，因為不良取向偏位的奈米柱最終會成長，而改善一般的對齊。含一窄空氣縫隙之奈米柱的形貌(topography)允許有一非常薄過度成長層之晶粒聚結。典型地僅~0.1-0.2 μm厚度是被需要用於連續過度成長GaN層。藉該磊晶橫向再成長氮化鋁於此等奈米柱之上，此窄空氣縫隙也將促進該非常快速之晶粒聚結來形成連續AlN。有著上述所有優點，當比較其他ELOG或Pendeo製程，高品質GaN因此可被成長於此製造的奈米柱順應層 上，以及有非常小傾斜於奈米柱頂部或於空氣縫隙頂部其中之一的該晶粒聚結前端。
一成長於該製造奈米柱順應層頂部之元件可被製造且與該附著之基板被封裝。選擇性地，此一元件可被製造且與該移除之基板被封裝。例如藉由各種方法，可達成該成長元件之分離。像是藍寶石和III-V氮化物的脆材料之中，假如該應力超過一臨界值，破裂可容易地發生。有高長寬比和奈米層級之尺度之製造的III氮化物奈米柱會促進該基板和該頂部元件間之該破裂機制，蓋因該熱膨脹係數之大差異，尤其當快速冷卻在該成長後被進行。進一步，一機械扭轉將推進該局部應力以超過該臨界值進而分離該頂層。另一分離該GaN與該基板之方法係使用陽極電化學蝕刻。在此實例中，一薄p-GaN層被沉積在該半導體層之頂部。藉由蝕刻方法製造出有該p-GaN尖(tip)之該奈米柱。使用一適合之電解液和偏壓會導致p-GaN被選擇性地蝕刻而殘留該厚頂部GaN(未經摻雜或n-摻雜)未被接觸。其他方法，像是化學蝕刻係使用氫氧化鉀(KOH)、草酸或磷酸等或光化學蝕刻結合濕化學蝕刻和UV光、或快速冷卻該基板，皆適合用以分離該元件與該基板。經由從該基板，雷射剝蝕也可使用以分離該元件。該分離也可結合該上述之方法而實施。
如γ-平面藍寶石被使用作為該基板，使用該奈米柱順應層，非極性a-平面GaN能被成長，而此等是藉由蝕刻該初始成長低品質a-平面GaN和客製設計之非極性層來製造。因 此成長的該a-平面GaN將具有非常低張力和低缺陷密度，其特別地適合用於該非極性平面為主之高品質裝置的進一步成長，像是發光二極體、雷射二極體和微電裝置。使用相似製造之奈米柱順應層，該m-平面GaN可被成長於(100)LiAlO2 、m-平面4H-或6H-SiC之上。該非極性材料之使用也准許能帶隙工程以成長單片寬能帶(monolithic broadband)發光二極體，例如結合不同寬度量子井之白光發光二極體。
圖式簡單說明
本發明之具體實施例將以參考之伴隨圖示所描述，其中：第1圖顯示氮化鎵奈米柱上之高品質塊狀成長氮化鎵的一SEM斷面圖。
第2圖顯示氮化鎵奈米柱上之高品質塊狀氮化鎵的一高解析度斷面TEM圖。
第3圖圖解式地顯示具絕緣基板之全發光二極體元件之成長和製造的製程流程。
第4圖圖解式地顯示具導體基板之全發光二極體元件之成長和製造的製程流程。
第5圖圖解式地顯示具經分離之基板的薄氮化鎵發光二極體元件之成長和製造的製程流程。
 較佳實施例之詳細說明
為說明本發明，使用與本發明相符技術之各種實行的實施例將被描述如下：
實施例1
實施例1是關於含絕緣基板的全發光二極體裝置之成長及製造。第3圖圖式地顯示對此一方法之製程流程。結合每一元件至該奈米柱基板。該奈米柱基板加強從頂部之光取出。該低張力及低缺陷橫向成長層改善該裝置之內部量子效率。
在此實施例中，一直徑約2吋(5.08 cm)之c-平面位向藍寶石基板被使用，其中在約350-550℃下約20 nm厚度之一GaN緩衝層成長於其上，接續約1 μm厚度之未經摻雜GaN磊晶地被成長，如第3圖步驟1所示。藉由MOCVD(第1圖之步驟2)沉積約2-3 μm之未經摻雜GaN以形成用於製造奈米柱之該模板。在載入之前，該GaN模板於氫化鉀(KOH)之中被去脂(degreased)數秒、在去離子水中被沖洗、於約80℃之一硫酸/磷酸=3：1溶液中被蝕刻數分鐘，然後於去離子水中被沖洗。藉由PECVD以沉積一~200 nm薄介電層之SiO2 或Si3 N4 於該GaN模板上。然後藉由電子束蒸鍍或濺鍍法，沉積約2-6 nm之一薄鎳金屬於該介電層之上。該金屬在~830℃氮氣氣氛下進行約一分鐘之快速退火以形成高密度鎳奈米點。該鎳金屬厚度之選擇能控制該鎳奈米點之該密度和尺度。使用Ar和CHF3 之反應性離子蝕刻(RIE)被使用來蝕刻該介電材料係使用該鎳奈米點。而後，使用一氬、氫氣、氯氣或氯化硼氣體混合之ICP蝕刻被進行以蝕刻該氮化鎵材料層係使用金屬和介電奈米罩幕以形成一高密度奈米柱(第3圖之步驟3)。
使用硝酸溶液來移除殘餘鎳奈米點。分別藉由緩衝氧化蝕刻液及磷酸來移除SiO2 或Si3 N4 之殘餘介電材料。進一步使用氫化鉀之濕蝕刻能促使奈米柱尺度之精確校正。
使用含矽烷及氫化氮氣體之PECVD進行非即時氮化作用製程。藉由RIE，些許地蝕刻該氮化奈米柱尖端。
藉由一MOCVD成長製程進行一初始磊晶橫向過度成長(ELOG)被，顯示於第3圖之步驟4：第一，該氮化氮化鎵奈米柱模板被載充入該MOCVD反應器。之後該基板溫度被提高至約1020℃與一約2000 sccm之氨流量及5 sccm之三基鎵(TMG)流量。在大約30分鐘成長之後，該三甲基鎵(TMG)流量被設定為約10 sccm以用於10分鐘的成長，接續約20 sccm以用於約20分鐘的成長。在該第一個30分鐘之內的連續氮化鎵被全晶粒聚結。
使用該氮化作用於奈米柱之主要優點是避免奈米柱根部的快速晶粒聚結，其可破壞使用奈米柱之去耦機制。一氮化表面具有一反界面活性劑效果，其抑制該氮化鎵橫向成長。
第1圖顯示一ELOG成長氮化鎵於氮化鎵奈米柱上之SEM斷面圖。第2圖顯示一該高解析度塊狀氮化鎵於氮化鎵奈米柱上之高解析度斷面TEM圖。該圖清楚地顯示在該頂部ELOG成長之氮化鎵上，非常少的穿透錯位被觀察到。在近於該氮化鎵奈米柱處，有一些疊層缺陷(stacking faults)平行於該ELOG氮化鎵之成長表面，但該奈米pendeo成長強烈地彎曲(bend)所有缺陷於該ELOG氮化鎵及該奈米柱之介 面。因此該ELOG氮化鎵含有非常少的缺陷。
然後，該全元件磊晶成長在該MOCVD反應器中被持續著，顯示於第3圖之步驟5。一典型製造的發光二極體包含下列層：一n-型矽摻雜氮化鎵層(約1.5-2 μm)、一InGaN/GaN量子井主動(active)範圍(約35Å/100Å，2-6對)及一AlGaN：Mg被覆層(約200 Å)，其在第3圖共同被顯示為「量子井」層，及p-型鎂摻雜氮化鎵(約0.2-0.3 μm)。在GaN：Si及GaN：Mg層之該電子及電洞濃度各自約為3×1018 cm-3 及6×1017 cm-3 。
首先，藉由結合一SiO2 罩幕與使用一鋁、氫、氯，或氯化溴氣體混合之二氧化矽的ICP蝕刻製造一n接觸(n-contact)，然後Ti/Al(20/100 nm)被沉積。藉使用電子束蒸鍍沉積Ni/Au(約5/5 nm)製造一p接觸(p-contact)，接續在約550℃之一氧氣氣氛中退火約5分鐘。
實施例2
如同實施例1，藉一MOCVD成長製程進行該初始磊晶橫向過度生長。然而，在此實施例中，三甲基鋁(TMA)部分或完全取代使用在實施例1來成長一AlGaN層的三甲基鎵(TMG)。
該全元件磊晶成長，在此實例中為一發光二極體，被持續在該MOCVD反應器中。該成長的發光二極體結構包含下列層：一n-型矽摻雜AlGaN層(約1.5-2 μm)，一Alx Ga1-x N/Aly Ga1-y N量子井主動(active)範圍(約35 Å/100 Å、2-6 對、及yx+0.03)，一AlGaN：Mg被覆層(~200 Å)，及p- 型鎂摻雜AlGaN(約0.2-0.3 μm)。在該AlGaN：Si及AlGaN：Mg層之電子及電洞濃度分別約為1018 cm-3 和6×1017 cm-3 。該製造的發光二極體是適合製造UV範圍波長之光。
實施例3
在此實施例中，該使用之模板是成長於一γ-平面藍寶石基板上方之a-平面GaN或AlGaN。此外該奈米柱製造如同實施例1或2之描述。此模板有特別優點在於它可被使用於成長一非極性之半導體層，其可特別地有利用於光成分的製造，例如：白光二極體(參考底下)。
該全元件磊晶成長，在此實例中為一發光二極體，被持續在該MOCVD反應器中。該製造的發光二極體結構包含下列層：一n-型矽摻雜氮化鎵層(約1.5-2 μm)，InGaN/GaN多重量子井主動範圍(6對量子井，該量子井寬度為25、35、45、55、75、90 Å和位障層(barrier)為100 Å)，一AlGaN：Mg被覆層(~200 Å)，及p-型鎂摻雜氮化鎵(約0.2-0.3 μm)。在該GaN：Si及GaN：Mg層之電子及電洞濃度各自約為3×1018 cm-3 和6×1017 cm-3 。此元件將提供一比傳統發光二極體極廣之頻寬，以製造例如白光二極體。
實施例4
在此實施例中，該被使用之模板包含成長於m-平面4H-及6H-SiC上方之m-平面GaN(經p-型、n-型摻雜或未經摻雜)。該奈米柱可根據實施例1及2之方法成長。如同在實施例3，此模板之選擇能夠製造一非極性半導體層，其可有利用於特定光成分。
該全元件磊晶成長，在此實例中為一發光二極體，在該MOCVD反應器中被持續著。該成長的發光二極體結構包含下列層：一n-型矽摻雜氮化鎵層(約1.5-2 μm)，一InGaN/GaN多重量子井主動範圍(6對量子井，該量子井寬度為25、35、45、55、75及0 Å和位障層為100 Å)，一AlGaN：Mg被覆層(~200 Å)，及p-型鎂摻雜氮化鎵(0.2-0.3 μm)。在該GaN：Si和GaN：Mg層之電子及電洞濃度各自約為3×1018 cm-3 和6×1017 cm-3 。由於該半導體層之非極性本質，此元件將提供一比傳統發光二極體極廣之頻寬。
實施例5
相對於先前使用一絕緣基板的實施例，此處該使用之模板包含n-GaN成長於一導電基板上方，例如：獨立式n-GaN、n-Si、n-型4H-或6H-SiC。第4圖圖式地顯示用以成長及製造含導電基板之全發光二極體裝置之製程流程。在步驟1中，一n-型緩衝層成長於該導電基板上。在步驟2中，接續一n-GaN層。在步驟3中，使用一相同製程如同在實施例1中之描述，藉由蝕刻形成奈米柱。在步驟4中一初始化磊晶橫向過度成長製造一n-GaN層。在步驟5中，如同在先前之實施例，成長該發光二極體層。在步驟6中，如同前面之實施例，一Ni/Au合金之p-型接觸係藉由電子束蒸鍍沉積約10/10 nm及在約550℃下之氧中退火約5分鐘以形成於該p-GaN頂部。在此實施例，該n-型接觸成長於該基板相反表面上。在此本實施例中，其中獨立式n-GaN被使用作為該基板，約20/100 nm厚度之鈦/鋁被使用作為n-接觸金屬。
實施例6
在實施例1到5之中，該製造之裝置被固定於該基板及奈米柱結構之上。然而在實施例6之中，該裝置分離該基板及固定在一客製底座(submount)，導致一相當薄最終成分。第5圖圖表式地顯示用於與該基板分離之一薄氮化鎵發光二極體元件之成長及製造之該製程流程，在此實施例，該基板為一藍寶石。步驟1及2和先前描述的實施例相同，除了此處p-型GaN成長於該基板之上來形成該模板。然後，該p-GaN頂層被蝕刻(步驟3)來形成p-GaN奈米柱。由於相當高p-GaN濕蝕刻率(例如：使用氫化鉀、電化學蝕刻或光化學蝕刻)，此將促進該分離製程(描述於下)。在步驟4中，厚n-GaN被橫向過度成長於p-GaN奈米柱上。在步驟5中，如同先前實施例之相同方法，該元件被成長於該n-GaN上。在步驟6中，如同先前之實施例，一約10/10 nm厚度之Ni/Au合金之p-型接觸形成於該p-GaN上，換言之藉由電子束蒸鍍沉積及在約550℃下之氧中退火約5分鐘。進一步一Ti/Al/Au/Sn-Au反射金屬及接合合金在約10/200/100/300 nm厚度下沉積於該p-接觸Ni/Au合金之頂部。在步驟7之中，超過它約285℃的熔點，於該p-GaN頂部加熱Sn-Au之接合金以使該p-GaN能被接合至一熱傳導係數較好之底座。該底座可由像是SiC、AlN、CVD鑽石、Si、金屬、及合金所組成。Au鍍於該底座頂部可被使用以幫助p-GaN之接合，且然後該電連結可透過該接合墊(bonding pad)於該底座上。在步驟8中，該基板與該元件分離，此處使用一電化 學方法，在此，其該厚N-GaN扮演陽極，一Pt網(mesh)被使用做為陰極且KOH或H3 PO4 被用做為電解液。施加一約3.5到4伏之偏壓(加於Pt參考電極)以選擇性地蝕刻該p-GaN。經20分鐘蝕刻之後，該全元件典型地與該基板分離。在步驟9中，沉積及製造一20/50 nm之Ti/Al之n-型接觸於厚N-氮化鎵之頂部。應被理解的是此技術可促使該相當薄的裝置之製造。
實施例7
在此實施例中，如同上面之實施例5，一包含n-GaN成長於，如：獨立式n-GaN、n-Si、n-型4H-及6H-SiC之一導電基板頂部之模板被使用。使用此模板，藉由MOCVD可成長一全雷射二極體結構。此可包含一層結構如同列於下列表1中，在此該最上層首先被列出。
實施例8
此實施例說明一用以製造該必須的奈米柱結構之選擇性方法，其使用一陽極多孔氧化鋁奈米罩幕製造方法。直徑約2吋(5.08 cm)之一c-平面位向藍寶石基板，和約2-3 μmMOCVD沉積之GaN被載入於一HVPE垂直反應器之該基板支架上。在載入之前，該GaN模板在KOH中被去脂(degreased)數秒，在去離子水中被沖洗，於一約80℃H2 SO4 /H3 PO4 =3：1溶液被蝕刻數分鐘，然後在去離子水中被沖洗。藉由PECVD沉積一約200 nm之SiO2 或Si3 N4 之薄介電層於該氮化鎵模板上。然後，藉由電子束蒸鍍或濺鍍法沉積一60-200 nm之薄鋁金屬於該介電層上。一兩步驟之陽極化作用製程被採用：在0.3 M草酸溶液和約5℃及電流~100 mA與20伏特下，該第一陽極作用實行約6小時以形成一氧化物(氧化鋁)層於該鋁層上。係藉該陽極作用製程改變該鋁表面結構，製造凹部。然後，藉由6 wt%H3 PO4 及1.8wt%H2 CrO4 之混合物在約60℃、1-1.5小時移除該氧化物。第二陽極作用在相同草酸溶液中於約100 mA及40伏特實行約5小時。第二陽極作用是必要的以創造一更均勻奈米罩幕圖案。然後微量鋁可從該氧化鋁層中被移除。之後 5wt% H3 PO4 被使用來移除所有氧化鋁。使用Ar 及CHF3 之反應式離子蝕刻(RIE)被使用來蝕刻該介電材料係使用鎳奈米點。而後進行使用一鋁、氫、氯、或氯化溴氣體混合之ICP蝕刻以蝕刻GaN材料係使用該金屬及介電奈米罩幕以形成一高密度奈米柱。
係使用硝酸溶液移除殘餘鎳奈米點。分別地藉緩衝液氧化蝕刻溶液及磷酸移除SiO2 或Si3 N4 之殘餘介電材料。進一步使用KOH之濕蝕刻允許該奈米柱維度之精確校正。
因此製造的該奈米柱可使用於裝置的製造，如同先前實施例。
實施例9
此處，描述於實施例1中之該初始化MOCVD磊晶橫向過度成長製程係藉一脈衝HVPE成長方法被取代。在此方法中，該試劑氣體之流程順序被輪流地打開(打開NH3 和GaCl)及關閉(打開GaCl及關閉NH3 )用於該橫向成長模式。打開及關閉週期次數各自被設定為約60秒及15秒。持續該GaN成長步驟直到製造一連續氮化鎵GaN磊晶層。如果在垂直反應器中該V/III比被設定在10及40中間，可達成一約30-120 μm/小時之成長率。
明顯的在此等技術中，一寬範圍之方法及製程參數可在本發明範圍內被考量到，非只是此些如上所明確地描述。例如，奈米柱可用多種對於習知此技者是顯而易見的方法來製造。該奈米柱可被製造以便具有各種形狀之尖端，其選作為進行中之適當用途。該奈米柱在一控制方法 下可被製造以便具有用於進行該應用之各種預定圖案之奈米柱。該圖案例如可為光子晶體、光子準晶體或格柵。此類圖案可使用像是一奈米壓印罩幕製造方法來完成。此促使該獨特裝置(例如發光二極體)之製造。該奈米柱之材料不必固定，例如在該模板之該初始層，該合金成份在延著它的高度上是可變化的，如此它的特性更適合用於特殊應用。例如該合金成份在一雷射剝離分離製程中是可選擇的以便最佳化吸收。選擇性地，在該合金成份的一變化可最佳化用於該過度成長半導體之該晶格常數。進一步，該奈米柱材料不需與該過度成長半導體之材料相同。
在此具體實施例描述中，在該半導體材料在過度成長前，奈米柱從該半導體模板製造。然而，一奈米柱層之使用允許相當簡單移除該半導體，而不會對該下面基板造成不適當傷害。然後該半導體材料可被準備以成長該全磊晶裝置。
第1圖顯示氮化鎵奈米柱上之高品質塊狀成長氮化鎵的一SEM斷面圖。
第2圖顯示氮化鎵奈米柱上之高品質塊狀氮化鎵的一高解析度斷面TEM圖。
第3圖圖解式地顯示具絕緣基板之全發光二極體元件之成長和製造的製程流程。
第4圖圖解式地顯示具導體基板之全發光二極體元件之成長和製造的製程流程。
第5圖圖解式地顯示具經分離之基板的薄氮化鎵發光二極體元件之成長和製造的製程流程。

Claims (38)

  1. 一種用於製造層狀半導體元件的方法，其包含下列步驟：(a)提供包含複數半導體奈米結構之一基部，(b)使用一磊晶成長製程使一半導體材料成長於該等奈米結構上，以及(c)使用一磊晶成長製程使該半導體元件之一層成長於該半導體材料上；其中該等複數半導體奈米結構係位於一基板上，以及該方法包含藉由蝕刻該基板上的一半導體模板製造該等奈米結構，直至該基板受暴露為止之起始步驟。
  2. 如申請專利範圍第1項之方法，其中該等奈米結構係製造成具有一隨機或預定之圖案。
  3. 如申請專利範圍第2項之方法，其中該預定之圖案為一光子晶體、光子準晶體或一格柵。
  4. 如申請專利範圍第1項之方法，其中該等奈米結構包含一材料，其係選自下列所組成之群組：氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氧化鋅(ZnO)、碳化矽(SiC)、矽(Si)及其之合金。
  5. 如申請專利範圍第1項之方法，其中該模板包含一單層或多層或一異質結構或超晶格，其係由含有III-V或II-VI族化合物之n-或p-型經摻雜或未經摻雜半導體所組成。
  6. 如申請專利範圍第1項之方法，其中該模板包含一單層或多層或一異質結構或超晶格，其係由選自AlN、 AlxGal-xN而1>x>0、GaN和Inx Ga1-x N而1>x>0之n-或p-型經摻雜或未經摻雜半導體所組成。
  7. 如申請專利範圍第1項之方法，其中該模板包含一p-GaN頂層。
  8. 如申請專利範圍第1項之方法，其包含在蝕刻之前於該模板上形成一罩幕之步驟。
  9. 如申請專利範圍第1~8項中之任一項之方法，其中每一個奈米結構包含一奈米柱。
  10. 如申請專利範圍第1~8項中之任一項之方法，其包含執行該等奈米結構的氮化作用之步驟。
  11. 如申請專利範圍第1~8項中之任一項之方法，其中該基板材料係選自下列所組成之群組：導電基板、絕緣基板和半導體基板。
  12. 如申請專利範圍第1~8項中之任一項之方法，其中該基板材料係選自下列所組成之群組：藍寶石、矽、碳化矽(silicon carbide)、鑽石、金屬、金屬氧化物、化合物半導體、玻璃、石英和複合材料。
  13. 如申請專利範圍第1~8項中之任一項之方法，其中該基板材料包含一有一特定結晶位向之單晶。
  14. 如申請專利範圍第1~8項中之任一項之方法，其中該步驟(b)包括一初始橫向過度成長，接續為一垂直成長。
  15. 如申請專利範圍第1~8項中之任一項之方法，其中該步驟(b)係藉由使用金屬有機化學氣相沉積法(MOCVD)、分子束磊晶法(MBE)或氫化物氣相磊晶(HVPE)法中的 至少一者而進行。
  16. 如申請專利範圍第1~8項中之任一項之方法，其中該步驟(b)係使用一脈衝成長方法而進行。
  17. 如申請專利範圍第1~8項中之任一項之方法，其中於該步驟(b)中所成長之該半導體材料為未經摻雜、或者經n-或p-型摻雜者。
  18. 如申請專利範圍第1~8項中之任一項之方法，其中該步驟(c)係使用金屬有機化學氣相沉積(MOCVD)、分子束磊晶(MBE)、化學氣相沉積(CVD)、氫化物氣相磊晶(HVPE)成長製程、濺鍍法和/或昇華法而進行。
  19. 如申請專利範圍第1~8項中之任一項之方法，其中該步驟(c)包括成長至少一額外層。
  20. 如申請專利範圍第1~8項中之任一項之方法，其進一步包含於該元件上建立一接觸電極之步驟。
  21. 如申請專利範圍第1~8項中之任一項之方法，其進一步包含，如果該基板是由一導電材料所形成時，於該基板上建立一接觸電極之步驟。
  22. 如申請專利範圍第1~8項中之任一項之方法，其包含將該基部與在該步驟(b)所成長之該半導體材料分離的步驟。
  23. 如申請專利範圍第項22之方法，其中該分離步驟於該等步驟(b)和(c)之間發生。
  24. 如申請專利範圍第項22之方法，其中該分離步驟於該步驟(c)之後發生。
  25. 如申請專利範圍第22項之方法，其中該分離係藉由機械式地破裂該等奈米柱、快速冷卻該半導體材料、雷射剝離，或藉由濕式化學、電化學或光化學蝕刻而實行。
  26. 如申請專利範圍第22項之方法，其中在分離之後，於該半導體材料之上建立一接觸電極。
  27. 如申請專利範圍第1~8項中之任一項之方法，其包含將該元件結合至一底座之步驟。
  28. 如申請專利範圍第1~8項中之任一項之方法，其中該元件為一光學元件。
  29. 如申請專利範圍第28項之方法，其中該元件包含一發光二極體。
  30. 如申請專利範圍第28項之方法，其中該元件包含一雷射二極體。
  31. 如申請專利範圍第1~8項中之任一項之方法，其中在該步驟(c)中，該元件係由非極性磊晶半導體材料製造。
  32. 如申請專利範圍第1~8項中之任一項之方法，其中於該步驟(b)中所成長之該半導體材料為非極性。
  33. 如申請專利範圍第32項之方法，其中該半導體材料包含a-平面或m-平面氮化鎵(GaN)。
  34. 如申請專利範圍第32項之方法，其中該基板包含γ-平面藍寶石或m-平面4H-或6H-碳化矽(SiC)。
  35. 一種半導體元件，該半導體元件係由如申請專利範圍第1~34項中之任一項之方法所製造。
  36. 一種半導體元件，其包含： 一包含複數半導體奈米結構的基部，一位於該等奈米結構上的半導體材料，以及一位於該半導體材料上的元件層。
  37. 如申請專利範圍第36項之元件，其中該等複數奈米結構是位在一基板上。
  38. 如申請專利範圍第36或37項之元件，其包含一接觸電極。
TW097103483A 2007-02-09 2008-01-30 半導體元件之製造 TWI395260B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0702560.4A GB0702560D0 (en) 2007-02-09 2007-02-09 Production of Semiconductor devices
GB0708281A GB2446471B (en) 2007-02-09 2007-04-30 Production of semiconductor devices

Publications (2)

Publication Number Publication Date
TW200901284A TW200901284A (en) 2009-01-01
TWI395260B true TWI395260B (zh) 2013-05-01

Family

ID=37899067

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097103483A TWI395260B (zh) 2007-02-09 2008-01-30 半導體元件之製造

Country Status (7)

Country Link
US (1) US8383493B2 (zh)
EP (1) EP2118921A1 (zh)
JP (1) JP5374386B2 (zh)
KR (1) KR101409112B1 (zh)
GB (2) GB0702560D0 (zh)
TW (1) TWI395260B (zh)
WO (1) WO2008096168A1 (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
GB0701069D0 (en) 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
US8652947B2 (en) 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
US8118934B2 (en) 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
US9859457B2 (en) * 2008-03-27 2018-01-02 Nitek, Inc. Semiconductor and template for growing semiconductors
US8642421B2 (en) 2008-05-15 2014-02-04 SemiLEDs Optoelectronics Co., Ltd. Light-emitting diode device structure with SixNy layer
US8129237B1 (en) * 2008-05-15 2012-03-06 SemiLEDs Optoelectronics Co., Ltd. Vertical light-emitting diode device structure with SixNy layer
GB2460898B (en) * 2008-06-19 2012-10-10 Wang Nang Wang Production of semiconductor material and devices using oblique angle etched templates
KR100956499B1 (ko) * 2008-08-01 2010-05-07 주식회사 실트론 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
DE102008056175A1 (de) * 2008-11-06 2010-05-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Strahlung emittierenden Dünnschichtbauelements und Strahlung emittierendes Dünnschichtbauelement
TWI520206B (zh) * 2008-11-19 2016-02-01 新加坡科技研究局 至少部分分離磊晶層的方法
JP5199057B2 (ja) * 2008-12-24 2013-05-15 スタンレー電気株式会社 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
JP5161759B2 (ja) * 2008-12-26 2013-03-13 富士通株式会社 化合物半導体装置の製造方法
TWI384535B (zh) * 2008-12-30 2013-02-01 Univ Nat Chunghsing Epitaxial substrate
KR100994643B1 (ko) * 2009-01-21 2010-11-15 주식회사 실트론 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
JP4994401B2 (ja) * 2009-02-04 2012-08-08 エンパイア テクノロジー ディベロップメント エルエルシー 半導体デバイスの製造方法
JP5182189B2 (ja) * 2009-03-27 2013-04-10 富士通株式会社 半導体装置の製造方法
JP5597933B2 (ja) * 2009-05-01 2014-10-01 住友電気工業株式会社 Ｉｉｉ族窒化物半導体層貼り合わせ基板およびその製造方法
JP5397042B2 (ja) * 2009-06-26 2014-01-22 富士通株式会社 半導体装置の製造方法
TWI424955B (zh) * 2009-07-14 2014-02-01 Univ Nat Central Ｐ型氮化鎵奈米線之製造方法
US8597961B2 (en) 2009-10-20 2013-12-03 Walsin Lihwa Corporation Method for improving internal quantum efficiency of group-III nitride-based light emitting device
TWI404235B (zh) * 2009-12-10 2013-08-01 Walsin Lihwa Corp 改良第三族氮化物基發光裝置內部量子效率的方法與裝置
TWI415308B (zh) * 2009-12-21 2013-11-11 Harvatek Corp 用於增加發光效率及散熱效果之晶圓級發光二極體封裝結構及其製作方法
TWI479688B (zh) * 2010-01-15 2015-04-01 Epistar Corp 發光二極體裝置
TWI450323B (zh) * 2010-02-26 2014-08-21 Sino American Silicon Prod Inc 具有奈米尺度高低不平的表面之磊晶基材及其製造方法
JP2011192752A (ja) * 2010-03-12 2011-09-29 Stanley Electric Co Ltd 半導体素子の製造方法
KR101162084B1 (ko) * 2010-05-06 2012-07-03 광주과학기술원 수직형 발광 다이오드의 제조방법 및 막질들의 분리방법
KR20130138657A (ko) * 2010-06-24 2013-12-19 글로 에이비 배향된 나노와이어 성장을 위해 버퍼 층을 갖는 기판
US20120049151A1 (en) * 2010-08-30 2012-03-01 Invenlux Corporation Light-emitting devices with two-dimensional composition-fluctuation active-region and method for fabricating the same
JP2012124473A (ja) * 2010-11-15 2012-06-28 Ngk Insulators Ltd 複合基板及び複合基板の製造方法
CN102959739B (zh) * 2010-12-08 2016-05-18 崇高种子公司 Iii族氮化物半导体器件及其制造方法
US8450131B2 (en) * 2011-01-11 2013-05-28 Nanohmics, Inc. Imprinted semiconductor multiplex detection array
US8409965B2 (en) * 2011-04-26 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for LED with nano-patterned substrate
TWI459592B (zh) * 2011-04-26 2014-11-01 Univ Nat Chiao Tung 奈米級側向成長磊晶之薄膜發光二極體及其製作方法
CN103236395B (zh) * 2011-05-25 2016-09-28 新加坡科技研究局 在基底上形成纳米结构的方法及其用途
TWI474507B (zh) * 2011-10-18 2015-02-21 Lextar Electronics Corp 固態發光元件之製作方法
KR101354491B1 (ko) * 2012-01-26 2014-01-23 전북대학교산학협력단 고효율 발광다이오드 제조방법
JP5606465B2 (ja) * 2012-02-01 2014-10-15 株式会社東芝 半導体発光素子及びその製造方法
DE102012204551A1 (de) 2012-03-21 2013-09-26 Freiberger Compound Materials Gmbh Verfahren zur Herstellung von III-N-Einkristallen, und III-N-Einkristall
CN104364879B (zh) 2012-03-21 2017-06-06 弗赖贝格化合物原料有限公司 用于制备iii‑n模板及其继续加工的方法和iii‑n模板
DE102012204553B4 (de) 2012-03-21 2021-12-30 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines Templats, so hergestelltes Templat, dessen Verwendung, Verfahren zur Herstellung von III-N-Einkristallen, Verfahren zur Herstellung von III-N-Kristallwafern, deren Verwendung und Verwendung von Maskenmaterialien
TWI488336B (zh) * 2012-06-07 2015-06-11 Lextar Electronics Corp 發光二極體及其製造方法
US10937649B2 (en) 2012-06-18 2021-03-02 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Epitaxial growth of cubic and hexagonal InN films and their alloys with AlN and GaN
WO2013192001A1 (en) * 2012-06-18 2013-12-27 The Government Of The U.S.A., As Represented By The Secretary Of The Navy Plasma-assisted atomic layer epitaxy of cubic and hexagonal inn films and its alloys with ain at low temperatures
TWI617045B (zh) * 2012-07-06 2018-03-01 晶元光電股份有限公司 具有奈米柱之發光元件及其製造方法
FR2995618A1 (fr) * 2012-09-19 2014-03-21 Centre Nat Rech Scient Procede de traitement de surface de monocristaux de materiaux
WO2014066740A1 (en) * 2012-10-26 2014-05-01 Element Six Technologies Us Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
KR102018265B1 (ko) * 2012-11-08 2019-09-04 엘지이노텍 주식회사 반도체 소자
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
KR101445673B1 (ko) 2013-04-30 2014-10-01 주식회사 이엔에프테크놀로지 반도체 결정 성장 장치 및 방법
KR101535236B1 (ko) * 2013-05-06 2015-07-08 코닝정밀소재 주식회사 광추출 기판 및 이를 포함하는 유기발광소자
WO2014192821A1 (ja) * 2013-05-31 2014-12-04 旭化成イーマテリアルズ株式会社 Ｌｅｄ用パタンウェハ、ｌｅｄ用エピタキシャルウェハ及びｌｅｄ用エピタキシャルウェハの製造方法
US9818826B2 (en) * 2013-10-21 2017-11-14 Sensor Electronic Technology, Inc. Heterostructure including a composite semiconductor layer
US9379281B2 (en) 2014-04-29 2016-06-28 Raymond SARKISSIAN Fabrication of thin, flexible, and efficient light emitting diodes
KR101588577B1 (ko) * 2014-06-11 2016-01-28 한국표준과학연구원 대면적의 수직 정렬된 갈륨비소 반도체 나노선 어레이 제작 공정
US10475953B2 (en) * 2015-04-24 2019-11-12 Shimadzu Corporation Optical analyzer and method for producing the same
US9773906B2 (en) * 2015-04-28 2017-09-26 Samsung Electronics Co., Ltd. Relaxed semiconductor layers with reduced defects and methods of forming the same
CN105633233B (zh) * 2015-12-31 2018-01-12 华灿光电(苏州）有限公司 AlN模板、AlN模板的制备方法及AlN模板上的半导体器件
CN105470357B (zh) * 2015-12-31 2018-05-22 华灿光电(苏州）有限公司 AlN模板、AlN模板的制备方法及AlN模板上的半导体器件
CN105590851A (zh) * 2016-03-18 2016-05-18 成都海威华芯科技有限公司 一种GaN HEMT器件制作方法
KR101933778B1 (ko) * 2017-01-23 2018-12-28 경희대학교 산학협력단 질화 갈륨 기판의 제조 방법
US10763290B2 (en) 2017-02-22 2020-09-01 Elwha Llc Lidar scanning system
JP2020536033A (ja) * 2017-10-05 2020-12-10 ヘキサジェム アーベー プレーナ形ｉｉｉ−ｎ半導体層を有する半導体デバイスおよび製作方法
JP7112857B2 (ja) * 2018-03-02 2022-08-04 株式会社サイオクス ＧａＮ材料および半導体装置の製造方法
US10968522B2 (en) 2018-04-02 2021-04-06 Elwha Llc Fabrication of metallic optical metasurfaces
US10761428B2 (en) 2018-08-28 2020-09-01 Saudi Arabian Oil Company Fabricating calcite nanofluidic channels
US10926227B2 (en) * 2018-12-03 2021-02-23 Saudi Arabian Oil Company Fabricating calcite nanofluidic channels
CN109989112B (zh) * 2019-04-11 2020-06-05 苏州大学 利用光响应行为制备异质结构材料的方法及其应用
EP4080575A1 (en) * 2021-04-22 2022-10-26 Epinovatech AB Method for forming a matrix of led elements of different colours
US11961702B2 (en) 2021-12-09 2024-04-16 Saudi Arabian Oil Company Fabrication of in situ HR-LCTEM nanofluidic cell for nanobubble interactions during EOR processes in carbonate rocks
DE102022101575A1 (de) * 2022-01-24 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips und optoelektronischer halbleiterchip
US11787993B1 (en) 2022-03-28 2023-10-17 Saudi Arabian Oil Company In-situ foamed gel for lost circulation
CN114725778B (zh) * 2022-04-11 2023-09-08 中国科学院苏州纳米技术与纳米仿生研究所 量子点激光器的制作方法
US11913319B2 (en) 2022-06-21 2024-02-27 Saudi Arabian Oil Company Sandstone stimulation
CN116014043B (zh) * 2023-03-24 2023-06-02 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、led

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221684B1 (en) * 1996-09-10 2001-04-24 Kabushiki Kaisha Toshiba GaN based optoelectronic device and method for manufacturing the same
US6746889B1 (en) * 2001-03-27 2004-06-08 Emcore Corporation Optoelectronic device with improved light extraction
US6900070B2 (en) * 2002-04-15 2005-05-31 The Regents Of The University Of California Dislocation reduction in non-polar gallium nitride thin films
US20060091408A1 (en) * 2004-10-29 2006-05-04 Samsung Electro-Mechanics Co., Ltd. Nitride based semiconductor device using nanorods and process for preparing the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB605838A (en) 1946-01-07 1948-07-30 Gas Res Board Improved process for removing organic sulphur compounds from gases
GB701069A (en) 1951-12-04 1953-12-16 Bernard Alexander Christie Improvements in or relating to seats
US4574093A (en) 1983-12-30 1986-03-04 At&T Bell Laboratories Deposition technique
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
TW456052B (en) 1995-11-14 2001-09-21 Sumitomo Chemical Co Process for producing group III-V compound semiconductor
TW417315B (en) 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP2000106348A (ja) * 1998-07-28 2000-04-11 Matsushita Electronics Industry Corp 化合物半導体層含有基板およびその製造方法ならびにこれを用いた半導体装置
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP4204163B2 (ja) * 2000-02-03 2009-01-07 株式会社リコー 半導体基板の製造方法
US6596377B1 (en) * 2000-03-27 2003-07-22 Science & Technology Corporation @ Unm Thin film product and method of forming
WO2001080311A1 (en) 2000-04-17 2001-10-25 Virginia Commonwealth University Defect reduction in gan and related materials
US6673149B1 (en) 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
EP1276140A3 (en) * 2001-07-04 2007-10-24 FUJIFILM Corporation Substrate including wide low-defect region for use in semiconductor element
US6616757B1 (en) 2001-07-06 2003-09-09 Technologies And Devices International, Inc. Method for achieving low defect density GaN single crystal boules
EP1422748A1 (en) * 2001-08-01 2004-05-26 Nagoya Industrial Science Research Institute Group iii nitride semiconductor film and its production method
WO2004086461A2 (en) * 2003-03-21 2004-10-07 North Carolina State University Methods for nanoscale structures from optical lithography and subsequent lateral growth
KR100646696B1 (ko) 2004-03-10 2006-11-23 주식회사 실트론 질화물 반도체 소자 및 그 제조방법
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
KR100682879B1 (ko) * 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
US20060270201A1 (en) * 2005-05-13 2006-11-30 Chua Soo J Nano-air-bridged lateral overgrowth of GaN semiconductor layer
US8163575B2 (en) 2005-06-17 2012-04-24 Philips Lumileds Lighting Company Llc Grown photonic crystals in semiconductor light emitting devices
KR100758699B1 (ko) * 2005-08-29 2007-09-14 재단법인서울대학교산학협력재단 고종횡비 나노구조물 형성방법 및 이를 이용한 미세패턴형성방법
KR100700530B1 (ko) * 2005-10-28 2007-03-28 엘지전자 주식회사 요철 구조를 가진 발광 다이오드 및 그 제조 방법
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
TW200901494A (en) * 2007-06-20 2009-01-01 Univ Nat Central Light emitting diode, optoelectronic device and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221684B1 (en) * 1996-09-10 2001-04-24 Kabushiki Kaisha Toshiba GaN based optoelectronic device and method for manufacturing the same
US6746889B1 (en) * 2001-03-27 2004-06-08 Emcore Corporation Optoelectronic device with improved light extraction
US6900070B2 (en) * 2002-04-15 2005-05-31 The Regents Of The University Of California Dislocation reduction in non-polar gallium nitride thin films
US20060091408A1 (en) * 2004-10-29 2006-05-04 Samsung Electro-Mechanics Co., Ltd. Nitride based semiconductor device using nanorods and process for preparing the same

Also Published As

Publication number Publication date
US8383493B2 (en) 2013-02-26
JP2010518615A (ja) 2010-05-27
GB2446471B (en) 2010-06-02
KR20090107403A (ko) 2009-10-13
EP2118921A1 (en) 2009-11-18
US20100276665A1 (en) 2010-11-04
GB2446471A8 (en) 2008-08-27
KR101409112B1 (ko) 2014-06-17
GB0708281D0 (en) 2007-06-06
GB2446471A (en) 2008-08-13
JP5374386B2 (ja) 2013-12-25
WO2008096168A1 (en) 2008-08-14
GB0702560D0 (en) 2007-03-21
TW200901284A (en) 2009-01-01

Similar Documents

Publication Publication Date Title
TWI395260B (zh) 半導體元件之製造
KR101562064B1 (ko) 나노구조 템플릿을 사용한 단결정 반도체 물질의 제조
US8652947B2 (en) Non-polar III-V nitride semiconductor and growth method
TWI453799B (zh) 非極性第ｉｉｉ－ｖ族氮化物材料及製造方法
TWI500827B (zh) 使用奈米結構緩衝層和氫化物氣相沉積（ｈｖｐｅ）來製造高品質化合物半導體材料的成長方法
US7674699B2 (en) III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof
US20150125976A1 (en) Selective sidewall growth of semiconductor material
US7632695B2 (en) Semiconductor device manufacturing method
JP5730399B2 (ja) 化学リフトオフ方法を用いたｉｉｉ族窒化物基板の製造方法
WO2007098215A2 (en) Method for growth of semipolar (al,in,ga,b)n optoelectronic devices
EP2136390A2 (en) Production of semiconductor material and devices using oblique angle etched templates
GB2470097A (en) Epitaxial overgrowth