WO2014192821A1 - Ｌｅｄ用パタンウェハ、ｌｅｄ用エピタキシャルウェハ及びｌｅｄ用エピタキシャルウェハの製造方法 - Google Patents

Ｌｅｄ用パタンウェハ、ｌｅｄ用エピタキシャルウェハ及びｌｅｄ用エピタキシャルウェハの製造方法 Download PDF

Info

Publication number
WO2014192821A1
WO2014192821A1 PCT/JP2014/064153 JP2014064153W WO2014192821A1 WO 2014192821 A1 WO2014192821 A1 WO 2014192821A1 JP 2014064153 W JP2014064153 W JP 2014064153W WO 2014192821 A1 WO2014192821 A1 WO 2014192821A1
Authority
WO
WIPO (PCT)
Prior art keywords
concavo
convex structure
semiconductor layer
led
convex
Prior art date
Application number
PCT/JP2014/064153
Other languages
English (en)
French (fr)
Inventor
潤 古池
Original Assignee
旭化成イーマテリアルズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭化成イーマテリアルズ株式会社 filed Critical 旭化成イーマテリアルズ株式会社
Priority to JP2015519907A priority Critical patent/JP6049875B2/ja
Priority to CN201480031293.8A priority patent/CN105247693B/zh
Priority to EP14803459.8A priority patent/EP3007237B1/en
Priority to KR1020157033021A priority patent/KR101843627B1/ko
Priority to BR112015029641A priority patent/BR112015029641A2/pt
Priority to US14/894,480 priority patent/US9660141B2/en
Publication of WO2014192821A1 publication Critical patent/WO2014192821A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Definitions

  • the present invention relates to an LED pattern wafer, an LED epitaxial wafer, and an LED epitaxial wafer manufacturing method.
  • a semiconductor light emitting device chip for example, an LED chip, is generally an LED epitaxial wafer in which a first semiconductor layer having a light emitting diode structure, a light emitting semiconductor layer, and a second semiconductor layer are sequentially stacked and grown on the LED wafer. Then, the electrodes are formed on the second semiconductor layer and the first semiconductor layer, respectively, and are manufactured into chips. And the emitted light of LED can be visually recognized by taking out the emitted light which generate
  • the external quantum efficiency EQE External Quantum Efficiency indicating the efficiency of the LED
  • EIE Electromon Injection Efficiency
  • internal quantum efficiency IQE Internal Quantum Efficiency
  • light extraction efficiency LE Light extraction efficiency
  • the internal quantum efficiency IQE depends on the dislocation density caused by the lattice mismatch of the semiconductor crystal (for example, Non-Patent Document 1).
  • the light extraction efficiency LEE is improved by breaking the waveguide mode inside the semiconductor layer by light scattering due to the uneven structure of the LED pattern wafer (for example, Patent Document 1).
  • the electron injection efficiency EIE is improved by reducing the interface resistance between the second semiconductor layer and the transparent conductive layer made of an oxide such as ITO, ZnO, In 2 O 3 or SnO 2 .
  • the internal quantum efficiency IQE means the efficiency of light emission of the LED itself, and the first semiconductor layer, the light emitting semiconductor layer, and the first semiconductor layer are formed on the LED pattern wafer. If an epitaxial wafer for LED is manufactured by forming two semiconductor layers, a great improvement cannot be expected. That is, in order to manufacture an LED that achieves a high external quantum efficiency EQE, it is necessary to at least improve the internal quantum efficiency IQE.
  • the present invention has been made in view of the above-described problems, and provides an LED pattern wafer capable of forming a semiconductor layer with improved internal quantum efficiency IQE while suppressing the occurrence of cracks.
  • Another object of the present invention is to provide an LED epitaxial wafer with improved cracks and internal quantum efficiency IQE, and a method for manufacturing the same.
  • the LED pattern wafer of the present invention comprises a concavo-convex structure A having a substantially n-fold symmetrical arrangement on at least a part of a main surface, and at least a part of the concavo-convex structure A is an LED pattern wafer in the main surface.
  • the rotational shift angle ⁇ of the array axis A of the concavo-convex structure A with respect to the crystal axis direction satisfies 0 ° ⁇ ⁇ (180 / n) °, and the top of the convex portion of the concavo-convex structure A has a radius of curvature exceeding 0. It is a corner part.
  • the LED epitaxial wafer of the present invention is characterized in that at least a first semiconductor layer, a light emitting semiconductor layer, and a second semiconductor layer are laminated in this order on the main surface of the LED pattern wafer provided with the concavo-convex structure A.
  • the manufacturing method of the epitaxial wafer for LED of this invention has the process of preparing the pattern wafer for LED, the process of carrying out the optical test of the prepared said pattern wafer for LED, and the epitaxial wafer for LED using the said patterned wafer for LED optically inspected And a step of manufacturing.
  • the internal quantum efficiency IQE is improved by dispersing dislocations generated in the semiconductor layer by the concavo-convex structure A of the LED pattern wafer and reducing the density.
  • the rotation shift angle ⁇ between the crystal axis of the LED pattern wafer and the arrangement axis A of the concavo-convex structure A within a predetermined range, cracks generated in the semiconductor layer can be suppressed. That is, an LED epitaxial wafer having good light emitting diode characteristics can be manufactured. Accordingly, an LED chip having a high external quantum efficiency EQE can be efficiently manufactured.
  • FIG. It is a schematic diagram for demonstrating the rotation shift angle (theta) made with the crystal axis of the LED pattern wafer (1) which concerns on this Embodiment, and the array axis
  • FIG. It is a schematic diagram which shows the example of an arrangement
  • the rotational shift angle ⁇ the size of the bottom of the concave portion contributing to the growth of the semiconductor layer, and the density of the convex portion through which the growing semiconductor layer passes are
  • a graph which shows a relationship. Shows the relationship between the duty when the semiconductor layer is grown on the LED pattern wafer (1), and the size of the bottom of the recess contributing to the growth of the semiconductor layer and the density of the protrusion passing through the growing semiconductor layer It is a graph.
  • FIG. 10A is a scanning electron micrograph showing an example of a cross-sectional shape of the top of the convex portion of the concavo-convex structure A according to the present embodiment
  • FIG. 10B is a schematic diagram showing a part of FIG. 10A.
  • FIG. 12A is a scanning electron micrograph showing a crack
  • FIG. 12B is a scanning electron micrograph showing a crack
  • FIG. 12B is a schematic diagram showing a part of FIG. 12A. It is a graph which shows the relationship between a crack density and the half value width (FWHM) of a rocking curve. It is a graph which shows the relationship between the dark density obtained from the image obtained by the crack density and cathodoluminescence (CL) evaluation. It is a scanning electron micrograph which shows the example of the cross-sectional shape of the convex part top part of the uneven structure A which concerns on this Embodiment. It is a graph which shows the relationship between the average space
  • the LED pattern wafer (1) includes a concavo-convex structure A having a substantially n-fold symmetric arrangement on the main surface, and at least a part of the concavo-convex structure A is an LED in the main surface.
  • Pattern wafer (1) The rotational shift angle ⁇ of the array axis A of the concavo-convex structure A with respect to the crystal axis direction satisfies 0 ° ⁇ ⁇ (180 / n) °, and the top of the convex portion of the concavo-convex structure A has a radius of curvature. Is a corner portion exceeding 0.
  • the convex part top part of the concavo-convex structure A of the LED pattern wafer (1) is a corner part with a curvature radius exceeding zero. For this reason, when forming a semiconductor layer on the concavo-convex structure A of the LED pattern wafer (1), the semiconductor layer can be grown on the basis of the concave bottom of the concavo-convex structure. That is, the semiconductor layer grows preferentially from the bottom of the concave portion of the concave-convex structure.
  • the concavo-convex structure A provided on the LED pattern wafer (1) has a substantially n-fold symmetrical arrangement.
  • the nucleation of the semiconductor layer should be evenly dispersed and the non-uniformity of the nucleation should be balanced.
  • the non-uniformity of the nucleus growth means that the semiconductor layer partially rises due to the nucleus growth. That is, it is possible to disperse the semiconductor layer in the nucleation stage that is partially raised.
  • size of the recessed part bottom part of the uneven structure which contributes greatly to the initial stage growth of a semiconductor layer can be enlarged.
  • the number of convex portions of the concavo-convex structure through which the growing semiconductor layer passes can be reduced. From the above, when the semiconductor layer grows, the coalescence (adhesion) between the growing nuclei becomes good, and cracks to the semiconductor layer can be suppressed. At the same time, the dislocation progress direction in the semiconductor layer changes to the in-plane direction of the LED pattern wafer (1) during the coalescence. Thereby, since collision between dislocations is effectively induced, the internal quantum efficiency IQE is improved.
  • the average interval Pave of the concavo-convex structure A preferably satisfies 50 nm ⁇ Pave ⁇ 1500 nm.
  • both the improvement effect of the internal quantum efficiency IQE and the crack suppression effect are increased.
  • the average interval Pave satisfies the above range
  • the density of the concave portions of the concavo-convex structure A is improved, and thus the coalescence frequency of the already-grown semiconductor layers described above can be increased. That is, since the frequency of dislocations in the semiconductor layer changing the traveling direction thereof can be improved, the effect of reducing the dislocations is increased, thereby effectively improving the internal quantum efficiency IQE.
  • the size of the bottom of the concave portion of the concave-convex structure that greatly contributes to the initial growth of the semiconductor layer can be kept within a predetermined range.
  • the nucleus growth of the semiconductor layer in the bottom part of the recessed part of the uneven structure A can be kept favorable. Therefore, the effect of suppressing cracks in the semiconductor layer is increased by shifting the arrangement axis A of the concavo-convex structure A within the predetermined range by the rotational shift angle ⁇ .
  • the duty that is the ratio ( ⁇ ave / Pave) of the average width ( ⁇ ave) of the convex bottom portion of the concavo-convex structure A to the average interval Pave is used.
  • the rotation shift angle ⁇ preferably satisfies the range of atan (Duty / 2) ° ⁇ ⁇ ⁇ (180 / n) °.
  • the effect of improving the internal quantum efficiency IQE and the effect of suppressing cracks in the semiconductor layer are both increased.
  • the size of the bottom of the concave portion of the concavo-convex structure A that greatly contributes to the initial growth of the semiconductor layer is approximately the same as the growth direction of the semiconductor layer in the in-plane direction of the LED pattern wafer (1). Since the size can be increased in the vertical direction, the size of the semiconductor layer with a high growth rate is increased. Thereby, when attention is paid to the coalescence of the growing semiconductor layers, the interface area between the semiconductor layers to be coalesced becomes large.
  • the degree of the convex parts of the concavo-convex structure A that the surface of the semiconductor layer having a high growth speed crosses can be reduced, the unity of the growing semiconductor layers becomes good. From the above, the internal quantum efficiency IQE is further improved, and cracks generated in the semiconductor layer are effectively suppressed.
  • the LED pattern wafer (1) is preferably a sapphire wafer, a silicon wafer, a silicon carbide wafer, or a gallium nitride-based wafer.
  • the first semiconductor layer, the light emitting semiconductor layer, and the second semiconductor layer are arranged in this order on the main surface of the LED pattern wafer (1) where the uneven structure A is provided. It is characterized by being laminated.
  • the distance (Hbun) between the surface of the LED pattern wafer (1) on the light emitting semiconductor layer side and the surface of the light emitting semiconductor layer on the first semiconductor layer side The ratio (Hbun / Have) to the average height (Have) of the uneven structure A preferably satisfies 2 ⁇ Hbun / Have ⁇ 300.
  • an epitaxial wafer for LED with high internal quantum efficiency IQE in which cracks are suppressed can be efficiently manufactured.
  • the concavo-convex structure A provided on the main surface of the LED pattern wafer (1) can increase the crystallinity of the first semiconductor layer and suppress cracks.
  • the ratio (Hbun / Have) is 2 or more, the degree of planarization of the concavo-convex structure A by the first semiconductor layer is improved. This effectively improves the film formation accuracy of the light emitting semiconductor layer and the second semiconductor layer provided on the first semiconductor layer.
  • the performance of the first semiconductor layer with few dislocations as a semiconductor can be reflected in the light emitting semiconductor layer and the second semiconductor layer in a state in which cracks are suppressed, cracks are suppressed, and internal quantum A semiconductor layer having a light-emitting diode structure with high efficiency IQE (including a first semiconductor layer, a light-emitting semiconductor layer, and a second semiconductor layer; the same applies hereinafter) can be obtained. Furthermore, since the ratio (Hbun / Have) is 300 or less, in addition to the above effects, the warpage of the LED pattern wafer (1) can be suppressed, so that the LED chip formation efficiency can be improved.
  • the ratio (Hbun / Have) satisfies the predetermined range, it is possible to form a semiconductor layer having a high internal quantum efficiency IQE in which cracks are suppressed, and the LED pattern wafer (1) on which the semiconductor layer is formed. Since warpage can be suppressed, a highly efficient LED chip can be manufactured with high production efficiency. In particular, even when the size of the LED pattern wafer (1) has a diameter of 6 inches or more, the warpage of the LED epitaxial wafer can be effectively suppressed. Therefore, by using the LED pattern wafer (1) of the present invention in a size of 6 inches or more, the thickness of the LED pattern wafer (1) is reduced and the warp of the LED epitaxial wafer is effectively reduced. Can be suppressed.
  • the amount of the LED pattern wafer used can be reduced, that is, the environmental suitability can be increased. Furthermore, since the heat applied to the LED pattern wafer (1) can be suppressed, temperature management during the formation of the semiconductor layer is facilitated.
  • the LED epitaxial wafer according to the present embodiment includes an undoped first semiconductor layer and a doped first semiconductor layer in which the first semiconductor layer is sequentially laminated from the LED pattern wafer (1) side,
  • the ratio (Hbu / Have) preferably satisfies 1.5 ⁇ Hbu / Have ⁇ 200.
  • an epitaxial wafer for LED with high internal quantum efficiency IQE in which cracks are suppressed can be efficiently manufactured.
  • the concavo-convex structure A provided on the main surface of the LED pattern wafer (1) can enhance the crystallinity of the undoped first semiconductor layer and suppress cracks from the principle already described.
  • the ratio (Hbu / Have) is 1.5 or more, the degree of planarization of the concavo-convex structure A by the undoped first semiconductor layer is improved. Thereby, it is possible to effectively improve the film formation accuracy of the doped first semiconductor layer, the light emitting semiconductor layer, and the second semiconductor layer provided on the undoped first semiconductor layer.
  • the ratio (Hbu / Have) satisfies a predetermined range
  • a semiconductor layer having a high internal quantum efficiency IQE in which cracks are suppressed can be formed, and the LED pattern wafer (1) on which the semiconductor layer is formed can be formed. Since warpage can be suppressed, a highly efficient LED chip can be manufactured with high production efficiency. In particular, even when the size of the LED pattern wafer is 6 inches or more, warping of the LED epitaxial wafer can be effectively suppressed. Therefore, by using the LED pattern wafer (1) of the present invention in a size of 6 inches or more, the thickness of the LED pattern wafer (1) is reduced and the warp of the LED epitaxial wafer is effectively reduced. Can be suppressed.
  • the amount of the LED pattern wafer used can be reduced, that is, the environmental suitability can be increased. Furthermore, since the heat applied to the LED pattern wafer (1) can be suppressed, temperature management during the formation of the semiconductor layer is facilitated.
  • the first semiconductor layer, the light emitting semiconductor layer, and the second semiconductor layer may be III-V group semiconductors.
  • the first semiconductor layer, the light emitting semiconductor layer, and the second semiconductor layer may be GaN-based semiconductors.
  • the manufacturing method of the LED epitaxial wafer according to the present embodiment includes a step of preparing the LED pattern wafer (1), a step of optically inspecting the prepared LED pattern wafer (1), and an optical inspection of the LED wafer. And the step of manufacturing the above-described LED epitaxial wafer using the pattern wafer (1).
  • the step of preparing the LED pattern wafer (1) satisfies the rotational shift angle ⁇ by a transfer method using a mold having a fine pattern on the surface. It is preferable to be performed as follows.
  • the LED pattern wafer (1), the LED epitaxial wafer and the manufacturing method thereof according to the present embodiment will be described in detail in this order.
  • the LED pattern wafer according to the present embodiment enables the formation of a high-quality semiconductor layer in which cracks are suppressed, and the LED pattern wafer (1) capable of particularly improving the internal quantum efficiency IQE, and the LED pattern wafer (1 And LED pattern wafer (2) to which high light extraction efficiency LEE is imparted as a further function.
  • the description starts from the LED pattern wafer (1), and the description of the LED pattern wafer (2) will be described mainly by paying attention to additional elements.
  • the LED pattern wafer (1) has an uneven structure A on the surface.
  • the concavo-convex structure A may be obtained by processing one main surface of the LED wafer, or may be separately provided on one main surface of the LED wafer. That is, the material constituting the LED wafer and the material constituting the concavo-convex structure A may be the same or different.
  • this concavo-convex structure A has a substantially n-fold symmetric arrangement, and the arrangement axis A direction of the concavo-convex structure A and the crystal axis direction in the plane of the LED wafer are within a predetermined range. It is characterized by shifting. This shift amount is referred to as a rotational shift angle ⁇ .
  • FIG. 1 is a schematic diagram for explaining the rotational shift angle ⁇ formed by the crystal axis of the LED pattern wafer (1) according to the present embodiment and the arrangement axis A of the concavo-convex structure A.
  • FIG. 1A only one arrangement axis A (indicated by AXa in FIG.
  • the rotation shift angle ⁇ is the minimum angle when the crystal axis AXc is rotated until it overlaps the array axis AXa, with the intersection of the crystal axis AXc and the array axis AXa as the center point.
  • FIG. 1B shows a case in which three crystal axes (indicated by AXc1, AXc2, and AXc3 in FIG. 1B) and three arrangement axes A (indicated by AXa1, AXa2, and AXa3 in FIG. 1B) are drawn and drawn for convenience.
  • AXc1, AXc2, and AXc3 in FIG. 1B shows a case in which three crystal axes (indicated by AXc1, AXc2, and AXc3 in FIG. 1B) and three arrangement axes A (indicated by AXa1, AXa2, and AXa3 in FIG. 1B) are drawn and drawn for convenience.
  • a concavo-convex structure A having a 6-fold symmetry arrangement is provided for an LED wafer having a 6-fold symmetry crystal axis.
  • one crystal axis is selected.
  • the crystal axis AXc1 is selected.
  • the crystal axis AXc1 is rotated, and the angle overlapping the array axis A is recorded.
  • the small angle when overlapping with the array axis AXa3 is the angle ⁇ A
  • the small angle when overlapping with the array axis AXa1 is the angle ⁇ B.
  • the smallest of these angles is the rotational shift angle ⁇ .
  • the arrangement axis A is an axis that determines the arrangement direction of the concavo-convex structure A.
  • the arrangement of the concavo-convex structure A has substantial n-fold symmetry.
  • “n-fold symmetry” means “rotation symmetry”.
  • n is a positive integer of 2 or more.
  • the arrangement axis A has the same property as the rotation of (360 / n) ° or overlaps the other arrangement axis A.
  • the array axis A is defined separately for the case where n is 2 times symmetrical and n is 2 or more.
  • the array is symmetric with respect to a single axis.
  • the array axis A is defined as an axis in a direction perpendicular to the axis.
  • the concavo-convex structure A in which a plurality of lines parallel to each other are arranged, the concavo-convex structure A is two-fold symmetric with respect to a line segment perpendicular to the line.
  • the arrangement axis A is a line segment parallel to the stretching direction or the modulation direction.
  • the interval between a plurality of lines is modulated periodically (for example, by multiplying by a sine wave)
  • the line segment in the direction parallel to the plurality of lines becomes the array axis A.
  • the symmetry becomes twice in the direction perpendicular to any of the stretching directions.
  • the arrangement axis A is a line segment parallel to the extending direction.
  • the arrangement becomes symmetrical twice in the direction perpendicular to any of the modulation directions.
  • the array axis A is a line segment parallel to the modulation direction.
  • the axis that is the closest direction of the convex portions or concave portions of the concavo-convex structure A is defined as an array axis A.
  • the closest direction is a direction of a line segment connecting the central portions of the top portions of the convex portions closest to each other or a direction of a line segment connecting the central portions of the concave opening portions closest to each other.
  • FIG. 2 is a schematic diagram showing an arrangement example of the concavo-convex structure A having three or more symmetry in the LED pattern wafer (1) according to the present embodiment.
  • FIG. 2 shows a case where the concavo-convex structure A is arranged substantially in a regular tetragon.
  • the arrangement axis A is the closest direction of the convex portion or concave portion of the concavo-convex structure A.
  • the centers of the convex portions closest to the convex portion (or the concave portion, hereinafter the same) having the center indicated by symbol A are as indicated by symbols a, b, c, and d in FIG. 2A. That is, the direction parallel to any of the line segment Aa, the line segment Ab, the line segment Ac, and the line segment Ad connecting the center A and the other centers is the array axis AXa.
  • FIG. 3 is a schematic diagram showing an arrangement example of the concavo-convex structure A having three or more symmetry in the LED pattern wafer (1) according to the present embodiment. For example, it can obtain by observing the surface side with the uneven structure A of the LED pattern wafer (1) with a scanning electron microscope or an atomic force microscope.
  • FIG. 3 shows a case where the concavo-convex structure A is arranged substantially in a regular hexagon.
  • the arrangement axis A is the closest direction of the convex portion or concave portion of the concavo-convex structure A.
  • the center of the convex portion closest to the convex portion having the center indicated by A is as indicated by symbols a, b, c, d, e, and f in FIG. It is. That is, it is parallel to any one of the line segment Aa, line segment Ab, line segment Ac, line segment Ad, line segment Ae, and line segment Af connecting the center A and the other centers.
  • Direction is the array axis AXa.
  • the four-fold symmetric arrangement when the interval between the protrusions or depressions on two axes perpendicular to each other is periodically modulated (for example, multiplied by a sine wave), the four-fold symmetric arrangement It becomes.
  • the interval between the convex portions or the concave portions on the axis in increments of 60 ° with respect to a certain axis may be changed periodically (for example, by multiplying by a sine wave). It becomes a symmetric array.
  • the crystal axis is the closest direction of the lattice point of the crystal lattice in a plane parallel to the main surface of the LED pattern wafer (1).
  • FIG. 4 is a schematic diagram for explaining the crystal axes of the crystal lattice in the main surface of the LED pattern wafer (1) according to the present embodiment.
  • FIG. 4 shows a case where the crystal lattice in the plane parallel to the main surface of the LED wafer is a regular hexagonal lattice, and the lattice intersection points are marked and emphasized.
  • the crystal axis is the direction closest to the lattice point. For example, in FIG.
  • intersections closest to the intersection indicated by symbol A are as indicated by symbols a, b, c, d, e, and f. That is, it is parallel to any of the line segment Aa, line segment Ab, line segment Ac, line segment Ad, line segment Ae, and line segment Af connecting the intersection A with another intersection.
  • Direction is the crystal axis.
  • the arrangement of crystal lattices observed in a plane parallel to the main surface of the LED pattern wafer (1) is, for example, a hexagonal arrangement, a tetragonal arrangement, an arrangement with a hexagonal arrangement, or an uniaxial direction with a tetragonal arrangement.
  • the crystal axis of this specification is defined by applying the above definition.
  • the crystal axes are a-axis, c-axis, and n-axis, respectively.
  • the concavo-convex structure A provided on the LED pattern wafer (1) has a substantially n-fold symmetric arrangement. For this reason, when attention is paid to the initial growth stage of the semiconductor layer formed on the LED pattern wafer (1), the nucleation of the semiconductor layer should be evenly distributed and the non-uniformity of the nucleation should be balanced. Can do.
  • the non-uniformity of the nucleus growth means that the semiconductor layer partially rises due to the nucleus growth. That is, it is possible to disperse the semiconductor layer in the nucleation stage that is partially raised.
  • FIG. 5 is a schematic diagram showing a surface observation image when film formation is stopped at the nucleus growth stage when forming a semiconductor layer on the surface of the LED pattern wafer (1).
  • the symbol X indicates the position of the semiconductor layer at the partially growing nucleus growth stage.
  • FIG. 5A schematically illustrates a state in which the semiconductor layers X in the nuclear growth stage, which are partially raised, are dispersed in the LED pattern wafer (1) according to the embodiment of the present invention.
  • FIG. 5B shows a case in which the semiconductor layer X at the stage of the nuclear growth that partially protrudes is biased in the LED pattern wafer (1) having a low rotational symmetry of the arrangement of the concavo-convex structure A.
  • the uneven structure A has substantially n-fold symmetry, so that the dispersibility of the semiconductor layer X at the partially growing nucleus growth stage is large. Become. Thereby, the location where coalescence (adhesion) of the growing semiconductor layers occurs is also dispersed. That is, the stress concentration points inside the semiconductor layer are dispersed and the locations where the dislocations collide are also dispersed. Therefore, the crack of a semiconductor layer is suppressed and internal quantum efficiency IQE improves effectively.
  • the crack referred to in this specification is a nano-order crack.
  • the case where the semiconductor layer is formed on the uneven structure A of the LED pattern wafer (1) the case where the growth of the semiconductor layer is stopped in the facet formation process is observed.
  • the facet has an n-gon shape such as a hexagon, for example, when attention is paid to two adjacent n-corner concave portions, the sides of the n-gon concave portion enter a direction perpendicular to the sides.
  • a crack is a crack as defined herein.
  • the rotation shift angle ⁇ is relative to the rotation direction in the plane parallel to the main surface of the LED pattern wafer (1), and the crystal axis of the LED pattern wafer (1) and the array axis A of the concavo-convex structure A. This is the shift amount.
  • the rotational shift angle ⁇ satisfies 0 ° ⁇ ⁇ (180 / n) °.
  • n is the rotationally symmetric order of the concavo-convex structure A having an n-fold symmetric arrangement, as already described. For example, if the concavo-convex structure A has a six-fold symmetry, the rotation shift angle ⁇ is more than 0 ° and not more than 30 °.
  • the size of the bottom of the concave portion of the concavo-convex structure A that greatly contributes to the initial growth of the semiconductor layer can be increased.
  • the parallelism of a side at the time of the side of a facet formed facing a side becomes favorable, and a crack is suppressed.
  • a more preferable range of the rotational shift angle ⁇ can be considered as follows. First, improvement of the internal quantum efficiency IQE and improvement of cracks are effective, and it is effective to increase the coalescence frequency of the growing semiconductor layers and to disperse the coalescence sites. Furthermore, when considering the stage before the semiconductor layers are combined, it is necessary to improve the nucleus growth of the semiconductor layer and to maintain the nucleus growth. In order to realize these, it is effective to increase the size of the concave portion of the concave-convex structure A to which the nucleus of the semiconductor layer adheres, and to reduce the number of convex portions of the concave-convex structure A that cross when the semiconductor layer grows. Can be considered. At the same time, it is important to increase the parallelism between the sides of the facet to be formed.
  • FIG. 6 shows the rotational shift angle ⁇ , the size of the bottom of the concave portion contributing to the growth of the semiconductor layer, and the convex portion through which the growing semiconductor layer passes when the semiconductor layer is grown on the LED pattern wafer (1). It is a graph which shows the relationship between density.
  • FIG. 6 shows the size of the bottom of the recess that contributes to the growth of the semiconductor layer given by the rotational shift angle ⁇ with respect to the 6-fold concavo-convex structure A (hereinafter also simply referred to as the size L of the bottom of the recess), and The result of having calculated the influence on the density of the convex part (henceforth only the convex part density D) which the growing semiconductor layer passes is shown.
  • the rotational shift angle ⁇ represents the rotational shift angle ⁇
  • the left vertical axis represents the size L of the concave bottom
  • the right vertical axis represents the density D of the convex.
  • the black circle ( ⁇ ) plot represents the influence on the size L of the concave bottom
  • the black square ( ⁇ ) plot represents the influence on the density D of the convex portions.
  • the size L of the concave portion and the density D of the convex portion are both normalized as 1 when the rotation shift angle ⁇ is 0 °.
  • FIG. 6 shows that as the rotational shift angle ⁇ increases, the size L of the recesses of the concavo-convex structure A effective for the attachment and growth of nuclei increases.
  • the rotational shift angle ⁇ is increased, there is a maximum point, and even when the rotational shift angle ⁇ is maximized, the size L of the recess is larger than when the rotational shift angle ⁇ is 0 °.
  • the density D of the convex portions that function disadvantageously for the growth of the semiconductor layers and for the combination of the growing semiconductor layers decreases.
  • the rotational shift angle ⁇ is preferably 1 ° or more, more preferably 3 ° or more, and more preferably 5 ° or more. Most preferably it is. In this case, in particular, since the density D of the protrusions is greatly reduced, the growth of the semiconductor layer is stabilized and the effect of suppressing cracks is increased. Furthermore, the rotational shift angle ⁇ is preferably 7.5 ° or more, more preferably 10 ° or more, and most preferably 14 ° or more.
  • the rotation shift angle ⁇ further satisfies the following relationship with respect to the convex portion of the concavo-convex structure A, the crack suppressing effect and the internal quantum efficiency IQE improving effect are further increased.
  • the duty (duty) which is the ratio ( ⁇ ave / Pave) of the average width ( ⁇ ave) and average interval Pave of the convex portion bottom of the concavo-convex structure A
  • the rotational shift angle ⁇ is atan (Duty / 2) °. It is preferable to satisfy the range of ⁇ ⁇ ⁇ (180 / n) °.
  • the average width ( ⁇ ave), average interval (Pave), and duty of the bottom of the convex portion will be described later.
  • the effect of improving the internal quantum efficiency IQE and the effect of suppressing cracks in the semiconductor layer are both increased.
  • the rotational shift angle ⁇ satisfies the above range
  • the size L of the bottom of the recess that greatly contributes to the initial growth of the semiconductor layer is set in a direction substantially perpendicular to the growth direction of the semiconductor layer in the plane of the LED pattern wafer (1). Therefore, the size of the semiconductor layer with a high growth rate is increased. Thereby, when attention is paid to the coalescence of the growing semiconductor layers, the interface area between the semiconductor layers to be coalesced becomes large.
  • the degree of convex portions of the concavo-convex structure crossed by the surface with a high growth rate of the semiconductor layer can be reduced, the unity of the growing semiconductor layers is improved. From the above, the internal quantum efficiency IQE is further improved, and cracks generated in the semiconductor layer are effectively suppressed.
  • the relationship between the duty and the rotational shift angle ⁇ was determined and determined as follows. First, in order to improve the internal quantum efficiency IQE and the crack, it is effective to increase the coalescence frequency of the growing semiconductor layers and to disperse the coalescence locations. Furthermore, when considering the stage before the semiconductor layers are combined, it is necessary to improve the nucleus growth of the semiconductor layer and to maintain the nucleus growth. In order to realize these, it is effective to increase the size of the concave portion of the concave-convex structure A to which the nucleus of the semiconductor layer adheres, and to reduce the number of convex portions of the concave-convex structure A that traverse when the semiconductor layer grows. Can be considered.
  • FIG. 7 shows the duty when the semiconductor layer is grown on the LED pattern wafer (1), the size of the bottom of the concave portion contributing to the growth of the semiconductor layer, and the density of the convex portion through which the growing semiconductor layer passes, It is a graph which shows the relationship.
  • FIG. 7 is a result of calculating the influence of the Duty on the size L of the concave portion and the density D of the convex portion, taking the case where the concavo-convex structure A is 6-fold symmetric as an example.
  • the horizontal axis indicates Duty
  • the left vertical axis indicates the size L of the bottom of the concave portion
  • the right vertical axis indicates the density D of the convex portion.
  • the black circle ( ⁇ ) plot represents the influence on the size L of the concave bottom
  • the black square ( ⁇ ) plot represents the influence on the density D of the convex portions.
  • the size L of the bottom of the concave portion and the density D of the convex portion are both normalized by assuming that the duty is 0, that is, the case where there is no concavo-convex structure A.
  • FIG. 7 shows that as the duty increases, the size L of the concave portion of the concave-convex structure A that is effective for the adhesion and growth of the nucleus increases.
  • the density D of the convex portions functioning disadvantageously for the growth of the semiconductor layer and the combination of the growing semiconductor layers decreases.
  • the rotational shift angle ⁇ is given as ⁇ ⁇ atan (Duty / 2) °. .
  • FIG. 8 is a graph showing the relationship between the rotational shift angle ⁇ and Duty shown in FIGS. For example, taking the case where the concavo-convex structure A is 6-fold symmetric as an example, the range indicated by hatching in FIG. 8 is the most preferable range of the rotational shift angle ⁇ .
  • the rotational shift angle ⁇ is a certain value or more and within a range of (180 / n) ° or less, so that the nucleation of the semiconductor layer as described above, Since the growth and coalescence of the growing semiconductor layers become better, an LED epitaxial wafer with high internal quantum efficiency IQE with suppressed cracks can be obtained.
  • FIG. 8 is a graph showing the relationship between the rotational shift angle ⁇ and Duty shown in FIGS. For example, taking the case where the concavo-convex structure A is 6-fold symmetric as an example, the range indicated by hatching in FIG. 8 is the most preferable range of the rotational shift angle ⁇ .
  • the horizontal axis is Duty and the vertical axis is the rotation shift angle ⁇ .
  • the plot in FIG. 8 is atan (Duty / 2) °, and the upper part in the vertical axis direction from this curve is the most preferable range of the rotational shift angle ⁇ .
  • the size L of the bottom of the concave portion of the concavo-convex structure A is too small, the nucleation of the semiconductor layer is inhibited, so that the growth of the semiconductor layer is inhibited.
  • the size of the bottom of the concave portion of the concavo-convex structure A can be expressed using the average interval Pave and Duty.
  • the lower limit value of the size of the bottom of the recess of the concavo-convex structure A can be estimated from the size of the core of the semiconductor layer. More specifically, regarding the RAMP process after the low-temperature buffer layer film formation described later on the LED pattern wafer (1), the moving distance of the nuclei rediffused in the RAMP process is approximately 80 nm.
  • FIG. 9 is a graph showing the relationship between the average interval Pave and the Duty of the concavo-convex structure A of the LED pattern wafer (1) according to the present embodiment.
  • the horizontal axis is the average interval Pave of the concavo-convex structure A, and the vertical axis is Duty.
  • the black triangle ( ⁇ ) plot is a case where Y in the formula Duty ⁇ 1- (Y / Pave) is preferably 50 nm, and the black diamond ( ⁇ ) plot is that Y is 80 nm. This is the preferred case.
  • the Pave dimension is nanometers.
  • the concavo-convex structure A satisfies the range below the curve shown in FIG. 9, the nucleation of the semiconductor layer is improved as described above.
  • the rotation shift angle ⁇ is satisfied, the nucleus growth is good, the coalescence frequency between the growing semiconductor layers is high, and the coalescing portions can be dispersed, so that the internal quantum efficiency in which cracks are suppressed is suppressed.
  • a semiconductor layer having a high IQE can be obtained.
  • the crack which is one of the effects of the rotational shift angle ⁇ described above, will be described in more detail, including the actual examination results.
  • a 6-inch ⁇ C-plane sapphire wafer was used as the LED wafer.
  • the main surface of this LED wafer was processed using a nano-processed sheet method described later to obtain an LED pattern wafer (1).
  • the rotational shift angle ⁇ includes an error of ⁇ ⁇ 1 °.
  • FIG. 10A is a scanning electron micrograph showing an example of a cross-sectional shape of the convex top portion of the concave-convex structure A according to the present embodiment.
  • FIG. 10B is a schematic diagram illustrating a part of FIG. 10A. From FIG. 10, it can be seen that there is no flat table top at the top of the convex portion, and the cross-sectional shape of the top portion of the convex portion is made so that the convex curves slightly intersect with each other.
  • FIG. 11 is a scanning electron micrograph showing an example of the undoped first semiconductor layer according to the present embodiment.
  • FIG. 11 is an observation image of 2500 times. From FIG. 11, it can be seen that a plurality of facets are formed and the connection between the gallium nitride layers is random.
  • FIG. 12A is a scanning electron micrograph showing a crack.
  • FIG. 12B is a schematic diagram illustrating a part of FIG. 12A. From FIG. 12, when attention is paid to the hexagonal opening of the growing gallium nitride, a crack is generated in the gallium nitride layer at a position where the sides of the hexagon face each other in a direction perpendicular to the side. I understand that. The crack in this specification has pointed out such a nanoscale crack.
  • the crack density is 72 ⁇ 10 9 pieces / cm 2 , 70 ⁇ 10 9 pieces / cm 2 , 57 ⁇ 10 9 pieces / cm 2 , 51 ⁇ 10 9 pieces / cm 2 , 43 ⁇ 10 9 pieces / cm 2 , and It changed to 41 ⁇ 10 9 pieces / cm 2 . That is, it has been found that the crack density decreases as the rotational shift angle ⁇ increases.
  • FIG. 13 is a graph showing the relationship between the crack density and the full width at half maximum (FWHM) of the rocking curve.
  • the horizontal axis represents the crack density
  • the vertical axis represents the full width at half maximum (FWHM) of the rocking curve.
  • the crack density is 102 ⁇ 10 9 pieces / cm 2 , 71 ⁇ 10 9 pieces / cm 2 , 56 ⁇ 10 9 pieces / cm 2 , 52 ⁇ 10 9 pieces / cm 2 , 44 ⁇ 10 9 pieces /
  • FWHM decreases to 673, 671, 644, 630, 600, and 590 as it decreases to cm 2 and 40 ⁇ 10 9 cells / cm 2 .
  • the numerical value of FWHM effectively decreases in a region where the crack density is 70 ⁇ 10 9 pieces / cm 2 or less. That is, it was found that the crystal uniformity of the semiconductor layer was improved as the crack density decreased, particularly when the crack density was 70 ⁇ 10 9 pieces / cm 2 or less.
  • an n-type gallium nitride layer was formed as a doped first semiconductor layer on the sample used for the measurement of the rocking curve.
  • Cathodoluminescence (CL) evaluation was performed on this sample.
  • CL is a method for evaluating light generated by irradiating an electron beam and is an evaluation corresponding to a transition from the vicinity of the bottom of the conduction band to the vicinity of the top of the valence band.
  • This is a method for evaluating crystal information such as stress, impurities, and the like.
  • FIG. FIG. 14 is a graph showing the relationship between the crack density and the dark density obtained from an image obtained by cathodoluminescence (CL) evaluation.
  • the horizontal axis represents the crack density
  • the vertical axis represents the dark density obtained from the image obtained by CL.
  • the crack density is 102 ⁇ 10 9 pieces / cm 2 , 71 ⁇ 10 9 pieces / cm 2 , 52 ⁇ 10 9 pieces / cm 2 , 44 ⁇ 10 9 pieces / cm 2 , and 40 ⁇ 10 9 pieces. as / cm 2 to decrease, CL dim density, 5.51 ⁇ 10 8 / cm 2 , 5.52 ⁇ 10 8 / cm 2, 4.89 ⁇ 10 8 / cm 2, 4.44 ⁇ 10 8 / cm 2, and 4.34 seen to decrease to ⁇ 10 8 / cm 2.
  • the numerical value of the CL dark density is effectively reduced in a region where the crack density is 71 ⁇ 10 9 pieces / cm 2 or less.
  • the crystal quality is greatly improved when the crack density is 71 ⁇ 10 9 pieces / cm 2 or less.
  • the crack density can be effectively reduced by setting the rotational shift angle ⁇ to more than 0 °, preferably more than 2 °. This effectively improves the crystal uniformity of the undoped first semiconductor layer. Furthermore, the crystal quality of the doped first semiconductor layer can be improved. These improvements in crystal uniformity and crystal quality are factors that improve the internal quantum efficiency IQE and are also considered to be factors that improve the long-term reliability of semiconductor light-emitting devices, so the crack density is controlled by the rotational shift angle ⁇ . By doing so, it is estimated that the light emitting performance and long-term reliability of the semiconductor light emitting device can be improved at the same time.
  • FIG. 15 is a scanning electron micrograph showing an example of the cross-sectional shape of the top of the convex portion of the concavo-convex structure A according to the present embodiment.
  • the scanning electron microscope image shown in FIG. 15 is an observation image with respect to the cross section of the LED pattern wafer (1). From FIG. 15, it can be seen that the shape of the convex top used in the study includes a lens shape to a shape in which the convex curves slightly cross above each other to form a cross-sectional shape of the top. From this, it is considered that the effect of the rotational shift angle ⁇ described above can be exhibited by adopting the top of the convex portion that is a corner having a radius of curvature exceeding zero.
  • the top of the convex portion of the concavo-convex structure A is a corner having a radius of curvature exceeding zero.
  • the disadvantage of the table top structure can be suppressed by the combination with the rotation shift angle ⁇ . It has been suggested.
  • the disadvantage of the table top structure is that it is difficult to reduce dislocations due to the semiconductor layer grown from the table top. That is, it is difficult to reduce the dislocation density of the semiconductor layer, and the internal quantum efficiency IQE tends to decrease.
  • the mechanism is not clear, it was found that when the rotational shift angle ⁇ is in the range of more than 10 ° (180 / n) ° or less, the reduction amount of the internal quantum efficiency IQE by the table top tends to be reduced. . That is, the degree of reduction of the internal quantum efficiency IQE is reduced.
  • the table top structure the light scattering property with respect to the emitted light is improved by the large volume of the convex portion, so that the light extraction efficiency LEE can be further improved.
  • the LED pattern wafer (1) including the concavo-convex structure A in which the shape of the top of the convex portion is a table top shape and the rotation shift angle ⁇ is more than 10 ° (180 / n) ° It has been found that highly efficient LEDs can be manufactured. This effect was more remarkable in the region where the rotational shift angle was 15 ° or more (180 / n) ° or less.
  • table top sizes of 20 nm, 50 nm, 100 nm, 300 nm, and 500 nm were tested, but 300 nm and 500 nm have substantially the same efficiency, and performance is improved in the range of 100 nm or less.
  • the convex part of the concavo-convex structure A is constituted by the corner part having a curvature radius exceeding 0 including the case where the size of the table top is 100 nm or less, and the rotational shift angle ⁇ is more than 10 ° (180 / n) °
  • the LED pattern wafer (1) that preferably satisfies 15 ° or more (180 / n) ° or less, a highly efficient LED can be easily manufactured.
  • the crack with respect to a semiconductor layer can be reduced by controlling the shape of the convex part top part of the concavo-convex structure A, and the rotation shift angle ⁇ .
  • the internal quantum efficiency IQE can be increased and the light emission characteristics of the semiconductor light emitting device can be improved.
  • the long-term reliability of the semiconductor light emitting device can be improved.
  • the light extraction efficiency LEE which is another major problem of the LED
  • the external quantum efficiency EQE of the LED can be further improved.
  • the reason why the light extraction efficiency LEE of the LED remains low is that a semiconductor layer having a high refractive index is sandwiched by a medium having a relatively low refractive index.
  • the number of modes and the diffraction intensity of light diffraction by the concavo-convex structure A increase in the order of Z of 0.5, 0.6, and 0.65, the effect of disturbing the waveguide mode is increased, and the light extraction efficiency is increased.
  • LEE also improves. That is, it is preferable to satisfy the duty range located above the curve shown in FIG.
  • the dimension of Pave is nanometer.
  • FIG. 16 is a graph showing the relationship between the average interval Pave and the Duty of the concavo-convex structure A of the LED pattern wafer (1) according to the present embodiment.
  • the horizontal axis is the average interval Pave of the concavo-convex structure A
  • the vertical axis is Duty.
  • the plot of the black triangle ( ⁇ ) in FIG. 16 is a preferable case where Z of the formula Duty ⁇ (3.47 ⁇ 10 ⁇ 8 ) Pave 2 + Z is 0.5
  • the plot of the black diamond ( ⁇ ) is The case where Z is 0.6 is more preferable, and the black circle ( ⁇ ) plot is the most preferable case where Z is 0.65.
  • the concavo-convex structure A that satisfies the range of the rotational shift angle ⁇ and satisfies the relationship between the average interval Pave and Duty shown in FIG. 17 allows a semiconductor layer with high internal quantum efficiency IQE with suppressed cracks to be formed. Since it can be manufactured, the light emission efficiency itself is improved. At the same time, the efficiently emitted light is extracted to the outside of the LED by the improved light extraction efficiency LEE, so that the external quantum efficiency EQE increases. That is, an LED chip having a high external quantum efficiency EQE can be manufactured with a low defect efficiency. Moreover, since the crack density of the semiconductor layer in the LED chip is also reduced, the life is extended.
  • FIG. 17 is a graph showing the relationship between the average interval Pave and the Duty of the concavo-convex structure A of the LED pattern wafer (1) according to the present embodiment.
  • the horizontal axis is the average interval Pave of the concavo-convex structure A
  • the vertical axis is Duty.
  • the plots of black triangles ( ⁇ ), black diamonds ( ⁇ ), and black circles ( ⁇ ) are curves determined by improving the light extraction efficiency LEE, and already described Duty ⁇ (3.47 ⁇ 10 ⁇ 8 ). This is the case where Z in the expression expressed by Pave 2 + Z is 0.5, 0.6, and 0.65, respectively.
  • the plots of stars (asterisks) and black squares ( ⁇ ) are curves determined from the viewpoints of internal quantum efficiency IQE and cracks, and are expressed by the previously described Duty ⁇ 1- (Y / Pave).
  • Y is 50 nm and 80 nm, respectively. That is, if the concavo-convex structure A satisfies the range of 1- (Y / Pave) ⁇ Duty ⁇ (3.47 ⁇ 10 ⁇ 8 ) Pave 2 + Z, the above-described highly efficient and long-life semiconductor light emitting device can be improved in defect efficiency. An effect that can be produced low can be exhibited.
  • the convex part of the concavo-convex structure A is constituted by a corner part having a curvature radius of more than 0 at the top part of the convex part.
  • the corner portion having a radius of curvature exceeding 0 means that the top surface of the top of the convex portion of the concavo-convex structure A is composed of a curved surface. Examples include a cone having a rounded tip, a lens, a dome, a cone, and a shell, including the shape shown in FIG.
  • the top of the convex portion of the concavo-convex structure A of the LED pattern wafer (1) is composed of corner portions having a radius of curvature exceeding 0, so that improvement of internal quantum efficiency IQE and suppression of cracks can be realized at the same time.
  • the semiconductor layer can be preferentially grown from the bottom of the concavo-convex structure A. In other words, the growth of the semiconductor layer from the top of the convex portion of the concavo-convex structure A can be suppressed. That is, the initial conditions for the adhesion and growth of the nuclei of the semiconductor layer to the recesses of the concavo-convex structure A, which have already been described, and the coalescence of the growing semiconductor layers can be adjusted.
  • the semiconductor layer is preferentially grown from the concave portion of the concavo-convex structure A, and the coalescence of the growing semiconductor layers is effectively dispersed. Since it can be performed, dislocations are reduced and cracks can be suppressed. This effect becomes remarkable by satisfying the relationship between the rotational shift angle ⁇ and Duty described with reference to FIG. Further, it becomes more prominent by satisfying the relationship between the duty and the average interval Pave described with reference to FIG. Furthermore, the light extraction efficiency LEE can be improved at the same time by satisfying the relationship between the average interval Pave and Duty described with reference to FIG.
  • the convex portion of the concavo-convex structure A goes from the convex bottom to the convex top.
  • a smaller diameter is preferred.
  • the convex side surface part connecting the convex top part and the concave part bottom part has an inclination angle of two or more steps, and the curvature radius of the point where the inclination changes is more than 0 and forms a curved surface. Is preferred. In this case, since the stress applied to the semiconductor layer can be relaxed and relaxed before the stable growth surface of the semiconductor layer reaches the top of the convex portion, the effect of suppressing cracks is further increased.
  • the concavo-convex structure A is composed of a plurality of independent convex portions and continuous concave portions because the above-described effects can be further exhibited.
  • the size of the bottom of the concave portion can be relatively increased as compared with the case where the concave-convex structure A is configured by a plurality of independent concave portions and continuous convex portions. That is, since the growth property of the semiconductor layer from the bottom of the recess described above can be improved, the internal quantum efficiency IQE can be improved and cracks can be suppressed.
  • the effect of improving the internal quantum efficiency IQE is further enhanced. This is because the initial growth state of the semiconductor layer grown from the bottom of the concave portion of the concavo-convex structure A can be maintained well, and the dislocation dispersibility effect by the concavo-convex structure A can be further exhibited.
  • the average interval Pave of the concavo-convex structure (A) is not particularly limited because it can be selected from the viewpoint of the balance between the internal quantum efficiency IQE and the light extraction efficiency LEE.
  • an LED pattern wafer (1) having a concavo-convex structure A of 5000 nm are manufactured, and the above-described effects can be confirmed.
  • the internal quantum efficiency IQE must be improved.
  • the average interval Pave preferably satisfies 50 nm ⁇ Pave ⁇ 1500 nm.
  • the average interval Pave is 1500 nm or less, the density of the concave portions of the concavo-convex structure A is improved, so that the coalescence frequency can be increased between the already described growing semiconductor layers. That is, since the frequency of dislocations in the semiconductor layer changing the traveling direction can be improved, the effect of reducing the dislocations is increased, and thereby the internal quantum efficiency IQE is effectively improved.
  • the average interval Pave is 50 nm or more, it is possible to secure the size of the bottom of the concave portion of the concave-convex structure A that greatly contributes to the initial growth of the semiconductor layer. Thereby, the nucleus growth of the semiconductor layer in the bottom part of the recessed part of the uneven structure A can be kept favorable.
  • the effect of suppressing cracks in the semiconductor layer is increased by shifting the arrangement axis A of the concavo-convex structure A within the predetermined range by the rotational shift angle ⁇ .
  • the average interval Pave is preferably 100 nm or more, more preferably 200 nm or more, and most preferably 300 nm or more.
  • the average interval Pave is measured at substantially the same location as the sample used when obtaining the “average height (Have) of the concavo-convex structure” described in ⁇ Semiconductor Light Emitting Element >> below. Or it can measure with respect to the pattern wafer (1) for LED.
  • the average interval Pave of the concavo-convex structure A is determined according to the following definition regardless of the n-fold symmetrical arrangement of the concavo-convex structure A.
  • a distance P A1B1 between the center of a certain convex portion A1 and the center of the convex portion B1 closest to the convex portion A1 is defined as an interval P.
  • the average interval (Pave) is calculated according to the following definition.
  • the normal n-side arrangement is uniaxial.
  • the average interval (Pave) can be defined by replacing the center of the convex portion with the center of the concave portion opening.
  • ⁇ Average width ( ⁇ ave) of bottom of convex portion The average width ⁇ ave is measured at substantially the same location as the sample used when obtaining the “average height (Have) of the concavo-convex structure” described in ⁇ Semiconductor Light Emitting Element >> below. Or it measures with respect to the pattern wafer (1) for LED.
  • the average width ⁇ ave of the concavo-convex structure A is determined according to the following definition regardless of the n-fold symmetrical arrangement of the concavo-convex structure A.
  • the distance ⁇ A1 when the distance XY between one point X on the outer periphery of the contour and the other point Y on the outer periphery of the contour is the maximum is the width of the bottom of the convex portion.
  • the average width ( ⁇ ave) is calculated according to the following definition. (1) Select any ten convex portions A1, A2,... A10. (2) Measure the width ⁇ AM of the bottom of the protrusion with respect to the protrusion AM (1 ⁇ M ⁇ 10). (3) For the convex portions A1 to A10, the width ⁇ of the bottom portion of the convex portion is measured as in (2).
  • the arithmetic average value of the widths ⁇ A1 to ⁇ A10 of the bottom of the convex portion is defined as the average width ( ⁇ ave).
  • the width ⁇ of the bottom portion of the convex portion is one point X on the outer periphery of the contour shape of the bottom portion of the convex portion, and one other point Y. , Defined as the shortest distance.
  • Duty is defined as the ratio ( ⁇ ave / Pave) between the average width ( ⁇ ave) and the average interval (Pave).
  • the LED pattern wafer (1) includes the above-described concavo-convex structure A on part or the entire surface of the LED pattern wafer (1).
  • the more detailed shape / arrangement, manufacturing method, and material of the concavo-convex structure A will be described in ⁇ Semiconductor Light Emitting Element >> below. That is, even if the entire surface of the LED pattern wafer (1) is covered with the uneven structure A described above, the uneven structure A may be provided on a part of the surface of the LED pattern wafer (1).
  • the concavo-convex structure A is described as the concavo-convex structure G, and the concavo-convex structure not corresponding to the concavo-convex structure A is described as the concavo-convex structure B.
  • the LED pattern wafer (1) has an uneven structure G at least partially. That is, the entire surface of the LED pattern wafer (1) may be covered with the concavo-convex structure G, or a part thereof may be covered.
  • a region that is not covered by the uneven structure G is referred to as a “non-G region”.
  • the non-G region is constituted by the concavo-convex structure B and / or a flat portion.
  • a semiconductor layer with high efficiency IQE can be formed.
  • the light extraction efficiency LEE can be improved at the same time by satisfying the relationship between the average interval Pave and Duty described with reference to FIGS.
  • the uneven structure G provided on the surface of the LED pattern wafer (1) is provided at least in a region having an area of 10 Pave ⁇ 10 Pave when the average interval Pave is used, the above-described effect is obtained. preferable. That is, it is only necessary that the concavo-convex structure G is provided in an area of at least 10 Pave ⁇ 10 Pave with respect to the LED pattern wafer (1). That is, for example, when the surface of the LED pattern wafer (1) is observed using a scanning electron microscope or an atomic force microscope, the region having an area of 10 Pave ⁇ 10 Pave may be constituted by the concavo-convex structure G. .
  • the ratio or the size of the concavo-convex structure G described below is satisfied by the sum of the concavo-convex structures G that fill the region having an area of 10 Pave ⁇ 10 Pave. That is, the inside of the range having an area of 10 Pave ⁇ 10 Pave is constituted by the concavo-convex structure G, and a plurality of such ranges can be provided. In particular, it is preferable to satisfy 20 Pave ⁇ 20 Pave or more, more preferably 25 Pave ⁇ 25 Pave or more, because the effects of adhesion of the nuclei of the semiconductor layer due to the concavo-convex structure G, nucleus growth, and coalescence of the growing semiconductor layer become more remarkable.
  • the ratio or size of the concavo-convex structure G described below is satisfied by the sum of the concavo-convex structure G. Furthermore, since the region having an area of 50 Pave ⁇ 50 Pave or more, more preferably 75 Pave ⁇ 7 Pave P or more is constituted by the concavo-convex structure G, the semiconductor also in the non-G region adjacent to the region covered with the concavo-convex structure G It is preferable because the adhesion of the core of the layer, the core growth, and the coalescence of the growing semiconductor layer become favorable, and the effect of suppressing cracks and improving the internal quantum efficiency IQE is exhibited.
  • This effect is more exhibited as it becomes 100 Pave ⁇ 100 Pave or more, 150 Pave ⁇ 150 Pave or more, and 450 Pave ⁇ 450 Pave or more. Also in these cases, it is preferable that the ratio or the size of the concavo-convex structure G described below is satisfied by the total sum of the concavo-convex structure G.
  • the ratio of the non-G region is preferably 1/5 or less of the concavo-convex structure G.
  • the effect of the uneven structure G can be exhibited.
  • it is more preferably 1/10 or less, more preferably 1/25 or less, and most preferably 1/50 or less.
  • the suppression effect of a crack and the improvement effect of internal quantum efficiency IQE can be improved more.
  • satisfying 1/500 or less, more preferably 1/1000 or less, is preferable because the uniformity of emitted light emitted from the inside of the LED is improved.
  • the lower limit value is not particularly limited, and it is preferable that the lower limit value is smaller, in other words, the closer to 0, the more remarkable the effect of the concavo-convex structure G becomes.
  • the ratio of the concavo-convex structure G to the surface of the LED pattern wafer (1) depends on the outer shape and size of the LED chip. This is preferable because it can be played.
  • the LED pattern wafer (1) has a concavo-convex structure G of 0.02% or more, more preferably 0.2% or more, the dispersibility of dislocations in the semiconductor layer is improved, so that the internal quantum efficiency IQE uniformity is improved. Furthermore, since the dispersibility of the coalesced portion of the growing semiconductor layer is improved, the crack suppressing effect is increased. Further, the LED pattern wafer (1) includes the concavo-convex structure G of 2.3% or more, more preferably 10% or more, so that the above effect can be further exhibited.
  • the concavo-convex structure G is preferably included by 30% or more, more preferably by 40% or more, and most preferably by 50% or more. Further, when the concavo-convex structure G is included 60% or more, the propagation of the effect of the concavo-convex structure G to the non-G region is improved.
  • the effects of the concavo-convex structure G on the adhesion of the nucleus of the semiconductor layer, the nucleus growth, and the coalescence of the growing semiconductor layer are propagated to the non-G region.
  • the uneven structure G is preferably included by 70% or more, more preferably 80% or more, and most preferably 90% or more.
  • the concavo-convex structure G is 98% or more, in other words, when the surface of the LED pattern wafer (1) is substantially filled with the concavo-convex structure G, the growth of the semiconductor layer is the surface of the LED pattern wafer (1). Therefore, the equalization of the improvement degree of the internal quantum efficiency IQE is promoted. That is, the characteristic distribution curves of a plurality of LED chips manufactured from the LED epitaxial wafer become sharper.
  • the concavo-convex structure G included in the surface of the LED pattern wafer (1) is preferably 0.0025 ⁇ 10 ⁇ 6 m 2 or more.
  • the light emission output of the LED chip is increased. Although this depends on the size and outer shape of the LED chip, it can be determined from the collision probability between the emitted light guided in the LED chip and the concavo-convex structure G.
  • filling this range the initial stage growth property of the semiconductor layer formed into a film on the uneven structure G becomes favorable. That is, since the nucleation and growth speed of the semiconductor layer can be reduced by the concavo-convex structure G, the dislocation is reduced and the internal quantum efficiency IQE is improved.
  • the uneven structure G included in the surface of the LED pattern wafer (1) is preferably 0.01 ⁇ 10 ⁇ 6 m 2 or more, and 0.04 ⁇ 10 ⁇ 6 m 2. More preferably, it is more preferably 0.09 ⁇ 10 ⁇ 6 m 2 or more. Furthermore, since the in-plane uniformity of the semiconductor layer formed on the LED pattern wafer (1) is improved by being 0.9 ⁇ 10 ⁇ 6 m 2 or more, the ratio of suppressing cracks is large. Thus, the yield for obtaining the semiconductor light emitting device is improved. From the viewpoint of further exerting the effect, more preferably 9 ⁇ 10 -6 m 2 or more, and most preferably 90 ⁇ 10 -6 m 2 or more.
  • the propagation of the effect of the uneven structure G to the non-G region is improved. That is, the effect of moderately attaching the nucleus of the semiconductor layer due to the concavo-convex structure G, the growth of the nucleus, and the coalescence of the growing semiconductor layer is propagated to the non-G region.
  • the degree of improvement and the degree of reduction of cracks also increase.
  • 3.6 ⁇ 10 ⁇ 3 m 2 or more, more preferably 7.5 ⁇ 10 ⁇ 3 m 2 or more so that even when the outer edge portion of the LED pattern wafer (1) is used, A good LED can be obtained.
  • concavo-convex structures G that satisfy the size of the concavo-convex structure G described above on the surface of the LED pattern wafer (1), it is possible to produce a highly efficient LED chip with high yield.
  • a substrate can be obtained.
  • a plurality of concavo-convex structures G that satisfy the size of the concavo-convex structure G described above can also be provided. In this case, at least one uneven structure G satisfies the above size.
  • the arrangement relationship between the concavo-convex structure G and the non-G region is not particularly limited as long as the above contents are satisfied.
  • the arrangement relationship between the concavo-convex structure G and the non-G region can include the arrangement described below when the concavo-convex structure G and the non-G region are considered.
  • the concavo-convex structure G is a set of concavo-convex structures G that satisfies one or more of ⁇ , ⁇ , ⁇ , and ⁇ described above, that is, a concavo-convex structure G region.
  • ⁇ , ⁇ , ⁇ , and ⁇ described above
  • FIG. 18 is an explanatory diagram showing the relationship between the concavo-convex structure G and the non-G region in the LED pattern wafer (1) according to the present embodiment.
  • 18A and 18B a plurality of non-G regions 502 having an indefinite outline are arranged in the concavo-convex structure G region 501.
  • FIG. 18C a lattice-shaped non-G region 502 is provided in the concavo-convex structure G region 501.
  • FIG. 18D a plurality of substantially circular non-G regions 502 are formed in the concavo-convex structure G region 501.
  • the contour shape formed by the concavo-convex structure G region 501 is not particularly limited. That is, the interface shape between the concavo-convex structure G region 501 and the non-G region 502 is not limited. For this reason, for example, the interface shape between the concavo-convex structure G region 501 and the non-G region 502 includes an n-gon (n ⁇ 3), a non-n-gon (n ⁇ 3), a lattice shape, a line shape, and the like.
  • the n-gon may be a regular n-gon or a non-regular n-gon.
  • FIG. 19 is a schematic diagram showing a contour shape formed by the concavo-convex structure G region in the LED pattern wafer (1) according to the present embodiment.
  • a quadrangular shape a regular quadrangular shape (square), a rectangular shape, a parallelogram shape, a trapezoid shape, and a shape in which one or more sets of opposite sides of these quadrangular shapes are non-parallel are exemplified.
  • n-gon n ⁇ 3
  • FIGS. 19A to 19D are included.
  • 19A is a quadrangle
  • FIG. 19B is a hexagon
  • FIG. 19C is an octagon
  • the non-n-gonal shape has a structure including a corner portion with a radius of curvature exceeding 0, for example, a circle, an ellipse, or a shape with rounded corners of the n-angle described above (the radius of curvature of the corner of the n-angle above 0). Shape) or the above-described n-gon (n ⁇ 3) including a rounded corner (a portion having a radius of curvature exceeding 0). For this reason, for example, the shapes illustrated in FIGS. 19E to 19H are included. Note that as the contour shape of the non-G region, the shape described as the contour shape of the set of the uneven structure G described above can be adopted.
  • FIG. 20 is a schematic plan view showing a state in which the LED pattern wafer (1) according to the present embodiment is observed from the surface.
  • 20A to 20F show a state where the concavo-convex structure G region 501 is surrounded by the non-G region 502.
  • an uneven structure G region 501 may be provided on the surface of the LED pattern wafer (1) 500, and the outside thereof may be configured by a non-G region 502.
  • This uneven structure G region 501 preferably satisfies the above-described ratio.
  • region 501 satisfy
  • a plurality of concavo-convex structure G regions 501 are arranged on the surface of the LED pattern wafer (1) 500 so as to be spaced apart from each other, and between the concavo-convex structure G regions 501 and the concavo-convex structure G region 501. May be filled with a non-G region 502. In this case, it is preferable to satisfy the above-described ratio with respect to the total area of the uneven structure G.
  • the concavo-convex structure G regions 501 may be regularly arranged as shown in FIG. 20C or irregularly arranged as shown in FIG. 20D.
  • the regular arrangement include a tetragonal arrangement, a hexagonal arrangement, an arrangement in which these arrangements are extended in a uniaxial direction, and an arrangement in which these arrangements are extended in a biaxial direction.
  • the contour shape of the concavo-convex structure G region 501 is described as a circle in FIGS. 20A to 20D, an irregular shape can be adopted as shown in FIG. 20E.
  • the outer shape of the concavo-convex structure G region 501 may include shapes such as an n-gon (n ⁇ 3), a rounded n-gon (n ⁇ 3), a circle, an ellipse, a line, a star, and a lattice. it can. Further, as shown in FIG.
  • the concavo-convex structure G region 501 can be surrounded by the non-G region 502, the outer periphery thereof can be surrounded by the concavo-convex structure G region 501, and the outer periphery can be surrounded by the non-G region 502.
  • the concavo-convex structure G region 501 is described in a circular shape, but the shape described with reference to FIG. 19 can be adopted as the contour shape formed by the concavo-convex structure G region 501.
  • FIG. 21 is a schematic plan view showing a state in which the LED pattern wafer (1) according to the present embodiment is observed from the surface.
  • FIG. 21 shows a case where the concavo-convex structure G region 501 is sandwiched between non-G regions 502.
  • an uneven structure G region 501 may be provided on the surface of the LED pattern wafer (1) 500, and the outside thereof may be constituted by a non-G region 502.
  • This uneven structure G preferably satisfies the above-described ratio. Moreover, it is preferable to satisfy the size already described. As shown in FIG.
  • a plurality of uneven structure G regions 501 are arranged on the surface of the LED pattern wafer (1) 500 so as to be spaced apart from each other, and between the uneven structure G regions 501 and outside the uneven structure G region 501.
  • the non-G region 502 may be satisfied.
  • an arrangement may be made in which the concavo-convex structure G region 501 is continuously provided so as to include the non-G region 502.
  • the uneven structure G satisfies the size already described.
  • the interface shape between the concavo-convex structure G region 501 and the non-G region 502 may be a straight line or may be bent as shown in FIG. 21E.
  • Examples of the shape of the concavo-convex structure G region 501 include a line shape, a lattice shape, and a mesh shape. Further, as shown in FIG.
  • the concavo-convex structure G region 501 can be sandwiched between non-G regions 502, the outer periphery thereof can be sandwiched by the concavo-convex structure G region 501 and the outer periphery can be sandwiched by the non-G region 502.
  • the contour line formed by the concavo-convex structure G region 501 is described in a linear shape or a substantially linear shape, but the shape described with reference to FIG. 19 can be employed.
  • the interface shape between each concavo-convex structure G region 501 and the non-G region 502 is different for each concavo-convex structure G region 501 even if it is single. May be.
  • the concavo-convex structure G region 501 is surrounded by the non-G region 502 and the concavo-convex structure G region 501 is sandwiched between the non-G regions 502. Can be mixed.
  • a non-G region 502 is provided outside the first concavo-convex structure G region 501 (G1), and a second concavo-convex structure G region 501 (G2) is further provided outside the non-G region 502.
  • the second uneven structure G region 501 (G2) may be discontinuous.
  • the non-G region may be composed of the concavo-convex structure B, may be composed of a flat portion, or may be composed of the concavo-convex structure B and a flat portion.
  • the outer shape of the LED pattern wafer (1) 500 is drawn as a rectangle.
  • the outer shape of the LED pattern wafer (1) 500 is not limited to this, and an arc having a circular or circular curvature.
  • a shape including a straight line, an n-gon (n ⁇ 3), a non-n-gon (n ⁇ 3), a lattice shape, a line shape, or the like can be employed.
  • the n-gon may be a regular n-gon or a non-regular n-gon.
  • n-gon when n is 4 or more, shapes as shown in FIGS. 19A to 19D are included.
  • 19A is a quadrangle
  • FIG. 19B is a hexagon
  • FIG. 19C is an octagon
  • FIG. 19D is a dodecagon.
  • a non-n-gonal shape is a structure with no corners, for example, a circle, an ellipse, a shape with rounded corners of the above-described n-cornered shape (a shape with a radius of curvature of n-cornered corners greater than 0), or a rounded shape.
  • the shapes illustrated in FIGS. 19F to 19H are included. Among these, it is preferable to adopt a line-symmetric shape.
  • FIG. 22 is a schematic cross-sectional view showing an example of an LED epitaxial wafer according to the present embodiment.
  • the LED pattern wafer (1) 10 in the LED epitaxial wafer 100, the LED pattern wafer (1) 10 has a concavo-convex structure 20 on the surface thereof.
  • the uneven structure 20 is the uneven structure A described above. That is, the arrangement axis A of the concavo-convex structure 20 and the crystal axis of the LED pattern wafer (1) 10 satisfy the relationship of the rotational shift angle ⁇ described above, and the convex portion of the concavo-convex structure 20 has a curvature radius of 0 described above. Consists of super corners.
  • the emitted light generated in the light emitting semiconductor layer 40 is extracted from the second semiconductor layer 50 side or the LED pattern wafer (1) 10.
  • the first semiconductor layer 30 and the second semiconductor layer 50 are made of different semiconductor crystals.
  • the concavo-convex structure 20 is the concavo-convex structure A
  • dislocation of the first semiconductor layer 30 is reduced and cracks are suppressed.
  • the performance of the first semiconductor layer 30 as a semiconductor can be reflected in the light emitting semiconductor layer 40 and the second semiconductor layer 50. Therefore, the internal quantum efficiency IQE is improved and cracks are suppressed. That is, from the principle described in ⁇ LED pattern wafer (1) >>, the dislocation of the first semiconductor layer 30 is reduced and cracks can be suppressed, and the performance of the first semiconductor layer 30 having good crystallinity can be improved.
  • the light is reflected on the light emitting semiconductor layer 40 and the second semiconductor layer 50 sequentially, and the cracks of the semiconductor layer can be reduced even after the second semiconductor layer 50 is formed.
  • the first semiconductor layer 30 may be composed of an undoped first semiconductor layer 31 and a doped first semiconductor layer 32 as shown in FIG.
  • FIG. 23 is a schematic cross-sectional view showing another example of the LED epitaxial wafer according to the present embodiment.
  • the internal quantum efficiency IQE in the LED epitaxial wafer 200, when the LED pattern wafer (1) 10, the undoped first semiconductor layer 31, and the doped first semiconductor layer 32 are laminated in this order, the internal quantum efficiency IQE.
  • the manufacturing time of the epitaxial wafer for LED 200 can be shortened.
  • the undoped first semiconductor layer 31 is provided so as to planarize the concavo-convex structure 20, so that the performance of the undoped first semiconductor layer 31 as a semiconductor is improved by the doped first semiconductor layer 32 and the light emitting semiconductor layer 40.
  • the internal quantum efficiency IQE is improved and cracks are reduced. That is, from the principle described in ⁇ LED pattern wafer (1) >>, the crystallinity of the undoped first semiconductor layer 31 can be improved, and the undoped first semiconductor layer 31 having good crystallinity.
  • the doped first semiconductor layer 32, the light emitting semiconductor layer 40, and the second semiconductor layer 50 are sequentially reflected on the doped first semiconductor layer 32, the light emitting semiconductor layer 40, and the second semiconductor layer 50, and cracks in the semiconductor layer can be reduced even after the second semiconductor layer 50 is formed.
  • the first semiconductor layer 30 preferably includes a buffer layer 33 as shown in FIG.
  • FIG. 24 is a schematic cross-sectional view showing another example of the epitaxial wafer for LEDs according to the present embodiment.
  • the buffer layer 33 is provided on the concavo-convex structure 20, and then the undoped first semiconductor layer 31 and the doped first semiconductor layer 32 are sequentially stacked, Nucleation and nucleus growth, which are initial conditions for crystal growth of the first semiconductor layer 30, are improved, and the performance of the first semiconductor layer 30 as a semiconductor is improved, so that the degree of improvement in internal quantum efficiency IQE is improved.
  • the buffer layer 33 may be arranged so as to flatten the concavo-convex structure 20, but since the growth rate of the buffer layer 33 is slow, the buffer layer 33 is used from the viewpoint of shortening the manufacturing time of the LED epitaxial wafer 300. It is preferable to planarize the concavo-convex structure 20 with the undoped first semiconductor layer 31 provided thereon.
  • the performance of the undoped first semiconductor layer 31 as a semiconductor is improved by the doped first semiconductor layer 32, the light emitting semiconductor layer 40, and the second. Since it can be reflected in the semiconductor layer 50, the internal quantum efficiency IQE is improved and cracks are reduced.
  • the buffer layer 33 is disposed so as to cover the surface of the concavo-convex structure 20, but may be partially provided on the surface of the concavo-convex structure 20.
  • the buffer layer 33 can be preferentially provided at the bottom of the concave portion of the concave-convex structure 20.
  • the nucleus can be preferentially attached to the bottom of the concave portion of the concavo-convex structure 20, the subsequent nuclei growth property is improved, and the coalescence of the growing semiconductor layers can be kept good. Note that when the LED pattern wafer (1) 10 according to the present embodiment is used, the internal quantum efficiency IQE can be improved satisfactorily, and therefore the buffer layer 33 is not necessarily provided.
  • the LED epitaxial wafers 100, 200, and 300 shown in FIGS. 22 to 24 are examples in which a semiconductor layer having a double hetero structure is applied, but the first semiconductor layer 30, the light emitting semiconductor layer 40, and the second semiconductor layer 50 are formed.
  • the laminated structure is not limited to this.
  • FIG. 25 is a schematic cross-sectional view showing an example of an LED chip manufactured from the LED epitaxial wafer shown in FIGS.
  • the transparent conductive layer 60 is formed on the second semiconductor layer 50
  • the anode electrode 70 is formed on the surface of the transparent conductive layer 60
  • the cathode electrode 80 is formed on the surface of the first semiconductor layer 30.
  • Each can be provided.
  • the arrangement of the transparent conductive layer 60, the anode electrode 70, and the cathode electrode 80 is not limited because it can be appropriately optimized by the LED chip, but is generally provided as illustrated in FIG.
  • FIG. 26 is a schematic cross-sectional view showing another example of the LED chip according to the present embodiment.
  • examples of the uneven structure provided separately include the following.
  • the uneven structure 607 provided on the surface of the cathode electrode 80 The first semiconductor layer 30, the light emitting semiconductor layer 40, the second semiconductor layer 50, and the concavo-convex structure 608 provided on the side surface of the LED pattern wafer (1) 10.
  • the light extraction efficiency LEE is improved.
  • the internal quantum efficiency IQE is improved. That is, photons can be generated effectively inside the LED chip. For this reason, in the LED chip which concerns on this Embodiment, it is preferable to provide the uneven structure 601.
  • FIG. Note that the light extraction efficiency LEE is also greatly improved by removing the LED pattern wafer (1) by, for example, a laser lift-off method instead of providing the concavo-convex structure 601.
  • the light extraction efficiency LEE can be improved by providing the uneven structure 602, the external quantum efficiency EQE is greatly improved. Furthermore, since the diffusibility of electrons in the transparent conductive layer 60 is improved, the size of the LED chip can be increased.
  • the light extraction efficiency LEE can be improved.
  • the internal quantum efficiency IQE is improved. That is, photons can be generated effectively inside the LED chip. For this reason, in the LED chip which concerns on this Embodiment, it is preferable to provide the uneven structure 603. FIG.
  • the contact area between the transparent conductive layer 60 and the anode electrode 70 can be increased, so that the peeling of the anode electrode 70 can be suppressed. Furthermore, since ohmic resistance can be reduced and ohmic contact can be improved, electron injection efficiency EIE can be improved, and external quantum efficiency EQE can be improved. In the LED epitaxial wafer according to the present embodiment, the internal quantum efficiency IQE is improved. That is, photons can be generated effectively inside the LED chip. For this reason, in the LED chip according to the present embodiment, it is preferable to provide the uneven structure 604.
  • the contact area between the first semiconductor layer 30 and the cathode electrode 80 is increased, and therefore, the peeling of the cathode electrode 80 can be suppressed.
  • the fixing strength of the wiring connected to the anode electrode 70 is improved, so that peeling can be suppressed.
  • Providing the concavo-convex structure 608 can increase the amount of light emitted from the side surfaces of the first semiconductor layer 30, the light emitting semiconductor layer 40, the second semiconductor layer 50, and the LED pattern wafer (1) 10. It is possible to reduce the ratio of emitted light that attenuates and disappears. For this reason, the light extraction efficiency LEE is improved, and the external quantum efficiency EQE can be increased.
  • the internal quantum efficiency IQE of the LED epitaxial wafer can be improved and the warpage of the LED epitaxial wafer can be reduced. .
  • an LED epitaxial wafer with less warpage can be manufactured, and an LED chip can be manufactured with a low defect rate.
  • the LED pattern wafer (1) having a diameter of 6 inches or more the thickness of the LED pattern wafer (1) can be reduced. For this reason, since environmental compatibility improves and the thermal control property at the time of semiconductor layer film-forming improves, the crystallinity of the semiconductor layer of the epitaxial wafer for LED improves more.
  • the warp of the LED epitaxial wafer can be effectively suppressed. Furthermore, by providing at least one concavo-convex structure of the concavo-convex structures 601 to 608 described above, the effects of the concavo-convex structures 601 to 608 can be exhibited.
  • the uneven structure 604 from the viewpoint of improving the electron injection efficiency EIE.
  • an electrode is formed on the exposed surface of the second semiconductor layer 50 of the LED epitaxial wafers 100, 200, and 300 exemplified in FIGS. 22 to 24, and a supporting base material is formed on the exposed surface of the electrode.
  • the LED pattern wafer (1) 10 may be removed from the laminated body in which is disposed. The removal of the LED pattern wafer (1) 10 can be achieved by lift-off using a laser beam or by total dissolution or partial dissolution of the LED pattern wafer (1) 10. In particular, when a silicon wafer is employed as the LED pattern wafer (1) 10, removal due to dissolution is preferable from the viewpoint of the accuracy of the surface provided with the concavo-convex structure (hereinafter referred to as the concavo-convex structure surface).
  • the light extraction efficiency LEE can be further improved while maintaining the improvement of the internal quantum efficiency IQE. This is because the difference in refractive index between the LED pattern wafer (1) 10, the first semiconductor layer 30, the light emitting semiconductor layer 40, and the second semiconductor layer 50 is large.
  • an LED epitaxial wafer with the first semiconductor layer 30 as the light exit surface can be lifted.
  • the height of the concavo-convex structure 20 is given as an arithmetic average value of the distance between the top of the convex portion and the bottom of the concave portion of the concavo-convex structure.
  • an area of 50 ⁇ m ⁇ 50 ⁇ m square parallel to the main surface of the LED pattern wafer (1) 10 is formed on the surface of the concavo-convex structure 20 of the LED pattern wafer (1) 10.
  • the semiconductor layer is removed and the uneven structure surface of the LED pattern wafer (1) 10 is observed.
  • the 50 ⁇ m ⁇ 50 ⁇ m square region is divided into 25 by 10 ⁇ m ⁇ 10 ⁇ m square regions that do not overlap each other.
  • five regions are arbitrarily selected from 25 existing 10 ⁇ m ⁇ 10 ⁇ m regions.
  • the selected 10 ⁇ m ⁇ 10 ⁇ m square regions are referred to as region A, region B, region C, region D, and region E.
  • the region A is observed at a higher magnification, and is expanded until at least 100 convex portions are clearly observed.
  • ten convex portions are arbitrarily selected from the observed convex portions, and the height h of each convex portion is obtained.
  • the height h of the convex portion can be determined by observation reflecting a tilt (tilt) in scanning electron microscope observation or atomic force microscope observation.
  • the average height (Have) of the concavo-convex structure 20 is given as (ha + hb + hc + hd + he) / 5.
  • the said description is description when the uneven structure 20 is comprised from several independent convex part
  • the convex part of the said description is set as a recessed part.
  • the height h of the concavo-convex structure 20 is defined.
  • terms relating to the thickness of the semiconductor layer described below are calculated first, and then the semiconductor layer is removed to obtain the average height (Have) of the concavo-convex structure 20. . That is, the information related to the thickness of the semiconductor layer described below and the average height (Have) of the concavo-convex structure 20 described above are measured at substantially the same location of the same sample.
  • the average interval Pave of the concavo-convex structure 20 and the average width (average diameter) ⁇ ave of the convex portion of the concavo-convex structure 20 already described are the same samples as those used to obtain the average height (Have) of the concavo-convex structure. It is obtained from the same measurement location.
  • the distance between the surface of the LED pattern wafer (1) 10 on the light emitting semiconductor layer 40 side and the surface of the first semiconductor layer 30 on the light emitting semiconductor layer 40 side is defined as a distance Hbun.
  • the surface of the LED pattern wafer (1) 10 on the light emitting semiconductor layer 40 side is defined as the average concave bottom portion position of the concave-convex structure 20.
  • the surface of the first semiconductor layer 30 on the light emitting semiconductor layer 40 side is defined as an average surface.
  • the average is an arithmetic average, and the average score is 10 points. That is, the distance Hbun is an average thickness of the first semiconductor layer 30 when the average concave bottom portion position of the concavo-convex structure 20 is used as a reference.
  • the arithmetic mean is calculated by observing the cross section of the LED epitaxial wafer.
  • observation method observation with a transmission electron microscope or observation with a scanning electron microscope can be employed.
  • the observation range is a range in which 5 to 20 convex portions (or concave portions) can be clearly observed in these observations.
  • the distance between the surface of the LED pattern wafer (1) 10 on the light emitting semiconductor layer 40 side and the surface of the undoped first semiconductor layer 31 on the light emitting semiconductor layer 40 side is defined as a distance Hbu.
  • the surface of the LED pattern wafer (1) 10 on the light emitting semiconductor layer 40 side is defined as the average concave bottom portion position of the concave-convex structure 20.
  • the surface of the undoped first semiconductor layer 31 on the light emitting semiconductor layer 40 side is defined as an average plane. The average is an arithmetic average, and the average score is 10 points.
  • the distance Hbu is the average thickness of the undoped first semiconductor layer 31 when the average concave bottom portion position of the concavo-convex structure 20 is used as a reference.
  • the arithmetic mean is calculated by observing the cross section of the LED epitaxial wafer. As an observation method, observation with a transmission electron microscope or observation with a scanning electron microscope can be employed.
  • the observation range is a range in which 5 to 20 convex portions (or concave portions) can be clearly observed in these observations.
  • each element constituting the epitaxial wafer for LED 100 (including 200 and 300 and LED chips 400 and 600; the same applies hereinafter) will be described in detail.
  • the ratio (Hbun / Have) means the ratio between the average height (Have) of the concavo-convex structure 20 and the average thickness Hbun of the first semiconductor layer 30.
  • a ratio (Hbun / Have) of 2 or more is preferable because the effect of improving the internal quantum efficiency IQE by the concavo-convex structure 20 can be exhibited.
  • the ratio (Hbun / Have) is 2 or more, the degree of planarization of the concavo-convex structure A by the first semiconductor layer 30 in which cracks are suppressed is improved.
  • the ratio (Hbun / Have) is 10 or more, the influence on the surface of the first semiconductor layer 30 at the top of the convex portion of the concavo-convex structure 20 can be further reduced. The flatness of the surface can be made better. That is, the effect of improving the internal quantum efficiency IQE is increased.
  • the ratio (Hbun / Have) is preferably 12 or more, more preferably 14 or more, and most preferably 16 or more.
  • the ratio (Hbun / r) is the ratio from the viewpoint of increasing the collision probability of dislocations between the first semiconductor layer 30 and the average convex portion top position of the concavo-convex structure 20 and the light emitting semiconductor layer 40 and further increasing the internal quantum efficiency IQE.
  • Have is more preferably 20 or more, and most preferably 25 or more.
  • the ratio (Hbun / Have) is 300 or less, the warpage of the epitaxial wafer 100 for LED can be suppressed, so that the chip formation efficiency can be improved.
  • BOW An index related to warpage after the semiconductor layer is formed is generally known as BOW.
  • BOW is inversely proportional to the thickness of the LED pattern wafer (1) 10, and is also proportional to the square of the size (diameter) of the LED pattern wafer (1) 10 and the thickness of the semiconductor layer. The larger the BOW, the more difficult it is to manufacture the LED chip. Considering the photolithography process when manufacturing the LED chip, the BOW is preferably 1.5 or less.
  • the thickness of the LED pattern wafer (1) 10 may be increased, the thickness of the semiconductor layer may be decreased, and the size of the LED pattern wafer (1) 10 may be decreased.
  • the thickness of the LED pattern wafer (1) 10 is increased, the manufacturing cost of the LED chip increases greatly, and the thermal behavior of the LED pattern wafer (1) 10 when the semiconductor layer is formed changes.
  • the film formability of the semiconductor layer may decrease, and the internal quantum efficiency IQE may decrease.
  • reducing the size of the LED pattern wafer (1) 10 is a factor that greatly reduces the yield of LED chips. That is, if BOW can be suppressed by reducing the thickness of the semiconductor layer, it can be seen that the effect is great.
  • the use of the concavo-convex structure A improves the film formability of the semiconductor layer.
  • the ratio (Hbun / Have) is preferably 200 or less, and more preferably 150 or less. Furthermore, the ratio (Hbun / Have) is more preferably 100 or less and 50 or less from the viewpoint of shortening the film formation time of the semiconductor layer, reducing the amount of the semiconductor layer used, and achieving environmental compatibility. Most preferred.
  • the ratio (Hbu / Have) means the ratio between the average height (Have) of the concavo-convex structure 20 and the average thickness Hbu of the undoped first semiconductor layer 31.
  • the average thickness Hbu of the undoped first semiconductor layer 31 is increased.
  • the ratio (Hbu / Have) is 1.5 or more, the degree of planarization of the concavo-convex structure A by the undoped first semiconductor layer 31 is improved in a state where cracks are suppressed.
  • the ratio (Hbu / Have) is 2.5 or more, the planarization of the concavo-convex structure 20 by the undoped first semiconductor layer 31 becomes better, and accordingly, the film thickness uniformity of the light emitting semiconductor layer 40 is improved. This improves the in-plane uniformity of the emission wavelength. From the viewpoint of more exerting these effects, it is most preferably 3.5 or more.
  • the ratio (Hbu / Have) is 4 or more, the influence on the surface of the undoped first semiconductor layer 31 at the top of the convex portion of the concavo-convex structure 20 can be further reduced. The flatness of the surface on the layer 40 side can be further improved. That is, the effect of improving internal quantum efficiency IQE and suppressing cracks is increased.
  • the ratio (Hbu / Have) is preferably 5 or more, more preferably 8 or more, and most preferably 10 or more. Further, in the inside of the undoped first semiconductor layer 31, the ratio (Hbu / Have) is more preferably 12 or more, and most preferably 15 or more from the viewpoint of increasing the collision probability of dislocation and further increasing the internal quantum efficiency IQE. On the other hand, when the ratio (Hbu / Have) is 200 or less, the warp of the LED epitaxial wafer 100 can be suppressed. This can be determined from the BOW point of view already described. From the same viewpoint, the ratio (Hbu / Have) is preferably 100 or less, and more preferably 50 or less.
  • the ratio (Hbu / Have) is most preferably 30 or less from the viewpoint of reducing the amount of the semiconductor layer used, greatly reducing the film formation time, and achieving environmental compatibility. From the above, when the ratio (Hbu / Have) satisfies a predetermined range, a semiconductor layer having a high internal quantum efficiency IQE in which cracks are suppressed can be formed, and an LED pattern wafer (1) 10 on which a semiconductor layer is formed. Therefore, a highly efficient LED chip can be manufactured with high production efficiency.
  • the concavo-convex structure 20 of the LED epitaxial wafer 100 according to the present embodiment that is, the concavo-convex structure A has substantially n-fold symmetry regularity as described in ⁇ LED pattern wafer (1) >>. It is not particularly limited as long as it has a concavo-convex structure and the top portion of the convex portion is composed of a corner portion having a radius of curvature exceeding zero. Among them, by satisfying the relationship between the Duty and the rotational shift angle ⁇ described with reference to FIG. 8 and the relationship between the average interval Pave and Duty described with reference to FIG. 9, the crack suppression effect and the internal quantum efficiency IQE are improved. The effect is increased. Furthermore, the light extraction efficiency LEE can be improved at the same time by satisfying the relationship between the average interval Pave and Duty described with reference to FIG. Hereinafter, further preferred embodiments of the concavo-convex structure 20 will be described.
  • the concavo-convex structure 20 is a dot-like structure composed of a plurality of independent convex portions and continuous concave portions, a hole-shaped structure composed of a plurality of independent concave portions and continuous convex portions, or a concave portion independent of independent convex portions. And a hybrid structure including both of them.
  • a dot-like structure is most preferable. This is because, due to the dot-like structure, as described above, the adhesion and growth of the nuclei of the semiconductor layer become good, and the effect of suppressing cracks and the effect of improving the internal quantum efficiency IQE are increased.
  • the contour shape of the bottom of one convex portion or the opening shape of the concave portion is a circle, an ellipse, a fence, a bowl, an n-gon (n ⁇ 3), a corner An n-gon (n ⁇ 3) or the like having a corner with a curvature radius of more than 0 can be employed.
  • a circle, an ellipse, a fence, and a triangle having a corner with a radius of curvature of more than 0 stress applied from the concavo-convex structure 20 to the growing semiconductor layer can be reduced. The effect of suppressing cracks is increased.
  • a circular shape is most preferable.
  • the circular shape is a substantial circular shape, and some distortion is considered.
  • the average interval Pave of the concavo-convex structure 20 satisfies 50 nm ⁇ Pave ⁇ 1500 nm, it is possible to form a semiconductor layer in which cracks are suppressed and the internal quantum efficiency IQE is high. Further, when viewed as an LED epitaxial wafer, the effect of the ratio (Hbun / Have) or the ratio (Hbu / Have) described above can be suitably expressed when the average interval Pave is 1500 nm or less.
  • the semiconductor layer viewed from the concavo-convex structure 20 becomes large, and the effect of the ratio (Hbun / Have) or the ratio (Hbu / Have) based on the already explained principle is not disturbed by the concavo-convex structure 20. It is. Therefore, internal quantum efficiency IQE and a crack can be improved simultaneously. From the same principle, it is preferably 1200 nm or less, more preferably 1000 nm or less, and most preferably 950 nm or less. The lower limit is as already described.
  • the shape of the convex portion constituting the concavo-convex structure 20 is such that the diameter of the convex bottom portion is larger than the diameter of the convex top portion from the viewpoint of adhesion and growth of the nuclei of the semiconductor layer and coalescence of the growing semiconductor layers. It is preferable that the structure has a large structure, and it is more preferable that the convex side surface part connecting the convex part top part and the concave part bottom part has an inclination angle of two or more stages, and the radius of curvature at the point where the inclination changes is greater than zero. Most preferably, a curved surface is formed.
  • the aspect ratio that is, the ratio (Have / ⁇ ave), which is a parameter representing the shape of the convex portion, is preferably 0.1 or more and 5.0 or less.
  • produced from the light emitting semiconductor layer by being 0.1 or more becomes large, light extraction efficiency LEE can be improved.
  • an aspect ratio of 0.3 or more is preferable because the number of modes of light diffraction with respect to emitted light can be increased and the scattering property can be enhanced. From the same viewpoint, the aspect ratio is more preferably 0.5 or more, and most preferably 0.6 or more.
  • the aspect ratio is 5.0 or less, the inclination angle of the side surface of the convex portion can be made gentle. Thereby, it is considered that particles generated when obtaining the LED chip can be suppressed.
  • the aspect ratio is preferably 3.0 or less, more preferably 2.0 or less, and 1.1 or less from the same effect and the film formability of the semiconductor layer, particularly from the viewpoint of suppressing cracks. Is most preferred.
  • the bottom of the recess has a flat surface from the viewpoints of adhesion and growth of the nuclei of the semiconductor layer and coalescence of the growing semiconductor layer.
  • a flat surface hereinafter referred to as “flat surface B” having the bottom of the concave portion of the concavo-convex structure 20 and a surface substantially parallel to the stable growth surface of the first semiconductor layer 30. (Hereinafter referred to as “parallel stable growth surface”) are preferably parallel to each other.
  • the stable growth surface is the surface with the slowest growth rate in the material to be grown. In general, it is known that a stable growth surface appears as a facet surface during growth. For example, in the case of a gallium nitride compound semiconductor, a plane parallel to the A axis represented by the M plane is a stable growth plane.
  • the stable growth surface of the GaN-based semiconductor layer is the M plane (1-100), (01-10), (-1010) of the hexagonal crystal, and is one of the planes parallel to the A axis.
  • another plane including the A axis which is a plane other than the M plane of the GaN-based semiconductor, may be a stable growth plane.
  • ⁇ Buffer layer> As a material of the buffer layer 33, an AlGaN structure, an AlN structure, an AlInN structure, an InGaN / GaN superlattice structure, an InGaN / GaN laminated structure, an AlInGaN / InGaN / GaN laminated structure, or the like can be adopted. Further, regarding the film formation of the buffer layer, the film formation temperature can be in the range of 350 ° C. to 600 ° C. Thereby, uniformity can be improved also about the film-forming from a narrow recessed part bottom part.
  • the film thickness of the buffer layer 33 is desirably 1/5 or less with respect to the average height (Have) of the uneven structure 20. This is for suppressing the adhesion of nuclei to the side surface of the convex portion with respect to the re-diffusion and recrystallization behavior of the buffer layer 33 in the RAMP process. From this viewpoint, the film thickness of the buffer layer 33 is more preferably 1/10 or less, and most preferably 1/20 or less with respect to the average height (Have) of the concavo-convex structure 20.
  • the buffer layer 33 is preferably formed by MOCVD (Metal Organic Chemical Vapor Deposition) method or sputtering method. In particular, it is more preferable to employ the sputtering method from the viewpoint of improving the uniformity of the buffer layer 33.
  • the material of the first semiconductor layer 30 can be selected from the undoped first semiconductor layer 31 and the doped first semiconductor layer 32 described below.
  • the film thickness (Hbun) of the first semiconductor layer 30 flattens the concavo-convex structure 20 while suppressing cracks, and reduces dislocations in the first semiconductor layer 30, thereby leading to the light emitting semiconductor layer 40 and the second semiconductor layer 50. From the viewpoint of improving the internal quantum efficiency IQE by reflecting the performance as a semiconductor, it is preferably 800 nm or more. In particular, from the viewpoint of further exhibiting the effect of reducing dislocations by the concavo-convex structure 20, the thickness is preferably 1500 nm or more, and more preferably 2000 nm or more.
  • the upper limit value is preferably 100000 nm or less, more preferably 7500 nm or less, and most preferably 6500 nm or less from the viewpoint of warpage and environmental compatibility.
  • the doped first semiconductor layer 32 is not particularly limited as long as it can be used as an n-type semiconductor layer suitable for LED applications.
  • elemental semiconductors such as silicon and germanium, or compound semiconductors such as III-V, II-VI, and VI-VI can be appropriately doped with various elements.
  • an n-type GaN layer is desirable.
  • NH 3 is 3 ⁇ 10 ⁇ 2 to 4.2 ⁇ 10 ⁇ 2 mol / min, and trimethylgallium (TMGa) 0.8 ⁇ 10 ⁇ 4 to 1.8 ⁇ 10 ⁇ 4 mol.
  • the film thickness of the doped first semiconductor layer 32 is preferably 800 nm or more, more preferably 1500 nm or more, and most preferably 2000 nm or more, from the viewpoint of electron injection into the light emitting semiconductor layer 40.
  • the upper limit value is preferably 5000 nm or less from the viewpoint of reducing warpage.
  • the doped first semiconductor layer 32 is preferably 4300 nm or less, more preferably 4000 nm or less, and 3500 nm or less. Most preferably it is.
  • the undoped first semiconductor layer 31 can be appropriately selected within a range that does not hinder the performance of the doped first semiconductor layer 32 as an n-type semiconductor layer.
  • an elemental semiconductor such as silicon or germanium, or a compound semiconductor such as a III-V group, a II-VI group, or a VI-VI group can be used.
  • an undoped nitride layer is preferable.
  • the undoped nitride layer can be formed by supplying NH 3 and TMGa on the buffer layer or the LED wafer at a growth temperature of 900 ° C. to 1500 ° C., for example.
  • the film thickness (Hbu) of the undoped first semiconductor layer 31 is preferably 1000 nm or more from the viewpoint of planarizing the concavo-convex structure 20.
  • the thickness is preferably 1500 nm or more, more preferably 2000 nm or more, and most preferably 2500 nm or more.
  • the upper limit value is preferably 6000 nm or less from the viewpoint of reducing warpage of the LED epitaxial wafer 100.
  • the thickness is preferably 5000 nm or less, more preferably 4000 nm or less, and most preferably 3500 nm or less.
  • the undoped first semiconductor layer 31 and the doped first semiconductor layer 32 are sequentially stacked on the concave-convex structure 20 of the LED pattern wafer (1) 10, another undoped is further formed on the doped first semiconductor layer 32.
  • the semiconductor layer (2) may be provided, and the light emitting semiconductor layer 40 may be provided thereon.
  • the material described in the undoped first semiconductor layer 31 can be used as the other undoped semiconductor layer (2).
  • the film thickness of the other undoped semiconductor layer (2) is preferably 10 nm or more, more preferably 100 nm or more, and more preferably 200 nm or more from the viewpoint of the light emitting properties of the LED epitaxial wafers 200 and 300. Is most preferred.
  • the upper limit is preferably 500 nm or less, more preferably 400 nm or less, and most preferably 350 nm or less from the viewpoint of recombination of holes and electrons in the light emitting semiconductor layer 40.
  • the light emitting semiconductor layer 40 is not particularly limited as long as it has a light emitting characteristic as a semiconductor light emitting element (for example, LED).
  • a semiconductor layer such as AsP, GaP, AlGaAs, InGaN, GaN, AlGaN, ZnSe, AlHaInP, or ZnO can be applied.
  • the light emitting semiconductor layer may be appropriately doped with various elements according to characteristics.
  • the light emitting semiconductor layer 40 is an active layer having a single or multiple quantum well structure. For example, at a growth temperature of 600 ° C.
  • an electron blocking layer can be provided between the light emitting semiconductor layer 40 and the second semiconductor layer 50.
  • the electron block layer is made of, for example, p-AlGaN.
  • the second semiconductor layer 50 is not particularly limited as long as it can be used as a p-type semiconductor layer suitable for the application of the LED.
  • elemental semiconductors such as silicon and germanium, and compound semiconductors such as III-V, II-VI, and VI-VI can be appropriately doped with various elements.
  • the growth temperature can be raised to 900 ° C. or higher, TMGa and CP 2 Mg can be supplied, and the film can be formed to a thickness of several hundreds to thousands of liters.
  • the material of the LED pattern wafer (1) 10 is not particularly limited as long as it can be used as the LED pattern wafer (1).
  • Sapphire silicon carbide (SiC), silicon nitride (Si 3 N 4 ), gallium nitride (GaN), copper tungsten (W—Cu), silicon, zinc oxide, magnesium oxide, manganese oxide, zirconium oxide, manganese iron zinc oxide, Magnesium aluminum oxide, zirconium boride, gallium oxide, indium oxide, lithium gallium oxide, lithium aluminum oxide, neodymium gallium oxide, lanthanum strontium aluminum tantalum oxide, strontium titanium oxide, titanium oxide, hafnium, tungsten, molybdenum, GaP, GaAs, etc.
  • the substrate can be used.
  • sapphire GaN, GaP, GaAs, silicon carbide, silicon, spinel (for example, an insulating substrate typified by MgAl 2 O 4 ), or the like may be applied.
  • it may be used alone or may be a heterostructure wafer in which another wafer is provided on an LED wafer using these.
  • a sapphire wafer having a C-plane (0001) as a main surface can be used as the LED wafer.
  • the M plane which is a stable growth plane of the GaN-based semiconductor layer, is a plane parallel to the sapphire wafer A plane (11-20), (1-210), (-2110).
  • the size of the LED pattern wafer (1) 10 is not particularly limited, and examples thereof include 2 inch ⁇ , 4 inch ⁇ , 6 inch ⁇ , and 8 inch ⁇ . These may have a disk shape or a shape with an orientation flat.
  • the effect of the concavo-convex structure A is averaged from the viewpoint of the film formation phenomenon of the semiconductor layer, and from the viewpoint of manufacturing a high-quality LED epitaxial wafer, and among the above-described effects, reduction of the warpage of the LED epitaxial wafer From the viewpoint of exhibiting the above effect satisfactorily, it is preferably 4 inches ⁇ or 6 inches ⁇ .
  • the LED pattern wafer (1) 10 may be removed at least after the first semiconductor layer 30 is stacked. By removing the LED pattern wafer (1) 10, the effect of disturbing the waveguide mode is increased, so that the light extraction efficiency LEE is greatly improved.
  • the light emission surface of the LED emitted light is preferably on the first semiconductor layer 30 side when viewed from the light emitting semiconductor layer 40.
  • the transparent conductive layer 60 is provided on the second semiconductor layer 50.
  • the transparent conductive layer 60 is, for example, a transparent oxide film, and includes ITO (In 2 O 3 —SnO 2 ), ZnO, RuOx, TiOx, IrOx, SnOx, ADZnO (ZnO—Al 2 O 3 ), and IZnO ( In 2 O 3 —ZnO), GZO (ZnO—Ga 2 O 3 ), or InxOy is used.
  • the transparent conductive layer 60 can be formed by a vacuum deposition method, a sputtering method, or a CVD (Chemical Vapor Deposition) method.
  • the anode electrode 70 is provided on the transparent conductive layer 60.
  • the permeable oxide film or the transparent metal described in the transparent conductive layer 60 described above can be used.
  • the interface between the anode electrode 70 and the transparent conductive layer 60 can be eliminated.
  • the transparent metal is at least one selected from the group consisting of Ni, Co, Fe, Ti, Cu, Rh, Au, Ru, W, Zr, Mo, Ta, Pt, and oxides or nitrides thereof. Examples thereof include an alloy or a multilayer film.
  • a multilayer film in which Au is laminated on Ni is preferable from the viewpoint of adhesive strength.
  • a multilayer film in which Au is stacked on Ni and RhO is stacked on the Au can be employed.
  • the cathode electrode 80 is formed on the exposed surface of the first semiconductor layer 30 by etching the first semiconductor layer 30 from the second semiconductor layer 50 side.
  • a metal or metal oxide such as gold, silver, titanium, or chromium can be used.
  • a metal multilayer film is preferable.
  • a reflective film can be formed on the concave and convex structure 20 of the LED pattern wafer (1) 10 and on the opposite surface. By forming the reflective film, the light extraction efficiency LEE by the concavo-convex structure 20 can be further increased.
  • the reflectance of the reflective film is preferably 80% or more, more preferably 90% or more, and most preferably 91% or more at the emission wavelength of the light emitting semiconductor layer 40.
  • a dielectric multilayer film can be used.
  • the dielectric multilayer film is a multilayer film in which two or more dielectrics having different refractive indexes are alternately stacked. For example, ZrO 2 , AlN, Nb 2 O 3 , or Ta 2 O 3 and SiO 2 can be stacked with 3 to 8 pairs.
  • It can be manufactured by a transfer method, a photolithography method, a thermal lithography method, an electron beam drawing method, an interference exposure method, a lithography method using nanoparticles as a mask, a lithography method using a self-organized structure as a mask, or the like.
  • a transfer method from the viewpoint of processing accuracy and processing speed of the uneven structure 20 of the LED pattern wafer (1) 10.
  • the transfer method in the present specification is a method including a step of transferring a fine pattern of a mold having a fine pattern on the surface to an LED wafer (LED pattern wafer (1) 10 before producing the concavo-convex structure 20).
  • it is a method including at least a step of bonding a fine pattern of a mold and an LED wafer through a transfer material and a step of peeling the mold.
  • the transfer method can be classified into two. First, the transfer material transferred and applied to the LED wafer is used as a permanent agent. In this case, the materials constituting the LED wafer and the concavo-convex structure 20 are different.
  • the uneven structure 20 remains as a permanent agent and is used as an LED epitaxial wafer 100.
  • a metal alkoxide that generates a hydrolysis / polycondensation reaction or a metal alkoxide condensate as a raw material because the performance as a permanent agent is improved.
  • a mask material represented by SiO 2 formed by a vacuum process such as vapor deposition or sputtering is transferred and applied. Further, a mask is partially formed on the LED wafer by a transfer method, and then an inorganic material typified by SiO 2 is formed by vapor deposition or sputtering. Thereafter, the inorganic material can be patterned on the LED wafer by removing the mask produced by the transfer method.
  • an inorganic layer can be formed in advance on the main surface of the LED wafer, and the inorganic layer can be processed by a transfer method.
  • the concavo-convex structure 20 includes metal aluminum, amorphous aluminum oxide, polycrystalline aluminum oxide, polycrystalline sapphire, silicon oxide (SiO 2 ), silicon. It is possible to adopt a mixture of one or more of nitride (Si 3 N 4 ), silver (Ag), chromium (Cr), nickel (Ni), gold (Au), or platinum (Pt) Most preferred. As a result, the above-described effect of the rotational shift angle ⁇ can be fully exerted.
  • the nanoimprint lithography method includes a step of transferring a fine pattern of a mold onto an LED wafer, a step of providing a mask for processing the LED wafer by etching, and a step of etching the LED wafer. .
  • the LED wafer and the mold are first bonded via the transfer material.
  • the transfer material is cured by heat or light (UV), and the mold is peeled off.
  • Etching typified by oxygen ashing is performed on the concavo-convex structure composed of the transfer material to partially expose the LED wafer.
  • the LED wafer is processed by etching using the transfer material as a mask.
  • dry etching and wet etching can be employed. Dry etching is useful for increasing the height h of the concavo-convex structure 20 of the LED pattern wafer (1) 10.
  • a first transfer material layer is formed on the LED wafer.
  • the first transfer material layer and the mold are bonded via the second transfer material.
  • the transfer material is cured by heat or light (UV), and the mold is peeled off.
  • Etching typified by oxygen ashing is performed on the concavo-convex structure formed of the second transfer material to partially expose the first transfer material.
  • the first transfer material layer is etched by dry etching using the second transfer material layer as a mask.
  • the LED wafer is processed by etching using the transfer material as a mask.
  • dry etching and wet etching can be employed. Dry etching is useful for increasing the height h of the concavo-convex structure 20.
  • a nano-processed sheet method that does not require a remaining film treatment which will be described below, can be adopted.
  • the diluted mask layer (2) material is applied on the concavo-convex structure surface of the mold, and the solvent is removed. By this operation, the mask layer (2) can be disposed inside the recess of the mold.
  • the diluted mask layer (1) material is applied onto the concavo-convex structure of the mold containing the mask layer (2) inside the recess of the mold, and the solvent is removed. By this operation, the mask layer (2) is filled in the concave portion of the mold, and the mask layer (1) can be formed so as to fill and flatten the concavo-convex structure and the mask layer (2).
  • the mask layer (1) of the nano-processed sheet is laminated on the LED wafer.
  • an energy beam typified by UV light is irradiated to peel off the mold.
  • the obtained mask layer (2) / mask layer (1) / LED wafer is dry-etched from the mask layer (2) surface side to partially expose the LED wafer.
  • the LED wafer can be processed, and the LED pattern wafer (1) 10 can be manufactured.
  • the arrangement direction of the concavo-convex structure can be controlled in the direction in which the sheet is bonded.
  • the nano-processed sheet is fed out and set in a winding device.
  • an LED wafer is loaded.
  • the position of the orientation flat of the LED wafer is detected and controlled.
  • the nano-processed sheet is bonded to the loaded LED wafer. That is, the nano-processed sheet is mechanically bonded in a certain direction, but the rotation shift angle ⁇ can be easily controlled by controlling the direction of the LED wafer to be bonded.
  • the resolution of the rotational shift angle ⁇ was ⁇ 1 °.
  • a mask layer for processing and forming the concavo-convex structure 20 can be transferred and formed on the main surface of the LED wafer.
  • a dry etching method when manufacturing the concavo-convex structure 20 using the mask layer will be described.
  • this is effective when the mask layer provided on the LED wafer is two or more mask layers.
  • the following description will be given. The effectiveness of the dry etching method is maximized.
  • etching workpiece Call it a laminated body in which a mask layer used for forming a concavo-convex structure 20 by dry-etching an LED wafer on the main surface of the LED wafer is referred to as an etching workpiece Call it.
  • This etching work material is an etching work material provided with a mask layer having a pattern width of 5 ⁇ m or less and an aspect ratio of 0.1 to 5.0 on an LED wafer. It is preferable that the overall thermal resistance value when the etching workpiece is placed on the placing member is 6.79 ⁇ 10 ⁇ 3 (m 2 ⁇ K / W) or less.
  • the thermal resistance value is a value obtained by dividing the thickness of the member by the thermal conductivity ⁇ of the material constituting the member.
  • the LED pattern wafer (1) having the desired concavo-convex structure 20 can be manufactured by etching.
  • the mounting member, which is a component of the etching workpiece, as a conveying member the throughput can be improved in the dry etching process.
  • the etching workpiece is placed on the placement region of the placement member. Further, the etching work material may be placed directly on the placement region of the placement member, or the etching work material may be placed via another member such as a heat transfer sheet. In any case, it is important that the overall thermal resistance value is 6.79 ⁇ 10 ⁇ 3 (m 2 ⁇ K / W) or less.
  • the overall thermal resistance value is, for example, the case where the etching workpiece is disposed on the placement region of the placement member via the heat transfer sheet, and the thermal resistance value of the placement member in the placement region. It is the sum of the thermal resistance value of the etching workpiece and the thermal resistance value of the heat transfer sheet in the placement region.
  • seat can be read as another member. Moreover, what is necessary is just to make the thermal resistance value of a heat-transfer sheet
  • the thermal resistance value is a value obtained by dividing the thickness of the member by the thermal conductivity ⁇ of the material constituting the member. That is, the thermal resistance value R (m 2 ⁇ K / W) is a value calculated by the thickness d (m) of the member / the thermal conductivity ⁇ (W / m ⁇ K) of the member. Materials and thicknesses of members and layers constituting the etching workpiece so that the overall thermal resistance value is R ⁇ 6.79 ⁇ 10 ⁇ 3 (m 2 ⁇ K / W), and materials constituting the mounting member And adjust the thickness. In other words, the LED pattern wafer (1) can be manufactured with high accuracy by performing dry etching under conditions that satisfy the range of the overall thermal resistance value R.
  • the overall thermal resistance value is more preferably R ⁇ 3.04 ⁇ 10 ⁇ 3 (m 2 ⁇ K / W) or less, and R ⁇ 1.21 ⁇ 10 ⁇ 3 (m 2 ⁇ K / W) or less. More preferably.
  • the lower limit of the overall thermal resistance value R is preferably 0 ⁇ R.
  • the thermal resistance value can be easily measured by a laser flash method.
  • the thickness d of the mounting member there is no lower limit from the viewpoint of the thermal resistance value. However, if the thickness d of the mounting member is too small, the mounting member may be damaged when the mounting member is conveyed. It is preferable to adopt a range having durability, for example, 0.001 m or more. Further, although there is an upper limit value for the thickness d considered from the viewpoint of the thermal resistance value, the thickness d of the mounting member is preferably 0.05 m or less from the viewpoint of workability during transportation and cost.
  • a mounting member is a member which mounts an etching workpiece, and can be used as a conveyance tray for fixing or conveying an etching workpiece.
  • the mounting member By using the mounting member, it is possible to reduce the misalignment of the etching work material when the etching work material is transported to the vacuum reaction tank of the dry etching apparatus, and to transport a plurality of etching work materials simultaneously. Throughput can be increased.
  • the material constituting the mounting member include metal materials such as silicon (Si), aluminum (Al), and stainless steel, quartz (SiO 2 ), silicon carbide (SiC), silicon nitride (SiN), and alumina (Al 2 O).
  • Ceramics such as aluminum nitride (AlN), zirconia oxide (ZrO 2 ), yttria oxide (Y 2 O 3 ), silicon and aluminum coated with alumite, silicon, aluminum, and resin material with ceramic sprayed on the surface Metal materials such as silicon and aluminum coated with These materials are not particularly limited as long as the overall thermal resistance value R is satisfied. However, it is preferable to select materials that do not generate reactants having high deposition properties with respect to the dry etching gas.
  • silicon (Si), quartz (SiO 2 ), and aluminum (Al) have high availability and workability of the mounting member, silicon carbide (SiC), alumina (Al 2 O 3 ), Aluminum nitride (AlN), zirconia oxide (ZrO 2 ), yttria oxide (Y 2 O 3 ), and inorganic members coated with one or more of these generate particularly high depositing reactants. It is preferable in terms of difficulty.
  • the inorganic member used here is specifically a metal material having high workability such as silicon (Si) or aluminum.
  • AlN aluminum nitride
  • AlN aluminum nitride
  • Al2O3 alumina
  • the coating layer may be a mixture. Therefore, the description of “coated with any one or more of these” means that there is a case where other materials are mixed when attempting to cover with a certain material. Yes.
  • the shape of the mounting member is not particularly limited as long as the overall thermal resistance value R is satisfied, and examples thereof include a thin plate circular shape and a thin plate square shape.
  • the surface of the mounting member does not need to be flat, and a recess (counterbore, pocket) for accommodating the etching workpiece may be formed.
  • the mounting member does not need to be comprised with the single material, and may be comprised with two or more types of materials.
  • the mounting member does not need to be formed of a single structure, and two or more types of structures such as a lid for fixing the etching workpiece by covering the base portion and a part of the etching workpiece. May be configured in combination.
  • the mask layer is preferably two or more mask layers, which can be easily produced by a nano-processed sheet method or a nano-imprint method for two or more layers of resist. In particular, by using a nano-processed sheet, two or more highly accurate mask layers can be formed.
  • a transfer method is applied to obtain a two-layer resist on the main surface of the LED wafer.
  • films are formed in the order of organic resist / inorganic resist from the side close to the LED wafer, and at least the inorganic resist forms an uneven structure.
  • This process is called a residual film removal process.
  • reactive etching with a gas containing at least one of O 2 gas, H 2 gas, Xe gas, and Ar gas is preferably used.
  • the processing accuracy is improved.
  • the processing accuracy is improved by using only O 2 gas or a gas obtained by adding 50% by volume or less of Ar gas to O 2 gas. Thereby, a fine pattern mask having a high aspect ratio can be formed on the LED wafer.
  • An etching method for improving the processing accuracy of the concavo-convex structure 20 of the LED pattern wafer (1) is an etching method in which a mask layer having a pattern width of 5 ⁇ m or less and an aspect ratio of 0.1 to 5.0 is provided on the LED wafer.
  • the etching work material is placed on the placement member, and the overall thermal resistance value R is 6.79 ⁇ 10 ⁇ 3 (m 2 ⁇ K / W) or less
  • the mask layer Using the mask as a mask, the LED wafer is etched. Thereby, since etching damage to the fine pattern mask is suppressed, the etching uniformity of the fine pattern mask is maintained in the etching process, and the accuracy of the concavo-convex structure 20 of the LED pattern wafer (1) is improved.
  • etching using a chlorine-based gas or a chlorofluorocarbon-based gas can be performed.
  • the fluorocarbon gas include CF 4 , CHF 3 , C 2 F 6 , C 3 F 8 , C 4 F 6 , C 4 F 8 , CH 2 F 2 , and CH 3 F.
  • a gas in which Ar gas, O 2 gas, and Xe gas are mixed in a fluorocarbon gas to 50% or less of the total gas flow rate is used. Reactive etching is possible when etching for LED wafers (hardly etching base materials) that are difficult to be reactively etched with chlorofluorocarbon-based gases or for LED wafers that generate highly depositable reactants.
  • a mixed gas containing at least one kind of chlorine-based gas is used. Examples of the chlorine-based gas include Cl 2 , BCl 3 , CCl 4 , PCl 3 , SiCl 4 , HCl, CCl 2 F 2 , and CCl 3 F.
  • O 2 gas, Ar gas, or a mixed gas of O 2 gas and Ar gas may be added to the chlorine-based gas.
  • the etching pressure is preferably 0.1 Pa to 20 Pa, preferably 0.1 Pa to 10 Pa, because the ion incident energy contributing to the reactive etching is increased and the etching rate for the LED wafer is improved. More preferred.
  • the taper-shaped angle of the fine pattern produced for LED wafers can be made separately by increasing / decreasing the deposition amount of the fluorocarbon film which protects the etching side wall for LED wafers.
  • the ratio of the flow rate of the fluorocarbon gas with F / C ⁇ 3 and the fluorocarbon gas with F / C ⁇ 3 is 95 sccm: 5 sccm to 60 sccm: 40 sccm. It is preferable to be 70 sccm: 30 sccm to 60 sccm: 40 sccm. Even when the total gas flow rate changes, the ratio of the above flow rates does not change.
  • the mixed gas of Freon-based gas and Ar gas, and O 2 gas or Xe gas improves the etching rate for LED wafers when the reactive etching component and the ion incident component are appropriate amounts.
  • the gas flow rate ratio is preferably 99 sccm: 1 sccm to 50 sccm: 50 sccm, more preferably 95 sccm: 5 sccm to 60 sccm: 40 sccm, and still more preferably 90 sccm: 10 sccm to 70 sccm: 30 sccm.
  • the mixed gas of chlorine gas and Ar gas and O 2 gas or Xe gas improves the etching rate for LED wafers when the reactive etching component and the ion incident component are appropriate amounts.
  • the gas flow rate ratio is preferably 99 sccm: 1 sccm to 50 sccm: 50 sccm, more preferably 95 sccm: 5 sccm to 80 sccm: 20 sccm, and still more preferably 90 sccm: 10 sccm to 70 sccm: 30 sccm. Even when the total gas flow rate changes, the ratio of the above flow rates does not change.
  • the etching for LED wafer using a chlorine-based gas BCl 3 gas only or it is preferable to use a BCl 3 gas and a mixed gas of Cl 2 gas and Ar gas or a mixed gas of Xe gas.
  • These mixed gases preferably have a gas flow rate ratio of 99 sccm: 1 sccm to 50 sccm: 50 sccm from the viewpoint of improving the etching rate for the LED wafer when the reactive etching component and the ion incident component are appropriate. : 1 sccm to 70 sccm: 30 sccm is more preferable, and 99 sccm: 1 sccm to 90 sccm: 10 sccm is more preferable. Even when the total gas flow rate changes, the ratio of the above flow rates does not change.
  • capacitively coupled RIE inductively coupled RIE, inductively coupled RIE, or RIE using an ion attraction voltage
  • the processing pressure is set in the range of 0.1 to 5 Pa
  • capacitive coupling RIE or RIE using an ion pull-in voltage is used.
  • treatment is performed using only BCl 3 gas or a gas in which BCl 3 gas and Cl 2 gas or Ar gas are mixed at a gas flow rate ratio of 95 sccm: 5 sccm to 85 sccm: 15 sccm.
  • the pressure is set in the range of 0.1 to 10 Pa, and capacitive coupling RIE, inductive coupling RIE, or RIE using an ion pull-in voltage is used.
  • processing is performed using only BCl 3 gas or a gas in which BCl 3 gas and Cl 2 gas or Ar gas are mixed at a gas flow rate ratio of 95 sccm: 5 sccm to 70 sccm: 30 sccm.
  • the pressure is set in a range of 0.1 Pa to 10 Pa, and capacitive coupling type RIE, inductive coupling type RIE, or RIE using an ion attraction voltage is used. Even when the total gas flow rate of the mixed gas used for etching changes, the ratio of the above flow rates does not change.
  • etching is performed on the LED wafer in the state of the etching workpiece in the range of the entire thermal resistance value R.
  • a fine pattern mask having a pattern width of 5 ⁇ m or less and an aspect ratio in the range of 0.1 to 5.0 is secured as a mask while ensuring high throughput. Even in this case, the dry etching damage can be reduced and the uneven structure can be formed for the LED wafer as expected.
  • the fine pattern mask forming process and the LED wafer dry etching process may be continuously performed by the same apparatus.
  • the mounting member is used also in the fine pattern mask forming step, and each material and shape may be selected so as to satisfy the range of the entire thermal resistance value R.
  • the LED epitaxial wafer 100 is formed on the uneven structure 20 of the LED pattern wafer (1) 10 so as to satisfy the ratio (Hbun / Have) and / or the ratio (Hbu / Have) described above.
  • the first semiconductor layer 30, the light emitting semiconductor layer 40, and the second semiconductor layer 50 can be manufactured by sequentially forming a film.
  • a step of preparing an LED pattern wafer (1) 10, a step of performing optical measurement on the LED pattern wafer (1) 10, and a step of manufacturing an LED epitaxial wafer 100 using the LED pattern wafer (1) 10 Are preferably included in this order.
  • the accuracy of the LED pattern wafer (1) 10 can be evaluated in advance, it is possible to predict in advance the degree of improvement in the internal quantum efficiency IQE and the light extraction efficiency LEE.
  • the optical measurement both of detecting reflected light and detecting transmitted light can be adopted.
  • a highly versatile apparatus can be diverted, it is preferable to measure haze when detecting transmitted light.
  • a method of detecting reflected light is preferable. In this case, depending on the arrangement and size of the concavo-convex structure A, it is possible to appropriately set whether to detect a regular reflection component or a diffuse reflection component.
  • the regular reflection component it is possible to evaluate the accuracy of the contour shape of the concavo-convex structure 20, and by using the diffuse reflection component, it is possible to evaluate the volume accuracy of the concavo-convex structure 20.
  • which is adopted can be appropriately selected depending on the uneven structure 20 to be used and the purpose.
  • the ratio between diffuse reflection component and regular reflection component (diffuse reflection component-regular reflection component), (diffuse reflection component-regular reflection component) / regular reflection component, (diffuse reflection component-regular reflection component) / diffuse reflection Ingredients can also be used.
  • the defect of the concavo-convex structure 20 can be effectively evaluated by setting the wavelength of the light source to be larger than the average interval (Pave) of the concavo-convex structure 20.
  • the LED pattern wafer (1) As described above, by using the LED pattern wafer (1), the effects of the rotational shift angle ⁇ and the shape of the top of the convex portion are manifested, and cracks in the semiconductor layer can be satisfactorily suppressed. And internal quantum efficiency IQE can be improved effectively.
  • the LED pattern wafer (2) described below the light extraction efficiency LEE can be further improved while maintaining the above-described effects.
  • the LED pattern wafer (2) is provided with another uneven structure L in addition to the LED pattern wafer (1). With this uneven structure L, it is possible to impart strong light scattering properties and further improve the light extraction efficiency LEE.
  • the concavo-convex structure A corresponds to the concavo-convex structure A described in the LED pattern wafer (1).
  • the LED pattern wafer (2) is obtained by adding a concavo-convex structure L as a further concavo-convex structure to the LED pattern wafer (1).
  • the effect by the newly added uneven structure L will be expressed. Therefore, cracks can be effectively suppressed, the crystal quality of the semiconductor layer can be greatly improved, the internal quantum efficiency IQE can be improved, and the light extraction efficiency LEE can be effectively improved.
  • the LED pattern wafer (2) will be described in detail.
  • the LED pattern wafer (2) is obtained by adding a further uneven structure L to the LED pattern wafer (1). Therefore, in the following description, the description of the added uneven structure L will be mainly performed. Therefore, other structural requirements of the LED pattern wafer (2), an LED epitaxial wafer using the LED pattern wafer (2), an LED chip using the LED pattern wafer (2), and an LED pattern wafer (2) Although a detailed description of the manufacturing method is omitted, those of the LED pattern wafer (1) can be applied as they are.
  • the pattern wafer (2) for LED has a concavo-convex structure A having a substantially n-fold symmetric arrangement on the main surface and a substantially m-fold symmetric arrangement different from the concavo-convex structure A.
  • a concavo-convex structure L, and at least a part of the concavo-convex structure A has a rotation shift angle ⁇ of the array axis A of the concavo-convex structure A with respect to the crystal axis direction of the LED pattern wafer (2) in the main surface, It is characterized by satisfying 0 ° ⁇ ⁇ (180 / n) °.
  • the LED pattern wafer (2) has a substantially m-symmetric array different from the concavo-convex structure A on the surface having the concavo-convex structure A of the LED pattern wafer (1). It further has a concavo-convex structure L.
  • the internal quantum efficiency IQE of the LED epitaxial wafer using the LED pattern wafer (2) is improved, and the LED pattern wafer (2) has a concavo-convex structure (hereinafter referred to as a concavo-convex structure surface). It is possible to suppress cracks in the semiconductor layer formed on the substrate. Furthermore, the light emitted more efficiently than the LED can be taken out of the LED. In other words, the effects described in the LED pattern wafer (1) can be exhibited, and the light extraction efficiency LEE can be further improved by the concavo-convex structure L.
  • the concavo-convex structure A of the LED pattern wafer is the concavo-convex structure A of the LED pattern wafer (1) already described, it is possible to form a semiconductor layer with reduced cracks by the same principle. As a result, a high-quality semiconductor crystal can be obtained. Furthermore, the internal quantum efficiency IQE of the LED epitaxial wafer can be improved.
  • the effect of the uneven structure A will be described, but this can be read as the same effect as the effect of the uneven structure A of the LED pattern wafer (1).
  • the concavo-convex structure L is composed of a plurality of convex portions and concave portions having a first average interval (PL), and the concavo-convex structure A is the concavo-convex structure.
  • L is formed on a surface of at least one of the convex portion and the concave portion constituting the L, and includes a plurality of convex portions and concave portions having a second average interval (PA), and the first average interval (PL )
  • the second average interval (PA) (PL / PA) is preferably more than 1 and not more than 2000.
  • the second average interval (PA) refers to the average interval (Pave) described in the LED pattern wafer (1).
  • the plurality of convex portions constituting the concavo-convex structure L are separated from each other, and at least at the bottoms of the plurality of concave portions constituting the concavo-convex structure L. It is preferable that the convex portion or the concave portion constituting the concave-convex structure A is provided.
  • the effect of the concavo-convex structure A is particularly good.
  • the semiconductor layer can be preferentially grown from the bottom of the concave portion of the concavo-convex structure L.
  • the concavo-convex structure A is provided at the bottom of the concave portion, crack suppression and improvement of the internal quantum efficiency IQE can be effectively realized from the principle already described.
  • the plurality of recesses constituting the concavo-convex structure L are separated from each other, and at least on the tops of the plurality of convex portions constituting the concavo-convex structure L. It is preferable that the convex portion or the concave portion constituting the concave-convex structure A is provided.
  • This configuration can particularly improve the light extraction efficiency LEE.
  • the concavo-convex structure A on the top of the convex portion of the concavo-convex structure L having a larger average interval, the effect of suppressing cracks and improving the internal quantum efficiency IQE can be improved for the semiconductor layer grown from the top of the convex portion of the concavo-convex structure L.
  • An effect can be expressed.
  • This space has a very small refractive index when viewed from the semiconductor layer. That is, since the difference in refractive index can be increased, the optical scattering property is increased, and the light extraction efficiency LEE is further improved.
  • laser lift-off can be suitably applied depending on the type of LED.
  • the coverage ratio of the concavo-convex structure A to the concavo-convex structure L is preferably more than 0% and less than 100%.
  • the concavo-convex structure A is composed of a plurality of convex portions and concave portions having a first average interval (PA), and the concavo-convex structure L is the concavo-convex structure.
  • the concavo-convex structure A is provided on the surface of A so as to be partially exposed, and is configured by a plurality of convex portions having a second average interval (PL), and the first average interval (PL), and the first average interval ( The ratio (PL / PA) between PA) and the second average interval (PL) is preferably more than 1 and not more than 2000.
  • the first average interval (PA) refers to the average interval (Pave) described in the LED pattern wafer (1).
  • the effect of the concavo-convex structure A can be exhibited and the light extraction efficiency LEE can be improved.
  • the LED pattern wafer (2) has a concavo-convex structure A on the surface thereof, and the concavo-convex structure A includes an exposed portion. Therefore, from the principle already described, cracks are suppressed and a semiconductor having a high internal quantum efficiency IQE. A layer can be formed.
  • an uneven structure L is provided on the surface of the uneven structure A.
  • the uneven structure L has a larger average interval than the uneven structure A. Therefore, the optical scattering property becomes strong.
  • a semiconductor layer in which cracks are suppressed can be formed, and the dislocation of the semiconductor layer is reduced, so that the internal quantum efficiency IQE is increased. And it becomes possible to take out the light effectively emitted by high internal quantum efficiency IQE to the exterior of LED by optical scattering property.
  • the average interval (PA) of the uneven structure A is preferably 50 nm or more and 1500 nm or less.
  • the average interval (PA) refers to the average interval (Pave) described in the LED pattern wafer (1).
  • the effect of the concavo-convex structure A is further improved from the principle described in the LED pattern wafer (1).
  • Duty ( ⁇ ave / PA) which is a ratio of the average width ( ⁇ ave) of the convex bottom portion of the concavo-convex structure A and the average interval (PA) is used.
  • the rotational shift angle ⁇ preferably satisfies the range of atan (Duty / 2) ° ⁇ ⁇ ⁇ (180 / n) °.
  • the effect of the concavo-convex structure A becomes more remarkable from the same principle as that of the LED pattern wafer (1). Therefore, the internal quantum efficiency IQE is further improved, and cracks generated in the semiconductor layer are effectively suppressed.
  • the expression concavo-convex structure AL is used.
  • the LED pattern wafer (2) according to the present embodiment has an uneven structure AL on its surface.
  • the concavo-convex structure AL may be obtained by processing one main surface of the LED wafer or separately provided on one main surface of the LED wafer. That is, the material constituting the LED wafer and the material constituting the uneven structure A and / or the uneven structure L may be the same or different.
  • the concavo-convex structure A has a substantially n-fold symmetric arrangement, and the rotational shift angle ⁇ described above shows a predetermined range, and the shape of the top of the convex part has a radius of curvature exceeding zero. It is a corner.
  • size of 100 nm or less can also be included as already demonstrated in the LED pattern wafer (1).
  • the concavo-convex structure A is provided on the LED wafer so that the rotational shift angle ⁇ satisfies a predetermined range.
  • the rotational shift angle with respect to the LED pattern wafer of the arrangement axis L of the concavo-convex structure L is not particularly limited, but the internal quantum efficiency IQE and the crack suppression effect can be further improved by satisfying the following ranges.
  • the rotational shift angle ⁇ with respect to the arrangement axis A of the concavo-convex structure A is denoted as ⁇ A
  • the rotational shift angle ⁇ with respect to the arrangement axis L of the concavo-convex structure L is denoted as ⁇ L
  • the rotation shift angle ⁇ L can be defined by replacing the concavo-convex structure A with the concavo-convex structure L and the array axis A with the array axis L in the description of the definition of the rotation shift angle ⁇ A.
  • ⁇ (
  • ) which is the difference between the rotational shift angle ⁇ L and the rotational shift angle ⁇ A, satisfies the range of 0 ° ⁇ ⁇ ⁇ (180 / n) °.
  • Duty is the duty of the concavo-convex structure A.
  • the angle formed by the alignment axis L of the concavo-convex structure L and the surface that is easily formed by the growth of the semiconductor layer is reduced, the stress applied from the concavo-convex structure L to the growing semiconductor layer can be reduced. it can.
  • the growth property of the semiconductor layer can be kept good, the coalescence of the growing semiconductor layers becomes good, dislocations are bent and reduced, and cracks can be suppressed.
  • satisfying 0 ° ⁇ ⁇ L ⁇ atan (Duty / 2) ° is preferable because the above-described effect is further exhibited.
  • the concavo-convex structure A has a substantially n-fold symmetric arrangement and satisfies the rotation shift angle ⁇ A already described.
  • the concavo-convex structure L has a substantially m-fold symmetric arrangement.
  • the rotational shift angle ⁇ L with respect to the concavo-convex structure L and the relationship ⁇ between the rotational shift angle ⁇ A and the rotational shift angle ⁇ L are as described above.
  • the rotational symmetry order n of the concavo-convex structure A and the rotational symmetric order m of the concavo-convex structure L may be the same or different.
  • n of the concavo-convex structure A and the rotational symmetric order of the concavo-convex structure L is described as (n, m), (6, 6), (6, 4), (6, 2), (4,6), (4,4), (4,2), (2,6), (2,4) or (2,2).
  • (6,6), (4,6), (2,6), (6,2), (4,2) ) Or (2,2), and (6,6), (4,6) or (2,6) is most preferable.
  • the uneven structure L will be described.
  • the main function of the uneven structure L is to improve the light extraction efficiency LEE. Therefore, it is preferable to have a structure that effectively causes an optical scattering (light scattering or light diffraction) phenomenon or a reflection phenomenon with respect to the light emitted from the LED, and an uneven structure L described below can be adopted. .
  • the average interval PL of the concavo-convex structure L is within a range larger than the average interval PA of the concavo-convex structure A from the viewpoint of effectively expressing optical scattering (light diffraction or light scattering) or reflection, that is, the average interval PL> It is preferable that the average distance PA is satisfied, and at the same time, it is 1000 nm or more and 100 ⁇ m or less.
  • the average interval PL is preferably 1200 nm or more, and more preferably 1500 nm or more, from the viewpoint of expressing light diffraction more strongly, effectively disturbing the waveguide mode and improving the light extraction efficiency LEE. Most preferably, it is 2000 nm or more.
  • the upper limit value is preferably 50 ⁇ m or less, more preferably 20 ⁇ m or less, and most preferably 10 ⁇ m or less from the viewpoint of the manufacturing time of the concavo-convex structure L and the amount of semiconductor layer used.
  • the width of the top of the convex portion of the concavo-convex structure L is not limited to the material of the concavo-convex structure L, as long as the concavo-convex structure A is provided on the convex portion 703 of the concavo-convex structure L as shown in FIGS. There is no particular limitation. This is because when the material of the concavo-convex structure L and the LED wafer 702 is different, the first semiconductor layer grows from the exposed surface of the LED wafer 702.
  • the dislocation generated from the top of the convex portion 703 of the concavo-convex structure L can be reduced by the concavo-convex structure A.
  • the top of the convex portion of the concavo-convex structure L from the viewpoint of improving the internal quantum efficiency IQE and the light extraction efficiency LEE regardless of the arrangement of the concavo-convex structure A with respect to the concavo-convex structure L.
  • the ratio of the width of the concave portion and the width of the concave portion opening portion of the concavo-convex structure L is preferably as small as possible, and is most preferably substantially zero. That is, the top of the convex portion of the concavo-convex structure L is most preferably a corner portion having a radius of curvature exceeding 0, similarly to the top of the convex portion of the concavo-convex structure A.
  • the corner portion with the curvature radius exceeding 0 includes the case where the size of the table top is 100 nm or less.
  • the ratio being 0 means that the width of the top of the convex portion is 0 nm.
  • the width of the top of the convex portion is 3 or less, the film formability of the semiconductor layer can be kept good. This is because the amount of semiconductor that grows from the top of the convex portion 703 of the concave-convex structure L can be reduced. Furthermore, when the ratio is 1 or less, the light extraction efficiency LEE can be improved.
  • the ratio is preferably 0.4 or less, more preferably 0.2 or less, and still more preferably 0.15 or less.
  • the internal quantum efficiency IQE is improved and the difference between the semiconductor film forming apparatuses is reduced. This is preferable because it is possible.
  • initial conditions of these physical phenomena are nucleation and growth when the semiconductor layer is formed by CVD (Chemical Vapor Deposition), VPE (Vapor Phase Epitaxy), or sputtering.
  • nucleation of the bottom of the concave portion of the concavo-convex structure L can be suitably generated, so that the growth of the semiconductor layer is stabilized.
  • the internal quantum efficiency IQE can be further increased.
  • the concavo-convex structure L in the case where the material of the concavo-convex structure L and the LED wafer 702 is different is composed of a plurality of convex portions provided on the LED wafer 702 and an exposed LED wafer 702 where no convex portions are provided. Is done.
  • the LED wafer 702 is made of sapphire, SiC, nitride semiconductor, Si, or spinel, metallic aluminum, amorphous aluminum oxide, polycrystalline aluminum oxide, polycrystalline sapphire, silicon oxide (SiO 2 ), silicon nitride ( Convex part 703 composed of any one or a mixture of Si 3 N 4 ), silver (Ag), chromium (Cr), nickel (Ni), gold (Au), or platinum (Pt). Can be provided.
  • the duty of the concavo-convex structure L expressed by the ratio of the average width of the convex bottom of the concavo-convex structure L to the average interval PL (average width of the convex bottom / PL) is 0. It is preferable that it is 03 or more and 0.83 or less. By being 0.03 or more, the volume of the convex part of the concavo-convex structure L is increased, and the optical scattering property is improved. From the same effect, the ratio is more preferably 0.17 or more, and most preferably 0.33 or more.
  • the ratio is more preferably 0.73 or less, and most preferably 0.6 or less.
  • the aspect ratio of the concavo-convex structure L that is, the average height of the concavo-convex structure L / the average width of the bottom of the convex portion of the concavo-convex structure L is 0.1 or more. Can be improved. In particular, from the viewpoint of increasing the number of modes of light diffraction, 0.3 or more is preferable, 0.5 or more is more preferable, and 0.8 or more is most preferable. On the other hand, the aspect ratio is preferably 5 or less from the viewpoint of suppressing cracks and voids in the semiconductor layer. Furthermore, since the time for producing the concavo-convex structure L can be shortened and the amount of semiconductor used can be reduced, 2 or less is more preferable, and 1.5 or less is most preferable.
  • the height H of the convex portion 703 of the concavo-convex structure L is preferably 2 times or less of the average interval PL from the viewpoint of the time required for producing the concavo-convex structure L and the amount of semiconductor crystals used.
  • the refractive index distribution of the concavo-convex structure L is appropriate from the viewpoint of the emitted light, so that the light extraction efficiency LEE can be further improved.
  • the height H of the concavo-convex structure L is more preferably 0.8 times or less of the average interval PL, and most preferably 0.7 times or less.
  • the LED pattern wafer (2) of the present invention comprises a concavo-convex structure A having an average interval PA satisfying the rotational shift angle ⁇ A described above and a concavo-convex structure L having an average interval PL, and the average interval PL and average It differs from the interval PA within a predetermined ratio range.
  • one concavo-convex structure L having a larger average interval mainly exhibits a function of improving light extraction efficiency LEE
  • the other concavo-convex structure A having a smaller average interval mainly improves internal quantum efficiency IQE and crack suppression.
  • the internal quantum efficiency IQE is improved and cracks are suppressed, and the light extraction efficiency LEE is reduced by the one concavo-convex structure A.
  • the other concavo-convex structure L that improves the light extraction efficiency LEE does not cause the internal quantum efficiency IQE to decrease and cracks occur, so that the other concavo-convex structure (L or A) has at least a part of the surface thereof.
  • the concavo-convex structure (A or L) is provided.
  • the rotational shift angles ⁇ L and ⁇ are as already described.
  • FIG. 27 is a schematic cross-sectional view showing an example of an LED pattern wafer (2) according to the present embodiment.
  • An LED pattern wafer (2) 710 shown in FIGS. 27A and 27B is provided with an uneven structure 720 on the main surface of the LED wafer 702.
  • the uneven structure 720 includes a first uneven structure (hereinafter referred to as an uneven structure L). And a second concavo-convex structure (hereinafter referred to as concavo-convex structure A).
  • the concavo-convex structure L is configured by a convex portion 703 (or a concave portion 704) provided apart from each other and a concave portion 704 (or a convex portion 703) that connects between adjacent convex portions 703 (or concave portions 704). .
  • the plurality of convex portions 703 (or concave portions 704) have an average interval PL.
  • the concavo-convex structure A is formed between a plurality of convex portions 705 (or concave portions 706) provided on the surfaces of the convex portions 703 and concave portions 704 constituting the concave-convex structure L and a plurality of convex portions 705 (or concave portions 706). It is comprised by the recessed part 706 (or convex part 705) to connect.
  • the plurality of convex portions 705 (or concave portions 706) have an average interval PA.
  • the concavo-convex structure A is provided on the top surface of the plurality of convex portions 703 and the bottom portion of the concave portion 704.
  • FIG. 27A the concavo-convex structure A is provided on the top surface of the plurality of convex portions 703 and the bottom portion of the concave portion 704.
  • the concavo-convex structure A is provided on the top of the convex portion 703 that connects a plurality of independent concave portions 704.
  • the concavo-convex structure A is not limited to the example of FIGS. 27A and 27B, and may be provided on at least one surface of the convex portion 703 or the concave portion 704.
  • the concavo-convex structure A satisfies the rotational shift angle ⁇ already described. Moreover, it is preferable to satisfy the shape already described. Moreover, it is preferable that the arrangement of the concavo-convex structure L satisfy the rotational shift angle ⁇ L or ⁇ already described.
  • the concavo-convex structure A can also be provided on the side surface of the convex portion 703 that connects the convex portion 703 and the bottom of the concave portion 704.
  • the concavo-convex structure A is provided on the side surface of the convex portion 703, it is considered that the effect of disturbing the waveguide mode is further enhanced, and the traveling direction of the disturbed emitted light can be further changed in the thickness direction of the LED. For this reason, it becomes easy to select a sealing material when packaging the LED.
  • the concavo-convex structure L is composed of a plurality of convex portions 703 spaced apart from each other, and the concavo-convex structure A is provided at least at the bottom of the concave portion 704 of the concavo-convex structure L.
  • the growth of the semiconductor layer can be started from the bottom of the concave portion 704 of the concave-convex structure L.
  • the concavo-convex structure A is provided at the bottom of the concave portion 704, the adhesion and growth of the nuclei of the semiconductor layer already described and the coalescence of the growing semiconductor layers become good. It is possible to suppress layer dislocations and at the same time reduce cracks.
  • the concavo-convex structure L is composed of a plurality of convex portions 703, cracks in the vicinity of the convex portions 703 of the semiconductor layer grown from the bottom of the concave portions 704 can be suppressed.
  • the internal quantum efficiency IQE can be improved and the reliability of the LED can be improved.
  • the concavo-convex structure L and the concavo-convex structure A satisfy a predetermined average interval relationship, and thus the optical scattering property is increased.
  • the concave-convex structure A is provided at least at the bottom of the concave portion 704, the waveguide mode can be disturbed by light scattering or optical reflection, and the waveguide mode can be prevented from being guided again.
  • the light extraction efficiency LEE is improved at the same time.
  • the concavo-convex structure L is preferably composed of a plurality of concave portions 704 spaced apart from each other, and at least the convex portion 705 or the concave portion 706 constituting the concavo-convex structure A is provided at the top of the convex portion 703 of the concave-convex structure L.
  • the growth of the semiconductor layer can be started from the top of the convex portion 703 of the concavo-convex structure L.
  • the concavo-convex structure A on the top of the convex portion 703, it is possible to suppress cracks in the semiconductor layer and improve the internal quantum efficiency IQE as already described.
  • the semiconductor layer grown from the top of the projection 703 has better growth than the semiconductor crystal grown from the bottom of the recess 704. For this reason, the semiconductor layer grown from the bottom of the recess 704 can be blocked by the semiconductor layer grown from the top of the projection 703. Therefore, cracks are suppressed and the internal quantum efficiency IQE is effectively improved.
  • the concavo-convex structure L and the concavo-convex structure A satisfy a predetermined average interval relationship, and thus the optical scattering property is increased.
  • the concavo-convex structure L is composed of the plurality of concave portions 704, the volume change is further increased, so that the effect of disturbing the waveguide mode is increased, and the light extraction efficiency LEE is improved.
  • the coverage ratio of the concavo-convex structure A to the concavo-convex structure L is more than 0% and less than 100%.
  • the concavo-convex structure A is always provided in the convex portion 703 or the concave portion 704 of the concavo-convex structure L, the internal quantum efficiency IQE can be effectively improved and cracks inside the semiconductor layer can be suppressed from the principle described above.
  • the convex portions 703 and the concave portions 704 of the concavo-convex structure L are not completely filled with the concavo-convex structure A. Thereby, it can suppress that the improvement effect of the light extraction efficiency LEE by the uneven structure L is reduced by the uneven structure A. That is, the effect of simultaneously improving the internal quantum efficiency IQE and the light extraction efficiency LEE is further enhanced.
  • FIG. 27C is a schematic cross-sectional view showing another example of the LED pattern wafer (2).
  • the LED pattern wafer (2) 710 is provided with an uneven structure 720 on the main surface of the LED wafer 702, and the uneven structure 720 includes a first uneven structure (hereinafter referred to as an uneven structure A) and a second.
  • the concavo-convex structure (hereinafter referred to as the concavo-convex structure L).
  • the concavo-convex structure A is composed of convex portions 705 that are spaced apart from each other and concave portions 706 that connect between adjacent convex portions 705.
  • the plurality of convex portions 705 have an average interval PA.
  • the concavo-convex structure L is provided on the surface of the concavo-convex structure A so as to be partly exposed so that the concavo-convex structure A is partially exposed. It is comprised by the convex part 703 of this.
  • the plurality of convex portions 703 have an average interval PL.
  • the ratio between the average interval PL of the concavo-convex structure L and the average interval PA of the concavo-convex structure A of the LED pattern wafer (2) 710 described with reference to FIGS. 27A, 27B, and 27C is 1 to 2000. By being more than 1 and 2000 or less, cracks can be suppressed and a semiconductor layer with improved internal quantum efficiency IQE can be formed, and light extraction efficiency LEE can be improved.
  • the ratio (PL / PA ) Is preferably 1.1 or more, more preferably 1.5 or more, and still more preferably 2.5 or more.
  • the ratio (PL / PA) is preferably 5.5 or more, and 7.0. More preferably, it is more preferably 10 or more.
  • the optical scattering property (light diffraction or light scattering) by the concavo-convex structure A is improved, and the internal quantum efficiency IQE by the concavo-convex structure A and the light extraction efficiency LEE by the concavo-convex structure L and the concavo-convex structure A are realized.
  • the ratio (PL / PA) is preferably 700 or less, more preferably 300 or less, and still more preferably 100 or less.
  • the stress applied to the semiconductor layer from the concavo-convex structure L is reduced to further suppress cracks, the volume change of the concavo-convex structure L is increased, and the density of the concavo-convex structure A is improved.
  • the ratio (PL / PA) is preferably 50 or less, more preferably 40 or less, and most preferably 30 or less.
  • the concavo-convex structure 720 composed of the concavo-convex structure L and the concavo-convex structure A of the LED pattern wafer (2) can be read as the concavo-convex structure 20 of the LED pattern wafer (1).
  • the ratio (Hbun) of the distance (Hbun) between the surface on the light emitting semiconductor layer side and the surface on the first semiconductor layer side of the light emitting semiconductor layer to the average height (Have) of the concavo-convex structure A / Have) corresponds to the ratio (Hbun / Have) described in the LED pattern wafer (1).
  • the ratio (Hbu / Have) to the height (Have) corresponds to the ratio (Hbu / Have) described in the LED pattern wafer (1).
  • the shape of the concavo-convex structure AL is, for example, a line-and-space structure in which a plurality of fence-like bodies are arranged, a lattice structure in which a plurality of fence-like bodies intersect, a dot structure in which a plurality of dot (projection, protrusion) -like structures are arranged, A hole structure in which a plurality of hole (concave) -like structures are arranged can be employed.
  • Examples of the dot structure and the hole structure include a cone, a cylinder, a quadrangular pyramid, a quadrangular prism, a hexagonal pyramid, a hexagonal pyramid, an n pyramid (n ⁇ 3), an n prism (n ⁇ 3), a caldera shape, a double ring shape, and a multiple shape.
  • a ring-shaped structure is mentioned.
  • the caldera shape refers to a shape in which the tip of a large cone is brought into contact with the tip of a small cone having a hollow inside, and then the small cone is pushed into the large cone, and is also called a volcano type.
  • these shapes include a shape in which the outer diameter of the bottom surface is distorted, a corner portion of the n-gonal bottom surface having a radius of curvature exceeding 0, a rounded shape, a shape having a curved side surface, and a curvature in which the top portion exceeds 0.
  • a rounded shape with a radius includes a shape in which the outer diameter of the bottom surface is distorted, a corner portion of the n-gonal bottom surface having a radius of curvature exceeding 0, a rounded shape, a shape having a curved side surface, and a curvature in which the top portion exceeds 0.
  • the dot structure is a structure in which a plurality of convex portions are arranged independently of each other. That is, each convex part is separated by a continuous concave part. In addition, each convex part may be smoothly connected by the continuous recessed part.
  • the hole structure is a structure in which a plurality of recesses are arranged independently of each other. That is, each recessed part is separated by the continuous convex part. In addition, each recessed part may be smoothly connected by the continuous convex part.
  • the dot structure or the hole structure is selected can be appropriately selected according to the apparatus used for manufacturing the epitaxial wafer for LED and the application of the LED.
  • the concavo-convex structure L is preferably a dot-like structure. This is because the uneven structure L having a large average interval PL can induce lateral growth of the semiconductor layer (Epitaxial Lateral Overgrowth), suppress cracks at the top of the convex portion, and improve the internal quantum efficiency IQE. is there.
  • the uneven structure AL is preferably a hole structure.
  • the combination of the concavo-convex structure A and the concavo-convex structure L is (dot structure, dot structure), (hole structure, hole structure), (dot structure, hole structure) or (hole structure). , Dot structure).
  • FIG. 28 is a schematic cross-sectional view showing another example of the LED pattern wafer (2) according to the present embodiment, and includes (Case 1) and (Case 2) described with reference to FIGS. 27A and 27B. It is. As shown in FIG. 28A to FIG. 28C, an uneven structure L having a large volume change is provided on the surface of the LED pattern wafer (2) 710, and the structure is formed on at least one surface of the protrusions 703 and the recesses 704 constituting the uneven structure L. An uneven structure A having a high density is provided.
  • the first concavo-convex structure L includes a plurality of convex portions 703 spaced apart from each other, and at least the second concavo-convex structure at the bottom of the concave portion 704 of the first concavo-convex structure L.
  • a convex portion 705 or a concave portion 706 constituting A is preferably provided.
  • the concavo-convex structure L is composed of a plurality of concave portions 704 spaced apart from each other, and at least a convex portion 705 or a concave portion constituting the concavo-convex structure A on the top of the convex portion 703 of the concave-convex structure L. 706 is preferably provided.
  • the growth of the semiconductor layer can be started from the top of the convex portion 703 of the concavo-convex structure L. Therefore, dislocations in the semiconductor layer grown from the top of the convex portion 703 can be effectively reduced and cracks can be reduced. Furthermore, since it becomes easy to generate a gap in the recess 704, the removal accuracy when the LED pattern wafer (2) 710 is removed by, for example, laser lift-off is improved. Moreover, since the concavo-convex structure L and the concavo-convex structure A satisfy a predetermined average distance relationship, the optical scattering property is increased. In particular, since the concavo-convex structure L is composed of the plurality of concave portions 704, the volume change is further increased, so that the effect of disturbing the waveguide mode is increased, and the light extraction efficiency LEE is improved.
  • the coverage of the concavo-convex structure A to the concavo-convex structure L is preferably more than 0% and less than 100%.
  • the concavo-convex structure A is always provided in the convex portion 703 or the concave portion 704 of the concavo-convex structure L, the internal quantum efficiency IQE is effectively improved and cracks are reduced from the principle described above.
  • the convex portions 703 and the concave portions 704 of the concavo-convex structure L are not completely filled with the concavo-convex structure A. Thereby, it can suppress that the improvement effect of the light extraction efficiency LEE by the uneven structure L is reduced by the uneven structure A. That is, the internal quantum efficiency IQE and the light extraction efficiency LEE can be improved simultaneously, and cracks can be suppressed.
  • the coverage is 90%. Or less, more preferably 80% or less, and most preferably 50% or less. Further, from the viewpoint of improving the internal quantum efficiency IQE by the concavo-convex structure A, reducing the amount of the semiconductor layer used, and improving the productivity of the LED, the coverage may be 0.01% or more. Preferably, it is 0.1% or more, and most preferably 0.15% or more.
  • the coverage is preferably 50% or more and 90% or less, and more preferably 60% or more and 86% or less in the widest range. 70% or more and 84% or less is most preferable.
  • the effect of the concavo-convex structure A can be expressed most effectively.
  • the coverage is a plane occupation ratio of the convex portion 705 or the concave portion 706 of the concave-convex structure A with respect to the surface of the convex portion 703 and the concave portion 704 of the concave-convex structure L. That is, when a plane area of the convex portion 703 and the concave portion 704 surrounding the outline of the convex portion 703 when the certain convex portion 703 is observed from the upper surface side is S, the concave-convex structure A in the observation image If the total plane area of the convex portion 705 or the concave portion 706 is Si, the coverage is (Si / S) ⁇ 100.
  • FIG. 29 is a schematic diagram showing the concavo-convex structure in the LED pattern wafer (2) according to the present embodiment.
  • FIG. 29A shows a case where the concavo-convex structure L is composed of a plurality of independent convex portions 703, particularly when the concavo-convex structure A is provided on the bottom surface of the concave portion 704. Or the case where the uneven structure L is provided in the surface of the uneven structure A so that the uneven structure A may be partially exposed is shown.
  • the contour shape of the bottom portion of the convex portion 703 and the contour shape of the bottom portion of the convex portion 705 are circular.
  • S be the area of the convex portion 703 and the concave portion 704 surrounding the outline of the convex portion 703 in the planar image observed from the top side of the convex portion 703.
  • the area S is an area of a polygon 841 formed by connecting top central portions of other convex portions 703 adjacent to a certain convex portion 703. If the total area of the areas formed by the contour of the bottom of the convex part 705 of the concave-convex structure A included in the area S or the total area of the openings of the concave part 706 is Si, the coverage is Si / S ⁇ 100. As given. In FIG.
  • FIG. 29A shows a case where the concavo-convex structure L is formed of a plurality of independent concave portions 704, and in particular, a case where the concavo-convex structure A is provided on the upper surface of the convex portion 703.
  • the opening shape of the concave portion 704 and the contour shape of the bottom portion of the convex portion 703 are circular.
  • S be the area of the concave portion 704 and the convex portion 703 surrounding the outline of the concave portion 704 in the planar image observed from the top side of the convex portion 703.
  • the area S is an area of a polygon 841 formed by connecting the central portions of the openings of other concave portions 704 adjacent to a certain concave portion 704. If the total area of the area formed by the contour of the bottom of the convex part 705 of the concave-convex structure A included in the area S or the total area of the opening part of the concave part 706 is Si, the coverage is Si / S ⁇ 100. Given. In FIG. 29B, the case where the uneven structure A is arranged only at the top of the convex part 703 of the uneven structure L is illustrated, but the arrangement of the uneven structure A is not limited to this as already described.
  • the coverage (SiT / ST ⁇ 100) can be obtained by setting the sum of the flat areas of the concavo-convex structure A included in the top surface of the top of the convex part 703 having the area ST as SiT. This coverage is called the coverage T with respect to the top surface of the top of the convex portion 703.
  • the concavo-convex structure A is provided only on the bottom surface of the concave portion 704 of the concavo-convex structure L, as shown in FIG.
  • the coverage (SiB / SB ⁇ 100) can be determined by assuming that the sum of the flat areas of the concavo-convex structure A included in the bottom surface of the concave portion 704 having Si is SiB. This coverage is referred to as coverage B with respect to the bottom surface of the recess 704.
  • the coverage T with respect to the top surface of the convex portion 703 and the coverage B with respect to the bottom surface of the recess 704 are 1% or more and 90% or less.
  • the coverage T on the top surface of the convex portion 703 and the coverage B on the bottom surface of the concave portion 704 are 3% or more and 60% or less. It is preferably 5% to 55%, more preferably 10% to 40%.
  • the concavo-convex structure A is provided on the top of the convex portion 703 of the concavo-convex structure L, the side surface of the convex portion 703, and the bottom of the concave portion 704, the concavo-convex structure A with respect to the top surface of the convex portion 703 of the concavo-convex structure L
  • the coverage or the coverage of the concavo-convex structure A on the bottom surface of the concave portion 704 of the concavo-convex structure L preferably satisfies the coverage T on the top surface of the convex portion 703 or the coverage B on the bottom surface of the concave portion 704.
  • the concavo-convex structure L when a plurality of convex portions 703 are separately provided on the LED wafer 702, the concavo-convex structure L is constituted by the main surface of the LED wafer 702 and the plurality of convex portions 703.
  • the plurality of convex portions 703 correspond to the convex portions of the concavo-convex structure L
  • the exposed portion of the main surface of the LED wafer 702 between the convex portions 703 corresponds to the concave portion 704 of the concavo-convex structure L.
  • the material of the uneven structure L and the LED wafer 702 is the same.
  • FIG. 28A shows a case where the concavo-convex structure L is composed of a plurality of independent convex portions 703 and the concavo-convex structure A is provided on the surface of the concave portion 704 of the concavo-convex structure L.
  • FIG. 28B shows a case where the concavo-convex structure L is composed of a plurality of independent protrusions 703 and the concavo-convex structure A is provided on the surface of the protrusions 703 of the concavo-convex structure L.
  • FIG. 28A shows a case where the concavo-convex structure L is composed of a plurality of independent convex portions 703 and the concavo-convex structure A is provided on the surface of the concave portion 704 of the concavo-convex structure L.
  • FIG. 28B shows a case where the concavo-convex structure L is composed of a plurality of independent protrusions 703 and the conca
  • 28C shows a case where the concavo-convex structure L is composed of a plurality of independent convex portions 703 and the concavo-convex structure A is provided on the surfaces of the convex portions 703 and the concave portions 704 of the concavo-convex structure L.
  • the shape of the top of the convex portion 703 of the concavo-convex structure L is drawn in a rounded shape, but the shape of the top of the convex portion 703 of the concavo-convex structure L is already described, A table top shape or the like can also be used.
  • the concave-convex structure A is provided in the concave portion 704 of the concave-convex structure L, whereby the internal quantum efficiency IQE can be improved satisfactorily. Furthermore, since the concavo-convex structure L is composed of a plurality of independent protrusions 703, the effect of suppressing cracks in the semiconductor layer is increased. This is because the growth of the semiconductor layer starts from the concave portion 704 of the concave-convex structure L.
  • the concavo-convex structure A improves the adhesion and growth of the nuclei of the semiconductor layer, and the coalescence of the growing semiconductor layers, and the semiconductor layer with good growth grows from the concave portion 704 of the concavo-convex structure L. Dislocations can be reduced in the L concave portion 704.
  • the concavo-convex structure A is not drawn on the side surface of the convex portion 703, but the concavo-convex structure A can also be provided on the side surface of the convex portion 703. In this case, it is considered that the effect of disturbing the waveguide mode is further enhanced, and the traveling direction of the disturbed emitted light can be further changed in the thickness direction of the LED. For this reason, it becomes easy to select a sealing material when packaging the LED.
  • the diameter of the convex portion 703 of the concavo-convex structure L is the apex from the bottom in order to suppress dislocation generated from the top of the convex portion 703 of the concavo-convex structure L.
  • a structure that becomes smaller toward the end is preferable.
  • a structure in which the top of the convex portion 703 of the concavo-convex structure L is continuously connected to the side surface portion of the convex portion 703 of the concavo-convex structure L in other words, a structure in which the top of the convex portion is composed of corner portions having a radius of curvature greater than zero. Is preferable.
  • the concavo-convex structure L can have a disc shape, a conical shape, an n-prism (n ⁇ 3) shape, an n-pyramidal shape, etc., and among them, the uniformity of the growth of the first semiconductor layer is improved, and the first semiconductor is improved. From the viewpoint of further reducing cracks and dislocations generated in the layer, it is preferably any one of a conical shape, a disc shape, a triangular prism shape, a triangular pyramid shape, a hexagonal prism shape, and a hexagonal pyramid shape.
  • the apex of the pyramid may be a corner having a radius of curvature of 0 or a rounded corner having a radius of curvature exceeding 0.
  • the inclination angle of the side surface portion of the convex portion 703 has a switching point of 1 or more and 5 or less. In addition, it is more preferable in it being 1 or more and 3 or less.
  • the side part of the convex part 703 may not be linear but may have a bulging shape.
  • the convex portion 703 of the concavo-convex structure L has a disc shape or an n-sided prism in addition to a conical shape or an n-pyramidal shape (n ⁇ 3).
  • the diameter of the convex portion 703 of the concave-convex structure L is preferably a structure that decreases from the bottom toward the apex.
  • the inclination angle of the side surface portion of the convex portion 703 has a switching point of 1 or more and 5 or less.
  • the side part of the convex part 703 may not be linear but may have a bulging shape.
  • Is preferably 0.1 or more.
  • the internal quantum efficiency IQE can be increased even when there is a flat surface on the top of the convex portion 703 of the concavo-convex structure L. It can be improved satisfactorily. This is because the growth of the semiconductor layer starts from the flat surface of the concavo-convex structure L. That is, the adhesion and growth of the nuclei of the semiconductor layer on the flat surface of the top of the convex portion 703 of the concavo-convex structure L are improved, and the coalescence of the growing semiconductor layers is improved, so that cracks are suppressed.
  • Dislocation collisions increase and internal quantum efficiency IQE improves.
  • dislocations can be reduced by lateral growth of the semiconductor layer.
  • the growth of the semiconductor layer grown from the concave portion 704 of the concavo-convex structure L can be inhibited by the semiconductor layer grown from the top of the convex portion 703 of the concavo-convex structure L. Therefore, the dislocation density of the semiconductor layer is reduced, and the internal quantum efficiency IQE can be improved.
  • the bottom of the concave portion 704 of the concave-convex structure L preferably has a flat surface. Furthermore, it is preferable that the top of the convex portion 703 of the concavo-convex structure L has a structure smaller than the bottom. Further, from the viewpoint of maintaining good internal quantum efficiency IQE by the concavo-convex structure A, the concavo-convex structure A is a dot structure composed of a plurality of convex portions 705, and the bottom of the concave portion 706 of the concavo-convex structure A has a flat surface. It is preferable.
  • the concavo-convex structure L can have a disk shape, a conical shape, an n-prism (n ⁇ 3) shape, an n-pyramidal shape, etc. Among them, the uniformity of the growth of the first semiconductor layer is improved, and the first semiconductor is improved. From the viewpoint of reducing cracks and dislocations generated in the layer, it is preferably any one of a conical shape, a disc shape, a triangular prism shape, a triangular pyramid shape, a hexagonal prism shape, and a hexagonal pyramid shape.
  • the apex of the pyramid may be a corner having a radius of curvature of 0 or a rounded corner having a radius of curvature exceeding 0.
  • a pyramid shape by having a corner portion with a radius of curvature exceeding 0, cracks generated during the growth of the semiconductor layer can be suppressed, so that the long-term reliability of the LED is improved.
  • the inclination angle of the side surface portion of the convex portion 703 has a switching point of 1 or more and 5 or less.
  • the side part of the convex part 703 may not be linear but may have a bulging shape.
  • the LED pattern wafer (2) 710 can be easily removed by, for example, laser lift-off. Can be increased.
  • FIG. 28C makes it possible to combine the effects expressed by the structures of FIGS. 28A and 28B described above.
  • the concavo-convex structure L is composed of a plurality of independent convex portions 703, but the concavo-convex structure L may be composed of a plurality of independent concave portions 704.
  • FIG. 30 is a schematic cross-sectional view showing another example of the LED pattern wafer (2) according to the present embodiment.
  • FIG. 30A shows a case where the concavo-convex structure L is constituted by a plurality of independent concave portions 704 and the concavo-convex structure A is provided on the surface of the convex portion 703 of the concavo-convex structure L.
  • FIG. 30B shows a case where the concavo-convex structure L is composed of a plurality of independent recesses 704 and the concavo-convex structure A is provided on the surface of the recesses 704 of the concavo-convex structure L.
  • FIG. 30A shows a case where the concavo-convex structure L is constituted by a plurality of independent concave portions 704 and the concavo-convex structure A is provided on the surface of the convex portion 703 of the concavo-convex structure L.
  • FIG. 30B shows a case
  • FIG. 30C shows a case where the concavo-convex structure L is composed of a plurality of independent concave portions 704 and the concavo-convex structure A is provided on the surfaces of the convex portions 703 and the concave portions 704 of the concave-convex structure L.
  • the internal quantum efficiency IQE can be improved satisfactorily by providing the concavo-convex structure A on the convex portion 703 of the concavo-convex structure L. Furthermore, since the concavo-convex structure L is composed of a plurality of independent concave portions 704, it is easy to form a cavity inside the concave portion 704 of the concavo-convex structure L. In this case, the removal accuracy of the LED pattern wafer (2) by laser lift-off is improved. Further, when the cavity is formed, the difference in refractive index between the semiconductor layer and the cavity becomes very large, and the degree of increase in the light extraction efficiency LEE increases rapidly. The same applies to the concavo-convex structure shown in FIG. 30B or 30C.
  • the main functions of the concavo-convex structure A are the improvement of the internal quantum efficiency IQE and the suppression of cracks.
  • the material of the concavo-convex structure A is the same as the material constituting the LED wafer 702.
  • the main function of the concavo-convex structure L is to improve the light extraction efficiency LEE.
  • the material of the concavo-convex structure L may be the same as or different from that of the LED wafer 702.
  • the concavo-convex structure A and the concavo-convex structure L are both composed of sapphire, SiC (silicon carbide), nitride semiconductor, Si (silicon) or spinel
  • the concavo-convex structure A is sapphire, SiC, nitride semiconductor, Si
  • the concavo-convex structure L is composed of metal aluminum, amorphous aluminum oxide, polycrystalline aluminum oxide, polycrystalline sapphire, silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), silver (Ag), chromium.
  • money (Au), or platinum (Pt) is mentioned.
  • FIG. 27C is a schematic cross-sectional view showing another example of the LED pattern wafer (2) according to the present embodiment.
  • an uneven structure A having a high structure density is provided on the surface of the LED pattern wafer (2) 710, and an uneven structure L having a large volume change is provided on at least a part of the surface of the uneven structure A.
  • a concavo-convex structure A composed of a plurality of convex portions 705 and concave portions 706 is formed on the main surface of the LED wafer 702, and further, the surface of the concavo-convex structure A is separated from each other so as to be partially exposed.
  • a plurality of convex portions 703 are formed to constitute the concavo-convex structure L.
  • the concavo-convex structure L on a part of the surface of the concavo-convex structure A, the internal quantum efficiency IQE can be improved and the light extraction efficiency LEE can be improved.
  • the concavo-convex structure A makes it possible to improve the adhesion and growth of the nuclei of the semiconductor layers and the coalescence of the growing semiconductor layers, so that the collision of dislocations occurs well and the internal quantum efficiency IQE is improved, and This is because it can be dispersed and cracks can be suppressed. Further, the waveguide mode can be disturbed by the optical scattering property of the concavo-convex structure L.
  • the concavo-convex structure L has substantially the width of the top of the convex portion and the width of the bottom of the convex portion, such as a disk shape or an n-prism (n ⁇ 3) shape.
  • the same structure may be used.
  • the width of the top of the convex portion of the concavo-convex structure L is preferably smaller than the width of the bottom of the convex portion of the concavo-convex structure L.
  • the top of the convex portion 703 of the concavo-convex structure L is from the bottom. Is preferably a small structure.
  • a structure in which the top of the convex portion 703 of the concavo-convex structure L is continuously connected to the side surface portion in other words, a structure in which the width of the convex portion top is asymptotic to zero is preferable. From the study on the LED pattern wafer (1), it can be considered that the expression that the width of the convex top asymptotically approaches 0 includes that the table top size is 100 nm or less.
  • the concavo-convex structure L is preferably a dot structure composed of a plurality of convex portions 703. This is because dislocations inside the semiconductor layer grown from the concave portions 704 provided between the convex portions 703 can be reduced by lateral growth. From the same effect, it is preferable that the width of the convex top portion of the concavo-convex structure L is smaller than the width of the convex bottom portion.
  • the concavo-convex structure A is a dot structure composed of a plurality of convex portions 705, and the bottom of the concave portion 706 of the concavo-convex structure A may have a flat surface.
  • the width of the top of the convex portion of the concavo-convex structure A is smaller than the width of the bottom of the convex portion because dislocation dispersion is further promoted.
  • the main function of the concavo-convex structure A is to improve the internal quantum efficiency IQE.
  • the material of the concavo-convex structure A is preferably a material constituting the LED wafer 702.
  • the main function of the uneven structure L is to improve the light extraction efficiency LEE.
  • the material of the concavo-convex structure L may be the same as or different from that of the LED wafer 702.
  • the LED pattern wafer (2) 710 By using the LED pattern wafer (2) 710 according to the present embodiment, it is possible to obtain a semiconductor layer in which cracks are suppressed and the internal quantum efficiency IQE is high from the principle already described. Further, the LED chip exhibits high light extraction efficiency LEE. That is, it is possible to efficiently emit light, to effectively extract the emitted light to the outside of the LED chip, and to improve the reliability of the LED chip. For this reason, the LED element manufactured using the LED pattern wafer (2) 710 according to the present embodiment has a small amount of heat generation. Decreasing the amount of heat generated not only improves the long-term stability of the LED element, but also means that the load related to heat dissipation measures (for example, providing an excessive heat dissipation member) can be reduced.
  • Examples of the material constituting the concavo-convex structure when the materials of the LED wafer 702 and the concavo-convex structure are different include, for example, the material of the LED wafer 702 described above, metal aluminum, amorphous aluminum oxide, polycrystalline aluminum oxide, and polycrystalline.
  • sapphire, silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), silver (Ag), chromium (Cr), nickel (Ni), gold (Au), or platinum (Pt) One or a mixture of two or more can be used.
  • LED pattern wafer (2) 710 has a concavo-convex structure that satisfies the above-described conditions, its manufacturing method is not limited and is manufactured by the same manufacturing method as LED pattern wafer (1). it can.
  • the concavo-convex structure 720 can be manufactured by producing the concavo-convex structure L and subsequently producing the concavo-convex structure A.
  • the manufacturing method of the concavo-convex structure L can be classified into two.
  • a transfer method for directly processing the LED wafer 702 to provide the concavo-convex structure L
  • a transfer method for directly processing the LED wafer 702 to provide the concavo-convex structure L
  • a photolithography method for a photolithography method using nanoparticles as a mask
  • a lithography method using a self-organized structure as a mask for a photolithography method or a transfer method.
  • the etching method may be wet etching or dry etching.
  • the dry etching method is preferable, and the dry etching method described in the LED pattern wafer (1) can be employed.
  • the transfer method is as described in the LED pattern wafer (1).
  • the concavo-convex structure 720 can be manufactured by producing the concavo-convex structure L by the above-described method and subsequently producing the concavo-convex structure A.
  • a transfer method As a method of providing the concavo-convex structure A on the concavo-convex structure L, a transfer method, a photolithography method, a thermal lithography method, an electron beam drawing method, an interference exposure method, a lithography method using nanoparticles as a mask, and a self-organized structure as a mask Lithography method and the like.
  • a lithography method or a transfer method using nanoparticles as a mask it is preferable to employ a lithography method or a transfer method using nanoparticles as a mask. The transfer method will be described later.
  • the concavo-convex structure 720 can also be manufactured by manufacturing the concavo-convex structure A and subsequently manufacturing the concavo-convex structure L.
  • Examples of the method for providing the concavo-convex structure A include a transfer method, a photolithography method, a thermal lithography method, an electron beam drawing method, an interference exposure method, a lithography method using nanoparticles as a mask, and a lithography method using a self-organized structure as a mask. Can be mentioned. In particular, from the viewpoint of processing accuracy and processing speed of the concavo-convex structure, it is preferable to employ a lithography method or a transfer method using nanoparticles as a mask.
  • the transfer method is as described in the LED pattern wafer (1).
  • the concavo-convex structure 720 can be manufactured by producing the concavo-convex structure L for the LED wafer having the concavo-convex structure A.
  • the uneven structure 720 can be manufactured by further processing the uneven structure A.
  • Further processing methods for the concavo-convex structure A include a transfer method, a photolithography method, a thermal lithography method, an electron beam drawing method, an interference exposure method, a lithography method using nanoparticles as a mask, and a lithography method using a self-organized structure as a mask. Etc. can be manufactured.
  • a photolithography method or a transfer method it is preferable to employ a photolithography method or a transfer method.
  • the transfer method is as described in the LED pattern wafer (1).
  • the uneven structure 720 can be manufactured by forming the uneven structure A and subsequently forming the uneven structure L.
  • Examples of the method for providing the concavo-convex structure A include a transfer method, a photolithography method, a thermal lithography method, an electron beam drawing method, an interference exposure method, a lithography method using nanoparticles as a mask, and a lithography method using a self-organized structure as a mask. Can be mentioned. In particular, from the viewpoint of processing accuracy and processing speed of the concavo-convex structure, it is preferable to employ a lithography method or a transfer method using nanoparticles as a mask.
  • the transfer method is as described in the LED pattern wafer (1).
  • the pattern wafer (2) 710 for LED can be manufactured by providing the uneven structure L separately for the LED wafer having the uneven structure A.
  • Examples of the method of separately providing the concavo-convex structure L include a transfer method and a method of forming a thin film enclosing particles on the LED wafer 702 and then removing the binder filling the space between the particles. Further, a part of the resist formed on the LED wafer 702 is removed, and the removed part is filled with a material constituting the concavo-convex structure L (for example, vapor deposition, sputtering, electroforming, etc.), and finally the resist The method of removing is mentioned. Further, there is a method of forming a film of the concavo-convex structure L and directly processing the formed film of the concavo-convex structure L.
  • DACHP Fluorine-containing urethane (meth) acrylate (OPTOOL (registered trademark) DAC HP (manufactured by Daikin Industries))
  • M350 trimethylolpropane (EO-modified) triacrylate (M350, manufactured by Toagosei Co., Ltd.)
  • I. 184 1-hydroxycyclohexyl phenyl ketone (Irgacure (registered trademark, the same shall apply hereinafter) 184 manufactured by BASF) ⁇ I. 369...
  • the LED pattern wafer (1) was prepared, the LED pattern wafer (1) was used to prepare an LED epitaxial wafer, and the internal quantum efficiency IQE and cracks were evaluated. Subsequently, chips were made and the efficiency of the LEDs was compared.
  • the LED pattern wafer (1) in order to produce the LED pattern wafer (1), first, (1) a cylindrical master mold is produced, (2) a light transfer method is applied to the cylindrical master mold, and a reel-like resin is produced. A mold was produced. (3) Thereafter, the reel-shaped resin mold was processed into a film for nano-processing. Subsequently, (4) a nano-processing film was used to produce an LED pattern wafer (1). Finally, (5) the LED pattern wafer (1) was used to produce an LED epitaxial wafer and the performance was evaluated.
  • the concavo-convex structure A was controlled by the concavo-convex structure of the cylindrical master mold prepared in (1), the optical transfer method performed in (3), and the nano-processing film prepared in (4).
  • the resist layer after exposure was developed.
  • the development of the resist layer was performed for 240 seconds using a 0.03 wt% glycine aqueous solution.
  • the etching layer (quartz glass) was etched by dry etching. Dry etching was performed using SF 6 as an etching gas under conditions of a processing gas pressure of 1 Pa and a processing power of 300 W.
  • SF 6 as an etching gas under conditions of a processing gas pressure of 1 Pa and a processing power of 300 W.
  • only the resist layer residue was peeled off from the cylindrical quartz glass having a concavo-convex structure on its surface using hydrochloric acid having a pH of 1. The peeling time was 6 minutes.
  • Durasurf registered trademark, hereinafter the same
  • HD-1101Z made by Harves
  • a fluorine-based mold release agent was applied to the concavo-convex structure of the obtained cylindrical quartz glass, heated at 60 ° C. for 1 hour, And fixed for 24 hours. Then, it was washed 3 times with Durasurf HD-ZV (manufactured by Harves) to obtain a cylindrical master mold.
  • the material 1 shown below was applied to the easy adhesion surface of PET film A-4100 (manufactured by Toyobo Co., Ltd .: width 300 mm, thickness 100 ⁇ m) by microgravure coating (manufactured by Yurai Seiki Co., Ltd.) so as to have a coating film thickness of 3 ⁇ m. .
  • the PET film coated with the material 1 is pressed against the cylindrical master mold with a nip roll so that the integrated exposure amount under the center of the lamp is 1500 mJ / cm 2 at 25 ° C. and 60% humidity in the air.
  • a UV-irradiated UV exposure apparatus (H bulb) manufactured by Fusion UV Systems Japan Co., Ltd.
  • the film thickness of the hardening body of the material 1 provided on a PET film might be set to 1500 nm by the press of a nip roll.
  • the reel-shaped resin mold G1 was regarded as a template, and the optical nanoimprint method was applied to continuously produce the reel-shaped resin mold G2.
  • Material 1 was applied to the easily adhesive surface of PET film A-4100 (Toyobo Co., Ltd .: width 300 mm, thickness 100 ⁇ m) by microgravure coating (manufactured by Yurai Seiki Co., Ltd.) so as to have a coating film thickness of 3 ⁇ m.
  • the PET film coated with the material 1 is pressed against the concavo-convex structure surface of the reel-shaped resin mold G1 with a nip roll (0.1 MPa) and integrated under the center of the lamp at 25 ° C. and 60% humidity in the air.
  • UV light is irradiated using a UV exposure device (H bulb) manufactured by Fusion UV Systems Japan Co., Ltd.
  • Binding polymer methyl ethyl ketone solution of binary copolymer of 80% by mass of benzyl methacrylate and 20% by mass of methacrylic acid (solid content 50%, weight average molecular weight 29000)
  • the material 2 diluted with a mixed solvent of PGME, acetone, and isopropanol was directly applied onto the concavo-convex structure surface of the reel-shaped resin mold G2.
  • the dilution concentration is set so that the solid content contained in the coating raw material per unit area (material 2 diluted with a mixed solvent) is 20% or more smaller than the volume of the concavo-convex structure per unit area. did.
  • After coating it was passed through a blast drying oven at 105 ° C. for 5 minutes, and the reel-shaped resin mold G2 containing the material 2 inside the concavo-convex structure was wound up and collected.
  • the reel-shaped resin mold G2 that encloses the material 2 in the concavo-convex structure is unwound, and (2) using a device similar to the production of the reel-shaped resin mold, a mixed solvent of PGME, MEK, MIBK, and acetone is used.
  • the material 3 diluted in this manner was directly applied onto the concavo-convex structure surface.
  • the dilution concentration was set such that the distance between the interface between the material 2 disposed inside the concavo-convex structure and the coated material 3 and the surface of the material 3 was 400 nm to 800 nm.
  • the film was passed through a blast drying oven at 105 ° C. for 5 minutes, and a cover film made of a PET film having been subjected to a release treatment was put on the surface of the material 3 and wound up and collected.
  • LED Pattern Wafer (1) 10 As the LED pattern wafer (1) 10, a 4-inch ⁇ sapphire wafer having a C plane (0001) with an orientation flat on the A plane (11-20) was used.
  • the concave-convex structure of the reel-shaped resin mold G2 is a concave-convex structure in which a plurality of concave portions are arranged in a regular hexagon. That is, the film for nano-processing includes a reel-shaped resin mold G2 having a six-fold symmetrical recess arrangement.
  • the crystal axis of the sapphire wafer and the alignment axis A of the concavo-convex structure of the nano-processing film were adjusted within a predetermined rotation shift angle ⁇ , and bonded. Bonding was performed with the rotational shift angle ⁇ adjusted and the sapphire wafer heated to 110 ° C. Subsequently, a high pressure mercury lamp light source was used, a UV-LED light source having a center wavelength of 365 nm was used, and light was irradiated through the reel-shaped resin mold G2 so that the integrated light amount was 1200 mJ / cm 2 . Thereafter, the reel-shaped resin mold G2 was peeled off.
  • Etching (oxygen ashing) using oxygen gas is performed from the material 2 surface side of the obtained laminate (material 2 / material 3 / sapphire wafer laminate), and the material 3 is nano-processed using the material 2 as a mask.
  • the sapphire wafer surface was partially exposed.
  • Oxygen ashing was performed under conditions of a processing gas pressure of 1 Pa and a processing power of 300 W.
  • reactive ion etching using a mixed gas of BCl 3 gas and Cl 2 gas was performed from the material 2 surface side to nano-process the sapphire wafer.
  • Etching was performed at ICP: 150 W, BIAS: 50 W, and pressure 0.2 Pa, and a reactive ion etching apparatus (RIE-101iPH, manufactured by Samco Corporation) was used.
  • RIE-101iPH reactive ion etching apparatus
  • the shape of the convex part top part of the uneven structure A produced on the sapphire wafer was adjusted with the processing time of the reactive ion etching. That is, the reactive ion etching is stopped before the material 3 completely disappears, thereby forming a shape having a table top at the top of the convex portion, and the reactive ion etching is performed until the material 3 completely disappears. Then, a round top having no table top on the top of the convex portion was produced. Further, the diameter ( ⁇ ) of the bottom of the convex portion was adjusted by performing reactive ion etching excessively, that is, by applying over-etching.
  • a low-temperature growth buffer layer of Al x Ga 1-x N (0 ⁇ x ⁇ 1) was formed as a buffer layer in a thickness of 100 mm.
  • undoped GaN was formed as an undoped first semiconductor layer
  • Si-doped GaN was formed as a doped first semiconductor layer.
  • the layers were alternately stacked so that there were 6 layers and 7 barrier layers.
  • Mg-doped AlGaN, undoped GaN, and Mg-doped GaN were stacked as a second semiconductor layer so as to include an electroblocking layer.
  • an ITO film was formed and etched, and then an electrode pad was attached. In this state, a 20 mA current was passed between the p electrode pad and the n electrode pad using a prober, and the light emission output was measured.
  • the internal quantum efficiency IQE was determined from the PL intensity.
  • the internal quantum efficiency IQE is defined by (number of photons emitted from the light emitting semiconductor layer per unit time / number of electrons injected into the semiconductor light emitting element per unit time). In this example, (PL intensity measured at 300K / 10 PL intensity measured at 10K) was adopted as an index for evaluating the internal quantum efficiency IQE.
  • the light extraction efficiency LEE was calculated from the light emission output and the internal quantum efficiency IQE.
  • Example 1 Comparative Example 1
  • the influence of the shape of the convex part top was investigated.
  • the shape of the top of the convex portion was observed using a scanning electron microscope.
  • the concavo-convex structure A was a regular hexagonal arrangement. That is, it was a 6-fold symmetrical arrangement.
  • As the average interval Pave two types of 300 nm and 900 nm were produced.
  • the rotational shift angle ⁇ was 30 °. Based on this, the case where the top of the convex portion is a rounded corner (Example 1) and the case where there is a table top (Comparative Example 1) were compared.
  • the prepared samples are shown in Table 1.
  • the shape with respect to the cross section of the convex part top part of Example 1 was cone shape.
  • a crack is a density of cracks that run in a direction perpendicular to opposite sides in a certain opening and an opening adjacent thereto when attention is paid to a hexagonal opening formed by the formed facet. It is.
  • the crack densities were 39 ⁇ 10 9 / cm 2 and 41 ⁇ 10 9 / cm 2 , respectively.
  • Example 2 comparative example 2
  • Example 2 comparative example 2
  • the influence of the rotational shift angle ⁇ was investigated.
  • the arrangement of the concavo-convex structure A is a regular hexagonal arrangement, that is, a six-fold symmetrical arrangement.
  • the average interval Pave was all 300 nm
  • the shape of the top of the convex part was all rounded corners, which were the same as those of Example 1.
  • the rotational shift angle ⁇ as a parameter, the angle was changed from 0 ° to 30 ° in 10 ° increments.
  • Table 2 the internal quantum efficiency IQE was substantially the same in all samples, and was about 90%.
  • the cracks of the evaluation items in Table 2 were standardized as 1 when the rotational shift angle ⁇ was 0 ° (Comparative Example 2). More specifically, as the rotational shift angle ⁇ is changed to 0 °, 10 °, 20 °, and 30 °, the crack density is 81 ⁇ 10 9 / cm 2 , 72 ⁇ 10 9 / cm 2 , 58 ⁇ . 10 9 / cm 2 and 53 ⁇ 10 9 / cm 2 . From Table 2, it can be seen that cracks decrease as the rotational shift angle ⁇ increases.
  • the top of the convex portion of the concavo-convex structure A is a rounded corner, and the region where the rotational shift angle ⁇ is greater than 0 ° is preferable.
  • the FWHM and CL dark turnover density of the semiconductor layer was effectively improved in a region where the crack density was 70 ⁇ 10 9 pieces / cm 2 or less. It can be considered that the crystal quality of the semiconductor layer is greatly improved by setting the rotational shift angle ⁇ to be greater than 0 ° and simultaneously changing the shape of the top of the convex portion to a corner having a radius of curvature greater than 0 due to the effect of crack suppression. it can.
  • the LED pattern wafer (1) including the concavo-convex structure A composed of the convex tops having corners with a curvature radius of more than 0 the effect of the rotational shift angle ⁇ is extracted and cracks are effective. It was found that it can be suppressed.
  • Example 3 In Example 3, a more preferable range of the average interval Pave was investigated.
  • the uneven structure A of the LED pattern wafer (1) has a regular hexagonal arrangement (6-fold symmetrical arrangement), the top of the convex part has a rounded corner, the cross-sectional shape of the convex top has a dome shape, and the rotation shift angle ⁇ is 30. °.
  • the parameter was an average interval Pave, and was adjusted in the range of 200 nm to 1800 nm.
  • the prepared samples are summarized in Table 3.
  • the performance of the LED chip is not determined only by the magnitude of the internal quantum efficiency IQE. This is an influence of the light extraction efficiency LEE.
  • the average interval Pave When arranged in descending order of light emission and emission, the average interval Pave was 300 nm, 900 nm, 700 nm, 450 nm, 1200 nm, 200 nm, and 1800 nm. This is considered that when the average interval Pave is 300 nm, light diffraction acts very strongly and the number of diffraction modes is limited, but the diffraction intensity in a predetermined direction is large. Next, it is considered that when the average interval Pave is 900 nm and 700 nm, the diffraction mode intensity decreases, but the number of diffraction modes greatly increases.
  • the average interval Pave of the LED epitaxial wafer is preferably 200 nm to 1200 nm, more preferably 300 nm to 900 nm.
  • Example 4 In Example 4, a more preferable range of Duty of the concavo-convex structure A was investigated.
  • the concave / convex structure A of the LED pattern wafer (1) is a regular hexagonal arrangement (6-fold symmetrical arrangement), the shape of the top of the convex part is a rounded corner, the cross-sectional shape of the top of the convex part is a dome, and the rotation shift angle ⁇ is 30 ° and the average interval Pave were 700 nm.
  • the parameter was Duty and was adjusted in the range of 0.29 to 0.93.
  • Table 4 The prepared samples are summarized in Table 4.
  • the internal quantum efficiency IQE changes greatly between Duty of 0.86 and 0.93. This is considered to be because when the duty is 0.93, the size of the bottom of the recess is smaller than the size of the stable nucleus of the semiconductor layer. In other words, it is presumed that the effect of reducing dislocations is reduced and the internal quantum efficiency IQE is lowered because the adhesion and growth of nuclei are somewhat impaired.
  • the light extraction efficiency LEE improves as the duty increases. This is thought to be because the number of modes of light diffraction increases because the volume of the convex portion as viewed from the photons increases. In addition, about the crack, it was substantially the same with all the samples.
  • the duty of the concavo-convex structure A is preferably less than 0.93. Moreover, it turned out that it is preferable that it is 0.57 or more from a viewpoint of making external quantum efficiency EQE larger, and it is more preferable that it is 0.71 or more.
  • the crack density was between 40 ⁇ 10 9 / cm 2 and 50 ⁇ 10 9 / cm 2 .
  • Example 5 a more preferable range of the relationship between the thickness of the first semiconductor layer of the LED epitaxial wafer and the concavo-convex structure A was investigated. Using the thickness (Hbu) of the undoped first semiconductor layer, the thickness (Hbun) of the doped first semiconductor layer, and the average interval (Pave) and average height (Have) of the concavo-convex structure A as parameters, the internal quantum efficiency IQE , Cracks, and warpage of the epitaxial wafer for LED were evaluated.
  • IQE internal quantum efficiency
  • dimension is "%" -Crack: A crack generated in the semiconductor layer.
  • ⁇ Curve: Evaluation is made as “X” when there is a problem with chipping, and “ ⁇ ” when there is no problem.
  • Comparative Example 5 described in Table 5 is a case where a flat sapphire wafer not having an uneven structure is used and an LED epitaxial wafer is manufactured in the same manner as in Example 1.
  • Table 5 shows the following.
  • Hbun / Have is in the range of 6.0 to 346.2, the internal quantum efficiency IQE increases from 1.17 times to 1.7 times compared to the case where the internal quantum efficiency IQE does not have the uneven structure (Comparative Example 5).
  • the warpage of the LED epitaxial wafer is also suppressed.
  • Hbu / Have is 3.3 or more and 203.8 or less. It can also be seen that when Hbun / Have is 17.6 or more and 72.5 or less, the improvement of the internal quantum efficiency IQE and the reduction of the warp become more remarkable.
  • Hbu / Have is 9.6 or more and 42.5 or less.
  • Hbun / Have satisfies a range of a predetermined value or more, so that dislocations in the first semiconductor layer can be dispersed and reduced by the concavo-convex structure A, and Hbun / Have is a range of a predetermined value or less. This is because the thickness of the first semiconductor layer can be reduced and the warpage can be reduced. No. 12, Hbun / Have is 6.0 and Hbu / Have is 3.3, which is a small value. For this reason, the improvement rate of internal quantum efficiency IQE compared with the case where there is no uneven structure (comparative example 5) is slightly low.
  • LED pattern wafer (2) As described above, in Example 1 to Example 5, the LED pattern wafer (1) has been described. In the following embodiments, an LED pattern wafer (2) in which another uneven structure L is added to the LED pattern wafer (1) will be described.
  • corrugated structure A was produced on the wafer surface for LED using the film for nano processing used in order to manufacture the pattern wafer (1) for LED in the said Example 1- Example 5.
  • the LED pattern wafer (2) provided with the obtained concavo-convex structure was used to produce an LED epitaxial wafer, which was then chipped to evaluate the performance.
  • the concavo-convex structure L was controlled by the mask shape and dry etching conditions in the photolithography method. Fabrication was performed in the same manner as in Example 1, and release treatment was performed in the same manner as in Example 1.
  • the nano-processing film was used in the same manner as the LED pattern wafer (1) of Example 1 to Example 5 was manufactured to process the LED wafer.
  • As the LED wafer a C-plane (0001) sapphire wafer having an orientation flat on the A-plane (11-20) was used.
  • the size of the LED wafer was 4 inches ⁇ .
  • the shape of the convex part top part of the uneven structure A produced on the sapphire wafer was controlled in the same manner as in the LED pattern wafer (1) of Example 1 to Example 5.
  • the LED wafer provided with the concavo-convex structure A was further processed to produce the concavo-convex structure L.
  • a novolak resin for photoresist was formed by spin coating, and prebaked on a hot plate at 120 ° C.
  • lithography was performed to produce a concavo-convex structure L.
  • the concavo-convex structure L was made into a dot shape by negatively developing and using the photoresist, and the concavo-convex structure L was made into a hole structure by positively developing the photoresist.
  • convex portions or concave portions are arranged in a regular hexagonal array, and the average interval PL is 3.2 ⁇ m.
  • the obtained LED pattern wafer (2) was observed with a scanning electron microscope.
  • the dot-like uneven structure L was the following dot-like body. -The average interval PL is 3.2 ⁇ m, and regular hexagons are arranged. -The bottom diameter of the dot is 2.4 ⁇ m, and the bottom shape is substantially circular. -The bottom of the recess between the dots was flat. -There is a flat surface at the top of the dot, and the dot has a truncated cone shape. The flat surface at the top of the dot was substantially circular, and its diameter was 1.6 ⁇ m.
  • the dot top was a substantially circular table top, and the concavo-convex structure A was disposed only on the dot top.
  • the hole-shaped uneven structure L was the following hole-shaped body. -The average interval PL is 3.2 ⁇ m, and regular hexagons are arranged. -The opening diameter of the hole is 1.5 ⁇ m, and the opening shape is substantially circular. -The depth of the hole is 1.4 ⁇ m. -The convex part top part between holes was flat, and the uneven structure A was arrange
  • the shape of the hole was a cone having a substantially circular bottom surface, and the top of the cone was a corner with a radius of curvature exceeding zero.
  • Another uneven structure L was also produced.
  • the spin-on-glass was formed by spin coating, and a SiO 2 and subsequently sintered. At this time, it was confirmed that the concavo-convex structure A was flattened by SiO 2 .
  • a novolak resin for photoresist was formed on SiO 2 by spin coating, and prebaked on a 120 ° C. hot plate.
  • lithography was performed, and only the SiO 2 was processed to produce a concavo-convex structure L.
  • the photoresist was positively developed, and a partially disk-like SiO 2 was partially formed on the surface of the concavo-convex structure A.
  • the average interval PL was 3.2 ⁇ m, and the array was a regular hexagonal array.
  • the SiO 2 pattern (uneven structure L) obtained by observing the obtained LED pattern wafer (2) with a scanning electron microscope was the following dot-like body. -The average interval PL is 3.2 ⁇ m, and regular hexagons are arranged. -The bottom diameter of the dot is 1.5 ⁇ m, and the bottom shape is substantially circular.
  • the concavo-convex structure A was provided at the bottom of the concave portion between the dots.
  • a low-temperature growth buffer layer of Al x Ga 1-x N (0 ⁇ x ⁇ 1) was formed as a buffer layer in a thickness of 100 mm.
  • undoped GaN was formed as an undoped first semiconductor layer
  • Si-doped GaN was formed as a doped first semiconductor layer.
  • the layers were alternately stacked so that there were 6 layers and 7 barrier layers.
  • Mg-doped AlGaN, undoped GaN, and Mg-doped GaN were stacked as a second semiconductor layer so as to include an electroblocking layer. Subsequently, an ITO film was formed and etched, and then an electrode pad was attached. In this state, a 20 mA current was passed between the p electrode pad and the n electrode pad using a prober, and the light emission output was measured.
  • the internal quantum efficiency IQE was determined from the PL intensity.
  • the internal quantum efficiency IQE is defined by (number of photons emitted from the light emitting semiconductor layer per unit time / number of electrons injected into the LED per unit time). In this example, (PL intensity measured at 300K / 10 PL intensity measured at 10K) was adopted as an index for evaluating the internal quantum efficiency IQE.
  • the light extraction efficiency LEE was calculated from the light emission output and the internal quantum efficiency IQE.
  • Cracks were judged by observation using an optical microscope, an atomic force microscope, and a scanning electron microscope from the semiconductor layer surface side of the LED epitaxial wafer after the semiconductor layer was formed. Moreover, the epitaxial wafer for LED was cut together, the scanning electron microscope observation with respect to the cross section of a semiconductor layer was performed, and the crack was evaluated. In addition, about evaluation of a crack, what stopped the film-forming of the semiconductor layer in the middle of facet formation was used.
  • Example 6 Comparative Example 6
  • PSS Patterned Sapphire Substrate
  • the shape of the top of the convex portion of the concavo-convex structure A was observed using a scanning electron microscope.
  • the concavo-convex structure A was a regular hexagonal arrangement. That is, it was a 6-fold symmetrical arrangement.
  • the average interval PA was 300 nm, and the diameter of the bottom of the convex portion was 220 nm.
  • the rotational shift angle ⁇ was 30 °. Under these conditions, the case where the top of the convex portion is a rounded corner and the case where there is a table top were produced by changing the processing time of the reactive ion etching, respectively.
  • angular part when the cross-sectional shape of a convex part is assumed, the curve where the outline of the said cross section bulges slightly upwards intersects at the top part of a convex part. It is a shape like this. In other words, the side surface portion of the convex portion has a slightly bulging shape.
  • PSS which is the sample of the comparative example 6 produced only the concavo-convex structure L by the photolithography method described above. The produced samples are shown in Table 6.
  • N rotational symmetry order of the concavo-convex structure A
  • PA Average interval of the concavo-convex structure A, and the dimension is “nm”.
  • ⁇ is the rotational shift angle ⁇ of the concavo-convex structure A, and the dimension is “°”.
  • -Convex part top shape The shape of the top part of the convex part of the concavo-convex structure A. Table top (100 nm) means that the diameter of the flat surface of the top of the convex part of the concavo-convex structure A is 100 nm.
  • M rotational symmetry order of the concavo-convex structure L
  • PL average interval of the concavo-convex structure L, dimension is “nm”.
  • Structure In the case where the concavo-convex structure A is directly processed by the method described above and the concavo-convex structure L is provided, the case where the concavo-convex structure L is dot-shaped is described as dot, and the case where the concavo-convex structure L is hole-shaped is described as hol. Separately on the surface of the concavo-convex structure A, a case in which the convex portion of the concavo-convex structure L made of SiO 2, was described as SiO 2. These terms are used in Examples 7 to 9 and have the same meaning.
  • AonL When the concavo-convex structure A is arranged on the top surface of the convex part of the concavo-convex structure L.
  • AinL When the concavo-convex structure A is arranged at the bottom of the concave part of the concavo-convex structure L.
  • PL / PA Average interval PL And the ratio of the average interval PA.
  • IQE Internal quantum efficiency, a value calculated by the method described above. The dimension is “%”.
  • Light emission output ratio Light emission output standardized with 1 for the concavo-convex structure L only (Comparative Example 6).
  • ⁇ Crack A crack observed with an optical microscope. The case where the LED chip having an abnormality in the light emission output is 10% or more is ⁇ , the case where it is 5% or more and less than 10% is ⁇ , and the case where it is less than 5% is ⁇ .
  • the growth of the semiconductor layer can be started from the concave portion of the concavo-convex structure A.
  • dislocations are reduced.
  • the reduction of dislocations is based on the principle of coalescence of the growing semiconductor layers, the coalesced portions can be dispersed by the concavo-convex structure A. Thereby, it is estimated that the residual stress to the semiconductor layer is reduced and cracks are suppressed.
  • the top of the convex portion of the concavo-convex structure A is preferably a corner having a radius of curvature exceeding 0 from the viewpoint of increasing the frequency of collision between dislocations and effectively reducing the dislocation density. Note that these tendencies could be observed as similar tendencies with respect to the convex shape shown in FIG.
  • the semiconductor layer preferentially over the recesses of the concavo-convex structure L.
  • the concavo-convex structure A is provided at the bottom of the concave portion of the concavo-convex structure L, it is considered that the dislocation of the semiconductor layer is reduced and cracks are suppressed based on the phenomenon described above.
  • Example 7 Comparative Example 7
  • the arrangement of the concavo-convex structure A is a regular hexagonal arrangement, that is, a six-fold symmetrical arrangement. Further, the average interval PA was all 300 nm, the tops of the convex parts were all rounded corners, and the diameters of the bottoms of the convex parts were all 220 nm.
  • the rotational shift angle ⁇ was changed from 0 ° to 30 ° in 10 ° increments.
  • two types of concavo-convex structure L a hole type (hol) and SiO 2 , were produced and evaluated. In the case of a hall type, AonL, and in the case of SiO 2 , AinL.
  • the evaluated samples are summarized in Table 7.
  • the internal quantum efficiency IQE was substantially the same in any sample when the concavo-convex structure L was a hole type, and was about 75%. Further, when the concavo-convex structure L was SiO 2 , it was substantially the same in any sample, and was about 85%.
  • the cracks of the evaluation items in Table 7 were normalized and represented as 1 when the rotation shift angle ⁇ was 0 °. Specifically, when the concavo-convex structure L is a hole type, the crack density is 99 ⁇ 10 9 / cm 2 as the rotational shift angle ⁇ changes to 0 °, 10 °, 20 °, and 30 °, It changed to 87 ⁇ 10 9 / cm 2 , 69 ⁇ 10 9 / cm 2 and 66 ⁇ 10 9 / cm 2 .
  • Example 6 and Example 7 it was found that by providing both the concavo-convex structure A and the concavo-convex structure L, the internal quantum efficiency IQE, the light extraction efficiency LEE, and cracks can be improved. Furthermore, it has been found that when the top of the convex portion of the concavo-convex structure A is a rounded corner, the internal quantum efficiency IQE is improved and the crack suppression effect is further enhanced. It was also found that a semiconductor layer having a high internal quantum efficiency IQE in which cracks were suppressed when the rotational shift angle ⁇ was 10 ° or more was formed.
  • Example 8 In Example 8, a more preferable range of the ratio between the average interval PA and the average interval PL was investigated.
  • the concavo-convex structure A of the LED pattern wafer (2) was a regular hexagonal arrangement (6-fold symmetrical arrangement), the shape of the top of the convex part was a rounded corner, and the rotation shift angle ⁇ was 30 °.
  • the parameter is average interval PL / average interval PA, and the average interval PL is fixed and adjusted by moving the average interval PA.
  • the average interval PA was adjusted in the range of 200 nm to 1800 nm.
  • a hole type (Holl) and AonL having an average interval PL of 3000 nm was adopted as the concavo-convex structure L.
  • the produced samples are summarized in Table 8.
  • a large ratio (PL / PA) means that the presence of the concavo-convex structure A viewed from the concavo-convex structure L is reduced. That is, when viewed from the semiconductor layer flying by CVD, the concavo-convex structure L is first confirmed. Subsequently, when approaching the surface of the concavo-convex structure L, the presence of the concavo-convex structure A can be recognized for the first time.
  • the coalescence frequency of the growing semiconductor layers increases as the ratio (PL / PA) increases, It was confirmed that can be dispersed. In particular, it has been confirmed that this phenomenon is expressed more favorably when the shape of the top of the convex portion is a rounded corner. In other words, when a convex portion having a table top was arbitrarily formed, the frequency at which dislocations were confirmed in the semiconductor layer located on the convex top portion increased. For this reason, the internal quantum efficiency IQE tended to decrease. From the above, it was found that the ratio (PL / PA) is preferably more than 2.7, more preferably 3.6 or more, and most preferably 4.6 or more.
  • the ratio (PL / PA) was 10.7, 3.6, 4.6, 7.1, 2.7, 16.0, 1.8. This is considered to be due to the fact that when the ratio (PL / PA) is 10.7, light diffraction acts very strongly and the number of diffraction modes is limited, but the diffraction intensity in a predetermined direction is high. Next, it is considered that when the ratio (PL / PA) is 3.6 and 4.6, the diffraction mode intensity decreases, but the number of diffraction modes greatly increases.
  • the ratio (PL / PA) is less than 3.6, the light scattering property becomes too strong, so that there is a probability that the light guided inside the LED is once disturbed in the traveling direction and guided again. Therefore, it is considered that the light emission output decreases. From the above, it was found that the internal quantum efficiency IQE increases as the ratio (PL / PA) increases. Further, it was found that the ratio (PL / PA) of the LED is preferably 2.7 to 16.0, and more preferably 3.6 to 10.7. In addition, when the same examination was performed when the concavo-convex structure L was SiO 2 , the same tendency as in Example 8 was observed.
  • Example 9 In Example 9, a more preferable range of Duty of the concavo-convex structure A was investigated.
  • the concavo-convex structure A of the LED pattern wafer (2) is a regular hexagonal arrangement (6-fold symmetrical arrangement), the shape of the top of the convex part is a rounded corner, the rotation shift angle ⁇ is 30 °, and the average interval PA is 300 nm. .
  • the parameter is Duty and was adjusted in the range of 0.17 to 0.96.
  • a hole type (hol) was produced as the concavo-convex structure L. The produced samples are summarized in Table 9.
  • the internal quantum efficiency IQE changes greatly between Duty of 0.73 and 0.96. This is considered to be because when the duty is 0.96, the size of the bottom of the recess of the concavo-convex structure A is smaller than the size of the stable nucleus of the semiconductor layer. In other words, it is presumed that the effect of reducing dislocations is reduced and the internal quantum efficiency IQE is lowered because the adhesion and growth of nuclei are somewhat impaired. On the other hand, it can be seen that the light extraction efficiency LEE improves as the duty increases.
  • the function of improving the light extraction efficiency LEE can be added by adjusting the duty. This is thought to be because the number of modes of light diffraction increases because the volume of the convex portion as viewed from the photons increases.
  • the cracks were almost the same in all samples, and were in the range of 49 to 52 ⁇ 10 9 / cm 2 . From the above, it can be seen that the duty of the concavo-convex structure A is preferably less than 0.96 when viewed as an LED.
  • the present invention can be applied to LEDs, and in particular, can be suitably applied to GaN-based semiconductor light-emitting elements applied to blue LEDs, ultraviolet LEDs, and white LEDs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　ＬＥＤ用パタンウェハ（１０）は、主面の少なくとも一部に実質的にｎ回対称の配列を有する凹凸構造Ａ（２０）を具備し、凹凸構造Ａ（２０）の少なくとも一部は、主面内における結晶軸方向に対する凹凸構造Ａ（２０）の配列軸Ａの回転シフト角Θが、０°＜Θ≦（１８０／ｎ）°を満たすと共に、凹凸構造Ａ（２０）の凸部頂部は、曲率半径が０超の角部である。凹凸構造Ａ（２０）の上には、第１半導体層（３０）、発光半導体層（４０）及び第２半導体層（５０）がこの順番に積層され、ＬＥＤ用エピタキシャルウェハ（１００）を構成する。クラック及び内部量子効率ＩＱＥの改善されたＬＥＤ用パタンウェハ及びＬＥＤ用エピタキシャルウェハを提供できる。

Description

ＬＥＤ用パタンウェハ、ＬＥＤ用エピタキシャルウェハ及びＬＥＤ用エピタキシャルウェハの製造方法
　本発明は、ＬＥＤ用パタンウェハ、ＬＥＤ用エピタキシャルウェハ及びＬＥＤ用エピタキシャルウェハの製造方法に関する。
　半導体発光素子チップ、例えばＬＥＤチップは、一般的に、ＬＥＤ用ウェハ上に発光ダイオード構造である第１半導体層、発光半導体層、及び、第２半導体層を順次積層成長させたＬＥＤ用エピタキシャルウェハを製造し、その後、第２半導体層及び第１半導体層の上にそれぞれ電極を形成して、チップ化することで製造される。そして、各半導体層から注入される正孔と電子の再結合により発生する発光光を、ＬＥＤチップの外部へと取り出すことで、ＬＥＤの発光を視認することができる。なお、一般的には、第２半導体層上の透明電極側又はＬＥＤ用ウェハ側から、発光光を取り出すようにした構造が採用されているが、ＬＥＤ用ウェハを除去し第１半導体層側から発光光を取り出すこともできる。
　ＬＥＤの効率を示す外部量子効率ＥＱＥ（Ｅｘｔｅｒｎａｌ　Ｑｕａｎｔｕｍ　Ｅｆｆｉｃｉｅｎｃｙ）を決定する要因としては、電子注入効率ＥＩＥ（Ｅｌｅｃｔｒｏｎ　Ｉｎｊｅｃｔｉｏｎ　Ｅｆｆｉｃｉｅｎｃｙ）、内部量子効率ＩＱＥ（Ｉｎｔｅｒｎａｌ　Ｑｕａｎｔｕｍ　Ｅｆｆｉｃｉｅｎｃｙ）及び光取り出し効率ＬＥＥ（Ｌｉｇｈｔ　Ｅｘｔｒａｃｔｉｏｎ　Ｅｆｆｉｃｉｅｎｃｙ）が挙げられる。このうち、内部量子効率ＩＱＥは、半導体結晶の格子不整合に起因する転位密度に依存する（例えば、非特許文献１）。光取り出し効率ＬＥＥは、ＬＥＤ用パタンウェハの凹凸構造による光散乱により、半導体層内部の導波モードを崩すことで改善される（例えば、特許文献１）。更に、電子注入効率ＥＩＥは、第２半導体層とＩＴＯ、ＺｎＯ、Ｉｎ２Ｏ３又は、ＳｎＯ２等の酸化物で構成された透明導電層と、の界面抵抗を低減することで改善される。
　以上説明した３つの要素によりＬＥＤの外部量子効率ＥＱＥは決定されるが、内部量子効率ＩＱＥは、ＬＥＤの発光する効率そのものを意味し、ＬＥＤ用パタンウェハに、第１半導体層、発光半導体層及び第２半導体層を成膜してＬＥＤ用エピタキシャルウェハを製造してしまえば、大きな改善は見込めない。即ち、高い外部量子効率ＥＱＥを実現するＬＥＤを製造するためには、内部量子効率ＩＱＥを少なくとも改善する必要がある。
　このような背景から、内部量子効率ＩＱＥを大きく改善するために、ＬＥＤ用ウェハの表面に予め凹凸構造を設けたＬＥＤ用パタンウェハの、該凹凸構造上に半導体層を成膜し製造されたＬＥＤが提案されている（例えば、非特許文献２参照）。
特開２００９－２００５１４号公報
ＩＥＥＥ　ｐｈｏｔｏ．　Ｔｅｃｈ．　Ｌｅｔｔ．，２０，１３（２００８） Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ．，１０３，０１４３１４（２００８）
　しかしながら、内部量子効率ＩＱＥを改善するためにＬＥＤ用ウェハに凹凸構造を設けた場合、半導体層の成長性が安定せず、これにより半導体層による凹凸構造の平坦化が良好に行われず、半導体層にクラックが生成するという問題がある。このようなクラックが生成することで、ＬＥＤ用エピタキシャルウェハの発光ダイオード特性が大きく低下すると共に、ＬＥＤチップの欠損率が増加する。
　本発明は、上記説明した問題点に鑑みてなされたものであり、内部量子効率ＩＱＥの改善された半導体層を、クラックの発生することを抑制し成膜可能なＬＥＤ用パタンウェハを提供すること、並びに、クラック及び内部量子効率ＩＱＥの改善されたＬＥＤ用エピタキシャルウェハ及びその製造方法を提供することを目的とする。
　本発明のＬＥＤ用パタンウェハは、主面の少なくとも一部に実質的にｎ回対称の配列を有する凹凸構造Ａを具備し、前記凹凸構造Ａの少なくとも一部は、前記主面内におけるＬＥＤ用パタンウェハ結晶軸方向に対する前記凹凸構造Ａの配列軸Ａの回転シフト角Θが、０°＜Θ≦（１８０／ｎ）°を満たすと共に、前記凹凸構造Ａの凸部頂部は、曲率半径が０超の角部であることを特徴とする。
　また本発明のＬＥＤ用エピタキシャルウェハは、ＬＥＤ用パタンウェハの前記凹凸構造Ａが設けられた前記主面上に少なくとも第１半導体層、発光半導体層及び第２半導体層がこの順に積層されたことを特徴とする。
　また本発明のＬＥＤ用エピタキシャルウェハの製造方法は、ＬＥＤ用パタンウェハを準備する工程と、準備した前記ＬＥＤ用パタンウェハを光学検査する工程と、光学検査した前記ＬＥＤ用パタンウェハを使用してＬＥＤ用エピタキシャルウェハを製造する工程と、を含むことを特徴とする。
　本発明によれば、ＬＥＤ用パタンウェハの凹凸構造Ａにより半導体層に生成する転位を分散化し、且つ密度を減らすことにより内部量子効率ＩＱＥを改善する。同時に、ＬＥＤ用パタンウェハの結晶軸と凹凸構造Ａの配列軸Ａと、の回転シフト角Θを所定の範囲にすることで、半導体層へ生じるクラックを抑制できる。即ち、発光ダイオード特性の良好なＬＥＤ用エピタキシャルウェハを製造できる。これに伴い、外部量子効率ＥＱＥの高いＬＥＤチップを効率よく製造することができる。
本実施の形態に係るＬＥＤ用パタンウェハ（１）の結晶軸と凹凸構造Ａの配列軸Ａとで作られる回転シフト角Θを説明するための模式図である。 本実施の形態に係るＬＥＤ用パタンウェハ（１）における３回以上の対称性を有す凹凸構造Ａの配列例を示す模式図である。 本実施の形態に係るＬＥＤ用パタンウェハ（１）における３回以上の対称性を有する凹凸構造Ａの配列例を示す模式図である。 本実施の形態に係るＬＥＤ用パタンウェハ（１）の主面内の結晶格子の結晶軸を説明するための模式図である。 ＬＥＤ用パタンウェハ（１）の表面上に半導体層を成膜する際に核成長段階にて成膜を停止させた場合の表面観察像を示す模式図である。 ＬＥＤ用パタンウェハ（１）上において半導体層を成長させた場合の、回転シフト角Θと、半導体層の成長に寄与する凹部底部の大きさ及び成長する半導体層の通過する凸部の密度と、の関係を示すグラフである。 ＬＥＤ用パタンウェハ（１）上において半導体層を成長させた場合の、Ｄｕｔｙと、半導体層の成長に寄与する凹部底部の大きさ及び成長する半導体層の通過する凸部の密度と、の関係を示すグラフである。 図６及び図７に示す回転シフト角ΘとＤｕｔｙとの関係を示すグラフである。 本実施の形態に係るＬＥＤ用パタンウェハ（１）の凹凸構造Ａの平均間隔ＰａｖｅとＤｕｔｙとの関係を示すグラフである。 図１０Ａは、本実施の形態に係る凹凸構造Ａの凸部頂部の断面形状の一例を示す走査型電子顕微鏡写真であり、図１０Ｂは、図１０Ａの一部を表す模式図である。 本実施の形態に係る非ドープ第１半導体層の一例を示す走査型電子顕微鏡写真である。 図１２Ａは、クラックを示す走査型電子顕微鏡写真であり、図１２Ｂは、図１２Ａの一部を表す模式図である。 クラック密度とロッキングカーブの半値幅（ＦＷＨＭ）との関係を示すグラフである。 クラック密度とカソードルミネッセンス（ＣＬ）評価により得られた画像から求めた暗転密度との関係を示すグラフである。 本実施の形態に係る凹凸構造Ａの凸部頂部の断面形状の例を示す走査型電子顕微鏡写真である。 本実施の形態に係るＬＥＤ用パタンウェハ（１）の凹凸構造Ａの平均間隔ＰａｖｅとＤｕｔｙとの関係を示すグラフ図である。 本実施の形態に係るＬＥＤ用パタンウェハ（１）の凹凸構造Ａの平均間隔ＰａｖｅとＤｕｔｙとの関係を示すグラフである。 本実施の形態に係るＬＥＤ用パタンウェハ（１）における凹凸構造Ｇと非Ｇ領域との関係を示す説明図である。 本実施の形態に係るＬＥＤ用パタンウェハ（１）における凹凸構造Ｇ領域により作られる輪郭形状を示す模式図である。 本実施の形態に係るＬＥＤ用パタンウェハ（１）を表面より観察した状態を示す平面模式図である。 本実施の形態に係るＬＥＤ用パタンウェハ（１）を表面より観察した状態を示す平面模式図である。 本実施の形態に係るＬＥＤ用エピタキシャルウェハの一例を示す断面概略図である。 本実施の形態に係るＬＥＤ用エピタキシャルウェハの他の例を示す断面概略図である。 本実施の形態に係るＬＥＤ用エピタキシャルウェハの他の例を示す断面概略図である。 本実施の形態に係るＬＥＤチップを示す断面概略図である。 本実施の形態に係るＬＥＤチップの他の例を示す断面概略図である。 本実施の形態に係るＬＥＤ用パタンウェハ（２）の一例を示す断面概略図である。 本実施の形態に係るＬＥＤ用パタンウェハ（２）の他の例を示す断面概略図である。 本実施の形態に係るＬＥＤ用パタンウェハ（２）における凹凸構造を示す模式図である。 本実施の形態に係るＬＥＤ用パタンウェハ（２）の他の例を示す断面概略図である。
　以下、本発明の一実施の形態（以下、「実施の形態」と略記する。）について、詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。
　本実施の形態に係るＬＥＤ用パタンウェハ（１）は、主面に実質的にｎ回対称の配列を有する凹凸構造Ａを具備し、前記凹凸構造Ａの少なくとも一部は、前記主面内におけるＬＥＤ用パタンウェハ（１）結晶軸方向に対する前記凹凸構造Ａの配列軸Ａの回転シフト角Θが、０°＜Θ≦（１８０／ｎ）°を満たすと共に、前記凹凸構造Ａの凸部頂部は曲率半径が０超の角部であることを特徴とする。
　この構成によれば、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａが設けられた主面上に成膜される半導体層に対し生成するクラックを抑制できる。同時に、半導体層に対し生成する転位を分散化し、その密度を低減できる。よって、ＬＥＤ用パタンウェハ（１）を使用したＬＥＤ用エピタキシャルウェハの内部量子効率ＩＱＥを向上させると共に、ＬＥＤ用パタンウェハ（１）を製造する際の歩留りを向上させることが出来る。更には、ＬＥＤ用エピタキシャルウェハの半導体層に対するクラックを抑制できるため、ＬＥＤチップの欠損率を低減できる。
　まず、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａの凸部頂部は、曲率半径が０超の角部である。このため、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａ上に半導体層を成膜する際に、凹凸構造の凹部底部を基準として、半導体層を成長させることができる。即ち、凹凸構造の凹部底部から優先的に半導体層が成長する。次に、ＬＥＤ用パタンウェハ（１）上に設けられる凹凸構造Ａは、実質的にｎ回対称の配列を有する。このため、ＬＥＤ用パタンウェハ（１）上に成膜される半導体層の初期成長段階に注目した場合、半導体層の核生成を均等に分散化すると共に、核成長の不均等性にバランスをとることができる。ここで、核成長の不均等性とは、核成長により半導体層が部分的に隆起することである。即ち、部分的に隆起する核成長段階の半導体層を分散化することができる。そして、ＬＥＤ用パタンウェハ（１）の主面内におけるＬＥＤ用パタンウェハ（１）の結晶軸方向を基準とした際に、凹凸構造Ａの配列軸Ａが回転シフト角Θだけ所定の範囲内にてシフトしている。これにより、半導体層の初期成長に大きく貢献する凹凸構造の凹部底部の大きさを、大きくすることができる。同時に、半導体層の成長方向から見た場合の、成長する半導体層が通過する凹凸構造の凸部の数を減少させることができる。以上から、半導体層が成長する際の、成長する核同士の合体（癒着）性が良好となり、半導体層へのクラックを抑制できる。同時に、該合体時に、半導体層内部の転位の進行方向は、ＬＥＤ用パタンウェハ（１）の面内方向へと変化する。これにより、転位同士の衝突が効果的に誘発されるために、内部量子効率ＩＱＥが改善される。即ち、内部量子効率ＩＱＥの改善された半導体層を、クラックを抑制した状態にて得ることができるため、良好な発光ダイオード特性を有すＬＥＤ用エピタキシャルウェハを製造でき、これに伴い外部量子効率ＥＱＥの高いＬＥＤチップを効果的に製造することができる。
　本実施の形態に係るＬＥＤ用パタンウェハ（１）においては、凹凸構造Ａの平均間隔Ｐａｖｅは、５０ｎｍ≦Ｐａｖｅ≦１５００ｎｍを満たすことが好ましい。
　この場合、内部量子効率ＩＱＥの改善効果とクラック抑制効果が共に大きくなる。まず、平均間隔Ｐａｖｅが上記範囲を満たすことで、凹凸構造Ａの凹部の密度が向上することから、既に説明した成長する半導体層同士の合体頻度を大きくすることができる。即ち、半導体層中の転位が、その進行方向を変化させる頻度を向上させることができるため、転位の低減効果が大きくなり、これにより、内部量子効率ＩＱＥが効果的に向上する。更に、半導体層の初期成長に大きく貢献する凹凸構造の凹部底部の大きさを、所定の範囲内に収めることができる。これにより、凹凸構造Ａの凹部底部における半導体層の核成長を良好に保つことができる。よって、凹凸構造Ａの配列軸Ａが回転シフト角Θだけ所定の範囲内にてシフトすることによる半導体層へのクラック抑制効果が大きくなる。
　本実施の形態に係るＬＥＤ用パタンウェハ（１）においては、前記凹凸構造Ａの凸部底部の平均幅（φａｖｅ）と前記平均間隔Ｐａｖｅとの比率（φａｖｅ／Ｐａｖｅ）であるＤｕｔｙを用いたときに、前記回転シフト角Θは、ａｔａｎ（Ｄｕｔｙ／２）°≦Θ≦（１８０／ｎ）°の範囲を満たすことが好ましい。
　この場合、内部量子効率ＩＱＥ改善の効果と半導体層へのクラック抑制効果が共により大きくなる。回転シフト角Θが上記範囲を満たすことで、半導体層の初期成長に大きく貢献する凹凸構造Ａの凹部底部の大きさを、ＬＥＤ用パタンウェハ（１）の面内方向において半導体層の成長方向に略垂直な方向に大きくとることができるため、半導体層の成長速度の速い面の大きさが大きくなる。これにより、成長する半導体層同士の合体に注目した場合に、合体する半導体層同士の界面積が大きくなる。更に、半導体層の成長速度の速い面が横切る凹凸構造Ａの凸部の数を減少させることができるため、成長する半導体層同士の合体性が良好となる。以上から、内部量子効率ＩＱＥがより向上し、半導体層に生じるクラックが効果的に抑制される。
　本実施の形態に係るＬＥＤ用パタンウェハにおいては、前記ＬＥＤ用パタンウェハ（１）が、サファイアウェハ、シリコンウェハ、シリコンカーバイドウェハ又は窒化ガリウム系ウェハであることが好ましい。
　この構成によれば、上記の内部量子効率ＩＱＥの向上、半導体層のクラックの抑制、生産時間の短縮をより効果的に発現することが可能となるため、内部量子効率ＩＱＥの高いＬＥＤチップを歩留り高く、且つ生産時間短く得ることができる。
　本実施の形態に係るＬＥＤ用エピタキシャルウェハは、上記ＬＥＤ用パタンウェハ（１）の前記凹凸構造Ａが設けられた前記主面上に少なくとも第１半導体層、発光半導体層及び第２半導体層がこの順に積層されたことを特徴とする。
　この構成によれば、既に説明した原理から、クラックの抑制された内部量子効率ＩＱＥの高い発光ダイオード構造である半導体層を有するＬＥＤ用エピタキシャルウェハを製造することができる。
　本実施の形態に係るＬＥＤ用エピタキシャルウェハにおいては、前記ＬＥＤ用パタンウェハ（１）の前記発光半導体層側の表面と前記発光半導体層の前記第１半導体層側の表面との距離（Ｈｂｕｎ）と、前記凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率（Ｈｂｕｎ／Ｈａｖｅ）が、２≦Ｈｂｕｎ／Ｈａｖｅ≦３００を満たすことが好ましい。
　この構成によれば、クラックの抑制された内部量子効率ＩＱＥの高いＬＥＤ用エピタキシャルウェハを効率的に製造できる。ＬＥＤ用パタンウェハ（１）の主面に設けられた凹凸構造Ａにより、既に説明した原理から、第１半導体層の結晶性を高めると共に、クラックを抑制できる。特に、比率（Ｈｂｕｎ／Ｈａｖｅ）が２以上であることにより、第１半導体層による凹凸構造Ａの平坦化程度が向上する。これにより、効果的に、第１半導体層上に設けられる発光半導体層及び第２半導体層の成膜精度を向上させることが可能となる。このため、転位の少ない第１半導体層の半導体としての性能を、発光半導体層及び第２半導体層へと、クラックを抑制した状態にて反映させることが可能となり、クラックが抑制され、且つ内部量子効率ＩＱＥの高い発光ダイオード構造である半導体層（第１半導体層、発光半導体層及び第２半導体層を含む。以下、同様。）を得ることができる。更に、比率（Ｈｂｕｎ／Ｈａｖｅ）が３００以下であることにより、前記効果に加え、ＬＥＤ用パタンウェハ（１）の反りを抑制することができるため、ＬＥＤチップ化効率を向上させることができる。以上から、比率（Ｈｂｕｎ／Ｈａｖｅ）が所定の範囲を満たすことで、クラックの抑制された内部量子効率ＩＱＥの高い半導体層を成膜できると共に、半導体層を成膜したＬＥＤ用パタンウェハ（１）の反りを抑制できるために、高効率なＬＥＤチップを生産効率高く製造できる。特に、ＬＥＤ用パタンウェハ（１）の大きさが６インチ以上の径になった場合であっても、ＬＥＤ用エピタキシャルウェハの反りを効果的に抑制可能である。このことから、本発明のＬＥＤ用パタンウェハ（１）を６インチφ以上の大きさにて使用することにより、ＬＥＤ用パタンウェハ（１）の厚みを薄くすると共に、ＬＥＤ用エピタキシャルウェハの反りを効果的に抑制できる。特に、ＬＥＤ用パタンウェハ（１）の厚みを薄くすることで、ＬＥＤ用パタンウェハの使用量を低減、即ち、環境適合度を高めることができる。更に、ＬＥＤ用パタンウェハ（１）に対する熱の籠りを抑制できることから、半導体層成膜時の温度管理が容易になる。
　本実施の形態に係るＬＥＤ用エピタキシャルウェハにおいては、前記第１半導体層が前記ＬＥＤ用パタンウェハ（１）側より順次積層された非ドープ第１半導体層及びドープ第１半導体層を含み、前記ＬＥＤ用パタンウェハ（１）の前記発光半導体層側の表面と非ドープ第１半導体層のドープ第１半導体層側の表面との距離（Ｈｂｕ）と、前記凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率（Ｈｂｕ／Ｈａｖｅ）が、１．５≦Ｈｂｕ／Ｈａｖｅ≦２００を満たすことが好ましい。
　この構成によれば、クラックの抑制された内部量子効率ＩＱＥの高いＬＥＤ用エピタキシャルウェハを効率的に製造できる。ＬＥＤ用パタンウェハ（１）の主面に設けられた凹凸構造Ａにより、既に説明した原理から、非ドープ第１半導体層の結晶性を高めると共に、クラックを抑制できる。特に、比率（Ｈｂｕ／Ｈａｖｅ）が１．５以上であることにより、非ドープ第１半導体層による凹凸構造Ａの平坦化程度が向上する。これにより、効果的に、非ドープ第１半導体層上に設けられるドープ第１半導体層、発光半導体層及び第２半導体層の成膜精度を向上させることが可能となる。このため、転位の少ない非ドープ第１半導体層の結晶性を、ドープ第１半導体層、発光半導体層及び第２半導体層へと、クラックを抑制した状態にて反映させることが可能となり、クラックが抑制され、且つ内部量子効率ＩＱＥの高いＬＥＤ用エピタキシャルウェハを、生産時間を短縮しながら得ることができる。更に、比率（Ｈｂｕ／Ｈａｖｅ）が２００以下であることにより、前記効果に加え、ＬＥＤ用パタンウェハ（１）の反りを抑制することができるため、ＬＥＤチップ化効率を向上させることができる。以上から、比率（Ｈｂｕ／Ｈａｖｅ）が所定の範囲を満たすことで、クラックの抑制された内部量子効率ＩＱＥの高い半導体層を成膜できると共に、半導体層を成膜したＬＥＤ用パタンウェハ（１）の反りを抑制できるために、高効率なＬＥＤチップを生産効率高く製造できる。特に、ＬＥＤ用パタンウェハの大きさが６インチ以上の径になった場合であっても、ＬＥＤ用エピタキシャルウェハの反りを効果的に抑制可能である。このことから、本発明のＬＥＤ用パタンウェハ（１）を６インチφ以上の大きさにて使用することにより、ＬＥＤ用パタンウェハ（１）の厚みを薄くすると共に、ＬＥＤ用エピタキシャルウェハの反りを効果的に抑制できる。特に、ＬＥＤ用パタンウェハ（１）の厚みを薄くすることで、ＬＥＤ用パタンウェハの使用量を低減、即ち、環境適合度を高めることができる。更に、ＬＥＤ用パタンウェハ（１）に対する熱の籠りを抑制できることから、半導体層成膜時の温度管理が容易になる。
　本実施の形態に係るＬＥＤ用エピタキシャルウェハにおいては、前記第１半導体層、前記発光半導体層及び前記第２半導体層が、ＩＩＩ－Ｖ族系半導体であってもよい。また、本実施の形態に係るＬＥＤ用エピタキシャルウェハにおいては、前記第１半導体層、前記発光半導体層及び前記第２半導体層が、ＧａＮ系半導体であってもよい。
　本実施の形態に係るＬＥＤ用エピタキシャルウェハの製造方法は、上記ＬＥＤ用パタンウェハ（１）を準備する工程と、準備した前記ＬＥＤ用パタンウェハ（１）を光学検査する工程と、光学検査した前記ＬＥＤ用パタンウェハ（１）を使用して上記説明したＬＥＤ用エピタキシャルウェハを製造する工程と、を含むことを特徴とする。
　この構成によれば、凹凸構造Ａの配列軸Ａの回転シフト角Θを測定できることから、ＬＥＤ用エピタキシャルウェハを製造することなく、ＬＥＤ用エピタキシャルウェハの発光ダイオード特性を予測し、篩い分けることが可能となる。このため、ＬＥＤ用エピタキシャルウェハの製造に対する歩留りを向上させることができる。
　本実施の形態に係るＬＥＤ用エピタキシャルウェハの製造方法においては、前記ＬＥＤ用パタンウェハ（１）を準備する工程は、表面に微細パタンを具備するモールドを使用した転写法により前記回転シフト角Θを満足するように行われることが好ましい。
　凹凸構造Ａを作製するのに転写法を採用することにより、過大な装置や制御機構を使用することなく、上記説明した回転シフト角Θの範囲を満たすＬＥＤ用パタンウェハ（１）を製造することができる。特に、転写法を採用することにより、製造困難な、６インチ以上の径を有すＬＥＤ用パタンウェハ（１）を、精度高く効率よく製造できる。
　以下、本実施の形態に係るＬＥＤ用パタンウェハ（１）、ＬＥＤ用エピタキシャルウェハ及びその製造方法について、この順に詳細に説明する。
＜＜ＬＥＤ用パタンウェハ（１）＞＞
　本実施の形態に係るＬＥＤ用パタンウェハは、クラックを抑制した高品位の半導体層を成膜可能とし、内部量子効率ＩＱＥを特に向上させることができるＬＥＤ用パタンウェハ（１）と、ＬＥＤ用パタンウェハ（１）に更なる機能として高い光取り出し効率ＬＥＥを付与させたＬＥＤ用パタンウェハ（２）の双方を含む。以下の説明においては、ＬＥＤ用パタンウェハ（１）から説明を始め、ＬＥＤ用パタンウェハ（２）の説明に関しては、主に、更に付加する要素に注目して説明することとする。
　本実施の形態に係るＬＥＤ用パタンウェハ（１）は、表面に凹凸構造Ａを具備する。凹凸構造ＡはＬＥＤ用ウェハの一主面を加工されたものであっても、ＬＥＤ用ウェハの一主面上に別途設けられたものであってもよい。即ち、ＬＥＤ用ウェハを構成する材料と、凹凸構造Ａを構成する材料と、は同一であっても異なっていてもよい。ここで、この凹凸構造Ａは実質的にｎ回対称の配列を有すものであり、凹凸構造Ａの配列軸Ａ方向と、ＬＥＤ用ウェハの面内における結晶軸方向と、が所定範囲内にてシフトしていることを特徴とする。このシフト量を回転シフト角Θと称す。
＜回転シフト角Θ＞
　まず、回転シフト角Θについて説明する。なお、凹凸構造Ａの配列軸Ａ及びＬＥＤ用パタンウェハ（１）の結晶軸については、後述する。回転シフト角Θは、ＬＥＤ用パタンウェハ（１）の結晶軸を基準にした際の、凹凸構造Ａの配列軸Ａの最小の回転角度として定義する。図１は、本実施の形態に係るＬＥＤ用パタンウェハ（１）の結晶軸と凹凸構造Ａの配列軸Ａとで作られる回転シフト角Θを説明するための模式図である。図１Ａ中、簡素化のため配列軸Ａ（図１Ａ中、ＡＸａで示す）と結晶軸（図１Ａ中、ＡＸｃで示す）とをそれぞれ一本のみ記載している。図１Ａに示すように、結晶軸ＡＸｃと配列軸ＡＸａの交点を中心点としたときに、結晶軸ＡＸｃを配列軸ＡＸａと重なるまで回転させたときの最小の角度が回転シフト角Θである。
　次に、図１Ｂを用いて結晶軸及び配列軸Ａを複数考慮する場合について説明する。図１Ｂは、便宜上、結晶軸（図１Ｂ中、ＡＸｃ１，ＡＸｃ２及びＡＸｃ３で示す）及び配列軸Ａ（図１Ｂ中、ＡＸａ１，ＡＸａ２及びＡＸａ３で示す）を共に３本ずつ抜き出し描いた場合である。例えば、６回対称の結晶軸を有するＬＥＤ用ウェハに対して、６回対称の配列を有す凹凸構造Ａを設けた場合である。このような場合、まず結晶軸を一つ選び出す。例えば、結晶軸ＡＸｃ１を選択したとする。次に、結晶軸ＡＸｃ１を回転させ配列軸Ａと重なる角度を記録する。例えば、配列軸ＡＸａ３と重なる時の小さな角度は角度ΘＡであり、配列軸ＡＸａ１と重なる時の小さな角度は角度ΘＢである。これらの角度の中で最小のものが回転シフト角Θである。なお、上記定義は、配列軸Ａと結晶軸とを逆にしても成立する。即ち、配列軸Ａを回転させ、結晶軸と重なる時の最小の角度としても同様に定義される。
＜配列軸＞
　次に配列軸Ａについて説明する。配列軸Ａとは、凹凸構造Ａの配列方向を定める軸である。凹凸構造Ａの配列は実質的なｎ回対称性を有す。なお、本明細書における「ｎ回対称」とは「回転対称」であることを意味する。このため、ｎは２以上の正の整数である。凹凸構造Ａをその表面から、例えば、走査型電子顕微鏡や原子間力顕微鏡により観察することで、凹凸構造Ａの配列を確認できる。よって、配列軸Ａは、（３６０／ｎ）°の回転により同一の、又は、他の配列軸Ａに重なる性質をもつ。ここで、配列軸Ａは、ｎ回対称のｎが２の場合と、３以上の場合と、で別々に定義される。
　まず、２回対称の場合、ある一つの軸に対して対称な配列となる。このとき、配列軸Ａは該軸に対して垂直な方向の軸として定義する。例えば、互いに平行なラインが複数配置される凹凸構造Ａの場合は、ラインに垂直な線分に対して２回対称であり、このため配列軸Ａは、ラインに平行な線分となる。また、正四方配列や正六方配列を一軸方向に延伸した配列や、正四方配列や正六方配列を一軸方向に周期的に（例えば、サイン波に乗じて）変調した配列の場合、該延伸方向又は該変調方向とは垂直な方向に２回対称となり、このため、配列軸Ａは、該延伸方向又は該変調方向に平行な線分となる。また、複数のラインの間隔が周期的に（例えば、サイン波に乗じて）変調される場合も、２回対称となり、複数のラインに平行な方向の線分が配列軸Ａとなる。また、正四方配列や正六方配列を互いに垂直な二軸方向にそれぞれの軸方向に異なる延伸倍率にて延伸した配列の場合、いずれかの延伸方向に垂直な方向に２回対称となり、このため配列軸Ａは、該延伸方向に平行な線分となる。また、正四方配列や正六方配列を互いに垂直な二軸方向にそれぞれの軸方向に異なる変調周期にて変調した配列の場合、いずれかの変調方向に垂直な方向に２回対称となり、このため配列軸Ａは、該変調方向に平行な線分となる。
　一方で、３回以上の対称性のある配列の場合、凹凸構造Ａの凸部又は凹部同士の最近接の方向である軸を配列軸Ａとする。ここで、最近接の方向とは、最近接する凸部頂部の中央部同士を結ぶ線分の方向又は最近接する凹部開口部の中央部同士を結ぶ線分の方向である。図２は、本実施の形態に係るＬＥＤ用パタンウェハ（１）における３回以上の対称性を有す凹凸構造Ａの配列例を示す模式図である。例えば、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａのある面側を、走査型電子顕微鏡又は原子間力顕微鏡により観察することで、得ることができる。図２は、実質的に正四方に凹凸構造Ａが配列している場合を示す。正四方配列は、４回対称配列である。即ち、任意にある軸を設定した際に、該軸を（３６０／ｎ）°＝（３６０／４）°回転させることで、別の対称軸に重なる。ここで、配列軸Ａは、凹凸構造Ａの凸部又は凹部の最近接方向である。図２において、例えば、記号Ａにて示す中心を持つ凸部（又は凹部、以下同様）に最近接する凸部の中心は、図２Ａ中の記号ａ，ｂ，ｃ及びｄで示す通りである。即ち、中心Ａ及びその他の中心を結ぶ線分Ａ－ａ、線分Ａ－ｂ、線分Ａ－ｃ及び線分Ａ―ｄのいずれかに平行な方向が配列軸ＡＸａである。
　図３は、本実施の形態に係るＬＥＤ用パタンウェハ（１）における３回以上の対称性を有する凹凸構造Ａの配列例を示す模式図である。例えば、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａのある面側を、走査型電子顕微鏡又は原子間力顕微鏡により観察することで、得ることができる。図３は、実質的に正六方に凹凸構造Ａが配列している場合を示す。正六方配列は、６回対称配列である。即ち、任意にある軸を設定した際に、該軸を（３６０／ｎ）°＝（３６０／６）°回転させることで、別の対称軸に重なる。ここで、配列軸Ａは、凹凸構造Ａの凸部又は凹部の最近接方向である。図３において、例えば、Ａにて示す中心を有する凸部（又は凹部、以下同様）に最近接する凸部の中心は、図３中の記号ａ，ｂ，ｃ，ｄ，ｅ及びｆで示す通りである。即ち、中心Ａ及びその他の中心を結ぶ線分Ａ－ａ、線分Ａ－ｂ、線分Ａ－ｃ、線分Ａ―ｄ、線分Ａ－ｅ及び線分Ａ－ｆのいずれかに平行な方向が配列軸ＡＸａである。
　また、例えば、上記説明した４回対称配列において、互いに垂直な二軸上の凸部又は凹部の間隔が、周期的に（例えばサイン波に乗じて）変調される場合も４回対称の配列となる。また、上記説明した４回対称配列において、ある軸に対して６０°刻みの軸上にのる凸部又は凹部の間隔が、周期的に（例えばサイン波に乗じて）変化する場合は、６回対称の配列となる。また、例えば、上記説明した６回対称配列において、互いに垂直な二軸上の凸部又は凹部の間隔が、周期的に（例えばサイン波に乗じて）変調される場合は、４回対称の配列となる。また、上記説明した６回対称配列において、ある軸に対して６０°刻みの軸上にのる凸部又は凹部の間隔が、周期的に（例えばサイン波に乗じて）変化する場合も、６回対称の配列となる。
　上記説明したように、配列軸Ａは１以上存在するが、既に説明した定義を適用することで、回転シフト角Θを求めることができる。
＜結晶軸＞
　次に、結晶軸について説明する。結晶軸は、ＬＥＤ用パタンウェハ（１）の主面に対して平行な面内における結晶格子の格子点の最近接の方向である。図４は、本実施の形態に係るＬＥＤ用パタンウェハ（１）の主面内の結晶格子の結晶軸を説明するための模式図である。図４は、ＬＥＤ用ウェハの主面に平行な面内における結晶格子が正六方格子の場合を示し、格子交点部に印をつけ強調している。結晶軸は、格子点の最近接の方向である。例えば、図４中、記号Ａにて示す交点に最近接する交点は、記号ａ，ｂ，ｃ，ｄ，ｅ及びｆで示す通りである。即ち、交点Ａと他の交点を結ぶ線分Ａ－ａ、線分Ａ－ｂ、線分Ａ－ｃ、線分Ａ―ｄ、線分Ａ－ｅ及び線分Ａ－ｆのいずれかに平行な方向が結晶軸である。ＬＥＤ用パタンウェハ（１）の主面に平行な面内に観察される結晶格子の配列は、例えば、六方配列、四方配列、六方配列がある一軸方向に延伸された配列、四方配列がある一軸方向に延伸された配列、六方配列が互いに直行する二軸それぞれの方向に延伸された配列、及び、四方配列が互いに直行する二軸それぞれの方向に延伸された配列が挙げられる。いずれの結晶格子配列の場合であっても、上記定義を適用することで、本明細書の結晶軸は定義される。例えば、ＬＥＤ用パタンウェハ（１）が単結晶サファイアであり、その主面がｃ面、ｍ面、又はｒ面の場合、結晶軸はそれぞれａ軸、ｃ軸又はｎ軸となる。
＜ｎ回対称の配列＞
　ＬＥＤ用パタンウェハ（１）上に設けられる凹凸構造Ａは、実質的にｎ回対称の配列を有する。このため、ＬＥＤ用パタンウェハ（１）上に成膜される半導体層の初期成長段階に注目した場合、半導体層の核生成を均等に分散化すると共に、核成長の不均等性にバランスをとることができる。ここで、核成長の不均等性とは、核成長により半導体層が部分的に隆起することである。即ち、部分的に隆起する核成長段階の半導体層を分散化することができる。
　図５は、ＬＥＤ用パタンウェハ（１）の表面上に半導体層を成膜する際に核成長段階にて成膜を停止させた場合の表面観察像を示す模式図である。図５Ａ及び図５Ｂ中、記号Ｘは、部分的に隆起する核成長段階の半導体層の位置を示す。図５Ａは、本発明の実施の形態に係るＬＥＤ用パタンウェハ（１）において、部分的に隆起する核成長段階の半導体層Ｘが分散している状態を模式的に表現している。一方、図５Ｂは、凹凸構造Ａの配列の回転対称性の低いＬＥＤ用パタンウェハ（１）において、部分的に隆起する核成長段階の半導体層Ｘに偏りのある場合を示している。本発明の実施の形態に係るＬＥＤ用パタンウェハ（１）において、凹凸構造Ａが実質的にｎ回対称性を有すことで、部分的に隆起する核成長段階の半導体層Ｘの分散性が大きくなる。これにより、成長する半導体層の合体（癒着）の生じる箇所も分散される。即ち、半導体層内部の応力集中点が分散すると共に、転位同士の衝突箇所も分散することとなる。よって、半導体層のクラックが抑制され、内部量子効率ＩＱＥが効果的に向上する。なお、本明細書のいうクラックとは、ナノオーダのクラックである。ＬＥＤ用パタンウェハ（１）の凹凸構造Ａに対して、半導体層を成膜する場合に関し、半導体層の成長をファセット形成過程にて止めた場合を観察する。この時、ファセットが、例えば６角形に代表されるｎ角形の形状を有すとして、隣接するｎ角形の２つの凹部に注目した際に、ｎ角形の凹部の辺と辺に直交する方向に入る亀裂が、本明細書に定義されるクラックである。
　既に説明したように回転シフト角Θは、ＬＥＤ用パタンウェハ（１）の結晶軸と、凹凸構造Ａの配列軸Ａと、のＬＥＤ用パタンウェハ（１）の主面に平行な面内における回転方向に対するシフト量である。この回転シフト角Θは、０°＜Θ≦（１８０／ｎ）°を満たす。なお、「ｎ」は、ｎ回対称の配列をなす凹凸構造Ａの回転対称次数であり、既に説明した通りである。例えば、６回対称の凹凸構造Ａであれば、回転シフト角Θは、０°超３０°以下となる。回転シフト角Θが前記範囲を満たすことで、半導体層の初期成長に大きく貢献する凹凸構造Ａの凹部底部の大きさを、大きくすることができる。同時に、成長速度の早い半導体層の通過する凹凸構造Ａの凸部の数を減少させることができる。このため、半導体層の初期成長性が良好になる。そして、形成されるファセットの辺と辺とが対向する際の、辺と辺の平行度が良好となり、クラックが抑制される。
＜回転シフト角Θのより好ましい範囲＞
　回転シフト角Θのより好ましい範囲は、以下のように考えることができる。まず、内部量子効率ＩＱＥの改善及びクラックの改善が効果的であり、成長する半導体層同士の合体頻度を大きくすると共に、合体箇所を分散させることが効果的である。更に、半導体層同士の合体前の段階を考えると、半導体層の核成長を良好にし、且つ、核成長性も良好に保つ必要がある。これらを実現するためには、半導体層の核の付着する凹凸構造Ａの凹部の大きさを大きく、そして半導体層の成長する際に横切る凹凸構造Ａの凸部の数を小さくすることが効果的と考えることができる。同時に、形成されるファセットの辺と辺との平行度を高めることが重要である。
　図６は、ＬＥＤ用パタンウェハ（１）上において半導体層を成長させた場合の、回転シフト角Θと、半導体層の成長に寄与する凹部底部の大きさ及び成長する半導体層の通過する凸部の密度と、の関係を示すグラフである。図６は、６回対称の凹凸構造Ａに対して、回転シフト角Θの与える、半導体層の成長に寄与する凹部底部の大きさ（以下、単に凹部底部の大きさＬともいう）、及び、成長する半導体層の通過する凸部の密度（以下、単に凸部の密度Ｄともいう）への影響を計算した結果を示している。図６の横軸は、回転シフト角Θを、左の縦軸は、凹部底部の大きさＬを、そして右の縦軸は、凸部の密度Ｄをそれぞれ示している。また、黒丸（●）のプロットが、凹部底部の大きさＬへの影響を、黒四角（■）のプロットが凸部の密度Ｄへの影響をそれぞれ表している。また、図６においては、凹部底部の大きさＬ及び凸部の密度Ｄは、いずれも回転シフト角Θが０°の場合を１として規格化している。
　図６より、回転シフト角Θが大きくなると、核の付着とその成長に有効な凹凸構造Ａの凹部の大きさＬが大きくなることがわかる。特に回転シフト角Θを大きくした場合に極大点のあることと、回転シフト角Θが最大になる場合であっても、回転シフト角Θが０°の場合よりも凹部の大きさＬが大きいことがわかる。一方、回転シフト角Θが大きくなると、半導体層の成長及び成長する半導体層同士の合体に不利に機能する凸部の密度Ｄが減少することがわかる。特に回転シフト角Θを大きくした場合に極小点のあることと、回転シフト角Θが最大になる場合であっても、回転シフト角Θが０°の場合よりも凸部の密度Ｄが小さくなることがわかる。
　以上から、クラックを効果的に抑制すると共に、内部量子効率ＩＱＥを大きくするために、回転シフト角Θは１°以上であることが好ましく、３°以上であることがより好ましく、５°以上であることが最も好ましい。この場合、特に、凸部の密度Ｄが大きく減少することから、半導体層の成長性が安定化し、クラック抑制の効果が大きくなる。更に、回転シフト角Θは７．５°以上であることが好ましく、１０°以上であることがより好ましく、１４°以上であることが最も好ましい。この場合、上述のクラック抑制効果を保持しつつ、半導体層の核の付着及びその成長に効果的な凹凸構造Ａの凹部の大きさを大きくできることから、内部量子効率ＩＱＥもより向上させることができる。一方で、回転シフト角Θが（１８０／ｎ）°の場合、結晶軸と配列軸Ａとのズレ量により変化可能な応力の方向変換量が極大になると共に、緩和される応力を、ｎ回対称の凹凸構造Ａにより、ベクトル的に回転接続させる効果が最も高まることから、応力緩和効果が一層高まり、これに伴って、反りの低減がより顕著になると考えられる。
　回転シフト角Θは、更に凹凸構造Ａの凸部に対して以下の関係を満たすと、クラック抑制効果及び内部量子効率ＩＱＥ向上効果がより大きくなる。凹凸構造Ａの凸部底部の平均幅（φａｖｅ）と平均間隔Ｐａｖｅと、の比率（φａｖｅ／Ｐａｖｅ）であるＤｕｔｙ（デューティ）を用いた時に、回転シフト角Θは、ａｔａｎ（Ｄｕｔｙ／２）°≦Θ≦（１８０／ｎ）°の範囲を満たすことが好ましい。なお、凸部底部の平均幅（φａｖｅ）、平均間隔（Ｐａｖｅ）及びＤｕｔｙについては、追って説明する。
　この場合、内部量子効率ＩＱＥ改善の効果及び半導体層へのクラック抑制効果が共により大きくなる。回転シフト角Θが上記範囲を満たすことで、半導体層の初期成長に大きく貢献する凹部底部の大きさＬを、ＬＥＤ用パタンウェハ（１）の面内において、半導体層の成長方向に略垂直な方向に大きくとることができるため、半導体層の成長速度の速い面の大きさが大きくなる。これにより、成長する半導体層同士の合体に注目した場合に、合体する半導体層同士の界面積が大きくなる。更に、半導体層の成長速度の速い面が横切る凹凸構造の凸部の数を減少させることができるため、成長する半導体層同士の合体性が良好となる。以上から、内部量子効率ＩＱＥがより向上し、半導体層に生じるクラックが効果的に抑制される。
　上記Ｄｕｔｙと回転シフト角Θと、の関係は以下のように考え、求められた。まず、内部量子効率ＩＱＥの改善及びクラックの改善に対しては、成長する半導体層同士の合体頻度を大きくすると共に、合体箇所を分散させることが効果的である。更に、半導体層同士の合体前の段階を考えると、半導体層の核成長を良好にし、且つ、核成長性も良好に保つ必要がある。これらを実現するためには、半導体層の核の付着する凹凸構造Ａの凹部の大きさを大きく、そして半導体層の成長する際に横切る凹凸構造Ａの凸部の数を小さくすることが効果的と考えることができる。
　図７は、ＬＥＤ用パタンウェハ（１）上において半導体層を成長させた場合の、Ｄｕｔｙと、半導体層の成長に寄与する凹部底部の大きさ及び成長する半導体層の通過する凸部の密度と、の関係を示すグラフである。図７は、凹凸構造Ａが６回対称の場合を例にとり、Ｄｕｔｙの与える、凹部底部の大きさＬ、及び、凸部の密度Ｄへの影響を計算した結果である。図７の横軸はＤｕｔｙを、左の縦軸は凹部底部の大きさＬを、そして右の縦軸は凸部の密度Ｄをそれぞれ示す。また、黒丸（●）のプロットが、凹部底部の大きさＬへの影響を、黒四角（■）のプロットが凸部の密度Ｄへの影響をそれぞれ表している。また、図７においては、凹部底部の大きさＬ及び凸部の密度Ｄは、いずれもＤｕｔｙが０、即ち凹凸構造Ａのない場合を１として規格化している。
　図７より、Ｄｕｔｙが大きくなると、核の付着とその成長に有効な凹凸構造Ａの凹部の大きさＬが大きくなることがわかる。一方、Ｄｕｔｙが大きくなると、半導体層の成長及び成長する半導体層同士の合体に不利に機能する凸部の密度Ｄが減少することがわかる。
　ここで、図６と図７とは、横軸のパラメータが異なるのみであり、凹部底部の大きさＬへの影響及び凸部の密度Ｄへの影響に対する挙動は類似している。この関係から、図６及び図７の各横軸である回転シフト角ΘとＤｕｔｙとの関係を求めると、回転シフト角Θ＝ａｔａｎ（Ｄｕｔｙ／２）°と求められる。ここで、既に説明したように、Ｄｕｔｙが大きい程、半導体層の核の付着、成長、そして合体が効果的に生じることから、回転シフト角ΘはΘ≧ａｔａｎ（Ｄｕｔｙ／２）°として与えられる。
　即ち凹凸構造ＡのＤｕｔｙを決定した場合、回転シフト角Θがある一定以上の値、且つ、（１８０／ｎ）°以下の範囲であることで、上記説明したように半導体層の核の付着、成長、そして成長する半導体層同士の合体がより良好となることから、クラックを抑制した内部量子効率ＩＱＥの高いＬＥＤ用エピタキシャルウェハを得ることができる。図８は、図６及び図７に示す回転シフト角ΘとＤｕｔｙとの関係を示すグラフである。例えば、凹凸構造Ａが６回対称の場合を例にとると、図８に斜線で示す範囲が、回転シフト角Θの最も好ましい範囲である。図８において、横軸がＤｕｔｙ、縦軸が回転シフト角Θである。図８中のプロットはａｔａｎ（Ｄｕｔｙ／２）°であり、この曲線よりも縦軸方向に上の部分が回転シフト角Θの最も好ましい範囲である。
　なお、凹凸構造Ａの凹部の底部の大きさＬが小さくなりすぎる場合、半導体層の核生成が阻害されるため、半導体層の成長が阻害される。凹凸構造Ａの凹部の底部の大きさは、平均間隔Ｐａｖｅ及びＤｕｔｙを使用し表現できる。また、凹凸構造Ａの凹部の底部の大きさの下限値は、半導体層の核の大きさから概算することができる。より具体的には、ＬＥＤ用パタンウェハ（１）に対する後述する低温バッファー層成膜後のＲＡＭＰ過程に関し、当該ＲＡＭＰ過程内にて再拡散する核の移動距離は、大凡８０ｎｍである。このことから、凹部底部の大きさＬを８０ｎｍ以上に設定することで、凸部の側面に付着する核を抑制することができ、結晶品位が向上する。以上から、Ｄｕｔｙの上限値が決定され、Ｄｕｔｙ≦１－（Ｙ／Ｐａｖｅ）と算出される。ここで、Ｙ＝５０ｎｍであることが好ましく、Ｙ＝８０ｎｍであることが最も好ましい。即ち、図９に示す曲線より下側に位置するＤｕｔｙの範囲を満たすことが好ましい。図９は、本実施の形態に係るＬＥＤ用パタンウェハ（１）の凹凸構造Ａの平均間隔ＰａｖｅとＤｕｔｙとの関係を示すグラフ図である。図９において、横軸が凹凸構造Ａの平均間隔Ｐａｖｅであり、縦軸がＤｕｔｙである。図９中の、黒三角（▲）のプロットは、式Ｄｕｔｙ≦１－（Ｙ／Ｐａｖｅ）のＹが５０ｎｍの好ましい場合であり、黒ダイヤ（◆）のプロットは、Ｙが８０ｎｍであり、より好ましい場合である。なお、上記説明したＤｕｔｙの式に関し、Ｐａｖｅのディメンジョンはナノメートルである。
　図９に示した曲線以下の範囲を凹凸構造Ａが満たすことで、既に説明したように半導体層の核生成が良好となる。ここで、回転シフト角Θを満たすことから、核成長が良好となり、成長する半導体層同士の合体頻度が高く、且つ合体する箇所を分散化することができるため、クラックの抑制された内部量子効率ＩＱＥの高い半導体層を得ることができる。
　以上説明した回転シフト角Θの効果の１つであるクラックについて、実際の検討結果を含め、より詳細に説明する。まず、ＬＥＤ用ウェハとして６インチφのＣ面サファイアウェハを使用した。このＬＥＤ用ウェハの主面を、後述するナノ加工シート法を用いて、加工し、ＬＥＤ用パタンウェハ（１）を得た。ここで回転シフト角Θは、ＬＥＤ用ウェハのオリフラ（Ｏｒｉｅｎｔａｔｉｏｎ　Ｆｌａｔ）に対する法線を基準とし、ナノ加工シートを当該法線からα°傾けて貼り合わせることで制御した。換言すれば、α＝Θである。また、貼り合わせの精度分解能は、１～２°であることから、回転シフト角Θについては、Θ±１°の誤差を含む。ＬＥＤ用パタンウェハ（１）の凹凸構造Ａの配列は、正六方配列とした。即ち、凹凸構造Ａは、６回対称配列である。また、凹凸構造Ａの凸部頂部の形状を、ＬＥＤ用パタンウェハ（１）の断面に対する走査型電子顕微鏡観察より確認した。結果を図１０に示した。図１０Ａは、本実施の形態に係る凹凸構造Ａの凸部頂部の断面形状の一例を示す走査型電子顕微鏡写真である。図１０Ｂは、図１０Ａの一部を表す模式図である。図１０より、凸部頂部に平坦なテーブルトップはなく、僅かに上に凸の曲線が互いに交わるようにして、凸部頂部の断面形状を作っていることがわかる。
　作製したＬＥＤ用パタンウェハ（１）に対して、低温バッファー層を１０ｎｍ成膜した。続いて、後述する非ドープ第１半導体層として窒化ガリウムを成膜し、ファセットを形成させた。このファセット形成途中の状態にてチャンバーより取り出し、窒化ガリウム成膜面を走査型電子顕微鏡にて観察した。結果を図１１に示した。図１１は、本実施の形態に係る非ドープ第１半導体層の一例を示す走査型電子顕微鏡写真である。図１１は２５００倍の観察像である。図１１より、複数のファセットが形成されていることと、窒化ガリウム層のつながりは、ランダムであることがわかる。ここで、図１１の観察像内に観察されるクラックを拡大し抜き出した像を、図１２に示した。図１２Ａは、クラックを示す走査型電子顕微鏡写真である。図１２Ｂは、図１２Ａの一部を表す模式図である。図１２より、成長する窒化ガリウムの６角形の開口部に注目した場合に、当該６角形の辺と辺とが対向する位置の窒化ガリウム層に、当該辺に垂直な方向に亀裂の生じていることがわかる。本明細書におけるクラックは、このようなナノスケールの亀裂を指している。
　走査型電子顕微鏡像よりクラックの数を測定し、定量化した結果、回転シフト角Θが、０°、２°、７．５°、１５°、２２．５°及び３０°と変化するにつれて、クラック密度は、７２×１０９個／ｃｍ２、７０×１０９個／ｃｍ２、５７×１０９個／ｃｍ２、５１×１０９個／ｃｍ２、４３×１０９個／ｃｍ２、及び４１×１０９個／ｃｍ２と、変化した。即ち、回転シフト角Θが大きくなる程、クラック密度が低下していることがわかった。更に、この減少度合を比べると、回転シフト角Θが２°超の領域において、クラック密度の低下が顕著であることがわかった。これは、回転シフト角Θの制御が±１°程度あることと、１～２°という僅かな凹凸構造Ａの回転は、窒化ガリウム成膜からみれば、その成膜制御の誤差に埋もれるためと考えられる。
　次に、クラックが低減することによる半導体層への影響を確認した。上記クラックの測定を行ったサンプルに対して、更に非ドープ第１半導体層を成膜し、窒化ガリウム層の表面を平坦化した。この状態にて、インプレーンのＸ線ロッキングカーブ法を適用し、ロッキングカーブを得、その半値幅（ＦＷＨＭ）を評価した。結果を、図１３に示した。図１３は、クラック密度とロッキングカーブの半値幅（ＦＷＨＭ）との関係を示すグラフである。図１３に関し、横軸はクラック密度を、縦軸はロッキングカーブの半値幅（ＦＷＨＭ）である。図１３より、クラック密度が、１０２×１０９個／ｃｍ２、７１×１０９個／ｃｍ２、５６×１０９個／ｃｍ２、５２×１０９個／ｃｍ２、４４×１０９個／ｃｍ２、及び４０×１０９個／ｃｍ２と低下するにつれて、ＦＷＨＭは、６７３、６７１、６４４、６３０、６００、及び５９０へと減少することがわかる。特に、クラック密度が、７０×１０９個／ｃｍ２以下の領域において、ＦＷＨＭの数値が効果的に減少することがわかった。即ち、クラック密度が減少する程に、特に、クラック密度が７０×１０９個／ｃｍ２以下になることで、半導体層の結晶均等性が向上していることがわかった。
　更に、上記ロッキングカーブの測定に用いたサンプルに対し、ドープ第１半導体層としてｎ型窒化ガリウム層を成膜した。このサンプルに対してカソードルミネッセンス（ＣＬ）評価を行った。ここでＣＬとは、電子線を照射することで生じる光を評価する手法であり、伝導帯の底付近より価電子帯の頂部付近への遷移に相当する評価となるため、結晶欠陥、キャリア濃度、応力、または不純物等の結晶情報を評価する手法である。結果を図１４に示した。図１４は、クラック密度とカソードルミネッセンス（ＣＬ）評価により得られた画像から求めた暗転密度との関係を示すグラフである。図１４に関し、横軸はクラック密度を、縦軸はＣＬにより得られた画像から求めた暗転密度である。図１４より、クラック密度が、１０２×１０９個／ｃｍ２、７１×１０９個／ｃｍ２、５２×１０９個／ｃｍ２、４４×１０９個／ｃｍ２、及び４０×１０９個／ｃｍ２と低下するにつれて、ＣＬ暗転密度は、５．５１×１０８／ｃｍ２、５．５２×１０８／ｃｍ２、４．８９×１０８／ｃｍ２、４．４４×１０８／ｃｍ２、及び４．３４×１０８／ｃｍ２へと減少することがわかる。特に、クラック密度が、７１×１０９個／ｃｍ２以下の領域において、ＣＬ暗転密度の数値が効果的に減少することがわかった。換言すればクラック密度が７１×１０９個／ｃｍ２以下になることで、結晶品位が大きく向上することがわかった。
　以上より、回転シフト角Θを０°超、好ましくは、２°超にすることにより、クラック密度を効果的に低減できる。これにより、効果的に、非ドープ第１半導体層の結晶均等性が向上する。更には、ドープ第１半導体層の結晶品位を向上させることが可能となる。これらの結晶均等性及び結晶品位の向上は、内部量子効率ＩＱＥを向上させる因子であると共に、半導体発光素子の長期信頼性を向上させる因子とも考えられることから、回転シフト角Θによりクラック密度を制御することで、半導体発光素子の発光性能と長期信頼性を同時に改善できると推定される。
　なお、上記結果は、図１５に示す凸部頂部の形状に対しても、数値の絶対値の大小の変化こそあれ、同様の傾向が得られた。図１５は、本実施の形態に係る凹凸構造Ａの凸部頂部の断面形状の例を示す走査型電子顕微鏡写真である。図１５に示した走査型電子顕微鏡像は、ＬＥＤ用パタンウェハ（１）の断面に対する観察像である。図１５より、検討に使用した凸部頂部の形状は、レンズ状のものから、僅かに上に凸部の曲線が互いに交わり頂部の断面形状を作るような形状まで含まれることがわかる。このことから、曲率半径０超の角部である凸部頂部を採用することで、上記説明した回転シフト角Θの効果を発現可能と考えられる。
　凹凸構造Ａの凸部頂部は、曲率半径が０超の角部であることが重要であることを既に説明した。ここで、凹凸構造Ａの凸部頂部に平坦部のある場合、言い換えれば、テーブルトップ構造である場合であっても、回転シフト角Θとの組み合わせにより、テーブルトップ構造のデメリットを抑止可能であることが示唆された。まず、テーブルトップ構造のデメリットとは、テーブルトップ上から成長した半導体層による転位を低減困難なことである。即ち、半導体層の転位密度を低減しづらく、内部量子効率ＩＱＥが低減する傾向にあることである。ここで、メカニズムは定かではないが、回転シフト角Θが１０°超（１８０／ｎ）°以下の範囲においては、テーブルトップによる内部量子効率ＩＱＥの低減量を小さくできる傾向にあることがわかった。即ち、内部量子効率ＩＱＥの低減程度は小さくなる。一方で、テーブルトップ構造の場合、発光光に対する光散乱性が、凸部の大きな体積により向上することから、光取り出し効率ＬＥＥをより向上させることができる。この結果、凸部頂部の形状がテーブルトップ形状であり、且つ、回転シフト角Θが１０°超（１８０／ｎ）°以下の凹凸構造Ａを含むＬＥＤ用パタンウェハ（１）を使用することで、高効率なＬＥＤを製造可能であることがわかった。この効果は、回転シフト角が１５°以上（１８０／ｎ）°以下の領域でより顕著であった。また、テーブルトップの大きさとしては、２０ｎｍ、５０ｎｍ、１００ｎｍ、３００ｎｍ、及び５００ｎｍのものを試験したが、３００ｎｍと５００ｎｍの場合は、略同じ効率であり、１００ｎｍ以下の範囲において、より性能が向上することがわかった。これは、低温バッファー層を成膜した後のＲＡＭＰ過程における核の再拡散距離が８０ｎｍ程度にあることに起因すると推定される。以上から、本明細書のいう曲率半径０超の角部については、テーブルトップの大きさが１００ｎｍ以下の場合を含むとしても、矛盾しないことが示唆された。以上より、テーブルトップの大きさが１００ｎｍ以下の場合を含む曲率半径が０超の角部により凹凸構造Ａの凸部が構成されると共に、回転シフト角Θが１０°超（１８０／ｎ）°以下、好ましくは１５°以上（１８０／ｎ）°以下を満たすＬＥＤ用パタンウェハ（１）を使用することで、高効率なＬＥＤを容易に製造できる。
　以上より、凹凸構造Ａの凸部頂部の形状と回転シフト角Θを制御することで、半導体層に対するクラックを低減可能である。そして、内部量子効率ＩＱＥを高め、半導体発光素子の発光特性を改善できる。更には、半導体発光素子の長期信頼性を改善できる。ここで、凹凸構造Ａにより、ＬＥＤの他の大きな問題である光取り出し効率ＬＥＥをも向上させることができれば、ＬＥＤの外部量子効率ＥＱＥをより向上させることができる。ＬＥＤの光取り出し効率ＬＥＥが低くとどまっている理由は、屈折率の高い半導体層が屈折率の相対的に低い媒質により挟まれているためである。このような場合、屈折率の高い媒質中を光は導波する。この導波により、発光光はＬＥＤの外部へと取り出される前に、吸収され熱となり消失する。即ち、光取り出し効率ＬＥＥを向上させるためには、導波する発光光のモードを乱す必要がある。ここで、発光光の進行方向を効果的に乱し、導波モードを崩し、光取り出し効率ＬＥＥを向上させることを考えると、Ｄｕｔｙは所定の値より大きい必要があることが分かった。これは３次元ＲＣＷＡ法と２次元ＦＤＴＤ法から計算された。即ち、Ｄｕｔｙ≧（３．４７×１０－８）Ｐａｖｅ２＋Ｚを満たすことが好ましい。ここで、Ｚが０．５、０．６、及び０．６５の順に凹凸構造Ａによる光回折のモード数と回折強度が増加するために、導波モードを乱す効果が大きくなり、光取り出し効率ＬＥＥも向上する。即ち、図１６に示す曲線より上側に位置するＤｕｔｙの範囲を満たすことが好ましい。なお、光取り出し効率ＬＥＥをより向上させるためのＤｕｔｙを決める上記式に関し、Ｐａｖｅのディメンジョンはナノメートルである。
　図１６は、本実施の形態に係るＬＥＤ用パタンウェハ（１）の凹凸構造Ａの平均間隔ＰａｖｅとＤｕｔｙとの関係を示すグラフ図である。図１６は、横軸が凹凸構造Ａの平均間隔Ｐａｖｅであり、縦軸がＤｕｔｙである。図１６中の、黒三角（▲）のプロットは、式Ｄｕｔｙ≧（３．４７×１０－８）Ｐａｖｅ２＋ＺのＺが０．５の好ましい場合であり、黒ダイヤ（◆）のプロットは、Ｚが０．６でありより好ましい場合であり、黒丸（●）のプロットは、Ｚが０．６５であり、最も好ましい場合である。
　図１６に示した曲線以上の範囲を凹凸構造Ａが満たすことで、既に説明したように光回折の強度とモード数が増加し、光取り出し効率ＬＥＥが向上する。
　上述のように回転シフト角Θの範囲を満たすと共に、図１７に示す平均間隔ＰａｖｅとＤｕｔｙとの関係を満たす凹凸構造Ａであることで、クラックの抑制された内部量子効率ＩＱＥの高い半導体層を製造できるため、発光する効率そのものが向上する。また、同時に、効率的に発光した光は、改善した光取り出し効率ＬＥＥによりＬＥＤの外部へと取り出されるため、外部量子効率ＥＱＥが大きくなる。即ち、外部量子効率ＥＱＥの高いＬＥＤチップを欠陥効率低く製造することができる。また、ＬＥＤチップ内の半導体層のクラック密度も低減することから、寿命が長くなる。
　図１７は、本実施の形態に係るＬＥＤ用パタンウェハ（１）の凹凸構造Ａの平均間隔ＰａｖｅとＤｕｔｙとの関係を示すグラフである。図１７において、横軸が凹凸構造Ａの平均間隔Ｐａｖｅであり、縦軸がＤｕｔｙである。図１７中、黒三角（▲）、黒ダイヤ（◆）及び黒丸（●）のプロットは光取り出し効率ＬＥＥの向上より決定した曲線であり、既に説明したＤｕｔｙ≧（３．４７×１０－８）Ｐａｖｅ２＋Ｚにて表現される式のＺが、それぞれ０．５，０．６及び０．６５の場合である。一方で、星（アスタリスク）及び黒四角（■）のプロットは内部量子効率ＩＱＥ及びクラックの観点から決定した曲線であり、既に説明したＤｕｔｙ≦１－（Ｙ／Ｐａｖｅ）にて表現される式のＹが、それぞれ５０ｎｍ及び８０ｎｍである。即ち、１－（Ｙ／Ｐａｖｅ）≧Ｄｕｔｙ≧（３．４７×１０－８）Ｐａｖｅ２＋Ｚの範囲を満たす凹凸構造Ａであると、上記説明した高効率且つ高寿命な半導体発光素子を欠陥効率低く製造できる効果を発現させることができる。
＜凹凸構造Ａ＞
　次に、凹凸構造Ａについて説明する。凹凸構造Ａの凸部は、凸部頂部の曲率半径が０超の角部により構成される。ここで、曲率半径が０超の角部とは、凹凸構造Ａの凸部の頂部上面が、曲面より構成されることを意味する。例えば、先端の丸まった円錐状体、レンズ状体、ドーム状体、コーン状体及び砲弾体が挙げられ、図１５に示した形状を含む。
　このように、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａの凸部頂部が曲率半径０超の角部により構成されることで、内部量子効率ＩＱＥの改善とクラックの抑制を同時に実現できる。また、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａ上に半導体層を成膜する際に、凹凸構造Ａの凹部底部から優先的に半導体層を成長させることができる。換言すれば、凹凸構造Ａの凸部頂部上からの半導体層の成長を抑制できる。即ち、既に説明してきた、凹凸構造Ａの凹部に対する半導体層の核の付着、成長、そして成長する半導体層の合体に対する初期条件を整えることができる。
　ここで、凹凸構造Ａが、既に説明した回転シフト角Θを満たすことで、凹凸構造Ａの凹部から優先的に半導体層を成長させると共に、成長する半導体層同士の合体を効果的に分散的に行うことができるため、転位は減少し、且つクラックを抑制できる。本効果は、図８を用い説明した回転シフト角ΘとＤｕｔｙとの関係を満たすことで顕著になる。また、図９を用い説明したＤｕｔｙと平均間隔Ｐａｖｅとの関係を満たすことでより顕著になる。更に、図１６を用い説明した平均間隔ＰａｖｅとＤｕｔｙとの関係を満たすことで光取り出し効率ＬＥＥをも同時に向上させることができる。
　以上説明したように、回転シフト角Θの範囲を満たすと共に、凹凸構造Ａの凸部頂部が曲率半径０超の角部より構成されることで、効果的に内部量子効率ＩＱＥを向上させると共に、クラックを抑制できる。
　上述の原理に基づく効果を良好に発現させ、内部量子効率ＩＱＥの改善とクラックの低減を共により良好にする観点から、凹凸構造Ａの凸部は、凸部底部から凸部頂部へと向かうに従い径が小さくなると好ましい。これにより、特に凹凸構造Ａの凸部の頂部近傍から半導体層に向けて生じる応力を低減することができる。即ち、成長する半導体層に対する凹凸構造Ａから加えられる応力を低減できるため、半導体層内部に生じる残留応力を小さくすることができる。これにより、半導体層に対するクラックの抑制効果が大きくなる。
　また、凸部頂部と凹部底部とを繋ぐ凸部側面部は、２段階以上の傾斜角度を有すことが好ましく、傾斜が変わる点の曲率半径は０超であり、曲面を形成していることが好ましい。この場合、半導体層の安定成長面が凸部頂部に差し掛かる前に、半導体層に加わる応力に勾配を持たせ緩和できることから、クラック抑制の効果がより大きくなる。
　更に、凹凸構造Ａは、複数の独立した凸部と連続した凹部により構成されると、上記効果をより一層発揮できるため好ましい。この場合、複数の独立した凹部と連続した凸部とで凹凸構造Ａが構成される場合に比べ、相対的に凹部底部の大きさを大きくすることができる。即ち、既に説明した凹部底部からの半導体層の成長性をより良好にすることができるため、内部量子効率ＩＱＥを改善し、クラックを抑制できる。
　また、凹部底部には平坦面があることで、内部量子効率ＩＱＥを向上させる効果が一層高まる。これは、凹凸構造Ａの凹部底部より成長する半導体層の成長初期状態を良好に保つことが可能となるためであり、凹凸構造Ａによる転位分散性の効果をより発揮することが可能となる。
　凹凸構造（Ａ）の平均間隔Ｐａｖｅは、内部量子効率ＩＱＥと光取り出し効率ＬＥＥとのバランスの観点から選択できるため、特に限定はなく、例えば、２００ｎｍ、３００ｎｍ、５００ｎｍ、７００ｎｍ、１２００ｎｍ、１５００ｎｍ、２５００ｎｍ、及び５０００ｎｍの凹凸構造Ａを有すＬＥＤ用パタンウェハ（１）を製造し、上記説明した効果を確認できている。ＬＥＤの外部量子効率ＥＱＥを効果的に向上させるという観点に立つと、内部量子効率ＩＱＥを必ず向上させる必要がある。この観点から、平均間隔Ｐａｖｅは、５０ｎｍ≦Ｐａｖｅ≦１５００ｎｍを満たすことが好ましい。平均間隔Ｐａｖｅが１５００ｎｍ以下であることで、凹凸構造Ａの凹部の密度が向上することから、既に説明した成長する半導体層同士に合体頻度を大きくできる。即ち、半導体層中の転位が、その進行方向を変化させる頻度を向上できるため、転位の低減効果が大きくなり、これにより、内部量子効率ＩＱＥが効果的に向上する。一方で、平均間隔Ｐａｖｅが５０ｎｍ以上であることにより、半導体層の初期成長に大きく貢献する凹凸構造Ａの凹部底部の大きさを確保できる。これにより、凹凸構造Ａの凹部底部における半導体層の核成長を良好に保つことができる。よって、凹凸構造Ａの配列軸Ａが回転シフト角Θだけ所定の範囲内にてシフトすることによる半導体層へのクラック抑制効果が大きくなる。特に、半導体層の核生成性と核成長性を良好に保つ観点から、平均間隔Ｐａｖｅは、１００ｎｍ以上であることが好ましく、２００ｎｍ以上であることがより好ましく、３００ｎｍ以上であることが最も好ましい。
　また、凹凸構造Ａの凹部の密度を向上させ、成長する半導体層同士の合体頻度を向上させると共に、合体箇所を分散化させ、効果的に内部量子効率ＩＱＥを向上させ、クラックを低減する観点から、１２００ｎｍ以下であることが好ましく、１０００ｎｍ以下であることがより好ましく、９５０ｎｍ以下であることが最も好ましい。なお、図９、図１６、図１７を参照して既に説明した、平均間隔ＰａｖｅとＤｕｔｙとの関係を満たすことで、クラック抑制の効果及び内部量子効率ＩＱＥ改善の効果を発現すると共に、更に光取り出し効率ＬＥＥも向上させることができる。
＜平均間隔（Ｐａｖｅ）＞
　平均間隔Ｐａｖｅは、以下の＜＜半導体発光素子＞＞にて説明する＜凹凸構造の平均高さ（Ｈａｖｅ）＞を求める際に使用したサンプルと略同様の箇所にて測定されるものとする。或いは、ＬＥＤ用パタンウェハ（１）に対して測定できる。凹凸構造Ａの平均間隔Ｐａｖｅは、凹凸構造Ａのｎ回対称の配列によらず、以下の定義に従い決定される。ある凸部Ａ１の中心とこの凸部Ａ１に最隣接する凸部Ｂ１の中心との間の距離ＰＡ１Ｂ１を、間隔Ｐと定義する。平均間隔（Ｐａｖｅ）は、以下の定義に従い算出される。（１）任意の１０個の凸部Ａ１，Ａ２，…Ａ１０を選択する。（２）凸部ＡＭと凸部ＡＭ（１≦Ｍ≦１０）に最隣接する凸部（ＢＭ）との間隔ＰＡＭＢＭを測定する。（３）凸部Ａ１～凸部Ａ１０についても、（２）と同様に間隔Ｐを測定する。（４）間隔ＰＡ１Ｂ１～ＰＡ１０Ｂ１０の相加平均値を平均間隔（Ｐａｖｅ）として定義する。なお、上記定義は凹凸構造Ａのｎ回対称性によらない。即ち、複数の凸部が連続した凹部により隔離された場合であっても、複数の柵状体が複数の柵状体により隔離されたラインアンドスペース構造であっても、正ｎ方配列が一軸或いは二軸方向に延伸された配列であっても同様である。なお、複数の凹部が連続した凸部により隔てられた構造の場合、上記凸部の中心を、凹部開口部の中心と読み替えることで、平均間隔（Ｐａｖｅ）を定義することができる。また、柵状体の長さが非常に長く、走査型電子顕微鏡や原子間力顕微鏡観察によりその端部が観察不可能な場合、或いは端部のない場合は、これらの観察像内における凸部の中心を、上記凸部の中心として使用する。
＜凸部の底部の平均幅（φａｖｅ）＞
　平均幅φａｖｅは、以下の＜＜半導体発光素子＞＞にて説明する＜凹凸構造の平均高さ（Ｈａｖｅ）＞を求める際に使用したサンプルと略同様の箇所にて測定されるものとする。或いは、ＬＥＤ用パタンウェハ（１）に対して測定される。凹凸構造Ａの平均幅φａｖｅは、凹凸構造Ａのｎ回対称の配列によらず、以下の定義に従い決定される。ある凸部Ａ１の底部の輪郭形状において、輪郭の外周のある一点Ｘと、輪郭の外周の他の一点Ｙと、の距離ＸＹが最大になる時の距離φＡ１を、凸部の底部の幅φと定義する。平均幅（φａｖｅ）は、以下の定義に従い算出される。（１）任意の１０個の凸部Ａ１，Ａ２…Ａ１０を選択する。（２）凸部ＡＭ（１≦Ｍ≦１０）に対して凸部の底部の幅φＡＭを測定する。（３）凸部Ａ１～凸部Ａ１０についても、（２）と同様に凸部の底部の幅φを測定する。（４）凸部の底部の幅φＡ１～φＡ１０の相加平均値を平均幅（φａｖｅ）として定義する。なお、凸部の底部の輪郭形状のアスペクト比が１．５以上の場合は、凸部の底部の幅φは、凸部の底部の輪郭形状の外周のある一点Ｘと、他の一点Ｙと、の最短距離として定義される。
＜Ｄｕｔｙ＞
　Ｄｕｔｙは、平均幅（φａｖｅ）と平均間隔（Ｐａｖｅ）との比率（φａｖｅ／Ｐａｖｅ）として定義される。
＜凹凸構造Ａの配置＞
　本実施の形態に係るＬＥＤ用パタンウェハ（１）は、上述の凹凸構造Ａを、ＬＥＤ用パタンウェハ（１）の表面の一部又は全面に具備する。なお、凹凸構造Ａの更に詳細な形状・配列や製造方法や材質については、以下の＜＜半導体発光素子＞＞内にて説明する。即ち、ＬＥＤ用パタンウェハ（１）の表面全面が上記説明した凹凸構造Ａにより覆われても、ＬＥＤ用パタンウェハ（１）の表面の一部に凹凸構造Ａが設けられてもよい。以下の説明においては、凹凸構造Ａを凹凸構造Ｇと記載し、凹凸構造Ａに該当しない凹凸構造を凹凸構造Ｂと記載する。
　ＬＥＤ用パタンウェハ（１）は、少なくとも一部に凹凸構造Ｇを有す。即ち、ＬＥＤ用パタンウェハ（１）の表面は凹凸構造Ｇにより全面が覆われても、一部が覆われても良い。ここで、凹凸構造Ｇにより覆われていない領域を「非Ｇ領域」と呼ぶ。ここで、非Ｇ領域は、凹凸構造Ｂ及び／又は平坦部より構成される。ＬＥＤ用パタンウェハ（１）の表面の一部に非Ｇ領域が設けられる場合であっても、凹凸構造Ｇで覆われた領域において、既に説明した効果を発現できるため、クラックの抑制された内部量子効率ＩＱＥの高い半導体層を成膜できる。更には、図１６及び図１７を参照し説明した平均間隔ＰａｖｅとＤｕｔｙとの関係を満たすことで、光取り出し効率ＬＥＥをも同時に改善できる。
　（α）ＬＥＤ用パタンウェハ（１）の表面に設けられる凹凸構造Ｇは、平均間隔Ｐａｖｅを用いた時に、１０Ｐａｖｅ×１０Ｐａｖｅの面積を有す領域内に少なくとも設けられると、上記説明した効果を奏すため好ましい。即ち、ＬＥＤ用パタンウェハ（１）に対して少なくとも、１０Ｐａｖｅ×１０Ｐａｖｅの領域内に凹凸構造Ｇが設けられればよい。即ち、例えば、走査型電子顕微鏡や原子間力顕微鏡を用いＬＥＤ用パタンウェハ（１）の表面を観察した場合に、１０Ｐａｖｅ×１０Ｐａｖｅの面積を有す領域内が凹凸構造Ｇにより構成されていればよい。特に、１０Ｐａｖｅ×１０Ｐａｖｅの面積を有す領域内を満たす凹凸構造Ｇの総和により、以下に説明する凹凸構造Ｇの割合、又は大きさを満足することが好ましい。即ち、１０Ｐａｖｅ×１０Ｐａｖｅの面積を有す範囲内が凹凸構造Ｇにより構成され、このような範囲を複数個設けることができる。特に、２０Ｐａｖｅ×２０Ｐａｖｅ以上、より好ましくは２５Ｐａｖｅ×２５Ｐａｖｅ以上を満たすことにより、凹凸構造Ｇによる半導体層の核の付着、核成長、そして成長する半導体層の合体の効果がより顕著になるため好ましい。この場合も、凹凸構造Ｇの総和により、以下に説明する凹凸構造Ｇの割合、又は大きさを満たすことが好ましい。更に、５０Ｐａｖｅ×５０Ｐａｖｅ以上、より好ましくは、７５Ｐａｖｅ×７ＰａｖｅＰ以上の面積を有す領域が凹凸構造Ｇにより構成されることで、凹凸構造Ｇで覆われた領域に隣接する非Ｇ領域においても、半導体層の核の付着、核成長、そして成長する半導体層の合体が良好となり、クラックの抑制と内部量子効率ＩＱＥの改善効果が発現されるため好ましい。本効果は、１００Ｐａｖｅ×１００Ｐａｖｅ以上、１５０Ｐａｖｅ×１５０Ｐａｖｅ以上、そして４５０Ｐａｖｅ×４５０Ｐａｖｅ以上になるにつれ、より発揮される。これらの場合も、凹凸構造Ｇの総和により、以下に説明する凹凸構造Ｇの割合、又は大きさを満たすことが好ましい。
　（β）凹凸構造Ｇで覆われた領域の中に、非Ｇ領域を設ける場合、非Ｇ領域の割合は、凹凸構造Ｇに対して、１／５以下であることが好ましい。これにより、凹凸構造Ｇの効果を発揮できる。同様の効果をより発揮する観点から、１／１０以下であることがより好ましく、１／２５以下であることがより好ましく、１／５０以下であることが最も好ましい。なお、１／１００以下を満たすことにより、クラックの抑制と内部量子効率ＩＱＥの改善効果をより向上させることができる。特に、１／５００以下、より好ましくは１／１０００以下を満たすことにより、ＬＥＤ内部から出光する発光光の均等性が向上するため好ましい。同様の観点から、１／１００００以下であることが好ましく、１／１０００００以下であることが好ましく、１／１００００００以下であることが好ましい。なお、下限値は特に限定されず、小さい程、換言すれば０に漸近する程、凹凸構造Ｇの効果がより顕著になるため好ましい。
　（γ）ＬＥＤ用パタンウェハ（１）の表面に対する凹凸構造Ｇの割合は、ＬＥＤチップの外形及びその大きさにもよるが、０．００２％以上であると、凹凸構造Ｇにおいて既に説明した効果を奏すことが可能となるため好ましい。特に、０．０２％以上、より好ましくは０．２％以上の凹凸構造ＧをＬＥＤ用パタンウェハ（１）が具備することにより、半導体層内の転位の分散性が向上することから、内部量子効率ＩＱＥの均等性が向上する。更に、成長する半導体層の合体箇所の分散性が向上することから、クラックの抑制効果が大きくなる。更に、２．３％以上、より好ましくは１０％以上の凹凸構造ＧをＬＥＤ用パタンウェハ（１）が含むことで、前記効果をいっそう発揮できる。また、２０％以上の場合、ＬＥＤ用パタンウェハ（１）上に成膜される半導体層の面内均等性が向上することから、内部量子効率ＩＱＥの改善程度がＬＥＤ用パタンウェハ（１）の面内において均等化するため、高効率なＬＥＤチップを得る収率が向上する。本効果をより発揮する観点から、凹凸構造Ｇは、３０％以上含まれることが好ましく、４０％以上含まれることがより好ましく、５０％以上含まれることが最も好ましい。また、凹凸構造Ｇを６０％以上含む場合、非Ｇ領域に対する凹凸構造Ｇの効果の伝搬性が向上する。即ち、凹凸構造Ｇによる半導体層の核の付着、核成長、そして成長する半導体層の合体に対する効果を、非Ｇ領域へ、と伝搬することから、非Ｇ領域の内部量子効率ＩＱＥの向上程度が大きくなると共にクラック改善の効果も大きくなる。前記効果をより発揮する観点から、凹凸構造Ｇは、７０％以上含まれることが好ましく、８０％以上含まれることがより好ましく、９０％以上含まれることが最も好ましい。なお、凹凸構造Ｇが９８％以上含まれる場合、換言すればＬＥＤ用パタンウェハ（１）の表面が凹凸構造Ｇにより略埋め尽くされる場合は、半導体層の成長性がＬＥＤ用パタンウェハ（１）の面内において均等になることから、内部量子効率ＩＱＥの向上程度の均等化が促進される。即ち、ＬＥＤ用エピタキシャルウェハより製造される複数のＬＥＤチップの特性分布曲線がよりシャープになる。
　（δ）ＬＥＤ用パタンウェハ（１）の表面に含まれる凹凸構造Ｇは、０．００２５×１０－６ｍ２以上であることが好ましい。この範囲を満たすことにより、ＬＥＤチップの、発光出力が大きくなる。これは、ＬＥＤチップの大きさと外形にもよるが、ＬＥＤチップ内を導波する発光光と凹凸構造Ｇとの衝突確率から判断できる。また、この範囲を満たす場合、凹凸構造Ｇ上に成膜される半導体層の初期成長性が良好となる。即ち、半導体層の核生成と核成長の速度を凹凸構造Ｇにより低下させることができることから、転位が低減し、内部量子効率ＩＱＥが向上する。前記効果をより発揮する観点から、ＬＥＤ用パタンウェハ（１）の表面に含まれる凹凸構造Ｇは、０．０１×１０－６ｍ２以上であることが好ましく、０．０４×１０－６ｍ２以上であることがより好ましく、０．０９×１０－６ｍ２以上であることが最も好ましい。更に、０．９×１０－６ｍ２以上であることにより、ＬＥＤ用パタンウェハ（１）上に成膜される半導体層の面内均等性が向上することから、クラックの抑制される割合が大きくなり、半導体発光素子を得る収率が向上する。前記効果をより発揮する観点から、９×１０－６ｍ２以上であることがより好ましく、９０×１０－６ｍ２以上であることが最も好ましい。なお、９００×１０－６ｍ２以上、より好ましくは、１．８×１０－３ｍ２以上であることで、非Ｇ領域に対する凹凸構造Ｇの効果の伝搬性が向上する。即ち、凹凸構造Ｇによる半導体層の核の付着、核の成長、そして成長する半導体層の合体を適度にできる効果を非Ｇ領域へ、と伝搬することから、非Ｇ領域の内部量子効率ＩＱＥの向上程度及びクラックの低減程度も大きくなる。特に、３．６×１０－３ｍ２以上、より好ましくは、７．５×１０－３ｍ２以上であることで、ＬＥＤ用パタンウェハ（１）の外縁部を使用した場合であっても、良好なＬＥＤを得ることができる。以上説明した凹凸構造Ｇの大きさを満たす凹凸構造Ｇが、ＬＥＤ用パタンウェハ（１）の表面上に１以上設けられることで、高効率なＬＥＤチップを収率高く製造することが可能なＬＥＤ用基板を得ることができる。なお、上記説明した凹凸構造Ｇの大きさを満たす凹凸構造Ｇを複数個設けることもできる。この場合、少なくとも１つの凹凸構造Ｇが、上記大きさを満たす。特に、凹凸構造Ｇの個数に対して５０％以上が上記大きさの範囲をみたすことが好ましく、１００％が上記大きさの範囲をみたすことが最も好ましい。
　凹凸構造Ｇと非Ｇ領域との配置関係は上記内容を満たせば特に限定されないが、例えば、以下の関係が挙げられる。凹凸構造Ｇと非Ｇ領域との配置関係は、凹凸構造Ｇと非Ｇ領域を考えた場合、以下に説明する配置を挙げることができる。なお、凹凸構造Ｇは、上記説明したα、β、γ、δの１以上を満たす凹凸構造Ｇによる集合、即ち、凹凸構造Ｇ領域である。また、図１８に示すように、凹凸構造Ｇ領域５０１内に非Ｇ領域５０２が設けられる場合、非Ｇ領域５０２は、上記βにて説明した割合を満たせば、その形状、規則性や非規則性は限定されない。図１８は、本実施の形態に係るＬＥＤ用パタンウェハ（１）における凹凸構造Ｇと非Ｇ領域との関係を示す説明図である。図１８Ａ及び図１８Ｂにおいては、凹凸構造Ｇ領域５０１の中に、輪郭が不定形の非Ｇ領域５０２が複数配置されている。図１８Ｃにおいては、凹凸構造Ｇ領域５０１の中に、格子状の非Ｇ領域５０２が設けられている。また、図１８Ｄにおいては、凹凸構造Ｇ領域５０１の中に、略円形状の非Ｇ領域５０２が複数形成されている。
　凹凸構造Ｇ領域５０１により作られる輪郭形状は特に限定されない。即ち、凹凸構造Ｇ領域５０１と非Ｇ領域５０２との界面形状は限定されない。このため、例えば、凹凸構造Ｇ領域５０１と非Ｇ領域５０２との界面形状は、ｎ角形（ｎ≧３）、非ｎ角形（ｎ≧３）や、格子状、ライン状等が挙げられる。ｎ角形は正ｎ角形であっても、非正ｎ角形であってもよい。
　図１９は、本実施の形態に係るＬＥＤ用パタンウェハ（１）における凹凸構造Ｇ領域により作られる輪郭形状を示す模式図である。例えば、４角形を代表させると、正４角形（正方形）、長方形、平行四辺形、台形、また、これらの４角形の対向する辺の１組以上が非平行な形状が挙げられる。更に、ｎ角形（ｎ≧３）において、ｎが４以上の場合は、図１９Ａから図１９Ｄに示すような形状を含む。図１９Ａは４角形であり、図１９Ｂは６角形であり、図１９Ｃは８角形であり、図１９Ｄは１２角形である。非ｎ角形は、曲率半径が０超の角部を含む構造、例えば、円、楕円、上記説明した上記ｎ角形の角が丸みを帯びた形状（上記ｎ角形の角の曲率半径が０超の形状）、又は丸みを帯びた角（曲率半径が０超の部位）を含む上記説明したｎ角形（ｎ≧３）である。このため、例えば、図１９Ｅから図１９Ｈに例示する形状を含む。なお、非Ｇ領域の輪郭形状は、上記説明した凹凸構造Ｇの集合の輪郭形状に挙げた形状を採用できる。
　まず、凹凸構造Ｇ領域５０１が非Ｇ領域５０２により、囲まれる、又は挟まれる状態が挙げられる。図２０は、本実施の形態に係るＬＥＤ用パタンウェハ（１）を表面より観察した状態を示す平面模式図である。図２０Ａから図２０Ｆでは、凹凸構造Ｇ領域５０１が非Ｇ領域５０２により囲まれている状態を示している。図２０Ａに示すように、ＬＥＤ用パタンウェハ（１）５００の表面に凹凸構造Ｇ領域５０１が設けられ、その外側が非Ｇ領域５０２により構成されてもよい。この凹凸構造Ｇ領域５０１は、上記説明した比率を満たすことが好ましい。また、この凹凸構造Ｇ領域５０１は、既に説明した大きさを満たすことが好ましい。図２０Ｂ又は図２０Ｃのように、ＬＥＤ用パタンウェハ（１）５００の表面に凹凸構造Ｇ領域５０１が互いに離間して複数個配置され、且つ、凹凸構造Ｇ領域５０１同士の間及び凹凸構造Ｇ領域５０１の外側が非Ｇ領域５０２により満たされていてもよい。この場合、凹凸構造Ｇの合計面積に対して、上記説明した比率を満たすことが好ましい。また、少なくとも１つの凹凸構造Ｇが既に説明した大きさを満たすことが好ましく、全ての凹凸構造Ｇが既に説明した大きさを満たすことがより好ましい。また、凹凸構造Ｇが複数個設けられる場合、凹凸構造Ｇ領域５０１は図２０Ｃに示すように規則的に配置されても、図２０Ｄに示すように非規則的に配置されてもよい。規則的な配置としては、四方配列、六方配列、これらの配列が一軸方向に延伸された配列、又は、これらの配列が二軸方向に延伸された配列等が挙げられる。更に、凹凸構造Ｇ領域５０１の輪郭形状は、図２０Ａから図２０Ｄにおいては、円状に記載したが、図２０Ｅに示すように不定形の形状を採用することもできる。例えば、凹凸構造Ｇ領域５０１の外形として、ｎ角形（ｎ≧３）、角の丸まったｎ角形（ｎ≧３）、円、楕円、線状、星状、格子状等の形状を挙げることができる。また、図２０Ｆに示したように、凹凸構造Ｇ領域５０１が非Ｇ領域５０２により囲まれ、その外周を凹凸構造Ｇ領域５０１が囲み、さらにその外周を非Ｇ領域５０２が囲むこともできる。なお、図２０Ａから図２０Ｄにおいては、凹凸構造Ｇ領域５０１を円状に記載したが、凹凸構造Ｇ領域５０１により作られる輪郭形状は、図１９を参照し説明した形状を採用できる。
　図２１は、本実施の形態に係るＬＥＤ用パタンウェハ（１）を表面より観察した状態を示す平面模式図である。図２１は、凹凸構造Ｇ領域５０１が非Ｇ領域５０２により挟まれている場合を示している。図２１Ａ及び図２１Ｂに示すように、ＬＥＤ用パタンウェハ（１）５００の表面に凹凸構造Ｇ領域５０１が設けられ、その外側が非Ｇ領域５０２により構成されてもよい。この凹凸構造Ｇは、上記説明した比率を満たすことが好ましい。また、既に説明した大きさを満たすことが好ましい。図２１Ｃのように、ＬＥＤ用パタンウェハ（１）５００の表面に凹凸構造Ｇ領域５０１が互いに離間して複数個配置され、且つ、凹凸構造Ｇ領域５０１同士の間及び凹凸構造Ｇ領域５０１の外側が非Ｇ領域５０２により満たされていてもよい。この場合、凹凸構造Ｇの合計面積に対して、上記説明した比率を満たすことが好ましい。また、少なくとも１つの凹凸構造Ｇが既に説明した大きさを満たすことが好ましく、全ての凹凸構造Ｇが既に説明した大きさを満たすことがより好ましい。また、図２１Ｄのように、凹凸構造Ｇ領域５０１が非Ｇ領域５０２を内包するように且つ連続的に設けられるような配置もできる。この場合、凹凸構造Ｇの面積に対して、上記説明した比率を満たすことが好ましい。また、凹凸構造Ｇが既に説明した大きさを満たすことが好ましい。また、凹凸構造Ｇ領域５０１と非Ｇ領域５０２との界面形状は直線状であっても、図２１Ｅに示すように撓んでいてもよい。凹凸構造Ｇ領域５０１の形状としては、線状、格子状、網目状等が挙げられる。また、図２１Ｆに示したように、凹凸構造Ｇ領域５０１が非Ｇ領域５０２により挟まれ、その外周を凹凸構造Ｇ領域５０１が挟み、さらにその外周を非Ｇ領域５０２が挟むこともできる。なお、図２１においては、凹凸構造Ｇ領域５０１により作られる輪郭線を線状或いは略線状にて記載したが、図１９を参照し説明した形状を採用できる。
　上記説明した凹凸構造Ｇ領域５０１が複数個設けられる場合においては、各凹凸構造Ｇ領域５０１と非Ｇ領域５０２との界面形状は、単一であっても、凹凸構造Ｇ領域５０１ごとに異なっていてもよい。
　また、上記説明した凹凸構造Ｇ領域５０１及び非Ｇ領域５０２との配置関係においては、凹凸構造Ｇ領域５０１が非Ｇ領域５０２に囲まれる場合と、凹凸構造Ｇ領域５０１が非Ｇ領域５０２に挟まれる場合と、を混在し得る。
　また、図２０Ｆ及び図２１Ｆに示すように、第１の凹凸構造Ｇ領域５０１（Ｇ１）の外側に非Ｇ領域５０２が設けられ、さらにその外側に第２の凹凸構造Ｇ領域５０１（Ｇ２）が設けられ、さらにその外側に非Ｇ領域５０２が設けられる場合、第２の凹凸構造Ｇ領域５０１（Ｇ２）は不連続であってもよい。
　非Ｇ領域は、凹凸構造Ｂにより構成されても、平坦部により構成されても、凹凸構造Ｂ及び平坦部により構成されてもよい。
　また、上記説明においては、ＬＥＤ用パタンウェハ（１）５００の外形を全て長方形として描いているが、ＬＥＤ用パタンウェハ（１）５００の外形はこれに限定されず円形、円の曲率を有す弧と直線を含む形状、ｎ角形（ｎ≧３）、非ｎ角形（ｎ≧３）や、格子状、ライン状等を採用できる。ｎ角形は正ｎ角形であっても、非正ｎ角形であってもよい。例えば、４角形を代表させると、正４角形（正方形）、長方形、平行四辺形、台形、また、これらの４角形の対向する辺の１組以上が非平行な形状が挙げられる。更に、ｎ角形（ｎ≧３）において、ｎが４以上の場合は、図１９Ａから図１９Ｄに示すような、形状を含む。図１９Ａは４角形であり、図１９Ｂは６角形であり、図１９Ｃは８角形であり、図１９Ｄは１２角形である。非ｎ角形は、角のない構造、例えば、円、楕円、上記説明した上記ｎ角形の角が丸みを帯びた形状（ｎ角形の角の曲率半径が０超の形状）、又は丸みを帯びた角（曲率半径が０超の角部）を含む上記説明したｎ角形（ｎ≧３）である。このため、例えば、図１９Ｆから図１９Ｈに例示する形状を含む。中でも、線対称の形状を採用することが好ましい。
＜＜ＬＥＤ用エピタキシャルウェハ＞＞
　次に、本実施の形態に係るＬＥＤ用パタンウェハ（１）を使用したＬＥＤ用エピタキシャルウェハについて説明する。
　図２２は、本実施の形態に係るＬＥＤ用エピタキシャルウェハの一例を示す断面概略図である。図２２に示すように、ＬＥＤ用エピタキシャルウェハ１００において、ＬＥＤ用パタンウェハ（１）１０は、その表面に凹凸構造２０を具備している。凹凸構造２０は、上記説明した凹凸構造Ａである。即ち、凹凸構造２０の配列軸ＡとＬＥＤ用パタンウェハ（１）１０の結晶軸とは、上記説明した回転シフト角Θの関係を満たすと共に、凹凸構造２０の凸部は上記説明した曲率半径が０超の角部により構成される。ＬＥＤ用パタンウェハ（１）１０の凹凸構造２０を含む表面上に半導体層である第１半導体層３０、発光半導体層４０及び第２半導体層５０が順次積層されている。ここで、ＬＥＤ用エピタキシャルウェハ１００より製造されるＬＥＤチップにおいて、発光半導体層４０にて発生した発光光は、第２半導体層５０側又はＬＥＤ用パタンウェハ（１）１０から取り出される。更に、第１半導体層３０と第２半導体層５０とは互いに異なる半導体結晶により構成されている。ここで、第１半導体層３０は、凹凸構造２０を平坦化すると好ましい。この時、凹凸構造２０が凹凸構造Ａであることから、第１半導体層３０の転位が低減され、且つクラックが抑制される。第１半導体層３０が凹凸構造２０を平坦化するように設けられることにより、第１半導体層３０の半導体としての性能を、発光半導体層４０及び第２半導体層５０へ、と反映させることができるため、内部量子効率ＩＱＥが向上すると共に、クラックが抑制される。即ち、＜＜ＬＥＤ用パタンウェハ（１）＞＞にて説明した原理から、第１半導体層３０の転位が低減する共にクラックを抑制でき、良好な結晶性を有す第１半導体層３０の性能を、発光半導体層４０及び第２半導体層５０へと、順次反映させると共に、第２半導体層５０を成膜した後においても、半導体層のクラック低減できる。
　また、第１半導体層３０は、図２３に示すように、非ドープ第１半導体層３１とドープ第１半導体層３２とから構成されてもよい。図２３は、本実施の形態に係るＬＥＤ用エピタキシャルウェハの他の例を示す断面概略図である。この場合、図２３に示すように、ＬＥＤ用エピタキシャルウェハ２００において、ＬＥＤ用パタンウェハ（１）１０、非ドープ第１半導体層３１及びドープ第１半導体層３２の順に積層されると、内部量子効率ＩＱＥの改善とクラックの低減の効果に加え、ＬＥＤ用エピタキシャルウェハ２００の製造時間短縮が可能となる。ここで、非ドープ第１半導体層３１が凹凸構造２０を平坦化するように設けられることにより、非ドープ第１半導体層３１の半導体としての性能を、ドープ第１半導体層３２、発光半導体層４０及び第２半導体層５０へ、と反映させることができるため、内部量子効率ＩＱＥが向上すると共にクラックが低減する。即ち、＜＜ＬＥＤ用パタンウェハ（１）＞＞にて説明した原理から、非ドープ第１半導体層３１の結晶性を向上させることができ、良好な結晶性を有す非ドープ第１半導体層３１の性能を、ドープ第１半導体層３２、発光半導体層４０及び第２半導体層５０へと、順次反映させると共に、第２半導体層５０を成膜した後においても、半導体層のクラックを低減できる。
　更に、第１半導体層３０は、図２４に示すように、バッファー層３３を含むと好ましい。図２４は、本実施の形態に係るＬＥＤ用エピタキシャルウェハの他の例を示す断面概略図である。図２４に示すように、ＬＥＤ用エピタキシャルウェハ３００においては、凹凸構造２０上にバッファー層３３を設け、続いて、非ドープ第１半導体層３１及びドープ第１半導体層３２を順次積層することにより、第１半導体層３０の結晶成長の初期条件である核生成及び核成長が良好となり、第１半導体層３０の半導体としての性能が向上するため、内部量子効率ＩＱＥ改善程度が向上する。ここでバッファー層３３は、凹凸構造２０を平坦化するように配置されてもよいが、バッファー層３３の成長速度は遅いため、ＬＥＤ用エピタキシャルウェハ３００の製造時間を短縮する観点から、バッファー層３３上に設けられる非ドープ第１半導体層３１により凹凸構造２０を平坦化することが好ましい。非ドープ第１半導体層３１が凹凸構造２０を平坦化するように設けられることにより、非ドープ第１半導体層３１の半導体としての性能を、ドープ第１半導体層３２、発光半導体層４０及び第２半導体層５０へ、と反映させることができるため、内部量子効率ＩＱＥが向上すると共に、クラックが低減する。なお、図２４において、バッファー層３３は凹凸構造２０の表面を覆うように配置されているが、凹凸構造２０の表面に部分的に設けることもできる。特に、凹凸構造２０の凹部底部に優先的にバッファー層３３を設けることができる。この場合、凹凸構造２０の凹部底部に対して優先的に核の付着を行うことができるため、続く、核成長性が良好となり、成長する半導体層同士の合体を良好に保つことができる。なお、本実施の形態に係るＬＥＤ用パタンウェハ（１）１０を使用する場合、良好に内部量子効率ＩＱＥを向上させることができるため、バッファー層３３は設けなくともよい。
　図２２から図２４に示したＬＥＤ用エピタキシャルウェハ１００、２００、３００は、ダブルヘテロ構造の半導体層を適用した例であるが、第１半導体層３０、発光半導体層４０及び第２半導体層５０の積層構造はこれに限定されるものではない。
　図２５は、図２２から図２４に示したＬＥＤ用エピタキシャルウェハより製造されるＬＥＤチップの例を示す断面概略図である。図２５に示すように、ＬＥＤチップ４００において、第２半導体層５０上に透明導電層６０を、透明導電層６０の表面にアノード電極７０を、そして第１半導体層３０表面にカソード電極８０を、それぞれ設けることができる。透明導電層６０、アノード電極７０及びカソード電極８０の配置は、ＬＥＤチップにより適宜最適化できるため限定されないが、一般的に、図２５に例示するように設けられる。
　更に、図２５に示すＬＥＤチップ４００においては、ＬＥＤ用パタンウェハ（１）１０と第１半導体層３０との間に凹凸構造２０が設けられているが、図２６に示すように、別の凹凸構造を更に設けることができる。図２６は、本実施の形態に係るＬＥＤチップの他の例を示す断面概略図である。図２６に示すように、別に設けられる凹凸構造としては、以下のものが挙げられる。
　・ＬＥＤ用パタンウェハ（１）１０の発光半導体層４０とは反対側の面上に設けられる凹凸構造６０１
　・第２半導体層５０と透明導電層６０との間に設けられる凹凸構造６０２
　・透明導電層６０表面に設けられる凹凸構造６０３
　・透明導電層６０とアノード電極７０との間に設けられる凹凸構造６０４
　・第１半導体層３０とカソード電極８０との間に設けられる凹凸構造６０５
　・アノード電極７０の表面に設けられる凹凸構造６０６
　・カソード電極８０の表面に設けられる凹凸構造６０７
　・第１半導体層３０、発光半導体層４０、第２半導体層５０及びＬＥＤ用パタンウェハ（１）１０の側面に設けられる凹凸構造６０８
　凹凸構造２０の他に、更に凹凸構造６０１～６０８の少なくともいずれか１つの凹凸構造を設けることにより、以下に説明する各凹凸構造６０１～６０８に応じた効果を発現することができる。
　凹凸構造６０１を設けることにより、光取り出し効率ＬＥＥが向上する。本実施の形態に係るＬＥＤチップにおいては、内部量子効率ＩＱＥが向上する。即ち、ＬＥＤチップ内部において効果的にフォトンを生み出すことができる。このため、本実施の形態に係るＬＥＤチップにおいては、凹凸構造６０１を設けることが好ましい。なお、凹凸構造６０１を設ける代わりに、ＬＥＤ用パタンウェハ（１）を例えばレーザリフトオフ法等により除去することでも、同様に光取り出し効率ＬＥＥが大きく向上する。
　凹凸構造６０２を設けることにより、光取り出し効率ＬＥＥを向上させることができるため、外部量子効率ＥＱＥが大きく改善する。更に、透明導電層６０における電子の拡散性が向上するため、ＬＥＤチップの大きさを大きくすることができる。
　凹凸構造６０３を設けることにより、光取り出し効率ＬＥＥを向上させることができる。本実施の形態に係るＬＥＤ用エピタキシャルウェハにおいては、内部量子効率ＩＱＥが向上する。即ち、ＬＥＤチップ内部において効果的にフォトンを生み出すことができる。このため、本実施の形態に係るＬＥＤチップにおいては、凹凸構造６０３を設けることが好ましい。
　凹凸構造６０４を設けることにより、透明導電層６０とアノード電極７０と、の接触面積を大きくすることができるため、アノード電極７０の剥離を抑制できる。更に、オーミック抵抗を減少させ、オーミックコンタクトを向上させることができるため、電子注入効率ＥＩＥを改善することができ、外部量子効率ＥＱＥを向上させることができる。本実施の形態に係るＬＥＤ用エピタキシャルウェハにおいては、内部量子効率ＩＱＥが向上する。即ち、ＬＥＤチップ内部において効果的にフォトンを生み出すことができる。このため、本実施の形態に係るＬＥＤチップにおいては、凹凸構造６０４を設けることが好ましい
　凹凸構造６０５を設けることにより、第１半導体層３０とカソード電極８０と、の接触面積が大きくなるため、カソード電極８０の剥離を抑制することができる。
　凹凸構造６０６を設けることにより、アノード電極７０に接続される配線の固定強度が向上するため剥離を抑制できる。
　凹凸構造６０７を設けることにより、カソード電極８０の表面に設けられる配線の固定強度が向上するため剥離を抑制できる。
　凹凸構造６０８を設けることにより、第１半導体層３０、発光半導体層４０、第２半導体層５０及びＬＥＤ用パタンウェハ（１）１０の側面より出光する発光光量を増加させることができるため、導波モードにて減衰消失する発光光割合を低減できる。このため、光取り出し効率ＬＥＥが向上し、外部量子効率ＥＱＥを大きくすることができる。
　以上説明したように、実施の形態に係るＬＥＤ用パタンウェハ（１）１０を使用することで、ＬＥＤ用エピタキシャルウェハの内部量子効率ＩＱＥを向上させると共に、ＬＥＤ用エピタキシャルウェハの反りを低減させることができる。このため、４インチφや６インチφといった大型のＬＥＤ用ウェハを使用した場合であっても、反りの少ないＬＥＤ用エピタキシャルウェハを製造し、不良率低くＬＥＤチップを製造することが出来る。特に、６インチ以上の径を有すＬＥＤ用パタンウェハ（１）を使用することで、ＬＥＤ用パタンウェハ（１）の厚みを薄くすることが可能となる。このため、環境適合性が向上すると共に、半導体層成膜時の熱制御性が改善されるため、ＬＥＤ用エピタキシャルウェハの半導体層の結晶性はより向上する。更に、既に説明したように、半導体層の厚みを薄くできるため、ＬＥＤ用エピタキシャルウェハの反りを効果的に抑制できる。更に、上記説明した凹凸構造６０１～６０８の少なくとも１つの凹凸構造を更に設けることで、凹凸構造６０１～６０８による効果を発現させることができる。特に、光取り出し効率ＬＥＥまでも改善し、高い外部量子効率を実現する観点から、凹凸構造６０１或いは凹凸構造６０３のいずれか一方を少なくとも設けると好ましい。また、電子注入効率ＥＩＥをも向上させる観点から、凹凸構造６０４を設けることが好ましい。
　また、上記図２２から図２４に例示されるＬＥＤ用エピタキシャルウェハ１００，２００，３００の、第２半導体層５０の露出する表面上に電極を形成し、該電極の露出する表面上に支持基材を配置した積層体から、ＬＥＤ用パタンウェハ（１）１０を除去してもよい。ＬＥＤ用パタンウェハ（１）１０の除去は、レーザ光を利用したリフトオフや、ＬＥＤ用パタンウェハ（１）１０の全溶解或いは部分溶解により達成できる。特に、ＬＥＤ用パタンウェハ（１）１０としてシリコンウェハを採用する場合、溶解に寄る除去が、凹凸構造が設けられた面（以下、凹凸構造面という）の精度の観点から好ましい。このようにＬＥＤ用パタンウェハ（１）１０を除去することにより、内部量子効率ＩＱＥの改善を維持した状態で、光取り出し効率ＬＥＥをより一層向上させることができる。これは、ＬＥＤ用パタンウェハ（１）１０と、第１半導体層３０、発光半導体層４０及び第２半導体層５０と、の屈折率の差が大きいことによる。ＬＥＤ用パタンウェハ（１）１０を除去することにより、第１半導体層３０を出光面としたＬＥＤエピタキシャルウェハをくみ上げることができる。
　続いて、ＬＥＤ用エピタキシャルウェハ１００、２００、３００を構成する要素の説明に用いる語句について説明する。なお、以下の説明は、ＬＥＤチップ４００，５００についても適用される。
＜凹凸構造の平均高さ（Ｈａｖｅ）＞
　凹凸構造２０の高さは、凹凸構造の凸部頂部と凹部底部との距離の相加平均値として与えられる。まず、ＬＥＤ用パタンウェハ（１）１０の凹凸構造２０面上に、ＬＥＤ用パタンウェハ（１）１０の主面と平行な５０μｍ×５０μｍ角の領域をとる。なお、ＬＥＤ用パタンウェハ（１）１０上に半導体層が成膜されたＬＥＤ用エピタキシャルウェハの場合は、半導体層を除去し、ＬＥＤ用パタンウェハ（１）１０の凹凸構造面を観察する。次に、該５０μｍ×５０μｍ角の領域を、互いに重ならない１０μｍ×１０μｍ角の領域にて２５分割する。次に、２５個存在する１０μｍ×１０μｍの領域から任意に５つの領域を選択する。ここでは、選択された１０μｍ×１０μｍ角の領域を領域Ａ、領域Ｂ、領域Ｃ、領域Ｄ及び領域Ｅとする。その後、領域Ａをより高倍率に観察し、少なくとも１００個の凸部が鮮明に観察されるまで拡大する。続いて、観察される凸部から任意に１０個の凸部を選び出し、それぞれの凸部の高さｈを求める。ここで、凸部の高さｈは、走査型電子顕微鏡観察に傾斜（Ｔｉｌｔ）を反映させた観察又は、原子間力顕微鏡観察より判断することができる。領域Ａより測定された１０個の凸部の相加平均高さをｈａとする。領域Ｂ、領域Ｃ、領域Ｄ及び領域Ｅについても、領域Ａと同様の操作を行い、ｈｂ、ｈｃ、ｈｄ及びｈｅを求める。凹凸構造２０の平均高さ（Ｈａｖｅ）は、（ｈａ＋ｈｂ＋ｈｃ＋ｈｄ＋ｈｅ）／５として与えられる。なお、上記説明は凹凸構造２０が独立した複数の凸部より構成される場合の説明であるが、凹凸構造２０が独立した複数の凹部より構成される場合は、上記説明の凸部を凹部と読み替えることで、凹凸構造２０の高さｈが定義される。また、ＬＥＤ用エピタキシャルウェハの場合は、以下に説明する半導体層の厚みに係る用語を先に算出し、その後、半導体層を除去し、凹凸構造２０の平均高さ（Ｈａｖｅ）を求めるものとする。即ち、以下に説明する半導体層の厚みに係る情報と、上記説明した凹凸構造２０の平均高さ（Ｈａｖｅ）と、は、同一サンプルの略同様の箇所にて測定されるものとする。また、既に説明した凹凸構造２０の平均間隔Ｐａｖｅ及び凹凸構造２０の凸部の底部の平均幅（平均径）φａｖｅは、凹凸構造の平均高さ（Ｈａｖｅ）を求めるのに使用したサンプルと同一サンプルであり、同じ測定箇所より求められる。
＜距離Ｈｂｕｎ＞
　ＬＥＤ用パタンウェハ（１）１０の発光半導体層４０側の表面と、第１半導体層３０の発光半導体層４０側の表面と、の距離を距離Ｈｂｕｎと定義する。ここで、ＬＥＤ用パタンウェハ（１）１０の発光半導体層４０側の表面とは、凹凸構造２０の平均凹部底部位置として定義する。また、第１半導体層３０の発光半導体層４０側の表面は、平均面として定義する。平均は相加平均であり、平均点数は１０点とする。即ち、距離Ｈｂｕｎは、凹凸構造２０の平均凹部底部位置を基準とした時の第１半導体層３０の平均厚みである。なお、上記相加平均は、ＬＥＤ用エピタキシャルウェハの断面を観察し算出する。観察方法としては、透過型電子顕微鏡観察又は走査型電子顕微鏡観察を採用できる。また、観察範囲は、これらの観察において５個以上２０個以下の凸部（又は凹部）が明瞭に観察できる範囲とする。
＜距離Ｈｂｕ＞
　ＬＥＤ用パタンウェハ（１）１０の発光半導体層４０側の表面と、非ドープ第１半導体層３１の発光半導体層４０側の表面と、の距離を距離Ｈｂｕと定義する。ここで、ＬＥＤ用パタンウェハ（１）１０の発光半導体層４０側の表面とは、凹凸構造２０の平均凹部底部位置として定義する。また、非ドープ第１半導体層３１の発光半導体層４０側の表面は、平均面として定義する。平均は相加平均であり、平均点数は１０点とする。即ち、距離Ｈｂｕは、凹凸構造２０の平均凹部底部位置を基準とした時の非ドープ第１半導体層３１の平均厚みである。なお、上記相加平均は、ＬＥＤ用エピタキシャルウェハの断面を観察し算出する。観察方法としては、透過型電子顕微鏡観察又は走査型電子顕微鏡観察を採用できる。また、観察範囲は、これらの観察において５個以上２０個以下の凸部（又は凹部）が明瞭に観察できる範囲とする。
　続いて、ＬＥＤ用エピタキシャルウェハ１００（２００、３００、及びＬＥＤチップ４００、６００を含む。以下同様）を構成する各要素について詳細に説明する。
＜距離Ｈｂｕｎと平均高さ（Ｈａｖｅ）との比率（Ｈｂｕｎ／Ｈａｖｅ）＞
　距離Ｈｂｕｎと平均高さ（Ｈａｖｅ）との比率（Ｈｂｕｎ／Ｈａｖｅ）は２≦Ｈｂｕｎ／Ｈａｖｅ≦３００を満たす。
　比率（Ｈｂｕｎ／Ｈａｖｅ）は、凹凸構造２０の平均高さ（Ｈａｖｅ）と第１半導体層３０の平均厚みＨｂｕｎと、の比率を意味しており、比率（Ｈｂｕｎ／Ｈａｖｅ）が大きい程、第１半導体層３０の平均厚みＨｂｕｎが大きくなる。比率（Ｈｂｕｎ／Ｈａｖｅ）が２以上であることにより、凹凸構造２０による内部量子効率ＩＱＥ改善の効果を発現することができるため好ましい。比率（Ｈｂｕｎ／Ｈａｖｅ）が２以上であることにより、クラックの抑制された第１半導体層３０による凹凸構造Ａの平坦化程度が向上する。これにより、効果的に、第１半導体層３０上に設けられる発光半導体層４０及び第２半導体層５０の成膜精度を向上させることが可能となる。このため、転位の少ない第１半導体層３０の半導体としての性能を、発光半導体層４０及び第２半導体層５０へと、クラックを抑制した状態にて反映させることが可能となり、クラックが抑制され、且つ、内部量子効率ＩＱＥの高いＬＥＤ用エピタキシャルウェハを得ることができる。さらに、比率（Ｈｂｕｎ／Ｈａｖｅ）が３．５以上であることで、第１半導体層３０の表面の平坦性が良好となり、これに伴い、発光半導体層４０の膜厚均等性が向上することから、発光波長の面内均等性が向上する。これらの効果をより発揮する観点から、５．５以上であることがより好ましく、８．０以上であることが最も好ましい。特に、比率（Ｈｂｕｎ／Ｈａｖｅ）が１０以上であれば、凹凸構造２０の凸部頂部の第１半導体層３０の表面への影響をより小さくできることから、第１半導体層３０の発光半導体層４０側表面の平坦性をより良好にすることができる。即ち、内部量子効率ＩＱＥ向上の効果が大きくなる。同様の観点から、比率（Ｈｂｕｎ／Ｈａｖｅ）は、１２以上であることが好ましく、１４以上であることがより好ましく、１６以上であることが最も好ましい。更に、第１半導体層３０の、凹凸構造２０の平均凸部頂部位置と発光半導体層４０と、の間において、転位の衝突確率を増加させ、内部量子効率ＩＱＥをより高める観点から比率（Ｈｂｕｎ／Ｈａｖｅ）は２０以上がより好ましく、２５以上が最も好ましい。一方で、比率（Ｈｂｕｎ／Ｈａｖｅ）が３００以下であることにより、ＬＥＤ用エピタキシャルウェハ１００の反りを抑制することができるため、チップ化効率を向上させることができる。
　半導体層を成膜した後の反りに関する指標は一般的にＢＯＷとして知られる。ＢＯＷは、ＬＥＤ用パタンウェハ（１）１０の厚みに反比例すると共に、ＬＥＤ用パタンウェハ（１）１０の大きさ（直径）及び半導体層の厚みの二乗に比例する。ＢＯＷが大きい程、ＬＥＤチップの製造は困難となり、ＬＥＤチップを製造する際のフォトリソグラフィ工程を考えると、ＢＯＷは１．５以下であることが好ましいとされる。ここで、ＢＯＷを小さくすることを考えれば、ＬＥＤ用パタンウェハ（１）１０の厚みを大きくし、半導体層の厚みを薄くし、且つＬＥＤ用パタンウェハ（１）１０の大きさを小さくすればよい。しかしながら、ＬＥＤ用パタンウェハ（１）１０の厚みを厚くする場合、ＬＥＤチップの製造コストが大きく嵩むと共に、半導体層を成膜する際のＬＥＤ用パタンウェハ（１）１０の熱挙動が変化することから、半導体層の成膜性が低下し、内部量子効率ＩＱＥが低下することがある。また、ＬＥＤ用パタンウェハ（１）１０の大きさを小さくすることは、ＬＥＤチップの収率を大きく低下させる要因になる。即ち、半導体層の厚みを薄くすることでＢＯＷを抑制できれば、その効果は大きいことがわかる。ここで、凹凸構造Ａを使用することで、半導体層の成膜性が向上することを既に説明した。即ち、凹凸構造Ａを具備するＬＥＤ用パタンウェハ（１）１０を使用することで、半導体層の厚みを薄くした場合であっても、転位を効果的に低減し、且つクラックを抑制することができるため、反りを低減できる。この観点から、比率（Ｈｂｕｎ／Ｈａｖｅ）は２００以下であることが好ましく、１５０以下であることがより好ましい。更に、半導体層の成膜時間を短くし、半導体層の使用量を低下させて、環境適合性を図る観点から、比率（Ｈｂｕｎ／Ｈａｖｅ）は１００以下であることがより好ましく、５０以下であることが最も好ましい。以上から、比率（Ｈｂｕｎ／Ｈａｖｅ）が所定の範囲を満たすことで、クラックの抑制された内部量子効率ＩＱＥの高い半導体層を成膜できると共に、半導体層を成膜したＬＥＤ用パタンウェハ（１）１０の反りを抑制できるために、高効率なＬＥＤチップを生産効率高く製造できる。
＜距離Ｈｂｕと平均高さ（Ｈａｖｅ）との比率（Ｈｂｕ／Ｈａｖｅ）＞
　距離Ｈｂｕと平均高さ（Ｈａｖｅ）と、の比率（Ｈｂｕ／Ｈａｖｅ）は１．５≦Ｈｂｕ／Ｈａｖｅ≦２００を満たす。
　比率（Ｈｂｕ／Ｈａｖｅ）は、凹凸構造２０の平均高さ（Ｈａｖｅ）と、非ドープ第１半導体層３１の平均厚みＨｂｕと、の比率を意味しており、比率（Ｈｂｕ／Ｈａｖｅ）が大きい程、非ドープ第１半導体層３１の平均厚みＨｂｕが大きくなる。比率（Ｈｂｕ／Ｈａｖｅ）が１．５以上であることにより、非ドープ第１半導体層３１による凹凸構造Ａの平坦化程度がクラックを抑制した状態にて向上する。これにより、効果的に、非ドープ第１半導体層３１上に設けられるドープ第１半導体層３２、発光半導体層４０及び第２半導体層５０の成膜精度を向上させることが可能となる。このため、転位の少ない非ドープ第１半導体層３１の結晶性を、ドープ第１半導体層３２、発光半導体層４０及び第２半導体層５０へと、クラックを抑制した状態にて反映させることが可能となり、クラックが抑制され、且つ内部量子効率ＩＱＥの高いＬＥＤ用エピタキシャルウェハを生産時間を短縮しながら得ることができる。更に、比率（Ｈｂｕ／Ｈａｖｅ）が２．５以上であることで、非ドープ第１半導体層３１による凹凸構造２０の平坦化がより良好となり、これに伴い発光半導体層４０の膜厚均等性が改善し、発光波長の面内均等性が良好となる。これらの効果をより発揮する観点から、３．５以上であることが最も好ましい。特に、比率（Ｈｂｕ／Ｈａｖｅ）が４以上であれば、凹凸構造２０の凸部頂部の非ドープ第１半導体層３１の表面への影響をより小さくできることから、ドープ第１半導体層３２の発光半導体層４０側表面の平坦性をより良好にすることができる。即ち、内部量子効率ＩＱＥ向上及びクラック抑制の効果が大きくなる。同様の観点から、比率（Ｈｂｕ／Ｈａｖｅ）は、５以上であることが好ましく、８以上であることがより好ましく、１０以上であることが最も好ましい。更に、非ドープ第１半導体層３１の内部において、転位の衝突確率を増加させ、内部量子効率ＩＱＥをより高める観点から比率（Ｈｂｕ／Ｈａｖｅ）は１２以上がより好ましく、１５以上が最も好ましい。一方で、比率（Ｈｂｕ／Ｈａｖｅ）が２００以下であることにより、ＬＥＤ用エピタキシャルウェハ１００の反りを抑制することができる。これは、既に説明したＢＯＷの観点から決定できる。同様の観点から、比率（Ｈｂｕ／Ｈａｖｅ）は１００以下であることが好ましく、５０以下であることがより好ましい。更に、半導体層の使用量を低下すると共に、成膜時間を大きく短縮し、環境適合性を図る観点から、比率（Ｈｂｕ／Ｈａｖｅ）は３０以下であることが最も好ましい。以上から、比率（Ｈｂｕ／Ｈａｖｅ）が所定の範囲を満たすことで、クラックの抑制された内部量子効率ＩＱＥの高い半導体層を成膜できると共に、半導体層を成膜したＬＥＤ用パタンウェハ（１）１０の反りを抑制できるために、高効率なＬＥＤチップを生産効率高く製造できる。
＜凹凸構造２０＞
　本実施の形態に係るＬＥＤ用エピタキシャルウェハ１００の凹凸構造２０、即ち凹凸構造Ａは、＜＜ＬＥＤ用パタンウェハ（１）＞＞にて説明した通り、実質的にｎ回対称の規則性を有す凹凸構造であると共に、凸部頂部が曲率半径０超の角部より構成されれば特に限定されない。中でも、図８を参照し説明したＤｕｔｙと回転シフト角Θとの関係、及び図９を参照し説明した平均間隔ＰａｖｅとＤｕｔｙとの関係を満たすことで、クラック抑制効果と内部量子効率ＩＱＥの改善効果が大きくなる。更に、図１６を参照し説明した平均間隔ＰａｖｅとＤｕｔｙとの関係を満たすことで、光取り出し効率ＬＥＥをも同時に向上させることができる。以下、凹凸構造２０の更に、好ましい態様について説明する。
　凹凸構造２０は、複数の独立した凸部と連続した凹部より構成されるドット状構造、複数の独立した凹部と連続した凸部より構成されるホール状構造、或いは独立した凸部と独立した凹部と、を共に含むハイブリッド構造をとることができる。中でも、ドット状構造が最も好ましい。これは、ドット状構造であることにより、既に説明したように半導体層の核の付着、そして成長が良好となり、クラックの抑制効果と内部量子効率ＩＱＥ改善効果が大きくなるためである。ドット状構造、ホール状構造、或いはハイブリッド構造において、一つの凸部の底部の輪郭形状又は凹部の開口形状は、円状、楕円状、柵状、卍状、ｎ角形（ｎ≧３）、角部の曲率半径が０超の角部を有すｎ角形（ｎ≧３）等を採用できる。中でも、円状、楕円状、柵状、角部の曲率半径が０超の角部を有す３角形であると、成長する半導体層に対して凹凸構造２０より加えられる応力を低減できることから、クラック抑制の効果が大きくなる。特に、円状が最も好ましい。なお、円状は実質的な円状であり、多少の歪は考慮される。
　凹凸構造２０の平均間隔Ｐａｖｅは、既に説明したように５０ｎｍ≦Ｐａｖｅ≦１５００ｎｍを満たすことで、クラックが抑制され、且つ内部量子効率ＩＱＥの高い半導体層を成膜できる。更に、ＬＥＤ用エピタキシャルウェハ、としてみた場合、平均間隔Ｐａｖｅが１５００ｎｍ以下であることにより、上記説明した比率（Ｈｂｕｎ／Ｈａｖｅ）或いは比率（Ｈｂｕ／Ｈａｖｅ）の効果を好適に発現させることができる。これは、凹凸構造２０から見た半導体層が大きくなるため、既に説明した原理に基づく比率（Ｈｂｕｎ／Ｈａｖｅ）或いは比率（Ｈｂｕ／Ｈａｖｅ）の効果が、凹凸構造２０により乱されることのないためである。よって、内部量子効率ＩＱＥ及びクラックを同時に改善できる。同様の原理から、１２００ｎｍ以下であることが好ましく、１０００ｎｍ以下であることがより好ましく、９５０ｎｍ以下であることが最も好ましい。なお、下限値については既に説明した通りである。
＜凸部の形状＞
　凹凸構造２０を構成する凸部の形状は、既に説明したように半導体層の核の付着、成長、そして成長する半導体層の合体の観点から、凸部底部の径が凸部頂部の径よりも大きい構造であることが好ましく、凸部頂部と凹部底部と、を繋ぐ凸部側面部は２段階以上の傾斜角度を有すことがより好ましく、傾斜が変わる点の曲率半径は０超であり、曲面を形成していることが最も好ましい。特に、ＬＥＤ用エピタキシャルウェハとして考えた場合、凸部の形状を表すパラメータであるアスペクト比、即ち比率（Ｈａｖｅ／φａｖｅ）は、０．１以上５．０以下であることが好ましい。まず、０．１以上であることにより発光半導体層より発生したフォトンから見た凸部の体積が大きくなることから、光取り出し効率ＬＥＥを向上させることができる。特に、アスペクト比が０．３以上であれば、発光光に対する光回折のモード数を増加させ散乱性を強くできるため好ましい。同様の観点から、アスペクト比は０．５以上であることがより好ましく、０．６以上であることが最も好ましい。一方で、アスペクト比が５．０以下であることにより、凸部側面の傾斜角度をなだらかにすることができる。これにより、ＬＥＤチップを得る際に発生するパーティクルを抑制できると考えられる。同様の効果と半導体層の成膜性、特にクラックを抑制する観点から、アスペクト比は３．０以下であることが好ましく、２．０以下であることがより好ましく、１．１以下であることが最も好ましい。
＜凹部の底部＞
　既に説明したように、半導体層の核の付着、成長、そして成長する半導体層の合体の観点から、凹部底部には平坦面があることが好ましい。特に、ＬＥＤ用エピタキシャルウェハとしてみた場合、凹凸構造２０の凹部底部の有す平坦面（以下、「平坦面Ｂ」と呼ぶ）と、第１半導体層３０の安定成長面に対してほぼ平行な面（以下、「平行安定成長面」と呼ぶ）と、が平行であることが好ましい。この場合、凹凸構造２０の凹部近傍における第１半導体層３０の成長性が良好になると共に、成長する半導体層同士の合体に基づく転位低減が大きくなり、第１半導体層３０内の転位を効果的に凹凸構造２０に応じ分散化することができるため、内部量子効率ＩＱＥが向上する。安定成長面とは、成長させる材料において成長速度の最も遅い面のことをさす。一般的には、安定成長面は成長の途中にファセット面として現れることが知られている。例えば、窒化ガリウム系化合物半導体の場合、Ｍ面に代表されるＡ軸に平行な平面が安定成長面となる。ＧａＮ系半導体層の安定成長面は、六方晶結晶のＭ面（１－１００）、（０１－１０）、（－１０１０）であり、Ａ軸に平行な平面の一つである。なお、成長条件によっては、ＧａＮ系半導体のＭ面以外の平面であるＡ軸を含む他の平面が安定成長面になる場合もある。
＜バッファー層＞
　バッファー層３３の材質としては、ＡｌＧａＮ構造、ＡｌＮ構造、ＡｌＩｎＮ構造、ＩｎＧａＮ／ＧａＮ超格子構造、ＩｎＧａＮ／ＧａＮ積層構造、或いはＡｌＩｎＧａＮ／ＩｎＧａＮ／ＧａＮ積層構造等を採用することができる。また、バッファー層の成膜については、成膜温度を３５０℃～６００℃の範囲にできる。これにより、狭い凹部底部からの成膜についても、均等性を向上させることができる。これらのバッファー層３３を使用することにより、ＬＥＤ用ウェハと第１半導体層３０と、の格子定数の差を効果的に減らすことが可能となり、第１半導体層３０の成膜性及び結晶性を改善できる。また、バッファー層３３の膜厚は、凹凸構造２０の平均高さ（Ｈａｖｅ）に対して、１／５以下であることが望ましい。これは、ＲＡＭＰ過程におけるバッファー層３３の再拡散と再結晶挙動に関し、凸部の側面部への核の付着を抑制する為である。この観点から、バッファー層３３の膜厚は、凹凸構造２０の平均高さ（Ｈａｖｅ）対して、１／１０以下がより好ましく、１／２０以下が最も好ましい。また、バッファー層３３は、ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣｈｅｍｉｃａｌＶａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法或いはスパッタリング法により成膜されることが好ましい。特に、バッファー層３３の均等性が向上する点から、スパッタリング法を採用することがより好ましい。
＜第１半導体層＞
　第１半導体層３０の材質は、以下に説明する非ドープ第１半導体層３１及びドープ第１半導体層３２より選択することができる。第１半導体層３０の膜厚（Ｈｂｕｎ）は、凹凸構造２０を、クラックを抑制し平坦化すると共に、第１半導体層３０内部の転位を低減し、発光半導体層４０及び第２半導体層５０へ、と半導体としての性能を反映させることで内部量子効率ＩＱＥを向上させる観点から、８００ｎｍ以上であると好ましい。特に、凹凸構造２０による転位低減の効果をより発揮する観点から、１５００ｎｍ以上であることが好ましく、２０００ｎｍ以上であることがより好ましい。更に、発光半導体層４０及び第２半導体層５０へ、と半導体としての性能を反映させ内部量子効率ＩＱＥを効果的に大きくする観点から、２５００ｎｍ以上であることが好ましく、３０００ｎｍ以上であることがより好ましく、４０００ｎｍ以上であることが最も好ましい。一方、上限値は反り及び環境適合性の観点から１０００００ｎｍ以下であると好ましく、７５００ｎｍ以下であることがより好ましく、６５００ｎｍ以下であることが最も好ましい。
　ドープ第１半導体層３２は、ＬＥＤの用途に適したｎ型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウム等の元素半導体、又は、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族、ＶＩ－ＶＩ族等の化合物半導体に、適宜、種々の元素をドープしたものを適用できる。特に、ｎ型ＧａＮ層であることが望ましい。ｎ型ＧａＮ層としては、例えば、ＮＨ３を３×１０-２～４．２×１０-２ｍｏｌ／ｍｉｎ、トリメチルガリウム（ＴＭＧａ）０．８×１０-４～１．８×１０-４ｍｏｌ／ｍｉｎ）及びＳｉに代表されるｎ型ドーパントを含むシランガスを５．８×１０-９～６．９×１０-９ｍｏｌ／ｍｉｎ供給し、形成することができる。ドープ第１半導体層３２の膜厚は、発光半導体層４０への電子注入性の観点から、８００ｎｍ以上であると好ましく、１５００ｎｍ以上であることがより好ましく、２０００ｎｍ以上であることが最も好ましい。一方、上限値は、反りを低減する観点から、５０００ｎｍ以下であることが好ましい。ドープ第１半導体層３２の使用量を低減すると共に、ＬＥＤ用エピタキシャルウェハ２００、３００の製造時間を短縮する観点から、４３００ｎｍ以下であることが好ましく、４０００ｎｍ以下であることがより好ましく、３５００ｎｍ以下であることが最も好ましい。
　非ドープ第１半導体層３１は、ドープ第１半導体層３２のｎ型半導体層としての性能に支障をきたさない範囲で適宜選択できる。例えば、シリコン、ゲルマニウム等の元素半導体、又は、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族、ＶＩ－ＶＩ族等の化合物半導体を適用できる。特に、アンドープ窒化物層であることが好ましい。アンドープ窒化物層としては、例えば、９００℃～１５００℃の成長温度で、バッファー層或いはＬＥＤ用ウェハの上に、ＮＨ３とＴＭＧａを供給することで成膜できる。非ドープ第１半導体層３１の膜厚（Ｈｂｕ）は、凹凸構造２０を平坦化する観点から、１０００ｎｍ以上であることが好ましい。特に、非ドープ第１半導体層３１の内部にて転位を効果的に低減する観点から１５００ｎｍ以上であることが好ましく、２０００ｎｍ以上であることがより好ましく、２５００ｎｍ以上であることが最も好ましい。一方上限値は、ＬＥＤ用エピタキシャルウェハ１００の反りを低減する観点から６０００ｎｍ以下であることが好ましい。特に、ＬＥＤ用エピタキシャルウェハ２００、３００の製造時間を短縮する観点から、５０００ｎｍ以下であることが好ましく、４０００ｎｍ以下であることがより好ましく、３５００ｎｍ以下であることが最も好ましい。
　なお、ＬＥＤ用パタンウェハ（１）１０の凹凸構造２０上に少なくとも非ドープ第１半導体層３１及びドープ第１半導体層３２が順次積層される場合、ドープ第１半導体層３２上に更に他の非ドープ半導体層（２）を設け、その上に発光半導体層４０を設けることもできる。この場合、他の非ドープ半導体層（２）としては、上記非ドープ第１半導体層３１にて説明した材料を使用することができる。他の非ドープ半導体層（２）の膜厚は、ＬＥＤ用エピタキシャルウェハ２００、３００の発光性の観点から、１０ｎｍ以上であることが好ましく、１００ｎｍ以上であることがより好ましく、２００ｎｍ以上であることが最も好ましい。一方上限値は、発光半導体層４０内における正孔と電子の再結合の観点から、５００ｎｍ以下であることが好ましく、４００ｎｍ以下であることがより好ましく、３５０ｎｍ以下であることが最も好ましい。
＜発光半導体層＞
　発光半導体層４０としては、半導体発光素子（例えば、ＬＥＤ）として発光特性を有するものであれば、特に限定されない。例えば、発光半導体層４０として、ＡｓＰ、ＧａＰ、ＡｌＧａＡｓ、ＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ、ＺｎＳｅ、ＡｌＨａＩｎＰ、ＺｎＯ等の半導体層を適用できる。また、発光半導体層には、適宜、特性に応じて種々の元素をドープしてもよい。発光半導体層４０は、単一または多重量子井戸構造の活性層である。例えば、６００℃～８５０℃の成長温度で、窒素をキャリアガスとして使い、ＮＨ３、ＴＭＧａ、及びトリメチルインジウム（ＴＭＩｎ）を供給し、ＩＮＧａＮ／ＧａＮからなる活性層を、１００Å～１２５０Åの厚さに成長させることができる。また、多重量子井戸構造の場合、１つの層を構成するＩｎＧａＮに関し、Ｉｎ元素濃度を変化させることもできる。また、発光半導体層４０と第２半導体層５０と、の間に電子ブロック層を設けることができる。電子ブロック層は、例えば、ｐ－ＡｌＧａＮにて構成される。
＜第２半導体層の材質＞
　第２半導体層５０としては、ＬＥＤの用途に適したｐ型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウム等の元素半導体、及び、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族、ＶＩ－ＶＩ族等の化合物半導体に、適宜、種々の元素をドープしたものを適用できる。例えば、ｐ型ＧａＮ層の場合、成長温度を９００℃以上に上昇させ、ＴＭＧａ及びＣＰ２Ｍｇを供給し、数百～数千Åの厚さに成膜することができる。
＜ＬＥＤ用パタンウェハ（１）の材質＞
　ＬＥＤ用パタンウェハ（１）１０の材質は、ＬＥＤ用パタンウェハ（１）として使用できるものであれば特に制限はない。サファイア、シリコンカーバイド（ＳｉＣ）、窒化シリコン（Ｓｉ３Ｎ４）、窒化ガリウム（ＧａＮ）、銅タングステン（Ｗ－Ｃｕ）、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン、ＧａＰ、又はＧａＡｓ等の基板を用いることができる。なかでも第１半導体層３０との格子マッチングの観点から、サファイア、ＧａＮ、ＧａＰ、ＧａＡｓ、シリコンカーバイド、シリコン、スピネル（例えば、ＭｇＡｌ２Ｏ４に代表される絶縁性基板）等を適用することが好ましい。更に、単体で用いてもよく、これらを用いたＬＥＤ用ウェハ上に別のウェハを設けたヘテロ構造のウェハとしてもよい。例えば、ＬＥＤ用ウェハに、Ｃ面（０００１）を主面とするサファイアウェハを用いることができる。この場合、ＧａＮ系半導体層の安定成長面であるＭ面は、サファイアウェハＡ面（１１－２０）、（１－２１０）、（－２１１０）に平行な面である。
　ＬＥＤ用パタンウェハ（１）１０の大きさは特に限定されるものではないが、例えば、２インチφ、４インチφ、６インチφ、及び８インチφが挙げられる。これらは、円盤状であっても、オリフラのついた形状であってもよい。ここで、凹凸構造Ａの効果を、半導体層の成膜現象からみて平均化し、良質なＬＥＤ用エピタキシャルウェハを製造する観点から、及び、上記説明した効果のうち、ＬＥＤ用エピタキシャルウェハの反りの低減の効果を良好に発揮する観点から、４インチφ或いは６インチφであることが好ましい。
　また、ＬＥＤ用パタンウェハ（１）１０は、少なくとも第１半導体層３０を積層した後の工程において除去してもよい。ＬＥＤ用パタンウェハ（１）１０を除去することにより、導波モードの乱し効果が大きくなるため、光取り出し効率ＬＥＥが大きく向上する。この場合、ＬＥＤの発光光の出光面は、発光半導体層４０からみて第１半導体層３０側であると好ましい。
＜透明導電層＞
　透明導電層６０は、第２半導体層５０上に設けられる。透明導電層６０としては、例えば、透過性酸化膜であって、ＩＴＯ（Ｉｎ２Ｏ３－ＳｎＯ２）、ＺｎＯ、ＲｕＯｘ、ＴｉＯｘ、ＩｒＯｘ、ＳｎＯｘ、ＡＺｎＯ（ＺｎＯ－Ａｌ２Ｏ３）、ＩＺｎＯ（Ｉｎ２Ｏ３－ＺｎＯ）、ＧＺＯ（ＺｎＯ－Ｇａ２Ｏ３）或いはＩｎｘＯｙのうち、少なくとも１つ以上で形成される。また、透明導電層６０は、真空蒸着法、スパッタリング法、或いはＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成することができる。
＜アノード電極＞
　アノード電極７０は、透明導電層６０上に設けられる。アノード電極７０としては、上述した透明導電層６０に記載の透過性酸化膜又は透明金属を使用できる。透過性酸化膜を採用した場合、アノード電極７０と透明導電層６０と、の界面を消失させることもできる。また、透明金属としては、Ｎｉ、Ｃｏ、Ｆｅ、Ｔｉ、Ｃｕ、Ｒｈ、Ａｕ、Ｒｕ、Ｗ、Ｚｒ、Ｍｏ、Ｔａ、Ｐｔ及びこれらの酸化物或いは窒化物からなる群から選択される少なくとも一種を含む合金又は多層膜が挙げられる。特に、Ｎｉの上にＡｕが積層された多層膜が接着力の点から好ましい。また、例えば、Ｎｉの上にＡｕが、当該Ａｕの上にＲｈＯが積層された多層膜を採用することもできる。
＜カソード電極＞
　カソード電極８０は、第２半導体層５０側から第１半導体層３０をエッチングして、露出した第１半導体層３０表面に形成される。例えば、金、銀、チタン或いはクロム等の金属や金属酸化物を使用できる。特に、金属多層膜が好ましい。
＜反射膜＞
　ＬＥＤ用パタンウェハ（１）１０の凹凸構造２０と、反対の面上に、反射膜を形成できる。反射膜を形成することにより、凹凸構造２０による光取り出し効率ＬＥＥをより大きくすることが可能となる。反射膜の反射率は、発光半導体層４０の発光波長にて８０％以上が好ましく、９０％以上がより好ましく、９１％以上が最も好ましい。例えば、誘電体多層膜を使用できる。誘電体多層膜とは、屈折率の異なる２以上の誘電体を交互に積層した多層膜である。例えば、ＺｒＯ２、ＡｌＮ、Ｎｂ２Ｏ３、或いはＴａ２Ｏ３とＳｉＯ２と、をペア数３～８で積層できる。
＜凹凸構造２０の作製方法＞
　以上、本実施の形態に係るＬＥＤ用エピタキシャルウェハ１００及びＬＥＤ用パタンウェハ（１）１０について説明した。次に、凹凸構造２０の作製方法について説明する。
　転写法、フォトリソグラフィ法、熱リソグラフィ法、電子線描画法、干渉露光法、ナノ粒子をマスクとしたリソグラフィ法、自己組織化構造をマスクとしたリソグラフィ法等により製造することができる。特に、ＬＥＤ用パタンウェハ（１）１０の凹凸構造２０の加工精度や加工速度の観点から、転写法を採用すると好ましい。
　本明細書における転写法とは、表面に微細パタンを具備したモールドの、微細パタンをＬＥＤ用ウェハ（凹凸構造２０を作製する前のＬＥＤ用パタンウェハ（１）１０）に転写する工程を含む方法として定義する。即ち、モールドの微細パタンとＬＥＤ用ウェハと、を転写材を介して貼合する工程と、モールドを剥離する工程と、を少なくとも含む方法である。この方法を採用することにより、容易に上記説明した回転シフト角Θを満たすことができる。より具体的に、転写法は２つに分類することができる。第１に、ＬＥＤ用ウェハに転写付与された転写材を永久剤として使用する場合である。この場合、ＬＥＤ用ウェハと凹凸構造２０を構成する材料は異なることとなる。また、凹凸構造２０は永久剤として残り、ＬＥＤ用エピタキシャルウェハ１００として使用されることを特徴とする。この場合、第１半導体層３０の成長性を担保するために、部分的にＬＥＤ用ウェハの表面が露出する方法を採用すると好ましい。即ち、ＬＥＤ用ウェハの表面に対し転写材が部分的に配置され、部分的に配置された転写材が第１半導体層３０の成長を阻害するマスクとして機能する状態である。ＬＥＤは、数万時間と長期に渡り使用することから、転写材を永久剤として使用する場合、転写材を構成する材料は、金属元素を含むと好ましい。特に、加水分解・重縮合反応を生じる金属アルコキシドや、金属アルコキシドの縮合体を原料に含むことにより、永久剤としての性能が向上するため好ましい。より好ましくは、蒸着やスパッタといった真空プロセスにより成膜されたＳｉＯ２に代表されるマスク材料を転写付与する方法である。更には、ＬＥＤ用ウェハ上に部分的に転写法によりマスクを形成し、続いて蒸着やスパッタによりＳｉＯ２に代表される無機物を成膜する。その後、転写法により作製したマスクを除去することで、無機物をＬＥＤ用ウェハ上にパターニングすることもできる。或いは、ＬＥＤ用ウェハの主面に対して無機物の層を予め成膜し、当該無機物の層を、転写法にて加工することでも得ることができる。上述したようなＬＥＤ用ウェハと凹凸構造２０と、の材質が異なる場合、凹凸構造２０としては、金属アルミニウム、アモルファス酸化アルミニウム、多結晶酸化アルミニウム、多結晶サファイア、珪素酸化物（ＳｉＯ２）、珪素窒化物（Ｓｉ３Ｎ４）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、金（Ａｕ）、或いはプラチナ（Ｐｔ）のうち、何れか１又は２以上の混合物を採用することが最も好ましい。これにより、上記説明した、回転シフト角Θの効果を余すことなく発揮することができる。
　第２に、ナノインプリントリソグラフィ法が挙げられる。ナノインプリントリソグラフィ法は、モールドの微細パタンをＬＥＤ用ウェハ上に転写する工程と、エッチングによりＬＥＤ用ウェハを加工するためのマスクを設ける工程と、ＬＥＤ用ウェハをエッチングする工程と、を含む方法である。例えば、転写材を１種類用いる場合、まずＬＥＤ用ウェハとモールドとを、転写材を介して貼合する。続いて、熱や光（ＵＶ）により転写材を硬化させ、モールドを剥離する。転写材から構成される凹凸構造に対して酸素アッシングに代表されるエッチングを行い、ＬＥＤ用ウェハを部分的に露出させる。その後、転写材をマスクとして、エッチングによりＬＥＤ用ウェハを加工する。この際の加工方法としては、ドライエッチング及びウェットエッチングを採用できる。ＬＥＤ用パタンウェハ（１）１０の凹凸構造２０の高さｈを高くしたい場合はドライエッチングが有用である。また、例えば転写材を２種類用いる場合、まずＬＥＤ用ウェハ上に第１転写材層を成膜する。続いて、第１転写材層とモールドとを、第２転写材を介して貼合する。その後、熱や光（ＵＶ）により転写材を硬化させ、モールドを剥離する。第２転写材から構成される凹凸構造に対して酸素アッシングに代表されるエッチングを行い、第１転写材を部分的に露出させる。続いて、第２転写材層をマスクとして、第１転写材層をドライエッチングによりエッチングする。その後、転写材をマスクとして、エッチングによりＬＥＤ用ウェハを加工する。この際の加工方法としては、ドライエッチング及びウェットエッチングを採用できる。凹凸構造２０の高さｈを高くしたい場合はドライエッチングが有用である。
　また、ナノインプリントリソグラフィ法として、以下に説明する残膜処理の不要なナノ加工シート法を採用することもできる。モールドの凹凸構造面上に、希釈したマスク層（２）材料を塗工し、溶剤を除去する。本操作により、モールドの凹部内部にマスク層（２）を配置できる。モールドの凹部内部にマスク層（２）を内包したモールドの、凹凸構造上に希釈したマスク層（１）材料を塗工し、溶剤を除去する。本操作により、モールドの凹部内部にマスク層（２）が充填され、凹凸構造及びマスク層（２）を充填且つ平坦化するようにマスク層（１）を成膜することができる。これにより、ナノ加工シートが製造される。続いて、ナノ加工シートのマスク層（１）をＬＥＤ用ウェハにラミネーションする。続いて、ＵＶ光に代表されるエネルギー線を照射し、モールドを剥離する。得られたマスク層（２）／マスク層（１）／ＬＥＤ用ウェハに対し、マスク層（２）面側からドライエッチングを行い、ＬＥＤ用ウェハを部分的に露出させる。続いて、マスク層越しにエッチングを行うことで、ＬＥＤ用ウェハを加工し、ＬＥＤ用パタンウェハ（１）１０を製造できる。特に、ナノ加工シート法を採用することで、凹凸構造の配列方向を、当該シートを貼り合わせる方向にて制御することができる。例えば、ナノ加工シートを繰り出し、巻き取る装置にセットする。次に、ＬＥＤ用ウェハをロードする。この時の、ＬＥＤ用ウェハのオリフラの位置を検知し、制御する。そして、ロードしたＬＥＤ用ウェハにナノ加工シートを貼り合わせる。即ち、ナノ加工シートは、機械的に一定方向に貼り合わせられるが、貼り合わせる対象であるＬＥＤ用ウェハの方向が制御されることで、回転シフト角Θを容易に制御できる。この際の、回転シフト角Θの分解能は±１°であった。
　以上説明したように、転写法を採用することで、モールドの微細パタンをＬＥＤ用ウェハに反映させることができるため、良好なＬＥＤ用パタンウェハ（１）１０を得ることができる。
　ナノインプリントリソグラフィ法やナノ加工シート法に代表される転写法を適用することで、ＬＥＤ用ウェハの主面上に、凹凸構造２０を加工形成するためのマスク層を、転写形成することができる。ここで、当該マスク層を使用し、凹凸構造２０を製造する際の、ドライエッチング法について、説明する。特に、ＬＥＤ用ウェハ上に設けられるマスク層が、２層以上のマスク層の場合に有効となる。例えば、ＬＥＤ用ウェハの主面側から、有機レジスト／無機レジストの順番に積層され、当該有機レジスト及び無機レジストから構成される凹凸構造を表面に有するようなマスク層を使用する場合、以下に説明するドライエッチング法の効力が最大限に発現される。
　以下の説明においては、ＬＥＤ用ウェハの主面上に、ＬＥＤ用ウェハをドライエッチング加工し凹凸構造２０を形成する為に使用するマスク層が配置された積層体のことを、エッチング被加工材と称す。このエッチング被加工材は、ＬＥＤ用ウェハ上に、パタン幅が５μｍ以下でアスペクト比０．１～５．０のパタンを有するマスク層を備えたエッチング被加工材であり、エッチング加工時に使用する載置部材上にエッチング被加工材が載置された際の全体の熱抵抗値が６．７９×１０－３（ｍ２・Ｋ／Ｗ）以下であることが好ましい。熱抵抗値は、部材の厚さを、部材を構成する材料の熱伝導率λで除した値である。
　この構成により、エッチング加工時に発生する熱によるマスク層に対するエッチングダメージが低減され、エッチングにより所望の凹凸構造２０を有するＬＥＤ用パタンウェハ（１）を製造することができる。また、このエッチング被加工材の構成要素である載置部材を搬送部材として使用することにより、ドライエッチング工程においてスループットを向上させることができる。
　エッチング被加工材は、載置部材の載置領域上に載置する。また、載置部材の載置領域上に直接エッチング被加工材を載置しても、伝熱シートのような他の部材を介してエッチング被加工材を載置しても良い。いずれにしても、全体の熱抵抗値が６．７９×１０－３（ｍ２・Ｋ／Ｗ）以下であることが重要である。ここで、全体の熱抵抗値とは、載置部材の載置領域上にエッチング被加工材を伝熱シートを介し配置した場合を例にとると、載置領域における載置部材の熱抵抗値、エッチング被加工材の熱抵抗値、及び載置領域における伝熱シートの熱抵抗値と、の和である。なお、伝熱シートは他の部材として読み替えることができる。また、伝熱シートに代表される他の部材を使用しない場合は、伝熱シートの熱抵抗値を０にすればよい。
　熱抵抗値は、部材の厚さを、部材を構成する材料の熱伝導率λで除した値である。すなわち、熱抵抗値Ｒ（ｍ２・Ｋ／Ｗ）は、部材の厚さｄ（ｍ）／部材の熱伝導率λ（Ｗ／ｍ・Ｋ）で計算される値である。全体の熱抵抗値がＲ≦６．７９×１０－３（ｍ２・Ｋ／Ｗ）となるようにエッチング被加工材を構成する部材や層の材料や厚さ、載置部材を構成する材料や厚さを調整する。換言すれば、全体の熱抵抗値Ｒの範囲を満たすような条件を適用して、ドライエッチングを行うことで、精度高くＬＥＤ用パタンウェハ（１）を製造することができる。全体の熱抵抗値は、Ｒ≦３．０４×１０－３（ｍ２・Ｋ／Ｗ）以下であることがより好ましく、Ｒ≦１．２１×１０－３（ｍ２・Ｋ／Ｗ）以下であることがさらに好ましい。なお、全体の熱抵抗値Ｒの下限は０≦Ｒであることが好ましい。なお、熱抵抗値については、レーザーフラッシュ法により簡便に測定できる。
　載置部材の厚さｄに関して、熱抵抗値の観点からは下限は無いが、載置部材の厚さｄが小さすぎると、載置部材の搬送時等に破損してしまう可能性があるため、耐久性をもつような範囲、例えば０．００１ｍ以上を採用することが好ましい。また、熱抵抗値の観点から考えられる厚さｄには上限値があるが、同時に搬送時の作業性やコスト面の観点から載置部材の厚さｄは０．０５ｍ以下が好ましい。
　載置部材は、エッチング被加工材を載置する部材であり、エッチング被加工材を固定又は搬送するための搬送トレーとして使用することができる。載置部材を用いることにより、ドライエッチング装置の真空反応槽にエッチング被加工材を搬送する際にエッチング被加工材の位置ずれを低減することができ、また、複数のエッチング被加工材を同時に搬送することができるためスループットが高くなる。載置部材を構成する材料としては、例えばシリコン（Ｓｉ）、アルミニウム（Ａｌ）、ステンレス等の金属材料、石英（ＳｉＯ２）、炭化シリコン（ＳｉＣ）、窒化シリコン（ＳｉＮ）、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ジルコニア酸化物（ＺｒＯ２）、イットリア酸化物（Ｙ２Ｏ３）等のセラミックス、アルマイトで被覆したシリコンやアルミニウム、表面にセラミックスを溶射したシリコンやアルミニウム、樹脂材料で被覆したシリコンやアルミニウム等の金属材料が挙げられる。これら材料については、上記全体の熱抵抗値Ｒの条件を満たせば特に限定されないが、ドライエッチングガスに対して、堆積性の高い反応物が発生しないような材料を選ぶことが好ましい。より好ましい例を挙げると、シリコン（Ｓｉ）、石英（ＳｉＯ２）やアルミニウム（Ａｌ）は載置部材の入手性及び加工性が高い点、炭化シリコン（ＳｉＣ）、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ジルコニア酸化物（ＺｒＯ２）、イットリア酸化物（Ｙ２Ｏ３）や、これらのうちいずれか１種以上で被覆された無機部材は特に堆積性の高い反応物が発生しづらい点で好ましい。なお、ここで使用される無機部材とは、具体的には、例えば、シリコン（Ｓｉ）やアルミニウムのような加工性が高い金属材料である。このような無機部材に、炭化シリコン（ＳｉＣ）等の堆積性の高い反応物が発生しないような材料を被覆することで、加工容易性及びドライエッチングへの対応性を両立することができる。また、この場合、窒化アルミニウム（ＡｌＮ）等は、被覆時に１００％が窒化アルミニウム（ＡｌＮ）になるわけではなく、一部がアルミナ（Ａｌ２Ｏ３）等になり、被覆層は混合物になることがある。したがって、「これらのうちいずれか１種以上で被覆された」の記載には、このように、ある材料で被覆しようとしたときに、他の材料が混在する場合が含まれることを意味している。
　載置部材の形状としては、上記全体の熱抵抗値Ｒの条件を満たせば特に制限しないが、例えば、薄板円形状や薄板角形状等が挙げられる。載置部材の表面は平坦である必要はなく、エッチング被加工材を収容するための凹部（ザグリ、ポケット）が形成されていても良い。また、載置部材は、単一の材料で構成されている必要はなく、二種類以上の材料で構成されていても良い。さらに、載置部材は、単一構造物で形成される必要は無く、土台部分とエッチング被加工材の一部を覆うことでエッチング被加工材を固定する蓋のような二種類以上の構造物を組み合わせて構成されても良い。
　上記説明した熱抵抗値Ｒの範囲を満たすドライエッチング処理により、エッチングダメージを低減できる。これにより、精度の高い凹凸構造Ａを有するＬＥＤ用パタンウェハ（１）を製造できる。ここで、マスク層としては、既に説明したように２層以上のマスク層が好ましく、これについては、ナノ加工シート法或いは２層以上レジストに対するナノインプリント法により容易に作製できる。特に、ナノ加工シートを使用することで、精度の高い２層以上のマスク層を形成できる。
　例えば、転写法を適用し、ＬＥＤ用ウェハの主面上に２層レジストを得る。例えば、ＬＥＤ用ウェハに近い側から、有機レジスト／無機レジストの順番に成膜され、少なくとも無機レジストが凹凸構造を形成しているとする。この場合、まず、ナノインプリント法の場合は、無機レジストに存在する残膜及び有機レジストを部分的に除去する必要があり、ナノ加工シート法の場合は、有機レジストのみを部分的に除去すればよい。この工程を残膜除去工程という。残膜除去工程においては、例えば、Ｏ２ガス、Ｈ２ガス、Ｘｅガス及びＡｒガスの少なくとも１種を含むガスによる、反応性エッチングを使用することが好ましい。例えば、エッチング圧力として０．１Ｐａ～５Ｐａであると、加工精度が向上する。特に、Ｏ２ガスのみ、或いはＯ２ガスにＡｒガスを５０体積％以下添加したガスを使用することで、加工精度が向上する。これにより、ＬＥＤ用ウェハ上に、アスペクト比の高い微細パタンマスクを形成できる。
　この微細パタンマスク形成工程においては、必ずしも載置部材を使用する必要はなく、前記全体の熱抵抗値Ｒの範囲となるように各部材の材料と形状を選択する必要もない。
　ＬＥＤ用パタンウェハ（１）の凹凸構造２０の加工精度を向上させるエッチング方法は、ＬＥＤ用ウェハ上に、パタン幅５μｍ以下でアスペクト比０．１～５．０のパタンを有するマスク層を具備するエッチング被加工材を得、載置部材上にエッチング被加工材を載置し、全体の熱抵抗値Ｒが６．７９×１０－３（ｍ２・Ｋ／Ｗ）以下である状態で、マスク層をマスクとしてＬＥＤ用ウェハ用をエッチングする。これにより、微細パタンマスクに対するエッチングダメージが抑制されるため、エッチング過程における、微細パタンマスクのエッチング均等性が保たれ、ＬＥＤ用パタンウェハ（１）の凹凸構造２０の精度が向上する。
　ＬＥＤ用ウェハ用をエッチングするという観点から、塩素系ガスやフロン系ガスを用いたエッチングを行うことができる。ＬＥＤ用ウェハ用を反応性エッチングすることが容易なフロン系ガス（ＣｘＨｚＦｙ：ｘ＝１～４、ｙ＝１～８、ｚ＝０～３の範囲の整数）のうち、少なくとも１種を含む混合ガスを使用する。フロン系ガスとしては例えば、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ６、Ｃ４Ｆ８、ＣＨ２Ｆ２、ＣＨ３Ｆ等が挙げられる。さらに、ＬＥＤ用ウェハ用のエッチングレートを向上させるため、フロン系ガスにＡｒガス、Ｏ２ガス、及びＸｅガスを、ガス流量全体の５０％以下混合したガスを使用する。フロン系ガスでは反応性エッチングすることが難しいＬＥＤ用ウェハ用（難エッチング基材）や堆積性の高い反応物が発生してしまうＬＥＤ用ウェハ用をエッチングする場合は、反応性エッチングすることが可能な塩素系ガスのうち少なくとも１種を含む混合ガスを使用する。塩素系ガスとしては、例えば、Ｃｌ２、ＢＣｌ３、ＣＣｌ４、ＰＣｌ３、ＳｉＣｌ４、ＨＣｌ、ＣＣｌ２Ｆ２、ＣＣｌ３Ｆ等が挙げられる。さらに難エッチング基材のエッチングレートを向上させるため、塩素系ガスにＯ２ガス、Ａｒガス、又はＯ２ガスとＡｒガスとの混合ガスを添加してもよい。
　エッチング時の圧力は反応性エッチングに寄与するイオン入射エネルギーが大きくなり、ＬＥＤ用ウェハ用のエッチングレートが向上するため、０．１Ｐａ～２０Ｐａであることが好ましく、０．１Ｐａ～１０Ｐａであることがより好ましい。
　また、フロン系ガス（ＣｘＨｚＦｙ：ｘ＝１～４、ｙ＝１～８、ｚ＝０～３の範囲の整数）のＣとＦの比率（ｙ／ｘ）の異なるフロン系ガス２種を混合し、ＬＥＤ用ウェハ用のエッチング側壁を保護するフロロカーボン膜の堆積量を増減させることで、ＬＥＤ用ウェハ用に作製される微細パタンのテーパー形状の角度を作り分けることができる。ＬＥＤ用ウェハ用に対するマスクの形状を、ドライエッチングによりより精密に制御する場合、Ｆ／Ｃ≧３のフロンガスと、Ｆ／Ｃ＜３のフロンガスの流量の比率を、９５ｓｃｃｍ：５ｓｃｃｍ～６０ｓｃｃｍ：４０ｓｃｃｍとすることが好ましく、７０ｓｃｃｍ：３０ｓｃｃｍ～６０ｓｃｃｍ：４０ｓｃｃｍであると、より好ましい。ガスの総流量が変化した場合においても、上記の流量の比率は変わらない。
　また、フロン系ガス及びＡｒガスの混合ガスと、Ｏ２ガス又はＸｅガスと、の混合ガスは、反応性エッチング成分とイオン入射成分が適量である場合に、ＬＥＤ用ウェハ用のエッチングレートが向上するという観点から、ガス流量の比率９９ｓｃｃｍ：１ｓｃｃｍ～５０ｓｃｃｍ：５０ｓｃｃｍが好ましく、より好ましくは、９５ｓｃｃｍ：５ｓｃｃｍ～６０ｓｃｃｍ：４０ｓｃｃｍ、さらに好ましくは、９０ｓｃｃｍ：１０ｓｃｃｍ～７０ｓｃｃｍ：３０ｓｃｃｍである。また、塩素系ガス及びＡｒガスの混合ガスと、Ｏ２ガス又はＸｅガスと、の混合ガスは、反応性エッチング成分とイオン入射成分が適量である場合に、ＬＥＤ用ウェハ用のエッチングレートが向上するという観点から、ガス流量の比率９９ｓｃｃｍ：１ｓｃｃｍ～５０ｓｃｃｍ：５０ｓｃｃｍが好ましく、より好ましくは、９５ｓｃｃｍ：５ｓｃｃｍ～８０ｓｃｃｍ：２０ｓｃｃｍ、さらに好ましくは、９０ｓｃｃｍ：１０ｓｃｃｍ～７０ｓｃｃｍ：３０ｓｃｃｍである。ガスの総流量が変化した場合においても、上記の流量の比率は変わらない。
　また、塩素系ガスを用いたＬＥＤ用ウェハ用のエッチングにはＢＣｌ３ガスのみ、又はＢＣｌ３ガス及びＣｌ２ガスの混合ガスとＡｒガス又はＸｅガスとの混合ガスを用いることが好ましい。これらの混合ガスは、反応性エッチング成分とイオン入射成分が適量である場合に、ＬＥＤ用ウェハ用のエッチングレートが向上するという観点から、ガス流量の比率９９ｓｃｃｍ：１ｓｃｃｍ～５０ｓｃｃｍ：５０ｓｃｃｍが好ましく、９９ｓｃｃｍ：１ｓｃｃｍ～７０ｓｃｃｍ：３０ｓｃｃｍがより好ましく、９９ｓｃｃｍ：１ｓｃｃｍ～９０ｓｃｃｍ：１０ｓｃｃｍがさらに好ましい。ガスの総流量が変化した場合においても、上記の流量の比率は変わらない。
　プラズマエッチングとしては、容量結合型ＲＩＥ、誘導結合型ＲＩＥ、誘導結合型ＲＩＥ、又はイオン引き込み電圧を用いるＲＩＥを用いることができる。例えば、ＣＨＦ３ガスのみ、又はＣＦ４及びＣ４Ｆ８をガス流量の比率９０ｓｃｃｍ：１０ｓｃｃｍ～６０ｓｃｃｍ：４０ｓｃｃｍの間で混合したガスを用い、処理圧力を０．１～５Ｐａの範囲で設定し、かつ、容量結合型ＲＩＥ、又は、イオン引き込み電圧を用いるＲＩＥを用いる。また、例えば、塩素系ガスを用いる場合はＢＣｌ３ガスのみ、又はＢＣｌ３ガスとＣｌ２ガスもしくはＡｒガスとをガス流量の比率９５ｓｃｃｍ：５ｓｃｃｍ～８５ｓｃｃｍ：１５ｓｃｃｍの間で混合したガスを用い、処理圧力を０．１～１０Ｐａの範囲で設定し、かつ、容量結合型ＲＩＥ、誘導結合型ＲＩＥ、又は、イオン引き込み電圧を用いるＲＩＥを用いる。
　さらに、例えば、塩素系ガスを用いる場合はＢＣｌ３ガスのみ、又はＢＣｌ３ガスとＣｌ２ガスもしくはＡｒガスとをガス流量の比率９５ｓｃｃｍ：５ｓｃｃｍ～７０ｓｃｃｍ：３０ｓｃｃｍの間で混合したガスを用い、処理圧力を０．１Ｐａ～１０Ｐａの範囲で設定し、かつ、容量結合型ＲＩＥ、誘導結合型ＲＩＥ、又は、イオン引き込み電圧を用いるＲＩＥを用いる。また、エッチングに用いる混合ガスのガス総流量が変化した場合においても、上記の流量の比率は変わらない。
　このＬＥＤ用ウェハ用のドライエッチング工程においては、前記全体の熱抵抗値Ｒの範囲となるエッチング被加工材の状態で、ＬＥＤ用ウェハ用に対してエッチングを行う。このようにしてＬＥＤ用ウェハ用をドライエッチングすることにより、高いスループットを確保しながら、パタン幅は５μｍ以下であり、アスペクト比が０．１から５．０の範囲である微細パタンマスクをマスクとした場合でも、ドライエッチングダメージを低減して想定通りにＬＥＤ用ウェハ用に凹凸構造を形成することができる。
　微細パタンマスク形成工程とＬＥＤ用ウェハ用のドライエッチング工程は同装置で連続処理を行っても良い。この場合、微細パタンマスク形成工程においても載置部材を使用し、前記全体の熱抵抗値Ｒの範囲を満たすように各材料や形状を選択すればよい。
＜＜ＬＥＤ用エピタキシャルウェハの製造方法＞＞
　続いて、ＬＥＤ用エピタキシャルウェハ１００の製造方法について説明する。本実施の形態に係るＬＥＤ用エピタキシャルウェハ１００は、ＬＥＤ用パタンウェハ（１）１０の凹凸構造２０上に、上記説明した比率（Ｈｂｕｎ／Ｈａｖｅ）及び／又は比率（Ｈｂｕ／Ｈａｖｅ）を満たすように第１半導体層３０、発光半導体層４０及び第２半導体層５０を順次成膜することで製造することができる。特に、ＬＥＤ用パタンウェハ（１）１０を準備する工程と、ＬＥＤ用パタンウェハ（１）１０に対し光学測定を行う工程と、ＬＥＤ用パタンウェハ（１）１０を使用しＬＥＤ用エピタキシャルウェハ１００を製造する工程と、をこの順に含むと好ましい。この場合、ＬＥＤ用パタンウェハ（１）１０の精度を予め評価することができるため、内部量子効率ＩＱＥや光取り出し効率ＬＥＥの向上程度を事前に予測することが可能となる。光学測定としては、反射光をディテクトするものと透過光をディテクトするものの双方を採用できる。特に、汎用性の高い装置を転用できることから、透過光をディテクトする場合は、ヘーズ（ＨＡＺＥ）を測定することが好ましい。一方で、凹凸構造２０の精度をより正確に判断する観点から、反射光をディテクトする方式が好ましい。この場合、凹凸構造Ａの配列や大きさにより、正反射成分又は拡散反射成分のいずれを検知するかを適宜設定できる。正反射成分を利用することにより、凹凸構造２０の輪郭形状の精度を評価することが可能となり、拡散反射成分を利用することにより、凹凸構造２０の体積精度を評価することが可能となる。いずれを採用するかは、使用する凹凸構造２０と目的により適宜選択することができる。また、拡散反射成分と正反射成分との比率や、（拡散反射成分―正反射成分）、（拡散反射成分―正反射成分）／正反射成分、（拡散反射成分―正反射成分）／拡散反射成分等を使用することもできる。上記光学測定においては、光源の波長を、凹凸構造２０の平均間隔（Ｐａｖｅ）より大きくすることで、凹凸構造２０の不良を効果的に評価することもできる。
　以上説明したように、ＬＥＤ用パタンウェハ（１）を使用することで、回転シフト角Θ及び凸部頂部の形状の効果が発現されて、半導体層に対するクラックを良好に抑制できる。そして、内部量子効率ＩＱＥを効果的に改善できる。ここで、以下に説明するＬＥＤ用パタンウェハ（２）を使用することにより、上記説明した効果を維持しつつ、更に、光取り出し効率ＬＥＥをより改善することができる。ＬＥＤ用パタンウェハ（２）は、ＬＥＤ用パタンウェハ（１）に足して更に別の凹凸構造Ｌを設けることを特徴とする。この凹凸構造Ｌにより、強い光散乱性を付与し、光取り出し効率ＬＥＥをより向上させることが可能となる。
　ＬＥＤ用パタンウェハ（２）に関し、凹凸構造Ａは、ＬＥＤ用パタンウェハ（１）に記載の凹凸構造Ａに相当する。換言すれば、ＬＥＤ用パタンウェハ（１）に対して、更なる凹凸構造として凹凸構造Ｌを付加したものがＬＥＤ用パタンウェハ（２）である。このため、ＬＥＤ用パタンウェハ（１）に対する効果に加え、新たに付加した凹凸構造Ｌによる効果を発現することとなる。よって、クラックを効果的に抑制、半導体層の結晶品を大きく向上させること、内部量子効率ＩＱＥを向上させることに加え、光取り出し効率ＬＥＥを効果的に向上させることが可能となる。
　以下、ＬＥＤ用パタンウェハ（２）について、詳細に説明する。なお、既に説明したようにＬＥＤ用パタンウェハ（２）は、ＬＥＤ用パタンウェハ（１）に対して、更なる凹凸構造Ｌを付加したものである。よって、以下の説明においては、この付加した凹凸構造Ｌの説明を主とする。この為、ＬＥＤ用パタンウェハ（２）の他の構成要件や、ＬＥＤ用パタンウェハ（２）を使用したＬＥＤ用エピタキシャルウェハ、ＬＥＤ用パタンウェハ（２）を使用したＬＥＤチップ、及びＬＥＤ用パタンウェハ（２）の製造方法に対する詳細な説明は省略するが、これらについては、ＬＥＤ用パタンウェハ（１）のそれをそのまま適用可能とする。
　また、ＬＥＤ用パタンウェハ（１）の記載において説明した定義は、ＬＥＤ用パタンウェハ（２）においても適用される。
　本実施の形態に係るＬＥＤ用パタンウェハ（２）は、主面に、実質的にｎ回対称の配列を有する凹凸構造Ａと、前記凹凸構造Ａとは異なる、実質的にｍ回対称の配列を有する凹凸構造Ｌと、を具備し、前記凹凸構造Ａの少なくとも一部は、前記主面内におけるＬＥＤ用パタンウェハ（２）結晶軸方向に対する前記凹凸構造Ａの配列軸Ａの回転シフト角Θが、０°＜Θ≦（１８０／ｎ）°を満たすことを特徴とする。換言すれば、本実施の形態に係るＬＥＤ用パタンウェハ（２）は、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａのある面上に、凹凸構造Ａとは異なる、実質的にｍ回対称の配列を有する凹凸構造Ｌを更に具備することを特徴とする。
　この構成によれば、ＬＥＤ用パタンウェハ（２）を使用したＬＥＤ用エピタキシャルウェハの内部量子効率ＩＱＥを向上させると共に、ＬＥＤ用パタンウェハ（２）の凹凸構造を有する面（以下、凹凸構造面という）上に成膜される半導体層中のクラックを抑制できる。更に、ＬＥＤより効率よく発光した光をＬＥＤの外部へと取り出すことができる。換言すれば、ＬＥＤ用パタンウェハ（１）にて説明した効果を発現すると共に、更に凹凸構造Ｌによる光取り出し効率ＬＥＥの向上を実現できる。
　まず、ＬＥＤ用パタンウェハの凹凸構造Ａは、既に説明したＬＥＤ用パタンウェハ（１）の凹凸構造Ａであることから、同様の原理により、クラックを低減した半導体層を成膜することが可能となり、これにより高品位の半導体結晶を得ることができる。更に、ＬＥＤ用エピタキシャルウェハの内部量子効率ＩＱＥを改善できる。以下、凹凸構造Ａの効果という記載をするが、これは、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａによる効果と同様の効果、と読み替えることができる。
　本実施の形態に係るＬＥＤ用パタンウェハ（２）においては、前記凹凸構造Ｌは、第１の平均間隔（ＰＬ）を有する複数の凸部及び凹部で構成され、前記凹凸構造Ａは、前記凹凸構造Ｌを構成する前記凸部及び前記凹部の少なくとも一方の表面上に設けられ、第２の平均間隔（ＰＡ）を有する複数の凸部及び凹部で構成されると共に、前記第１の平均間隔（ＰＬ）と前記第２の平均間隔（ＰＡ）との比率（ＰＬ／ＰＡ）は、１超２０００以下であることが好ましい。ここで第２の平均間隔（ＰＡ）とは、ＬＥＤ用パタンウェハ（１）で説明した平均間隔（Ｐａｖｅ）を指す。
　この構成によれば、凹凸構造Ａの効果が、凹凸構造Ｌにより抑制されることを抑止しつつ、凹凸構造Ａと凹凸構造Ｌとの発光光から見た差を大きくすることができる。即ち、ＬＥＤ用パタンウェハ（１）の機能を効果的に発現させ、同時に、更に光取り出し効率ＬＥＥを向上させることができる。この光取り出し効率ＬＥＥは、凹凸構造Ｌによる、大きな光学的散乱性の付与による。
　本実施の形態に係るＬＥＤ用パタンウェハ（２）においては、前記凹凸構造Ｌを構成する複数の前記凸部は互いに離間していると共に、少なくとも前記凹凸構造Ｌを構成する複数の前記凹部の底部に前記凹凸構造Ａを構成する前記凸部又は前記凹部が設けられていることが好ましい。
　この構成によれば、特に、凹凸構造Ａの効果の発現が良好となる。凹凸構造Ｌの凹部に凹凸構造Ａが設けられることで、凹凸構造Ｌの凹部の底部から優先的に半導体層を成長させることができる。ここで、該凹部の底部には凹凸構造Ａが設けられていることから、既に説明した原理から、クラックの抑制と内部量子効率ＩＱＥの改善を効果的に実現できる。
　本実施の形態に係るＬＥＤ用パタンウェハ（２）においては、前記凹凸構造Ｌを構成する複数の前記凹部は互いに離間していると共に、少なくとも前記凹凸構造Ｌを構成する複数の前記凸部の頂部に前記凹凸構造Ａを構成する前記凸部又は前記凹部が設けられていることが好ましい。
　この構成によれば、特に光取り出し効率ＬＥＥを向上させることができる。平均間隔がより大きな凹凸構造Ｌの凸部の頂部に凹凸構造Ａが設けられることで、凹凸構造Ｌの凸部頂部より成長する半導体層に対して、クラック抑制の効果と内部量子効率ＩＱＥ改善の効果を発現できる。この場合、凹凸構造Ｌの凹部に半導体層の成膜されない空間を形成することが可能となる。この空間は半導体層から見て屈折率が非常に小さい。即ち、屈折率の差を大きくすることができるため、光学的散乱性が大きくなり、光取り出し効率ＬＥＥがより向上する。更に、ＬＥＤ用パタンウェハ（２）を除去することも容易となるため、ＬＥＤの種類によっては、レーザーリフトオフを好適に作用させることができる。
　本実施の形態に係るＬＥＤ用パタンウェハ（２）においては、前記凹凸構造Ａの、前記凹凸構造Ｌに対する被覆率が０％超１００％未満であることが好ましい。
　この構成により、被覆率が０％超であることにより、上述した凹凸構造Ａによる効果、即ち、クラックの抑制と内部量子効率ＩＱＥの改善を発揮できる。一方で、被覆率が１００％未満であることで、半導体層の核の付着と成長性を良好に保つことができる。このため、半導体層の成長性が良好となり、クラックを抑制し、内部量子効率ＩＱＥの高い半導体層を成膜することができる。
　本実施の形態に係るＬＥＤ用パタンウェハ（２）においては、前記凹凸構造Ａは、第１の平均間隔（ＰＡ）を有する複数の凸部及び凹部で構成され、前記凹凸構造Ｌは、前記凹凸構造Ａの表面上に前記凹凸構造Ａが一部露出するように互いに離間して設けられ、第２の平均間隔（ＰＬ）を有する複数の凸部で構成されると共に、前記第１の平均間隔（ＰＡ）と前記第２の平均間隔（ＰＬ）との比率（ＰＬ／ＰＡ）は、１超２０００以下であることが好ましい。ここで第１の平均間隔（ＰＡ）とは、ＬＥＤ用パタンウェハ（１）で説明した平均間隔（Ｐａｖｅ）を指す。
　この構成によれば、凹凸構造Ａの効果を発現すると共に、光取り出し効率ＬＥＥを向上させることができる。まず、ＬＥＤ用パタンウェハ（２）は、その表面に凹凸構造Ａを有すと共に、凹凸構造Ａは露出部を含むことから、既に説明した原理から、クラックが抑制され、内部量子効率ＩＱＥの高い半導体層を成膜可能となる。次に、凹凸構造Ａの表面上に、凹凸構造Ｌが設けられる。この凹凸構造Ｌは凹凸構造Ａに比べ、その平均間隔が大きい。よって、光学的散乱性が強くなる。即ち、クラックが抑制された半導体層を成膜できると共に、該半導体層の転位は低減されていることから、内部量子効率ＩＱＥが大きくなる。そして、高い内部量子効率ＩＱＥにより効果的に発光した光を、光学的散乱性によりＬＥＤの外部へと取り出すことが可能となる。
　本実施の形態に係るＬＥＤ用パタンウェハ（２）においては、前記凹凸構造Ａの平均間隔（ＰＡ）は、５０ｎｍ以上１５００ｎｍ以下であることが好ましい。ここで平均間隔（ＰＡ）とは、ＬＥＤ用パタンウェハ（１）で説明した平均間隔（Ｐａｖｅ）を指す。
　この構成によれば、ＬＥＤ用パタンウェハ（１）にて説明した原理より、凹凸構造Ａによる効果が、より向上する。
　本実施の形態に係るＬＥＤ用パタンウェハ（２）においては、前記凹凸構造Ａの凸部底部の平均幅（φａｖｅ）と前記平均間隔（ＰＡ）との比率であるＤｕｔｙ（φａｖｅ／ＰＡ）を用いたときに、前記回転シフト角Θは、ａｔａｎ（Ｄｕｔｙ／２）°≦Θ≦（１８０／ｎ）°の範囲を満たすことが好ましい。
　この構成によれば、ＬＥＤ用パタンウェハ（１）と同様の原理から、凹凸構造Ａの効果がより顕著になる。よって、内部量子効率ＩＱＥがより向上し、半導体層に生じるクラックが効果的に抑制される。
　以下の説明において、凹凸構造Ａ及び凹凸構造Ｌを同時に記載する場合、凹凸構造ＡＬという表現を使用する。本実施の形態に係るＬＥＤ用パタンウェハ（２）は、表面に凹凸構造ＡＬを具備する。凹凸構造ＡＬはＬＥＤ用ウェハの一主面を加工されたものであっても、ＬＥＤ用ウェハの一主面上に別途設けられたものであってもよい。即ち、ＬＥＤ用ウェハを構成する材料と凹凸構造Ａ及び／又は凹凸構造Ｌを構成する材料と、は同一であっても異なっていてもよい。ここで、凹凸構造Ａは実質的にｎ回対称の配列を有すものであり、既に説明した回転シフト角Θが所定の範囲を示すと共に、その凸部頂部の形状は曲率半径が０超の角部である。なお、凸部頂部の形状については、ＬＥＤ用パタンウェハ（１）にて既に説明した通り、大きさが１００ｎｍ以下のテーブルトップを含むこともできる。
　次に、凹凸構造Ａの配列と凹凸構造Ｌの配列と、の関係について説明する。既に説明したように、凹凸構造Ａは回転シフト角Θが所定範囲を満たすようにＬＥＤ用ウェハ上に設けられる。ここで、凹凸構造Ｌの配列軸ＬのＬＥＤ用パタンウェハに対する回転シフト角は特に限定されないが、以下の範囲を満たすことで、内部量子効率ＩＱＥとクラックの抑制効果をより向上させることができる。なお、以下の説明においては、凹凸構造Ａの配列軸Ａに対する回転シフト角ΘをΘＡと表記し、凹凸構造Ｌの配列軸Ｌに対する回転シフト角ΘをΘＬとして表記する。また、回転シフト角ΘＬは、回転シフト角ΘＡの定義説明における、凹凸構造Ａを凹凸構造Ｌと、配列軸Ａを配列軸Ｌと、それぞれ読み替えることで定義できる。
　回転シフト角ΘＬと回転シフト角ΘＡと、の差であるΔΘ（＝｜ΘＬ－ΘＡ｜）は、０°≦ΔΘ≦（１８０／ｎ）°の範囲を満たす。特に、０°≦ΔΘ≦ａｔａｎ（Ｄｕｔｙ／２）°を満たすことで、内部量子効率ＩＱＥとクラックの抑制の効果が一層大きくなる。なお、Ｄｕｔｙは、凹凸構造ＡのＤｕｔｙである。これは、凹凸構造Ａにより改善された半導体層の核の付着、成長、そして成長する半導体層の合体において、半導体層が成長する際の半導体層の作る面と凹凸構造Ｌの凸部の位置関係と、が適度になるためである。
　より具体的には、凹凸構造Ｌの配列軸Ｌと、半導体層の成長により形成されやすい面と、の作る角度が小さくなるため、成長する半導体層に対する凹凸構造Ｌより加わる応力を低減することができる。これにより、半導体層の成長性を良好に保つことができるため、成長する半導体層同士の合体が良好となり、転位が曲がり低減すると共に、クラックを抑制することができる。中でも、０°≦ΘＬ≦ａｔａｎ（Ｄｕｔｙ／２）°を満たすことで、前記効果が一層発揮されるため好ましい。特に、０°≦ΘＬ≦［ａｔａｎ（Ｄｕｔｙ／２）°］／２を満たすことで、成長する半導体層が通過する凹凸構造Ｌの凸部の密度が均等化するため、半導体層の成長の乱れを抑制することができるため好ましい。同様の効果から、最も好ましくは、０°≦ΘＬ≦［ａｔａｎ（Ｄｕｔｙ／２）°］／４を満たすことである。一方で、ａｔａｎ（Ｄｕｔｙ／２）°≦ΔΘ≦（１８０／ｎ）°を満たすことで、ＬＥＤをチップ化する際に生じるパーティクル量を減少させることができると考えられる。これは、この範囲を満たす場合、ＬＥＤをチップ化する際の割断方向から見た時の、凹凸構造Ｌの凸部の数が減少するためである。中でも、ａｔａｎ（Ｄｕｔｙ／２）°≦ΘＬ≦（１８０／ｎ）°を満たすことで、前記効果が一層発揮されるため好ましい。
　凹凸構造Ａは実質的にｎ回対称の配列を有し、既に説明した回転シフト角ΘＡを満たす。一方で、凹凸構造Ｌは実質的にｍ回対称の配列を有する。凹凸構造Ｌに対する回転シフト角ΘＬ及び、回転シフト角ΘＡと回転シフト角ΘＬと、の関係ΔΘは既に説明した通りである。また、凹凸構造Ａの回転対称次数ｎと凹凸構造Ｌの回転対称次数ｍと、は同一であっても異なっていてもよい。即ち、例えば、凹凸構造Ａの回転対称次数ｎと凹凸構造Ｌの回転対称次数と、の組み合わせを（ｎ、ｍ）と記載すれば、（６，６）、（６，４）、（６，２）、（４，６）、（４，４）、（４，２）、（２，６）、（２，４）又は（２，２）等が挙げられる。中でも、凹凸構造Ａの機能と凹凸構造Ｌの機能をより良好に発現する観点から、（６，６）、（４，６）、（２，６）、（６，２）、（４，２）又は（２，２）であることが好ましく、（６，６）、（４，６）又は（２，６）であることが最も好ましい。
（凹凸構造Ｌ）
　次に凹凸構造Ｌについて説明する。凹凸構造Ｌの主たる機能は光取り出し効率ＬＥＥの向上である。そのため、ＬＥＤの発光光に対して、効果的に光学的散乱性（光散乱或いは光回折）現象又は反射現象を生じる構造であることが好ましく、以下に説明する凹凸構造Ｌを採用することができる。
　凹凸構造Ｌの平均間隔ＰＬは、光学的散乱性（光回折又は光散乱）又は反射を効果的に発現させる観点から、凹凸構造Ａの平均間隔ＰＡよりも大きな範囲において、即ち、平均間隔ＰＬ＞平均間隔ＰＡを満たすと同時に、１０００ｎｍ以上１００μｍ以下であることが好ましい。特に、光回折性をより強く発現し、効果的に導波モードを乱し光取り出し効率ＬＥＥを向上させる観点から、平均間隔ＰＬは１２００ｎｍ以上であることが好ましく、１５００ｎｍ以上であることがより好ましく、２０００ｎｍ以上であることが最も好ましい。一方、上限値は凹凸構造Ｌの製造時間、半導体層の使用量の観点から５０μｍ以下であることが好ましく、２０μｍ以下であることがより好ましく、１０μｍ以下であることが最も好ましい。
　凹凸構造Ｌの凸部頂部の幅は、凹凸構造Ｌの材質によらず、後述する図２７Ａ及び図２７Ｂに示すように、凹凸構造Ｌの凸部７０３に凹凸構造Ａが設けられる場合であれば、特に限定されない。これは、凹凸構造ＬとＬＥＤ用ウェハ７０２との材質が異なる場合、ＬＥＤ用ウェハ７０２の露出する面より第１半導体層が成長するためである。一方、凹凸構造ＬとＬＥＤ用ウェハ７０２との材質が同じ場合、凹凸構造Ｌの凸部７０３の頂部より発生する転位を、凹凸構造Ａにより低減することが可能なためである。凹凸構造ＬとＬＥＤ用ウェハ７０２との材質が同じ場合、凹凸構造Ａの凹凸構造Ｌに対する配置によらず、内部量子効率ＩＱＥ及び光取り出し効率ＬＥＥを向上させる観点から、凹凸構造Ｌの凸部頂部の幅と凹凸構造Ｌの凹部開口部の幅と、の比率（凸部頂部の幅／凹部開口部の幅）は、小さい程好ましく、実質的に０であると最も好ましい。即ち、凹凸構造Ｌの凸部頂部も、凹凸構造Ａの凸部頂部同様に、曲率半径が０超の角部であることが最も好ましい。なお、ＬＥＤ用パタンウェハ（１）の検討結果から、曲率半径が０超の角部は、テーブルトップの大きさが１００ｎｍ以下の場合を含むと考えることができる。なお、該比率が０であるとは、凸部頂部の幅が０ｎｍであることを意味する。しかしながら、例えば、走査型電子顕微鏡により凸部頂部の幅を測定した場合であっても、０ｎｍは正確には計測できない。よって、ここでの凸部頂部の幅は測定分解能以下の場合全てを含むものとする。比率（凸部頂部の幅／凹部開口部の幅）が３以下であると、半導体層の成膜性を良好に保つことができる。これは、凹凸構造Ｌの凸部７０３の頂部より成長する半導体の量を低減できることによる。更に、該比率が１以下であることにより、光取り出し効率ＬＥＥを向上させることができる。これはＬＥＤ用パタンウェハ（２）７１０と半導体層により作られる凹凸構造Ｌの屈折率分布が、発光光からみて適切になるためである。上記説明した内部量子効率ＩＱＥ及び光取り出し効率ＬＥＥを共に大きく向上させる観点から、当該比率は、０．４以下が好ましく、０．２以下がより好ましく、０．１５以下がなお好ましい。
　また、凹凸構造ＬとＬＥＤ用ウェハ７０２との材質が同じ場合、凹凸構造Ｌの凹部７０４の底部が平坦面を有すると、内部量子効率ＩＱＥを向上させると共に、半導体成膜装置間の差を小さくできるため好ましい。内部量子効率ＩＱＥを向上させるためには、半導体層内部の転位を分散化し、局所的及び巨視的な転位密度を減少させる必要がある。ここで、これらの物理現象の初期条件は、半導体層をＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）、ＶＰＥ（Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）、或いはスパッタにより成膜する際の核生成及び核成長である。凹凸構造Ｌの凹部７０４の底部に平坦面を有すことで、凹凸構造Ｌの凹部の底部に対する核生成を好適に生じさせることが可能となるため、半導体層の成長が安定化する。結果、内部量子効率ＩＱＥをより大きくすることができる。
　一方、凹凸構造ＬとＬＥＤ用ウェハ７０２と、の材質が異なる場合、凹凸構造ＬはＬＥＤ用ウェハ７０２上に部分的に設けられる、即ちＬＥＤ用ウェハ７０２に露出する面があることで、第１半導体層の成長が実現する。よって、凹凸構造ＬとＬＥＤ用ウェハ７０２との材質が異なる場合の凹凸構造Ｌは、ＬＥＤ用ウェハ７０２上に設けられた複数の凸部と凸部の設けられない露出したＬＥＤ用ウェハ７０２より構成される。例えば、サファイア、ＳｉＣ、窒化物半導体、Ｓｉ又はスピネルをＬＥＤ用ウェハ７０２とした時に、金属アルミニウム、アモルファス酸化アルミニウム、多結晶酸化アルミニウム、多結晶サファイア、珪素酸化物（ＳｉＯ２）、珪素窒化物（Ｓｉ３Ｎ４）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、金（Ａｕ）、或いはプラチナ（Ｐｔ）のうち、何れか１又は２以上の混合物から構成される凸部７０３を設けることができる。
　凹凸構造Ｌの凸部底部の平均幅と平均間隔ＰＬとの比率（凸部底部の平均幅／ＰＬ）で表される凹凸構造ＬのＤｕｔｙは、光取り出し効率ＬＥＥを向上させる観点から、０．０３以上０．８３以下であると好ましい。０．０３以上であることにより、凹凸構造Ｌの凸部の体積が大きくなり、光学的散乱性が向上する。同様の効果から、該比率は０．１７以上であることがより好ましく、０．３３以上であることが最も好ましい。一方、０．８３以下であることにより、凹凸構造Ｌの凹部の底部の面積を大きくすることができるため、半導体層の核の付着、成長、そして成長する半導体層同士の合体を良好にすることができる。これにより、内部量子効率ＩＱＥを高めることができる。同様の効果から、当該比率は０．７３以下がより好ましく、０．６以下であることが最も好ましい。
　凹凸構造Ｌのアスペクト比、即ち、凹凸構造Ｌの平均高さ／凹凸構造Ｌの凸部底部の平均幅が０．１以上であることにより、凹凸構造Ｌによる光学的散乱性による光取り出し効率ＬＥＥを向上させることができる。特に、光回折のモード数を増加させる観点から、０．３以上が好ましく、０．５以上がより好ましく、０．８以上が最も好ましい。一方、半導体層に対するクラックやボイドを抑制する観点から、アスペクト比は５以下であることが好ましい。更に、凹凸構造Ｌを作製する時間を短くでき、且つ、半導体の使用量を低減することができるため２以下がより好ましく、１．５以下が最も好ましい。
　凹凸構造Ｌの凸部７０３の高さＨは、平均間隔ＰＬの２倍以下であると、凹凸構造Ｌの作製にかかる時間、使用する半導体結晶量の観点から好ましい。特に、平均間隔ＰＬ以下の場合、凹凸構造Ｌの屈折率分布が、発光光からみて適切になるため、光取り出し効率ＬＥＥをより向上させることができる。この観点から、凹凸構造Ｌの高さＨは、平均間隔ＰＬの０．８倍以下がより好ましく、０．７倍以下が最も好ましい。
　次に、凹凸構造Ａと凹凸構造Ｌと、の関係について、説明する。本発明のＬＥＤ用パタンウェハ（２）は、既に説明した回転シフト角ΘＡを満たす平均間隔ＰＡを有す凹凸構造Ａと、平均間隔ＰＬを有する凹凸構造Ｌと、を具備し、平均間隔ＰＬと平均間隔ＰＡとは所定の比率範囲内にて異なる。
　ここで、平均間隔のより大きな、一方の凹凸構造Ｌが主に光取り出し効率ＬＥＥ向上の機能を発現し、平均間隔のより小さな、他方の凹凸構造Ａが主に内部量子効率ＩＱＥ改善及びクラック抑制の機能を発現する。更に、それぞれの凹凸構造（Ｌ又はＡ）の機能を相乗させ互いに補完させるために、換言すれば内部量子効率ＩＱＥを改善しクラックを抑制する、一方の凹凸構造Ａにより光取り出し効率ＬＥＥが低下することなく、光取り出し効率ＬＥＥを向上する他方の凹凸構造Ｌにより内部量子効率ＩＱＥが低下しクラックが発生することのないために、一方の凹凸構造（Ｌ又はＡ）の表面の少なくとも一部に他方の凹凸構造（Ａ又はＬ）が設けられることを特徴とする。なお、回転シフト角ΘＬ及びΔΘについては、既に説明した通りである。
　図２７は、本実施の形態に係るＬＥＤ用パタンウェハ（２）の一例を示す断面概略図である。図２７Ａ及び図２７Ｂに示すＬＥＤ用パタンウェハ（２）７１０は、ＬＥＤ用ウェハ７０２の主面上に凹凸構造７２０が設けられており、凹凸構造７２０は、第１の凹凸構造（以下、凹凸構造Ｌと記す）と、第２の凹凸構造（以下、凹凸構造Ａと記す）とで構成されている。凹凸構造Ｌは、互いに離間して設けられた凸部７０３（又は凹部７０４）と、隣接する凸部７０３（又は凹部７０４）の間を繋ぐ凹部７０４（又は凸部７０３）とで構成されている。複数の凸部７０３（又は凹部７０４）は平均間隔ＰＬを有する。
　一方、凹凸構造Ａは、凹凸構造Ｌを構成する凸部７０３及び凹部７０４の表面に設けられた複数の凸部７０５（又は凹部７０６）と、複数の凸部７０５（又は凹部７０６）の間を繋ぐ凹部７０６（又は凸部７０５）とで構成されている。複数の凸部７０５（又は凹部７０６）は平均間隔ＰＡを有する。図２７Ａにおいては、複数の凸部７０３の頂部表面及び凹部７０４の底部に凹凸構造Ａが設けられている。一方、図２７Ｂにおいては、複数の独立した凹部７０４を繋ぐ凸部７０３の頂部上に凹凸構造Ａが設けられている。なお、凹凸構造Ａは、図２７Ａ、図２７Ｂの例に限定されず、凸部７０３或いは凹部７０４の少なくともいずれか一方の表面上に設けられていればよい。
　なお、凹凸構造Ａは既に説明した回転シフト角Θを満たす。また、既に説明した形状を満たすことが好ましい。また、凹凸構造Ｌの配列は、既に説明した回転シフト角ΘＬ又はΔΘを満たすことが好ましい。
　なお、凹凸構造Ａは、凸部７０３と凹部７０４の底部とを繋ぐ凸部７０３の側面に設けることもできる。凸部７０３の側面に凹凸構造Ａが設けられる場合、導波モードを乱す効果がいっそう強まると共に、乱された発光光の進行方向をよりＬＥＤの厚み方向に変化させることが可能と考えられる。このため、ＬＥＤをパッケージ化する際の封止材の選定が容易となる。
（ケース１）
　特に、凹凸構造Ｌは、互いに離間した複数の凸部７０３から構成されると共に、少なくとも凹凸構造Ｌの凹部７０４の底部に凹凸構造Ａが設けられることが好ましい。
　この場合、凹凸構造Ｌの凹部７０４の底部を起点として半導体層の成長を開始させることができる。特に、凹部７０４の底部に凹凸構造Ａが設けられることで、既に説明した半導体層の核の付着、成長、そして成長する半導体層同士の合体が良好となることから、凹凸構造Ａの近傍において半導体層の転位を抑制し、同時に、クラックを減少させることができる。また、凹凸構造Ｌが、複数の凸部７０３より構成されることから、凹部７０４の底部より成長する半導体層の凸部７０３近傍におけるクラックを抑制することができる。即ち、内部量子効率ＩＱＥを向上すると共に、ＬＥＤの信頼性を向上できる。また、以下に説明するように凹凸構造Ｌと凹凸構造Ａと、は所定の平均間隔の関係を満たすことから、光学的散乱性が大きくなる。特に、少なくとも凹部７０４の底部に凹凸構造Ａが設けられる構成であることから、導波モードを光散乱或いは光学的反射により乱すことが可能となり、導波モードが再度導波することを抑制できるため、光取り出し効率ＬＥＥが同時に向上する。
（ケース２）
　また、凹凸構造Ｌは、互いに離間した複数の凹部７０４から構成されると共に、少なくとも凹凸構造Ｌの凸部７０３の頂部に凹凸構造Ａを構成する凸部７０５又は凹部７０６が設けられることが好ましい。
　この場合、凹凸構造Ｌの凸部７０３の頂部を起点として半導体層の成長を開始させることができる。特に、凸部７０３の頂部に凹凸構造Ａが設けられることで、既に説明したように半導体層に対するクラックを抑制し、内部量子効率ＩＱＥを改善できる。この時、凸部７０３の頂部より成長する半導体層は、凹部７０４の底部より成長する半導体結晶に比べ、成長性が良好となる。このため、凸部７０３の頂部より成長した半導体層により凹部７０４の底部より成長した半導体層をブロックすることができる。よって、クラックを抑制し、内部量子効率ＩＱＥが効果的に向上する。また、半導体層の成長条件によっては、凹部７０４内に空隙を生成することも容易となる。この場合、ＬＥＤ用パタンウェハ（２）７１０を、例えばレーザーリフトオフにより除去する際の、除去精度が向上する。また、以下に説明するように凹凸構造Ｌと凹凸構造Ａと、は所定の平均間隔の関係を満たすことから、光学的散乱性が大きくなる。特に、凹凸構造Ｌが複数の凹部７０４より構成されることから、体積変化がより大きくなるため、導波モードを乱す効果が大きくなり、光取り出し効率ＬＥＥが向上する。
　上記ケース１、ケース２として説明した本発明の実施の形態に係るＬＥＤ用パタンウェハ（２）７１０においては、凹凸構造Ａの、凹凸構造Ｌに対する被覆率が０％超１００％未満であることが好ましい。
　この場合、凹凸構造Ｌの凸部７０３或いは凹部７０４に必ず凹凸構造Ａが設けられることから、上記説明した原理より、内部量子効率ＩＱＥが効果的に向上すると共に、半導体層内部のクラックを抑制できる。一方で、凹凸構造Ｌの凸部７０３及び凹部７０４が全て凹凸構造Ａにより埋められることがない。これにより、凹凸構造Ｌによる光取り出し効率ＬＥＥの向上効果を、凹凸構造Ａにより低下させることを抑制できる。即ち、内部量子効率ＩＱＥと光取り出し効率ＬＥＥと、を同時に向上させる効果がいっそう高まる。
（ケース３）
　図２７Ｃは、ＬＥＤ用パタンウェハ（２）の他の例を示す断面概略図である。ＬＥＤ用パタンウェハ（２）７１０は、ＬＥＤ用ウェハ７０２の主面上に凹凸構造７２０が設けられており、凹凸構造７２０は、第１の凹凸構造（以下、凹凸構造Ａと記す）と、第２の凹凸構造（以下、凹凸構造Ｌと記す）とで構成されている。凹凸構造Ａは、互いに離間して設けられた凸部７０５と、隣接する凸部７０５の間を繋ぐ凹部７０６とで構成されている。複数の凸部７０５は平均間隔ＰＡを有する。
　一方、凹凸構造Ｌは、凹凸構造Ａの表面上に凹凸構造Ａが一部露出するように互いに離間して設けられ、凹凸構造Ａを構成する凸部７０５及び凹部７０６の表面に設けられた複数の凸部７０３にて構成されている。複数の凸部７０３は平均間隔ＰＬを有する。
　上記図２７Ａ、図２７Ｂ及び図２７Ｃを参照し説明したＬＥＤ用パタンウェハ（２）７１０の凹凸構造Ｌの平均間隔ＰＬと凹凸構造Ａの平均間隔ＰＡと、の比率は１超２０００以下である。１超２０００以下であることにより、クラックが抑制され、内部量子効率ＩＱＥの向上した半導体層を成膜できると共に、且つ光取り出し効率ＬＥＥを向上させることができる。特に、平均間隔ＰＬと平均間隔ＰＡとの差を大きくし、凹凸構造Ａによる光取り出し効率ＬＥＥへの支障及び凹凸構造Ｌによる内部量子効率ＩＱＥへの支障を抑制する観点から、比率（ＰＬ／ＰＡ）は、１．１以上であることが好ましく、１．５以上であることがより好ましく、２．５以上であることがなお好ましい。更に、凹凸構造Ａの加工分解能を向上させ、内部量子効率ＩＱＥをより向上させると共に、クラックを抑制する観点から、比率（ＰＬ／ＰＡ）は、５．５以上であることが好ましく、７．０以上であることがより好ましく、１０以上であることが最も好ましい。一方、凹凸構造Ａによる光学的散乱性（光回折又は光散乱）を向上させ、凹凸構造Ａによる内部量子効率ＩＱＥの改善と、凹凸構造Ｌ及び凹凸構造Ａによる光取り出し効率ＬＥＥの改善を実現する観点から、比率（ＰＬ／ＰＡ）は７００以下であることが好ましく、３００以下であることがより好ましく、１００以下であることがなお好ましい。更に、凹凸構造Ｌより加わる半導体層への応力を低減させクラックをより抑制すると共に、凹凸構造Ｌの体積変化を大きくし、且つ、凹凸構造Ａの密度を向上させると共に、凹凸構造Ｌ及び凹凸構造Ａの加工精度を向上させる観点から、比率（ＰＬ／ＰＡ）は５０以下であることが好ましく、４０以下であることがより好ましく、３０以下であることが最も好ましい。
　ＬＥＤ用パタンウェハ（２）を使用したＬＥＤ用エピタキシャルウェハ及びＬＥＤチップについては、ＬＥＤ用パタンウェハ（１）を使用した場合と同様の状態を採用できる。この場合において、ＬＥＤ用パタンウェハ（２）の凹凸構造Ｌと凹凸構造Ａより構成される凹凸構造７２０は、ＬＥＤ用パタンウェハ（１）の凹凸構造２０と読み替えることができる。
　ＬＥＤ用パタンウェハ（２）に関し、発光半導体層側の表面と発光半導体層の第１半導体層側の表面との距離（Ｈｂｕｎ）と、凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率（Ｈｂｕｎ／Ｈａｖｅ）は、ＬＥＤ用パタンウェハ（１）に記載の比率（Ｈｂｕｎ／Ｈａｖｅ）に相当する。
　ＬＥＤ用パタンウェハ（２）に関し、ＬＥＤ用パタンウェハ（２）の発光半導体層側の表面と非ドープ第１半導体層のドープ第１半導体層側の表面との距離（Ｈｂｕ）と、凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率（Ｈｂｕ／Ｈａｖｅ）は、ＬＥＤ用パタンウェハ（１）に記載の比率（Ｈｂｕ／Ｈａｖｅ）に相当する。
　凹凸構造ＡＬの形状は、例えば、複数の柵状体が配列したラインアンドスペース構造、複数の柵状体が交差した格子構造、複数のドット（凸部、突起）状構造が配列したドット構造、複数のホール（凹部）状構造が配列したホール構造等を採用できる。ドット構造やホール構造は、例えば、円錐、円柱、四角錐、四角柱、六角錐、六角柱、ｎ角錐（ｎ≧３）、ｎ角柱（ｎ≧３）、カルデラ状、二重リング状及び多重リング状の構造が挙げられる。ここで、カルデラ状とは、大きい円錐の先端と中が空洞の小さい円錐の先端とを接触させ、その後に、小さい円錐を大きい円錐の中に押し込んだ形状のことをいい、ボルケーノ型ともいわれる。なお、これらの形状は底面の外径が歪んだ形状、ｎ角形の底面の角部が０超の曲率半径を有し丸みを帯びた形状や、側面が湾曲した形状、頂部が０超の曲率半径を有す丸みを帯びた形状を含む。
　なお、ドット構造とは、複数の凸部が互いに独立して配置された構造である。即ち、各凸部は連続した凹部により隔てられる。なお、各凸部は連続した凹部により滑らかに接続されてもよい。一方、ホール構造とは、複数の凹部が互いに独立して配置された構造である。即ち、各凹部は連続した凸部により隔てられる。なお、各凹部は連続した凸部により滑らかに接続されてもよい。
　ドット構造を選定するか、或いはホール構造を選定するかは、ＬＥＤ用エピタキシャルウェハの製造に使用する装置や、ＬＥＤの用途により適宜選択できる。特にクラックの抑制と内部量子効率ＩＱＥの改善を優先する環境においては、凹凸構造Ｌはドット状構造であると好ましい。これは、平均間隔ＰＬの大きな凹凸構造Ｌによっても、半導体層の横方向成長（Ｅｐｉｔａｘｉａｌ　Ｌａｔｅｒａｌ　Ｏｖｅｒｇｒｏｗｔｈ）を誘発させる共に凸部頂部におけるクラックを抑制し、内部量子効率ＩＱＥを向上させることができるためである。一方で、光取り出し効率ＬＥＥを特に大きくしたい環境においては、凹凸構造ＡＬはホール構造であることが好ましい。これは、ホール構造の場合、半導体層から見た屈折率の変化が光学的散乱性に対して適度となるためである。なお、凹凸構造Ａと凹凸構造Ｌとの組み合わせ（凹凸構造Ｌ、凹凸構造Ａ）は、（ドット構造、ドット構造）、（ホール構造、ホール構造）、（ドット構造、ホール構造）又は（ホール構造、ドット構造）のいずれであってもよい。
　続いて、凹凸構造７２０を構成する凹凸構造Ａ及び凹凸構造Ｌについて説明する。
　図２８は、本実施の形態に係るＬＥＤ用パタンウェハ（２）の他の例を示す断面概略図であり、図２７Ａ及び図２７Ｂを参照し説明した（ケース１）及び（ケース２）を含む場合である。図２８Ａから図２８Ｃに示すように、ＬＥＤ用パタンウェハ（２）７１０の表面に体積変化の大きな凹凸構造Ｌが設けられ、凹凸構造Ｌを構成する凸部７０３及び凹部７０４の少なくとも一方の表面に構造密度の大きな凹凸構造Ａが設けられる。このような構成をとることにより、凹凸構造Ａにより内部量子効率ＩＱＥを向上させ、クラックを低減させることが可能となり、凹凸構造Ｌによる光学的散乱性（光回折又は光散乱）により光取り出し効率ＬＥＥを向上させることができる。図２８Ａから図２８Ｃは、凹凸構造Ａの凹凸構造Ｌに対する配置例を示している。
　特に、図２８Ａに示されるように、第１の凹凸構造Ｌは、互いに離間した複数の凸部７０３から構成されると共に、少なくとも第１の凹凸構造Ｌの凹部７０４の底部に第２の凹凸構造Ａを構成する凸部７０５又は凹部７０６が設けられることが好ましい。
　この場合、（ケース１）及び（ケース２）にて既に説明したように、凹凸構造Ｌの凹部７０４の底部を起点として半導体層の成長を開始させることができるため、内部量子効率ＩＱＥが向上すると共に、クラックを抑制できる。また、ＬＥＤの信頼性を向上できる。また、既に説明したように、凹凸構造Ｌと凹凸構造Ａと、は所定の平均間隔の関係を満たすことから、光学的散乱性が大きくなる。特に、少なくとも凹部７０４の底部に凹凸構造Ａが設けられる構成であることから、導波モードを光散乱或いは光学的反射により乱すことが可能となり、導波モードが再度導波することを抑制できるため、光取り出し効率ＬＥＥが同時に向上する。
　又は、図２８Ｂに示されるように、凹凸構造Ｌは、互いに離間した複数の凹部７０４から構成されると共に、少なくとも凹凸構造Ｌの凸部７０３の頂部に凹凸構造Ａを構成する凸部７０５又は凹部７０６が設けられることが好ましい。
　この場合、既に（ケース１）及び（ケース２）にて説明したように、凹凸構造Ｌの凸部７０３の頂部を起点として半導体層の成長を開始させることができる。よって、凸部７０３の頂部より成長する半導体層の転位を効果的に減少させると共に、クラックを低減できる。更に、凹部７０４内に空隙を生成することも容易となることから、ＬＥＤ用パタンウェハ（２）７１０を、例えばレーザーリフトオフにより除去する際の、除去精度が向上する。また、凹凸構造Ｌと凹凸構造Ａと、は所定の平均間隔の関係を満たすことから、光学的散乱性が大きくなる。特に、凹凸構造Ｌが複数の凹部７０４より構成されることから、体積変化がより大きくなるため、導波モードを乱す効果が大きくなり、光取り出し効率ＬＥＥが向上する。
　なお、図２８Ｃに示されるような凹凸構造Ｌの凸部７０３及び凹部７０４の表面のいずれにも凹凸構造Ａが設けられる場合、図２８Ａ及び図２８Ｂを参照説明した効果を両立することが可能となる。
　上記説明したＬＥＤ用パタンウェハ（２）７１０においては、凹凸構造Ａの、凹凸構造Ｌに対する被覆率が０％超１００％未満であることが好ましい。
　この場合、凹凸構造Ｌの凸部７０３或いは凹部７０４に必ず凹凸構造Ａが設けられることから、上記説明した原理より、内部量子効率ＩＱＥが効果的に向上すると共に、クラックが低減される。一方で、凹凸構造Ｌの凸部７０３及び凹部７０４が全て凹凸構造Ａにより埋められることがない。これにより、凹凸構造Ｌによる光取り出し効率ＬＥＥの向上効果を、凹凸構造Ａにより低下させることを抑制できる。即ち、内部量子効率ＩＱＥと光取り出し効率ＬＥＥと、を同時に向上させると共に、クラックを抑制できる。
　特に、凹凸構造Ｌの表面のラフネスの増大を抑制し、凹凸構造Ｌによる、半導体層内部にて導波モードを形成する発光光の進行方向を乱す効果を向上させる観点から、被覆率は９０％以下であることが好ましく、８０％以下であることがより好ましく、５０％以下であることが最も好ましい。また、凹凸構造Ａによる内部量子効率ＩＱＥの向上効果を発揮させると共に、半導体層の使用量を低下させ、ＬＥＤの生産性を向上させる観点から、被覆率は、０．０１％以上であることが好ましく、０．１％以上であることがより好ましく、０．１５％以上であることが最も好ましい。なお、特に内部量子効率ＩＱＥをより向上させたい場合は、被覆率は上記最も広い範囲の中において、５０％以上９０％以下であることが好ましく、６０％以上８６％以下であることがより好ましく、７０％以上８４％以下であることが最も好ましい。これらの範囲を満たす場合、凹凸構造Ａによる効果を最も効果的に発現することが可能となる。一方で、光取り出し効率ＬＥＥを特に向上させたい場合は、上記最も広い範囲の中において、０．１％以上３０％以下の範囲であることが好ましく、０．１％以下以上１０％以下の範囲であることがより好ましく、０．１％以上５％以下であることが最も好ましい。これらの範囲を満たすことで、導波モードを乱された発光光が再度導波モードを形成することを抑制できることから、光取り出し効率がより向上する。
　ここで、被覆率とは、凹凸構造Ｌの凸部７０３及び凹部７０４の表面に対する凹凸構造Ａの凸部７０５又は凹部７０６の平面占有率である。即ち、ある凸部７０３を上面側より観察した場合の、凸部７０３と凸部７０３の輪郭の周囲を囲む凹部７０４と、の平面積をＳとした場合、該観察像内における凹凸構造Ａの凸部７０５又は凹部７０６の合計平面積をＳｉとすれば、被覆率は（Ｓｉ／Ｓ）×１００となる。
　図２９は、本実施の形態に係るＬＥＤ用パタンウェハ（２）における凹凸構造を示す模式図である。図２９Ａは、凹凸構造Ｌが複数の独立した凸部７０３より構成される場合、特に凹部７０４の底面に凹凸構造Ａが設けられる場合を示す。或いは、凹凸構造Ａの表面に、凹凸構造Ａが部分的に露出するように凹凸構造Ｌが設けられた場合を示す。この例においては、凸部７０３の底部の輪郭形状及び凸部７０５の底部の輪郭形状は円形である。凸部７０３の頂部側より観察した平面像における凸部７０３と、凸部７０３の輪郭の周囲を囲む凹部７０４の面積をＳとする。ここで、面積Ｓは、ある凸部７０３に隣接する他の凸部７０３の頂部中央部同士を結び作られる多角形８４１の面積である。面積Ｓ内に含まれる凹凸構造Ａの凸部７０５の底部の輪郭により作られる面積の合計面積、又は、凹部７０６の開口部の合計面積を、Ｓｉとすれば、被覆率はＳｉ／Ｓ×１００として与えられる。なお、図２９Ａにおいては、凹凸構造Ｌの凹部底部にのみ凹凸構造Ａが配置される場合を例示したが、既に説明したように凹凸構造Ａの配置はこれに限定されない。同様に、図２９Ｂは、凹凸構造Ｌが複数の独立した凹部７０４より構成される場合、特に凸部７０３の上面に凹凸構造Ａが設けられる場合を示す。この例においては、凹部７０４の開口形状及び凸部７０３の底部の輪郭形状は円形である。凸部７０３の頂部側より観察した平面像における凹部７０４と、凹部７０４の輪郭の周囲を囲む凸部７０３の面積をＳとする。ここで、面積Ｓは、ある凹部７０４に隣接する他の凹部７０４の開口部中央部同士を結び作られる多角形８４１の面積である。面積Ｓ内に含まれる凹凸構造Ａの凸部７０５の底部の輪郭により作られる面積の合計面積、又は、凹部７０６の開口部の合計面積をＳｉとすれば、被覆率はＳｉ／Ｓ×１００として与えられる。なお、図２９Ｂにおいては、凹凸構造Ｌの凸部７０３の頂部にのみ凹凸構造Ａが配置される場合を例示したが、既に説明したように凹凸構造Ａの配置はこれに限定されない。
　なお、図２９Ｂに示すように凹凸構造Ｌの凸部７０３の頂部上面にのみ凹凸構造Ａが設けられる場合、凸部７０３の頂部側より観察した際の、凸部７０３の頂部上面の面積をＳＴ、面積ＳＴを有す凸部７０３の頂部上面内に含まれる凹凸構造Ａの平面積の合計をＳｉＴとして、被覆率（ＳｉＴ／ＳＴ×１００）を求めることができる。なお、この被覆率を凸部７０３の頂部上面に対する被覆率Ｔと呼ぶ。
　同様に、図２９Ａに示すように凹凸構造Ｌの凹部７０４の底面にのみ凹凸構造Ａが設けられる場合、凸部７０５の頂部側より観察した際の、凹部７０４の底面の面積をＳＢ、面積ＳＢを有す凹部７０４の底面内に含まれる凹凸構造Ａの平面積の合計をＳｉＢとして、被覆率（ＳｉＢ／ＳＢ×１００）を求めることができる。なお、この被覆率を凹部７０４の底面に対する被覆率Ｂと呼ぶ。
　凸部７０３の頂部上面に対する被覆率Ｔ及び凹部７０４の底面に対する被覆率Ｂは、１％以上９０％以下であることが好ましい。特に、内部量子効率ＩＱＥを良好に高め、ＬＥＤの発光出力を向上させる観点から、凸部７０３の頂部上面に対する被覆率Ｔ及び凹部７０４の底面に対する被覆率Ｂは、３％以上６０％以下であることが好ましく、５％以上５５％以下であることがより好ましく、１０％以上４０％以下であることが最も好ましい。また、凹凸構造Ｌの凸部７０３の頂部、凸部７０３の側面及び凹部７０４の底部に凹凸構造Ａが設けられる場合であっても、凹凸構造Ｌの凸部７０３の頂部上面に対する凹凸構造Ａの被覆率或いは、凹凸構造Ｌの凹部７０４の底面に対する凹凸構造Ａの被覆率は、上記凸部７０３の頂部上面に対する被覆率Ｔ或いは凹部７０４の底面に対する被覆率Ｂを満たすことが好ましい。
　なお、凹凸構造Ｌにおいて、ＬＥＤ用ウェハ７０２上に複数の凸部７０３を別途設けた場合、凹凸構造Ｌは、ＬＥＤ用ウェハ７０２の主面と複数の凸部７０３により構成される。この場合、複数の凸部７０３が凹凸構造Ｌの凸部に相当し、凸部７０３の間であってＬＥＤ用ウェハ７０２の主面の露出する部分が凹凸構造Ｌの凹部７０４に相当する。
　一方、ＬＥＤ用ウェハ７０２が直接加工されることで凹凸構造Ｌが設けられた場合、凹凸構造ＬとＬＥＤ用ウェハ７０２との材質は同一となる。
　図２８Ａは、凹凸構造Ｌが独立した複数の凸部７０３より構成されると共に、凹凸構造Ｌの凹部７０４の表面に凹凸構造Ａが設けられる場合である。図２８Ｂは、凹凸構造Ｌが独立した複数の凸部７０３より構成されると共に、凹凸構造Ｌの凸部７０３の表面に凹凸構造Ａが設けられる場合である。図２８Ｃは、凹凸構造Ｌが独立した複数の凸部７０３より構成されると共に、凹凸構造Ｌの凸部７０３及び凹部７０４の表面に凹凸構造Ａが設けられる場合である。なお、図２８Ａから図２８Ｃに関し、凹凸構造Ｌの凸部７０３の頂部の形状を丸みを帯びた形状に描いているが、凹凸構造Ｌの凸部７０３の頂部の形状は既に説明したように、テーブルトップ状の形状等にすることもできる。
　図２８Ａに示すように、凹凸構造Ｌの凹部７０４に凹凸構造Ａが設けられることで内部量子効率ＩＱＥを良好に向上させることができる。更に、凹凸構造Ｌが独立した複数の凸部７０３より構成されることから、半導体層へのクラックを抑制効果が大きくなる。これは、凹凸構造Ｌの凹部７０４より半導体層の成長が開始するためである。即ち、凹凸構造Ａにより半導体層の核の付着、成長、そして成長する半導体層同士の合体性が良好となり、この成長性が良好な半導体層が凹凸構造Ｌの凹部７０４より成長するため、凹凸構造Ｌの凹部７０４において、転位を低減することが可能となる。なお、図２８Ａにおいては、凸部７０３の側面部に凹凸構造Ａを描いていないが、凸部７０３の側面に凹凸構造Ａを設けることもできる。この場合、導波モードを乱す効果が一層強まると共に、乱された発光光の進行方向をよりＬＥＤの厚み方向に変化させることが可能と考えられる。このため、ＬＥＤをパッケージ化する際の封止材の選定が容易となる。
　凹凸構造ＬがＬＥＤ用ウェハ７０２と同じ材質から構成される場合、凹凸構造Ｌの凸部７０３の頂部より発生する転位を抑制するために、凹凸構造Ｌの凸部７０３の径は、底部から頂点へと向かって小さくなる構造であると好ましい。特に、凹凸構造Ｌの凸部７０３の頂部が凹凸構造Ｌの凸部７０３の側面部と連続してつながる構造、換言すれば凸部の頂部は曲率半径が０超の角部より構成される構造であると好ましい。凹凸構造Ｌは、円盤状、円錐状、ｎ角柱（ｎ≧３）状、ｎ角錐状といった形状をとることができるが、中でも、第１半導体層の成長の均等性を向上させ、第１半導体層の内部に発生するクラックや転位をより低減する観点から、円錐状、円盤状、３角柱状、３角錐状、６角柱状及び６角錐状のいずれかであることが好ましい。なお、前記角錐の頂部は、曲率半径が０である角部であっても、曲率半径が０超の丸みを帯びた角部であってもよい。特に、角錐形状の場合、曲率半径が０超である角部を有すことで、半導体層の成長時に発生するクラックを抑制できることから、ＬＥＤの長期信頼性が向上する。特に、これらの形状において、凸部７０３の側面部の傾斜角度が１以上５以下の切り替わり点を有すことが好ましい。なお、１以上３以下であるとより好ましい。また、凸部７０３の側面部は直線状でなく、膨らみを有した形状であってもよい。
　一方、凹凸構造ＬとＬＥＤ用ウェハ７０２とが異なる材料から構成される場合、凹凸構造Ｌの凸部７０３は、円錐状やｎ角錐状（ｎ≧３）といった形状の他、円盤状やｎ角柱（ｎ≧３）状といった、凸部７０３の底部を形成する面に対する凸部７０３の側面部の傾斜角度が実質的に直角である構造であってもよい。特に、第１半導体層の成長の均等性を向上させ、第１半導体層の内部に発生するクラックや転位を低減する観点から、円錐状、円盤状、３角柱状、３角錐状、６角柱状及び６角錐状のいずれかであることが好ましい。また、第１半導体層内に発生するクラックを抑制する観点から、凹凸構造Ｌの凸部７０３の径は、底部から頂点へと向かって小さくなる構造であると好ましい。特に、これらの形状において、凸部７０３の側面部の傾斜角度が１以上５以下の切り替わり点を有すことが好ましい。なお、１以上３以下であるとより好ましい。また、凸部７０３の側面部は直線状でなく、膨らみを有した形状であってもよい。なお、凹凸構造ＬとＬＥＤ用ウェハ７０２とが異なる材料から構成される場合においては、凹凸構造Ｌの屈折率ｎＬとＬＥＤ用ウェハ７０２の屈折率ｎｓと、の差分の絶対値｜ｎＬ－ｎｓ｜は０．１以上であることが好ましい。このような範囲を満たすことにより、半導体層から見た凹凸構造Ｌの光学的存在感を増加させることができる。即ち、光学的散乱性が増加するために、導波モードを乱す効果が大きくなる。更には、ＬＥＤの側面方向からの光取り出しや、或いは上面方向からの光取り出しの設計が容易となる。
　図２８Ｂに示すように、凹凸構造Ｌの凸部７０３に凹凸構造Ａが設けられることで、凹凸構造Ｌの凸部７０３の頂部に平坦面が存在する場合であっても、内部量子効率ＩＱＥを良好に向上させることができる。これは、凹凸構造Ｌの平坦面より半導体層の成長が開始するためである。即ち、凹凸構造Ｌの凸部７０３の頂部の平坦面上における半導体層の核の付着と成長を良好にし、更に、成長する半導体層同士の合体が良好となることから、クラックが抑制されると共に、転位の衝突が増加し、内部量子効率ＩＱＥが向上する。また、凹凸構造Ｌの凹部７０４の底部より成長する半導体層については、半導体層の横方向成長により転位を低減することが可能である。或いは、凹凸構造Ｌの凸部７０３の頂部より成長する半導体層により、凹凸構造Ｌの凹部７０４より成長する半導体層の成長を阻害することができる。よって、半導体層の転位密度は低下し、内部量子効率ＩＱＥを向上させることができる。この場合、半導体層の成長を促進させるために、凹凸構造Ｌの凹部７０４の底部は平坦面を有すことが好ましい。更に、凹凸構造Ｌの凸部７０３の頂部は底部よりも小さい構造であると好ましい。また、凹凸構造Ａにより内部量子効率ＩＱＥを良好に保つ観点から、凹凸構造Ａは複数の凸部７０５より構成されるドット構造であり、且つ、凹凸構造Ａの凹部７０６の底部は平坦面を有すことが好ましい。更に、凹凸構造Ａの凸部７０３の径が底部から頂点へ向かって小さくなる構造であると、転位分散化がより促進されるため好ましい。凹凸構造Ｌは、円盤状、円錐状、ｎ角柱（ｎ≧３）状、ｎ角錐状といった形状をとることができるが、中でも、第１半導体層の成長の均等性を向上させ、第１半導体層内部に発生するクラックや転位を低減する観点から、円錐状、円盤状、３角柱状、３角錐状、６角柱状及び６角錐状のいずれかであることが好ましい。なお、前記角錐の頂部は、曲率半径が０である角部であっても、曲率半径が０超の丸みを帯びた角部であってもよい。特に、角錐形状の場合、曲率半径が０超である角部を有すことで、半導体層の成長時に発生するクラックを抑制できることから、ＬＥＤの長期信頼性が向上する。特に、これらの形状において、凸部７０３の側面部の傾斜角度が１以上５以下の切り替わり点を有すことが好ましい。なお、１以上３以下であるとより好ましい。また、凸部７０３の側面部は直線状でなく、膨らみを有した形状であってもよい。また、凹凸構造Ｌの凸部７０３頂部に凹凸構造Ａが設けられる場合、ＬＥＤ用パタンウェハ（２）７１０を例えばレーザーリフトオフにより除去することが容易となることから、ＬＥＤの投入電力あたりの発光強度を増加させることができる。
　図２８Ｃに示す構造により、上記説明した図２８Ａ及び図２８Ｂの構造により発現される効果を組み合わせることが可能となる。
　図２８においては、凹凸構造Ｌが複数の独立した凸部７０３より構成される場合を例示したが、凹凸構造Ｌは複数の独立した凹部７０４より構成されていても良い。
　図３０は、本実施の形態に係るＬＥＤ用パタンウェハ（２）の他の例を示す断面概略図である。図３０Ａは、凹凸構造Ｌが独立した複数の凹部７０４より構成されると共に、凹凸構造Ｌの凸部７０３の表面に凹凸構造Ａが設けられる場合である。図３０Ｂは、凹凸構造Ｌが独立した複数の凹部７０４より構成されると共に、凹凸構造Ｌの凹部７０４の表面に凹凸構造Ａが設けられる場合である。図３０Ｃは、凹凸構造Ｌが独立した複数の凹部７０４より構成されると共に、凹凸構造Ｌの凸部７０３及び凹部７０４の表面に凹凸構造Ａが設けられる場合である。
　図３０Ａに示すように、凹凸構造Ｌの凸部７０３に凹凸構造Ａが設けられることで内部量子効率ＩＱＥを良好に向上させることができる。更に、凹凸構造Ｌが独立した複数の凹部７０４より構成されることから、凹凸構造Ｌの凹部７０４の内部に空洞を形成することが容易となる。この場合、レーザーリフトオフによるＬＥＤ用パタンウェハ（２）の除去精度が向上する。更に、空洞を形成する場合、半導体層と空洞と、の屈折率の差が非常に大きくなることから、光取り出し効率ＬＥＥの増加程度が急増する。これは、図３０Ｂ又は図３０Ｃに示す凹凸構造についても同様である。
　以上説明したように、凹凸構造Ａの主たる機能は内部量子効率ＩＱＥの改善とクラックの抑制である。このため、凹凸構造Ａの材質は、ＬＥＤ用ウェハ７０２を構成する材質と同一であると好ましい。一方、凹凸構造Ｌの主たる機能は光取り出し効率ＬＥＥの改善である。このため、凹凸構造Ｌの材質は、ＬＥＤ用ウェハ７０２と同一であっても異なっていてもよい。例えば、凹凸構造Ａ及び凹凸構造Ｌのいずれもサファイア、ＳｉＣ（炭化ケイ素）、窒化物半導体、Ｓｉ（シリコン）又はスピネルから構成される場合や、凹凸構造Ａがサファイア、ＳｉＣ、窒化物半導体、Ｓｉ又はスピネルから構成され、凹凸構造Ｌが金属アルミニウム、アモルファス酸化アルミニウム、多結晶酸化アルミニウム、多結晶サファイア、珪素酸化物（ＳｉＯ２）、珪素窒化物（Ｓｉ３Ｎ４）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、金（Ａｕ）、或いはプラチナ（Ｐｔ）のうち、何れか１又は２以上の混合物から構成される場合が挙げられる。
　図２７Ｃは、本実施の形態に係るＬＥＤ用パタンウェハ（２）の他の例を示す断面模式図である。図２７Ｃに示すように、ＬＥＤ用パタンウェハ（２）７１０の表面に構造密度の高い凹凸構造Ａが設けられ、凹凸構造Ａの表面の少なくとも一部の上に体積変化の大きな凹凸構造Ｌが設けられる。より具体的には、ＬＥＤ用ウェハ７０２の主面に、複数の凸部７０５及び凹部７０６で構成された凹凸構造Ａが形成され、更に凹凸構造Ａの表面が一部露出するように互いに離間して複数の凸部７０３が形成され、凹凸構造Ｌを構成している。
　このような構成により、凹凸構造Ｌを構成する凸部７０３の間に露出する凹凸構造Ａによりクラックを改善し内部量子効率ＩＱＥを向上させることが可能となり、凹凸構造Ｌによる光学的散乱性（光回折又は光散乱）により光取り出し効率ＬＥＥを向上させることができる。
　図２７Ｃに示すように、凹凸構造Ａの表面の一部に凹凸構造Ｌが設けられることで内部量子効率ＩＱＥを向上し、且つ、光取り出し効率ＬＥＥを向上させることができる。これは、凹凸構造Ａにより半導体層の核の付着、成長、そして成長する半導体層同士の合体を良好にできるため、転位の衝突が良好に生じ内部量子効率ＩＱＥが向上すると共に、該合体箇所を分散化できるため、クラックを抑制できるためである。更に、凹凸構造Ｌによる光学的散乱性により導波モードを乱すことができるためである。
　凹凸構造Ｌの材質とＬＥＤ用ウェハ７０２の材質とが異なる場合、凹凸構造Ｌは、円盤状やｎ角柱（ｎ≧３）状といった、凸部頂部の幅と凸部底部の幅と、が実質的に同様の構造であってもよい。特に、第１半導体層内に発生するクラックをより良好に抑制する観点から、凹凸構造Ｌの凸部頂部の幅は凹凸構造Ｌの凸部底部の幅よりも小さい構造であると好ましい。
　一方、凹凸構造ＬとＬＥＤ用ウェハ７０２と、の材質が同じ場合、凹凸構造Ｌの凸部７０３の頂部より発生する転位を抑制するために、凹凸構造Ｌの凸部７０３の頂部はその底部よりも小さい構造であると好ましい。特に、凹凸構造Ｌの凸部７０３の頂部がその側面部と連続してつながる構造、換言すれば凸部頂部の幅が０に漸近する構造であると好ましい。なお、ＬＥＤ用パタンウェハ（１）における検討から、凸部頂部の幅が０に漸近するという表現は、テーブルトップの大きさが１００ｎｍ以下の場合を含むとして解釈可能と考えることもできる。
　更に、凹凸構造Ｌによっても内部量子効率ＩＱＥをより向上させる観点から、凹凸構造Ｌは複数の凸部７０３より構成されるドット構造であると好ましい。これは、凸部７０３間に設けられる凹部７０４より成長する半導体層内部の転位を、横方向成長により低減することができるためである。同様の効果から、凹凸構造Ｌの凸部頂部の幅は凸部底部の幅よりも小さいと好ましい。
　一方、内部量子効率ＩＱＥをより向上させる観点から、凹凸構造Ａは、複数の凸部７０５より構成されるドット構造であり、且つ、凹凸構造Ａの凹部７０６の底部は平坦面を有すことが好ましい。更に、凹凸構造Ａの凸部頂部の幅が凸部底部の幅よりも小さい構造であると、転位分散化がより促進されるため好ましい。
　以上説明したように、凹凸構造Ａの主たる機能は内部量子効率ＩＱＥの改善である。このため、凹凸構造Ａの材質は、ＬＥＤ用ウェハ７０２を構成する材質であると好ましい。一方、凹凸構造Ｌの主たる機能は光取り出し効率ＬＥＥの改善である。このため、凹凸構造Ｌの材質は、ＬＥＤ用ウェハ７０２と同様であっても異なっていてもよい。
　本実施の形態に係るＬＥＤ用パタンウェハ（２）７１０を使用することで、既に説明した原理から、クラックが抑制され、且つ内部量子効率ＩＱＥの高い半導体層を得ることができる。更に、ＬＥＤチップにおいて、高い光取り出し効率ＬＥＥを奏す。即ち、効率的に発光すると共に、発光した光をＬＥＤチップの外部へと効果的に取り出すと共に、ＬＥＤチップの信頼性を向上させることができる。このため、本実施の形態に係るＬＥＤ用パタンウェハ（２）７１０を使用して製造されたＬＥＤ素子は、発熱量が小さくなる。発熱量が小さくなることは、ＬＥＤ素子の長期安定性を向上させるばかりでなく、放熱対策に係る負荷（例えば、放熱部材を過大に設けること）を低減できることを意味する。
　ＬＥＤ用ウェハ７０２と凹凸構造との材質が異なる場合の凹凸構造を構成する材料としては、例えば、上記説明したＬＥＤ用ウェハ７０２の材質や、金属アルミニウム、アモルファス酸化アルミニウム、多結晶酸化アルミニウム、多結晶サファイア、珪素酸化物（ＳｉＯ２）、珪素窒化物（Ｓｉ３Ｎ４）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、金（Ａｕ）、或いはプラチナ（Ｐｔ）のうち、何れか１又は２以上の混合物を使用することができる。
＜＜ＬＥＤ用パタンウェハ（２）の製造方法＞＞
　次に、本発明の実施の形態に係るＬＥＤ用パタンウェハ（２）７１０の製造方法について説明する。
　本実施の形態に係るＬＥＤ用パタンウェハ（２）７１０は、上記説明した条件を満たした凹凸構造を具備すれば、その製造方法は限定されず、ＬＥＤ用パタンウェハ（１）と同様の製造方法により製造できる。
　ＬＥＤ用パタンウェハ（２）７１０の場合、凹凸構造Ｌを作製し、続いて凹凸構造Ａを作製することで、凹凸構造７２０を製造することができる。凹凸構造Ｌの製造方法は２つに分類できる。
（１）ＬＥＤ用ウェハを直接加工し凹凸構造Ｌを設ける場合
　ＬＥＤ用ウェハ７０２を直接加工し凹凸構造Ｌを設ける方法としては、転写法、フォトリソグラフィ法、熱リソグラフィ法、電子線描画法、干渉露光法、ナノ粒子をマスクとしたリソグラフィ法、自己組織化構造をマスクとしたリソグラフィ法等により製造することができる。特に、ＬＥＤ用ウェハ７０２の凹凸構造の加工精度や加工速度の観点から、フォトリソグラフィ法又は転写法を採用すると好ましい。なお、エッチング方法はウェットエッチングでもドライエッチングでもよい。特に、凹凸構造Ｌの凸部の側面の面方位を精密に制御する場合は、ウェットエッチングであると好ましい。一方で、凹凸構造Ｌの形状の精密制御の観点からは、ドライエッチング法が好ましく、ＬＥＤ用パタンウェハ（１）にて説明したドライエッチング法を採用できる。転写法については、ＬＥＤ用パタンウェハ（１）にて説明した通りである。
（２）凹凸構造ＬをＬＥＤ用ウェハ上に別途設ける場合
　凹凸構造ＬをＬＥＤ用ウェハ７０２上に別途設ける方法としては、転写法、粒子を内包する薄膜をＬＥＤ用ウェハ７０２上に成膜し、その後粒子間を満たすバインダーを除去する方法や、ＬＥＤ用ウェハ７０２上に成膜したレジストの一部を除去し、除去された部分に凹凸構造Ｌを構成する材料を満たし（例えば、蒸着やスパッタ法、電鋳法等）、最後にレジストを除去する方法や、ＬＥＤ用ウェハ７０２上に凹凸構造Ｌの材料を成膜し、成膜された凹凸構造Ｌの材料を直接加工する方法等が挙げられる。
　上記説明した方法により凹凸構造Ｌを作製し、続いて凹凸構造Ａを作製することで凹凸構造７２０を製造できる。
　凹凸構造Ａを凹凸構造Ｌ上に設ける方法としては、転写法、フォトリソグラフィ法、熱リソグラフィ法、電子線描画法、干渉露光法、ナノ粒子をマスクとしたリソグラフィ法、自己組織化構造をマスクとしたリソグラフィ法等が挙げられる。特に、ＬＥＤ用パタンウェハの凹凸構造の加工精度や加工速度の観点から、ナノ粒子をマスクとしたリソグラフィ法又は転写法を採用すると好ましい。転写法については後述する。
　また、凹凸構造Ａを作製し、続いて凹凸構造Ｌを作製することでも、凹凸構造７２０を製造することができる。
　凹凸構造Ａを設ける方法としては、転写法、フォトリソグラフィ法、熱リソグラフィ法、電子線描画法、干渉露光法、ナノ粒子をマスクとしたリソグラフィ法、自己組織化構造をマスクとしたリソグラフィ法等が挙げられる。特に、凹凸構造の加工精度や加工速度の観点から、ナノ粒子をマスクとしたリソグラフィ法又は転写法を採用すると好ましい。転写法については、ＬＥＤ用パタンウェハ（１）にて説明した通りである。
　凹凸構造Ａを具備したＬＥＤ用ウェハに対し、凹凸構造Ｌを作製することで凹凸構造７２０を製造できる。
　凹凸構造Ａを更に加工することで、凹凸構造７２０を製造できる。凹凸構造Ａの更なる加工方法としては、転写法、フォトリソグラフィ法、熱リソグラフィ法、電子線描画法、干渉露光法、ナノ粒子をマスクとしたリソグラフィ法、自己組織化構造をマスクとしたリソグラフィ法等により製造することができる。特に、ＬＥＤ用パタンウェハ（２）７１０の凹凸構造の加工精度や加工速度の観点から、フォトリソグラフィ法或いは、転写法を採用すると好ましい。転写法については、ＬＥＤ用パタンウェハ（１）にて説明した通りである。
　ＬＥＤ用ウェハ７０２に凹凸構造７２０を有する凹凸構造層を別途設ける場合、凹凸構造Ａを作製し、続いて凹凸構造Ｌを作製することで、凹凸構造７２０を製造することができる。
　凹凸構造Ａを設ける方法としては、転写法、フォトリソグラフィ法、熱リソグラフィ法、電子線描画法、干渉露光法、ナノ粒子をマスクとしたリソグラフィ法、自己組織化構造をマスクとしたリソグラフィ法等が挙げられる。特に、凹凸構造の加工精度や加工速度の観点から、ナノ粒子をマスクとしたリソグラフィ法又は、転写法を採用すると好ましい。転写法については，ＬＥＤ用パタンウェハ（１）にて説明した通りである。
　凹凸構造Ａを具備したＬＥＤ用ウェハに対し、別途凹凸構造Ｌを設けることでＬＥＤ用パタンウェハ（２）７１０を製造できる。
　凹凸構造Ｌを別途設ける方法としては、例えば、転写法、粒子を内包する薄膜をＬＥＤ用ウェハ７０２上に成膜し、その後粒子間を満たすバインダーを除去する方法が挙げられる。また、ＬＥＤ用ウェハ７０２上に成膜したレジストの一部を除去し、除去された部分に凹凸構造Ｌを構成する材料を満たし（例えば、蒸着やスパッタ法、電鋳法等）、最後にレジストを除去する方法が挙げられる。また、凹凸構造Ｌの材料を成膜し、成膜された凹凸構造Ｌの膜を直接加工する方法が挙げられる。
　以下、本発明の効果を確認するために行った実施例について説明する。
　以下の説明において使用する記号は、以下の意味を示す。
・ＤＡＣＨＰ…フッ素含有ウレタン（メタ）アクリレート（ＯＰＴＯＯＬ（登録商標）　ＤＡＣ　ＨＰ（ダイキン工業社製））
・Ｍ３５０…トリメチロールプロパン（ＥＯ変性）トリアクリレート（東亞合成社製　Ｍ３５０）
・Ｉ．１８４…１－ヒドロキシシクロヘキシルフェニルケトン（ＢＡＳＦ社製　Ｉｒｇａｃｕｒｅ（登録商標、以下同じ）　１８４）
・Ｉ．３６９…２－ベンジル－２－ジメチルアミノ－１－（４－モルフォリノフェニル）－ブタノン－１（ＢＡＳＦ社製　Ｉｒｇａｃｕｒｅ　３６９）
・ＴＴＢ…チタニウム（ＩＶ）テトラブトキシドモノマー（和光純薬工業社製）
・ＳＨ７１０…フェニル変性シリコーン（東レ・ダウコーニング社製）
・３ＡＰＴＭＳ…３－アクリロキシプロピルトリメトキシシラン（ＫＢＭ５１０３（信越シリコーン社製））
・ＭＥＫ…メチルエチルケトン
・ＭＩＢＫ…メチルイソブチルケトン
・ＤＲ８３３…トリシクロデカンジメタノールジアクリレート（ＳＲ８３３（ＳＡＲＴＯＭＥＲ社製））
・ＳＲ３６８…トリス（２－ヒドロキシエチル）イソシアヌレートトリアクリレート（ＳＲ８３３（ＳＡＲＴＯＭＥＲ社製））
　ＬＥＤ用パタンウェハ（１）を作製し、ＬＥＤ用パタンウェハ（１）を使用して、ＬＥＤ用エピタキシャルウェハを作製し、内部量子効率ＩＱＥ及びクラックを評価した。続いて、チップ化を行い、ＬＥＤの効率を比較した。
　以下の検討においては、ＬＥＤ用パタンウェハ（１）を作製するために、まず（１）円筒状マスターモールドを作製し、（２）円筒状マスターモールドに対して光転写法を適用し、リール状樹脂モールドを作製した。（３）その後、リール状樹脂モールドをナノ加工用フィルムへと加工した。続いて、（４）ナノ加工用フィルムを使用し、ＬＥＤ用パタンウェハ（１）を作製した。最後に、（５）ＬＥＤ用パタンウェハ（１）を使用し、ＬＥＤ用エピタキシャルウェハを作製し、性能を評価した。なお、凹凸構造Ａは、（１）にて作製する円筒状マスターモールドの凹凸構造、（３）にて行う光転写法、（４）にて作製するナノ加工用フィルムにより制御した。
（１）円筒状マスターモールドの作製
　半導体レーザを用いた直接描画リソグラフィ法により円筒状石英ガラスの表面に、凹凸構造を形成した。まず円筒状石英ガラス表面上に、スパッタリング法によりレジスト層を成膜した。スパッタリング法は、ターゲット（レジスト層）として、３インチφのＣｕＯ（８ａｔｍ％Ｓｉ含有）を用いて、ＲＦ１００Ｗの電力で実施し、２０ｎｍのレジスト層を成膜した。続いて、円筒状石英ガラスを回転させながら、波長４０５ｎｍｎ半導体レーザを用い全面を露光した。その後、露光されたレジスト層に対し、波長４０５ｎｍの半導体レーザを使用し、パルス露光を行った。なお、パルスパタンは正六方配列となるように設定した。次に、露光後のレジスト層を現像した。レジスト層の現像は、０．０３ｗｔ％のグリシン水溶液を用いて、２４０秒間処理とした。次に、現像したレジスト層をマスクとし、ドライエッチングによるエッチング層（石英ガラス）のエッチングを行った。ドライエッチングは、エッチングガスとしてＳＦ６を用い、処理ガス圧１Ｐａ、処理電力３００Ｗの条件で実施した。最後に、表面に凹凸構造が付与された円筒状石英ガラスから、レジスト層残渣のみを、ｐＨ１の塩酸を用い剥離した。剥離時間は６分間とした。
　得られた円筒状石英ガラスの凹凸構造に対し、フッ素系離型剤であるデュラサーフ（登録商標、以下同じ）ＨＤ－１１０１Ｚ（ハーベス社製）を塗布し、６０℃で１時間加熱後、室温で２４時間静置し固定化した。その後、デュラサーフＨＤ－ＺＶ（ハーベス社製）で３回洗浄し、円筒状マスターモールドを得た。
（２）リール状樹脂モールドの作製
　作製した円筒状マスターモールドを鋳型とし、光ナノインプリント法を適用し、連続的にリール状樹脂モールドＧ１を作製した。続いて、リール状樹脂モールドＧ１をテンプレートとして、光ナノインプリント法により、連続的にリール状樹脂モールドＧ２を得た。
　ＰＥＴフィルムＡ－４１００（東洋紡社製：幅３００ｍｍ、厚さ１００μｍ）の易接着面にマイクログラビアコーティング（廉井精機社製）により、塗布膜厚３μｍになるように以下に示す材料１を塗布した。次いで、円筒状マスターモールドに対し、材料１が塗布されたＰＥＴフィルムをニップロールで押し付け、大気下、温度２５℃、湿度６０％で、ランプ中心下での積算露光量が１５００ｍＪ／ｃｍ２となるように、フュージョンＵＶシステムズ・ジャパン株式会社製ＵＶ露光装置（Ｈバルブ）を用いて紫外線を照射し、連続的に光硬化を実施し、表面に凹凸構造が転写されたリール状樹脂モールドＧ１（長さ２００ｍ、幅３００ｍｍ）を得た。ここで、ニップロールの押圧により、ＰＥＴフィルム上に設けられる材料１の硬化体の膜厚が１５００ｎｍになるように調整した。
　次に、リール状樹脂モールドＧ１をテンプレートとして見立て、光ナノインプリント法を適用し連続的に、リール状樹脂モールドＧ２を作製した。
　ＰＥＴフィルムＡ－４１００（東洋紡社製：幅３００ｍｍ、厚さ１００μｍ）の易接着面にマイクログラビアコーティング（廉井精機社製）により、材料１を塗布膜厚３μｍになるように塗布した。次いで、リール状樹脂モールドＧ１の凹凸構造面に対し、材料１が塗布されたＰＥＴフィルムをニップロール（０．１ＭＰａ）で押し付け、大気下、温度２５℃、湿度６０％で、ランプ中心下での積算露光量が１２００ｍＪ／ｃｍ２となるように、フュージョンＵＶシステムズ・ジャパン株式会社製ＵＶ露光装置（Ｈバルブ）を用いて紫外線を照射し、連続的に光硬化を実施し、表面に凹凸構造が転写されたリール状樹脂モールドＧ２（長さ２００ｍ、幅３００ｍｍ）を複数得た。
材料１…ＤＡＣＨＰ：Ｍ３５０：Ｉ．１８４：Ｉ．３６９＝１７．５ｇ：１００ｇ：５．５ｇ：２．０ｇ
（３）ナノ加工用フィルムの作製
　リール状樹脂モールドＧ２の凹凸構造面に対して、下記材料２の希釈液を塗工した。続いて、材料２を凹凸構造内部に内包するリール状樹脂モールドＧ２の凹凸構造面上に、下記材料３の希釈液を塗工し、ナノ加工用フィルムを得た。
材料２…ＴＴＢ：３ＡＰＴＭＳ：ＳＨ７１０：Ｉ．１８４：Ｉ．３６９＝６５．２ｇ：３４．８ｇ：５．０ｇ：１．９ｇ：０．７ｇ
材料３…Ｂｉｎｄｉｎｇｐｏｌｙｍｅｒ：ＳＲ８３３：ＳＲ３６８：Ｉ．１８４：Ｉ．３６９＝３８ｇ：１１．５ｇ：１１．５ｇ：１．４７ｇ：０．５３ｇ
Ｂｉｎｄｉｎｇｐｏｌｙｍｅｒ…ベンジルメタクリレート８０質量％、メタクリル酸２０質量％の２元共重合体のメチルエチルケトン溶液（固形分５０％、重量平均分子量２９０００）
　（２）リール状樹脂モールドの作製と同様の装置を使用し、ＰＧＭＥ、アセトン、及びイソプロパノールの混合溶剤にて希釈した材料２を、リール状樹脂モールドＧ２の凹凸構造面上に直接塗工した。ここで、希釈濃度は、単位面積当たりの塗工原料（混合溶剤にて希釈した材料２）中に含まれる固形分量が、単位面積当たりの凹凸構造の体積よりも２０％以上小さくなるように設定した。塗工後、１０５℃の送風乾燥炉内を５分間かけて通過させ、材料２を凹凸構造内部に内包するリール状樹脂モールドＧ２を巻き取り回収した。
　続いて、材料２を凹凸構造内部に内包するリール状樹脂モールドＧ２を巻き出すと共に、（２）リール状樹脂モールドの作製と同様の装置を使用し、ＰＧＭＥ、ＭＥＫ、ＭＩＢＫ及びアセトンの混合溶剤にて希釈した材料３を、凹凸構造面上に直接塗工した。ここで、希釈濃度は、凹凸構造内部に配置された材料２と塗工された材料３の界面と、材料３の表面と、の距離が４００ｎｍ～８００ｎｍになるように設定した。塗工後、１０５℃の送風乾燥炉内を５分間かけて通過させ、材料３の表面に離型処理を施したＰＥＴフィルムから成るカバーフィルムを合わせ、巻き取り回収した。
（４）ＬＥＤ用パタンウェハ（１）１０の製造
　ＬＥＤ用パタンウェハ（１）１０としてはＡ面（１１－２０）にオリフラのあるＣ面（０００１）の４インチφのサファイアウェハを使用した。
　サファイアウェハに対しＵＶ－Ｏ３処理を５分間行い、表面のパーティクルを除去すると共に、親水化した。続いて、ナノ加工用フィルムの材料３表面を、サファイアウェハに対して貼合した。ここで、リール状樹脂モールドＧ２の凹凸構造は複数の凹部が正六方配列した凹凸構造である。即ち、ナノ加工用フィルムは、６回対称の凹部配列を具備するリール状樹脂モールドＧ２を含む。ここで、サファイアウェハの結晶軸と、ナノ加工用フィルムの凹凸構造の配列軸Ａと、を所定の回転シフト角Θの範囲内にて調整し、貼合をした。貼合は、回転シフト角Θを調整し、サファイアウェハを１１０℃に加温した状態で行った。続いて、高圧水銀灯光源を使用し、中心波長が３６５ｎｍのＵＶ－ＬＥＤ光源を使用し、積算光量が１２００ｍＪ／ｃｍ２になるように、リール状樹脂モールドＧ２越しに光照射した。その後、リール状樹脂モールドＧ２を剥離した。
　得られた積層体（材料２／材料３／サファイアウェハからなる積層体）の材料２面側より酸素ガスを使用したエッチング（酸素アッシング）を行い、材料２をマスクとして見立て材料３をナノ加工し、サファイアウェハ表面を部分的に露出させた。酸素アッシングとしては、処理ガス圧１Ｐａ、処理電力３００Ｗの条件にて行った。続いて、材料２面側からＢＣｌ３ガスとＣｌ２ガスの混合ガスを使用した反応性イオンエッチングを行い、サファイアウェハをナノ加工した。エッチングは、ＩＣＰ：１５０Ｗ、ＢＩＡＳ：５０Ｗ、圧力０．２Ｐａにて実施し、反応性イオンエッチング装置（ＲＩＥ－１０１ｉＰＨ、サムコ株式会社製）を使用した。
　最後に、硫酸及び過酸化水素水を２：１の重量比にて混合した溶液にて洗浄し、凹凸構造２０、即ち凹凸構造Ａを表面に具備する、複数のサファイアウェハを得た。
　サファイアウェハ上に作製した凹凸構造Ａの凸部頂部の形状は、反応性イオンエッチングの処理時間で調整した。即ち、材料３が完全に消失する前に反応性イオンエッチングを停止させることで、凸部頂部にテーブルトップのある形状を作製し、材料３が完全に消失するまで反応性イオンエッチングを行うことで、凸部頂部にテーブルトップがなく丸みを帯びた頂部を作製した。また、反応性イオンエッチングを過剰に行う、即ちオーバーエッチングを適用することで、凸部の底部の径（φ）を調整した。
（５）ＬＥＤ用エピタキシャルウェハの作製
　得られたＬＥＤ用パタンウェハ（１）上に、バッファー層としてＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）の低温成長バッファー層を１００Å成膜した。次に、非ドープ第１半導体層として、アンドープのＧａＮを成膜し、ドープ第１半導体層として、ＳｉドープのＧａＮを成膜した。続いて、歪吸収層を設け、その後発光半導体層として、多重量子井戸の活性層（井戸層、障壁層＝アンドープのＩｎＧａＮ、ＳｉドープのＧａＮ）をそれぞれの膜厚を（６０Å、２５０Å）として井戸層が６層、障壁層が７層となるように交互に積層した。発光半導体層上に、第２半導体層として、エレクトロブロッキング層を含むようにＭｇドープのＡｌＧａＮ、アンドープのＧａＮ、ＭｇドープのＧａＮを積層した。続いて、ＩＴＯを成膜し、エッチング加工した後に電極パッドを取り付けた。この状態で、プローバを用いてｐ電極パッドとｎ電極パッドの間に２０ｍＡの電流を流し発光出力を測定した。
　内部量子効率ＩＱＥはＰＬ強度より決定した。内部量子効率ＩＱＥは、（単位時間に発光半導体層より発せられるフォトンの数／単位時間に半導体発光素子に注入される電子の数）により定義される。本実施例においては、上記内部量子効率ＩＱＥを評価する指標として、（３００Ｋにて測定したＰＬ強度／１０Ｋにて測定したＰＬ強度）を採用した。
　光取り出し効率ＬＥＥは、発光出力と内部量子効率ＩＱＥより計算して算出した。
　クラックは、半導体層の成膜をファセット形成過程にて止めた状態のＬＥＤ用エピタキシャルウェハに対して、半導体層面側から、光学顕微鏡、原子間力顕微鏡、及び走査型電子顕微鏡を用いた観察を行い判断した。また、合わせて当該ＬＥＤ用エピタキシャルウェハを割断し、半導体層の断面に対する走査型電子顕微鏡観察を行い、クラックを評価した。
（実施例１、比較例１）
　実施例１及び比較例１においては、凸部頂部の形状の影響を調査した。凸部頂部の形状は走査型電子顕微鏡を用い観察した。凹凸構造Ａは、正六方配列であった。即ち、６回対称配列であった。また、平均間隔Ｐａｖｅとしては、３００ｎｍと９００ｎｍの２種類を作製した。回転シフト角Θは３０°とした。このもとで、凸部頂部が、丸みを帯びた角部である形状の場合（実施例１）と、テーブルトップのある場合（比較例１）と、を比較した。作製したサンプルを表１に記載した。なお、実施例１の凸部頂部の断面に対する形状は、コーン状であった。
Figure JPOXMLDOC01-appb-T000001
　表１からわかるように、凸部頂部の形状が丸みを帯びた角部である場合（実施例１）、内部量子効率ＩＱＥが向上すると共に、クラックが低減していることがわかる。まず、内部量子効率ＩＱＥについては、凸部頂部の形状が丸みを帯びた角部である場合（実施例１）、透過型電子顕微鏡観察より、凹凸構造Ａの凹部近傍において転位同士が衝突して消失していることが確認されたことから、転位密度が低減したためと考えられる。一方で、凸部頂部にテーブルトップのある場合（比較例１）、テーブルトップ上より転位が生成し、該転位が半導体層の厚み方向に成長していることが観察された。即ち、転位同士の衝突頻度は少なく、転位密度が高いことから、内部量子効率ＩＱＥの改善程度が低いと考えられる。次に、クラックについて、半導体層の成長を途中で止め、表面に対する走査型電子顕微鏡観察を用い詳細に観察したところ、凸部頂部に丸みのある場合（実施例１）は、凹凸構造Ａの凹部より優先的に半導体層が成長し、成長した半導体層同士が良好に合体する様子が観察された。より具体的には、クラックとは、形成されたファセットによる６角形の開口部に注目した際に、ある開口部とそれに隣接する開口部において、互いに対向する辺に垂直な方向に走る亀裂の密度である。平均間隔Ｐａｖｅが３００ｎｍ及び９００ｎｍの場合、クラック密度は、それぞれ、３９×１０９／ｃｍ２及び４１×１０９／ｃｍ２であった。一方で、凸部頂部にテーブルトップのある場合（比較例１）、凸部頂部上より成長する半導体層の影響で、凸部頂部と凸部の側面部とから構成される凸部の頂部の外縁部近傍に部分的にボイドが形成されることが観察された。このボイドをきっかけにクラックが発生したものと推定される。より具体的には、平均間隔Ｐａｖｅが３００ｎｍ及び９００ｎｍの場合、クラック密度は、それぞれ、９３×１０９／ｃｍ２及び９９×１０９／ｃｍ２であった。
（実施例２、比較例２）
　実施例２及び比較例２においては、回転シフト角Θの影響を調査した。凹凸構造Ａの配列は正六方配列、即ち６回対称の配列である。また、平均間隔Ｐａｖｅは全て３００ｎｍ、凸部頂部の形状は全て丸みのある角部であり、実施例１の形状と同様とした。回転シフト角Θをパラメータとして、０°から１０°刻みに３０°まで変化させた。評価したサンプルを表２にまとめた。表２に記載のサンプルにおいては、内部量子効率ＩＱＥは、いずれのサンプルも略同じであり、約９０％であった。
Figure JPOXMLDOC01-appb-T000002
　表２の評価項目のクラックは、回転シフト角Θが０°の場合（比較例２）を１として規格化した。より具体的には、回転シフト角Θが０°、１０°、２０°、及び３０°と変化するにつれて、クラック密度は、８１×１０９／ｃｍ２、７２×１０９／ｃｍ２、５８×１０９／ｃｍ２及び５３×１０９／ｃｍ２であった。表２より、回転シフト角Θが大きくなると、クラックが低下することがわかる。これは、回転シフト角Θが大きくなることで、半導体層の凹凸構造Ａの凹部の底部に対する核の付着性が良好になることと、成長する半導体層の通過する凸部の密度が低減されるためと考えられる。また、回転シフト角が大きい程、クラックが良好になるのは、凸部底部の径の影響と推定される。即ち、凸部底部の径も含めた成長する半導体層の通過する凸部密度を考えると、回転シフト角Θが約２０°を超えたあたりから、該密度の低下が著しくなるためと考えられる。
　以上、実施例１及び実施例２より、凹凸構造Ａの凸部頂部は丸みを帯びた角部であり、且つ回転シフト角Θが０°超の領域が好ましいことがわかった。既に別の検討として図１３及び図１４で記述したように、クラック密度は７０×１０９個／ｃｍ２以下の領域において、半導体層のＦＷＨＭ及びＣＬ暗転密度が効果的に改善されたことから、回転シフト角Θを０°超に設定し、同時に凸部頂部の形状を曲率半径が０超の角部にすることで、クラック抑制の効果により、半導体層の結晶品位が大きく向上すると考えることができる。なお、本実施例においては、回転シフト角Θの制御性は±１°である。回転シフト角Θが１０°以上にてクラックの抑制がより効果的であった。特に、回転シフト角Θは、１０°、２０°、３０°と大きくなるにつれクラック低減の効果が大きくなることがわかる。なお、最も好ましくは、Θは３０°、即ち（１８０／ｎ）°＝（１８０／６）°の場合であった。なお、上記結果は、絶対値の差こそあれ、図１５に示す形状を有すＬＥＤ用パタンウェハ（１）に対しても、同様の傾向が観察された。このことから、曲率半径０超の角部を有す凸部頂部により構成される凹凸構造Ａを含むＬＥＤ用パタンウェハ（１）を使用することで、回転シフト角Θの効果を引き出し、クラックを効果的に抑制できることがわかった。
（実施例３）
　実施例３においては、平均間隔Ｐａｖｅのより好ましい範囲を調査した。ＬＥＤ用パタンウェハ（１）の凹凸構造Ａは正六方配列（６回対称配列）、凸部頂部の形状は丸みを帯びた角部、凸部頂部断面形状はドーム状、そして回転シフト角Θは３０°とした。パラメータは、平均間隔Ｐａｖｅであり、２００ｎｍから１８００ｎｍの範囲にて調整した。作製したサンプルを表３にまとめた。
Figure JPOXMLDOC01-appb-T000003
　表３より、平均間隔Ｐａｖｅが小さい程、内部量子効率ＩＱＥが向上することがわかった。これは、平均間隔Ｐａｖｅが小さい程、凹凸構造Ａの密度が向上するため、半導体層の転位を分散化できるためと推定される。より具体的は、成長する半導体層同士の合体頻度を高くすると共に、合体箇所を分散化できるためと考えられる。特に、この現象は、凸部頂部の形状が丸みを帯びた角部であることで発現されることが確認されている。即ち、表３には未記載のテーブルトップのある凸部を作製した場合、該凸部頂部上に位置する半導体層内に転位が確認された。このため、内部量子効率ＩＱＥが低下する傾向にあった。
　なお、ＬＥＤの発光出力を評価したところ、平均間隔Ｐａｖｅが２００ｎｍの場合よりも平均間隔Ｐａｖｅが３００ｎｍの場合が大きかった。また、平均間隔Ｐａｖｅが１２００ｎｍ及び１５００ｎｍの場合に比べ、平均間隔Ｐａｖｅが９００ｎｍの場合の方が発光出力が大きかった。更に、平均間隔Ｐａｖｅが９００ｎｍの場合に比べ、平均間隔Ｐａｖｅが３００ｎｍの場合の方が発光出力が大きかった。このように、内部量子効率ＩＱＥの大きさのみでＬＥＤチップの性能が決定されないことがわかる。これは、光取り出し効率ＬＥＥの影響である。発光出光の大きな順に並べると、平均間隔Ｐａｖｅが、３００ｎｍ、９００ｎｍ、７００ｎｍ、４５０ｎｍ、１２００ｎｍ、２００ｎｍ、１８００ｎｍであった。これは、平均間隔Ｐａｖｅが３００ｎｍの場合、光回折が非常に強く作用し、回折モード数は限定されるが、所定の方向への回折強度が大きいと考えられる。次に、平均間隔Ｐａｖｅが９００ｎｍ及び７００ｎｍでは、回折モード強度は小さくなるが、回折モード数が大きく増加するためと考えられる。平均間隔が１０００ｎｍを超える場合、光散乱性が強くなりすぎるため、ＬＥＤチップ内部にて導波していた光が、その進行方向を一度乱され、再度導波する確率が起きくなるため、発光出力が低下すると考えられる。以上より、平均間隔Ｐａｖｅが小さい程、内部量子効率ＩＱＥが大きくなることがわかった。また、ＬＥＤ用エピタキシャルウェハとしては、平均間隔Ｐａｖｅが２００ｎｍ～１２００ｎｍが好ましく、３００ｎｍ～９００ｎｍがより好ましいことがわかった。
（実施例４）
　実施例４においては、凹凸構造ＡのＤｕｔｙのより好ましい範囲を調査した。ＬＥＤ用パタンウェハ（１）の凹凸構造Ａは正六方配列（６回対称配列）、凸部頂部の形状は丸みを帯びた角部、凸部頂部の断面形状はドーム状、そして回転シフト角Θは３０°、平均間隔Ｐａｖｅは７００ｎｍとした。パラメータは、Ｄｕｔｙであり、０．２９から０．９３の範囲にて調整した。作製したサンプルを表４にまとめた。
Figure JPOXMLDOC01-appb-T000004
　表４より、Ｄｕｔｙが０．８６と０．９３の間で内部量子効率ＩＱＥが大きく変わっていることがわかる。これは、Ｄｕｔｙが０．９３の場合、凹部の底部の大きさが、半導体層の安定な核の大きさよりも小さくなっているためと考えられる。即ち、核の付着と成長性が多少損なわれるため、転位低減の効果が低くなり、内部量子効率ＩＱＥが低下したものと推定される。一方で、Ｄｕｔｙが大きい程光取り出し効率ＬＥＥが向上することがわかる。これは、フォトンから見た凸部の体積が大きくなるため、光回折のモード数が増加するためと考えられる。なお、クラックについては、全てのサンプルで略同様であった。以上から、ＬＥＤ用エピタキシャルウェハとしてみた場合、凹凸構造ＡのＤｕｔｙは、０．９３未満であることが好ましいことがわかる。また、外部量子効率ＥＱＥをより大きくする観点から、０．５７以上であることが好ましく、０．７１以上であるとより好ましいことがわかった。なお、クラック密度については、４０×１０９／ｃｍ２～５０×１０９／ｃｍ２の間にあった。
（実施例５）
　実施例５においては、ＬＥＤ用エピタキシャルウェハの第１半導体層の厚みと凹凸構造Ａの関係のより好ましい範囲を調査した。非ドープ第１半導体層の膜厚（Ｈｂｕ）及びドープ第１半導体層の膜厚（Ｈｂｕｎ）、そして凹凸構造Ａの平均間隔（Ｐａｖｅ）と平均高さ（Ｈａｖｅ）をパラメータとして、内部量子効率ＩＱＥ、クラック、及びＬＥＤ用エピタキシャルウェハの反りを評価した。
　検討結果を表５にまとめた。なお、表５に記載の用語の意味は以下の通りである。
・Ｎｏ．：サンプルの管理番号
・ｎ：凹凸構造Ａの配列次数（ｎ回対称配列のｎ）
・Ｐａｖｅ：凹凸構造Ａの平均間隔（Ｐａｖｅ）であり、ディメンジョンは「ｎｍ」
・Ｈａｖｅ：凹凸構造Ａの平均高さ（Ｈａｖｅ）であり、ディメンジョンは「ｎｍ」
・Θ：回転シフト角Θであり、ディメンジョンは「°」
・Ｈｂｕｎ：第１半導体層の膜厚であり、ディメンジョンは「ｎｍ」
・Ｈｂｕ：非ドープ第１半導体層の膜厚であり、ディメンジョンは「ｎｍ」
・Ｈｂｕｎ／Ｈａｖｅ：第１半導体層の膜厚と凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率であり無次元値
・Ｈｂｕ／Ｈａｖｅ：非ドープ第１半導体層の膜厚と、凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率であり無次元値
・ＩＱＥ：内部量子効率であり、ディメンジョンは「％」
・クラック：半導体層に生成したクラックであり、実施例１と同等の場合を〇、比較例１と同等の場合を×とした。
・反り：チップ化に支障をきたした場合を「×」、問題のなかった場合を「〇」として評価
・総合：　ＩＱＥ及び反りを考慮した総合評価
Figure JPOXMLDOC01-appb-T000005
　なお、表５に記載の比較例５は、凹凸構造を具備しない平坦なサファイアウェハを使用し、実施例１と同様に、ＬＥＤ用エピタキシャルウェハを製造した場合である。
　また、表５に記載のサンプルは、全て、凸部の形状が丸みを帯びた角部を具備するものである。また、Ｄｕｔｙは、０．７とした。
　表５より、以下のことがわかる。Ｈｂｕｎ／Ｈａｖｅが６．０以上３４６．２以下の範囲において、内部量子効率ＩＱＥが凹凸構造を具備しない場合（比較例５）に比べ、１．１７倍～１．７倍へ、と大きくなっていると共に、ＬＥＤ用エピタキシャルウェハの反りも抑制されている。この時のＨｂｕ／Ｈａｖｅは、３．３以上２０３．８以下である。また、Ｈｂｕｎ／Ｈａｖｅが１７．６以上７２．５以下であれば、内部量子効率ＩＱＥの改善と反りの低減がより顕著になることがわかる。この時のＨｂｕ／Ｈａｖｅは、９．６以上４２．５以下である。これは、Ｈｂｕｎ／Ｈａｖｅが所定の値以上の範囲を満たすことから、凹凸構造Ａにより第１半導体層内の転位を分散化し低減できていること、及び、Ｈｂｕｎ／Ｈａｖｅが所定の値以下の範囲を満たすことから、第１半導体層の膜厚を薄くすることが可能となり反りを低減できているためと考えられる。Ｎｏ．１２においては、Ｈｂｕｎ／Ｈａｖｅが６．０、Ｈｂｕ／Ｈａｖｅが３．３と小さな値となっている。このため、内部量子効率ＩＱＥの、凹凸構造のない場合（比較例５）と比べた向上率が僅かに低い。これは、第１半導体層内部における転位低減効果が僅かに弱いため、発光半導体層及び第２半導体層の半導体としての性能向上が限定されたためと考えることができる。また、Ｎｏ．１においては、Ｈｂｕｎ／Ｈａｖｅが３４６．２、Ｈｂｕ／Ｈａｖｅが２０３．８と大きな値であり、ＬＥＤ用エピタキシャルウェハの反りがチップ化に影響していることがわかる。以上より、Ｈｂｕｎ／Ｈａｖｅが所定の範囲内にあることにより、内部量子効率ＩＱＥの改善と反りの低減をより良好に同時に改善できることがわかる。
（ＬＥＤ用パタンウェハ（２））
　以上、実施例１から実施例５では、ＬＥＤ用パタンウェハ（１）について説明した。以下の実施例においては、ＬＥＤ用パタンウェハ（１）に対して、更に別の凹凸構造Ｌを付加したＬＥＤ用パタンウェハ（２）について説明する。
　以下の検討においては、上記実施例１から実施例５においてＬＥＤ用パタンウェハ（１）を製造するために使用したナノ加工用フィルムを使用し、ＬＥＤ用ウェハ表面に凹凸構造Ａを作製した。次に凹凸構造Ｌを更に設け、凹凸構造Ａ及び凹凸構造Ｌを具備するＬＥＤ用パタンウェハ（２）を得た。最後に、得られた凹凸構造を具備したＬＥＤ用パタンウェハ（２）を使用し、ＬＥＤ用エピタキシャルウェハを作製し、その後チップ化を行い、性能を評価した。なお、凹凸構造Ｌは、フォトリソグラフィ法におけるマスク形状及びドライエッチング条件により制御した。実施例１と同様にして作製し、実施例１と同様に離型処理を行った。
　ナノ加工用フィルムを、上記実施例１から実施例５のＬＥＤ用パタンウェハ（１）を製造したのと同様に使用し、ＬＥＤ用ウェハを加工した。ＬＥＤ用ウェハとしてはＡ面（１１－２０）にオリフラのあるＣ面（０００１）サファイアウェハを使用した。なお、ＬＥＤ用ウェハの大きさは４インチφのものを使用した。
　サファイアウェハ上に作製した凹凸構造Ａの凸部頂部の形状は、実施例１から実施例５のＬＥＤ用パタンウェハ（１）と同様に制御した。
　凹凸構造Ａの設けられたＬＥＤ用ウェハ、即ちＬＥＤ用パタンウェハ（１）を更に加工し、凹凸構造Ｌを作製した。ＬＥＤ用パタンウェハ（１）の凹凸構造Ａ上に、フォトレジスト用のノボラック樹脂をスピンコート法により成膜し、１２０℃のホットプレート上でプリベークを行った。次にリソグラフィを行い、凹凸構造Ｌを作製した。ここで、フォトレジストをネガ現像し使用することで凹凸構造Ｌをドット形状とし、フォトレジストをポジ現像することで凹凸構造Ｌをホール構造とした。いずれの場合も、凹凸構造Ｌとして、凸部或いは凹部が正六方配列に並び、且つ、平均間隔ＰＬが３．２μｍになるようにした。
　得られたＬＥＤ用パタンウェハ（２）を走査型電子顕微鏡により観察した。ドット状の凹凸構造Ｌは、以下のドット状体であった。
・平均間隔ＰＬが３．２μｍであり、正六方配列している。
・ドットの底部径は、２．４μｍであり、底部形状は略円形。
・ドット間の凹部底部は平坦であった。
・ドット頂部には平坦面があり、ドットは円錐台形状。ドット頂部の平坦面は略円形であり、その直径は１．６μｍであった。
・ドット頂部は略円形のテーブルトップであり、ドット頂部上にのみ凹凸構造Ａが配置されていた。
　一方、ホール状の凹凸構造Ｌは、以下のホール状体であった。
・平均間隔ＰＬが３．２μｍであり、正六方配列している。
・ホールの開口部径は、１．５μｍであり、開口形状は略円形。
・ホールの深さは、１．４μｍである。
・ホール間の凸部頂部は平坦であり、この平坦面上にのみ凹凸構造Ａが配置されていた。
・ホールの形状は底面が略円形の円錐であり、円錐の頂部は曲率半径が０超の角部であった。
　また、別の凹凸構造Ｌも作製した。まず、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａの上に、スピンオングラスをスピンコート法により成膜し、続いて焼結してＳｉＯ２とした。この時、凹凸構造ＡはＳｉＯ２により平坦化されていることを確認した。次に、ＳｉＯ２上に、フォトレジスト用のノボラック樹脂をスピンコート法により成膜し、１２０℃のホットプレート上でプリベークを行った。次にリソグラフィを行い、ＳｉＯ２のみを加工し、凹凸構造Ｌを作製した。ここでは、フォトレジストをポジ現像し、凹凸構造Ａの表面上に部分的に略円盤状のＳｉＯ２を作製した。平均間隔ＰＬは３．２μｍとし、配列は正六方配列とした。
　得られたＬＥＤ用パタンウェハ（２）を走査型電子顕微鏡により観察したＳｉＯ２パタン（凹凸構造Ｌ）は、以下のドット状体であった。
・平均間隔ＰＬが３．２μｍであり、正六方配列している。
・ドットの底部径は、１．５μｍであり、底部形状は略円形。
・ドット間の凹部底部には、凹凸構造Ａが設けられていた。
　ＬＥＤ用パタンウェハ（２）上に、バッファー層としてＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）の低温成長バッファー層を１００Å成膜した。次に、非ドープ第１半導体層として、アンドープのＧａＮを成膜し、ドープ第１半導体層として、ＳｉドープのＧａＮを成膜した。続いて、歪吸収層を設け、その後発光半導体層として、多重量子井戸の活性層（井戸層、障壁層＝アンドープのＩｎＧａＮ、ＳｉドープのＧａＮ）をそれぞれの膜厚を（６０Å、２５０Å）として井戸層が６層、障壁層が７層となるように交互に積層した。発光半導体層上に、第２半導体層として、エレクトロブロッキング層を含むようにＭｇドープのＡｌＧａＮ、アンドープのＧａＮ、ＭｇドープのＧａＮを積層した。続いて、ＩＴＯを成膜し、エッチング加工した後に電極パッドを取り付けた。この状態で、プローバを用いてｐ電極パッドとｎ電極パッドの間に２０ｍＡの電流を流し発光出力を測定した。
　内部量子効率ＩＱＥはＰＬ強度より決定した。内部量子効率ＩＱＥは、（単位時間に発光半導体層より発せられるフォトンの数／単位時間にＬＥＤに注入される電子の数）により定義される。本実施例においては、上記内部量子効率ＩＱＥを評価する指標として、（３００Ｋにて測定したＰＬ強度／１０Ｋにて測定したＰＬ強度）を採用した。
　光取り出し効率ＬＥＥは、発光出力と内部量子効率ＩＱＥより計算して算出した。
　クラックは、半導体層を成膜した後のＬＥＤ用エピタキシャルウェハの半導体層面側から、光学顕微鏡、原子間力顕微鏡、及び走査型電子顕微鏡を用いた観察を行い判断した。また、合わせてＬＥＤ用エピタキシャルウェハを割断し、半導体層の断面に対する走査型電子顕微鏡観察を行い、クラックを評価した。なお、クラックの評価については、ファセット形成途中にて半導体層の成膜を停止したものを使用した。
（実施例６、比較例６）
　実施例６においては、以下のことを調査した。
１．従来技術であるＰａｔｔｅｒｎｅｄ　Ｓａｐｐｈｉｒｅ　Ｓｕｂｓｔｒａｔｅ（ＰＳＳ）、即ち凹凸構造ＬのみのＬＥＤ用パタンウェハと、凹凸構造Ａ及び凹凸構造Ｌの双方を有するＬＥＤ用パタンウェハ（２）と、の比較
２．凹凸構造Ａの凸部頂部の形状の影響
３．ドット状の凹凸構造Ｌとホール状の凹凸構造Ｌと、の差
４．凹凸構造Ｌの凸部頂部上に凹凸構造Ａが設けられる場合と、凹凸構造Ｌの凹部底部に凹凸構造Ａが設けられる場合と、の差
　凹凸構造Ａの凸部頂部の形状は走査型電子顕微鏡を用い観察した。凹凸構造Ａは、正六方配列であった。即ち、６回対称配列であった。また、平均間隔ＰＡは３００ｎｍ、凸部底部の径は、２２０ｎｍとした。回転シフト角Θは３０°とした。このもとで、凸部頂部が、丸みを帯びた角部である形状の場合と、テーブルトップのある場合と、を反応性イオンエッチングの処理時間を変更しそれぞれ作製した。なお、丸みを帯びた角部である形状とは、凸部の断面形状を想定した時に、当該断面の輪郭が、僅かに上に凸に膨らんだ曲線同士が、凸部の頂部にて交差するような形状である。換言すれば、凸部の側面部は、僅かに上の膨らんだ形状である。また、比較例６のサンプルであるＰＳＳは、凹凸構造Ｌのみを上記説明したフォトリソグラフィ法により作製した。作製したサンプルを表６に記載した。
　表６に記載の用語の意味は以下の通りである。
・ｎ…凹凸構造Ａの回転対称次数。
・ＰＡ…凹凸構造Ａの平均間隔であり、ディメンジョンは「ｎｍ」。
・Θ…凹凸構造Ａの回転シフト角Θであり、ディメンジョンは「°」。
・凸部頂部形状…凹凸構造Ａの凸部の頂部の形状。テーブルトップ（１００ｎｍ）は、凹凸構造Ａの凸部の頂部の平坦面の径が１００ｎｍであることを意味する。
・ｍ…凹凸構造Ｌの回転対称次数。
・ＰＬ…凹凸構造Ｌの平均間隔であり、ディメンジョンは「ｎｍ」。
・構造…上記説明した方法により凹凸構造Ａを直接加工し凹凸構造Ｌを設けた場合において、凹凸構造Ｌがドット状の場合をｄｏｔと、凹凸構造Ｌがホール状の場合はｈｏｌｌと記載した。また、凹凸構造Ａの表面上に別途、ＳｉＯ２から成る凹凸構造Ｌの凸部を設けた場合を、ＳｉＯ２と記載した。これらの用語は、実施例７から実施例９中でも使用しているが、同じ意味である。
・ＡｏｎＬ…凹凸構造Ｌの凸部の頂部上面に凹凸構造Ａが配置されている場合
・ＡｉｎＬ…凹凸構造Ｌの凹部の底部に凹凸構造Ａが配置されている場合
・ＰＬ／ＰＡ…平均間隔ＰＬと平均間隔ＰＡとの比率。
・ＩＱＥ…内部量子効率であり、既に説明した方法にて算出した値。ディメンジョンは「％」。
・発光出力比…凹凸構造Ｌのみの場合（比較例６）を１として規格化した発光出力。
・クラック…光学顕微鏡により観察されるクラック。発光出力に異常をきたしたＬＥＤチップが、１０％以上の場合を△、５％以上１０％未満の場合を〇、５％未満の場合を◎とした。
Figure JPOXMLDOC01-appb-T000006
　表６からわかるように、凹凸構造Ｌのみの場合（比較例６）に比べて、凹凸構造Ａ及び凹凸構造Ｌの双方が設けられている場合、クラック、内部量子効率ＩＱＥ、そして発光出光の全てが改善していることがわかる。これは、比較例６の場合、マイクロスケールの凹凸構造Ｌにより、光取り出し効率ＬＥＥを向上させることはできるが、凹凸構造Ｌの密度が小さいことから、内部量子効率ＩＱＥの改善ができないことによる。凹凸構造Ａが設けられることで、透過型電子顕微鏡観察から、転位が消失し減少していることが確認された。即ち、凹凸構造Ａの設けられる場合、凹凸構造Ａの凹部より半導体層の成長を開始させることができる。これにより、転位が低減する。更に、転位の低減は、成長する半導体層同士の合体が原理であることから、凹凸構造Ａにより該合体箇所を分散化することができている。これにより、半導体層への残留応力が低減し、クラックが抑制されたものと推定される。
　凹凸構造Ａ及び凹凸構造Ｌの双方が設けられる場合、凹凸構造Ａの凸部の頂部の形状が、凹凸構造Ｌ種よりも、強く影響することがわかる。凹凸構造Ａの凸部の頂部の形状が丸みを帯びた角部である場合、内部量子効率ＩＱＥがより向上すると共に、クラックが低減していることがわかる。まず、内部量子効率ＩＱＥについては、凸部頂部の形状が丸みを帯びた角部である場合、透過型電子顕微鏡観察より、凹凸構造の凹部近傍において転位同士が衝突して消失する確率が高いことが確認された。走査型電子顕微鏡観察像より見積もったクラック密度は、凹凸構造Ａの凸部の形状が丸みを帯びた角部の場合、５１～５７×１０９／ｃｍ２であった。一方で、凹凸構造Ａの凸部頂部にテーブルトップのある場合、テーブルトップ上より転位が生成し、該転位が半導体層の厚み方向に成長していることが観察された。また、半導体層の成長を途中で止め、表面に対する走査型電子顕微鏡観察を用い詳細に観察したところ、凸部頂部に丸みのある場合は、凹凸構造の凹部より優先的に半導体層が成長し、成長した半導体層同士が良好に合体する様子が観察された。走査型電子顕微鏡観察像より見積もったクラック密度は、８２～８９×１０９／ｃｍ２であった。一方で、凸部頂部にテーブルトップのある場合、凸部頂部上より成長する半導体層の影響で、凸部頂部と凸部の側面部と、から構成される凸部の頂部の外縁部近傍に部分的にボイドが形成される頻度がやや高いことも観察された。即ち、転位同士の衝突頻度を高め、転位密度を効果的に低減させる観点から、凹凸構造Ａの凸部頂部は、曲率半径が０超の角部であることが好ましいことがわかった。なお、これらの傾向については、図１５に記載の凸部形状に対しても、類似の傾向として観察することができた。
　また、凹凸構造Ｌに対する凹凸構造Ａの配置を比較すると、凹凸構造Ｌの凹部底部に凹凸構造Ａが設けられる場合が、内部量子効率ＩＱＥの向上が最も大きいことがわかった。本検討においては、凹凸構造Ａの表面上にＳｉＯ２からなる凹凸構造Ｌの凸部を複数設けた。即ち、凹凸構造Ｌの凸部頂部から半導体層の成長は開始されない条件としている。このため、凹凸構造Ｌの凹部より優先的に半導体層を成長させることができる。ここで、凹凸構造Ｌの凹部底部には凹凸構造Ａが設けられていることから、既に説明した現象に基づき、半導体層の転位が低減すると共に、クラックが抑制されたためと考えられる。
（実施例７、比較例７）
　実施例７においては、回転シフト角Θの影響を調査した。凹凸構造Ａの配列は正六方配列、即ち６回対称の配列である。また、平均間隔ＰＡは全て３００ｎｍ、凸部頂部の形状は全て丸みのある角部、凸部底部の径は全て２２０ｎｍとした。回転シフト角Θをパラメータとして、０°から１０°刻み３０°まで変化させた。また、凹凸構造Ｌは、ホール型（ｈｏｌｌ）とＳｉＯ２の２種類をそれぞれ作製し評価した。ホール型の場合はＡｏｎＬ、ＳｉＯ２の場合はＡｉｎＬとした。評価したサンプルを表７にまとめた。
Figure JPOXMLDOC01-appb-T000007
　表７に記載のサンプルにおいては、内部量子効率ＩＱＥは、凹凸構造Ｌがホール型の場合はいずれのサンプルにおいても略同じであり、約７５％であった。また、凹凸構造ＬがＳｉＯ２の場合はいずれのサンプルにおいても略同じであり、約８５％であった。
　表７の評価項目のクラックは、回転シフト角Θが０°の場合を１として規格化し表記した。具体的な数値としては、凹凸構造Ｌがホール型の場合は、回転シフト角Θが０°、１０°、２０°そして３０°へと変わるにつれて、クラック密度は、９９×１０９／ｃｍ２、８７×１０９／ｃｍ２、６９×１０９／ｃｍ２そして６６×１０９／ｃｍ２と変化した。一方で、凹凸構造ＬがＳｉＯ２の場合は、８１×１０９／ｃｍ２、６９×１０９／ｃｍ２、５６×１０９／ｃｍ２そして５４×１０９／ｃｍ２と変化した。表７より、回転シフト角Θが大きくなると、クラック低下することがわかる。これは、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａの効果が、凹凸構造Ｌを設けた場合であっても、発揮されるためである。なお、これらの傾向については、図１５に記載の凸部形状に対しても、類似の傾向として観察することができた。
　以上、実施例６及び実施例７より、凹凸構造Ａ及び凹凸構造Ｌの双方を具備することで、内部量子効率ＩＱＥ、光取り出し効率ＬＥＥ、そしてクラックを改善できることがわかった。更に、凹凸構造Ａの凸部頂部が丸みを帯びた角部であることにより、内部量子効率ＩＱＥの向上とクラックの抑制効果がより高くなることがわかった。また、回転シフト角Θが１０°以上にてクラックが抑制された内部量子効率ＩＱＥの高い半導体層が成膜できていることがわかった。特に、回転シフト角Θは、１０°、２０°、３０°と大きくなるにつれ反り低減の効果が大きくなることがわかる。なお、最も好ましくは、Θは３０°、即ち（１８０／ｎ）°＝（１８０／６）°の場合であった。
（実施例８）
　実施例８においては、平均間隔ＰＡと平均間隔ＰＬとの比率のより好ましい範囲を調査した。ＬＥＤ用パタンウェハ（２）の凹凸構造Ａは正六方配列（６回対称配列）、凸部頂部の形状は丸みを帯びた角部、そして回転シフト角Θは３０°とした。パラメータは、平均間隔ＰＬ／平均間隔ＰＡであり、平均間隔ＰＬを固定して、平均間隔ＰＡを動かすことで調整した。平均間隔ＰＡは、２００ｎｍから１８００ｎｍの範囲にて調整した。また、凹凸構造Ｌは、平均間隔ＰＬが３０００ｎｍのホール型（ｈｏｌｌ）、ＡｏｎＬを採用した。作製したサンプルを表８にまとめた。
Figure JPOXMLDOC01-appb-T000008
　表８より、比率（ＰＬ／ＰＡ）が大きい程、内部量子効率ＩＱＥが向上することがわかった。これは、比率（ＰＬ／ＰＡ）が大きい程、凹凸構造Ａの効果を、凹凸構造Ｌを設けた場合であっても、より良好に発現できているためと考えられる。特に、比率（ＰＬ／ＰＡ）が大きいことは、凹凸構造Ｌから見た凹凸構造Ａの存在感が減少することを意味する。即ち、ＣＶＤにより飛翔する半導体層からみた場合、まず凹凸構造Ｌが確認される。続いて、凹凸構造Ｌの表面に近づいた時に、初めて凹凸構造Ａの存在を認識できる。裏を返せば、凹凸構造Ｌの大きな構造の影響を受けることなく、凹凸構造Ａの表面にて良好な成長を遂げられることを意味している。実際に、半導体層の成長を途中で停止させ、走査型電子顕微鏡により成長具合を確認した結果、成長する半導体層同士の合体頻度が、比率（ＰＬ／ＰＡ）が大きい程高くすると共に、合体箇所を分散化できていることが確認された。特に、この現象は、凸部頂部の形状が丸みを帯びた角部であることでより良好に発現されることが確認されている。即ち、恣意的にテーブルトップのある凸部を作製した場合、該凸部頂部上に位置する半導体層内に転位が確認される頻度が増加した。このため、内部量子効率ＩＱＥが低下する傾向にあった。以上から、比率（ＰＬ／ＰＡ）は２．７超であることが好ましく、３．６以上であることがより好ましく、４．６以上であることが最も好ましいことがわかった。
　なお、ＬＥＤの発光出力を評価したところ、比率（ＰＬ／ＰＡ）が１６．０の場合よりも比率（ＰＬ／ＰＡ）が１０．７の場合が大きかった。また、比率（ＰＬ／ＰＡ）が２．７及び１．８の場合に比べ、比率（ＰＬ／ＰＡ）が３．６の場合の方が発光出力が大きかった。更に、比率（ＰＬ／ＰＡ）が３．６の場合に比べ、比率（ＰＬ／ＰＡ）が１０．７の場合の方が発光出力が大きかった。このように、内部量子効率ＩＱＥの大きさのみでＬＥＤの性能が決定されないことがわかる。これは、光取り出し効率ＬＥＥの影響である。発光出光の大きな順に並べると、比率（ＰＬ／ＰＡ）が、１０．７、３．６、４．６、７．１、２．７、１６．０、１．８であった。これは、比率（ＰＬ／ＰＡ）が１０．７の場合、光回折が非常に強く作用し、回折モード数は限定されるが、所定の方向への回折強度が大きい他と考えられる。次に、比率（ＰＬ／ＰＡ）が３．６及び４．６では、回折モード強度は小さくなるが、回折モード数が大きく増加するためと考えられる。比率（ＰＬ／ＰＡ）が３．６を下回る場合、光散乱性が強くなりすぎるため、ＬＥＤ内部にて導波していた光が、その進行方向を一度乱され、再度導波する確率が起きくなるため、発光出力が低下すると考えられる。以上より、比率（ＰＬ／ＰＡ）が大きい程、内部量子効率ＩＱＥが大きくなることがわかった。また、ＬＥＤとしては、比率（ＰＬ／ＰＡ）が２．７～１６．０が好ましく、３．６～１０．７がより好ましいことがわかった。なお、凹凸構造ＬがＳｉＯ２の場合についても同様の検討を行ったところ、実施例８同様の傾向が観察された。
（実施例９）
　実施例９においては、凹凸構造ＡのＤｕｔｙのより好ましい範囲を調査した。ＬＥＤ用パタンウェハ（２）の凹凸構造Ａは正六方配列（６回対称配列）、凸部頂部の形状は丸みを帯びた角部、そして回転シフト角Θは３０°、平均間隔ＰＡは３００ｎｍとした。パラメータは、Ｄｕｔｙであり、０．１７から０．９６の範囲にて調整した。また、凹凸構造Ｌとしては、ホール型（ｈｏｌｌ）を作製した。作製したサンプルを表９にまとめた。
Figure JPOXMLDOC01-appb-T000009
　表９より、Ｄｕｔｙが０．７３と０．９６との間で内部量子効率ＩＱＥが大きく変わっていることがわかる。これは、Ｄｕｔｙが０．９６の場合、凹凸構造Ａの凹部の底部の大きさが、半導体層の安定な核の大きさよりも小さくなっているためと考えられる。即ち、核の付着と成長性が多少損なわれるため、転位低減の効果が低くなり、内部量子効率ＩＱＥが低下したものと推定される。一方で、Ｄｕｔｙが大きい程光取り出し効率ＬＥＥが向上することがわかる。即ち、凹凸構造Ａの基本機能である、クラックの抑制と内部量子効率ＩＱＥの改善に加えて、Ｄｕｔｙの調整により光取り出し効率ＬＥＥ改善の機能を付加できることがわかる。これは、フォトンから見た凸部の体積が大きくなるため、光回折のモード数が増加するためと考えられる。なお、クラックについては、全てのサンプルで略同様であり、４９～５２×１０９／ｃｍ２の範囲であった。以上から、ＬＥＤとしてみた場合、凹凸構造ＡのＤｕｔｙは、０．９６未満であることが好ましいことがわかる。また、外部量子効率ＥＱＥをより大きくする観点から、０．５３以上であることが好ましく、０．６３以上であるとより好ましいことがわかった。なお、凹凸構造ＬがＳｉＯ２の場合についても同様の検討を行ったところ、実施例９同様の傾向が観察された。
　本発明は、ＬＥＤに適用することができ、特に、青色ＬＥＤ、紫外ＬＥＤ、白色ＬＥＤに適用されるＧａＮ系半導体発光素子に好適に適用することが可能である。
　本出願は、２０１３年５月３１日出願の特願２０１３－１１６０２５、及び、２０１３年５月３１日出願の特願２０１３－１１６０２４に基づく。これらの内容は全てここに含めておく。

Claims (15)

  1. 　主面の少なくとも一部に実質的にｎ回対称の配列を有する凹凸構造Ａを具備し、
    　前記凹凸構造Ａの少なくとも一部は、前記主面内におけるＬＥＤ用パタンウェハ結晶軸方向に対する前記凹凸構造Ａの配列軸Ａの回転シフト角Θが、０°＜Θ≦（１８０／ｎ）°を満たすと共に、
    　前記凹凸構造Ａの凸部頂部は、曲率半径が０超の角部であること
    　を特徴とするＬＥＤ用パタンウェハ。
  2. 　前記凹凸構造Ａとは異なる、実質的にｍ回対称の配列を有する凹凸構造Ｌを更に具備することを特徴とする請求項１記載のＬＥＤ用パタンウェハ。
  3. 　前記凹凸構造Ｌは、第１の平均間隔（ＰＬ）を有する複数の凸部及び凹部で構成され、前記凹凸構造Ａは、前記凹凸構造Ｌを構成する前記凸部及び前記凹部の少なくとも一方の表面上に設けられ、第２の平均間隔（ＰＡ）を有する複数の凸部及び凹部で構成されると共に、前記第１の平均間隔（ＰＬ）と前記第２の平均間隔（ＰＡ）との比率（ＰＬ／ＰＡ）は、１超２０００以下であることを特徴とする請求項２記載のＬＥＤ用パタンウェハ。
  4. 　前記凹凸構造Ｌを構成する複数の前記凸部は互いに離間していると共に、少なくとも前記凹凸構造Ｌを構成する複数の前記凹部の底部に前記凹凸構造Ａを構成する複数の前記凸部又は前記凹部が設けられていることを特徴とする請求項３記載のＬＥＤ用パタンウェハ。
  5. 　前記凹凸構造Ｌを構成する複数の前記凹部は互いに離間していると共に、少なくとも前記凹凸構造Ｌを構成する複数の前記凸部の頂部に前記凹凸構造Ａを構成する複数の前記凸部又は前記凹部が設けられることを特徴とする請求項３記載のＬＥＤ用パタンウェハ。
  6. 　前記凹凸構造Ａの、前記凹凸構造Ｌに対する被覆率が０％超１００％未満であることを特徴とする請求項３から請求項５のいずれかに記載のＬＥＤ用パタンウェハ。
  7. 　前記凹凸構造Ａは、第１の平均間隔（ＰＡ）を有する複数の凸部及び凹部で構成され、前記凹凸構造Ｌは、前記凹凸構造Ａの表面上に前記凹凸構造Ａが一部露出するように互いに離間して設けられ、第２の平均間隔（ＰＬ）を有する複数の凸部で構成されると共に、前記第１の平均間隔（ＰＡ）と前記第２の平均間隔（ＰＬ）との比率（ＰＬ／ＰＡ）は、１超２０００以下であることを特徴とする請求項２記載のＬＥＤ用パタンウェハ。
  8. 　前記凹凸構造Ａの平均間隔Ｐａｖｅは、５０ｎｍ≦Ｐａｖｅ≦１５００ｎｍを満たすことを特徴とする請求項１又は請求項２記載のＬＥＤ用パタンウェハ。
  9. 　前記凹凸構造Ａの凸部底部の平均幅（φａｖｅ）と前記平均間隔Ｐａｖｅとの比率であるＤｕｔｙ（φａｖｅ／Ｐａｖｅ）を用いたときに、前記回転シフト角Θは、ａｔａｎ（Ｄｕｔｙ／２）°≦Θ≦（１８０／ｎ）°の範囲を満たすことを特徴とする請求項１又は請求項２記載のＬＥＤ用パタンウェハ。
  10. 　前記ＬＥＤ用パタンウェハが、サファイアウェハ、シリコンウェハ、シリコンカーバイドウェハ又は窒化ガリウム系ウェハであることを特徴とする請求項１から請求項９のいずれかに記載のＬＥＤ用パタンウェハ。
  11. 　請求項１から請求項１０のいずれかに記載のＬＥＤ用パタンウェハの前記凹凸構造Ａが設けられた前記主面上に少なくとも第１半導体層、発光半導体層及び第２半導体層がこの順に積層されたことを特徴とするＬＥＤ用エピタキシャルウェハ。
  12. 　前記ＬＥＤ用パタンウェハの前記発光半導体層側の表面と前記発光半導体層の前記第１半導体層側の表面との距離（Ｈｂｕｎ）と、前記凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率（Ｈｂｕｎ／Ｈａｖｅ）が、２≦Ｈｂｕｎ／Ｈａｖｅ≦３００を満たすことを特徴とする請求項１１記載のＬＥＤ用エピタキシャルウェハ。
  13. 　前記第１半導体層が前記ＬＥＤ用パタンウェハ側より順次積層された非ドープ第１半導体層及びドープ第１半導体層を含み、前記ＬＥＤ用パタンウェハの前記発光半導体層側の表面と前記非ドープ第１半導体層の前記ドープ第１半導体層側の表面との距離（Ｈｂｕ）と、前記凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率（Ｈｂｕ／Ｈａｖｅ）が、１．５≦Ｈｂｕ／Ｈａｖｅ≦２００を満たすことを特徴とする請求項１１記載のＬＥＤ用エピタキシャルウェハ。
  14. 　請求項１から請求項１０のいずれかに記載のＬＥＤ用パタンウェハを準備する工程と、
    　準備した前記ＬＥＤ用パタンウェハを光学検査する工程と、
    　光学検査した前記ＬＥＤ用パタンウェハを使用して請求項１１から請求項１３のいずれかに記載のＬＥＤ用エピタキシャルウェハを製造する工程と、
    　を含むことを特徴とするＬＥＤ用エピタキシャルウェハの製造方法。
  15. 　前記ＬＥＤ用パタンウェハを準備する工程は、表面に微細パタンを具備するモールドを使用した転写法により前記回転シフト角Θを満足するように行われることを特徴とする請求項１４記載のＬＥＤ用エピタキシャルウェハの製造方法。
PCT/JP2014/064153 2013-05-31 2014-05-28 Ｌｅｄ用パタンウェハ、ｌｅｄ用エピタキシャルウェハ及びｌｅｄ用エピタキシャルウェハの製造方法 WO2014192821A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015519907A JP6049875B2 (ja) 2013-05-31 2014-05-28 Ｌｅｄ用パタンウェハ、及びｌｅｄ用エピタキシャルウェハ
CN201480031293.8A CN105247693B (zh) 2013-05-31 2014-05-28 Led用图案晶片、led用外延片以及led用外延片的制造方法
EP14803459.8A EP3007237B1 (en) 2013-05-31 2014-05-28 Pattern wafer for a light emitting diode and epitaxial wafer for a light emitting diode
KR1020157033021A KR101843627B1 (ko) 2013-05-31 2014-05-28 Led용 패턴 웨이퍼, led용 에피택셜 웨이퍼 및 led용 에피택셜 웨이퍼의 제조 방법
BR112015029641A BR112015029641A2 (pt) 2013-05-31 2014-05-28 wafer padrão para leds, wafer epitaxial para leds e método de fabricação de wafer epitaxial para leds
US14/894,480 US9660141B2 (en) 2013-05-31 2014-05-28 Pattern wafer for LEDs, epitaxial wafer for LEDs and method of manufacturing the epitaxial wafer for LEDs

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013116025 2013-05-31
JP2013-116025 2013-05-31
JP2013116024 2013-05-31
JP2013-116024 2013-05-31

Publications (1)

Publication Number Publication Date
WO2014192821A1 true WO2014192821A1 (ja) 2014-12-04

Family

ID=51988844

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/064153 WO2014192821A1 (ja) 2013-05-31 2014-05-28 Ｌｅｄ用パタンウェハ、ｌｅｄ用エピタキシャルウェハ及びｌｅｄ用エピタキシャルウェハの製造方法

Country Status (8)

Country Link
US (1) US9660141B2 (ja)
EP (1) EP3007237B1 (ja)
JP (1) JP6049875B2 (ja)
KR (1) KR101843627B1 (ja)
CN (1) CN105247693B (ja)
BR (1) BR112015029641A2 (ja)
TW (1) TWI528585B (ja)
WO (1) WO2014192821A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026639A (ja) * 2013-07-24 2015-02-05 パナソニック株式会社 ＧａＮ層の素子分離方法
CN108028299A (zh) * 2015-09-30 2018-05-11 旭化成株式会社 光学基材、半导体发光元件用基板及半导体发光元件
US9978903B2 (en) 2015-11-26 2018-05-22 Nichia Corporation Light-emitting element and method for producing the same
WO2020054792A1 (ja) * 2018-09-14 2020-03-19 王子ホールディングス株式会社 突状構造体、基板、その製造方法、及び発光素子

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10012769B2 (en) * 2013-03-06 2018-07-03 Element Six Technologies Limited Synthetic diamond optical elements
JP6375890B2 (ja) 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JPWO2016185645A1 (ja) * 2015-05-21 2018-03-15 パナソニック株式会社 窒化物半導体装置
JP6531729B2 (ja) * 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
KR102582649B1 (ko) 2018-02-12 2023-09-25 삼성디스플레이 주식회사 표시 장치
US11181668B2 (en) * 2018-07-13 2021-11-23 University Of Notre Dame Du Lac High contrast gradient index lens antennas
US11331767B2 (en) * 2019-02-01 2022-05-17 Micron Technology, Inc. Pads for chemical mechanical planarization tools, chemical mechanical planarization tools, and related methods
JP2022043881A (ja) 2020-09-04 2022-03-16 株式会社小松製作所 作業機械
KR102537068B1 (ko) * 2020-11-27 2023-05-26 서울대학교산학협력단 사파이어 나노 멤브레인 상에서 산화갈륨층을 포함하는 기판의 제조방법
US20220367753A1 (en) * 2021-05-17 2022-11-17 Seoul Viosys Co., Ltd. Uv light emitting diode

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238687A (ja) * 1998-02-20 1999-08-31 Ricoh Co Ltd 半導体基板および半導体発光素子
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2007281140A (ja) * 2006-04-05 2007-10-25 Hamamatsu Photonics Kk 化合物半導体基板、その製造方法及び半導体デバイス
JP2009200514A (ja) 2001-07-24 2009-09-03 Nichia Corp 半導体発光素子
JP2010518615A (ja) * 2007-02-09 2010-05-27 ナノガン リミテッド 半導体デバイスの製造方法及び半導体デバイス
JP2011060917A (ja) * 2009-09-08 2011-03-24 Rohm Co Ltd 半導体発光素子
JP2011077265A (ja) * 2009-09-30 2011-04-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法
JP2013055289A (ja) * 2011-09-06 2013-03-21 Rohm Co Ltd 発光素子および発光素子パッケージ
JP2013179368A (ja) * 2011-08-09 2013-09-09 Panasonic Corp 窒化物半導体層成長用構造、積層構造、窒化物系半導体素子および光源ならびにこれらの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006130721A2 (en) 2005-06-02 2006-12-07 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
JP2012124257A (ja) 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
WO2012083578A1 (zh) * 2010-12-22 2012-06-28 青岛理工大学 整片晶圆纳米压印的装置和方法.
US8963165B2 (en) 2010-12-29 2015-02-24 Sharp Kabushiki Kaisha Nitride semiconductor structure, nitride semiconductor light emitting element, nitride semiconductor transistor element, method of manufacturing nitride semiconductor structure, and method of manufacturing nitride semiconductor element
US8686433B2 (en) * 2011-09-01 2014-04-01 Rohm Co., Ltd. Light emitting device and light emitting device package
JP2013084832A (ja) * 2011-10-12 2013-05-09 Sharp Corp 窒化物半導体構造の製造方法
JP2013120829A (ja) * 2011-12-07 2013-06-17 Sharp Corp 窒化物半導体紫外発光素子
JPWO2014136393A1 (ja) * 2013-03-08 2017-02-09 国立大学法人山口大学 加工基板及びそれを用いた半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238687A (ja) * 1998-02-20 1999-08-31 Ricoh Co Ltd 半導体基板および半導体発光素子
JP2009200514A (ja) 2001-07-24 2009-09-03 Nichia Corp 半導体発光素子
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2007281140A (ja) * 2006-04-05 2007-10-25 Hamamatsu Photonics Kk 化合物半導体基板、その製造方法及び半導体デバイス
JP2010518615A (ja) * 2007-02-09 2010-05-27 ナノガン リミテッド 半導体デバイスの製造方法及び半導体デバイス
JP2011060917A (ja) * 2009-09-08 2011-03-24 Rohm Co Ltd 半導体発光素子
JP2011077265A (ja) * 2009-09-30 2011-04-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法
JP2013179368A (ja) * 2011-08-09 2013-09-09 Panasonic Corp 窒化物半導体層成長用構造、積層構造、窒化物系半導体素子および光源ならびにこれらの製造方法
JP2013055289A (ja) * 2011-09-06 2013-03-21 Rohm Co Ltd 発光素子および発光素子パッケージ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE PHOTO. TECH. LETT., vol. 20, 2008, pages 13
J. APPL. PHYS., vol. 103, 2008, pages 014314

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026639A (ja) * 2013-07-24 2015-02-05 パナソニック株式会社 ＧａＮ層の素子分離方法
CN108028299A (zh) * 2015-09-30 2018-05-11 旭化成株式会社 光学基材、半导体发光元件用基板及半导体发光元件
JPWO2017057529A1 (ja) * 2015-09-30 2018-07-12 旭化成株式会社 光学基材、半導体発光素子用基板、及び半導体発光素子
EP3358632A4 (en) * 2015-09-30 2018-10-03 Asahi Kasei Kabushiki Kaisha Optical substrate, substrate for semiconductor light emitting element, and semiconductor light emitting element
US9978903B2 (en) 2015-11-26 2018-05-22 Nichia Corporation Light-emitting element and method for producing the same
US10134944B2 (en) 2015-11-26 2018-11-20 Nichia Corporation Light-emitting element and method for producing the same
WO2020054792A1 (ja) * 2018-09-14 2020-03-19 王子ホールディングス株式会社 突状構造体、基板、その製造方法、及び発光素子
JPWO2020054792A1 (ja) * 2018-09-14 2021-08-30 王子ホールディングス株式会社 突状構造体、基板、その製造方法、及び発光素子
JP7238897B2 (ja) 2018-09-14 2023-03-14 王子ホールディングス株式会社 突状構造体、発光素子用基板、その製造方法、及び発光素子

Also Published As

Publication number Publication date
JP6049875B2 (ja) 2016-12-21
BR112015029641A2 (pt) 2017-07-25
KR101843627B1 (ko) 2018-03-29
KR20160002973A (ko) 2016-01-08
EP3007237A4 (en) 2016-04-27
EP3007237A1 (en) 2016-04-13
CN105247693A (zh) 2016-01-13
US9660141B2 (en) 2017-05-23
EP3007237B1 (en) 2017-08-02
US20160149079A1 (en) 2016-05-26
CN105247693B (zh) 2018-04-20
TWI528585B (zh) 2016-04-01
TW201507201A (zh) 2015-02-16
JPWO2014192821A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
JP6049875B2 (ja) Ｌｅｄ用パタンウェハ、及びｌｅｄ用エピタキシャルウェハ
KR101763460B1 (ko) 광학 기판, 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
TWI514618B (zh) An optical substrate, a semiconductor light emitting element, and a method of manufacturing the same
TWI620345B (zh) 光學基材、半導體發光元件用基板、及半導體發光元件
JP2014195069A (ja) 半導体発光素子及びその製造方法並びに光学基材
JP2016111354A (ja) Ｌｅｄ用半導体テンプレート基板、及び、それを用いたｌｅｄ素子
JP2016012684A (ja) 半導体発光素子
JP2017073511A (ja) 半導体発光素子
JP2019145629A (ja) 半導体発光素子
JP2019125649A (ja) 半導体発光素子用基材及び半導体発光素子
JP2018142632A (ja) 半導体発光素子用基材及び半導体発光素子
JP2019153620A (ja) 半導体発光素子
JP2019153759A (ja) 半導体発光素子用基材及び半導体発光素子
KR20110096990A (ko) 반도체 소자의 패턴 형성방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14803459

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015519907

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20157033021

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14894480

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112015029641

Country of ref document: BR

REEP Request for entry into the european phase

Ref document number: 2014803459

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2014803459

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 112015029641

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20151126