JPWO2016185645A1 - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JPWO2016185645A1
JPWO2016185645A1 JP2017518729A JP2017518729A JPWO2016185645A1 JP WO2016185645 A1 JPWO2016185645 A1 JP WO2016185645A1 JP 2017518729 A JP2017518729 A JP 2017518729A JP 2017518729 A JP2017518729 A JP 2017518729A JP WO2016185645 A1 JPWO2016185645 A1 JP WO2016185645A1
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
semiconductor device
main surface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017518729A
Other languages
English (en)
Inventor
亮 梶谷
亮 梶谷
柴田　大輔
大輔 柴田
田中　健一郎
健一郎 田中
田村　聡之
聡之 田村
石田　昌宏
昌宏 石田
上田　哲三
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2016185645A1 publication Critical patent/JPWO2016185645A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/862—Point contact diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

本開示の窒化物半導体装置は、第１主面（１３０）および第２主面（１３２）を有する基板（１０１）と、第１主面（１３０）上に配置され、凸部（１１２）を有するｎ型の第１窒化物半導体層（１０２）と、凸部（１１２）の上に配置されたｐ型の第２窒化物半導体層（１０３）と、第１窒化物半導体層（１０２）および第２窒化物半導体層（１０３）の上方に配置された第１アノード電極（１０８）と、第２主面（１３２）上に配置されたカソード電極（１１０）とを備え、凸部（１１２）の側面が、第１主面（１３０）に対して、第１の角度で傾斜している。

Description

本開示は、窒化物半導体装置に関する。
特許文献１では、ｎ型ＧａＮ層上に、ｐ型ＧａＮで構成されたガードリングが形成されたショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅ：ＳＢＤ）が開示されている。特に、特許文献１の図１１に開示された構成によれば、ｎ−ＧａＮ層の表面に空乏領域が形成されるため表面の電荷密度を低減でき、結果としてショットキーバリアダイオードの耐圧性能が向上するとしている。
米国特許出願公開第２０１４／０２７３４１７号明細書
しかしながら、特許文献１に係る構成は、順方向電圧が低くかつ逆方向耐圧を高くすることができるものの、ピーク順方向電流（Ｐｅａｋ ｆｏｒｗａｒｄ ｓｕｒｇｅ ｃｕｒｒｅｎｔ）を十分に高くすることが出来ないという課題がある。
本開示は、上記課題を鑑み、逆方向耐圧が高く、順方向電圧が低く、且つピーク順方向電流が大きい窒化物半導体装置を提供することを目的とする。
上記課題を解決するため、本開示の一形態に係る窒化物半導体装置は、第１主面および第２主面を有する基板と、前記第１主面上に配置され、凸部を有する第１導電型の第１窒化物半導体層と、前記凸部の上に配置された第２導電型の第２窒化物半導体層と、前記第１窒化物半導体層および前記第２窒化物半導体層の上方に配置された第１アノード電極と、前記第２主面上に配置されたカソード電極とを備え、前記凸部の側面が、前記第１主面に対して、第１の角度で傾斜していることを特徴とする。
本開示によれば、逆方向耐圧が高く、順方向電圧が低く、且つピーク順方向電流が大きい窒化物半導体装置を提供することができる。
図１は、ｐ型ＧａＮ層のオーバーエッチングにより形成されたガードリングを有するｐｎ接合の概略断面図である。 図２は、第１の実施形態に係る窒化物半導体装置の平面図である。 図３は、第１の実施形態に係る窒化物半導体装置の断面図である。 図４Ａは、第１窒化物半導体層の凸部および第２窒化物半導体層の形状のバリエーションを示す断面図である。 図４Ｂは、第１窒化物半導体層の凸部および第２窒化物半導体層の形状のバリエーションを示す断面図である。 図４Ｃは、第１窒化物半導体層の凸部および第２窒化物半導体層の形状のバリエーションを示す断面図である。 図５は、第１の実施形態の変形例１に係る窒化物半導体装置の平面図である。 図６は、第１の実施形態の変形例２に係る窒化物半導体装置の平面図である。 図７は、第２の実施形態に係る窒化物半導体装置の平面図である。 図８は、第２の実施形態に係る窒化物半導体装置の断面図である。 図９は、第２の実施形態の変形例１に係る窒化物半導体装置の平面図である。 図１０は、第２の実施形態の変形例２に係る窒化物半導体装置の平面図である。 図１１は、第２の実施形態の変形例３に係る窒化物半導体装置の平面図である。 図１２は、第２の実施形態の変形例４に係る窒化物半導体装置の平面図である。 図１３は、第２の実施形態の変形例５に係る窒化物半導体装置の平面図である。 図１４は、第３の実施形態に係る窒化物半導体装置の断面図である。 図１５は、第４の実施形態に係る窒化物半導体装置の断面図である。
（本発明の基礎となった知見）
本発明者らは、「背景技術」の欄において記載した従来のダイオードに関して、以下の問題が生じることを見出した。
特許文献１に係る構成において、順方向電圧を印加し、ｐ型ＧａＮ層から正孔が注入されると、ｐ型ＧａＮ層とｎ型ＧａＮ層とのｐｎ接合領域にて、電子・正孔対の再結合により光が発せられる。その光がｎ型ＧａＮ層において再吸収されることによって、電子・正孔対が形成される。この際、ｎ型ＧａＮ層の正孔密度が上昇することによって、ｎ型ＧａＮ層が正に帯電し実効的な電子密度が増加する、所謂光導電効果によるオン抵抗の低減が見られる。これにより高電圧印加時の順方向電流が増加し、ピーク順方向電流を向上できる。ダイオードのピーク順方向電流が高いと、急激にサージ電流が流入してもダイオードの破壊が起きにくくなる。
ここで、ガードリングは、通常、ｐ型ＧａＮ層を選択的にエッチングすることによって形成される。このとき、ガードリング以外の領域にｐ型ＧａＮ層が残存すると、ショットキー接触の領域が小さくなり、ｐｎ接合領域が大きくなるため、順方向電圧が高くなってしまうが、ｐ型ＧａＮ層のみを完全に除去することは、製造上困難である。そこで、ガードリング以外の領域からｐ型ＧａＮ層を確実に除去するために、ｐ型ＧａＮ層をオーバーエッチングし、ｎ型ＧａＮ層の表面の一部も除去することが考えられる。
図１は、ｐ型ＧａＮ層のオーバーエッチングにより形成されたガードリングを有するｐｎ接合の概略断面図である。上記製造方法によって形成されたガードリングは、図１に示すように、ｎ型ＧａＮ層の表面に形成された凸部上に配置された構造である。この場合、ｐｎ接合領域で発せられた光は、凸部の側面が障害となって、ガードリング直下にしか拡散できない。そのため、平面視においてガードリングの外側では、光が届きにくくなるため、光導電効果によるオン抵抗の低減も十分ではなくなる。つまり、図１に示す形状のガードリングでは、ピーク順方向電流を十分に高くすることができないという課題を有する。
このような問題を解決するために、本開示の一態様に係る窒化物半導体装置は、第１主面および第２主面を有する基板と、前記第１主面上に配置され、凸部を有する第１導電型の第１窒化物半導体層と、前記凸部の上に配置された第２導電型の第２窒化物半導体層と、前記第１窒化物半導体層および前記第２窒化物半導体層の上方に配置された第１アノード電極と、前記第２主面上に配置されたカソード電極とを備え、前記凸部の側面が、前記第１主面に対して、第１の角度で傾斜していることを特徴とする。
本態様によれば、逆方向耐圧が高く、順方向電圧が低く、且つピーク順方向電流が大きい窒化物半導体装置を提供することが可能となる。
以下、本開示に係る窒化物半導体装置の形態について、図面を参照しながら具体的に説明する。実質的に同一の構成に対して同一の符号を付し、説明を省略する場合がある。なお、以下の実施形態は、本発明の一具体例を示すものであり、数値、形状、材料、構成要素、構成要素の配置位置および接続形態などは、一例であり、本発明を限定するものではない。本開示の主旨を逸脱しない限り、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本開示に含まれる。また、本開示の主旨を逸脱しない範囲において、実施形態および変形例の少なくとも一部を組み合わせることも可能である。
（第１の実施形態）
図２は、第１の実施形態に係る窒化物半導体装置の平面図である。図２は、後述する絶縁膜１０７および第１アノード電極１０８を省いた平面図である。図３は、第１の実施形態に係る窒化物半導体装置の断面図である。図３は、図２の窒化物半導体装置におけるＩＩＩ−ＩＩＩ断面図である。図３に示すように、第１の実施形態に係る窒化物半導体装置は、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、リセス部１０４と、メサ部１０５と、注入分離部１０６と、絶縁膜１０７と、第１アノード電極１０８と、カソード電極１１０とを備える。
基板１０１は、例えば、第１主面１３０および第２主面１３２を有する、ｎ型不純物を含むｎ型（第１導電型）のＧａＮ基板であり、膜厚は、３００〜６００μｍである。なお、ｎ型不純物としては、ＳｉやＧｅを用いることができ、ｐ型不純物としては、Ｍｇを用いることができる。以下、特に断りの無い限り、ｎ型、ｐ型という場合は、上述した不純物のいずれかが含まれているものとする。基板１０１は、ＧａＮ基板以外であってもよく、導電性を有し、基板１０１上に形成された半導体層と素子の特性上許容できる程度で格子整合する基板であれば良く、例えば、ｎ型のＧａ２Ｏ３基板やｎ型のＳｉＣ基板でも構わない。また、ｎ型のＳｉ基板を使うことも可能ではあるが、この場合は、上層と格子整合させるためにバッファ層を形成する方が好ましい。
第１窒化物半導体層１０２は、例えば、基板１０１の上面（第１主面）上に配置されたｎ型ＧａＮ層である。第１窒化物半導体層１０２の膜厚は、例えば、１０〜２０μｍである。ｎ型不純物の濃度は、例えば、約１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３である。第１窒化物半導体層１０２は、例えば、ＭＯＣＶＤ法により形成される。
第１窒化物半導体層１０２は、後述するオーバーエッチングにより、凸部１１２を備える。本明細書において、「凸部」は、断面視において、その隅角が直角であってもよく、鈍角になっていてもよく、また丸みを帯びていても良い。
第２窒化物半導体層１０３は、例えば、第１窒化物半導体層１０２の上、より具体的には、凸部１１２の上に配置されたｐ型（第２導電型）ＧａＮ層である。第２窒化物半導体層１０３は、ガードリングとして機能する。
第２窒化物半導体層１０３の膜厚は、例えば、３００〜６００ｎｍである。第２窒化物半導体層１０３は、例えば、ＭＯＣＶＤ法によりｐ型ＧａＮ層を形成し、レジストパターニング後にｐ型ＧａＮ層の一部を、例えば、ドライエッチングすることによって形成される。この際、例えばレジストパターニング後にホットプレートにて１２０℃で５分程度加熱することによって、レジストにテーパーが形成される。その後ドライエッチを行った場合に、リセス部１０４及びメサ部１０５にレジストの形状に応じたテーパーが形成される。テーパーの角度はアニール温度と時間により制御が可能である。テーパーにより水平方向への光の拡散が促進されるため、光が照射された箇所においては光導電効果によりオン抵抗が低減される。後述するように、少なくとも凸部１１２の側面が、第１窒化物半導体層１０２と第２窒化物半導体層１０３との界面に対して傾斜していればよい。
リセス部１０４及びメサ部１０５は、第１窒化物半導体層１０２に到達するように形成される。第２窒化物半導体層１０３は、平面視において、環状に配置されていればよく、本実施形態では、略円形である。「略」とは、製造上の誤差を含む意味であり、この場合は真円に限らないという意味である。
上記構成によれば、第１窒化物半導体層１０２と第２窒化物半導体層１０３とのｐｎ接合領域にて、電子・正孔対の再結合により光が発せられたときに、より多くの光が、平面視において第２窒化物半導体層１０３の外側の第１窒化物半導体層１０２へ拡散されるため、素子全体として光導電効果によるオン抵抗の低減が得られる。これにより高電圧印加時の順方向電流が増加し、ピーク順方向電流を向上できる。
注入分離部１０６は、平面視において、第２窒化物半導体層１０３を囲うように形成されている。注入分離部１０６は、前述したレジストパターニング後に、例えば、ボロンイオンを注入することによって形成される。
絶縁膜１０７は、メサ部１０５及び第２窒化物半導体層１０３の一部を覆っている。絶縁膜１０７は、例えば、プラズマＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成され、例えば、ＳｉＯ２によって構成されている。前述したレジストパターニング後に、絶縁膜１０７の一部をドライエッチングすることによって、リセス部１０４及び第２窒化物半導体層１０３の一部を露出させる。絶縁膜１０７の膜厚は、例えば、３００〜１０００ｎｍである。
第１アノード電極１０８は、第１窒化物半導体層１０２および第２窒化物半導体層１０３の上方に配置されている。第１アノード電極１０８は、リセス部１０４において、第１窒化物半導体層１０２とショットキー接触されている。第１アノード電極１０８は、第２窒化物半導体層１０３とオーミック接触されている。第１アノード電極１０８は例えば、Ｐｄ／Ａｕで構成され、電子ビーム（ＥＢ： Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着法により形成される。第１アノード電極１０８の膜厚は、例えば、Ｐｄが１００〜３００ｎｍ、Ａｕが１００〜５００ｎｍである。
カソード電極１１０は、基板１０１の裏面（第２主面）上に配置されている。カソード電極１１０は、例えば、基板１０１側に配置されたＴｉ及びＴｉの上に配置されたＡｕの積層体で構成されている。Ｔｉの膜厚は、５０〜１００ｎｍであり、Ａｕの膜厚は、１００〜３００ｎｍである。カソード電極１１０は、例えば、ＥＢ蒸着法により形成される。
図４Ａ、図４Ｂ及び図４Ｃは、第１窒化物半導体層１０２の凸部１１２および第２窒化物半導体層１０３の形状のバリエーションを示す断面図である。電極や絶縁膜等の構成要素は、省略されている。なお、図においては、便宜上、側面等が線形に描かれているが、製造上の誤差等によって、側面等が丸みを有する場合も、本開示の範囲内である。
図４Ａに示す構造においては、凸部１１２の側面が、基板１０１の第１主面に対してθの角度で傾斜している。この構成によれば、空乏層１１３にて発せられた光が拡散されやすくなるため、素子全体として光導電効果によるオン抵抗の低減が得られる。なお、θは、３０〜８０度であることが好ましい。
図４Ｂに示す構造においては、凸部１１２の側面だけでなく、第２窒化物半導体層１０３の側面の少なくとも一部も、基板１０１の第１主面に対してθの角度で傾斜している。当該側面の一部は、第２窒化物半導体層１０３の下部の側面であって、第１窒化物半導体層１０２と第２窒化物半導体層１０３との界面と交わることが好ましい。θは、３０〜８０度であることが好ましい。
この構成によれば、図４Ａの構成に比べて、空乏層１１３の、特に第２窒化物半導体層１０３側で発せられた光も拡散されやすくなるため、素子全体として光導電効果によるオン抵抗の低減がより得られる。
図４Ｃに示す構造においては、第２窒化物半導体層１０３の側面全体も、基板１０１の第１主面に対してθの角度で傾斜している。θは、３０〜８０度であることが好ましい。
図４Ｃに示す構造は、図３に示す構造と同じである。この構成によれば、図４Ｂに示す構成に比べて、空乏層１１３が第２窒化物半導体層１０３の上面近傍まで広がった場合であっても、発せられた光が拡散されやすくなるため、素子全体として光導電効果によるオン抵抗の低減がより得られる。
以上の構成により、逆方向耐圧が高く、順方向電圧が低く、且つピーク順方向電流が大きい窒化物半導体装置を実現できる。
（第１の実施形態の変形例１）
図５は、第１の実施形態の変形例１に係る窒化物半導体装置の平面図である。本実施形態では、第１アノード電極１０８の平面形状は、略四角形であってもよい。また、平面視における第２窒化物半導体層１０３の内周形状は、略四角形であってもよいし、略円形であってもよい。また、平面視における第２窒化物半導体層１０３の内周形状は、外周形状が略四角形であってもよい。ここで、四角形とは、正方形、長方形、ひし形等を含む。
この構成により、同一半導体層に複数のダイオードを形成する場合の設置面積効率が向上するため、コストを削減することができる。
この際、第１アノード電極１０８の角に電界集中することによる耐圧の低下を抑制するために、第１アノード電極１０８の角を落としたり、角を丸めたりすることにより耐圧低下の回避が可能である。
（第１の実施形態の変形例２）
図６は、第１の実施形態の変形例２に係る窒化物半導体装置の平面図である。本実施形態では、第１アノード電極１０８の平面形状は、略円形であってもよい。また、平面視における第２窒化物半導体層１０３の内周形状は、略正六角形であってもよいし、略円形であってもよい。また、平面視における第２窒化物半導体層１０３の外周形状は、略正六角形であってもよい。
この構成により、同一半導体層に複数のダイオードを形成する場合に、ハニカム（蜂の巣）状にダイオードを並べることができるため、ダイオード設置面積効率の向上により低コスト化が可能となる。
（第２の実施形態）
図７は、第２の実施形態に係る窒化物半導体装置の平面図である。なお、図７は、絶縁膜１０７および第１アノード電極１０８を省いた平面図となっている。図８は、第２の実施形態に係る窒化物半導体装置の断面図である。図８は、図７の窒化物半導体装置におけるＶＩＩＩ−ＶＩＩＩ断面図である。図８に示すように、第２の実施形態に係る窒化物半導体装置は、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、リセス部１０４と、メサ部１０５と、注入分離部１０６と、絶縁膜１０７と、第１アノード電極１０８と、カソード電極１１０とを備える。
以下、第２の実施形態に関して、第１の実施形態との相違点を中心に説明する。
図７の平面視において、第２窒化物半導体層１０３が略同心状に配置され、図８の断面視において、複数のリセス部１０４が形成されている。略同心状の環の数は、少なくとも２つあればよい。
この構成により、第１の実施形態と比較して、ｐｎ接合領域が広くなる。従って、光が素子全体に、より拡散しやすくなるため、光導電効果によってオン抵抗が低減する。
（第２の実施形態の変形例）
図９から図１３は、それぞれ、本実施形態の平面形状の変形例を示した図である。
図９は、第２の実施形態の変形例１に係る窒化物半導体装置の平面図である。同図において、第２窒化物半導体層１０３は略同心状に配置され、外周形状は略四角形である。
図１０は、第２の実施形態の変形例２に係る窒化物半導体装置の平面図である。同図において、第２窒化物半導体層１０３は略同心状に配置され、互いに接続されている。つまり、第２窒化物半導体層１０３には、平面視において、複数の略扇形のリセス部１０４が設けられ、複数のリセス部１０４は、互いに離間している。
図１１は、第２の実施形態の変形例３に係る窒化物半導体装置の平面図である。同図において、第２窒化物半導体層１０３には、平面視において、複数のスリット状のリセス部１０４が形成されている。
図１２は、第２の実施形態の変形例４に係る窒化物半導体装置の平面図である。同図において、複数のリセス部１０４は、平面視において、第２窒化物半導体層１０３に行列状に配置されている。リセス部１０４の平面形状は、例えば、略円形、略四角形、略正六角形のいずれかであればよい。
図１３は、第２の実施形態の変形例５に係る窒化物半導体装置の平面図である。同図において、第２窒化物半導体層１０３は、平面視において、複数の島状構造１２０を有し、且つ、当該複数の島状構造１２０を囲んでいる。島状構造１２０の平面形状は、例えば、略円形、略四角形、略六角形のいずれかであればよい。
（第３の実施形態）
図１４は、第３の実施形態に係る窒化物半導体装置の断面図である。図１４に示すように、第３の実施形態に係る窒化物半導体装置は、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、リセス部１０４と、メサ部１０５と、注入分離部１０６と、絶縁膜１０７と、第１アノード電極１０８と、カソード電極１１０と、量子井戸活性層１１５とを備える。本実施形態に係る窒化物半導体装置は、第１の実施形態に係る窒化物半導体装置と比較して、第１窒化物半導体層１０２と第２窒化物半導体層１０３との間に量子井戸活性層１１５を備える点が構成として異なる。以下、第３の実施形態に関して、第１の実施形態との相違点を中心に説明する。
量子井戸活性層１１５は、例えば、ＩｎｘＡｌｙＧａ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で構成されており、且つ、その量子準位が第１窒化物半導体層１０２のバンドギャップ以上である。量子井戸活性層１１５の不純物濃度は低いことが好ましく、Ｍｇ濃度およびＳｉ濃度は１×１０１８ｃｍ−３以下であることが好ましい。量子井戸活性層１１５は、アンドープ、つまり意図的に不純物が導入されていなくても良い。これらの場合、量子井戸活性層１１５は、実質的に空乏化しているため、逆方向耐圧がより向上する。
リセス部１０４は、第１窒化物半導体層１０２に到達していればよい。量子井戸活性層１１５の側面も、第１主面１３０に対して凸部１１２の側面と同じ角度で傾斜していることが好ましい。
量子井戸活性層１１５の膜厚は、１〜１０ｎｍであることが好ましい。第２窒化物半導体層１１３の膜厚は、３００〜６００ｎｍであることが好ましい。
この構成により、量子井戸活性層１１５において電子を閉じ込めやすくなるため、再結合確率が高くなり、発光量が増加する。その結果、光導電効果によって、オン抵抗がさらに低減される。
（第４の実施形態）
図１５は、第４の実施形態に係る窒化物半導体装置の断面図である。図１５に示すように、第４の実施形態に係る窒化物半導体装置は、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、リセス部１０４と、メサ部１０５と、注入分離部１０６と、絶縁膜１０７と、第１アノード電極１０８と、第２アノード電極１０９と、カソード電極１１０とを備える。本実施形態に係る窒化物半導体装置は、第１の実施形態に係る窒化物半導体装置と比較して、第２窒化物半導体層１０３の上に、第２アノード電極１０９を備える点が構成として異なる。以下、第４の実施形態に関して、第１の実施形態との相違点を中心に説明する。
第１アノード電極１０８は、第１窒化物半導体層１０２とショットキー接触されており、第２アノード電極１０９は、第２窒化物半導体層１０３とオーミック接触されている。
順方向の立ち上がり電圧Ｖｆを低くする場合、ショットキー障壁高さを低くする必要があり、ショットキー障壁を低くするためには金属の仕事関数を小さくする必要がある。しかしながら、仕事関数の小さい金属は、ｐ型半導体層に対して良好なオーミック接触を形成することが困難である。ｐ型半導体層とのオーミック接触性を確保するため仕事関数の大きな金属を用いた場合は、Ｖｆが高くなってしまうため、損失が増大する。
これに対し、本実施形態に係る構成によれば、第１窒化物半導体層１０２に対してはＶｆの低い良好なショットキー接触を示し、ｐ型半導体層である第２窒化物半導体層１０３に対しては低コンタクト抵抗を示すような最適なアノード電極材料を選定することが可能となるため、低Ｖｆかつ高順方向電流を得ることができる。
第２アノード電極１０９は、例えば、Ｎｉ／Ｐｔ／Ａｕ等の、第２窒化物半導体層１０３とオーミック接触する材料で構成され、ＥＢ蒸着法により形成される。第２アノード電極１０９の膜厚は、例えば、Ｎｉが１００〜３００ｎｍ、Ｐｔが１００〜３００ｎｍ、Ａｕが１００〜５００ｎｍである。
（その他の実施形態）
なお、本開示に係る窒化物半導体装置は、第１〜第４の実施形態およびそれらの変形例に限定されるものではない。上記実施形態および変形例における任意の構成要素を組み合わせて実現される別の実施形態や、上記実施形態および変形例に対して本発明の趣旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記実施形態および変形例に係る窒化物半導体装置を内蔵した各種機器も本発明に含まれる。
本開示に係る窒化物半導体装置は、例えば、自動車用、産業用、民生用のパワーデバイスとして有用である。
１０１ 基板
１０２ 第１窒化物半導体層
１０３ 第２窒化物半導体層
１０４ リセス部
１０５ メサ部
１０６ 注入分離部
１０７ 絶縁膜
１０８ 第１アノード電極
１０９ 第２アノード電極
１１０ カソード電極
１１２ 凸部
１１３ 空乏層
１１５ 量子井戸活性層
１３０ 第１主面
１３２ 第２主面

Claims (13)

  1. 第１主面および第２主面を有する基板と、
    前記第１主面上に配置され、凸部を有する第１導電型の第１窒化物半導体層と、
    前記凸部の上に配置された第２導電型の第２窒化物半導体層と、
    前記第１窒化物半導体層および前記第２窒化物半導体層の上方に配置された第１アノード電極と、
    前記第２主面上に配置されたカソード電極とを備え、
    前記凸部の側面が、前記第１主面に対して、第１の角度で傾斜している
    窒化物半導体装置。
  2. 前記第２窒化物半導体層の側面の少なくとも一部が、前記第１主面に対して、第２の角度で傾斜している
    請求項１に記載の窒化物半導体装置。
  3. 前記第２の角度は、３０度から８０度である
    請求項２に記載の窒化物半導体装置。
  4. 前記第２窒化物半導体層の側面の全体が、前記第１主面に対して、第３の角度で傾斜している
    請求項１に記載の窒化物半導体装置。
  5. 前記第３の角度は、３０度から８０度である
    請求項４に記載の窒化物半導体装置。
  6. 前記第２窒化物半導体層には、リセス部が形成され、
    前記リセス部は、前記第１窒化物半導体層に到達している
    請求項１から５のいずれか１項に記載の窒化物半導体装置。
  7. 前記第２窒化物半導体層には、複数のリセス部が形成され、
    前記複数のリセス部は、それぞれ、前記第１窒化物半導体層に到達している
    請求項１から５のいずれか１項に記載の窒化物半導体装置。
  8. 前記複数のリセス部は、前記基板を平面視した場合に、行列状に配置されている
    請求項７に記載の窒化物半導体装置。
  9. 前記第２窒化物半導体層は、前記基板を平面視した場合に、複数の島状構造を有し、且つ、前記複数の島状構造を囲う
    請求項１から５のいずれか１項に記載の窒化物半導体装置。
  10. 前記第１窒化物半導体層と前記第２窒化物半導体層との間に配置され、且つ、前記第１窒化物半導体層のバンドギャップよりも量子準位が大きい量子井戸活性層を、さらに備える
    請求項１から９のいずれか１項に記載の窒化物半導体装置。
  11. 前記量子井戸活性層の側面は、前記第１主面に対して、前記第１の角度で傾斜している
    請求項１から１０のいずれか１項に記載の窒化物半導体装置。
  12. 前記第２窒化物半導体層とオーミック接触する第２アノード電極を、さらに備え、
    前記第２アノード電極は、前記第１アノード電極と電気的に接続されている
    請求項１から１１のいずれか１項に記載の窒化物半導体装置。
  13. 前記第１の角度は、３０度から８０度である
    請求項１から１２のいずれか１項に記載の窒化物半導体装置。
JP2017518729A 2015-05-21 2016-03-09 窒化物半導体装置 Pending JPWO2016185645A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015103772 2015-05-21
JP2015103772 2015-05-21
PCT/JP2016/001276 WO2016185645A1 (ja) 2015-05-21 2016-03-09 窒化物半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020179307A Division JP7012137B2 (ja) 2015-05-21 2020-10-27 窒化物半導体装置

Publications (1)

Publication Number Publication Date
JPWO2016185645A1 true JPWO2016185645A1 (ja) 2018-03-15

Family

ID=57319722

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017518729A Pending JPWO2016185645A1 (ja) 2015-05-21 2016-03-09 窒化物半導体装置
JP2020179307A Active JP7012137B2 (ja) 2015-05-21 2020-10-27 窒化物半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020179307A Active JP7012137B2 (ja) 2015-05-21 2020-10-27 窒化物半導体装置

Country Status (3)

Country Link
US (1) US10355143B2 (ja)
JP (2) JPWO2016185645A1 (ja)
WO (1) WO2016185645A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017007040T5 (de) * 2017-02-10 2019-10-24 Mitsubishi Electric Corporation Halbleitereinheit
JP6828595B2 (ja) * 2017-05-29 2021-02-10 三菱電機株式会社 半導体装置の製造方法
WO2019142763A1 (ja) * 2018-01-22 2019-07-25 パナソニック株式会社 半導体受光素子、及び、半導体リレー
JP6884235B2 (ja) * 2018-02-09 2021-06-09 三菱電機株式会社 電力用半導体装置
JP2020021767A (ja) * 2018-07-30 2020-02-06 トヨタ自動車株式会社 ダイオード
FR3109468B1 (fr) 2020-04-16 2022-04-22 Commissariat Energie Atomique Diode schottky à barrière de jonction

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60110173A (ja) * 1983-11-21 1985-06-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2000252478A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd ショットキーバリアダイオード
JP2007329350A (ja) * 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2008300506A (ja) * 2007-05-30 2008-12-11 Denso Corp ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
WO2010058524A1 (ja) * 2008-11-19 2010-05-27 昭和電工株式会社 半導体装置および半導体装置の製造方法
JP2012079888A (ja) * 2010-09-30 2012-04-19 Toshiba Corp 窒化物半導体装置
WO2012098635A1 (ja) * 2011-01-17 2012-07-26 富士通株式会社 半導体装置及びその製造方法
US20140273417A1 (en) * 2011-11-11 2014-09-18 Alpha And Omega Semiconductor Incorporated Method for forming termination structure for gallium nitride schottky diode
JP5607720B2 (ja) * 2010-02-23 2014-10-15 良孝 菅原 半導体装置
JP2015076435A (ja) * 2013-10-07 2015-04-20 住友電気工業株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693308B2 (en) * 2002-02-22 2004-02-17 Semisouth Laboratories, Llc Power SiC devices having raised guard rings
JP4585772B2 (ja) * 2004-02-06 2010-11-24 関西電力株式会社 高耐圧ワイドギャップ半導体装置及び電力装置
JP2007059719A (ja) * 2005-08-25 2007-03-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体
JP2008177369A (ja) 2007-01-18 2008-07-31 Sumitomo Electric Ind Ltd ショットキバリアダイオード
JP2010034220A (ja) * 2008-07-28 2010-02-12 Kansai Electric Power Co Inc:The バイポーラ半導体装置
JP5792922B2 (ja) * 2009-02-17 2015-10-14 住友電気工業株式会社 ショットキバリアダイオードおよびその製造方法
US8399962B2 (en) * 2010-05-18 2013-03-19 Panasonic Corporation Semiconductor chip and process for production thereof
JP2012094889A (ja) 2011-12-20 2012-05-17 Fuji Electric Co Ltd 半導体装置
JP2013183034A (ja) * 2012-03-02 2013-09-12 Sumitomo Electric Ind Ltd 電力用半導体装置
BR112015029641A2 (pt) * 2013-05-31 2017-07-25 Asahi Kasei E Mat Corporation wafer padrão para leds, wafer epitaxial para leds e método de fabricação de wafer epitaxial para leds

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60110173A (ja) * 1983-11-21 1985-06-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2000252478A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd ショットキーバリアダイオード
JP2007329350A (ja) * 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2008300506A (ja) * 2007-05-30 2008-12-11 Denso Corp ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
WO2010058524A1 (ja) * 2008-11-19 2010-05-27 昭和電工株式会社 半導体装置および半導体装置の製造方法
JP5607720B2 (ja) * 2010-02-23 2014-10-15 良孝 菅原 半導体装置
JP2012079888A (ja) * 2010-09-30 2012-04-19 Toshiba Corp 窒化物半導体装置
WO2012098635A1 (ja) * 2011-01-17 2012-07-26 富士通株式会社 半導体装置及びその製造方法
US20140273417A1 (en) * 2011-11-11 2014-09-18 Alpha And Omega Semiconductor Incorporated Method for forming termination structure for gallium nitride schottky diode
JP2015076435A (ja) * 2013-10-07 2015-04-20 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
JP2021022745A (ja) 2021-02-18
US10355143B2 (en) 2019-07-16
US20180097123A1 (en) 2018-04-05
WO2016185645A1 (ja) 2016-11-24
JP7012137B2 (ja) 2022-01-27

Similar Documents

Publication Publication Date Title
JP7012137B2 (ja) 窒化物半導体装置
US7863682B2 (en) SIC semiconductor having junction barrier Schottky diode
JP5550589B2 (ja) 半導体装置
US8227811B2 (en) Semiconductor rectifying device
JP6291298B2 (ja) 半導体装置
US20120228636A1 (en) Schottky barrier diode
TW201635560A (zh) 半導體裝置及其製造方法
JP2016201448A (ja) ダイオード及びダイオードの製造方法
JP2019050406A (ja) 半導体装置
JP5541842B2 (ja) 炭化珪素ショットキダイオード
JP2013110388A (ja) 半導体装置
JP5655932B2 (ja) 半導体装置
JP5310291B2 (ja) 半導体装置およびその製造方法
JP2012248736A (ja) 半導体装置
JP2015170654A (ja) 半導体装置
JP5607120B2 (ja) 炭化珪素ショットキダイオード
JP2013165167A (ja) 半導体装置
US8648447B2 (en) Semiconductor rectifier device
JP7257912B2 (ja) 半導体装置
JP2007324428A (ja) 半導体装置
JP2007235064A (ja) ショットキーバリア半導体装置及びその製造方法
TWI688100B (zh) 寬帶隙半導體裝置
JP5874582B2 (ja) 縦型半導体装置およびその製造方法
JP2014165317A (ja) 半導体装置
JP2013175607A (ja) ショットキーバリアダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200728