JP2015076435A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015076435A
JP2015076435A JP2013210140A JP2013210140A JP2015076435A JP 2015076435 A JP2015076435 A JP 2015076435A JP 2013210140 A JP2013210140 A JP 2013210140A JP 2013210140 A JP2013210140 A JP 2013210140A JP 2015076435 A JP2015076435 A JP 2015076435A
Authority
JP
Japan
Prior art keywords
semiconductor layer
nitride semiconductor
type nitride
type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013210140A
Other languages
English (en)
Other versions
JP6179329B2 (ja
Inventor
史典 三橋
Fuminori Mihashi
史典 三橋
祐介 善積
Yusuke Yoshizumi
祐介 善積
貴司 石塚
Takashi Ishizuka
貴司 石塚
上野 昌紀
Masanori Ueno
昌紀 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013210140A priority Critical patent/JP6179329B2/ja
Publication of JP2015076435A publication Critical patent/JP2015076435A/ja
Application granted granted Critical
Publication of JP6179329B2 publication Critical patent/JP6179329B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】性能低下を招くことなく高耐圧化を実現可能な半導体装置の提供。
【解決手段】半導体装置は、第1n型窒化物半導体層と、第1n型窒化物半導体層上に設けられ、n型キャリア濃度が第1n型窒化物半導体層よりも低い第2n型窒化物半導体層と、第2n型窒化物半導体層上に設けられ、p型窒化物半導体からなるガードリングと、ガードリング上に設けられ、p型ドープ濃度がガードリングよりも高いp型窒化物半導体層と、p型窒化物半導体層およびガードリングを貫通して第2n型窒化物半導体層に達する開口部の底面上と開口部の側面上と開口部の縁部上とに一体に設けられた第1電極と、第1n型窒化物半導体層に対して第2n型窒化物半導体層とは反対側に設けられた第2電極とを備える。第1電極は、ショットキー電極とオーミック電極とを兼ねる。
【選択図】図1

Description

本発明は、半導体装置に関し、好適にはショットキーバリアダイオードに関する。
近年の自動車、家電製品または電子端末機器などに対する高電力化または信頼性向上などの要求に伴い、パワーエレクトロニクス分野の半導体装置には高耐圧化が要求されている。上記半導体装置の耐圧を向上させるためには、電極の端部での電界集中を緩和させる必要がある。たとえば、半導体層内においてpn接合を形成する(たとえば特許文献1)、または、n型半導体層と電極との間にp型半導体からなるガードリングを設ける(たとえば特許文献2、3)などが提案されている。
特開2007−184327号公報 特開2010−40698号公報 特開平7−147325号公報
しかしながら、特許文献1〜3などに記載の方法では、耐圧を向上させる目的で設けた構造が半導体装置の性能低下(たとえば順方向電圧が半導体装置に加えられた場合の抵抗の増大など)を引き起こすことがある。
また、特許文献1には、イオン注入によりp型不純物をn型半導体層に注入することによりpn接合を形成することが記載されている。近年、半導体装置の高周波特性が向上するなどの理由から窒化物半導体層を備えた半導体装置が注目されているが、イオン注入によりp型不純物をn型窒化物半導体層に注入することは技術上の困難を伴う。つまり、窒化物半導体層を備えた半導体装置において特許文献1に記載の方法を用いることは技術上の困難を伴う。
本発明は、かかる点に鑑みてなされたものであり、その目的は、性能低下を招くことなく高耐圧化を実現可能な半導体装置の提供である。
本発明に係る半導体装置は、第1n型窒化物半導体層と、第1n型窒化物半導体層上に設けられ、n型キャリア濃度が第1n型窒化物半導体層よりも低い第2n型窒化物半導体層と、第2n型窒化物半導体層上に設けられ、p型窒化物半導体からなるガードリングと、ガードリング上に設けられ、p型ドープ濃度がガードリングよりも高いp型窒化物半導体層と、p型窒化物半導体層およびガードリングを貫通して第2n型窒化物半導体層に達する開口部の底面上と開口部の側面上と開口部の縁部上とに一体に設けられた第1電極と、第1n型窒化物半導体層に対して第2n型窒化物半導体層とは反対側に設けられた第2電極とを備える。第1電極は、ショットキー電極とオーミック電極とを兼ねる。
本発明に係る半導体装置では、性能低下を招くことなく高耐圧化を実現可能である。
本発明の一実施形態に係る半導体装置の断面図である。 本発明の一実施形態に係る半導体装置の電流電圧特性を模式的に示したグラフである。 本発明の一実施形態に係る半導体装置の断面図である。 本発明の一実施形態に係る半導体装置の断面図である。 (A)〜(D)は、図4に示す半導体装置の製造で使用する複合基板の製造方法の一例を工程順に示す断面図である。 (A)〜(D)は、図4に示す半導体装置の製造方法の一部を工程順に示す断面図である。 比較例1の半導体装置の断面図である。 実施例1および比較例1の半導体装置における電流密度と電圧との関係(実験結果)を示すグラフである。 実施例1および比較例1の半導体装置における電流密度と電圧との関係(実験結果)を示すグラフである。
[本願発明の実施形態の説明]
本実施形態に係る半導体装置は、第1n型窒化物半導体層と、第1n型窒化物半導体層上に設けられ、n型キャリア濃度が第1n型窒化物半導体層よりも低い第2n型窒化物半導体層と、第2n型窒化物半導体層上に設けられ、p型窒化物半導体からなるガードリングと、ガードリング上に設けられ、p型ドープ濃度がガードリングよりも高いp型窒化物半導体層と、p型窒化物半導体層およびガードリングを貫通して第2n型窒化物半導体層に達する開口部の底面上と開口部の側面上と開口部の縁部上とに一体に設けられた第1電極と、第1n型窒化物半導体層に対して第2n型窒化物半導体層とは反対側に設けられた第2電極とを備える。第1電極は、ショットキー電極とオーミック電極とを兼ねる。
本実施形態に係る半導体装置では、第1電極は、開口部の底面上に設けられているので、p型窒化物半導体層およびガードリングから露出する第2n型窒化物半導体層に接している。よって、第1電極は、開口部の底面上においてショットキー電極として機能する。また、第1電極は、開口部の側面上にも設けられているので、ガードリングは、第1電極のうちショットキー電極として機能する部分を囲んでいる。これらのことから、ガードリングは、第1電極のうちショットキー電極として機能する部分の端部における電界集中を防止することができる。
また、第1電極は、開口部の側面上および開口部の縁部上に設けられており、よって、p型窒化物半導体層にも接している。ここで、p型窒化物半導体層のp型ドープ濃度はガードリングのp型ドープ濃度よりも高い。よって、第1電極とp型窒化物半導体層との接触抵抗を低く抑えることができ、第1電極はp型窒化物半導体層と接する部分においてはオーミック電極として機能する。したがって、本実施形態に係る半導体装置に順方向電圧を加えたときには、電流は、第1電極と第2n型窒化物半導体層との接触箇所(ショットキー接合箇所)だけでなく第1電極とp型窒化物半導体層との接触箇所(オーミック接合箇所)からも流れる。それだけでなく、本実施形態に係る半導体装置に順方向電圧を加えたときにはガードリングまたはp型窒化物半導体層から第2n型窒化物半導体層へ正孔が注入される(伝導度変調効果)ので、第2n型窒化物半導体層における正孔と電子との再結合確率が高くなる。このように本実施形態に係る半導体装置に順方向電圧を加えると、p型窒化物半導体層を備えていない半導体装置に順方向電圧を加えた場合に比べて、電極面積が実質的に増大し、第2n型窒化物半導体層で生じる電流量が増加する。したがって、本実施形態に係る半導体装置では、順方向電圧を加えた場合の半導体装置の抵抗(以下では「オン抵抗」と記す)が低下する。
「窒化物半導体」は、III族元素とV族元素とを用いた半導体(III−V族半導体)であってV族元素として窒素元素を用いた半導体を意味し、一般式AlxInyGa(1-x-y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表わされる。
「第2n型窒化物半導体層のn型キャリア濃度が第1n型窒化物半導体層のn型キャリア濃度よりも低い」は、「第1n型窒化物半導体層のn型キャリア濃度が第2n型窒化物半導体層のn型キャリア濃度よりも高い」と言い換えることができる。「第1n型窒化物半導体層のn型キャリア濃度が第2n型窒化物半導体層のn型キャリア濃度よりも高い」とは、第1n型窒化物半導体層のn型キャリア濃度が第2n型窒化物半導体層のn型キャリア濃度の1倍よりも大きく3×104倍以下であることを意味する。好ましくは、第1n型窒化物半導体層のn型キャリア濃度が第2n型窒化物半導体層のn型キャリア濃度の50倍以上1×103倍以下である。より好ましくは、第1n型窒化物半導体層のn型キャリア濃度が0.5×1018cm-3以上5.0×1018cm-3以下であり、第2n型窒化物半導体層のn型キャリア濃度が4.0×1015cm-3以上5.0×1016cm-3以下である。本明細書では、n型キャリア濃度は、たとえばC−V(capacitance-voltage)法により測定可能である。p型ドープ濃度は、たとえばSIMS(Secondary Ion-microprobe Mass Spectrometer)分析により測定可能である。
「p型窒化物半導体層のp型ドープ濃度がガードリングのp型ドープ濃度よりも高い」とは、p型窒化物半導体層のp型ドープ濃度がガードリングのp型ドープ濃度の1倍よりも大きく5×105倍以下であることを意味する。好ましくは、p型窒化物半導体層のp型ドープ濃度がガードリングのp型ドープ濃度の1×102倍以上3×105倍以下である。より好ましくは、ガードリングのp型ドープ濃度が0.5×1017cm-3以上5.0×1017cm-3以下であり、p型窒化物半導体層のp型ドープ濃度が1.0×1020cm-3以上5.0×1023cm-3以下である。
「開口部の底面」は、p型窒化物半導体層およびガードリングから露出する第2n型窒化物半導体層により構成される。「開口部の側面」は、開口部の底面からガードリングおよびp型窒化物半導体層の厚さ方向へ延びる部分であり、開口部内において露出するガードリングおよびp型窒化物半導体層により構成される。「開口部の縁部」は、開口部の側面から開口部の外側へ向かって延びる部分であり、p型窒化物半導体層により構成される。
「第1電極が開口部の底面上と開口部の側面上と開口部の縁部上とに一体に設けられている」とは、開口部の底面、開口部の側面および開口部の縁部が第1電極から露出していないことを意味する。「第1電極が開口部の底面上と開口部の側面上と開口部の縁部上とに一体に設けられている」には、第1電極の厚さが均一である場合だけでなく、第1電極の厚さが局所的に薄い場合、および、第1電極の厚さが局所的に厚い場合が含まれる。
「半導体装置の高耐圧化」とは、半導体装置の逆方向にリークする電圧を高めることを意味する。半導体装置の電流電圧特性を測定すれば、半導体装置の逆方向にリークする電圧が求められる。
p型窒化物半導体層は、ガードリング上に設けられた第1p型窒化物半導体層と、第1p型窒化物半導体層上に設けられ、第1電極に接する第2p型窒化物半導体層とを有することが好ましい。好ましくは、第1p型窒化物半導体層のp型ドープ濃度はガードリングのp型ドープ濃度よりも高く第2p型窒化物半導体層のp型ドープ濃度よりも低い。より好ましくは、第1p型窒化物半導体層の厚さは第2p型窒化物半導体層の厚さよりも大きい。これにより、p型窒化物半導体層の結晶性を高く維持することができる。
「第1p型窒化物半導体層のp型ドープ濃度がガードリングのp型ドープ濃度よりも高い」とは、第1p型窒化物半導体層のp型ドープ濃度がガードリングのp型ドープ濃度の1倍よりも大きく3×103倍以下であることを意味する。好ましくは、第1p型窒化物半導体層のp型ドープ濃度がガードリングのp型ドープ濃度の2倍以上1×103倍以下である。より好ましくは、第1p型窒化物半導体層のp型ドープ濃度が1.0×1018cm-3以上1.0×1020cm-3以下であり、ガードリングのp型ドープ濃度が0.5×1017cm-3以上5.0×1017cm-3以下である。
「第1p型窒化物半導体層のp型ドープ濃度が第2p型窒化物半導体層のp型ドープ濃度よりも低い」とは、第1p型窒化物半導体層のp型ドープ濃度が第2p型窒化物半導体層のp型ドープ濃度の5×10-3倍以上1倍未満であることを意味する。好ましくは、第1p型窒化物半導体層のp型ドープ濃度が第2p型窒化物半導体層のp型ドープ濃度の2×10-3倍以上5×10-2倍以下である。より好ましくは、第1p型窒化物半導体層のp型ドープ濃度が1.0×1018cm-3以上1.0×1020cm-3以下であり、第2p型窒化物半導体層のp型ドープ濃度が1.0×1020cm-3以上5.0×1022cm-3以下である。
「第1p型窒化物半導体層の厚さが第2p型窒化物半導体層の厚さよりも大きい」とは、第1p型窒化物半導体層の厚さが第2p型窒化物半導体層の厚さの1倍よりも大きく10倍以下であることを意味する。好ましくは、第1p型窒化物半導体層の厚さが第2p型窒化物半導体層の厚さの3倍以上10倍以下である。より好ましくは、第1p型窒化物半導体層の厚さは30nm以上500nm以下であり、第2p型窒化物半導体層の厚さは5nm以上100nm以下である。本明細書では、層の厚さは、たとえば、SIMS法により測定可能である。
第1n型窒化物半導体層と第2電極との間に設けられた支持基体をさらに備えていても良い。または、第2電極が第1n型窒化物半導体層に接しており、第1電極上に設けられた導電性支持基体をさらに備えていても良い。
導電性支持基体を備えている場合、第1電極の凹部と導電性支持基体との間には埋め込み金属層が設けられていることが好ましい。これにより、空隙が第1電極の凹部と導電性支持基体との間に発生することを防止できる。「第1電極の凹部」は、開口部に対応して形成され、第1電極が開口部の底面上と開口部の側面上と開口部の縁部上とに一体に設けられていることにより形成される。
[本願発明の実施形態の詳細]
以下、図面を用いて本実施形態に係る半導体装置をさらに説明する。なお、図面において、同一の参照符号は、同一部分または相当部分を表すものである。また、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。
[第1の実施形態]
(半導体装置の構成)
図1は、本発明の第1の実施形態に係る半導体装置の断面図である。図2は、本実施形態に係る半導体装置の電流電圧特性を模式的に示したグラフである。図2において、L21は本実施形態に係る半導体装置の電流電圧特性を模式的に表わし、L22はp型窒化物半導体層50を備えていない半導体装置の電流電圧特性を模式的に表わす。
本実施形態に係る半導体装置は、ショットキーバリアダイオードであり、支持基体10と、第1n型窒化物半導体層20と、第2n型窒化物半導体層30と、ガードリング40と、p型窒化物半導体層50と、第1電極70と、第2電極80とを備える。第2n型窒化物半導体層30は、第1n型窒化物半導体層20上に設けられ、n型キャリア濃度が第1n型窒化物半導体層20よりも低い。ガードリング40は、第2n型窒化物半導体層30上に設けられ、p型窒化物半導体からなる。p型窒化物半導体層50は、ガードリング40上に設けられ、p型ドープ濃度がガードリング40よりも高い。本実施形態に係る半導体装置には、p型窒化物半導体層50およびガードリング40を貫通して第2n型窒化物半導体層30に達する開口部60が形成されており、第1電極70は、開口部60の底面上と開口部60の側面上と開口部60の縁部上とに一体に設けられている。
本実施形態に係る半導体装置では、第1電極70は、開口部60の底面60A上に設けられているので、p型窒化物半導体層50およびガードリング40から露出する第2n型窒化物半導体層30に接している。よって、第1電極70は、開口部60の底面60A上においてショットキー電極として機能する。また、第1電極70は、開口部60の側面60B上にも設けられているので、ガードリング40は、第1電極70のうちショットキー電極として機能する部分(第1電極70のうち開口部60の底面60A上に設けられた部分)を囲んでいる。よって、ガードリング40は、第1電極70のうちショットキー電極として機能する部分の端部における電界集中を防止することができる。
さらに、第1電極70は、開口部60の側面60B上および開口部60の縁部60C上にも設けられているので、p型窒化物半導体層50にも接している。ここで、p型窒化物半導体層50のp型ドープ濃度は、ガードリング40のp型ドープ濃度よりも高く、後述のように高濃度である。これにより、p型窒化物半導体層50と第1電極70との接触抵抗を低く抑えることができる。よって、第1電極70は、開口部60の側面60Bおよび開口部60の縁部60Cにおいてはp型窒化物半導体層50とオーミック接合され、p型窒化物半導体層50との接触箇所においてはオーミック電極として機能することとなる。このように、第1電極70は、開口部60の底面60Aではショットキー電極として機能し、開口部60の側面60Bおよび開口部60の縁部60Cではオーミック電極として機能する。したがって、本実施形態に係る半導体装置に順方向電圧を加えたときには、電流は、第2n型窒化物半導体層30と第1電極70との接触箇所からだけでなくp型窒化物半導体層50と第1電極70との接触箇所からも流れる。これにより、本実施形態に係る半導体装置の電極面積は実質的に増加する。
また、第1電極70はp型窒化物半導体層50と接する部分においてはオーミック電極として機能するので、本実施形態に係る半導体装置に順方向電圧を加えたときにはガードリング40またはp型窒化物半導体層50から第2n型窒化物半導体層30へ正孔が注入される(伝導度変調効果)。よって、第2n型窒化物半導体層30における正孔と電子との再結合確率が高くなるので、第2n型窒化物半導体層30で生じる電流量が増加する。したがって、本実施形態に係る半導体装置では、p型窒化物半導体層50を備えていない半導体装置に比べて、第2n型窒化物半導体層30で生じる電流量が増加する。
このように、本実施形態に係る半導体装置では、p型窒化物半導体層50を備えていない半導体装置に比べて、電極面積が実質的に増加し、第2n型窒化物半導体層30で生じる電流量も増加する。よって、本実施形態に係る半導体装置に順方向電圧を加えると、p型窒化物半導体層50を備えていない半導体装置に順方向電圧を加えた場合に比べて、低抵抗となる。したがって、図2に示すように、本実施形態に係る半導体装置では、順方向電圧が一定値を超えると、電流量は、p型窒化物半導体層50を備えていない半導体装置よりも多くなる。
以上をまとめると、本実施形態に係る半導体装置では、ガードリング40が設けられているので高耐圧化が実現され、p型窒化物半導体層50が設けられているのでオン抵抗が低下する。ガードリング40のp型ドープ濃度が相対的に低いのでガードリング40は高耐圧化を実現でき、p型窒化物半導体層50のp型ドープ濃度が相対的に高いのでp型窒化物半導体層50はオン抵抗の低下を実現できる。そのため、p型窒化物半導体層50を備えているがガードリング40を備えていない半導体装置では、耐圧を向上させることは難しい。また、ガードリング40を備えているがp型窒化物半導体層50を備えていない半導体装置では、オン抵抗を低下させることは難しい。
第2電極80は、第1n型窒化物半導体層20に対して第2n型窒化物半導体層30とは反対側に設けられており、本実施形態における支持基体10は、第1n型窒化物半導体層20と第2電極80との間に設けられている。別の言い方をすると、第1n型窒化物半導体層20は、支持基体10の第1面10A上に設けられており、第2電極80は、支持基体10の第2面10B(第2面10Bは第1面10Aとは反対側に位置する)上に設けられている。以下、本実施形態に係る半導体装置の構成要素をそれぞれ示す。
支持基体10は、窒化物半導体からなることが好ましく、たとえば窒化ガリウム(GaN)からなることが好ましい。支持基体10は、n型不純物を含むことがより好ましく、たとえば0.5×1016cm-3以上1.0×1019cm-3以下のn型不純物を含むことが好ましい。n型不純物は、たとえば、酸素(O)、シリコン(Si)、リン(P)、砒素(As)またはアンチモン(Sb)などであることが好ましい。支持基体10の厚さは、たとえば、10nm以上800μm以下であることが好ましい。
第1n型窒化物半導体層20のn型キャリア濃度は、第2n型窒化物半導体層30のn型キャリア濃度よりも高い。よって、空乏層が支持基体10にまで延びることを防止できる。このような効果を有効に得るためには、第1n型窒化物半導体層20のn型キャリア濃度は0.5×1018cm-3以上5.0×1018cm-3以下であることが好ましく、第2n型窒化物半導体層30のn型キャリア濃度は4.0×1015cm-3以上5.0×1016cm-3以下であることが好ましい。たとえば、第1n型窒化物半導体層20はn+型GaN層であることが好ましく、第2n型窒化物半導体層30はn型GaN層であることが好ましい。また、第1n型窒化物半導体層20の厚さは0.5μm以上20μm以下であることが好ましく、第2n型窒化物半導体層30の厚さは0.5μm以上50μm以下であることが好ましい。
ガードリング40は、たとえばp型GaN層であることが好ましい。ガードリング40のp型ドープ濃度は、第2n型窒化物半導体層30のn型キャリア濃度に応じて適宜設定されることが好ましいが、たとえば0.5×1017cm-3以上5.0×1017cm-3以下であることが好ましい。p型不純物は、たとえば、B(ホウ素)、Mg(マグネシウム)またはBe(ベリリウム)などであることが好ましい。
ガードリング40の厚さは、たとえば、0.5μm以上5μm以下であることが好ましい。ガードリング40の厚さが0.5μm以上であれば、第1電極70のうちショットキー電極として機能する部分の端部における電界集中を有効に防止することができる。このことは、ガードリング40のp型ドープ濃度が0.5×1017cm-3以上である場合にも言える。ガードリング40の厚さが5μm以下であれば、ガードリング40を設けたことに起因するオン抵抗を有効に低下させることができる。また、ガードリング40上に形成されるp型窒化物半導体層50の結晶性を良好にすることができる。これらのことは、ガードリング40のp型ドープ濃度が5.0×1017cm-3以下である場合にも言える。
p型窒化物半導体層50は、たとえばp型ドープ濃度がガードリング40よりも高いp型GaN層であることが好ましい。p型窒化物半導体層50のp型ドープ濃度は、ガードリング40のp型ドープ濃度よりも高く、たとえば1.0×1020cm-3以上5.0×1023cm-3以下であることが好ましい。p型窒化物半導体層50のp型ドープ濃度が1.0×1020cm-3以上であれば、p型窒化物半導体層50と第1電極70との接触抵抗を低く抑えることができるので、第1電極70を開口部60の側面60Bおよび開口部60の縁部60Cにおいてオーミック電極として有効に機能させることができる。よって、オン抵抗を有効に低下させることができる。p型窒化物半導体層50のp型ドープ濃度が5.0×1023cm-3以下であれば、p型窒化物半導体層50の結晶性を高く維持することができる。p型窒化物半導体層50の厚さは、たとえば、10nm以上100nm以下であることが好ましい。p型窒化物半導体層50の厚さが10nm以上であれば、オン抵抗を有効に低下させることができる。p型窒化物半導体層50の厚さが100nm以下であれば、p型窒化物半導体層50の結晶性を高く維持することができる。
開口部60は、寸胴に形成されていても良いし、第2n型窒化物半導体層30へ向かうにつれて先太に形成されていても良いが、図1に示すように第2n型窒化物半導体層30へ向かうにつれて先細に形成されていることが好ましい。これにより、第1電極70を形成し易くなる。
第1電極70は、開口部60の底面60A上と開口部60の側面60B上と開口部60の縁部60C上とに一体に設けられているので、開口部60に対応する凹部70aを有する。第1電極70は、第2n型窒化物半導体層30とショットキー接合可能な材料からなることが好ましく、1種類の金属からなっても良いし、2種以上の金属を含んでいても良い。第1電極70は、ニッケル(Ni)/金(Au)層、チタン(Ti)/Au層、白金(Pt)/Au層またはNi/Au/Ti/アルミニウム(Al)層、パラジウム(Pd)層などであることがより好ましい。これにより、第1電極70を構成する金属の仕事関数と第2n型窒化物半導体層30を構成する窒化物のフェルミレベルとの差を最適にすることができる。第1電極70が2種以上の金属を含んでいる場合、第1電極70は、上述のように2種以上の金属層が積層されて構成されていてもよいし、一部分において合金化されていてもよい。
第2電極80は、オーミック電極として機能するので、支持基体10とオーミック接合されることが好ましく、たとえばAlなどからなることが好ましい。
(半導体装置の製造)
本実施形態に係る半導体装置は、たとえば、次に示す方法にしたがって製造可能である。まず、支持基体10の第1面10A上に、HVPE(Hydride Vapor Phase Epitaxy(ハイドライド気相成長))法、MOCVD(Metal Organic Chemical Vapor Deposition(有機金属気相成長)法またはMBE(Molecular Beam Epitaxy(分子線エピタキシー)法などにより、第1n型窒化物半導体層20、第2n型窒化物半導体層30、ガードリング40およびp型窒化物半導体層50を順に形成する。
次に、p型窒化物半導体層50の上面の周縁部分にマスクを設け、そのマスクから露出するp型窒化物半導体層50およびガードリング40をエッチングする。マスクは、p型窒化物半導体層50およびガードリング40がエッチングされてもエッチングされない材料からなることが好ましく、たとえばSiNからなることが好ましい。マスクは、フォトリソグラフィーなどにより形成されることが好ましい。エッチングは、ウエットエッチングであっても良いし、ドライエッチングであっても良いし、ウエットエッチングとドライエッチングとを組み合わせても良い。エッチングの条件としては公知の条件を限定されることなく用いることができる。これにより、開口部60が形成される。
続いて、開口部60の底面60A上、その側面60B上およびその縁部60C上に第1電極70を一体に形成する。第1電極70の形成方法としては、たとえば、EB((Electron Beam)電子線)蒸着法、抵抗加熱法またはスパッタ法が挙げられる。
続いて、支持基体10の第2面10B上に、EB蒸着法、抵抗加熱法またはスパッタ法などにより、第2電極80を形成する。このようにして本実施形態に係る半導体装置が得られる。
(第2の実施形態)
第2の実施形態では、p型窒化物半導体層が第1p型窒化物半導体層と第2p型窒化物半導体層とを有している。以下では、上記第1の実施形態との相違点を主に示す。
(半導体装置の構成)
図3は、本実施形態に係る半導体装置の断面図である。本実施形態に係る半導体装置は、支持基体10と、第1n型窒化物半導体層20と、第2n型窒化物半導体層30と、ガードリング40と、p型窒化物半導体層50と、第1電極70と、第2電極80とを備える。本実施形態におけるp型窒化物半導体層50は、第1p型窒化物半導体層51と第2p型窒化物半導体層53とを有する。
第1p型窒化物半導体層51は、ガードリング40上に設けられている。第2p型窒化物半導体層53は、第1p型窒化物半導体層51上に設けられ、第1電極70に接している。第1p型窒化物半導体層51のp型ドープ濃度は、ガードリング40のp型ドープ濃度よりも高いことが好ましく、第2p型窒化物半導体層53のp型ドープ濃度よりも低いことが好ましい。第1p型窒化物半導体層51の厚さは、第2p型窒化物半導体層53の厚さよりも大きいことがより好ましい。
本実施形態に係る半導体装置では、上記第1の実施形態と同じく半導体装置の性能低下を招くことなくその高耐圧化を図ることができる。それだけでなく、p型ドープ濃度が高いことに起因するp型窒化物半導体層50の結晶性の低下を防止することができる。以下、詳細に示す。
オン抵抗を低下させるためには、p型窒化物半導体層50のp型ドープ濃度を高くすることが好ましい。しかし、一般に、p型窒化物半導体層のp型ドープ濃度が高くなると、その結晶性の低下を招くことが知られている。そのため、p型窒化物半導体層50が1層からなる場合には、オン抵抗を低下させるためにp型窒化物半導体層50のp型ドープ濃度を高くすると、当該p型窒化物半導体層50の厚さを十分に大きくできないことがある。そのため、オン抵抗を所望の程度にまで低下させることができない場合がある。
一方、本実施形態に係る半導体装置では、p型窒化物半導体層50は、p型ドープ濃度が相対的に低い第1p型窒化物半導体層51と、p型ドープ濃度が相対的に高い第2p型窒化物半導体層53とを有する。よって、第2p型窒化物半導体層53の厚さをその結晶性が低下しない程度に薄くし、第1p型窒化物半導体層51の厚さをオン抵抗が低下する程度にまで厚くすることができる。したがって、本実施形態に係る半導体装置では、p型窒化物半導体層50の結晶性を高く維持できるという効果も得られる。
第1p型窒化物半導体層51は、たとえばp型ドープ濃度がガードリング40よりも高いp型GaN層(p+型GaN層)であることが好ましい。第1p型窒化物半導体層51のp型ドープ濃度は、1.0×1018cm-3以上1.0×1020cm-3以下であることが好ましい。第1p型窒化物半導体層51の厚さは、30nm以上500nm以下であることが好ましい。第1p型窒化物半導体層51のp型ドープ濃度が1.0×1018cm-3以上であれば、オン抵抗を有効に低下させることができる。このことは、第1p型窒化物半導体層51の厚さが30nm以上である場合にも言える。第1p型窒化物半導体層51のp型ドープ濃度が1.0×1020cm-3以下であれば、第1p型窒化物半導体層51の結晶性を良好にすることができるので、第2p型窒化物半導体層53の結晶性の低下を防止することができる。このことは、第1p型窒化物半導体層51の厚さが500nm以下である場合にも言える。
第2p型窒化物半導体層53は、たとえばp型ドープ濃度が第1p型窒化物半導体層51よりも高いp型GaN層(p++型GaN層)であることが好ましい。第2p型窒化物半導体層53のp型ドープ濃度は、1.0×1020cm-3以上5.0×1022cm-3以下であることが好ましい。第2p型窒化物半導体層53の厚さは、5nm以上100nm以下であることが好ましい。第2p型窒化物半導体層53のp型ドープ濃度が1.0×1020cm-3以上であれば、オン抵抗を有効に低下させることができる。このことは、第2p型窒化物半導体層53の厚さが10nm以上である場合にも言える。第2p型窒化物半導体層53のp型ドープ濃度が5.0×1022cm-3以下であれば、第2p型窒化物半導体層53の結晶性の低下を防止することができる。このことは、第2p型窒化物半導体層53の厚さが100nm以下である場合にも言える。
本実施形態における開口部60は、第1p型窒化物半導体層51および第2p型窒化物半導体層53からなるp型窒化物半導体層50とガードリング40とに貫通しており、第2n型窒化物半導体層30に達している。
(半導体装置の製造)
本実施形態に係る半導体装置は、p型窒化物半導体層50を形成するときに第1p型窒化物半導体層51および第2p型窒化物半導体層53を順に形成することを除いては上記第1の実施形態と同様の方法にしたがって、製造可能である。第1p型窒化物半導体層51および第2p型窒化物半導体層53のそれぞれの形成方法としては、上記第1の実施形態におけるp型窒化物半導体層50の形成方法を用いることができる。
(第3の実施形態)
第3の実施形態では、導電性支持基体が第1電極上に設けられている。以下では、上記第1の実施形態に係る半導体装置が支持基体でなく上記導電性支持基体を備えている場合を示すが、上記第2の実施形態に係る半導体装置が支持基体でなく上記導電性支持基体を備えていても良い。以下、上記第1の実施形態との相違点を主に示す。
(半導体装置の構成)
図4は、本実施形態に係る半導体装置の断面図である。本実施形態に係る半導体装置は、第1n型窒化物半導体層20と、第2n型窒化物半導体層30と、ガードリング40と、p型窒化物半導体層50と、第1電極70と、第2電極80と、導電性支持基体15と、埋め込み金属層90とを備える。第2電極80は、第1n型窒化物半導体層20に接している。導電性支持基体15は、第1電極70に接しており、具体的には第1電極70の凹部70aの縁部に接している。埋め込み金属層90は、第1電極70の凹部70aと導電性支持基体15との間に設けられており、好ましくは第1電極70の凹部70aと導電性支持基体15との間を満たしている。埋め込み金属層90が第1電極70の凹部70aと導電性支持基体15との間を満たしていれば、空隙が第1電極70の凹部70aと導電性支持基体15との間に発生することを防止できる。よって、オン抵抗がさらに低下し、耐圧がさらに高くなる。また、第2n型窒化物半導体層30などの剥がれを防止することができる。
導電性支持基体15は、導電性を有していれば良く、たとえばシリコン、セラミック、AlNまたはMoなどからなることが好ましい。後述するように、導電性支持基体15は第1電極70に接着されているので、第1n型窒化物半導体層20との格子整合度合いなどを考慮することなく導電性支持基体15の材料を選択できる。よって、上記第1〜第2の実施形態のように窒化物半導体からなる支持基体10を用いる場合に比べて、半導体装置を安価で提供できる。導電性支持基体15の厚さはたとえば100μm以上5000μm以下であることが好ましい。
埋め込み金属層90は、第1電極70の材料と近い仕事関数を持つ材料からなることが好ましく、たとえばNi/Au層、Al層、Ti層またはPd層であることが好ましい。
(半導体装置の製造)
図5(A)〜(D)は、本実施形態に係る半導体装置の製造で使用する複合基板の製造方法の一例を工程順に示す断面図である。図6(A)〜(D)は、本実施形態に係る半導体装置の製造方法の一部を工程順に示す断面図である。本実施形態に係る半導体装置の製造方法では、まず、図5(A)〜(D)に示す方法にしたがって、下地複合基板100を製造する。次に、図6(A)において、下地複合基板100上に第1n型窒化物半導体層20と第2n型窒化物半導体層30とガードリング40とp型窒化物半導体層50と開口部60と第1電極70とを形成する。続いて、図6(B)において埋め込み金属層90を設け、図6(C)において導電性支持基体15を設けてから、図6(D)において下地複合基板100を取り除く。これにより、本実施形態に係る半導体装置が得られる。以下では、上記第1の実施形態との相違点を主に示す。
(下地複合基板の製造)
まず、図5(A)に示すように、下地支持基板101の主面101m上に第1の下地接合層102aを形成する。下地支持基板101は、たとえば、モリブデン基板、ムライト(Al23−SiO)基板またはイットリア安定化ジルコニア−ムライト基板などであることが好ましい。これにより、下地支持基板101の熱膨張係数は、下地窒化物層103(後述)の熱膨張係数および第1n型窒化物半導体層20の熱膨張係数と同じとなる、または、下地支持基板101と下地窒化物層103および第1n型窒化物半導体層20との熱膨張係数の差の絶対値は2×10-6-1以下となる。よって、転位密度が低く結晶性の高い第1n型窒化物半導体層20を下地複合基板100の下地窒化物層103上に割れを発生させることなく成長させることができる。第1の下地接合層102aは、後述する第2の下地接合層102bと一体化して下地接合層102を形成するものであり、たとえばSiO2層またはSiN層である。第1の下地接合層102aを形成する方法は、スパッタ法、CVD(Chemical Vapor Deposition)法、PLD(Pulse Laser Deposition(パルスレーザ堆積))法、MBE法またはEB蒸着法などであることが好ましく、CVD法であることがより好ましい。CVD法により第1の下地接合層102aを形成すると、第1の下地接合層102aの成膜速度が高まり、また、高品質な第1の下地接合層102aを形成できる。
また、図5(B)に示すように、下地窒化物母材基板103Dの主面103n上に第2の下地接合層102bを形成してから、下地窒化物母材基板103Dの主面103nから所定の深さの位置にイオン注入領域103iを形成する。下地窒化物母材基板103Dは、窒化物半導体からなり、たとえばGaNからなる。第2の下地接合層102bの材料およびその形成方法は、それぞれ、第1の下地接合層102aの材料およびその形成方法と同じであることが好ましい。イオン注入領域103iは、水素イオンの注入により形成されることが好ましい。
次に、図5(C)に示すように、第1の下地接合層102aと第2の下地接合層102bとを貼り合わせる。貼り合わせる前に、下地支持基板101および下地窒化物母材基板103Dのそれぞれをアニールしても良い。かかるアニールにより、第1の下地接合層102aおよび第2の下地接合層102bが脱ガスされるので、第1の下地接合層102aおよび第2の下地接合層102bのそれぞれが緻密化される。よって、第1の下地接合層102aと第2の下地接合層102bとの接着強度を高めることができる。
次に、図5(D)に示すように、下地接合層102を介して貼り合わされた下地支持基板101および下地窒化物母材基板103Dをアニールする。これにより、下地窒化物母材基板103Dがイオン注入領域103iで分離され、下地支持基板101の主面101m上に下地接合層102を介在させて下地窒化物層103が接合された下地複合基板100が得られる。
下地複合基板100の製造方法は上記方法に限定されない。たとえば、下地窒化物母材基板103Dに対してイオン注入を行わずに下地複合基板100を製造しても良い。この場合には、下地接合層102を介して貼り合わされた下地支持基板101および下地窒化物母材基板103Dをアニールする代わりに、下地接合層102と下地窒化物母材基板103Dとの界面から所定の位置離れた箇所において下地窒化物母材基板103Dを切断すれば良い。下地窒化物母材基板103Dを切断する方法としては、たとえば、ワイヤーソー工法、ブレードソー工法、レーザ加工、放電加工またはウォータージェット工法などを限定されることなく使用できる。
下地窒化物母材基板103Dの代わりに下地支持体が下地窒化物母材基板に貼り合わされた支持体付き下地窒化物母材基板を用いても良い。これにより、下地窒化物母材基板が下地支持体により支持されるので、下地窒化物母材基板が自立できない程度に薄くなっても下地窒化物母材基板を繰り返し用いることができる。下地支持体は、下地支持基板101と同様の物性を有し、且つ、下地支持基板101と同様の材料からなることが好ましい。これにより、下地窒化物母材基板を支持する強度を確保でき、また、割れおよび反りの発生を防止できる。下地支持体は接合層を介在して下地窒化物母材基板に貼り合わされていることが好ましく、接合層はSiO2、Si34、TiO2またはGa23などからなることが好ましい。
(半導体装置の製造)
まず、図6(A)に示すように、下地複合基板100上に第1n型窒化物半導体層20と第2n型窒化物半導体層30とガードリング40とp型窒化物半導体層50と開口部60と第1電極70とを形成する。これらの形成方法としては、上記第1の実施形態に記載の方法を用いることができる。
次に、図6(B)に示すように、第1電極70の凹部70a内に埋め込み金属層90を設ける。埋め込み金属層90の形成方法としては、たとえば、次に示す方法が挙げられる。まず、フォトリソグラフィー法などによりレジストパターン(図示せず)を第1電極70上に形成する。レジストパターンのうち埋め込み金属層90が設けられるべき領域には、開口が形成されている。次に、EB蒸着法、抵抗加熱法またはスパッタ法などにより、レジストパターンの開口から露出する第1電極70上とレジストパターン上とに金属層を形成する。そののち、レジストパターンを除去することにより、レジストパターン上に形成された金属層を除去する(リフトオフ)。互いに異なる金属からなる2種以上の層が積層されて金属層を構成しているときには、互いに異なる金属をアニールにより合金化しても良い。
続いて、図6(C)に示すように、導電性支持基体15と第1電極70および埋め込み金属層90とを貼り合わせる。Pb(鉛)またはIn(インジウム)などの接着剤を用いて導電性支持基体15と第1電極70および埋め込み金属層90とを貼り合わせることが好ましい。
続いて、図6(D)に示すように、下地複合基板100を除去する。下地複合基板100を除去する方法は、下地支持基板101、下地接合層102および下地窒化物層103のそれぞれの材料によって異なる。下地支持基板101がモリブデン基板であれば、硝酸などによるエッチングにより下地支持基板101を除去することができる。下地支持基板101がムライト基板またはイットリア安定化ジルコニア−ムライト基板であれば、フッ化水素酸などによるエッチングにより下地支持基板101を除去することができる。下地接合層102がSiO2層またはSi34層であれば、フッ化水素酸などによるエッチングにより下地接合層102を除去することができる。塩素ガスをエッチングガスとして用いたICP(Inductively Coupled Plasma(誘導結合型))−RIE(Reactive Ion Etching(反応性イオンエッチング))などにより下地窒化物層103を除去することができる。その後、上記第1の実施形態に記載の方法にしたがって第2電極80を形成する。このようにして本実施形態に係る半導体装置を製造できる。
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
まず、GaN母材基板(厚さ500μm)をMOCVD装置のチャンバ内に入れ、GaN母材基板の温度を1100℃とした。その後、MOCVD装置のチャンバ内にアンモニア(NH3)および水素(H2)を供給してサーマルクリーニングを行った。
次に、GaN母材基板の温度を1100℃に保持した状態で、トリメチルガリウム(TMG(Trimethylgallium))とNH3とモノシラン(SiH4)とを供給して、GaN母材基板上にn+型GaN層(第1n型窒化物半導体層、厚さ1μm)を形成した。形成されるn+型GaN層におけるキャリア濃度が1×1018cm-3となるように、SiH4の供給量を調整した。なお、n型不純物の活性化率は約100%であるので、n型窒化物半導体層のキャリア濃度はn型窒化物半導体層のn型不純物濃度に相当する。
続いて、GaN母材基板の温度を1100℃に保持した状態で、TMGとNH3とSiH4とを供給して、n+型GaN層上にn型GaN層(第2n型窒化物半導体層、厚さ7μm)を形成した。形成されるn型GaN層におけるキャリア濃度が6×1015cm-3となるように、SiH4の供給量を調整した。
続いて、GaN母材基板の温度を1100℃に保持した状態で、TMGとNH3とCp2Mg(ビス(シクロペンタジエニル)マグネシウム)とを供給して、n型GaN層上にガードリング(厚さ1μm)を形成した。形成されるガードリングにおけるMg濃度が1×1017cm-3となるように、Cp2Mgの供給量を調整した。
続いて、GaN母材基板の温度を1100℃に保持した状態で、TMGとNH3とCp2Mgとを供給して、ガードリング上にp+型GaN層(第1p型窒化物半導体層、厚さ40nm)を形成した。形成されるp+型GaN層におけるMg濃度が3×1019cm-3となるように、Cp2Mgの供給量を調整した。
続いて、GaN母材基板の温度を1100℃に保持した状態で、TMGとNH3とCp2Mgとを供給して、p+型GaN層上にp++型GaN層(第2p型窒化物半導体層、厚さ10nm)を形成した。形成されるp++型GaN層におけるMg濃度が3×1020cm-3となるように、Cp2Mgの供給量を調整した。その後、GaN母材基板の温度を室温まで下げてGaN母材基板をチャンバから取り出した。
続いて、フォトリソグラフィーによりp++型GaN層の上面の周縁部分にSiN膜を設け、SiN膜が形成されたGaN母材基板を反応性イオンエッチング装置内に入れた。SiN膜をマスクとしてCl2によるドライエッチングを行い、SiN膜から露出するp++型GaN層、p+型GaN層およびガードリングをエッチングした。これにより、n型GaN層に向かうにつれて先細の凹部が形成された。
続いて、EB蒸着法により、開口部の底面上と開口部の側面上と開口部の縁部上とに一体に、Ni層およびAu層を順に形成した。これにより、Ni層とAu層とからなる第1電極が形成された。
続いて、n+GaN層などが形成されていないGaN母材基板の面に対して機械研磨およびドライエッチングを行った。その後、GaN母材基板の下面上にAl層を蒸着させた。
続いて、GaN母材基板をダイシングしたのち、AuSnを用いてリードフレームにハンダ付けした。その後、AlワイヤーをAl層に接続してから、トランスファーモールド法による樹脂封止を行い、タイバーカットを行った。これにより、本実施例の半導体装置を得た。
(比較例1)
+型GaN層およびp++型GaN層を形成することなく上記実施例1に記載の方法にしたがって比較例1の半導体装置を製造した。これにより、図7に示す半導体装置が得られた。図7は、比較例1の半導体装置の断面図である。図7に示す半導体装置は、GaN基板110と、n+型GaN層120(厚さ1μm、キャリア濃度1×1018cm-3)と、n型GaN層130(厚さ7μm、キャリア濃度6×1015cm-3)と、ガードリング140(厚さ1μm、p型ドープ濃度1×1017cm-3)と、Ni層とAu層との積層構造からなるショットキー電極170と、Alからなるオーミック電極180とを備える。n+型GaN層120はGaN基板110の第1面110A上に設けられ、オーミック電極180はGaN基板110の第2面110B上に設けられている。ガードリング140には、n型GaN層130に達する開口部160が形成されており、ショットキー電極170は、開口部160の底面上、その側面上およびその縁部上に一体に設けられている。
(評価)
半導体カーブトレーサを用いて、実施例1および比較例1の半導体装置の特性を調べた。実施例1および比較例1のそれぞれの半導体装置に順方向に電圧を印加し、電圧と電流密度との関係を調べた。その結果を図8に示す。図8は、実施例1および比較例1の半導体装置における電流密度と電圧との関係(実験結果)を示すグラフである。図8の縦軸は電流密度を表わし、その横軸は電圧を表わす。図8中、L81は実施例1の結果を表わし、L82は比較例1の結果を表わす。図8に示すように、3Vを超える電圧を実施例1および比較例1のそれぞれの半導体装置に加えると、実施例1の電流密度は比較例1の電流密度よりも高くなった。
また、実施例1および比較例1のそれぞれの半導体装置に逆方向に電圧を印加し、電圧と電流密度との関係を調べた。その結果を図9に示す。図9は、実施例1および比較例1の半導体装置における電流密度と電圧との関係(実験結果)を示すグラフである。図9の縦軸は電流密度を表わし、その横軸は電圧を表わす。図9中、L91は実施例1の結果を表わし、L92は比較例1の結果を表わす。図9に示すように、実施例1および比較例1では、400Vの逆方向電圧を印加した場合であっても電流密度が1×10-5A/cm2以下に過ぎなかった。
10 支持基体
10A 第1面
10B 第2面
15 導電性支持基体
20 第1n型窒化物半導体層
30 第2n型窒化物半導体層
40 ガードリング
50 p型窒化物半導体層
51 第1p型窒化物半導体層
53 第2p型窒化物半導体層
60 開口部
60A 底面
60B 側面
60C 縁部
70 第1電極
70a 凹部
80 第2電極
90 埋め込み金属層

Claims (7)

  1. 第1n型窒化物半導体層と、
    前記第1n型窒化物半導体層上に設けられ、n型キャリア濃度が前記第1n型窒化物半導体層よりも低い第2n型窒化物半導体層と、
    前記第2n型窒化物半導体層上に設けられ、p型窒化物半導体からなるガードリングと、
    前記ガードリング上に設けられ、p型ドープ濃度が前記ガードリングよりも高いp型窒化物半導体層と、
    前記p型窒化物半導体層および前記ガードリングを貫通して前記第2n型窒化物半導体層に達する開口部の底面上と前記開口部の側面上と前記開口部の縁部上とに一体に設けられた第1電極と、
    前記第1n型窒化物半導体層に対して前記第2n型窒化物半導体層とは反対側に設けられた第2電極とを備え、
    前記第1電極は、ショットキー電極とオーミック電極とを兼ねる半導体装置。
  2. 前記p型窒化物半導体層は、
    前記ガードリング上に設けられた第1p型窒化物半導体層と、
    前記第1p型窒化物半導体層上に設けられ、前記第1電極に接する第2p型窒化物半導体層とを有し、
    前記第1p型窒化物半導体層のp型ドープ濃度は、前記ガードリングのp型ドープ濃度よりも高く前記第2p型窒化物半導体層のp型ドープ濃度よりも低い請求項1に記載の半導体装置。
  3. 前記第1p型窒化物半導体層の厚さは、前記第2p型窒化物半導体層の厚さよりも大きい請求項2に記載の半導体装置。
  4. 前記第1p型窒化物半導体層のp型ドープ濃度は、1.0×1018cm-3以上1.0×1020cm-3以下であり、
    前記第2p型窒化物半導体層のp型ドープ濃度は、1.0×1020cm-3以上5.0×1022cm-3以下である請求項2または請求項3に記載の半導体装置。
  5. 前記第2n型窒化物半導体層のn型キャリア濃度は、4.0×1015cm-3以上5.0×1016cm-3以下であり、
    前記ガードリングのp型ドープ濃度は、0.5×1017cm-3以上5.0×1017cm-3以下である請求項1〜請求項4のいずれか1項に記載の半導体装置。
  6. 前記第1n型窒化物半導体層と前記第2電極との間に設けられた支持基体をさらに備える請求項1〜請求項5のいずれか1項に記載の半導体装置。
  7. 前記第2電極は、前記第1n型窒化物半導体層に接しており、
    前記第1電極上に設けられた導電性支持基体をさらに備える請求項1〜請求項5のいずれか1項に記載の半導体装置。
JP2013210140A 2013-10-07 2013-10-07 半導体装置 Active JP6179329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013210140A JP6179329B2 (ja) 2013-10-07 2013-10-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013210140A JP6179329B2 (ja) 2013-10-07 2013-10-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2015076435A true JP2015076435A (ja) 2015-04-20
JP6179329B2 JP6179329B2 (ja) 2017-08-16

Family

ID=53001083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013210140A Active JP6179329B2 (ja) 2013-10-07 2013-10-07 半導体装置

Country Status (1)

Country Link
JP (1) JP6179329B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016185645A1 (ja) * 2015-05-21 2016-11-24 パナソニック株式会社 窒化物半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049580A (ja) * 2004-08-04 2006-02-16 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード
JP2008227319A (ja) * 2007-03-15 2008-09-25 Shindengen Electric Mfg Co Ltd 炭化珪素半導体装置の製造方法
JP2010040698A (ja) * 2008-08-04 2010-02-18 Sumitomo Electric Ind Ltd ガードリング構造,その形成方法および半導体デバイス
JP2010177353A (ja) * 2009-01-28 2010-08-12 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体電子デバイスを作製する方法
WO2011105434A1 (ja) * 2010-02-23 2011-09-01 富士電機ホールディングス株式会社 半導体装置
US20130126884A1 (en) * 2011-11-17 2013-05-23 Epowersoft, Inc. Aluminum gallium nitride etch stop layer for gallium nitride bases devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049580A (ja) * 2004-08-04 2006-02-16 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード
JP2008227319A (ja) * 2007-03-15 2008-09-25 Shindengen Electric Mfg Co Ltd 炭化珪素半導体装置の製造方法
JP2010040698A (ja) * 2008-08-04 2010-02-18 Sumitomo Electric Ind Ltd ガードリング構造,その形成方法および半導体デバイス
JP2010177353A (ja) * 2009-01-28 2010-08-12 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体電子デバイスを作製する方法
WO2011105434A1 (ja) * 2010-02-23 2011-09-01 富士電機ホールディングス株式会社 半導体装置
US20130126884A1 (en) * 2011-11-17 2013-05-23 Epowersoft, Inc. Aluminum gallium nitride etch stop layer for gallium nitride bases devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016185645A1 (ja) * 2015-05-21 2016-11-24 パナソニック株式会社 窒化物半導体装置
JPWO2016185645A1 (ja) * 2015-05-21 2018-03-15 パナソニック株式会社 窒化物半導体装置
US10355143B2 (en) 2015-05-21 2019-07-16 Panasonic Corporation Nitride semiconductor device
JP2021022745A (ja) * 2015-05-21 2021-02-18 パナソニック株式会社 窒化物半導体装置
JP7012137B2 (ja) 2015-05-21 2022-01-27 パナソニック株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
JP6179329B2 (ja) 2017-08-16

Similar Documents

Publication Publication Date Title
TWI360896B (en) Method for producing light-emitting diode
US8502337B2 (en) Schottky barrier diode and method for manufacturing Schottky barrier diode
JP5561371B2 (ja) 半導体装置及びその製造方法
JP2007129166A (ja) 半導体装置及びその製造方法
US9093284B2 (en) Aluminum gallium nitride etch stop layer for gallium nitride based devices
CN110313071B (zh) 半导体装置
JP2017011060A (ja) ショットキーバリアダイオード
TW201421704A (zh) 具有部分凹陷陽極之氮化鎵為基的肖特基二極體
US9246059B2 (en) LED element, and production method therefor
JP2008177369A (ja) ショットキバリアダイオード
US8373200B2 (en) Nitride based semiconductor device and method for manufacturing of the same
JP5445899B2 (ja) ショットキーバリアダイオード
KR20130078280A (ko) 질화물계 반도체 소자 및 그 제조 방법
JP5355927B2 (ja) 半導体装置および半導体装置の製造方法
JP6179329B2 (ja) 半導体装置
JP5446161B2 (ja) ショットキーバリアダイオードおよびその製造方法
JP2010205918A (ja) パワーデバイスおよびその製造方法
JP5757746B2 (ja) 窒化物半導体装置
US20120104556A1 (en) Power device and method for manufacturing the same
JP2012178548A (ja) 層移転用金属キャリア及びその形成方法
JP2015076577A (ja) 半導体装置およびその製造方法
JPWO2019009111A1 (ja) 半導体装置およびその製造方法
JP5580012B2 (ja) ショットキーバリアダイオード及びその製造方法
CN111063656A (zh) 半导体装置的制造方法
JP6727928B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170703

R150 Certificate of patent or registration of utility model

Ref document number: 6179329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250