JP2007129166A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007129166A JP2007129166A JP2005322856A JP2005322856A JP2007129166A JP 2007129166 A JP2007129166 A JP 2007129166A JP 2005322856 A JP2005322856 A JP 2005322856A JP 2005322856 A JP2005322856 A JP 2005322856A JP 2007129166 A JP2007129166 A JP 2007129166A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- semiconductor layer
- schottky barrier
- barrier diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】Si基板上にワイドバンドギャップ半導体層を形成しつつ、順方向特性と逆方向特性がいずれも良好なショットキーバリアダイオードとして動作する半導体装置及びその製造方法を提供する。
【解決手段】第1の半導体からなり厚み方向に貫通する穴を有する支持基板と、前記支持基板の上に設けられ前記第1の半導体よりもバンドギャップが大なる第2の半導体からなる半導体層と、前記半導体層の上に設けられたオーミック電極と、前記穴の中に露出した前記半導体層の表面に設けられたショットキー電極と、を備えたことを特徴とする半導体装置が提供される。
【選択図】図1
【解決手段】第1の半導体からなり厚み方向に貫通する穴を有する支持基板と、前記支持基板の上に設けられ前記第1の半導体よりもバンドギャップが大なる第2の半導体からなる半導体層と、前記半導体層の上に設けられたオーミック電極と、前記穴の中に露出した前記半導体層の表面に設けられたショットキー電極と、を備えたことを特徴とする半導体装置が提供される。
【選択図】図1
Description
本発明は、半導体装置及びその製造方法に関し、特に、Si基板上にワイドバンドギャップ半導体層を形成しショットキーバリアダイオードとして動作する半導体装置及びその製造方法に関する。
ショットキーバリアダイオード(SBD)は、高い整流作用を有し、PN接合型のダイオードよりも順方向の電圧降下が小さく逆回復時間が非常に速いことから、スイッチング電源のPFC(Power Factor Correction)回路やパワー用IGBTのFWD(Free Wheel Diode)、携帯電話等の通信基地局用の高周波高出力素子などとして普及しつつある。
ショットキーバリアダイオードを大型化するためには、安価に大口径化できるシリコン(Si)基板上に形成することが有効である。ワイドバンドギャップを有する半導体層として、例えば、窒化ガリウム(GaN)若しくは炭化珪素(SiC)等を用い、Si基板との間に、導電性バッファ層を挟持したショットキーバリアダイオードが開示されている(特許文献1)。しかし、低抵抗のバッファ層を介しても、ワイドバンドギャップ半導体層とSi基板との間には導電帯のバンド不連続が形成されてしまうために、これが抵抗成分となり、ショットキーバリアダイオードの順方向特性が劣化してしまう。
特開2004−22639号公報
本発明は、Si基板上にワイドバンドギャップ半導体層を形成しつつ、順方向特性と逆方向特性がいずれも良好なショットキーバリアダイオードとして動作する半導体装置及びその製造方法を提供する。
本発明の一態様によれば、
第1の半導体からなり厚み方向に貫通する穴を有する支持基板と、
前記支持基板の上に設けられ前記第1の半導体よりもバンドギャップが大なる第2の半導体からなる半導体層と、
前記半導体層の上に設けられたオーミック電極と、
前記穴の中に露出した前記半導体層の表面に設けられたショットキー電極と、
を備えたことを特徴とする半導体装置が提供される。
第1の半導体からなり厚み方向に貫通する穴を有する支持基板と、
前記支持基板の上に設けられ前記第1の半導体よりもバンドギャップが大なる第2の半導体からなる半導体層と、
前記半導体層の上に設けられたオーミック電極と、
前記穴の中に露出した前記半導体層の表面に設けられたショットキー電極と、
を備えたことを特徴とする半導体装置が提供される。
本発明の他の一態様によれば、
第1の半導体からなる支持基板の上に、前記第1の半導体よりもバンドギャップが大なる第2の半導体からなる半導体層を形成する工程と、
前記半導体層の上にオークミック電極を形成する工程と、
前記支持基板の下面から前記半導体層に至る穴を形成する工程と、
前記穴の中に露出した前記半導体層の表面にショットキー電極を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法が提供される。
第1の半導体からなる支持基板の上に、前記第1の半導体よりもバンドギャップが大なる第2の半導体からなる半導体層を形成する工程と、
前記半導体層の上にオークミック電極を形成する工程と、
前記支持基板の下面から前記半導体層に至る穴を形成する工程と、
前記穴の中に露出した前記半導体層の表面にショットキー電極を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、Si基板上にワイドバンドギャップ半導体層を形成しつつ、順方向特性と逆方向特性がいずれも良好なショットキーバリアダイオードとして動作する半導体装置及びその製造方法を提供することができる。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図1は、本発明の実施形態に係るショットキーバリアダイオードを表す模式断面図である。
Si基板(支持基板)10の主面上に、バッファ層20と、n型ワイドバンドギャップ半導体層30と、オーミック電極40と、がこの順で積層され、Si基板10の裏面側からn型ワイドバンドギャップ半導体層30に到るトレンチ70が形成されている。このトレンチ70の底部には、トレンチ70の側面から離間するようにショットキー電極50が設けられている。つまり、n型ワイドバンドギャップ半導体層30が、オーミック電極40と、ショットキー電極50と、で挟持された構造を有する。これにより、Si基板10を用いても、順方向特性を劣化させることがなく、消費電力及び動作電圧を小さくすることができる。また、後に詳述するように、オーミック電極40を形成してからショットキー電極50を形成することができるので、オーミック電極40の形成の際に加熱しても、ショットキー特性が低下することがない。従って、逆方向特性も良好なものとすることができる。また、トレンチ深さDを、例えば90マイクロメートル程度とし、電極間距離tを、例えば10マイクロメートル程度(D>t)、として放熱性も向上させることができる。このトレンチ70の空間領域には、伝熱可能な絶縁物として、例えば、空気が設けられている。
図1は、本発明の実施形態に係るショットキーバリアダイオードを表す模式断面図である。
Si基板(支持基板)10の主面上に、バッファ層20と、n型ワイドバンドギャップ半導体層30と、オーミック電極40と、がこの順で積層され、Si基板10の裏面側からn型ワイドバンドギャップ半導体層30に到るトレンチ70が形成されている。このトレンチ70の底部には、トレンチ70の側面から離間するようにショットキー電極50が設けられている。つまり、n型ワイドバンドギャップ半導体層30が、オーミック電極40と、ショットキー電極50と、で挟持された構造を有する。これにより、Si基板10を用いても、順方向特性を劣化させることがなく、消費電力及び動作電圧を小さくすることができる。また、後に詳述するように、オーミック電極40を形成してからショットキー電極50を形成することができるので、オーミック電極40の形成の際に加熱しても、ショットキー特性が低下することがない。従って、逆方向特性も良好なものとすることができる。また、トレンチ深さDを、例えば90マイクロメートル程度とし、電極間距離tを、例えば10マイクロメートル程度(D>t)、として放熱性も向上させることができる。このトレンチ70の空間領域には、伝熱可能な絶縁物として、例えば、空気が設けられている。
ここで、バッファ層20は、Si基板10とn型ワイドバンドギャップ半導体層30との格子定数のずれを緩和する役割を果たす。n型ワイドバンドギャップ半導体層30は、Si基板10よりもバンドギャップが大きい半導体からなり、その材料には、例えばGaNやAlGaNなどのGaN系半導体や、SiCなどを用いることができる。GaN系半導体を用いた場合も、SiCを用いた場合も、その不純物濃度は、5×1015〜1×1016cm−3程度とし、またその厚み(図1における厚みt)は、10マイクロメータ程度とするとよい。
n型ワイドバンドギャップ半導体層30の材料として、例えばGaNを用いた場合、バッファ層20の材料としては、例えばAlGaNやAlNを用いることができ、オーミック電極40には、例えば、チタン(Ti)とアルミニウム(Al)とをこの順に積層して合金化させたり、Tiと、タンタル(Ta)と、モリブデン(Mo)と、金(Au)と、をこの順で積層させたものを用いることができる。一方、ショットキー電極50としては、ニッケル(Ni)と、金(Au)と、をこの順に積層させたり、パラジウム(Pd)と、Niと、Auと、をこの順に積層させたものを用いることができる。
n型ワイドバンドギャップ半導体層30の材料として、例えばGaNを用いた場合、バッファ層20の材料としては、例えばAlGaNやAlNを用いることができ、オーミック電極40には、例えば、チタン(Ti)とアルミニウム(Al)とをこの順に積層して合金化させたり、Tiと、タンタル(Ta)と、モリブデン(Mo)と、金(Au)と、をこの順で積層させたものを用いることができる。一方、ショットキー電極50としては、ニッケル(Ni)と、金(Au)と、をこの順に積層させたり、パラジウム(Pd)と、Niと、Auと、をこの順に積層させたものを用いることができる。
一方、n型ワイドバンドギャップ半導体層30の材料として3C−SiCを用いた場合には、バッファ層20としては、例えば、c−BP(立方晶リン化硼素)を用いることができる。また、SiCの場合には、ショットキー電極50としては、チタン(Ti)、モリブデン(Mo)、白金(Pt)、ニッケル(Ni)などを用いることができ、オーミック電極40としては、アルミニウム(Al)などを用いることができる。
図2は、ショットキーバリアダイオードの比較例を表す模式断面図である。
この比較例は、低抵抗のSi基板10と、低抵抗のバッファ層20と、n型ワイドバンドギャップ半導体層30と、ショットキー電極50と、がこの順に設けられ、Si基板10の裏面側にAlを用いたオーミック電極40が設けられたショットキーバリアダイオードである。ここで、電極間距離D’は、例えば約100マイクロメータ程度とすることができる。
この比較例は、低抵抗のSi基板10と、低抵抗のバッファ層20と、n型ワイドバンドギャップ半導体層30と、ショットキー電極50と、がこの順に設けられ、Si基板10の裏面側にAlを用いたオーミック電極40が設けられたショットキーバリアダイオードである。ここで、電極間距離D’は、例えば約100マイクロメータ程度とすることができる。
図3は、本実施形態の実施例と比較例のショットキーバリアダイオードの電圧と電流の関係を例示するグラフ図である。
ここで、本発明の実施例は、図1に例示したトレンチを有するショットキーバリアダイオードであり、また、比較例は、図2に表したショットキーバリアダイオードである。また、このグラフは横軸を電圧(ボルト)、縦軸を電圧(アンペア)とし、図中の領域Iは順方向特性、領域IIは逆方向特性を表す。本実施例の特性を(1)で表し、比較例を(2)で表した。
ここで、本発明の実施例は、図1に例示したトレンチを有するショットキーバリアダイオードであり、また、比較例は、図2に表したショットキーバリアダイオードである。また、このグラフは横軸を電圧(ボルト)、縦軸を電圧(アンペア)とし、図中の領域Iは順方向特性、領域IIは逆方向特性を表す。本実施例の特性を(1)で表し、比較例を(2)で表した。
本実施例のショットキーバリアダイオードについて逆方向バイアス(領域II)を印加した時の電流は、比較例と同等であり、電流リークが少なく良好なショットキー接合が維持されていることが分かる。一方、順方向特性についてみると、比較例の場合は、順方向電流が小さく、抵抗値が高いことが分かる。これは、Si基板10とその上に形成したバッファ層20や、各層の界面に形成される導電帯のバンド不連続が、電気的な抵抗成分となるためである。
これに対して、本実施例のショットキーバリアダイオードは、領域Iの順バイアス下において、比較例のショットキーバリアダイオードよりも小さな印加電圧で大きな電流を流すことができる。
すなわち、本実施例のショットキーバリアダイオードは、Si基板を用いながらも、ワイドバンドギャップ半導体層30に直接的にオーミック電極40を形成するので、順方向特性の劣化を抑制できる。
次に、本実施形態のショットキーバリアダイオードの製造方法について説明する。
すなわち、本実施例のショットキーバリアダイオードは、Si基板を用いながらも、ワイドバンドギャップ半導体層30に直接的にオーミック電極40を形成するので、順方向特性の劣化を抑制できる。
次に、本実施形態のショットキーバリアダイオードの製造方法について説明する。
図4(a)〜図4(d)は、本実施形態に係るショットキーバリアダイオードの製造方法を例示する工程断面図である。
以下に説明する具体例では、n型ワイドバンドギャップ半導体層30としてGaNを用い、バッファ層20としてAlGaNを用いる。
まず、図4(a)に表したように、Si基板10の上に、AlGaN層20と、n型GaN層30と、n+型GaN層60を順次形成する。この成膜方法としては、例えば、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いることができる。まず、1120℃で、Si基板10上にトリメチルアルミニウム(TMA)ガスを60μmol/min、トリメチルガリウム(TMG)を60μmol/min、とアンモニア(NH3)ガスを0.14mol/minをそれぞれ流してAlGaN層20を形成する。
以下に説明する具体例では、n型ワイドバンドギャップ半導体層30としてGaNを用い、バッファ層20としてAlGaNを用いる。
まず、図4(a)に表したように、Si基板10の上に、AlGaN層20と、n型GaN層30と、n+型GaN層60を順次形成する。この成膜方法としては、例えば、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いることができる。まず、1120℃で、Si基板10上にトリメチルアルミニウム(TMA)ガスを60μmol/min、トリメチルガリウム(TMG)を60μmol/min、とアンモニア(NH3)ガスを0.14mol/minをそれぞれ流してAlGaN層20を形成する。
そして、TMAガスの代わりにシラン(SiH4)ガスを21nmol/minを供給してn型GaN層30を形成し、SiH4ガスの流量を50nmol/minとして、n型GaN層30上に高濃度のn+型GaN層60を形成する。ここで、n型GaN層30のキャリア濃度は、1×1017 cm−3程度とし、n+型GaN層60のキャリア濃度は、1×1018cm−3程度とすることができる。
次に、この高濃度n+型GaN層60の上に、TiとAlとを順次積層し、例えば800℃で90秒間の熱処理を施すことにより、オーミック金属40を形成する。
次いで、図4(b)に表したように、Si基板10を所定の膜厚までCMP(Chemical mechanical Polishing)、CDE(Chemical Dry Etching)等を用いて薄くする。
次に、図4(c)に表したように、Si基板10下面からRIE(Reactive Ion Etching)やCDE等により、Si基板10と、AlGaN層20と、n型GaN層30と、を順次エッチングしてトレンチ70を形成する。
次いで、図4(b)に表したように、Si基板10を所定の膜厚までCMP(Chemical mechanical Polishing)、CDE(Chemical Dry Etching)等を用いて薄くする。
次に、図4(c)に表したように、Si基板10下面からRIE(Reactive Ion Etching)やCDE等により、Si基板10と、AlGaN層20と、n型GaN層30と、を順次エッチングしてトレンチ70を形成する。
しかる後に、図4(d)に表したように、トレンチ70の底面にNiとAuとを順次積層してショットキー電極を形成する。
このように、本実施例では、高温下でオーミック電極40を形成した後、トレンチ70を形成し、オーミック電極40の形成温度よりも低温でショットキー電極50を形成することで、高温熱処理によるショットキー特性の劣化を防ぐことができる。また、トレンチ70を形成してからオーミック電極40を形成すると、高温熱処理によるストレスによって、半導体層にクラックなどが生ずるおそれがある。これに対して、本具体例によれば、オーミック電極40を形成してからトレンチ70を形成することにより、クラック等の欠陥を発生させることなくショットキーバリアダイオードを製造できる。
次に、n型ワイドバンドギャップ半導体層30を、3C−SiC層とした場合の製造方法についても、簡単に説明する。
まず、Si基板10上に、例えば、MOCVD法を用いて800℃〜1000℃下でジボラン(B2H6)ガス及びホスフィン(PH3)ガスを供給して、1マイクロメータ程度のc−BP層を形成する。次に、例えば、ジボランガス(SiH2Cl2)ガス及びホスフィンガスの供給を止め、基板温度を500℃にして、モノメチルシラン(CH3SiH)ガスを導入し、1マイクロメータ程度の3C−SiC層を形成する。さらに、1120℃でシラン(SiH4)ガス及びプロパン(C3H8)ガスを導入し、15マイクロメータ程度まで成長させてリン(P)をドープしたn型の3C−SiC層を形成する。次に、オーミック電極40として、例えばAl電極40を形成する。その後、Si基板10の下面をパターニングした後、その中央部にRIEやCDE等を用いて、Si基板10と、c−BP層20と、3C−SiC層30と、をエッチングして3C−SiC層30内にトレンチ底部を形成するようにトレンチ70を設ける。このトレンチ70底部にNiからなるショットキー電極50を形成して、ショットキーバリアダイオードを製造する。
このように、n型ワイドバンドギャップ半導体層30として3C−SiC層を用いた場合も、オーミック電極40を形成した後にショットキー電極50を形成することにより、ショットキー特性の劣化を防ぐことができる。
まず、Si基板10上に、例えば、MOCVD法を用いて800℃〜1000℃下でジボラン(B2H6)ガス及びホスフィン(PH3)ガスを供給して、1マイクロメータ程度のc−BP層を形成する。次に、例えば、ジボランガス(SiH2Cl2)ガス及びホスフィンガスの供給を止め、基板温度を500℃にして、モノメチルシラン(CH3SiH)ガスを導入し、1マイクロメータ程度の3C−SiC層を形成する。さらに、1120℃でシラン(SiH4)ガス及びプロパン(C3H8)ガスを導入し、15マイクロメータ程度まで成長させてリン(P)をドープしたn型の3C−SiC層を形成する。次に、オーミック電極40として、例えばAl電極40を形成する。その後、Si基板10の下面をパターニングした後、その中央部にRIEやCDE等を用いて、Si基板10と、c−BP層20と、3C−SiC層30と、をエッチングして3C−SiC層30内にトレンチ底部を形成するようにトレンチ70を設ける。このトレンチ70底部にNiからなるショットキー電極50を形成して、ショットキーバリアダイオードを製造する。
このように、n型ワイドバンドギャップ半導体層30として3C−SiC層を用いた場合も、オーミック電極40を形成した後にショットキー電極50を形成することにより、ショットキー特性の劣化を防ぐことができる。
以上、本発明の実施形態にかかるショットキーバリアダイオードの製造方法について説明した。
次に、本発明の実施形態にかかる他のショットキーバリアダイオードの具体例について説明する。
次に、本発明の実施形態にかかる他のショットキーバリアダイオードの具体例について説明する。
図5は、本実施形態に係るショットキーバリアダイオードの第2の具体例を表す断面図である。これ以降の図面については、既出の図面に関して前述したものと同様の要素には同一の符号を付して、詳細な説明は省略する。
本具体例においては、n型ワイドバンドギャップ半導体層30とオーミック電極40との接触抵抗を低下させるため、n型GaN層30の表面に、例えばSi等の不純物を導入して、高ドープ領域30Aを形成する。導入する方法としては、例えばレーザ・ドーピング法やイオン注入法などを用いることができる。これにより、オーミック電極40の接触抵抗が低下するため、良好な順方向特性が得られる。一方、n型ワイドバンドギャップ半導体層30として3C−SiC層を用いた場合も、その表面に高ドープ領域30Aを形成することにより、同様の効果が得られる。
図6は、本実施形態に係るショットキーバリアダイオードの第3の具体例を表す断面図である。
本具体例においては、図4に関して前述したものと同様な構造を有し、n型ワイドバンドギャップ半導体層30とオーミック電極40との接触抵抗を低下させるため、この間に高濃度のn+型ワイドバンドギャップ半導体層60を設けて接触抵抗を低下させている。ここで、n型ワイドバンドギャップ半導体層30を、例えばn型AlGaNとし、n+型ワイドバンドギャップ半導体層60を、例えばn+型GaN層とすることで、結晶性の劣化を抑制できる。また、n型ワイドバンドギャップ半導体層30に、3C−SiC層を用いても、同様な効果が得られる。
本具体例においては、図4に関して前述したものと同様な構造を有し、n型ワイドバンドギャップ半導体層30とオーミック電極40との接触抵抗を低下させるため、この間に高濃度のn+型ワイドバンドギャップ半導体層60を設けて接触抵抗を低下させている。ここで、n型ワイドバンドギャップ半導体層30を、例えばn型AlGaNとし、n+型ワイドバンドギャップ半導体層60を、例えばn+型GaN層とすることで、結晶性の劣化を抑制できる。また、n型ワイドバンドギャップ半導体層30に、3C−SiC層を用いても、同様な効果が得られる。
図7は、本実施形態に係るショットキーバリアダイオードの第4の具体例を表す断面図である。
本具体例においては、トレンチ70の側面及びSi基板10の下面にわたって絶縁膜80が設けられ、この絶縁膜80とトレンチ70底部と、の上には、ショットキー電極50が覆うように設けられている。これにより、ショットキー電極50は、Si基板10の下面に延在する引出電極としても用いることができる。つまり、このショットキーバリアダイオードを図示しない実装基板などにマウントすると、Si基板10の下面に延在したショットキー電極50により配線することができる。また、トレンチ70の側面とSi基板10の下面には絶縁膜80が設けられているため、これらの部分にはショットキー電極50は接触せず、ショットキー特性に影響を与えることもない。ここで、絶縁膜80の材質としては、例えば、酸化珪素(SiO2)や、窒化珪素(SNx)、ポリイミドなどの樹脂等を用いることが可能である。また、n型ワイドバンドギャップ半導体層30に3C−SiC層を用いても、本具体例と同様の効果が得られる。
本具体例においては、トレンチ70の側面及びSi基板10の下面にわたって絶縁膜80が設けられ、この絶縁膜80とトレンチ70底部と、の上には、ショットキー電極50が覆うように設けられている。これにより、ショットキー電極50は、Si基板10の下面に延在する引出電極としても用いることができる。つまり、このショットキーバリアダイオードを図示しない実装基板などにマウントすると、Si基板10の下面に延在したショットキー電極50により配線することができる。また、トレンチ70の側面とSi基板10の下面には絶縁膜80が設けられているため、これらの部分にはショットキー電極50は接触せず、ショットキー特性に影響を与えることもない。ここで、絶縁膜80の材質としては、例えば、酸化珪素(SiO2)や、窒化珪素(SNx)、ポリイミドなどの樹脂等を用いることが可能である。また、n型ワイドバンドギャップ半導体層30に3C−SiC層を用いても、本具体例と同様の効果が得られる。
図8(a)は、本実施形態に係るショットキーバリアダイオードの第5の具体例を表す模式断面図であり、図8(b)はその下面図である。
この具体例の基本構造は、図7に関して前述したものと類似するが、トレンチ70の側面と底部のコーナーが丸められてラウンド形状が形成されている。仮に、トレンチ70の底部のコーナーが鋭角であると電界が集中しやすく、ブレークダウンや破壊が生じることがある。これに対して、本具体例の如く、コーナーをラウンド形状とすることにより、電界集中が緩和され、高耐圧なショットキーバリアダイオードが得られる。
なお、図8(b)に表したショットキーバリアダイオードの長さLは、例えば、1ミリメータ程度とし、幅Wは、例えば0.5ミリメータ程度とすることができる。
また、n型ワイドバンドギャップ半導体層30として3C−SiCを用いても、同様の構造を形成することができ、本具体例と同様の効果が得られる。
また、n型ワイドバンドギャップ半導体層30として3C−SiCを用いても、同様の構造を形成することができ、本具体例と同様の効果が得られる。
図9は、本実施形態に係るショットキーバリアダイオードの第6の具体例を表す模式断面図である。
この具体例の基本構造は、図8に関して前述したものと類似するが、トレンチ70が充填体85により充填されている点が異なる。充填体85を設けることにより、その上の薄膜状の部分を補強することが可能である。すなわち、トレンチ70の平面サイズを大きくしても、機械的な強度を維持できる。また、充填体85の材料として熱伝導率の高い材料を用いると、その上のワイドバンドギャップ半導体層において発生した熱を効率的に放出させることが可能となる。
充填体85の材料としては、例えば酸化珪素や窒化珪素などの無機材料や、金(Au)などの金属、ポリイミドなどの樹脂などを用いることが可能である。
この具体例の基本構造は、図8に関して前述したものと類似するが、トレンチ70が充填体85により充填されている点が異なる。充填体85を設けることにより、その上の薄膜状の部分を補強することが可能である。すなわち、トレンチ70の平面サイズを大きくしても、機械的な強度を維持できる。また、充填体85の材料として熱伝導率の高い材料を用いると、その上のワイドバンドギャップ半導体層において発生した熱を効率的に放出させることが可能となる。
充填体85の材料としては、例えば酸化珪素や窒化珪素などの無機材料や、金(Au)などの金属、ポリイミドなどの樹脂などを用いることが可能である。
図10(a)は、本実施形態に係るショットキーバリアダイオードの第7の具体例を表す断面図であり図10(b)は、その下面図である。
本具体例は、図8に例示したショットキーバリアダイオードが並列に繰り返すような構造を有する。n+型ワイドバンドギャップ半導体層60の主面上には、オーミック電極40が連続的に設けられている。また、それぞれのトレンチ70の側面とSi基板の下面とには絶縁膜80が連続して形成されている。そして、この絶縁膜80とトレンチ70の底部との上には、ショットキー電極50が連続的に設けられている。また、トレンチ70のコーナーはラウンド形状とされており、これによりコーナー部の電界集中を緩和させることができる。オーミック電極40とショットキー電極50とにより挟持されたワイドバンドギャップ半導体層60及び30の厚みは、例えば10マイクロメータ程度と薄い。従って、機械的あるいは熱的な外部応力などの観点から、この部分をあまり大面積にすることはできない。これに対して、本具体例の如く、複数のトレンチ70を並列させる構造とすれば、機械的な強度を維持しつつ、ショットキー接合部の面積を増加させ電流容量を拡大できる。本具体例の長さW’は、例えば数ミリメータ程度とすることができ、このように大きなSi基板を用いることより、良好な順方向特性及び逆方向特性を維持しつつ、電流容量の大きなショットキーバリアダイオードを実現できる。
本具体例は、図8に例示したショットキーバリアダイオードが並列に繰り返すような構造を有する。n+型ワイドバンドギャップ半導体層60の主面上には、オーミック電極40が連続的に設けられている。また、それぞれのトレンチ70の側面とSi基板の下面とには絶縁膜80が連続して形成されている。そして、この絶縁膜80とトレンチ70の底部との上には、ショットキー電極50が連続的に設けられている。また、トレンチ70のコーナーはラウンド形状とされており、これによりコーナー部の電界集中を緩和させることができる。オーミック電極40とショットキー電極50とにより挟持されたワイドバンドギャップ半導体層60及び30の厚みは、例えば10マイクロメータ程度と薄い。従って、機械的あるいは熱的な外部応力などの観点から、この部分をあまり大面積にすることはできない。これに対して、本具体例の如く、複数のトレンチ70を並列させる構造とすれば、機械的な強度を維持しつつ、ショットキー接合部の面積を増加させ電流容量を拡大できる。本具体例の長さW’は、例えば数ミリメータ程度とすることができ、このように大きなSi基板を用いることより、良好な順方向特性及び逆方向特性を維持しつつ、電流容量の大きなショットキーバリアダイオードを実現できる。
図11(a)は、本実施形態に係るショットキーバリアダイオードの第8の具体例を表す断面図であり、図11(b)はその下面図である。
本具体例のショットキーバリアダイオードは、図10に関して前述したものと類似した構造を有するが、トレンチ70の中に充填体85が埋入されている。充填体85は、図9に関して前述したものと同様とすることができ、同様の作用効果が得られる。すなわち、トレンチ70の平面サイズを大きくしても、機械的な強度を維持することができる。また、放熱性を改善することも可能である。
本具体例のショットキーバリアダイオードは、図10に関して前述したものと類似した構造を有するが、トレンチ70の中に充填体85が埋入されている。充填体85は、図9に関して前述したものと同様とすることができ、同様の作用効果が得られる。すなわち、トレンチ70の平面サイズを大きくしても、機械的な強度を維持することができる。また、放熱性を改善することも可能である。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。
例えば、ショットキーバリアダイオードを構成する各構成層や、外形寸法形状、トレンチ形状、コーナー部の形状、構成層、ワイドバンドギャップ半導体層の材質、などについては、当業者が適宜変更を加えたものであっても、本発明の要旨を包含する限りのいて本発明の範囲に包含される。
例えば、ショットキーバリアダイオードを構成する各構成層や、外形寸法形状、トレンチ形状、コーナー部の形状、構成層、ワイドバンドギャップ半導体層の材質、などについては、当業者が適宜変更を加えたものであっても、本発明の要旨を包含する限りのいて本発明の範囲に包含される。
例えば、本発明の実施形態には、n型ワイドバンドギャップ半導体層をn型GaN層として説明したが、それ以外のInGaN層、AlN層、BAlN層などの窒化物系半導体や、SiC層を用いても上述した同様の効果が得られる。
また、各具体例の構造は、技術的に可能な限りにおいてお互いに適宜組み合わせることが可能であり、そのように組み合わせて得られたショットキーバリアダイオードも本発明の範囲に包含される。
また、各具体例の構造は、技術的に可能な限りにおいてお互いに適宜組み合わせることが可能であり、そのように組み合わせて得られたショットキーバリアダイオードも本発明の範囲に包含される。
なお、本明細書において、「窒化物系半導体」とは、BxInyGazAl1−x−y−zN(但し、0≦x≦1、0≦y≦1、0≦z≦1、x+y+z≦1)なる組成式において、組成比x、y及びzをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物系半導体」に含まれるものとする。
10 Si基板、20 バッファ層、AlGaN層、30 n型ワイドバンドギャップ半導体層、30A 高ドープ領域、40 オーミック電極、50 ショットキー電極、60 n+型ワイドバンドギャップ半導体層、70 トレンチ、80 絶縁膜、85 絶縁物
Claims (5)
- 第1の半導体からなり厚み方向に貫通する穴を有する支持基板と、
前記支持基板の上に設けられ前記第1の半導体よりもバンドギャップが大なる第2の半導体からなる半導体層と、
前記半導体層の上に設けられたオーミック電極と、
前記穴の中に露出した前記半導体層の表面に設けられたショットキー電極と、
を備えたことを特徴とする半導体装置。 - 前記半導体層は、前記支持基板の上に設けられたバッファ層と、前記バッファ層の上に設けられたn型の第1の層と、前記第1の層の上に設けられ前記第1の層よりも高い不純物濃度を有する第2の層と、を含み、
前記バッファ層は、前記穴に露出する部分が取り除かれ、
前記ショットキー電極は、前記第1の層の表面に設けられたことを特徴とする請求項1記載の半導体装置。 - 前記支持基板の下面と前記穴の側面とに設けられた絶縁膜をさらに備え、
前記ショットキー電極は、前記絶縁膜の上に延在してなることを特徴とする請求項1または2に記載の半導体装置。 - 前記第1の半導体は、シリコンであり、
前記第2の半導体は、窒化物系半導体またはSiCであることを特徴とする請求項1〜3のいずれか1つに記載の半導体装置。 - 第1の半導体からなる支持基板の上に、前記第1の半導体よりもバンドギャップが大なる第2の半導体からなる半導体層を形成する工程と、
前記半導体層の上にオークミック電極を形成する工程と、
前記支持基板の下面から前記半導体層に至る穴を形成する工程と、
前記穴の中に露出した前記半導体層の表面にショットキー電極を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005322856A JP2007129166A (ja) | 2005-11-07 | 2005-11-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005322856A JP2007129166A (ja) | 2005-11-07 | 2005-11-07 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007129166A true JP2007129166A (ja) | 2007-05-24 |
Family
ID=38151545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005322856A Pending JP2007129166A (ja) | 2005-11-07 | 2005-11-07 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007129166A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054659A (ja) * | 2007-08-24 | 2009-03-12 | Fuji Electric Device Technology Co Ltd | 窒化ガリウム半導体装置の製造方法 |
JP2009054814A (ja) * | 2007-08-28 | 2009-03-12 | National Institute For Materials Science | 電子素子 |
JP2009088327A (ja) | 2007-10-01 | 2009-04-23 | Fuji Electric Device Technology Co Ltd | 窒化ガリウム半導体装置およびその製造方法 |
JP2009182217A (ja) * | 2008-01-31 | 2009-08-13 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
JP2009200343A (ja) * | 2008-02-22 | 2009-09-03 | Sumitomo Electric Ind Ltd | ダイヤモンド電子素子 |
JP2010258327A (ja) * | 2009-04-28 | 2010-11-11 | Fuji Electric Systems Co Ltd | 逆耐圧を有する縦型窒化ガリウム半導体装置 |
JP2011061000A (ja) * | 2009-09-10 | 2011-03-24 | Toshiba Corp | ショットキーバリアダイオード及びその製造方法 |
WO2012050157A1 (ja) * | 2010-10-13 | 2012-04-19 | 独立行政法人産業技術総合研究所 | ダイヤモンド電子素子及びその製造方法 |
JP2012084703A (ja) * | 2010-10-13 | 2012-04-26 | National Institute Of Advanced Industrial & Technology | ダイヤモンド電子素子及びその製造方法 |
JP2012084702A (ja) * | 2010-10-13 | 2012-04-26 | National Institute Of Advanced Industrial & Technology | ダイヤモンド電子素子及びその製造方法 |
JP2013201413A (ja) * | 2012-02-21 | 2013-10-03 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
WO2014080820A1 (ja) * | 2012-11-26 | 2014-05-30 | 住友電気工業株式会社 | ショットキーバリアダイオードおよびその製造方法 |
JP2017135175A (ja) * | 2016-01-26 | 2017-08-03 | 豊田合成株式会社 | 半導体装置、電力変換装置及び半導体装置の製造方法 |
JP2018533840A (ja) * | 2015-10-15 | 2018-11-15 | ヴィシェイ ジェネラル セミコンダクター,エルエルシーVishay General Semiconductor,Llc | 局所的な半導体ウエハの薄膜化 |
JP2020038939A (ja) * | 2018-09-05 | 2020-03-12 | トレックス・セミコンダクター株式会社 | 縦型化合物半導体デバイスの製造方法 |
WO2023181801A1 (ja) * | 2022-03-24 | 2023-09-28 | ローム株式会社 | 半導体装置およびその製造方法 |
-
2005
- 2005-11-07 JP JP2005322856A patent/JP2007129166A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054659A (ja) * | 2007-08-24 | 2009-03-12 | Fuji Electric Device Technology Co Ltd | 窒化ガリウム半導体装置の製造方法 |
JP2009054814A (ja) * | 2007-08-28 | 2009-03-12 | National Institute For Materials Science | 電子素子 |
JP2009088327A (ja) | 2007-10-01 | 2009-04-23 | Fuji Electric Device Technology Co Ltd | 窒化ガリウム半導体装置およびその製造方法 |
JP2009182217A (ja) * | 2008-01-31 | 2009-08-13 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
JP2009200343A (ja) * | 2008-02-22 | 2009-09-03 | Sumitomo Electric Ind Ltd | ダイヤモンド電子素子 |
JP2010258327A (ja) * | 2009-04-28 | 2010-11-11 | Fuji Electric Systems Co Ltd | 逆耐圧を有する縦型窒化ガリウム半導体装置 |
JP2011061000A (ja) * | 2009-09-10 | 2011-03-24 | Toshiba Corp | ショットキーバリアダイオード及びその製造方法 |
JP2012084703A (ja) * | 2010-10-13 | 2012-04-26 | National Institute Of Advanced Industrial & Technology | ダイヤモンド電子素子及びその製造方法 |
WO2012050157A1 (ja) * | 2010-10-13 | 2012-04-19 | 独立行政法人産業技術総合研究所 | ダイヤモンド電子素子及びその製造方法 |
JP2012084702A (ja) * | 2010-10-13 | 2012-04-26 | National Institute Of Advanced Industrial & Technology | ダイヤモンド電子素子及びその製造方法 |
JP2013201413A (ja) * | 2012-02-21 | 2013-10-03 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
WO2014080820A1 (ja) * | 2012-11-26 | 2014-05-30 | 住友電気工業株式会社 | ショットキーバリアダイオードおよびその製造方法 |
JP2018533840A (ja) * | 2015-10-15 | 2018-11-15 | ヴィシェイ ジェネラル セミコンダクター,エルエルシーVishay General Semiconductor,Llc | 局所的な半導体ウエハの薄膜化 |
JP2017135175A (ja) * | 2016-01-26 | 2017-08-03 | 豊田合成株式会社 | 半導体装置、電力変換装置及び半導体装置の製造方法 |
JP2020038939A (ja) * | 2018-09-05 | 2020-03-12 | トレックス・セミコンダクター株式会社 | 縦型化合物半導体デバイスの製造方法 |
WO2023181801A1 (ja) * | 2022-03-24 | 2023-09-28 | ローム株式会社 | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007129166A (ja) | 半導体装置及びその製造方法 | |
US7679104B2 (en) | Vertical type semiconductor device and manufacturing method of the device | |
JP5150803B2 (ja) | 複数のメサを有するラテラル導電型ショットキーダイオード | |
TWI478357B (zh) | 半導體異質結構二極體以及包含其之組件 | |
US8178940B2 (en) | Schottky barrier diode and method for using the same | |
JP6812758B2 (ja) | ショットキーバリアダイオード及びこれを備える電子回路 | |
TWI250669B (en) | Semiconductor light emitting element and its manufacturing method | |
US20140167113A1 (en) | Gallium nitride based semiconductor devices and methods of manufacturing the same | |
CN104704608B (zh) | 氮化物半导体结构物 | |
US20120074424A1 (en) | Gallium nitride based semiconductor devices and methods of manufacturing the same | |
JP4929882B2 (ja) | 半導体装置 | |
JP2007242853A (ja) | 半導体基体及びこれを使用した半導体装置 | |
JP2006100645A (ja) | GaN系半導体集積回路 | |
CN107534060A (zh) | 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管 | |
JP4210823B2 (ja) | シヨットキバリアダイオード及びその製造方法 | |
JP5261923B2 (ja) | 化合物半導体素子 | |
JP5074742B2 (ja) | ショットキーバリアダイオード | |
JP2008166639A (ja) | 整流素子およびそれを用いた電力変換装置 | |
JP5608969B2 (ja) | 化合物半導体装置及びその製造方法 | |
KR20130078280A (ko) | 질화물계 반도체 소자 및 그 제조 방법 | |
KR20130082307A (ko) | 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법 | |
JP2006237430A (ja) | 窒化物半導体装置 | |
TWI483397B (zh) | 功率裝置及製造該功率裝置之方法 | |
JP2007294919A (ja) | 半導体素子 | |
JP6314316B2 (ja) | 窒化物半導体デバイス |