JP4929882B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4929882B2
JP4929882B2 JP2006189917A JP2006189917A JP4929882B2 JP 4929882 B2 JP4929882 B2 JP 4929882B2 JP 2006189917 A JP2006189917 A JP 2006189917A JP 2006189917 A JP2006189917 A JP 2006189917A JP 4929882 B2 JP4929882 B2 JP 4929882B2
Authority
JP
Japan
Prior art keywords
gallium nitride
layer
semiconductor layer
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006189917A
Other languages
English (en)
Other versions
JP2008021689A (ja
Inventor
勝典 上野
正人 大月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2006189917A priority Critical patent/JP4929882B2/ja
Publication of JP2008021689A publication Critical patent/JP2008021689A/ja
Application granted granted Critical
Publication of JP4929882B2 publication Critical patent/JP4929882B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、半導体装置に関し、特にはドリフト層が主に窒化ガリウム系化合物半導体で構成されたパワー半導体装置の耐圧構造に関する。
窒化ガリウム系化合物半導体装置に関しては、たとえばp型シリコン導電性基板上に高抵抗の窒化アルミニウムガリウムからなるバッファ層、ノンドープの窒化ガリウムからなるキャリア走行層およびn型の窒化アルミニウムガリウムからなる表面障壁層などが順に積層され、この表面障壁層上にショットキー性金属ゲート電極を備える高周波用ヘテロ接合電界効果トランジスタなどがよく知られている(特許文献1)。
ところで、近時、パワー半導体装置の分野でも、ワイドバンドギャップの性質を生かして窒化ガリウム系化合物半導体等を用いる試みがなされている。たとえば、絶縁ゲート型バイポーラトランジスタ(IGBT)として、シリコン基板結晶上に、窒化ガリウム系化合物半導体のp型およびn型半導体層が順に積層され、このn型半導体層上に、n型半導体層よりも広いバンドギャップを有する窒化ガリウム系化合物半導体からなるp型不純物拡散領域およびn型不純物拡散領域が選択的に形成された構成となっている。そして、ゲート電極を、n型半導体層の露出面からp型不純物拡散領域の露出面にかけて絶縁層を介して形成し、エミッタ電極およびコレクタ電極を、それぞれn型不純物拡散領域の上面およびp型半導体層の下面に形成する構成が発表されている(特許文献2)。また、シリコン基板上に炭化珪素や窒化ガリウムなどの層を形成して、表面にショットキーダイオードを形成するというデバイスが開示されている(特許文献3)。
しかし、前記特許文献2に開示された窒化ガリウム系化合物半導体を用いたIGBTでは、チャネル領域の抵抗成分が通常のシリコンデバイスよりも大幅に大きくなるという欠点がある。その理由は、通常のシリコンを用いたMOS(金属−酸化膜−半導体からなる絶縁ゲート)構造において得られる反転層(チャネル層)の移動度が数百cm/Vs程度(500cm/Vs程度との報告がある)であるのに対して、窒化ガリウム系化合物半導体を用いた場合の反転層の移動度は数十cm/Vs程度と極めて低く、チャネル領域の抵抗成分が大きくなるからである。これは、半導体材料として炭化ケイ素(SiC)を用いた場合も同様である。
また、前記特許文献1においては、擬似的に縦型とするため、高導電性基板へスルーホールを設けて電気的接続を行っており、そのため面積効率が悪くなり、本来パワーデバイスが有効に主電流を流すために縦型としている意味合いが無くなってしまう。
この点を回避するために、窒化ガリウム系化合物半導体(以降、窒化ガリウムまたはGaNと略すこともある)の単結晶基板を用いた縦型デバイスが発表されている(非特許文献1)。これは従来のシリコンや炭化珪素を用いたパワーデバイスと同じ発想であり、高耐圧で大きな主電流を維持できるという利点がある。
一方、パワー半導体装置においては、大きな阻止電圧を維持するために、主電流が流れる領域である活性領域の外端辺の表面において生じ易い電界集中を避けるための特殊な耐圧構造が必要である。たとえば、前記非特許文献1においては、耐圧構造としてメサ溝によってpn接合を分離するだけの構造が開示されているのみである。
また、炭化珪素(SiC)半導体装置においては、いくつかの耐圧構造が提案されている。代表的な耐圧構造を、図8の縦型SiCショトキーバリアダイオードの断面図を参照して説明する。図8の断面図によれば、SiC基板12上に形成されたエピタキシャルSiC層13の表面に選択的に形成された電極膜4、5の周囲のSiC層13の表面に低濃度のp型領域14を設けることにより、このSiCショトキーバリアダイオードに印加される逆電圧によって発生し、SiC層13の表面に延びる空乏層最終端を広げて等電位線間隔を広げ、前記表面における電界集中を緩和する構造となっている(非特許文献2)。
さらにまた、活性層を貫く溝により包囲されるメサ(発光領域)を有するGaN系化合物半導体発光素子が公開されている(特許文献4)。GaNからなるチャネル層の上下にソース層とドレイン層を有する積層を備え、この積層の側面を傾斜面とし、チャネル層の側面にゲート絶縁膜を介してゲート電極を備えるMOSFETが公開されている(特許文献5)。またさらに、半導体レーザーに関し、GaAs基板上にクラッド層、光ガイド層、多重量子井戸構造からなる活性層、クラッド層がメサ形状に加工されている構造が知られている(特許文献6)。
特開2004−363563号公報 特開平11−354786号公報 特開2004−22639号公報 特開平11−354845号公報 特開2004−165520号公報 特開2004−336085号公報 上杉ら、「SiCおよび関連ワイドギャップ半導体研究会第14回講演会予稿集」応用物理学会、2005年11月10日、11日 p.131 「SiC素子の基礎と応用」荒井和雄・吉田貞史編 オーム社 p.193
しかしながら、窒化ガリウム系化合物半導体基板においては、シリコン半導体基板と比較して、熱膨張係数が50%ほど違い、また格子不整合が15%程度もあってシリコン基板に比べて多いために、窒化ガリウム層をシリコン基板上に積層すると反ってしまうという問題がある。そのために、ウェハのハンドリングが困難であり、チップの場合でも、反りのためにハンダ付けが困難という問題等もある。また、窒化ガリウム半導体ではp型のドーパントにMgなどを用いているが、p型ドーパントの活性化率が非常に低いために、不純物濃度を正確に制御することが困難であり、公知のSiC半導体のような耐圧構造を設計することが困難という問題もある。
本発明は、前述の問題点に鑑みてなされたものであり、ドリフト領域が主に窒化ガリウム化合物半導体層で構成された縦型の半導体装置において、電界集中を緩和して高耐圧を維持することができる耐圧構造を有する半導体装置を提供することを目的とする。
特許請求の範囲の請求項1記載の発明によれば、シリコン基板上に、該基板と同導電型の窒化ガリウム化合物半導体を主成分とする半導体層を有し、前記シリコン基板の裏面に一方の電極、前記窒化ガリウム化合物半導体を主成分とする半導体層の表面に他方の電極を有し、前記一方の電極と他方の電極間に主電流が流れる活性領域の周囲が、前記窒化ガリウム化合物半導体を主成分とする半導体層の表面から垂直方向に形成されるメサ溝により包囲される構成の耐圧構造を備える半導体装置において、前記メサ溝が前記他方の電極およびチップ端から離れ、かつ前記メサ溝の深さが前記窒化ガリウム化合物半導体層の全膜厚の80%以上である半導体装置とすることにより、前記本発明の目的は達成される。
特許請求の範囲の請求項2記載の発明によれば、前記メサ溝の深さが前記窒化ガリウム化合物半導体層を貫通して前記シリコン基板に達している耐圧構造を備える特許請求の範囲の請求項1に記載の半導体装置とすることが好ましい。
特許請求の範囲の請求項記載の発明によれば、前記メサ溝が絶縁物により充填されている耐圧構造を備える特許請求の範囲の請求項1または2に記載の半導体装置とすることがより好ましい。
本発明によれば、ドリフト領域が主に窒化ガリウム化合物半導体層で構成された縦型の半導体装置において、電界集中を緩和して高耐圧を維持することができる耐圧構造を有する半導体装置を提供することができる。
以下、図面を参照して、この発明にかかる半導体装置の好適な実施例を詳細に説明する。なお、以下の実施例の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
図1〜図3は、それぞれ本発明にかかる実施例1〜実施例3のショットキーバリアダイオードを示す半導体基板の断面図である。図4と図5はそれぞれ本発明にかかる実施例4で説明するショットキーバリアダイオードの半導体基板の断面図である。図6は本発明にかかる実施例5のショットキーバリアダイオードを示す半導体基板の断面図である。図7は前記実施例3と実施例4を組み合わせた構造のショットキーバリアダイオードを示す半導体基板の断面図である。
図1の断面図に示すように、たとえば、リンまたは砒素が1×1019cm−3以上の高濃度にドープされた高導電性シリコン基板1の上に積層された窒化ガリウム化合物(以降、GaNまたは窒化ガリウムと略す)半導体層2、3があり、そのGaN半導体層3の表面にはショットキー接触性を示す金属、たとえば、Au、Ni、Pdなどから選ばれる電極膜4が形成される。ワイヤボンディングなどを容易にするために、この電極膜4上にさらにAlやAuなどの金属膜5をかぶせてもよい。裏面側のシリコン基板1の表面には、シリコンとオーミック接触が得られる、たとえば、Al、Ti、Ni、Auなどから選ばれる金属による電極膜6が形成される。半導体装置の種類については特に限定しないが、ここでは一例としてもっとも単純な構造のショットキーバリアダイオードとする。このほか、pnダイオードやMOSFETとすることもできる。
以下、説明する実施例1ではシリコン基板1は高濃度のn型であり、この上に積層されるGaN半導体層2も同様に高濃度のn型である。通常、シリコン基板1上に結晶成長したGaN半導体層には結晶欠陥が多い欠陥層が存在し、リーク電流が多く、また抵抗も高くなりやすいなどの不具合を持っている。そこで、この欠陥層近傍を高濃度、具体的にはGaN半導体層2を5×1018cm−3以上にドーピングすることにより抵抗を低くすることができる。シリコン基板1上に結晶成長したGaN半導体層2ではn型の場合、シリコンを不純物元素として用いるのが普通である。たとえば、1200V耐圧の半導体装置とするには、低抵抗のGaN半導体層2の上に積層されるGaN半導体層3の厚さ15μm、ドナー濃度1×1016cm−3程度にする必要がある。図1では、このような実施例1により得られる前記GaN半導体層2,3を備えるショトキーバリアダイオードを示した。
図1においては、GaN半導体層3の上に被着される電極膜4の周囲に、表面からGaN半導体層3を貫通し、GaN半導体層2に到達し、シリコン基板1には達しない深さを有するメサ溝7−1が掘られ、さらにそのメサ溝7−1中を絶縁物8で埋め戻して充填する構造としている。この絶縁物8の熱膨張係数を適切な値にすることにより、GaN半導体層2、3とシリコン基板1との間で発生する前述の熱膨張係数差に起因する応力を緩和して、ウェハのそりを少なくすることができる。このような応力緩和を可能にするメサ溝7−1中への充填絶縁物8としては、ポリイミド樹脂、(CVDまたはTEOS)SiO、SiN材料などがある。このうち、SiOを用いれば、ウェハプロセスの初期にメサ溝構造を作成することができるために、ウェハプロセス全般にわたってウェハの反りを抑制して、製造工程を容易にすることができるので好ましい。このメサ溝構造は、ショトキーバリアダイオードの耐圧構造としても機能し、縦方向(基板の厚さ方向)への空乏層の広がりを容易にするものである。さらに応力緩和と耐圧維持を目的にしているため、GaN半導体層2、3の厚さ方向の80%以上がメサ溝によって除去され、空乏層がメサ溝7−1の最下端に達しない設計にすれば、高耐圧を維持することが可能となる。
実施例2を示す図2においては、前記応力緩和と耐圧構造を兼ねたメサ溝7−2が、前記実施例1とは異なり、GaN半導体層2、3を貫通してシリコン基板1に達する深さを有することを示したものである。この結果、実施例1では発生し易い、メサ溝7−2の深さのばらつきがショトキーバリアダイオー特性へ与える影響を最小限にすることができる。その他の構成は実施例1と同じである。
実施例3を示す図3は、最終的にウェハからチップ状にデバイスを切り離すダイシング部とメサ溝7−3部分を兼ねる、すなわち、絶縁物8が充填されたメサ溝7−3の中央(基板の主表面に垂直な方向から見て)にダイシングラインが設けられるショトキーバリアダイオードの断面図である。その他の構成は実施例1と同じである。
実施例4を示す図4は、空乏層終端部の表面に絶縁性のノンドープGaN半導体層9部分を付加することによって、電極膜4、5の周囲のGaN半導体層3表面における電界を緩和するものである。図4では基板として窒化ガリウム基板を用いた例を示したが、この実施例4においては前記図1〜図3と同様にシリコン基板1と低抵抗GaN半導体層2の積層基板にGaN半導体層3とノンドープGaN半導体層9を積層させた基板としてもかまわない。付加した絶縁性のノンドープGaN半導体層9はエピタキシャル成長によって容易に形成することが可能となるだけでなく、さらに窒化ガリウム層(ドリフト層)3表面を保護する役割も持っている。この例では、またさらに絶縁性のノンドープGaN半導体層9をチップの周辺から一部除去した構造としているが、この実施例4の変形例である図5の断面図に示すように、スクライブラインまで絶縁性のノンドープGaN半導体層9を残していてもかまわない。絶縁性のノンドープGaN半導体層9を周辺から一部除去した前記図4の場合には、絶縁性のノンドープGaN半導体層9とドリフト層3の界面で発生しやすいリーク電流を抑制する効果があるので、好ましい。
実施例5を示す図6は、図4において絶縁性のノンドープGaN半導体層9とした部分が、絶縁性のノンドープGaN半導体層9とその上に積層される導電性GaN半導体層11からなる。これは絶縁性のノンドープGaN半導体層9だけの場合に生じ易い、外来イオンに起因する耐圧低下を回避して、付着した外来イオンを不活性化して半導体内部に発生する電界に及ぼす影響を小さくして耐圧を安定化させる役割を持っている。この導電性GaN半導体層11は窒化ガリウム層にシリコンをドープしたn型窒化ガリウム層か、あるいはAlGaN層を用いてもよい。AlGaN層の場合にはHEMTデバイスに応用されるので、よく知られているように、AlGaN半導体層とノンドープ窒化ガリウム層の間にピエゾ効果によってキャリア電荷が発生し、外部電荷をシールドすることができる。この場合においても、前記図4に対する図5に対応するように、チップの最周辺まで絶縁性のノンドープGaN半導体層9と導電性GaN半導体層11を除去しない構造(図示せず)であってもかまわない。この場合、導電性GaN半導体層11を通して、リーク電流が発生するが、抵抗が十分に大きければそれを一定の値に制限することができるとともに、リーク電流により、導電性GaN半導体層11に均一な電界が印加されるので、前述の外来の電荷による影響を小さく抑えることが可能となるメリットがある。
実施例6を示す図7は、メサ溝7−2については、シリコン基板1に達する深さのメサ溝を有する前記実施例2と同様としてメサ溝7−2形成時の深さのばらつきを抑制し、空乏層終端部の表面に絶縁性のノンドープGaN半導体層9部分を付加する点については、実施例4と同様にすることにより、電極膜4、5の周囲の電界を緩和する両耐圧構造を組み合わせてより大きな効果を得ようとするものである。
さらに、同様にして、絶縁性のノンドープGaN半導体層9とドリフト層3の界面で発生するリーク電流を抑制するために、同様に実施例1〜3と実施例4〜5を組み合わせた耐圧構造とすることができる。
以上のように、本発明にかかる半導体装置は、インバータ等の電力変換装置や種々の産業用機械等の電源装置や自動車のイグナイタなどに使用されるパワー半導体装置に有用である。
本発明にかかる半導体装置の全体を示す断面図である。 本発明に関わる第2の実施例を示す断面図である。 本発明に関わる第3の実施例を示す断面図である。 本発明に関わる第4の実施例を示す断面図である。 第4の実施例の異なるパターンを示す断面図である。 本発明に関わる第5の実施例を示す断面図である。 図2と図4の実施例を組み合わせた例を示す断面図である。 従来のSiCの縦型ショットキーダイオードの断面構造を示す図である。
符号の説明
1 シリコン基板、
2 高濃度窒化ガリウム化合物(GaN)半導体層、
3 高抵抗窒化ガリウム化合物(GaN)半導体層(ドリフト層)、
4 ショットキー金属電極膜、
5 表面接合用の電極膜、
6 裏面接合用の電極膜、
7−1 応力と電界緩和のためのメサ溝、
7−2 応力と電界緩和のためのメサ溝、
7−3 応力と電界緩和のためのメサ溝、
7−4 応力と電界緩和のためのメサ溝、
8 絶縁物、
9 絶縁性ノンドープ窒化ガリウム化合物半導体層、
10 窒化ガリウム基板、
11 導電性窒化ガリウム化合物半導体層。

Claims (3)

  1. シリコン基板上に、該基板と同導電型の窒化ガリウム化合物半導体を主成分とする半導体層を有し、前記シリコン基板の裏面に一方の電極、前記窒化ガリウム化合物半導体を主成分とする半導体層の表面に他方の電極を有し、前記一方の電極と他方の電極間に主電流が流れる活性領域の周囲が、前記窒化ガリウム化合物半導体を主成分とする半導体層の表面から垂直方向に形成されるメサ溝により包囲される構成の耐圧構造を備える半導体装置において、前記メサ溝が前記他方の電極およびチップ端から離れ、かつ前記メサ溝の深さが前記窒化ガリウム化合物半導体層の全膜厚の80%以上であることを特徴とする半導体装置。
  2. 前記メサ溝の深さが前記窒化ガリウム化合物半導体層を貫通して前記シリコン基板に達している耐圧構造を備えることを特徴とする請求項1記載の半導体装置。
  3. 前記メサ溝が絶縁物により充填されている耐圧構造を備えることを特徴とする請求項1または2に記載の半導体装置。
JP2006189917A 2006-07-11 2006-07-11 半導体装置 Expired - Fee Related JP4929882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006189917A JP4929882B2 (ja) 2006-07-11 2006-07-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006189917A JP4929882B2 (ja) 2006-07-11 2006-07-11 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011277795A Division JP2012094889A (ja) 2011-12-20 2011-12-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2008021689A JP2008021689A (ja) 2008-01-31
JP4929882B2 true JP4929882B2 (ja) 2012-05-09

Family

ID=39077471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006189917A Expired - Fee Related JP4929882B2 (ja) 2006-07-11 2006-07-11 半導体装置

Country Status (1)

Country Link
JP (1) JP4929882B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105453272A (zh) * 2013-08-19 2016-03-30 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管元件

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5082392B2 (ja) * 2006-11-06 2012-11-28 住友電気工業株式会社 ショットキバリアダイオード
JP2009194225A (ja) * 2008-02-15 2009-08-27 Sumitomo Electric Ind Ltd ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法
JP5682651B2 (ja) * 2013-04-25 2015-03-11 住友電気工業株式会社 半導体デバイス及びその製造方法
CN105474397B (zh) 2013-08-19 2019-06-18 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管
JP2015050390A (ja) 2013-09-03 2015-03-16 ルネサスエレクトロニクス株式会社 半導体装置
JP5783298B2 (ja) * 2014-05-27 2015-09-24 三菱電機株式会社 SiC半導体素子の製造方法およびSiC半導体素子
JP6266490B2 (ja) * 2014-11-04 2018-01-24 エア・ウォーター株式会社 半導体装置およびその製造方法
CN109671825B (zh) * 2017-10-17 2021-08-10 北京天元广建科技研发有限责任公司 一种极性半导体发光二极管
JP7312616B2 (ja) * 2019-06-14 2023-07-21 日産自動車株式会社 半導体装置及びその製造方法
CN113629148A (zh) * 2021-06-24 2021-11-09 湖南大学 一种双栅极增强型氧化镓mesfet器件及其制作方法
CN113594263A (zh) * 2021-07-15 2021-11-02 淄博绿能芯创电子科技有限公司 碳化硅二极管及制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211924A (ja) * 1994-01-17 1995-08-11 Nippondenso Co Ltd ショットキーダイオード及びその製造方法
JP4637553B2 (ja) * 2004-11-22 2011-02-23 パナソニック株式会社 ショットキーバリアダイオード及びそれを用いた集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105453272A (zh) * 2013-08-19 2016-03-30 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管元件
CN105453272B (zh) * 2013-08-19 2020-08-21 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管元件
US11769840B2 (en) 2013-08-19 2023-09-26 Idemitsu Kosan Co., Ltd. Oxide semiconductor substrate and schottky barrier diode

Also Published As

Publication number Publication date
JP2008021689A (ja) 2008-01-31

Similar Documents

Publication Publication Date Title
JP4929882B2 (ja) 半導体装置
JP6685476B2 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
JP7283107B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
JP4478175B2 (ja) 半導体装置
US8618557B2 (en) Wide-band-gap reverse-blocking MOS-type semiconductor device
US20140110759A1 (en) Semiconductor device
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
WO2011024440A1 (ja) 窒化物半導体装置
JP5578873B2 (ja) 窒化ガリウム半導体装置及びその製造方法
US9012959B2 (en) Semiconductor device
US10418445B2 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
JP2019071313A (ja) 半導体装置
JP2018011060A (ja) 窒化物半導体構造物
JP2009054931A (ja) バイポーラ素子及びその製造方法
JP2009123914A (ja) 逆耐圧を有するスイッチング用半導体装置
JP6834546B2 (ja) 半導体装置及びその製造方法
JP2007288172A (ja) 半導体装置
JP2012256698A (ja) 半導体ダイオード
JP6271197B2 (ja) 半導体装置およびその製造方法
JP5682102B2 (ja) 逆耐圧を有する縦型窒化ガリウム半導体装置
JP2008166639A (ja) 整流素子およびそれを用いた電力変換装置
JP5098293B2 (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
JP6804690B2 (ja) 半導体装置
WO2016151704A1 (ja) 窒化物半導体素子及び電力変換装置
JP2014110311A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090515

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120130

R150 Certificate of patent or registration of utility model

Ref document number: 4929882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees