JP2012178548A - 層移転用金属キャリア及びその形成方法 - Google Patents

層移転用金属キャリア及びその形成方法 Download PDF

Info

Publication number
JP2012178548A
JP2012178548A JP2011286601A JP2011286601A JP2012178548A JP 2012178548 A JP2012178548 A JP 2012178548A JP 2011286601 A JP2011286601 A JP 2011286601A JP 2011286601 A JP2011286601 A JP 2011286601A JP 2012178548 A JP2012178548 A JP 2012178548A
Authority
JP
Japan
Prior art keywords
layer
transfer layer
substrate
metal layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011286601A
Other languages
English (en)
Inventor
J Werkhoven Christiaan
ジェー． ウィークホーベン クリスティアン
Arena Chantal
アリーナ シャンタル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Soytec Co Ltd
Original Assignee
Soitec SA
Soytec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/020,288 external-priority patent/US8436363B2/en
Priority claimed from FR1151664A external-priority patent/FR2972292B1/fr
Application filed by Soitec SA, Soytec Co Ltd filed Critical Soitec SA
Publication of JP2012178548A publication Critical patent/JP2012178548A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from different groups of the periodic system than the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Abstract

【課題】新規な半導体基板及び半導体基板を製造する方法を提供する。
【解決手段】諸実施形態は、半導体構造体、及び半導体構造体を形成する方法に関する。いくつかの実施形態では、本方法を用いて半導体基板を製造することが、脆弱化区域をドナー構造体中の既定の深さに形成して付着面と脆弱化区域の間に移転層を画定し、且つ脆弱化区域と付着面の反対側の面との間に残留ドナー構造体を画定することによって可能である。金属層が付着層上に形成され、金属層と移転層の間にオーミックコンタクトが形成され、金属層により、移転層の熱膨張係数（ＣＴＥ）とよく一致する金属層の適合ＣＴＥと、移転層を構造的に支持するのに十分な剛性とが得られる。移転層は、脆弱化区域のところでドナー構造体から分離されて、移転層及び金属層を備える複合基板を形成する。
【選択図】 図３

Description

[0001]本発明は一般に、半導体構造体又は半導体デバイスの製造で使用するための工学基板の製造、及び半導体構造体又は半導体デバイスの製造時に形成される中間構造体の製造に関し、且つ工学基板を使用する半導体構造体又は半導体デバイスに関する。
[0002]半導体材料の１つ又は複数の層を含む基板は、例えば、集積回路（ＩＣ）デバイス（例えば、論理プロセッサ及びメモリデバイス）、及び発光デバイス（例えば、発光ダイオード（ＬＥＤ）、共振空洞発光ダイオード（ＲＣＬＥＤ）、垂直共振器表面発光ダイオードレーザ（ＶＣＳＥＬ））などのディスクリートデバイス、並びに放射検知デバイス（例えば、光センサ）を含む、多種多様な半導体構造体及び半導体デバイスを形成するために使用される。このような半導体デバイスは従来、半導体基板の表面上及び／又は内に１層ごとに（すなわちリソグラフィで）形成される。
[0003]歴史的に、半導体デバイス製造業界で使用されてきたこのような半導体基板の大部分は、シリコン材料の薄いディスク、すなわち「ウェハ」から成る。このようなシリコン材料のウェハは、概して円筒形の大きなシリコン単結晶インゴットをまず形成し、その後この単結晶インゴットをその長軸に対し垂直に薄く切って複数のシリコンウェハを形成することによって製造される。このようなシリコンウェハは、直径が約３０センチメートル（ｃｍ）以上（約１２インチ（ｉｎ）以上）にもなりうる。シリコンウェハは一般に、数百ミクロン（例えば、約７００ミクロン）以上の厚さを有するが、このシリコンウェハの主面上の非常に薄い半導体材料の層（例えば、約３００ナノメートル（ｎｍ）未満）だけがふつう使用されて、シリコンウェハ上に能動デバイスが形成される。しかし、一部のデバイス応用例では、シリコンウェハ厚さの大部分を、シリコンウェハから形成される１つ又は複数のデバイス構造体の電気経路に含むことができ、このようなデバイス構造体は通常、「垂直」デバイス構造体と呼ばれる。
[0004]いわゆる「工学基板」が開発されており、これは、誘電体材料（例えば、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、又は酸化アルミニウム（Ａｌ２Ｏ３）の層の上に配置された比較的薄い半導体材料の層（例えば、約３００ナノメートル（ｎｍ）未満の厚さを有する層）を含む。任意選択で、誘電体材料の層を比較的薄くすることがあり（例えば、あまりに薄くて従来の半導体デバイス製造機器によるハンドリングができない）、製造装置による工学基板全体のハンドリングをしやすくするために、半導体材料、及び誘電体材料の層を、比較的厚いホスト基板すなわちベース基板上に配置することがある。そのため、当技術分野では、ベース基板は「ハンドル」基板又は「ハンドリング」基板と呼ばれることが多い。ベース基板はまた、シリコン以外の半導体材料を含むこともある。
[0005]多種多様な工学基板が当技術分野で知られており、これらは例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ＩＩＩ−Ｖ型半導体材料、及びＩＩ−ＶＩ型半導体材料などの半導体材料を含みうる。
[0006]例えば、ある工学基板は、例えば酸化アルミニウム（Ａｌ２Ｏ３）（「サファイア」と呼ばれることもある）などのベース基板の表面に形成されたＩＩＩ−Ｖ型半導体材料のエピタキシャル層を含むことがある。エピタキシャル層は、例えばドナー基板又はドナーインゴットであるドナー構造体からの移転プロセスによって、ベース基板の表面に形成することができる。ドナー構造体からの移転は、ドナー材料が極めて高価である場合、又は供給が不足している場合に望ましいことがある。このような工学基板を使用すると、材料の追加層をＩＩＩ−Ｖ型半導体材料のエピタキシャル層の上で形成及び加工して（例えば、パターニングして）、工学基板上に１つ又は複数のデバイスを形成することができる。しかし、エピタキシャル層と、工学基板を含むベース基板との間の熱膨張係数の不一致（即ち、相違）が、材料の追加層の形成及び加工に影響を及ぼす可能性がある。例えば、エピタキシャル層とベース基板との間の熱膨張係数の不一致が大きい場合、諸材料の追加層の形成時に工学基板が悪影響を受けるおそれがある。
[0007]工学基板を利用できるデバイスの例としては、大電力デバイス、並びに発光ダイオード（ＬＥＤ）及びレーザダイオードなどの光デバイスがある。図１は、従来のＬＥＤを示す。工学基板とすることができる基板１１０には、ｎ型層１２０が配置されている。例えば量子井戸、バリア層、電子阻止層（複数可）（ＥＥＬ）などの複数の層を含みうる活性領域１３０は、ｎ型層１２０とｐ型層１４０の間に配置される。その結果が、ｎ型層１２０、活性領域１３０、及びｐ型層１４０によって形成されたＬＥＤである。第１のコンタクト１６０がｎ型層１２０との電気接続部になり、第２のコンタクト１５０がｐ型層１４０との別の電気接続部になる。これらのコンタクトは、ＬＥＤから放出される光の波長を通さないことがあり、その結果、利用可能なＬＥＤの光の総量が減少することがある。すなわち、第１のコンタクト１６０と第２のコンタクト１５０の間の領域でしか、相当量の光を生成しないことがある。ｎ型層１２０に対する第２のコンタクト１５０の物理的な配置により、ｐ型層１４０とｎ型層１２０の間に流れる電流に電流集中が生じる可能性がある。加えて、この物理的な配置では、ｐ型コンタクトとｎ型コンタクトの両方がＬＥＤ構造体の上面に配置されることが必要であり、このような物理的な配置により、接触用の領域を露出するためにデバイス層の一部分を除去することが必要になりうる。デバイス層の一部分を除去することで、デバイス製造の複雑さが増し、発光のために利用可能な領域が減少し、またデバイス歩留まりも低下する可能性がある。
[0008]上記を考慮して、また以下で論ずる他の理由のために、供与材料用の適切なベース基板をドナー構造体から得る基板技術が必要とされている。さらに、工学基板の熱膨張係数（ＣＴＥ）とよく一致する熱膨張係数を有する支持基板が得られるデバイス及び方法も必要とされている。
[0009]本発明の様々な実施形態は一般に、工学基板と、工学基板のＣＴＥとよく一致するＣＴＥを有する適切なベース基板が得られる工学基板を生産する方法とに関する。
[0010]この概要は、簡略化した形で諸概念のうちの選択されたものを述べるために提示され、これらの概念は、本発明のいくつかの例示的な実施形態についての以下の詳細な記述でさらに説明される。この概要は、特許請求される主題の重要な特徴又は本質的な特徴を特定するものでも、特許請求される主題の範囲を限定するためのものでもない。
[0011]いくつかの実施形態では、本発明は、半導体基板を製造する方法を含み、この方法は、脆弱化区域をドナー構造体中の既定の深さに形成して付着面と脆弱化区域の間に移転層を画定し、且つ脆弱化区域と付着面の反対側の面との間に残留ドナー構造体を画定するステップを含む。金属層が付着層上に形成され、移転層の熱膨張係数（ＣＴＥ）とよく一致する金属層の適合ＣＴＥと、移転層を構造的に支持するのに十分な剛性とが得られる。移転層は、脆弱化区域のところでドナー構造体から分離されて、移転層及び金属層を備える複合基板を形成する。
[0012]追加の実施形態では、本発明は、半導体基板を製造する方法を含み、この方法は、脆弱化区域をドナー構造体中の既定の深さに形成して付着面と脆弱化区域の間に移転層を画定し、且つ脆弱化区域と付着面の反対側の面との間に残留ドナー構造体を画定するステップを含む。オーミックコンタクトが移転層と、移転層上に配置されたコンタクト層との間に形成される。低インピーダンス結合部が耐熱金属層とコンタクト層の間に形成され、耐熱金属層は半導体基板の構造的支持部になる。この方法はまた、移転層を脆弱化区域のところでドナー構造体から分離して、移転層及びコンタクト層を備える複合基板と、耐熱金属層とを形成するステップを含む。
[0013]別の実施形態では、本発明は、半導体基板に十分な剛性を与えるように構成された金属支持基板を含む半導体基板を備える。半導体基板はまた、金属支持基板の付着面と接触する半導体材料を備える移転層を含み、移転層は、半導体材料を備えるとともに脆弱化区域を付着面から既定の深さに含んで付着面と脆弱化区域の間に前記移転層を画定するドナー構造体から分離される。金属支持基板の適合ＣＴＥは移転層のＣＴＥとよく一致する。
[0016] 従来のＬＥＤ構造体の簡略断面図である。 [0017] 移転層を作るための脆弱化区域を有するドナー構造体の簡略断面図である。 [0018] 本発明の１つ又は複数の実施形態による、耐熱金属キャリア及び移転層を有する複合基板の形成を示す簡略断面図である。 [0019] 本発明の１つ又は複数の実施形態による、耐熱金属キャリア、移転層、及びこれらの間のコンタクト層を有する複合基板の形成を示す簡略断面図である。 [0020] 本発明の１つ又は複数の実施形態による、複合基板上に形成されたｎドープ窒化ガリウム（ＧａＮ）移転層及び光デバイスを有する複合基板を示す。 [0021] 本発明の１つ又は複数の実施形態による、複合基板上に形成されたｐドープ窒化ガリウム（ＧａＮ）移転層及び光デバイスを有する複合基板を示す。 [0022] 本発明の１つ又は複数の実施形態による、炭化ケイ素（ＳｉＣ）移転層及び大電力電子デバイスが複合基板上に形成された複合基板を示す。 [0023] 本発明の１つ又は複数の実施形態による、裏返されてｎ層が上になる光デバイスを形成する複合基板上に形成された、ｎドープ窒化ガリウム（ＧａＮ）移転層及び光デバイスを有する複合基板を示す。
[0014]さらなる態様、細部、及び本発明の諸実施形態の諸要素の代わりとなる組合せは、以下の詳細な説明から明らかになろう。
[0015]本発明は、添付の図に示された本発明の例示的な実施形態についての以下の詳細な説明を参照することによって、より完全に理解されよう。
[0024]本明細書で提示される説明図は、何か特定の材料、デバイス又は方法の実際の図を意図したものではなく、本発明の諸実施形態を説明するために用いられる単なる理想的な描写である。
[0025]本明細書で「第１の」、「第２の」などの呼称を用いてある要素を指し示すことは、特に明記されていない限り、これらの要素の量又は順序を何ら限定しないことを理解されたい。もっと正確に言えば、本明細書では、これらの呼称は、２つ以上の要素、又はある要素の諸例を区別する便利な方法として用いられることがある。したがって、第１及び第２の要素を指し示すことは、２つの要素しかそこでは使用することができないこと、或いは第１の要素が何らかの方法で第２の要素に先行しなければならないことを意味しない。また、特に指定がない限り、要素の組には１つ又は複数の要素が含まれうる。
[0026]本明細書で説明される諸要素には、同じ要素の複数の例が含まれうる。これらの要素は、数字の識別名（例えば、１１０）で総称して示され、アルファベットの識別名が後に続く数字表示（例えば、１１０Ａ）、又は「ダッシュ」が先行する数字表示（例えば、１１０−１）ではっきり限定して表示されることがある。説明をたどることが簡単になるように、大部分について要素番号表示は、要素が提示される、又は最も完全に論じられる図面の番号から始まる。すなわち、例えば、図１の要素識別名は、ほとんどが数字構成１ｘｘの形になり、図４の要素は、ほとんどが数字構成４ｘｘの形になる。
[0027]以下の説明では、本開示の諸実施形態及びその実施についての完全な説明を提示するために、材料の種類及び処理条件などの具体的な詳細が提示される。しかし、本開示の諸実施形態を、これらの具体的詳細を用いないで従来の製造技法と組み合わせて実施できることは、当業者には理解されよう。加えて、本明細書で提示される説明は、半導体デバイス又は半導体システムを製作するための完全なプロセスの流れを形成するものではない。本明細書では、本発明の諸実施形態を理解するのに必要なプロセス処置及び構造体だけが詳細に説明される。本明細書で説明する諸材料は、それだけには限らないが、スピンコーティング、ブランケットコーティング、ブリッジマン法、チョクラルスキー法、化学気相成長（「ＣＶＤ」）、プラズマ促進化学気相成長（「ＰＥＣＶＤ」）、原子層堆積（「ＡＬＤ」）、プラズマ促進ＡＬＤ、又は物理気相成長（「ＰＶＤ」）を含む任意の適切な技法によって、形成（例えば、堆積又は成長）することができる。本明細書で説明及び図示する諸材料は、層として形成することができるが、これらの材料は層には限定されず、他の三次元構成で形成することもできる。
[0028]本明細書で「水平」及び「垂直」などの語は、半導体構造体（例えば、ウェハ、ダイ、基板など）の主平面又は主面に対する要素又は構造体の相対的位置を、その半導体構造体の向きを無視して定義し、説明されている構造体の向きに対して解した直交する次元である。本明細書で「垂直」という語は、半導体構造体の主面にほぼ直角の次元を意味するとともに含み、「水平」という語は、半導体構造体の主面にほぼ平行な次元を意味する。
[0029]本明細書では、「半導体構造体」という語は、半導体デバイスを形成する際に使用されるいかなる構造体も意味するとともに含む。半導体構造体は、例えば、ダイ及びウェハ（例えば、キャリア基板及びデバイス基板）、並びに、三次元的に互いが一体化された２つ以上のダイ及び/又はウェハを含むアセンブリ又は複合構造体を備える。半導体構造体にはまた、完全に製造された半導体デバイス、並びに、半導体デバイスの製造中に形成される中間構造体も含まれる。半導体構造体は、導電性材料、半導体材料、非導電性材料（例えば、電気絶縁体）、及びこれらの組合せを含むことができる。
[0030]本明細書では「加工半導体構造体」という語は、１つ又は複数の少なくとも部分的に形成されたデバイス構造体を含む、あらゆる半導体構造体を意味するとともに含む。加工半導体構造体は半導体構造体のサブセットであり、全ての加工半導体構造体が半導体構造体である。
[0031]本明細書では「ＩＩＩ−Ｖ半導体」という語は、少なくとも大部分が、周期表のＩＩＩＡ族の１つ又は複数の元素（例えば、Ｂ、Ａｌ、Ｇａ、Ｉｎ、及びＴｉ）と、周期表のＶＡ族の１つ又は複数の元素（例えば、Ｎ、Ｐ、Ａｓ、Ｓｂ、及びＢｉ）とから成るあらゆる半導体材料を意味するとともに含む。
[0032]別に明記されない限り、本明細書では、「熱膨張係数」という語は、材料又は構造体に関して用いられる場合、材料又は構造体の室温での平均線熱膨張係数を意味する。
[0033]本明細書では、「工学基板」という語は、その最も広い意味において、材料の２つ以上の層を備え、且つ１つ又は複数の半導体デバイスを上に製造する基板として使用することを目的とする、あらゆる基板を意味するとともに含む。工学基板は、非限定的な例として、半導体オンインシュレータ型の基板を含む。
[0034]本明細書では、「十分な剛性」という語は、その後の加工又はハンドリング中に塑性変形又は弾性変形による構造的損傷が半導体構造体に生じない十分な剛性が得られる半導体構造体の剛性を意味する。非限定的な例として、このような構造的損傷には、転位、亀裂、結晶格子損傷、ゆがみ、湾曲、及び層分離が含まれうる。
[0035]本発明の様々な実施形態は、工学基板と、工学基板のＣＴＥとよく一致するＣＴＥを有する適切なベース基板が得られる工学基板を生産する方法とに関係がある。
[0036]本発明の諸実施形態には、広い範囲のシリコン、ゲルマニウム、炭化ケイ素、及びＩＩＩ−Ｖ半導体材料に、基板としての適用例がありうる。例えば、本発明の諸実施形態の方法及び構造体は、ＩＩＩ族窒化物、ＩＩＩ族ヒ化物、ＩＩＩ族リン化物、及びＩＩＩ族アンチモン化物に２元、３元、４元、及び５元の形で適用することができる。
[0037]図２は、移転層２３０を作るための脆弱化区域２２０を有するドナー構造体２１０の簡略断面図である。非限定的な例として、本明細書で説明する分離プロセスでは、スマートカット（ＳＭＡＲＴ−ＣＵＴ）（商標）技術を使用することができる。このようなプロセスは、例えば、Ｂｒｕｅｌの米国特許第ＲＥ３９４８４号、Ａｓｐａｒ他の米国特許第６３０３４６８号、
[0038]Ａｓｐａｒ他の米国特許第６３３５２５８号、Ｍｏｒｉｃｅａｕ他の米国特許第６７５６２８６号、Ａｓｐａｒ他の米国特許第６８０９０４４号、Ａｓｐａｒ他の米国特許第６９４６３６５号、Ｄｕｐｏｎｔ他の米国特許第７５３１４２８号、Ｇｈｙｓｅｌｅｎ他の米国特許第６８５８１０７号、及びＧｈｙｓｅｌｅｎ他の米国特許第６８６７０６７号に詳細に記載されている。これら特許のそれぞれの開示は、参照によりその全体が本明細書に組み込まれる。しかし、既定の脆弱化領域を利用することを含む、複合材料ウェハを製造するのに適切な他のプロセスもまた使用できることを理解されたい。
[0039]この分離プロセスを実施するために、既定の脆弱化領域２２０をドナー構造体２１０内に形成することができる。図２は、スマートカット（商標）技術の使用を示し、１つ又は複数の水素イオン、ヘリウムイオン又は他の不活性ガスイオンなどの原子種２５０が、付着面２４０を通して、ドナー構造体２１０内に脆弱化区域２２０を作る分量及びエネルギーで注入される。脆弱化区域２２０は、主付着面２４０にほぼ平行であり、原子種注入プロセスのパラメータに基づく既定の深さにある。
[0040]したがって、移転層２３０は、付着層２４０と脆弱化区域２２０の間に形成される。加えて、残留ドナー構造体が脆弱化区域２２０と付着面２４０の反対面との間に形成される。
[0041]ドナー構造体２１０は半導体材料を含み、いくつかの実施形態では、シリコン、ゲルマニウム、ＩＩＩ族窒化物（例えば、ＧａＮ、ＩＮＧａＮ、ＡｌＧａＮ）、及びＳｉＣを含むことがある。この半導体材料はドープされないことがあり、或いは一部の適用例では、ｎ＋又はｐ＋ドープされることもある。半導体は、図２に示される独立型ウェハとすることができ、或いは、例えばサファイアベース上のＧａＮであるテンプレート構造体とすることができる。ドナー構造体２１０はまた、半導体材料のインゴット（又はボウル）の少なくとも一部分を含むこともでき、いくつかの実施形態では、このインゴット（又はボウル）の少なくとも一部分は、シリコン、ゲルマニウム、ＩＩＩ族窒化物（例えば、ＧａＮ、ＩＮＧａＮ、ＡｌＧａＮ）、及びＳｉＣを含むことがある。インゴット（又はボウル）は、Ｇｈｙｓｅｌｅｎ他の米国特許第６８５８１０７号、Ｇｈｙｓｅｌｅｎ他の米国特許第６８６７０６７号に記載されているものなどの構造体を含むことができる。これら特許のそれぞれの開示は、参照によりその全体が本明細書に組み込まれる。
[0042]ドナー構造体２１０がＩＩＩ族窒化物材料である場合、注入される表面の極性は、最終複合基板の極性を決定する際に考慮されなければならない。非限定的な例として、ＧａＮドナー構造体を使用して、その後の加工のためのガリウム極性面又は窒素極性面を形成することができる。別の非限定的な例として、ＩｎＧａＮドナー構造体を使用して、その後の加工のための金属極性面又は窒素極性面を形成することができる。
[0043]キャリアウェハへの従来の層移転では、通常はボンディングプロセスが用いられ、何らかの熱処理による注入ウェハの分割が後に続く。ボンディングプロセスでは、大面積欠陥（非移転領域）を回避するために、接合されるべき表面が高品質であることが必要とされる一方で、分割プロセスの結果としてウェハが破壊することを回避するために、両ウェハの熱膨張係数（ＣＴＥ）が違いすぎてはならない。いくつかの適用例では、導電基板に半導体材料を導電接合することが、垂直デバイス構造体、すなわち半導体層の表面近くに活性領域を有するとともに基板又はキャリアウェハとの半導体の境界面近くに接触領域を有するデバイス、を構築するのに望ましい。
[0044]しかし、このような手法は、現在ほとんどのボンディングプロセスでは、高品質ボンドを保証するための二酸化ケイ素（ＳｉＯ２）の層をボンディング面に伴うので、実現することが困難である。ＳｉＯ２は絶縁体であり、電気的伝導を不可能ではないとしても困難にし、加えて、基板へのデバイスの効率的な熱放散を妨げることになる。
[0045]結果として、本発明の諸実施形態は、熱放散を行うことができるとともに、移転層２３０のＣＴＥとよく一致するＣＴＥを有する支持基板が得られる構造体及びプロセスを実現する。いくつかの実施形態では、例えばオーミックコンタクト又はショットキーコンタクトである電気コンタクトを、移転層２３０と金属キャリア層の間に形成することができる。オーミックコンタクト（すなわち、電圧に依存しない抵抗を有するコンタクト）が、ショットキーバリア高さがゼロ又は負である場合に、金属〜半導体接合部に形成される。言い換えると、オーミックコンタクトは、ほぼ線形且つ対照的な電流対電圧特性を有する。このような場合、キャリアは半導体に自由に流入又は流出し、その結果、オーミックコンタクトの両端間の抵抗が最小になる。
[0046]図３（Ａ）（Ｂ）は、本発明の１つ又は複数の実施形態による、耐熱金属キャリア２８０及び移転層２３０を有する複合基板の形成を示す簡略断面図である。耐熱金属層３１０は、移転層２３０の構造的支持部になるのに十分な剛性がある金属支持基板を形成するように、十分な厚さに形成することができる。
[0047]耐熱金属層３１０は、例えばオーミックコンタクトである電気コンタクトを耐熱金属層３１０と移転層２３０の間に設けるのに適切な方法で、付着面２４０に形成される。耐熱金属層３１０を堆積する前に、半導体の表面では、耐熱金属層３１０の品質に影響を及ぼしうるあらゆる表面酸化物又は他の表面層を除去する処理が必要になりうる。例えば、薄い酸化ガリウム層は、耐熱金属層３１０を堆積する前に、また、例えばオーミックコンタクトである電気コンタクトを形成するために、除去される必要がある。
[0048]脆弱化区域２２０がさらに脆弱になりうるように、ドナー構造体２１０と金属支持基板３１０の構造体全体を炉（図示せず）に入れ、加熱することができる。脆弱化により、移転層２３０及び付随する金属支持基板３１０は、脆弱化区域２２０のところでドナー構造体から分離することができる。熱エネルギーを与える代わりに、他の形の負荷エネルギー、例えば機械エネルギー、化学エネルギー、又は熱、機械エネルギー及び化学エネルギーの組合せを脆弱化処置及び分離処置中に用いることもできる。
[0049]こうして分離後に形成された構造体は、薄い移転層をさらに供与することができる残留ドナー構造体（図示せず）と、金属支持基板３１０及び移転層２３０を含む複合基板４５０とになる。非限定的な例として、移転層２３０は、１０００ナノメートル未満の厚さを有することがあり、約５００ナノメートルの厚さを有することが多い。
[0050]図３（Ｂ）に示されるように、複合基板４５０は裏返して、移転層２３０の露出面に追加加工することができる。さらなる加工ステップを実施する前に複合基板４５０に、例えば研磨、洗浄、又はこれらの組合せなどの表面処理が施されることがある。追加加工には、非限定的な例として、複合基板上にデバイス構造体を追加することが含まれうる。このデバイス構造体には、ドープ半導体材料及び非ドープ半導体材料の複数の層、並びに電子素子、光学素子、及びこれらの組合せを作るための、当技術分野で知られている活性領域の複数の層が含まれうる。
[0051]図４（Ａ）〜（Ｃ）は、本発明の１つ又は複数の実施形態による、耐熱金属層３１０、移転層２３０、及びこれらの間のコンタクト層４１０を有する複合基板４５０の形成を示す簡略断面図である。
[0052]図４（Ａ）〜（Ｃ）の実施形態では、金属のコンタクト層４１０が付着面２４０に配置されている。このコンタクト層４１０は、移転層２３０とコンタクト層４１０の間に高品質（例えば、低抵抗）のオーミックコンタクトを設けるように構成される。非限定的な例として、ドナー材料がｎ＋ドープＧａＮである場合、コンタクト金属層は、例えばＴｉ／Ａｌ／Ｎｉ／Ａｕ積層とすることができ、或いは、金の使用がデバイス動作に悪影響を及ぼすおそれがあるときにはＴｉ／Ａｌ積層とすることができる。別の非限定的な例として、ドナー材料がｐ＋ドープＧａＮである場合、コンタクト金属層は、例えばＮｉ／Ａｕ積層、又はＮｉ（リストの１番目の材料が半導体に最も近い）とすることができる。コンタクト層４１０を堆積する前に、半導体材料の表面は、コンタクト層４１０の品質に影響を及ぼしうるあらゆる表面酸化物又は他の表面層を除去する処理が必要になることがある。例えば、薄い酸化ガリウム層は、コンタクト層４１０を堆積する前に除去する必要がある。コンタクト層４１０は、スパッタコーティング、熱蒸着、ｅビーム蒸着などによって堆積することができる。いくつかの実施形態では、コンタクト層４１０はまた、厚い金属支持体を続けて堆積するためのシード金属として働くこともでき、このようなシードは、移転層２３０との接着性を改善し、また移転層２３０との導電特性を改善することができる。
[0053]コンタクト層４１０は、数単分子層ほどにも薄くすることができる。いくつかの実施形態では、コンタクト層４１０は、約１〜５０ナノメートルの厚さを有しうる。
[0054]図４（Ｂ）に示されるように、耐熱金属層３１０がコンタクト層４１０上に、耐熱金属層３１０とコンタクト層４１０の間に低インピーダンス結合を得るのに適した方法で形成される。図４（Ａ）〜（Ｃ）の実施形態では、コンタクト層４１０と耐熱金属層３１０の組合せは、本明細書で金属支持基板３１０Ａと呼ばれることがある。
[0055]脆弱化区域２２０がさらに脆弱になりうるように、ドナー構造体２１０と金属支持基板３１０Ａの構造体全体を炉（図示せず）に入れ、加熱することができる。脆弱化により、移転層２３０及び付随する金属支持基板３１０Ａは、脆弱化区域２２０のところでドナー構造体から分離することができる。熱エネルギーを与える代わりに、他の形の負荷エネルギー、例えば機械エネルギー、化学エネルギー、又は熱、機械エネルギー及び化学エネルギーの組合せを脆弱化ステップ及び分離ステップ中に用いることもできる。
[0056]こうして分離した後に形成された構造体は、薄い移転層をさらに供与することができる残留ドナー構造体（図示せず）と、金属支持層３１０、コンタクト層４１０及び移転層２３０を含む複合基板４５０とになる。非限定的な例として、移転層２３０は、１０００ナノメートル未満の厚さを有することがあり、約５００ナノメートルの厚さを有することが多い。
[0057]図４（Ｃ）に示されるように、複合基板４５０は、移転層２３０の露出面に追加加工するために裏返すことができる。さらなる加工ステップを実施する前に複合基板４５０に、例えば研磨、洗浄、又はこれらの組合せなどの表面処理が施されることがある。追加加工には、非限定的な例として、複合基板上にデバイス構造体を追加することが含まれうる。このデバイス構造体には、ドープ半導体材料及び非ドープ半導体材料の複数の層、並びに電子素子、光学素子、及びこれらの組合せを作るための、当技術分野で知られている活性領域の複数の層が含まれうる。
[0058]残留ドナー構造体は、図２、図３（Ａ）（Ｂ）で示された、又は図２、図４（Ａ）及び図４（Ｃ）で示された加工を繰り返すことによって、再使用して追加の複合構造体を形成することができる。別のいかなる加工ステップを実施する前にも、残留ドナー構造体は、元の表面品質に戻すために、例えば研磨、洗浄、又はこれらの組合せなどの表面処理が施される必要がありうる。
[0059]図３（Ａ）（Ｂ）及び図４（Ａ）〜（Ｃ）の両方の実施形態で、耐熱金属層３１０は、例えば分離のための加熱、及び追加層の成長／堆積／加工などの後続の処理に十分な高い温度で、化学的及び物理的に安定して存続できなければならない。非限定的な例として、追加ＧａＮ層の後続の処理では、耐熱金属層３１０は、約９００〜１１００℃の範囲の温度に耐えることができなければならない。加えて、後続の処理で、耐熱金属層３１０は、追加の成長／堆積／加工装置内の化学的環境に耐えることができなければならない。
[0060]耐熱金属層３１０は、十分な剛性が得られる十分な厚さとして、移転層２３０を構造的に支持することができる。非限定的な例として、耐熱金属層３１０は、約１０〜１５０ミクロンの厚さを有することがあり、約１０〜２０ミクロンの厚さを有することが多い。非限定的な例として、耐熱金属層３１０は、スパッタコーティング、プラズマスプレーコーティング、又はめっき（無電解めっき及び電気めっき）の方法によって堆積することができる。
[0061]耐熱金属層３１０は、例えば、後続の成長プロセス中の歪み及び亀裂を防止するために、移転層２３０とよく一致する適合ＣＴＥを有することができる。表１は、移転層２３０用及び耐熱金属層３１０用のいくつかの非限定的な材料のＣＴＥを一覧表示している。
Figure 2012178548
[0062]いくつかの実施形態では、耐熱金属層３１０のＣＴＥは、移転層２３０の半導体材料のＣＴＥの約２０％以内又は１０％以内とすることができる。すなわち、これらの実施形態では、耐熱金属層３１０として使用されるタングステン、モリブデン、及びジルコニウムがＳｉＣ移転層２３０とよく一致し、いくつかの実施形態では特にタングステンがよく一致することになる。同様に、これらの実施形態では、耐熱金属層３１０として使用されるジルコニウム、ハフニウム、レニウム、及びタンタルがＧａＮ移転層２３０とよく一致し、いくつかの実施形態では特にモリブデンがよく一致することになる。
[0063]半導体/金属の積層はＣＴＥが一致しているので、デバイス構造体の製造を完了するために、半導体材料の厚いエピ層をスタック上に亀裂を伴わずに成長させることができる。必要であれば、スパッタ／蒸着金属層と同じ種類の厚い金属ウェハがキャリアとしての役割を果たして、金属層の有利な特性を失わずにスタックに剛性を付加することができる。
[0064]図５（Ａ）〜（Ｃ）は、本発明の１つ又は複数の実施形態による、複合基板４５０Ｎ上に形成されたｎドープ窒化ガリウム（ＧａＮ）移転層２３０Ｎ及び光デバイスを有する、複合基板４５０Ｎを示す。
[0065]図５（Ａ）では、複合基板４５０Ｎは、耐熱金属層３１０（例えば、モリブデン）の上のＴｉ／Ａｌ／Ｎｉ／Ａｕコンタクト層４１０上のＧａ極性である、ｎドープＧａＮ層の移転層２３０Ｎを含む。移転層２３０は、サファイアテンプレート上のｎ＋ＧａＮバルク又はｎ＋ＧａＮ（Ｇａ極性）から得ることができる。ｎ＋ＧａＮバルクからの移転は、ｎ面極性バルクへのイオン注入により行うことができる。コンタクト層４１０及び耐熱金属層３１０の堆積の後に、バルクからの移転層２３０の移転層分離が続く。サファイア上のｎ＋ＧａＮの移転を二重移転で行って、複合基板上にＧａ極性ｎ＋−ＧａＮ層が得られる。
[0066]図５（Ｂ）は、複合基板４５０Ｎ上の追加半導体デバイスから構成される、光デバイスの一種としてのＬＥＤ構造体を示す。このＬＥＤ構造体は活性領域を含み、この活性領域は、例えば、ｎドープＧａＮ移転層２３０Ｎ上に配置された量子井戸などの複数の層を含みうる。１つ又は複数のｐ型層５２０が、活性層５１０の上に配置される。その結果が、ｎドープＧａＮ移転層２３０Ｎ、活性層５１０、及びｐ型層５２０によって形成されたＬＥＤである。コンタクト層５３０がｐ型層５２０との電気接続部になる。
[0067]結果として得られるＬＥＤ構造体は垂直ダイオード構造体になり、これは、図1のダイオード構造体と異なり、ダイオードのｎ側に接続するための、上部層の上に露出された追加の電気接続部が不要である。
[0068]図５（Ｃ）は、厚い金属基板５５０を含むための任意選択の別の処置を示す。支持金属の厚さは、堆積耐熱金属層３１０と厚い金属基板５５０の間を接合する金属ごとに増大させることができ、金属支持部をこのように厚くすることは、厚い金属基板５５０が腐食性の反応炉成長条件に耐えることができる場合には、デバイス層形成の前に実施することができる。
[0069]図６（Ａ）〜（Ｃ）は、本発明の１つ又は複数の実施形態による、複合基板４５０Ｐ上に形成されたｐドープ窒化ガリウム（ＧａＮ）移転層２３０Ｐ及び光デバイスを有する、複合基板４５０Ｐを示す。
[0070]図６（Ａ）〜（Ｃ）の実施形態の層は、移転層２３０がｐドープＧａＮ移転層２３０Ｐを備えることを除いて、図５（Ａ）〜（Ｃ）の実施形態の層と類似している。対応するコンタクト層４１０は、例えばＮｉ／Ａｕとすることができる。
[0071]図６（Ｂ）は、活性領域を含む光デバイスとしてのＬＥＤ構造体を示し、このＬＥＤ構造体は、例えば、ｐドープＧａＮ移転層２３０Ｐ上に配置された量子井戸などの複数の層を含みうる。１つ又は複数のｎ型層６２０が、活性層６１０の上に配置される。その結果が、ｐドープＧａＮ移転層２３０Ｐ、活性層６１０、及びｎ型層６２０によって形成されたＬＥＤである。コンタクト層６３０がｎ型層６２０との電気接続部になる。
[0072]結果として得られるＬＥＤ構造体は垂直ダイオード構造体になり、これは、図1のダイオード構造体と異なり、ダイオードのｐ側に接続するための、上部層の上に露出された追加の電気接続部が不要である。
[0073]図６（Ｃ）は、厚い金属基板６５０を含むための任意選択の別の処置を示す。支持金属の厚さは、堆積耐熱金属層３１０と厚い金属基板６５０の間を接合する金属ごとに増大させることができ、金属支持部をこのように厚くすることは、厚い金属基板６５０が腐食性の反応炉成長条件に耐えることができる場合には、デバイス層形成の前に実施することができる。
[0074]図７（Ａ）〜（Ｃ）は、本発明の１つ又は複数の実施形態による、複合基板４５０Ｓ上に形成された炭化ケイ素（ＳｉＣ）移転層２３０Ｓ及び大電力電子デバイスを有する、複合基板４５０Ｓを示す。複合基板４５０Ｓは、例えばタングステン３１０Ｔである耐熱金属層３１０の上にＳｉＣ移転層２３０Ｓを含む。表１から分かるように、ＳｉＣ移転層２３０とタングステン耐熱金属層３１０ＴはＣＴＥが一致しており、その結果、ＳｉＣ移転層２３０、及びその上に形成された大電力電子デバイスは、ＣＴＥ不一致による歪みの影響をデバイス形成中にほとんど、又は全く受けなくなる。
[0075]図７（Ｂ）に示されるように、電力デバイスは、ＳｉＣ移転層２３０Ｓ上の１つ又は複数の電力デバイス層７１０により形成することができる。コンタクト層７３０が電力デバイス層７１０への電気接続部になる。
[0076]図７（Ｃ）は、厚い金属基板７５０を含むための任意選択の別の処置を示す。支持金属の厚さは、堆積耐熱金属層３１０と厚い金属基板７５０の間を接合する金属ごとに増大させることができ、金属支持部をこのように厚くすることは、厚い金属基板７５０が腐食性の反応炉成長条件に耐えることができる場合には、デバイス層形成の前に実施することができる。
[0077]図８（Ａ）〜（Ｄ）は、本発明の１つ又は複数の実施形態による、裏返されてｎ層が上になる光デバイスを形成する複合基板４５０の上に形成された、ｎドープ窒化ガリウム（ＧａＮ）移転層２３０及び光デバイスを有する複合基板を示す。
[0078]図８（Ａ）の実施形態の層は、図３（Ｂ）の実施形態の層と類似している。しかし、図４（Ａ）〜図６（Ｃ）の実施形態とは異なり、図８（Ａ）〜（Ｄ）の実施形態は、複合基板４５０に隣接するコンタクト層を含まない。もっと正確に言えば、例えばＬＥＤなどの光デバイスを、この実施形態ではｎドープ窒化ガリウム（ＧａＮ）移転層２３０Ｎとして形成された半導体材料２３０の上に形成することができる。
[0079]図８（Ｂ）に示されるように、光デバイスは活性領域８１０を含むことができ、この活性領域は、例えば、ｎ型窒化ガリウム（ＧａＮ）移転層２３０Ｎ上に配置された量子井戸などの複数の層を含みうる。１つ又は複数のｐ型ＧａＮ層８２０を活性層８１０の上に配置することができる。その結果が、ｎ型窒化ガリウム（ＧａＮ）移転層２３０Ｎ、活性層８１０、及びｐ型層８２０によって形成されたＬＥＤである。
[0080]形成された光デバイス構造体を用いて、前述したようなコンタクト層８４０をｐ型ＧａＮ層８２０上に形成して、ｐ型層８２０との電気接続部にすることができる。コンタクト層８４０上に、例えば厚い金属基板８５０などの放熱板を形成することができる。結果として得られる構造体は、裏返されていると考えることができる。この裏返された構成は、図８（Ｃ）に示されている。次に、耐熱金属３１０を除去して、ｎ型窒化ガリウム（ＧａＮ）移転層２３０Ｎを露出することができる。
[0081]結果として得られるＬＥＤ構造体は垂直ダイオード構造体になり、これは、図１のダイオード構造体とは異なり、ダイオードのｐ側に接続するための、上部層の上に露出される追加の電気接続部が不要である。もっと正確に言えば、ダイオードのｐ側は、コンタクト層８４０及び厚い金属基板８５０により接触させることができる。コンタクト層８５０を形成して、ｎドープ窒化ガリウム（ＧａＮ）移転層２３０Ｎとの電気接続部にすることができる。
[0082]上述の本発明の諸実施形態は、これらの実施形態が本発明の諸実施形態の単なる例にすぎないので、本発明の範囲を限定しない。本発明の範囲は、添付の特許請求の範囲及びその法的等価物の範囲によって規定される。いかなる等価の実施形態も本発明の範囲内にあるものとする。実際、本明細書で図示され説明されたものに加えて、説明された諸要素の代わりとなる有用な組合せなど、本発明の様々な修正が当業者には本明細書から明らかになろう。このような修正もまた、添付の特許請求の範囲に入るものとする。
２１０ ドナー構造体
２２０ 脆弱化区域
２３０ 移転層
２３０Ｎ ｎドープ窒化ガリウム（ＧａＮ）移転層、ｎドープＧａＮ層の移転層
２３０Ｐ ｐドープ窒化ガリウム（ＧａＮ）移転層、ｐドープＧａＮ移転層
２３０Ｓ 炭化ケイ素（ＳｉＣ）移転層、ＳｉＣ移転層
２４０ 付着面
２５０ 原子種
３１０ 耐熱金属層
３１０Ａ 金属支持基板
３１０Ｔ タングステン耐熱金属層
４１０ コンタクト層
４５０ 複合基板
４５０Ｎ 複合基板
４５０Ｐ 複合基板
４５０Ｓ 複合基板
５１０ 活性層
５２０ ｐ型層
５３０ コンタクト層
５５０ 厚い金属基板
６１０ 活性層
６２０ ｎ型層
６３０ コンタクト層
６５０ 厚い金属基板
７１０ 電力デバイス層
７３０ コンタクト層
７５０ 厚い金属基板
８１０ 活性領域、活性層
８２０ ｐ型層
８４０ コンタクト層
８５０ 厚い金属基板、コンタクト層

Claims (20)

  1. 脆弱化区域をドナー構造体中の既定の深さに形成して付着面と前記脆弱化区域の間に移転層を画定し、且つ前記脆弱化区域と前記付着面の反対側の面との間に残留ドナー構造体を画定するステップと、
    前記付着面に金属層を形成するステップであって、前記金属層により、
    前記移転層の熱膨張係数（ＣＴＥ）とよく一致する前記金属層の適合ＣＴＥと、
    前記移転層を構造的に支持するのに十分な剛性とが得られるステップと、
    前記移転層を前記脆弱化区域のところで前記ドナー構造体から分離して、前記移転層及び前記金属層を備える複合基板を形成するステップと、
    を含む、半導体基板を製造する方法。
  2. 前記付着面に前記金属層を形成するステップが、前記金属層を形成して前記金属層と前記移転層の間にオーミックコンタクトを形成するステップをさらに含む、請求項１に記載の方法。
  3. 前記付着面に前記金属層を形成するステップが、前記金属層を形成して前記金属層と前記移転層の間にショットキーコンタクトを形成するステップをさらに含む、請求項１に記載の方法。
  4. 前記脆弱化区域を前記ドナー構造体中に形成するステップが、前記脆弱化区域を半導体材料のインゴット又は半導体材料のボウルの少なくとも一部分の中に形成するステップを含む、請求項１に記載の方法。
  5. 前記金属層を形成するステップが、
    前記移転層との間に電気コンタクトを形成するコンタクト層を前記付着層に形成するステップと、
    前記コンタクト層に層上で導電結合された耐熱金属層を形成するステップと、
    をさらに含み、
    前記耐熱金属層が、前記コンタクト層と比較して相対的に厚くなっており、前記十分な剛性が得られ、且つ前記適合ＣＴＥが得られる、請求項１に記載の方法。
  6. 前記適合ＣＴＥが前記移転層のＣＴＥの１０％以内である、請求項１に記載の方法。
  7. シリコン、ゲルマニウム、ＳｉＣ、ＧａＮ、ＡｌＮ、ＩｎＧａＮ及びＧａＡｓからなる群から前記ドナー構造体を選択するステップをさらに含む、請求項１に記載の方法。
  8. ＳｉＣを含むように前記ドナー構造体を選択するステップと、タングステン又はモリブデンを含むように前記金属層を選択するステップとをさらに含む、請求項１に記載の方法。
  9. ＧａＮを含むように前記ドナー構造体を選択するステップと、モリブデン、ジルコニウム、ハフニウム、レニウム、又はタンタルを含むように前記金属層を選択するステップとをさらに含む、請求項１に記載の方法。
  10. 前記移転層の内部に、前記移転層の上に、又はこれらの組合せで追加半導体構造体を形成するステップをさらに含む、請求項１に記載の方法。
  11. 前記半導体基板に十分な剛性を与えるように構成された金属支持基板と、
    前記金属支持基板の付着面と接触する半導体材料を備える移転層とを具備する半導体基板であって、前記移転層が、前記半導体材料を備えるとともに脆弱化区域を前記付着面から既定の深さに含んで前記付着面と前記脆弱化区域の間に前記移転層を画定するドナー構造体から分離され、
    前記金属支持基板の適合熱膨張係数（ＣＴＥ）が前記移転層のＣＴＥとよく一致する、半導体基板。
  12. 前記金属支持基板が、
    前記付着層に隣接し、前記移転層との間に導電コンタクトを形成するコンタクト層と、
    前記コンタクト層に導電結合されて隣接する耐熱金属層とを備え、前記耐熱金属層により、前記半導体基板を構造的に支持するのに十分な剛性が得られ、且つ前記適合ＣＴＥが得られる、請求項１１に記載の半導体基板。
  13. 前記導電コンタクトがオーミックコンタクトを備える、請求項１２に記載の半導体基板。
  14. 前記適合ＣＴＥが前記移転層の前記ＣＴＥの２０％以内である、請求項１２に記載の半導体基板。
  15. 前記移転層がＳｉＣを含み、前記耐熱金属層がタングステン、モリブデン、及びジルコニウムのうちの少なくとも１つを含む、請求項１２に記載の半導体基板。
  16. 前記移転層がＧａＮを含み、前記耐熱金属層がジルコニウム、ハフニウム、レニウム、及びタンタルのうちの少なくとも１つを含む、請求項１２に記載の半導体基板。
  17. 前記耐熱金属層に導電結合されて隣接する厚い金属基板をさらに備える、請求項１２に記載の半導体基板。
  18. 前記移転層がｎ−ドープＧａＮを含み、少なくとも１つの光素子を形成するように前記移転層上に一体化された半導体デバイス層をさらに備える、請求項１１に記載の半導体基板。
  19. 前記移転層がｐ−ドープＧａＮを含み、少なくとも１つの光素子を形成するように前記移転層上に一体化された半導体デバイス層をさらに備える、請求項１１に記載の半導体基板。
  20. 前記移転層がＳｉＣを含み、少なくとも１つの大電力電子デバイスを形成するように前記移転層上に一体化された半導体デバイス層をさらに備える、請求項１１に記載の半導体基板。
JP2011286601A 2011-02-03 2011-12-27 層移転用金属キャリア及びその形成方法 Pending JP2012178548A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/020,288 US8436363B2 (en) 2011-02-03 2011-02-03 Metallic carrier for layer transfer and methods for forming the same
US13/020,288 2011-02-03
FR1151664 2011-03-01
FR1151664A FR2972292B1 (fr) 2011-03-01 2011-03-01 Support métallique pour le transfert de couche et procédés pour former ce support

Publications (1)

Publication Number Publication Date
JP2012178548A true JP2012178548A (ja) 2012-09-13

Family

ID=45531264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011286601A Pending JP2012178548A (ja) 2011-02-03 2011-12-27 層移転用金属キャリア及びその形成方法

Country Status (5)

Country Link
EP (1) EP2521167B1 (ja)
JP (1) JP2012178548A (ja)
KR (1) KR101459365B1 (ja)
CN (2) CN103151432A (ja)
SG (1) SG182909A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021501477A (ja) * 2017-10-31 2021-01-14 ソワテク 非平坦面を有する支持体上にフィルムを製造するための方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015103274A1 (en) * 2013-12-30 2015-07-09 Veeco Instruments, Inc. Engineered substrates for use in crystalline-nitride based devices
CN111466045B (zh) 2018-01-30 2022-07-08 株式会社Lg新能源 负极活性材料、其制备方法、包含所述负极活性材料的负极和包含所述负极的二次电池
CN113161868A (zh) * 2021-04-12 2021-07-23 武汉仟目激光有限公司 晶圆片及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008538658A (ja) * 2005-04-21 2008-10-30 エイオーネックス・テクノロジーズ・インコーポレイテッド 中間基板とその製造方法
JP2008300562A (ja) * 2007-05-30 2008-12-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
US8318519B2 (en) * 2005-01-11 2012-11-27 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
CN101221898B (zh) * 2007-01-08 2011-05-11 晶能光电（江西）有限公司 用于制造具有高质量表面的金属衬底的方法
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
KR20100109169A (ko) * 2009-03-31 2010-10-08 서울옵토디바이스주식회사 발광 다이오드 제조방법 및 그것에 의해 제조된 발광 다이오드

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008538658A (ja) * 2005-04-21 2008-10-30 エイオーネックス・テクノロジーズ・インコーポレイテッド 中間基板とその製造方法
JP2008300562A (ja) * 2007-05-30 2008-12-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021501477A (ja) * 2017-10-31 2021-01-14 ソワテク 非平坦面を有する支持体上にフィルムを製造するための方法
JP7266593B2 (ja) 2017-10-31 2023-04-28 ソワテク 非平坦面を有する支持体上にフィルムを製造するための方法

Also Published As

Publication number Publication date
EP2521167B1 (en) 2017-06-21
EP2521167A1 (en) 2012-11-07
CN103151432A (zh) 2013-06-12
SG182909A1 (en) 2012-08-30
KR20120089569A (ko) 2012-08-13
KR101459365B1 (ko) 2014-11-10
CN107634124A (zh) 2018-01-26

Similar Documents

Publication Publication Date Title
US8436363B2 (en) Metallic carrier for layer transfer and methods for forming the same
JP6680790B2 (ja) ハイブリッド型ヘテロ構造発光デバイス
TWI532209B (zh) 一種用於形成一埋入式金屬層結構的方法
KR20180051602A (ko) 그래핀-기반 층 전달 시스템 및 방법
US9716164B2 (en) Methods of forming III-V semiconductor structures using multiple substrates, and semiconductor devices fabricated using such methods
US9082948B2 (en) Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
EP2521167B1 (en) Metallic carrier for layer transfer and methods for forming the same
CN107706086B (zh) 一种碳化硅衬底垂直结构簿膜电子器件及其制作方法
US20150340430A1 (en) Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US8785294B2 (en) Silicon carbide lamina
JP2010177353A (ja) 窒化ガリウム系半導体電子デバイスを作製する方法
US20150214431A1 (en) Light-emitting diode device and method for fabricating the same
KR101209487B1 (ko) 반도체 발광소자 및 그 제조방법
TWI506817B (zh) 用於層轉移之金屬載體及其形成方法
JP2014175335A (ja) 複合積層基板およびｉｉｉ族窒化物半導体デバイスの製造方法
JP2012142366A (ja) 半導体デバイスの製造方法およびエピタキシャル成長用の支持基板
JP2006287120A (ja) 発光素子及びその製造方法
JP6179329B2 (ja) 半導体装置
US20150287839A1 (en) Schottky barrier diode and method of manufacturing the same
JP2015211186A (ja) Ｉｉｉ族窒化物半導体デバイスおよびその製造方法
WO2013093590A1 (en) Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
JP2013118272A (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
FR2972292A1 (fr) Support métallique pour le transfert de couche et procédés pour former ce support
TW201123522A (en) Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131119