JP2015076577A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】高耐圧な半導体装置を提供する。【解決手段】半導体装置は、半導体層２０と、半導体層に接するショットキー電極３０とを備える。半導体層２０は、ショットキー電極３０に隣接する部分に凹部を有する。凹部の底面および凹部の側面には、半導体層よりも高抵抗な高抵抗層５０が設けられている。【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、好適にはショットキーバリアダイオードおよびその製造方法に関する。

近年の自動車、家電製品または電子端末機器などに対する高電力化または信頼性向上などの要求に伴い、パワーエレクトロニクス分野の半導体装置には高耐圧化が要求されている。上記半導体装置の耐圧を高めるためには電極の端部での電界集中を緩和させる必要があり、たとえば、電極が設けられる半導体層をメサ構造とする、または、半導体層内であって電極の端部近傍に高抵抗層を形成する（たとえば非特許文献１、２）などが提案されている。

A. Merve Ozbek et al.,"Planar Nearly Ideal Edge-Termination Technique for GaN Devices"IEEE ELECTRON DEVICE LETTERS, Vol.32, No.3, March 2011, p.300-302 Dev Alok et al.,"SiC Device Edge Termination Using Finite Area Argon Implantation"IEEE TRANSACTIONS ON ELECTRON DEVICES, Vol.44, No.6, June 1997, p.1013-1017

電極が設けられる半導体層をメサ構造とすることにより半導体装置の高耐圧化を図る場合、半導体層をエッチングしてメサ構造とするので、エッチングにより露出した半導体層の表面にはエッチングに起因するダメージ層が形成される。ダメージ層が形成されると、表面準位の形成などを招き、よって、半導体装置を高耐圧化できないことがある。そのため、ダメージ層を不活性化して表面準位の形成を阻止することが好ましい。しかし、非特許文献２に記載のように、ダメージ層の不活性化は困難である。

半導体層内であって電極の端部近傍に高抵抗層を形成することにより半導体装置の高耐圧化を図る場合、高抵抗層を半導体層と電極との接触面から半導体層内へ向かって形成する。高抵抗層が半導体層内の深い位置まで形成されるほど、電極の端部における電界集中が緩和される。しかし、イオン注入により高抵抗層を形成する場合、半導体層を高抵抗化するための材料（以下「高抵抗化材料」と記す）を半導体層内の深い位置まで注入することが難しいことがある。そのため、電極の端部における電界集中が十分に緩和されないことがあり、よって、半導体装置を高耐圧化できないことがある。

本発明は、かかる点に鑑みてなされたものであり、その目的は、高耐圧化が実現された半導体装置の提供である。本発明の別の目的は、そのような半導体装置の製造方法の提供である。

本発明に係る半導体装置は、半導体層と、半導体層に接するショットキー電極とを備える。半導体層は、ショットキー電極に隣接する部分に凹部を有する。凹部の底面および凹部の側面には、半導体層よりも高抵抗な高抵抗層が設けられている。

本発明に係る半導体装置では、高耐圧化を実現することができる。

本発明の一実施形態に係る半導体装置の断面図である。 図１に示す半導体装置の第１の製造方法を工程順に示すフロー図である。 （Ａ）〜（Ｃ）は、図２に示す半導体装置の製造方法の一部を工程順に示す断面図である。 図１に示す半導体装置の第２の製造方法を工程順に示すフロー図である。 （Ａ）〜（Ｃ）は、図４に示す半導体装置の製造方法の一部を工程順に示す断面図である。 図１に示す半導体装置の第３の製造方法を工程順に示すフロー図である。 （Ａ）〜（Ｃ）は、図６に示す半導体装置の製造方法の一部を工程順に示す断面図である。 図１に示す半導体装置の第４の製造方法を工程順に示すフロー図である。 （Ａ）〜（Ｃ）は、図８に示す半導体装置の製造方法の一部を工程順に示す断面図である。 本発明の一実施形態に係る半導体装置の断面図である。 本発明の一実施形態に係る半導体装置の断面図である。 （Ａ）〜（Ｄ）は、図１１に示す半導体装置の製造で使用する複合基板の製造方法の一例を工程順に示す断面図である。 （Ａ）〜（Ｂ）は、図１２に示す半導体装置の製造方法の一部を工程順に示す断面図である。 本発明の一実施形態に係る半導体装置の断面図である。 （Ａ）〜（Ｄ）は、図１４に示す半導体装置の製造方法の一部を工程順に示す断面図である。

[本願発明の実施形態の説明]
本実施形態に係る半導体装置は、半導体層と、半導体層に接するショットキー電極とを備える。半導体層は、ショットキー電極に隣接する部分に凹部を有する。凹部の底面および凹部の側面には、半導体層よりも高抵抗な高抵抗層が設けられている。このような半導体装置では、高抵抗層を半導体層の深い位置に形成することができる。また、エッチングにより凹部を形成した場合であっても、エッチングにより生じたダメージ層は高抵抗層により不活性化される。これらによって、ショットキー電極の端部における電界集中が緩和される。

「半導体層は、ショットキー電極に隣接する部分に凹部を有する」は、半導体装置をショットキー電極側から見たときに（以下では「平面視において」と記す）ショットキー電極と凹部とが隣接していることを意味し、平面視においてショットキー電極と凹部とが高抵抗層を挟んで設けられている場合も含む。

「凹部」は、半導体層とショットキー電極との接触面よりも半導体層の内側に位置する底面と、半導体層とショットキー電極との接触面と凹部の底面とをつなぐ側面とを備えている。本実施形態には、凹部が前記側面と前記側面よりも周縁に位置する別の側面とを有する場合（凹部が溝状である場合）だけでなく、前記底面および前記側面よりも周縁に半導体層が存在しない場合も含まれる。

「高抵抗層」は、半導体層よりも抵抗が高い層を意味し、半導体層の一部分であってホウ素（Ｂ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、亜鉛（Ｚｎ）、炭素（Ｃ）、鉄（Ｆｅ）、窒素（Ｎ）、フッ素（Ｆ）およびマグネシウム（Ｍｇ）の少なくとも１つを含んでなる層を意味する。高抵抗層は、１×１０⁴Ω・ｃｍ²以上の抵抗値を有することが好ましい。高抵抗層は、Ｂ、Ｎｅ、Ａｒ、Ｚｎ、Ｃ、Ｆｅ、Ｎ、ＦおよびＭｇのうちの少なくとも１つを１×１０¹⁵ｃｍ^-3以上含むことが好ましい。高抵抗層がＢ、Ｎｅ、Ａｒ、Ｚｎ、Ｃ、Ｆｅ、Ｎ、ＦおよびＭｇのうちの２つ以上を含む場合には、その合計の濃度が１×１０¹⁵ｃｍ^-3以上であることが好ましい。高抵抗層におけるＢ、Ｎｅ、Ａｒ、Ｚｎ、Ｃ、Ｆｅ、Ｎ、ＦまたはＭｇの濃度は、２次イオン質量分析法にしたがって測定された値を意味する。

「半導体装置の高耐圧化」とは、半導体装置のブレークダウン電圧を高めることを意味する。半導体装置の電流電圧特性を測定すれば、半導体装置のブレークダウン電圧が求まる。

ショットキー電極の端面は、凹部の側面に設けられた高抵抗層の上に位置していることが好ましい。これにより、ショットキー電極の端面と凹部の側面に設けられた高抵抗層との間には、半導体層は存在しない。よって、ショットキー電極の端部における電界集中による半導体層への影響は小さくなる。ここで、「ショットキー電極の端面は、凹部の側面に設けられた高抵抗層の上に位置している」とは、ショットキー電極の端面が凹部の側面と面一である場合と、ショットキー電極の端面が凹部の側面に設けられた高抵抗層と半導体層との界面と面一である場合と、ショットキー電極の端面が凹部の側面よりも内側であって上記界面（凹部の側面に設けられた高抵抗層と半導体層との界面）よりも外側に位置する場合とを含む。また、ショットキー電極の一部が凹部の側面上に設けられていても良い。

半導体層に対してショットキー電極とは反対側に設けられたオーミック電極をさらに備えることが好ましい。半導体層とオーミック電極との間に設けられた支持基体をさらに備えても良い。または、オーミック電極は半導体層に接しており、ショットキー電極上に設けられた導電性支持基体をさらに備えても良い。

半導体層は、窒化物半導体からなることが好ましい。ここで、「窒化物半導体」は、ＩＩＩ族元素とＶ族元素とを用いた半導体（ＩＩＩ−Ｖ族半導体）であってＶ族元素として窒素元素を用いた半導体を意味し、一般式Ａｌ_xＩｎ_yＧａ_(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表わされる。

本実施形態に係る半導体装置の製造方法は、半導体層を準備する工程と、ショットキー電極を半導体層に接触させて形成する工程と、半導体層にイオン注入を行うことにより半導体層よりも高抵抗な高抵抗層を形成する工程と、凹部を半導体層に形成する工程とを備える。凹部は、ショットキー電極に隣接する半導体層の部分に、または、ショットキー電極が設けられるべき部分に隣接する半導体層の部分に、形成される。ショットキー電極を形成してから凹部を形成するとき、凹部はショットキー電極に隣接する半導体層の部分に形成される。一方、凹部を形成してからショットキー電極を形成するとき、凹部はショットキー電極が設けられるべき部分に隣接する半導体層の部分に形成される。

本実施形態に係る半導体装置の製造方法では、高抵抗層を形成する工程と凹部を半導体層に形成する工程とを繰り返し行うことが好ましい。このとき、高抵抗層を形成する工程の後で行われる凹部を形成する工程は、高抵抗層の一部が残存するように半導体層を部分的に除去する工程を含むことが好ましい。これにより、高抵抗層におけるＢ、Ｎｅ、Ａｒ、Ｚｎ、Ｃ、Ｆｅ、Ｎ、ＦまたはＭｇの濃度が高くなるので、ショットキー電極の端部における電界集中がさらに緩和される。「高抵抗層を形成する工程の後で行われる凹部を形成する工程は、高抵抗層の一部が残存するように半導体層を部分的に除去する工程を含む」とは、２回目以降の凹部の形成工程では、それよりも前の高抵抗層の形成工程において形成された高抵抗層の一部が残存するように半導体層を部分的に除去することを意味する。
[本願発明の実施形態の詳細]
以下、図面を用いて本実施形態に係る半導体装置をさらに説明する。なお、図面において、同一の参照符号は、同一部分または相当部分を表すものである。また、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。

［第１の実施形態］
（半導体装置の構成）
図１は、本発明の第１の実施形態に係る半導体装置の断面図である。本実施形態に係る半導体装置は、ショットキーバリアダイオードであり、支持基体１０と、半導体層２０と、ショットキー電極３０と、オーミック電極４０と、高抵抗層５０とを備える。ショットキー電極３０は半導体層２０に接しており、半導体層２０はショットキー電極３０に隣接する部分に凹部２５を有し、高抵抗層５０は凹部２５の底面２５Ａおよび凹部２５の側面２５Ｂに設けられている。オーミック電極４０は半導体層２０に対してショットキー電極３０とは反対側に設けられており、支持基体１０は半導体層２０とオーミック電極４０との間に設けられている。

凹部を形成せずに高抵抗層を半導体層内に設けることにより半導体装置の高耐圧化を図る場合、上述したように、高抵抗層が半導体層内の深い位置まで形成されるほど、ショットキー電極の端部における電界集中が緩和される。しかし、イオン注入により高抵抗層を形成する場合、高抵抗化材料を半導体層内の深い位置までイオン注入することが難しい場合がある。たとえば、不純物を窒化物半導体層内の深い位置までイオン注入することは難しく、形成される不純物領域（高抵抗層）の厚さは１μｍ程度である。

一方、本実施形態に係る半導体装置では、凹部２５がショットキー電極３０に隣接する半導体層２０の部分に形成されており、高抵抗層５０は凹部２５の底面２５Ａおよび凹部２５の側面２５Ｂに設けられている。よって、凹部を形成することなく半導体層内に高抵抗な層を設ける場合に比べて、高抵抗層５０を半導体層２０の深い位置に形成できる。したがって、凹部を形成することなく半導体層内に高抵抗な層を設ける場合に比べて、ショットキー電極３０の端部における電界集中が緩和される。

また、本実施形態に係る半導体装置では、凹部２５はエッチングにより形成される（後述）ので、凹部２５の底面２５Ａおよび凹部２５の側面２５Ｂにはダメージ層が形成されている。しかし、凹部２５の底面２５Ａおよび凹部２５の側面２５Ｂには高抵抗層５０が形成されているので、ダメージ層による半導体層への影響は小さくなる。よって、凹部を形成することによってのみで半導体装置の高耐圧化を図る場合に比べて、ショットキー電極３０の端部における電界集中が緩和される。以上のことから、本実施形態では、凹部を形成することなく半導体層内に高抵抗な層を設ける場合に比べて、また、凹部を形成することによってのみで半導体装置の高耐圧化を図る場合に比べて、半導体装置が高耐圧化される。

さらに、本実施形態に係る半導体装置では、ダメージ層が高抵抗層５０により不活性化されるので、キャリアがダメージ層内を移動することを阻止できる。よって、半導体装置の性能低下を防止することができる。以下、本実施形態に係る半導体装置の構成要素をそれぞれ示す。

支持基体１０は、窒化物半導体からなることが好ましく、たとえば窒化ガリウム（ＧａＮ）からなることが好ましい。支持基体１０は、ｎ型不純物を含むことがより好ましく、１×１０¹⁷ｃｍ^-3以上１×１０¹⁹ｃｍ^-3以下のｎ型不純物を含むことがさらに好ましい。ｎ型不純物は、たとえばシリコン（Ｓｉ）などであることが好ましい。支持基体１０の厚さは、５０μｍ以上５００μｍ以下であることが好ましい。

半導体層２０は、窒化物半導体からなることが好ましく、ｎ型不純物を含むことがより好ましく、たとえばｎ型ＧａＮ層である。半導体層２０におけるｎ型不純物の濃度は、１×１０¹⁴ｃｍ^-3以上１×１０¹⁷ｃｍ^-3以下であることが好ましい。半導体層２０は、単層であっても良いし、半導体層の組成またはｎ型不純物濃度などが互いに異なる２以上の半導体層が積層されたものであっても良い。支持基体１０と半導体層２０との間には、ｎ型不純物濃度が半導体層２０よりも高い半導体層が設けられていても良い。

凹部２５は、平面視において、ショットキー電極３０の周方向全体にわたってショットキー電極３０に隣接していることが好ましい。これにより、凹部２５の底面２５Ａに設けられた高抵抗層５０は、ショットキー電極３０を囲むように半導体層２０に設けられる。よって、凹部２５がショットキー電極３０の周方向の一部分においてショットキー電極３０に隣接する場合に比べて、ショットキー電極３０における電界集中が緩和される。したがって、半導体装置はさらに高耐圧化される。

凹部２５は、ショットキー電極３０側および半導体層２０の周縁側へ向かって開口しており、１つの底面２５Ａと１つの側面２５Ｂとを有する。凹部２５の底面２５Ａは、半導体層２０とショットキー電極３０との接触面２０Ａよりも半導体層２０内側に位置している。凹部２５の側面２５Ｂは、凹部２５の底面２５Ａからショットキー電極３０側へ向かって延びており、半導体層２０とショットキー電極３０との接触面２０Ａに達している。凹部２５の底面２５Ａおよび凹部２５の側面２５Ｂよりも周縁には半導体層２０は存在していない。

凹部２５の大きさは限定されない。ショットキー電極３０の大きさなどを考慮して凹部２５の底面２５Ａの大きさを決定することが好ましい。半導体層２０の最大厚さＴまたは凹部２５の底面２５Ａに設けられた高抵抗層５０の厚さｔ₁などを考慮して凹部２５の深さを決定することが好ましい。凹部２５の深さは、半導体層２０とショットキー電極３０との接触面２０Ａと凹部２５の底面２５Ａとの間の距離であり、半導体層２０の最大厚さＴに対してたとえば０．２倍以上０．８倍以下であることが好ましい。ここで、半導体層２０の最大厚さＴとは、凹部２５が形成されていない部分の半導体層２０の厚さを意味し、オーミック電極４０側に位置する半導体層２０の面（本実施形態では支持基体１０と半導体層２０との界面であり、後述の第３の実施形態では半導体層２０とオーミック電極４０との界面である）と、半導体層２０とショットキー電極３０との接触面２０Ａとの間の最短距離である。

ショットキー電極３０は、半導体層２０とショットキー接合可能な材料からなることが好ましく、１種類の金属からなっても良いし、２種以上の金属を含んでいても良い。ショットキー電極３０は、ニッケル（Ｎｉ）／金（Ａｕ）層、チタン（Ｔｉ）／Ａｕ層、白金（Ｐｔ）／Ａｕ層またはＮｉ／Ａｕ／Ｔｉ／アルミニウム（Ａｌ）層などであることがより好ましい。これにより、ショットキー電極３０を構成する金属の仕事関数と半導体層２０を構成する窒化物のフェルミレベルとの差を最適にすることができる。ショットキー電極３０が２種以上の金属を含んでいる場合、ショットキー電極３０は、上述のように２種以上の金属層が積層されて構成されていてもよいし、一部分において合金化されていてもよい。

ショットキー電極３０の端面３０Ｂは、凹部２５の側面２５Ｂに設けられた高抵抗層５０の上に位置しており、本実施形態では凹部２５の側面２５Ｂと面一である。これにより、後述の第２の実施形態で示すように、ショットキー電極の端面が凹部の側面に設けられた高抵抗層と半導体層との界面よりも内側に位置している場合に比べて、ショットキー電極３０の端部における電界集中による半導体層２０への影響が小さくなる。

オーミック電極４０は、支持基体１０とオーミック接合可能な材料からなることが好ましく、Ａｌなどからなることがより好ましい。

高抵抗層５０は、１×１０⁴Ω・ｃｍ²以上の抵抗値を有することが好ましい。高抵抗層５０の抵抗値が１×１０⁴Ω・ｃｍ²以上であれば、ショットキー電極３０の端部における電界集中が十分に緩和されるので、半導体装置は十分に高耐圧化される。

高抵抗層５０は、Ｂ、Ｎｅ、Ａｒ、Ｚｎ、Ｃ、Ｆｅ、Ｎ、ＦおよびＭｇのうちの少なくとも１つを１×１０¹⁵ｃｍ^-3以上含むことが好ましい。これにより、高抵抗層５０の抵抗値を１×１０⁴Ω・ｃｍ²以上とすることができる。

凹部２５の底面２５Ａに設けられた高抵抗層５０の厚さｔ₁は、半導体層２０の最大厚さＴの０．２倍以上０．８倍以下であることが好ましい。凹部２５の底面２５Ａに設けられた高抵抗層５０の厚さｔ₁が半導体層２０の最大厚さＴの０．２倍以上であれば、凹部２５の底面２５Ａに設けられた高抵抗層５０の厚さｔ₁が半導体層２０の最大厚さＴの０．２倍未満である場合に比べて、ショットキー電極３０の端部における電界集中が緩和される。よって、半導体装置はさらに高耐圧化される。凹部２５の底面２５Ａに設けられた高抵抗層５０の厚さｔ₁が半導体層２０の最大厚さＴの０．８倍以下であれば、凹部２５の底面２５Ａに設けられた高抵抗層５０の厚さｔ₁が半導体層２０の最大厚さＴの０．８倍を超える場合に比べて、半導体層２０における高抵抗層５０の占有割合を低く抑えることができる。よって、半導体層２０をキャリアの移動経路層として機能させることができる。

凹部２５の側面２５Ｂに設けられた高抵抗層５０の厚さｔ₂は、凹部２５の底面２５Ａに設けられた高抵抗層５０の厚さｔ₁よりも小さいことが好ましい。これにより、凹部２５の側面２５Ｂに形成されたダメージ層を不活性化させつつ、ショットキー電極３０の直下に位置する半導体層２０におけるキャリアの移動経路を確保できる。たとえば、凹部２５の側面２５Ｂに設けられた高抵抗層５０の厚さｔ₂は、０．０１μｍ以上５０μｍ以下であることが好ましい。凹部２５の側面２５Ｂに設けられた高抵抗層５０の厚さｔ₂が０．０１μｍ以上５０μｍ以下であれば、凹部２５の側面２５Ｂには、凹部２５の形成により生じたダメージ層を不活性化させるために必要十分な高抵抗層５０が設けられることとなる。よって、ショットキー電極３０の直下に位置する半導体層２０におけるキャリアの移動経路を最大限、確保できる。

（半導体装置の製造方法）
本実施形態に係る半導体装置の製造方法としては、下記第１〜第４の製造方法のいずれかを用いることができる。

（第１の製造方法）
図２は、本実施形態に係る半導体装置の第１の製造方法を工程順に示すフロー図である。図３（Ａ）〜（Ｃ）は、図２に示す半導体装置の製造方法の一部を工程順に示す断面図である。

まず、ステップＳ１０１において、半導体層２０を準備する。たとえばＨＶＰＥ（Hydride Vapor Phase Epitaxy（ハイドライド気相成長））法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition（有機金属気相成長）法またはＭＢＥ（Molecular Beam Epitaxy（分子線エピタキシー）法などにより半導体層２０を支持基体１０上に形成する。

次に、ステップＳ１０２において、図３（Ａ）に示すようにショットキー電極３０を半導体層２０に接触させて形成する。ショットキー電極３０の形成方法としては、たとえば、次に示す方法が挙げられる。まず、フォトリソグラフィー法などによりレジストパターン（図示せず）を半導体層２０上に形成する。レジストパターンのうちショットキー電極３０が設けられるべき領域には、開口が形成されている。次に、ＥＢ（（Electron Beam）電子線）蒸着法、抵抗加熱法またはスパッタ法などにより、レジストパターンの開口から露出する半導体層２０上とレジストパターン上とに金属層を形成する。そののち、レジストパターンを除去することにより、レジストパターン上に形成された金属層を除去する（リフトオフ）。互いに異なる金属からなる２種以上の層が積層されて金属層を構成しているときには、互いに異なる金属をアニールにより合金化しても良い。

続いて、ステップＳ１０３において、図３（Ｂ）に示すように凹部２５をショットキー電極３０に隣接する半導体層２０の部分に形成する。本実施形態では、ショットキー電極３０をマスクとして半導体層２０をエッチングする。エッチングとしては、ドライエッチングであっても良いし、ウエットエッチングとドライエッチングとを組み合わせても良い。エッチングの条件としては公知の条件を限定されることなく用いることができる。ドライエッチングを行う場合には、エッチングガスとしてたとえば塩素（Ｃｌ₂）などを用いることができる。

続いて、ステップＳ１０４において、凹部２５の底面２５Ａおよび凹部２５の側面２５Ｂに対してイオン注入を行う。これにより、図３（Ｃ）に示すように、高抵抗層５０が凹部２５の底面２５Ａおよび凹部２５の側面２５Ｂに形成される。イオン注入の条件は限定されない。たとえば、注入角度は、５度以上１０度以下であることが好ましい。これにより、チャネリング効果を防止できる。また、形成される高抵抗層５０におけるＢ、Ｎｅ、Ａｒ、Ｚｎ、Ｃ、Ｆｅ、Ｎ、ＦおよびＭｇの少なくとも１つの濃度が１×１０¹⁵ｃｍ^-3以上となるように、イオン注入の条件を設定することが好ましい。Ｂ、Ｎｅ、Ａｒ、Ｚｎ、Ｃ、Ｆｅ、Ｎ、ＦまたはＭｇの要求される濃度プロファイルに応じて、イオン注入の条件を決定することが好ましい。このように、イオン注入の条件としては公知の条件を特に限定されることなく用いることができるので、大がかりな装置を用いることなく、また、イオン注入に要する時間が長期化することなく、高抵抗層５０を形成できる。したがって、製造コストの増加または生産性の低下などを招くことなく高耐圧な半導体装置を製造することができる。

続いて、ステップＳ１０５において、支持基体１０のうち半導体層２０が形成された面とは反対側に位置する面上にオーミック電極４０を形成する。たとえばＥＢ蒸着法、抵抗加熱法またはスパッタ法などによりオーミック電極４０を形成することが好ましい。

第１の製造方法では、凹部の形成と高抵抗層の形成とを繰り返し行っても良い。イオン注入によるイオン注入深さには限度がある。しかし、凹部の形成と高抵抗層の形成とを繰り返し行えば、実質的に深い位置までイオンを注入することができる。このとき、２回目以降の凹部の形成工程では、それよりも前の高抵抗層の形成工程において形成された高抵抗層５０の一部が残存するように半導体層２０を部分的に除去することが好ましい。これにより、高抵抗層５０におけるＢ、Ｎｅ、Ａｒ、Ｚｎ、Ｃ、Ｆｅ、Ｎ、ＦまたはＭｇの濃度が高くなるので、ショットキー電極３０の端部における電界集中がさらに緩和される。このことは、後述の第２〜第４の製造方法においても言える。

（第２の製造方法）
図４は、本実施形態に係る半導体装置の第２の製造方法の一例を工程順に示すフロー図である。図５（Ａ）〜（Ｃ）は、図４に示す半導体装置の製造方法の一部を工程順に示す断面図である。第２の製造方法では、凹部を形成する前にプレ高抵抗層を形成する。以下では、上記第１の製造方法との相違点を主に示す。

まず、上記第１の製造方法にしたがって、半導体層２０を準備してから（ステップＳ１０１）ショットキー電極３０を形成する（ステップＳ１０２）。

次に、ステップＳ２０１において、図５（Ａ）に示すようにショットキー電極３０に隣接する半導体層２０の部分に対してプレイオン注入を行う。これにより、半導体層２０よりも高抵抗なプレ高抵抗層５１が形成される。上記第１の製造方法のステップＳ１０４でのイオン注入の方法にしたがってプレイオン注入を行うことができ、後で行うステップＳ２０３でのイオン注入の条件と同一の条件でプレイオン注入を行っても良い。プレイオン注入の後でイオン注入を行うことを考慮すれば、プレイオン注入では、Ｂ、Ｎｅ、Ａｒ、Ｚｎ、Ｃ、Ｆｅ、Ｎ、ＦまたはＭｇを凹部２５の側面２５Ｂにイオン注入しなくても良い。ここで、「プレイオン注入」とは、凹部２５を形成する前に行われるイオン注入を意味する。凹部２５の形成工程とイオン注入とを繰り返し行う場合、ｎ回目の凹部２５の形成工程と（ｎ＋１）回目の凹部２５の形成工程との間に行われるイオン注入はプレイオン注入に相当しない。また、「プレ高抵抗層」は、プレイオン注入により形成され、後で行われる高抵抗層５０の形成工程において注入されたイオンとともに高抵抗層５０を構成する。

続いて、ステップＳ２０２において、図５（Ｂ）に示すようにショットキー電極３０に隣接する半導体層２０の部分に凹部２５を形成する。上記第１の製造方法のステップＳ１０３での方法にしたがって凹部２５を形成することができるが、プレ高抵抗層５１の一部が残存するように半導体層２０を部分的に除去することが好ましい。

続いて、ステップＳ２０３において、上記第１の製造方法のステップＳ１０４での方法にしたがって高抵抗層５０を形成する（図５（Ｃ））。ステップＳ２０２においてプレ高抵抗層５１の全てを除去した場合には、高抵抗層５０は凹部２５の底面２５Ａおよび凹部２５の側面２５Ｂに形成される。ステップＳ２０２においてプレ高抵抗層５１の一部が残存するように半導体層２０を部分的に除去した場合には、Ｂ、Ｎｅ、Ａｒ、Ｚｎ、Ｃ、Ｆｅ、Ｎ、ＦまたはＭｇは、プレ高抵抗層５１とプレ高抵抗層５１の下に位置する半導体層２０の部分とに注入され、プレ高抵抗層５１は、本ステップにおいて注入されたＢ、Ｎｅ、Ａｒ、Ｚｎ、Ｃ、Ｆｅ、Ｎ、ＦまたはＭｇとともに高抵抗層５０を構成する。よって、凹部２５の底面２５Ａに設けられた高抵抗層５０では、Ｂ、Ｎｅ、Ａｒ、Ｚｎ、Ｃ、Ｆｅ、Ｎ、ＦまたはＭｇの濃度は、凹部２５の底面２５Ａ側の方が半導体層２０と高抵抗層５０との界面側よりも高くなる。その後は、上記第１の製造方法にしたがってオーミック電極４０を形成する（ステップＳ１０５）。

（第３の製造方法）
図６は、本実施形態に係る半導体装置の第３の製造方法の一例を工程順に示すフロー図である。図７（Ａ）〜（Ｃ）は、図６に示す半導体装置の製造方法の一部を工程順に示す断面図である。第３の製造方法では、高抵抗層５０を形成してからショットキー電極３０を形成する。以下では、上記第１の製造方法との相違点を主に示す。

まず、上記第１の製造方法にしたがって半導体層２０を準備してから（ステップＳ１０１）、ステップＳ３０１において凹部２５を形成する。ステップＳ３０１では、図７（Ａ）に示すようにショットキー電極３０が設けられるべき位置にマスク８１を形成してから、上記第１の製造方法のステップＳ１０３での方法にしたがって凹部２５を形成することが好ましい。これにより、図７（Ｂ）に示すように、ショットキー電極３０が設けられるべき位置（マスク８１）に隣接する半導体層２０の部分に、凹部２５が形成される。マスク８１は、半導体層２０がエッチングされてもエッチングされない材料からなることが好ましく、たとえばＳｉＮからなることが好ましい。また、マスク８１は、フォトリソグラフィーなどにより形成されることが好ましい。

次に、ステップＳ３０２において、凹部２５の底面２５Ａおよび凹部２５の側面２５Ｂに対してイオン注入を行う。マスク８１をマスクとすることを除いては上記第１の製造方法のステップＳ１０４での方法にしたがってイオン注入を行うことができる。これにより、図７（Ｃ）に示すように、高抵抗層５０が凹部２５の底面２５Ａおよび凹部２５の側面２５Ｂに形成される。

続いて、ステップＳ３０３において、ショットキー電極３０を形成する。ステップＳ３０３では、マスク８１を除去してから、上記第１の製造方法のステップＳ１０２での方法にしたがってマスク８１が形成されていた部分にショットキー電極３０を形成することが好ましい。その後、上記第１の製造方法にしたがってオーミック電極４０を形成する（ステップＳ１０５）。

第３の製造方法では、凹部２５を形成し、マスク８１を除去し、マスク８１が設けられていた部分にショットキー電極３０を形成し、その後、高抵抗層５０を形成しても良い。つまり、マスク８１をマスクとして凹部２５を形成し、ショットキー電極３０をマスクとして高抵抗層５０を形成しても良い。このように、高抵抗層５０を形成するさいに用いるマスクは、凹部２５を形成するさいに用いるマスクとは異なっても良く、平面視において、凹部２５を形成するさいに用いるマスクよりも小さいことが好ましい。これにより、半導体層２０へのＢ、Ｎｅ、Ａｒ、Ｚｎ、Ｃ、Ｆｅ、Ｎ、ＦまたはＭｇの注入量が多くなるので、ショットキー電極３０の端部における電界集中がさらに緩和され、よって、半導体装置はさらに高耐圧化される。このことは、後述の第４の製造方法においても言える。

（第４の製造方法）
図８は、本実施形態に係る半導体装置の第４の製造方法の一例を工程順に示すフロー図である。図９（Ａ）〜（Ｃ）は、図８に示す半導体装置の製造方法の一部を工程順に示す断面図である。第４の製造方法は、上記第３の製造方法の変形例であって、凹部を形成する前に上記第２の製造方法にしたがってプレ高抵抗層を形成する。以下では、上記第１〜第３の製造方法との相違点を主に示す。

まず、上記第１の製造方法にしたがって半導体層２０を準備してから（ステップＳ１０１）、ステップＳ４０１においてプレ高抵抗層を形成する。ステップＳ４０１では、図９（Ａ）に示すようにショットキー電極３０が設けられるべき位置にマスク８１を形成してから、上記第２の製造方法のステップＳ２０１での方法にしたがってプレ高抵抗層５１を形成することが好ましい。

次に、ステップＳ４０２において凹部２５を形成する。マスク８１をマスクとすることを除いては上記第２の製造方法のステップＳ２０２での方法にしたがって凹部２５を形成することができる。これにより、図９（Ｂ）に示すように、ショットキー電極３０が設けられるべき位置（マスク８１）に隣接する半導体層２０の部分に、凹部２５が形成される。

続いて、ステップＳ４０３において高抵抗層５０を形成する。マスク８１をマスクとすることを除いては上記第２の製造方法のステップＳ２０３での方法にしたがって高抵抗層５０を形成することができる。よって、ステップＳ４０２においてプレ高抵抗層５１の全てを除去した場合には、高抵抗層５０は凹部２５の底面２５Ａおよび凹部２５の側面２５Ｂに形成される。ステップＳ４０２においてプレ高抵抗層５１の一部が残存するように半導体層２０を部分的に除去した場合には、プレ高抵抗層５１は、本ステップにおいて注入されたＢ、Ｎｅ、Ａｒ、Ｚｎ、Ｃ、Ｆｅ、Ｎ、ＦまたはＭｇとともに高抵抗層５０を構成する。よって、凹部２５の底面２５Ａに設けられた高抵抗層５０では、Ｂ、Ｎｅ、Ａｒ、Ｚｎ、Ｃ、Ｆｅ、Ｎ、ＦまたはＭｇの濃度は、凹部２５の底面２５Ａ側の方が半導体層２０と高抵抗層５０との界面側よりも高くなる。その後は、上記第３の製造方法にしたがってショットキー電極３０を形成してから（ステップＳ３０３）、上記第１の製造方法にしたがってオーミック電極４０を形成する（ステップＳ１０５）。

（第２の実施形態）
第２の実施形態では、ショットキー電極の端面は、凹部の側面に設けられた高抵抗層と半導体層との界面と面一である。以下では、上記第１の実施形態との相違点を主に示す。

（半導体装置の構成）
図１０は、本実施形態に係る半導体装置の断面図である。本実施形態に係る半導体装置は、上記第１の実施形態と同じく、支持基体１０と、半導体層２０と、ショットキー電極３０と、オーミック電極４０と、高抵抗層５０とを備える。ショットキー電極３０の端面３０Ｂは、凹部２５の側面２５Ｂに設けられた高抵抗層５０と半導体層２０との界面５０Ｂと面一である。

ショットキー電極の端面が凹部の側面に設けられた高抵抗層と半導体層との界面よりも内側に位置している場合、ショットキー電極の端面と凹部の側面に設けられた高抵抗層との間には半導体層が存在している。そのため、ショットキー電極の端部における電界集中による半導体層への影響が大きくなることがある。しかし、本実施形態におけるショットキー電極３０の端面３０Ｂは、凹部２５の側面２５Ｂに設けられた高抵抗層５０と半導体層２０との界面５０Ｂと面一である。よって、ショットキー電極３０の端面３０Ｂと凹部２５の側面２５Ｂに設けられた高抵抗層５０との間には、半導体層２０は存在しない。したがって、ショットキー電極の端面が凹部の側面に設けられた高抵抗層と半導体層との界面よりも内側に位置している場合に比べて、ショットキー電極３０の端部における電界集中による半導体層２０への影響が小さくなる。このことは、後述の第３〜第４の実施形態でも言える。

本実施形態では、ショットキー電極３０の端面３０Ｂは、凹部２５の側面２５Ｂよりも内側であって、凹部２５の側面２５Ｂに設けられた高抵抗層５０と半導体層２０との界面５０Ｂよりも外側に、位置しても良い。この場合であっても、ショットキー電極３０の端面３０Ｂと凹部２５の側面２５Ｂに設けられた高抵抗層５０との間には、半導体層２０は存在しない。よって、ショットキー電極の端面が凹部の側面に設けられた高抵抗層と半導体層との界面よりも内側に位置している場合に比べて、ショットキー電極３０の端部における電界集中による半導体層２０への影響が小さくなる。このことは、後述の第３〜第４の実施形態でも言える。

（半導体装置の製造方法）
本実施形態に係る半導体装置の製造方法としては、上記第１の実施形態に記載の第１〜第４の製造方法のいずれを用いても良い。上記第１または第２の製造方法にしたがって本実施形態に係る半導体装置を製造するときには、ショットキー電極３０の周囲に設けられたマスクとショットキー電極３０とをマスクとして凹部２５を形成することができ、ショットキー電極３０をマスクとして高抵抗層５０を形成することができる。上記第３または第４の製造方法にしたがって本実施形態に係る半導体装置を製造するときには、平面視における大きさがショットキー電極３０よりも大きなマスクをマスク８１として用いることが好ましい。

（第３の実施形態）
第３の実施形態では、導電性支持基体がショットキー電極上に設けられている。以下では、上記第１の実施形態との相違点を主に示す。

（半導体装置の構成）
図１１は、本実施形態に係る半導体装置の断面図である。本実施形態に係る半導体装置は、半導体層２０と、ショットキー電極３０と、オーミック電極４０と、高抵抗層５０と、導電性支持基体６０と、絶縁層７０とを備える。本実施形態に係る半導体装置では、オーミック電極４０は半導体層２０に接しており、導電性支持基体６０はショットキー電極３０に接しており、絶縁層７０は高抵抗層５０と導電性支持基体６０とで挟まれている。

導電性支持基体６０は、導電性を有していれば良く、たとえばシリコンなどからなることが好ましい。後述するように、導電性支持基体６０はショットキー電極３０に接着されているので、半導体層２０との格子整合度合いなどを考慮することなく導電性支持基体６０の材料を選択できる。よって、上記第１〜第２の実施形態のように窒化物半導体からなる支持基体１０を用いる場合に比べて、半導体装置を安価で提供できる。導電性支持基体６０の厚さはたとえば１００μｍ以上８００μｍ以下であることが好ましい。

絶縁層７０は、絶縁性を有していれば良く、たとえば、ＳｉＯ₂またはＳｉＮなどからなることが好ましい。絶縁層７０を設けることにより、ショットキー電極３０とオーミック電極４０とが短絡を起こすことを防止できる。また、導電性支持基体６０をショットキー電極３０上に安定して設けることができる。

（半導体装置の製造方法）
図１２（Ａ）〜（Ｄ）は、本実施形態に係る半導体装置の製造で使用する複合基板の製造方法の一例を工程順に示す断面図である。図１３（Ａ）〜（Ｂ）は、本実施形態に係る半導体装置の製造方法の一部を工程順に示す断面図である。本実施形態に係る半導体装置の製造方法では、まず、図１２（Ａ）〜（Ｄ）に示す方法にしたがって、下地複合基板１００を製造する。次に、上記第１の実施形態の第１〜第４の製造方法のいずれかの方法にしたがって、下地複合基板１００上に半導体層２０、凹部２５、ショットキー電極３０、オーミック電極４０および高抵抗層５０を形成する（図１３（Ａ））。続いて、図１３（Ａ）〜（Ｂ）に示す方法にしたがって、導電性支持基体６０および絶縁層７０を設けてから下地複合基板１００を取り除く。以下では、上記第１の実施形態との相違点を主に示す。

（下地複合基板の製造）
まず、図１２（Ａ）に示すように、下地支持基板１０１の主面１０１ｍ上に第１の下地接合層１０２ａを形成する。下地支持基板１０１は、たとえば、モリブデン基板、ムライト（Ａｌ₂Ｏ₃−ＳｉＯ）基板またはイットリア安定化ジルコニア−ムライト基板などであることが好ましい。これにより、下地支持基板１０１の熱膨張係数は、下地窒化物層１０３（後述）の熱膨張係数および半導体層２０の熱膨張係数と同じとなる、または、下地支持基板１０１と下地窒化物層１０３および半導体層２０との熱膨張係数の差の絶対値は２×１０^-6Ｋ^-1以下となる。よって、転位密度が低く結晶性の高い半導体層２０を下地複合基板１００の下地窒化物層１０３上に割れを発生させることなく成長させることができる。第１の下地接合層１０２ａは、後述する第２の下地接合層１０２ｂと一体化して下地接合層１０２を形成するものである。第１の下地接合層１０２ａを形成する方法は、スパッタ法、ＣＶＤ（Chemical Vapor Deposition）法、ＰＬＤ（Pulse Laser Deposition（パルスレーザ堆積））法、ＭＢＥ法またはＥＢ蒸着法などであることが好ましく、ＣＶＤ法であることがより好ましい。ＣＶＤ法により第１の下地接合層１０２ａを形成すると、第１の下地接合層１０２ａの成膜速度が高まり、また、高品質な第１の下地接合層１０２ａを形成できる。

また、図１２（Ｂ）に示すように、下地窒化物母材基板１０３Ｄの主面１０３ｎ上に第２の下地接合層１０２ｂを形成してから、下地窒化物母材基板１０３Ｄの主面１０３ｎから所定の深さの位置にイオン注入領域１０３ｉを形成する。下地窒化物母材基板１０３Ｄは、窒化物半導体からなり、たとえばＧａＮからなる。第２の下地接合層１０２ｂの材料およびその形成方法は、それぞれ、第１の下地接合層１０２ａの材料およびその形成方法と同じであることが好ましい。イオン注入領域１０３ｉは、水素イオンの注入により形成されることが好ましい。

次に、図１２（Ｃ）に示すように、第１の下地接合層１０２ａと第２の下地接合層１０２ｂとを貼り合わせる。貼り合わせる前に、下地支持基板１０１および下地窒化物母材基板１０３Ｄのそれぞれをアニールしても良い。かかるアニールにより、第１の下地接合層１０２ａおよび第２の下地接合層１０２ｂが脱ガスされるので、第１の下地接合層１０２ａおよび第２の下地接合層１０２ｂのそれぞれが緻密化される。よって、第１の下地接合層１０２ａと第２の下地接合層１０２ｂとの接着強度を高めることができる。

次に、図１２（Ｄ）に示すように、下地接合層１０２を介して貼り合わされた下地支持基板１０１および下地窒化物母材基板１０３Ｄをアニールする。これにより、下地窒化物母材基板１０３Ｄがイオン注入領域１０３ｉで分離され、下地支持基板１０１の主面１０１ｍ上に下地接合層１０２を介在させて下地窒化物層１０３が接合された下地複合基板１００が得られる。

下地複合基板１００の製造方法は上記方法に限定されない。たとえば、下地窒化物母材基板１０３Ｄに対してイオン注入を行わずに下地複合基板１００を製造しても良い。この場合には、下地接合層１０２を介して貼り合わされた下地支持基板１０１および下地窒化物母材基板１０３Ｄをアニールする代わりに、下地接合層１０２と下地窒化物母材基板１０３Ｄとの界面から所定の位置離れた箇所において下地窒化物母材基板１０３Ｄを切断すれば良い。下地窒化物母材基板１０３Ｄを切断する方法としては、たとえば、ワイヤーソー工法、ブレードソー工法、レーザ加工、放電加工またはウォータージェット工法などを限定されることなく使用できる。

下地窒化物母材基板１０３Ｄの代わりに下地支持体が下地窒化物母材基板に貼り合わされた支持体付き下地窒化物母材基板を用いても良い。これにより、下地窒化物母材基板が下地支持体により支持されるので、下地窒化物母材基板が自立できない程度に薄くなっても下地窒化物母材基板を繰り返し用いることができる。下地支持体は、下地支持基板１０１と同様の物性を有し、且つ、下地支持基板１０１と同様の材料からなることが好ましい。これにより、下地窒化物母材基板を支持する強度を確保でき、また、割れおよび反りの発生を防止できる。下地支持体は接合層を介在して下地窒化物母材基板に貼り合わされていることが好ましく、接合層はＳｉＯ₂、Ｓｉ₃Ｎ₄、ＴｉＯ₂またはＧａ₂Ｏ₃などからなることが好ましい。

（半導体装置の製造）
まず、図１３（Ａ）に示すように、下地複合基板１００上に半導体層２０、ショットキー電極３０および高抵抗層５０を形成する。これらの形成方法としては、上記第１の実施形態に記載の第１〜第４の製造方法のいずれを用いても良い。

次に、図１３（Ａ）に示すように、導電性支持基体６０とショットキー電極３０とを貼り合わせ、高抵抗層５０と導電性支持基体６０との間に絶縁層７０を設ける。ＡｕＳｎはんだ等の接着剤を用いて導電性支持基体６０とショットキー電極３０とを貼り合わせることが好ましい。ショットキー電極３０との貼り合わせ面上に絶縁層７０が設けられた導電性支持基体６０をショットキー電極３０と貼り合わせても良い。

続いて、図１３（Ｂ）に示すように、下地複合基板１００を除去する。下地複合基板１００を除去する方法は、下地支持基板１０１、下地接合層１０２および下地窒化物層１０３のそれぞれの材料によって異なる。下地支持基板１０１がモリブデン基板であれば、硝酸などによるエッチングにより下地支持基板１０１を除去することができる。下地支持基板１０１がムライト基板またはイットリア安定化ジルコニア−ムライト基板であれば、フッ化水素酸などによるエッチングにより下地支持基板１０１を除去することができる。下地接合層１０２がＳｉＯ₂層またはＳｉ₃Ｎ₄層であれば、フッ化水素酸などによるエッチングにより下地接合層１０２を除去することができる。塩素ガスをエッチングガスとして用いたＩＣＰ（Inductively Coupled Plasma（誘導結合型））−ＲＩＥ（Reactive Ion Etching（反応性イオンエッチング））などにより下地窒化物層１０３を除去することができる。その後、上記第１の実施形態の上記第１の製造方法にしたがってオーミック電極４０を形成する。このようにして本実施形態に係る半導体装置を製造できる。

（第４の実施形態）
本発明の第４の実施形態は、上記第１〜第３の実施形態とは凹部の形状が異なる。以下では、上記第１の実施形態との相違点を主に示す。

（半導体装置の構成）
図１４は、本実施形態に係る半導体装置の断面図である。本実施形態に係る半導体装置は、支持基体１０と、半導体層２０と、ショットキー電極３０と、オーミック電極４０と、高抵抗層５０とを備える。半導体層２０には、凹部１２５が形成されている。

凹部１２５は、ショットキー電極３０側においてのみ開口しており、溝状に形成されている。よって、凹部１２５は、１つの底面１２５Ａと、２つの側面１２５Ｂとを有する。凹部１２５の底面１２５Ａは、半導体層２０とショットキー電極３０との接触面２０Ａよりも半導体層２０の内側に位置している。中央寄りに位置する側面１２５Ｂは、凹部１２５の底面１２５Ａからショットキー電極３０が設けられた側へ向かって延び、半導体層２０とショットキー電極３０との接触面２０Ａに達している。周縁寄りに位置する側面１２５Ｂは、凹部１２５の底面１２５Ａからショットキー電極３０が設けられた側へ向かって延び、その側面１２５Ｂよりも周縁に存在する半導体層２０の表面２０Ｃに達している。凹部１２５の大きさは特に限定されない。

上記第１の実施形態などには１つの支持基体の上に１つの半導体装置を形成する方法を記している。しかし、１つの母材支持基体の上に多数の半導体装置を形成してから、その母材支持基体を分割して一度に複数の半導体装置を製造することもある。本実施形態では、凹部１２５は溝状に形成されている。よって、周縁寄りに位置する側面１２５Ｂよりも周縁に位置する半導体層２０に、分割用溝を形成することができる。したがって、分割時に高抵抗層５０の一部分が欠けるなどの不具合の発生を防止できるので、高耐圧の半導体装置の量産が可能となる。

なお、本実施形態に係る半導体装置は、上記第３の実施形態で示すように、支持基体１０ではなく導電性支持基体６０を備えていても良い。

（半導体装置の製造方法）
本実施形態に係る半導体装置の製造方法としては、上記第１の実施形態に記載の第１〜第４の製造方法のいずれを用いても良い。以下では、本実施形態に係る半導体装置の製造方法の一例として上記第１の製造方法にしたがって半導体装置を製造する方法を記す。図１５（Ａ）〜（Ｄ）は、上記第１の製造方法を用いて本実施形態に係る半導体装置を製造する場合の製造工程の一部を工程順に示す断面図である。

まず、図１５（Ａ）に示すように、上記第１の製造方法のステップＳ１０１にしたがって半導体層２０を準備してから、上記第１の製造方法のステップＳ１０２にしたがってショットキー電極３０を形成する。

次に、図１５（Ｂ）に示すように、半導体層２０の上面の周縁であってショットキー電極３０とは離隔した位置にマスク８１を形成する。その後、ショットキー電極３０およびマスク８１をマスクとして、上記第１の製造方法のステップＳ１０３にしたがって凹部１２５を形成する（図１５（Ｃ））。

続いて、マスク８１を除去してから、上記第１の製造方法のステップＳ１０４にしたがってイオン注入を行う。これにより、図１５（Ｄ）に示すように、高抵抗層５０が形成される。その後、上記第１の製造方法のステップＳ１０５にしたがってオーミック電極４０を形成する。これにより、本実施形態に係る半導体装置を製造できる。

以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。

（実施例１）
（半導体層の形成）
まず、ＧａＮ母材基板をＭＯＣＶＤ装置のチャンバ内に入れ、ＧａＮ母材基板の温度を１１００℃とした。その後、ＭＯＣＶＤ装置のチャンバ内にアンモニア（ＮＨ₃）および水素（Ｈ₂）を供給してサーマルクリーニングを行った。

次に、ＧａＮ母材基板の温度を１１００℃に保持した状態で、トリメチルガリウム（ＴＭＧ（Trimethylgallium））と、ＮＨ₃と、モノシラン（ＳｉＨ₄）とを供給して、ＧａＮ母材基板上にｎ⁺型ＧａＮ層（厚さ１ｎｍ）を形成した。形成されるｎ⁺型ＧａＮ層におけるＳｉ濃度が１×１０¹⁸ｃｍ^-3となるように、ＳｉＨ₄の供給量を調整した。

続いて、ＧａＮ母材基板の温度を１１００℃に保持した状態で、ＴＭＧと、ＮＨ₃と、ＳｉＨ₄とを供給して、ｎ⁺型ＧａＮ層上にｎ型ＧａＮ層（半導体層、厚さ７ｎｍ）を形成した。形成されるｎ型ＧａＮ層におけるＳｉ濃度が６×１０¹⁵ｃｍ^-3となるように、ＳｉＨ₄の供給量を調整した。その後、ＧａＮ母材基板の温度を室温まで下げて、ｎ⁺型ＧａＮ層およびｎ型ＧａＮ層が形成されたＧａＮ母材基板をチャンバから取り出した。

（ショットキー電極の形成）
まず、レジストをｎ型ＧａＮ層の上面全体に塗布し、スピンコータを用いて当該レジストの厚さを均一にした。次に、フォトマスクをレジスト上に形成し、アライナによる露光を行ってから現像処理を行った。これにより、ショットキー電極が設けられるべき領域に開口（平面視において一辺が１ｍｍの正方形）が形成されたレジストパターンが得られた。続いて、レジストパターンに形成された開口から露出するｎ型ＧａＮ層上とレジストパターン上とに、Ｎｉ層（厚さ５０ｎｍ）およびＡｕ層（厚さ３００ｎｍ）を順にＥＢ蒸着させた。続いて、レジストパターンを除去することにより、レジストパターン上に形成されたＮｉ層およびＡｕ層を除去（リフトオフ）した。その後、ＲＴＡ（rapid thermal annealing（高速アニール炉））を用いて、窒素雰囲気下４００℃で３分間アニールした。

（凹部、高抵抗層の形成）
まず、ｎ⁺ＧａＮ層、ｎＧａＮ層およびショットキー電極が形成されたＧａＮ母材基板をイオン注入装置内に入れた。その後、ショットキー電極から露出するｎ型ＧａＮ層の部分に、Ａｒを１７０ｋｅＶのエネルギーで加速することにより得られたＡｒイオンを注入した。注入角度を１０度として、サンプルを回転させながら、イオン注入を行った。これにより、５×１０¹⁴ｃｍ^-3のＡｒイオンがｎ型ＧａＮ層に注入された。

次に、Ａｒイオンがｎ型ＧａＮ層に注入されたＧａＮ母材基板を反応性イオンエッチング装置内に入れた。ショットキー電極をマスクとしてＣｌ₂によるドライエッチングを行い、ショットキー電極に隣接するｎ型ＧａＮ層の部分をエッチングした。これにより、凹部（深さが１μｍ）がｎ型ＧａＮ層に形成された。

続いて、凹部が形成されたＧａＮ母材基板を、上記イオン注入装置内に入れた。先ほどと同一のイオン注入条件で、Ａｒイオンを凹部の底面および凹部の側面に注入した。これにより、高抵抗層が凹部の底面および凹部の側面に形成された。凹部の底面に形成された高抵抗層の厚さは１μｍであり、凹部の側面に形成された高抵抗層の厚さは１μｍであった。高抵抗層の抵抗は１×１０⁶Ω・ｃｍ²であり、高抵抗層におけるＡｒイオンの濃度は１×１０¹⁸ｃｍ^-3であった。

（オーミック電極の形成）
ｎ⁺ＧａＮ層などが形成されていないＧａＮ母材基板の面（ＧａＮ母材基板の下面）に対して機械研磨およびドライエッチングを行った。その後、ＧａＮ母材基板の下面上にＴｉ層およびＡｌ層（厚さが１００ｎｍ）を順に蒸着させた。

（パッケージ）
ＧａＮ母材基板をダイシングしたのち、ＡｕＳｎを用いてリードフレームにハンダ付けした。その後、Ａｌワイヤーをショットキー電極に接続してから、トランスファーモールド法による樹脂封止を行い、タイバーカットを行った。これにより、本実施例の半導体装置を得た。

（比較例１）
凹部の形成と２回目のイオン注入とを行わなかったことを除いては上記実施例１に記載の方法にしたがって、比較例１の半導体装置を製造した。形成された高抵抗層の厚さは１μｍであった。高抵抗層の抵抗は１×１０⁶Ω・ｃｍ²であり、高抵抗層におけるＢイオンの濃度は１×１０¹⁸ｃｍ^-3であった。

（比較例２）
イオン注入を全く行わなかったことを除いては上記実施例１に記載の方法にしたがって、比較例２の半導体装置を製造した。

（評価）
半導体カーブトレーサを用いて、実施例１、比較例１および比較例２の半導体装置の特性を調べた。順方向に電圧を印加したところ、実施例１、比較例１および比較例２の半導体装置のいずれにおいても、１．５Ｖの電圧を印加したときに５Ａの電流が流れることを確認した。一方、逆方向に電圧を印加したところ、ブレークダウン電圧は、実施例１では１０００Ｖであったのに対して、比較例１では４００Ｖであり、比較例２では３００Ｖであった。ブレークダウン電圧のこれらの結果から、実施例１では比較例１〜２に比べて半導体装置の耐圧が高められたと言える。

比較例１の半導体装置を用いて、高抵抗層の厚さを変えてショットキー電極の端部における最大電界強度を算出した。その結果を表１に示す。表１に示す結果から、比較例１の半導体装置では、高抵抗層の厚さが１μｍ以下であれば、ショットキー電極の端部における最大電界強度が非常に大きいことがわかった。

１０ 支持基体、２０ 半導体層、２０Ａ 接触面、２０Ｃ 表面、２５，１２５ 凹部、２５Ａ，１２５Ａ 底面、２５Ｂ，１２５Ｂ 側面、３０ ショットキー電極、３０Ｂ 端面、４０ オーミック電極、５０ 高抵抗層、５０Ｂ 界面、５１ プレ高抵抗層、６０ 導電性支持基体、７０ 絶縁層、８１ マスク、１００ 下地複合基板、１０１ 下地支持基板、１０１ｍ 主面、１０２ 下地接合層、１０２ａ 第１の下地接合層、１０２ｂ 第２の下地接合層、１０３ 下地窒化物層、１０３Ｄ 下地窒化物母材基板、１０３ｉ イオン注入領域、１０３ｎ 主面。

Claims (12)

1. 半導体層と、
   前記半導体層に接するショットキー電極とを備え、
   前記半導体層は、前記ショットキー電極に隣接する部分に凹部を有し、
   前記凹部の底面および前記凹部の側面には、前記半導体層よりも高抵抗な高抵抗層が設けられている半導体装置。
2. 前記高抵抗層は、１×１０⁴Ω・ｃｍ²以上の抵抗を有する請求項１に記載の半導体装置。
3. 前記高抵抗層は、ホウ素（Ｂ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、亜鉛（Ｚｎ）、炭素（Ｃ）、鉄（Ｆｅ）、窒素（Ｎ）、フッ素（Ｆ）およびマグネシウム（Ｍｇ）のうちの少なくとも１つを１×１０¹⁵ｃｍ^-3以上含む請求項１または請求項２に記載の半導体装置。
4. 前記ショットキー電極の端面は、前記凹部の側面に設けられた高抵抗層の上に位置している請求項１〜請求項３のいずれか１項に記載の半導体装置。
5. 前記半導体層に対して前記ショットキー電極とは反対側に設けられたオーミック電極をさらに備える請求項１〜請求項４のいずれか１項に記載の半導体装置。
6. 前記半導体層と前記オーミック電極との間に設けられた支持基体をさらに備える請求項５に記載の半導体装置。
7. 前記支持基体は、窒化物半導体からなる請求項６に記載の半導体装置。
8. 前記オーミック電極は、前記半導体層に接しており、
   前記ショットキー電極上に設けられた導電性支持基体をさらに備える請求項５に記載の半導体装置。
9. 前記導電性支持基体は、シリコンからなる請求項８に記載の半導体装置。
10. 前記半導体層は、窒化物半導体からなる請求項１〜請求項９のいずれか１項に記載の半導体装置。
11. 半導体層を準備する工程と、
    ショットキー電極を前記半導体層に接触させて形成する工程と、
    前記半導体層にイオン注入を行うことにより前記半導体層よりも高抵抗な高抵抗層を形成する工程と、
    凹部を前記半導体層に形成する工程とを備え、
    前記凹部は、前記ショットキー電極に隣接する半導体層の部分に、または、前記ショットキー電極が設けられるべき部分に隣接する半導体層の部分に、形成される半導体装置の製造方法。
12. 前記高抵抗層を形成する工程と前記凹部を前記半導体層に形成する工程とを繰り返し行い、
    前記高抵抗層を形成する工程の後で行われる前記凹部を形成する工程は、前記高抵抗層の一部が残存するように前記半導体層を部分的に除去する工程を含む請求項１１に記載の半導体装置の製造方法。

Images