JP2017073511A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2017073511A
JP2017073511A JP2015200630A JP2015200630A JP2017073511A JP 2017073511 A JP2017073511 A JP 2017073511A JP 2015200630 A JP2015200630 A JP 2015200630A JP 2015200630 A JP2015200630 A JP 2015200630A JP 2017073511 A JP2017073511 A JP 2017073511A
Authority
JP
Japan
Prior art keywords
layer
lattice
light emitting
nanovoids
nanovoid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015200630A
Other languages
English (en)
Inventor
潤 古池
Jun Furuike
潤 古池
朋紀 木山
Tomonori Kiyama
朋紀 木山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Original Assignee
Asahi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Corp filed Critical Asahi Kasei Corp
Priority to JP2015200630A priority Critical patent/JP2017073511A/ja
Publication of JP2017073511A publication Critical patent/JP2017073511A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

【課題】発光効率を向上できる半導体発光素子を提供すること。【解決手段】半導体発光素子(100)は、第1主面(60a)と、第1主面とは反対側の第2主面(60b)を有する下地層(60)と、下地層の第2主面側に配置された基板(55)と、を具備し、下地層と基板と、の間に複数のナノヴォイド(70)を具備する構成とした。下地層と基板との間に複数のナノヴォイドの隙間が形成されるため、半導体発光素子に対する残留圧縮応力が軽減される。【選択図】図1

Description

本発明は、テクスチャを有する半導体発光素子に関する。
環境エネルギ問題を背景に、LED(Light Emitting Diode)が注目を集めている。LEDの発光効率を示す外部量子効率EQEを決定する要因としては、電子注入効率EIE、内部量子効率IQE及び光取り出し効率LEEが挙げられる。特に、内部量子効率IQEと光取り出し効率LEEとは、LED基板の表面にテクスチャを設けることで改善できるという報告が多数ある。既にLED基板としてPSS(Patterned Sapphire Substrate)が一般流通しており、広く使用されている。PSSは、材質が単結晶サファイアであり、主面にマイクロメートルオーダの複数の凸部より構成されるテクスチャが、フォトリソグラフィ法により形成された基板である。このPSS基板を使用することで、特に光取り出し効率LEEが改善すると報告されている(特許文献1参照)。また、PSSのテクスチャをナノメートルオーダとした例として、特許文献2が挙げられる。特許文献1や特許文献2にみられるように、LEDの発光効率を改善する検討は、世界的に執り行われている。
特開2012−160502号公報 国際公開第2014/058069号パンフレット
LEDの発光効率をより改善させるための技術トレンドは、2つある。1つは、PSSにおいて凸部の径を限りなく大きくすることである。2つは、PSSの凸部の間隔をナノメートルオーダとしたナノPSSである。この技術トレンドはいずれも、内部量子効率IQEと光取り出し効率LEEの更なる改善を指向したものである。
しかしながら、本発明者の検討によれば、上記技術観点により内部量子効率IQEと光取り出し効率LEEとを改善したとしても、良好な発光特性を示すLEDが得られないことがある。この1つの原因として、半導体の内部の残留圧縮応力が原因と推定される。即ち、半導体に対する残留圧縮応力を改善する必要がある。これにより、LEDの発光効率は更に改善され、更には、高電流密度状態においても優れた発光特性を示すと考えられた。
本発明は、かかる点を鑑みてなされたものであり、発光効率を向上できる半導体発光素子を提供することを目的とする。
本発明の半導体発光素子は、第1主面と、前記第1主面とは反対側の第2主面とを有する下地層と、前記下地層の前記第2主面側に配置された基板と、を具備し、前記下地層と前記基板と、の間に複数のナノヴォイドを具備することを特徴とする。
この構成により、下地層と基板との間に複数のナノヴォイドの隙間が形成されるため、半導体発光素子に対する残留圧縮応力が軽減される。これにより、半導体発光素子の発光特性が改善する。
本発明の半導体発光素子においては、前記下地層は窒化物半導体を含み、前記下地層の前記第1主面側に設けられた窒化物半導体を含む第2導電型の第2半導体層と、前記第2半導体層の前記下地層とは反対側に設けられた窒化物半導体を含む発光層と、前記発光層の前記第2半導体層とは反対側に設けられた窒化物半導体を含み前記第2導電型とは異なる第1導電型の第1半導体層と、を備えることが好ましい。
本発明の半導体発光素子においては、前記ナノヴォイドは、前記基板側から前記下地層側に向けて、径が大きくなることが好ましい。
本発明の半導体発光素子においては、前記ナノヴォイドの気圧は80kPa以下であることが好ましい。
本発明の半導体発光素子においては、前記ナノヴォイドは前記下地層の面内に渡り複数離間して配置されており、互いに隣接する前記ナノヴォイドの間隔は100nm以上3200nm以下であることが好ましい。
本発明の半導体発光素子においては、前記ナノヴォイドは、六方格子又は四方格子の格子点位置に設けられ、且つ、前記六方格子又は前記四方格子の格子間距離は、0%以上25%以下の範囲で変動することが好ましい。
本発明の半導体発光素子においては、前記ナノヴォイドは、六方格子又は四方格子の格子点位置のうち1%以上25%以下を不規則に省いた前記格子点位置に設けられることが好ましい。
本発明の半導体発光素子においては、前記ナノヴォイドは、六方格子又は四方格子の格子点位置のうち1%以上25%以下を規則的に省いた前記格子点位置に設けられることが好ましい。
本発明によれば、発光効率を向上することができる。
本実施の形態に係る半導体発光素子を示す断面模式図である。 本実施の形態に係るナノヴォイドの間隔を説明するための図である。 本実施の形態に係る下地層の第2主面側に設けられるテクスチャを示す平面模式図である。 本実施の形態に係る基板に設けられるテクスチャを示す平面模式図である。 本実施の形態に係るナノヴォイドが格子配列されている場合における格子点を不規則に間引いた状態を示す模式図である。 本実施の形態に係る格子点を不規則に間引いた状態を示す模式図である。 本実施の形態に係るナノヴォイドの位置する格子点の規則的な間引き方を示す模式図である。 本実施の形態に係るナノヴォイドの位置する格子点の規則的な間引き方を示す模式図である。 本実施の形態に係るナノヴォイドの位置する格子点の規則的な間引き方を示す模式図である。 本実施の形態に係るナノヴォイドの位置する格子点の規則的な間引き方を示す模式図である。 本実施の形態に係るナノヴォイドの位置する格子点の規則的な間引き方を示す模式図である。 本実施の形態に係るナノヴォイドの位置する格子点の規則的な間引き方を示す模式図である。 本実施の形態に係るナノヴォイドの位置する規則的に間引かれた格子点を示す模式図である。 本実施の形態に係るナノヴォイドの位置する規則的に間引かれた格子点を示す模式図である。 本実施の形態に係るナノヴォイドの位置する規則的に間引かれた格子点を示す模式図である。 本実施の形態に係るナノヴォイドの位置する規則的に間引かれた格子点を示す模式図である。 本実施の形態に係るナノヴォイドの位置する規則的に間引かれた格子点を示す模式図である。 本実施の形態に係る凸状の網目の分岐を示す模式図である。 本実施の形態に係る基板のテクスチャを示す断面模式図である。
以下、添付図面を参照して、本実施の形態に係る半導体発光素子について説明する。図1は、本実施の形態に係る半導体発光素子を示す断面模式図である。
本実施の形態に係る半導体発光素子100は、第1主面60aと、第1主面60aとは反対側の第2主面60bを有する下地層60と、下地層60の第2主面60b側に配置された基板55と、を具備し、下地層60の第2主面側と基板55と、の間に複数のナノヴォイド70を具備することを特徴とする。
下地層60と基板55との間に複数のナノヴォイド70の隙間が形成されるため、半導体発光素子100に対する残留圧縮応力が軽減される。これにより、半導体発光素子100の発光特性が改善する。
下地層60は、窒化物半導体を含むと好ましい。窒化物半導体層を含むことで、LEDとしての発光特性を向上することができる。また、下地層60は、ノンドープの層或いは、第1半導体層10の不純物濃度よりも低い層であることが好ましい。
下地層60には、上面に第1主面60aが設けられ、第1主面60aとは反対側に第2主面60bが設けられる。
第2主面60b上に、後述するテクスチャを設けると、ナノヴォイドの配置精度が向上するため好ましい。なお、テクスチャのある場合であっても、下地層60はテクスチャを含むものとする。下地層60の第2主面60b側に基板55が配置される。基板55は、下地層60の成長基板である。下地層60と基板55と、の間にナノヴォイド70が設けられる。ナノヴォイド70は、空間であって、隙間である。即ち、ナノヴォイド70には気体が存在する。
第2半導体層20は、下地層60の第1主面60a側に設けられる。第2半導体層20は、第2導電型であり、窒化物半導体を含んでいることが好ましい。第2半導体層20の下地層60とは反対側に、発光層30が設けられる。発光層30は窒化物半導体を含んでいることが好ましい。発光層30の第2半導体層20とは反対側に、第1半導体層10が設けられる。第1半導体層10は、第1導電型であり、窒化物半導体を含んでいることが好ましい。第1導電型と第2導電型とは異なる。
一例として、第1導電型をp型とし、第2導電型はn型とすることができる。第1導電型がn型であり、第2導電型がp型であっても良い。以下の説明では、第1導電型がp型であり、第2導電型がn型である場合について、説明する。
また、以下の説明では、下地層60の第1主面60aから第2主面60bに向かう方向をZ軸方向とする。そして、Z軸に対して垂直な1つの軸をX軸とし、Z軸及びX軸に対して垂直な方向をY軸とする。言い換えると、Z軸は、下地層60、第2半導体層20、発光層30及び第1半導体層10の積層方向に対して平行である。ここで本明細書において「積層」とは、互いに接して重ねられた状態のみならず、他の層が間に挿入され重ねられた状態も含む。
<基板>
半導体発光素子100は、下地層60の第2主面60b側に基板55を有してもよい。基板55は下地層60の成長基板であれば、特に限定されない。例えば、C面、R面、及びA面のいずれかを主面とするサファイア、スピネル(MgAl)に代表される絶縁性基板、炭化珪素(6H、4H、3C)、シリコン(Si)、硫化亜鉛(ZnS)、酸化亜鉛(ZnO)、ガリウム砒素(GaAs)、ダイヤモンド、窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウムに代表される酸化物基板、窒化ガリウム(GaN)、窒化アルミ(AlN)等が挙げられる。また、基板55の表面を微細加工した後述するテクスチャ基板を使用することもできる。この場合、ナノヴォイド70の、2次元的な配列を容易に制御できるため好ましい。特に、テクスチャ基板55のテクスチャ56が、凸状の網目56bと、網目により互いに離間される陥没部56aより構成されると、ナノヴォイド70をより好適に制御できる。
<バッファ層>
下地層60の第2主面60b側にバッファ層を有してよい。基板55と同時に配置する場合は、下地層60からZ軸方向に、バッファ層が設けられ、続いて基板55が配置される。バッファ層は配置されても、されなくてもよい。また、均等に配置されても、部分的に配置されてもよい。
バッファ層の厚さは、5nm以上100nm以下が好ましく、10nm以上50nm以下がより好ましい。これにより、半導体に対する残留圧縮応力を低減できる。なお、半導体とは、後述する積層構造体10s全て、或いは積層構造体10sを構成する層のいずれかをいうものとする。バッファ層は、例えば、GaN構造、AlGaN構造、AlN構造、AlInN構造、InGaN/GaN超格子構造、InGaN/GaN積層構造、或いはAlInGaN/InGaN/GaN積層構造等を採用することができる。また、バッファ層の成膜については、成膜温度を350℃以上600℃以下の範囲にできる。また、バッファ層は、MOCVD(Metal Organic Chemical Vapor Deposition)法、或いはスパッタリング法により成膜されることが好ましい。
<電極(第1電極、第2電極)>
半導体発光素子100は、第1電極70と、第2電極80とを更に備えることができる。第1半導体層10の表面に第1電極70を、第2半導体層20の表面の一部に第2電極80を設けることができる。第1電極70は、第1半導体層10と電気的に接続される。第2電極80は、第2半導体層20と電気的に接続される。例えば、第2半導体層20の一部と第1半導体層10との間に発光層30を設けることができる。第2半導体層20の表面の一部であって第1半導体層10側に、第2電極80を設けることもできる。第1電極70及び第2電極80の配置は、半導体発光素子100により適宜、最適化できる。
第1電極70と第2電極80との間に電圧を印加すると、第1半導体層10と第2半導体層20とを介し、発光層30に電流が流れる。そして、発光層30からフォトンが放出される。半導体発光素子100としては、例えばLEDが挙げられる。
<第2半導体層>
第2半導体層20は、例えば、n側コンタクト層の機能を有していてもよい。第2半導体層20には、n型GaN層を適用できる。第2半導体層20としては、例えば、シリコンやゲルマニウム等の元素半導体、或いは、III−V族やII−VI族やVI−VI族等の化合物半導体に、種々の元素をドープしたものを適用できる。特に、n型GaN層であることが望ましい。n型GaN層としては、例えば、NHを3×10−2〜4.2×10−2mol/min、トリメチルガリウム(TMGa)0.8×10−4〜1.8×10−4mol/min及びSiに代表されるn型ドーパントを含むシランガスを5.8×10−9〜6.9×10−9mol/min供給し、形成することができる。膜厚は、活性層への電子注入性の観点から、800nm以上であると好ましく、1500nm以上であることがより好ましい。
<第1半導体層>
第1半導体層10は、積層構造を採ることができる。「積層」の定義については後述する。例えば、3層であって、P1層11、P2層12、及びP3層13で構成することができる。P3層13が下地層60側に配置され、P1層11が下地層60から最も遠くに配置される。P2層12は、P1層11とP3層13との間に配置される。P1層11は、p側コンタクト層として機能できる。P1層11として、p型GaN層を適用できる。P2層12としては、p型GaN層を適用できる。P3層13には、p型AlGaN層を適用できる。
第1半導体層10としては、例えば、シリコンやゲルマニウム等の元素半導体、及び、III−V族やII−VI族やVI−VI族等の化合物半導体に、種々の元素をドープしたものを適用できる。例えば、p型GaN層の場合、成長温度を900℃以上に上昇させ、TMGa及びCPMgを供給し、数百〜数千Åの厚さに成膜することができる。
<発光層>
単一量子井戸構造(SQW)、或いは多重量子井戸構造(MQW)とすることが好ましい。SQWの場合、発光層30は、2つの障壁層と、その障壁層の間に設けられた井戸層とを含む。MQWの場合、3つ以上の障壁層と、障壁層同士の間に設けられた井戸層とを含む。
発光層30は、(n+1)個の障壁層と、n個の井戸層とを含むことができる。nは、1以上の整数である。第(i+1)番目の障壁層(i+1)は、第i番目の障壁層iと第1半導体層10との間に配置される。iは、1以上(n−1)以下の整数である。第(i+1)番目の井戸層(i+1)は、第i番目の井戸層iと第1半導体層10との間に配置される。第1番目の障壁層1は、第2半導体層20(後述する、多層構造体40)と第1番目の井戸層1との間に設けられる。第n番目の井戸層nは、第n番目の障壁層nと第(n+1)番目の障壁層(n+1)との間に設けられる。第(n+1)番目の障壁層(n+1)は、第n番目の井戸層nと第1半導体層10との間に設けられる。
井戸層は、III族元素とV族元素とを含む窒化物半導体を含むことが好ましい。井戸層は、インジウム(In)とガリウム(Ga)とを含む窒化物半導体を含むことがより好ましく、InxGa1−xN(0.05≦x≦0.5)を含むことがさらに好ましい。発光層30から放出される光のピーク波長は、例えば400nm以上650nm以下であることが好ましい。
障壁層は、III族元素とV族元素とを含む窒化物半導体を含むことが好ましい。障壁層のバンドギャップエネルギは、井戸層のバンドギャップエネルギよりも大きい。障壁層がInを含む場合、障壁層のIII族元素中におけるInの組成比は、井戸層のIII族元素中におけるInの組成比よりも低いことが好ましい。これにより、井戸層におけるバンドギャップエネルギは、障壁層におけるバンドギャップエネルギよりも小さくなる。
発光層30としては、LEDとして発光特性を有するものが望ましい。例えば、AsP、GaP、AlGaAs、InGaN、GaN、AlGaN、ZnSe、AlHaInP、ZnO等の半導体層を適用できる。また、特性に応じて種々の元素をドープしてもよい。例えば、600℃以上850℃以下の成長温度で、窒素をキャリアガスとして使い、NH、TMGa、及びトリメチルインジウム(TMIn)を供給し、INGaN/GaNからなる活性層を、100Å以上1250Å以下の厚さに成長させることができる。また、多重量子井戸構造の場合、1つの層を構成するInGaNに関し、In元素濃度を変化させることもできる。また、発光層30と第1半導体層10との間に電子ブロック層を設けることができる。電子ブロック層は、例えば、p−AlGaNにて構成することができる。
<積層構造体>
積層構造体10sは、下地層60、第2半導体層20、発光層30、及び第1半導体層10を含んでいる。積層構造体10sの積層方向は、Z軸に対して平行である。積層構造体10sは、例えば、CVDにより成膜され得られ、CVDとしては、有機金属気相成長法(MOCVD)、ハイドライド気相成長法(HVPE)、分子線エピタキシャル成長法(MBE)等が挙げられる。
更に、積層構造体10sは多層構造体40を含んでいてもよい。多層構造体40は、第2半導体層20と発光層30との間に設けられており、第2半導体層20に含まれるものと見なすこともできる。多層構造体40は、例えば、超格子層であり、n型であってもよい。多層構造体40は適宜配置することができ、配置されなくてもよい。多層構造体40は、Z軸方向に交互に積層された複数の第1構造膜と複数の第2構造膜とを含んでいてもよい。第1構造膜は、GaNを含むことができる。第2構造膜は、InGaNを含むことができる。第1構造膜20aを下地層60側に配置しても、第2構造膜20bを下地層60側に配置してもよい。
<窒化物半導体>
本明細書において窒化物半導体とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)の化学式として示される組成の半導体を含むものと定義する。なお、上記化学式において、N(窒素)以外のV族元素も更に含んだものも窒化物半導体として扱うことができる。更には、導電型に代表される物性を制御するために添加される各種元素を更に含むものも、窒化物半導体として扱うことができる。また、意図せずに含まれる各種の元素を更に含むものも窒化物半導体として扱うことができる。
<下地層>
下地層60としては、例えば、シリコンやゲルマニウム等の元素半導体、或いは、III−V族やII−VI族やVI−VI族等の化合物半導体を適用できる。特に、アンドープ窒化物層であることが好ましい。アンドープ窒化物層としては、例えば、900℃以上1500℃以下の成長温度で、NHとTMGaを供給することで成膜できる。膜厚は、1μm以上10μm以下であることが好ましく、下地層60に対する残留応力の観点から、1.5μm以上8μm以下がより好ましい。
また下地層60は、その第2主面60b側にテクスチャ61を有すると好ましい。これにより、ナノヴォイド70の2次元的な配列を制御できるためである。特に、下地層60の第2主面60b側に設けられるテクスチャ61は、凹状の網目61aと、網目により互いに離間される隆起部61bと、から構成されることが好ましい。これにより、ナノヴォイド70の2次元配列がより精密に制御される。なお、この場合、隆起部61bの上(隆起部61bのZ軸方向の頂部の上側)にナノヴォイド70が配置されると、より好ましい。
<ナノヴォイド>
ナノヴォイド70は、下地層60と基板55との間に配置される。ナノヴォイド70は、下地層60の第2主面60bに平行な面内に複数配置される。このようにナノヴォイド70を配置することで、半導体層に対する残留圧縮応力が低減すると推察される。これは、ナノヴォイド70と下地層60との界面が形成される、換言すれば、下地層60の表面が形成されると言えるためである。即ち、下地層60は気体に接触する表面を有することから、残留圧縮応力は当該表面を伝って、軽減すると考えることができる。
ナノヴォイドは、基板55に対して下地層60を成膜する際に偶発的に発生するヴォイド欠陥ではなく、制御して配置されたヴォイドである。この観点から、本実施の形態に係るナノヴォイドは、ナノヴォイドアレイである。ナノヴォイドアレイとは、複数のナノヴォイドがアレイをなして配列した空隙の集合体である。アレイとは、複数の点が互いに離間して配列した状態をいう。好ましい配列の仕方については、後述する。
本明細書において、ナノヴォイド70とは、空間であって、隙間であり、その大きさが10nm以上900nm以下であることが好ましい。即ち、下地層60と基板55との間に複数の10nm以上900nm以下の大きさの隙間が形成される。この隙間は、下地層60の第2主面60bに平行な面内に渡り広がりを有し、複数配置されると好ましい。即ち、アレイであることが好ましい。これにより、残量圧縮応力を低減できると考えられる。即ち、ナノヴォイド70が、下地層60と基板55との間において、2次元的な広がりを有することが好ましい。
ナノヴォイド70の大きさは、ナノヴォイド70を形成する空間の最大長さとして規定される。ナノヴォイド70の大きさは10nm以上900nm以下であることが好ましい。これは、10nm以上であることで、下地層60のナノヴォイド70に接する表面積が増加し、上述した残留圧縮応力の低減が期待できるためである。一方で、900nm以下であることで、半導体発光素子100の長期信頼性が向上する。これらの観点から、ナノヴォイド70の大きさは、50nm以上500nm以下がより好ましく、50nm以上350nm以下が最も好ましい。
ナノヴォイド70の形状は特に限定されないが、±Z軸方向に径が変化する形状が好ましい。これにより、ナノヴォイド70の物理的な安定性が向上する。特に、−Z軸方向(基板55側から下地層60側)に向けて、径が大きくなる形状が好ましい。例えば、円錐形状、レンズ形状、砲弾形状、コーン状、ドーム状であって、これらの頂点がZ軸方向にある形状である。これにより、下地層60とナノヴォイド70との界面積が大きくなると同時に、ナノヴォイド70と基板55との界面積が小さくなる。よって、下地層60に対する残留圧縮応力低減の効果は向上し、同時に半導体発光素子100の長期信頼性を改善できると考えられる。
ナノヴォイド70を作る空間(隙間)の気圧は、80kPa以下であることが好ましい。80kPa以下であることにより、ナノヴォイド70が、基板55と下地層60とを好適に引き付けることができる。これにより、基板55と下地層60との予期せぬ分離といった不良を抑制できると考えられる。この観点から、60kPa以下がより好ましく、10kPa以下が最も好ましい。なお、ナノヴォイド70の気圧は、基板55に下地層60を成膜するときの圧力と温度、及び基板55を下地層60との密着性により制御できる。
<ナノヴォイドの間隔>
ナノヴォイド70は下地層60の第2主面60aの面内に渡り複数離間して配置されている。図2は、本実施の形態に係るナノヴォイドの間隔を説明するための図である。ナノヴォイド70の間隔Dは、断面視において隣接するナノヴォイド間の距離である。まず、半導体発光素子100の断面を、走査型電子顕微鏡(SEM)にて観察する。観察倍率は、10個のナノヴォイド70が観察される倍率とする。ナノヴォイド70の位置は、観察されたナノヴォイド70に対する外接円の、中心として定義する。ナノヴォイド70の間隔Dは、隣接するナノヴォイドの、Z軸に垂直なXY平面内における各中心間の距離である。間隔Dは、10点のナノヴォイドの間隔の、相加平均値として与えられる。
互いに隣接するナノヴォイド70の間隔Dは、100nm以上3200nm以下であることが好ましい。これにより、ナノヴォイド70の下地層60と基板55との間における2次元的な広がりを保つと共に、ナノヴォイド70の密度が制御される。よって、下地層60に対する残留圧縮応力は、半導体発光素子100に渡り発現される。特に、ナノヴォイド70の間隔Dが、250nm以上2600nmであれば、ナノヴォイド70と下地層60との界面積を大きくすると共に、ナノヴォイド70の密度を向上できるため、残留圧縮応力の低減効果が高まると考えられる。同様の観点から、450nm以上2100nm以下が最も好ましい。
<ナノヴォイドの配列>
ナノヴォイド70の配列は、ナノヴォイド70を基板55側から下地層60に向けて観察した際の配列であり、特に限定されない。しかしながら、所定の規則性を有すると、圧縮応力を低減するポイントを適切に配置できるため、半導体発光素子100全体における残留圧縮応力の低減効果が高まると考えることができる。以下、ナノヴォイド70の好ましい配列に関し、3つ説明する。なお、ナノヴォイド70の配列は、下地層60のテクスチャ61、及び基板55のテクスチャ56により、制御できる。特に、下地層60の第2主面60b上であり隆起部61bの表面、及び基板55の陥没部56aの内部に、ナノヴォイド70を配列することができる。この観点から、本実施の形態においては、ナノヴォイド70の配列は、基板55のテクスチャ56或いは下地層60のテクスチャ61の配列として定義できる。ナノヴォイド70の配列は、基板55のテクスチャ56或いは下地層60のテクスチャ61を、SEMにて観察することで、把握できる。
下地層60に関し隆起部61bの位置は、下地層60を−Z軸方向に観察した際の、隆起部61bの底部輪郭に対する外接円の中心により定義される。基板55に関し陥没部56aの位置は、基板55をテクスチャ56側から観察した際の、陥没部56aの開口輪郭に対する外接円の中心として定義される。以下の説明で、ナノヴォイド70の配列を記載した場合、それは、上記説明した隆起部61b或いは陥没部56aの配列である。
ナノヴォイド70が規則的に配置されることで、ナノヴォイド70と下地層60との界面は、所定の規則性にて配置される。即ち、下地層60に対する残留圧縮応力の緩和点を、所定の規則性にて配置できる。よって、半導体発光素子100全体にわたり、下地層60の残留圧縮応力を効果的に緩和できるといえる。
図3は、本実施の形態に係る下地層の第2主面側に設けられるテクスチャを示す平面模式図である。図4は、本実施の形態に係る基板に設けられるテクスチャを示す平面模式図である。隆起部61bの位置は、上述したように、下地層60を−Z軸方向に観察した際の、隆起部61の底部輪郭に対する外接円の中心である。即ち、下地層60を第2主面60b側から観察したときの、隆起部(図3中、61b−1、61b−2)の底部の外形に対する外接円(図3中、131−1、131−2)の中心(図3中、O、O)である。基板55に関し陥没部56aの位置は、基板55をテクスチャ56側から観察した際の、陥没部56aの開口輪郭に対する外接円の中心である。即ち、基板55をテクスチャ56側から観察したときの、陥没部(図4中、56a−1、56a−2)の開口部の外形に対する外接円(図4中、132−1、132−2)の中心(図4中、O、O)である。ナノヴォイド70の配列(位置)としていずれの定義に従うかは、上記両方の方法により観察を実施し、より鮮明に観察可能な方法を採用する。
ナノヴォイド70は、規則的に配列するとよい。これにより、下地層60に対する残留圧縮応力の緩和点を、所定の規則性にて配置できる。よって、半導体発光素子100全体にわたり、下地層60の残留圧縮応力を効果的に緩和できるといえる。本実施の形態における規則的は、完全規則性から±10%の変動を許容する。即ち、ナノヴォイド70が単一間隔にて規則的に配置された場合であり、全ての間隔が一定値である完全規則性から、平均値±10%のばらつきを有する准規則性までを含むものとする。
上記説明したように、ナノヴォイド70の配列は、基板55のテクスチャ56或いは下地層60のテクスチャ61の配列として定義できた。この観点から、ナノヴォイド70の間隔は、基板55の陥没部56aの間隔R2或いは下地層60の隆起部61bの間隔R1として定義できる。
下地層60に関し、隆起部61bの間隔R1は、最近接する隆起部(61b−1、61b−2)の外接円(131−1、131−2)の中心(O、O)間の、最短距離である。また、基板55に関し、陥没部56aの間隔R2は、最近接する陥没部(56a−1、56a−2)の外接円(132−1、132−2)の中心(O、O)間の、最短距離である。
准規則性及び完全規則性のいずれを採用すべきかは、用途により異なるので限定されない。しかしながら、残留圧縮応力を、半導体発光素子100のXY面内において、均等に抑制する観点から、ナノヴォイド70の配列は、完全規則性に近い程好ましく、完全規則性であることが最も好ましい。これにより、半導体発光素子100全体にわたり、下地層60の残留圧縮応力を効果的に緩和できるといえる。
規則性としては、例えば、ナノヴォイド70が格子配列されている場合が挙げられる。格子配列とは、例えば、六方格子又は四方格子のような格子構造の格子の位置(以下、格子点位置と呼ぶ)にナノヴォイド70の位置が配置されていることを言う。
格子配列のうち、ナノヴォイド70の間隔が一定の場合を正格子配列と呼ぶ。例えば、六方格子又は四方格子の格子点位置にナノヴォイド70が配置されている場合であって間隔が一定の場合、正方六方配列又は正四方配列と呼ぶ。
1つめの配列としては、ナノヴォイド70が、六方格子又は四方格子の格子点位置に設けられ、且つ、六方格子又は四方格子の格子間距離は、0%以上25%以下の範囲で変動することが好ましい。
例えば、四方格子があって、その格子間距離がPだとする。Pが一定値であれば正四方格子である。この場合、ナノヴォイド70は正四方配列し、ナノヴォイド70の間隔はPと一致する。
格子間距離Pがサイン波やコサイン波に相乗して増減を繰り返す場合、(Pの最大値−Pの最小値)/(Pの平均値)は0%以上25%以下であることが好ましい。0%の場合は、増減がないと言えるので、正四方配列である。例えば、Pの最大値が550nm、Pの最小値が450nm、そしてPの平均値が500nmであれば、20%の変動と言える。
ナノヴォイド70は、このような増減を繰り返す間隔にて配置することができる。また、例えば、格子間距離Pの変動はステップ状であってもよい。即ち、X個の格子の間隔がPxで続くY個の格子の間隔がPyであってもよい。Xが2でYが1であれば、(Px、Px、Py)を1周期とした繰り返しが設けられることを意味する。
同様に、六方格子があって、その格子間距離がPだとする。Pが一定値であれば正六方格子である。この場合、ナノヴォイド70は正六方配列し、ナノヴォイド70の間隔はPとなる。
格子間距離Pがサイン波やコサイン波に相乗して増減を繰り返す場合、(Pの最大値−Pの最小値)/(Pの平均値)は0%以上25%以下である。この増減は、格子方向のみに設けられても、格子に垂直な方向に設けられてもよい。0%の場合は、増減がないと言えるので、正六方配列である。例えば、Pの最大値が560nm、Pの最小値が440nm、そしてPの平均値が500nmであれば、24%の変動と言える。
ナノヴォイド70は、このような増減を繰り返す間隔にて配置することができる。また、例えば、格子間距離の変動はステップ状であってもよい。即ち、X個の格子の間隔がPxで続くY個の格子の間隔がPyであってもよい。Xが5でYが2であれば、(Px、Px、Px、Px、Px、Py、Py)を1周期とした繰り返しが設けられることを意味する。
格子間距離Pが0%以上25%以下の範囲で変動する、六方格子又は四方格子の格子点位置にナノヴォイド70が設けられることで、ナノヴォイド70と下地層60との界面の配列は、幾何学的な対称性が向上する。即ち、下地層60に対する残留圧縮応力の緩和点を、高い幾何学的対称性にて配置できる。よって、半導体発光素子100全体にわたり、下地層60の残留圧縮応力を効果的に緩和できるといえる。この観点から、ナノヴォイド70の変動は5%以上25%以下がより好ましく、10%以上25%以下が最も好ましい。
2つめの配列としては、ナノヴォイド70が、六方格子又は四方格子の格子点位置のうち1%以上25%以下を不規則に省いた格子点位置に設けられることが好ましい。任意に1%以上25%以下の格子点を省いた、六方格子の格子点位置或いは四方配列の格子点位置に設けられる配列である。
この配列の場合、上述の1つめの配列に比べ、部分的に、ナノヴォイド70のない大きな下地層60を作製できる。即ち、下地層60に残留圧縮応力を集中させ、他の半導体層の残留圧縮応力をより軽減できると考えられる。
例えば、四方格子を想定し、四方格子の格子点を任意に1%以上25%以下の割合で不規則に間引くことができる。この任意に間引かれた四方格子の、残存した格子点位置にナノヴォイド70が設けられる。図5は、本実施の形態に係るナノヴォイドが格子配列されている場合における格子点を不規則に間引いた状態を示す模式図である。図5中、黒点が格子点であって、ナノヴォイド70が設けられる位置である。なお、図5中、ナノヴォイド70やテクスチャ56(61)の形状は反映させていない。
例えば、四方格子のある1軸上に着目したときに、(ナノヴォイド70、ナノヴォイド70、ナノヴォイド70、ナノヴォイド70、ナノヴォイド70、ナノヴォイド70、ナノヴォイド70、…)と、ナノヴォイド70が四方格子の格子点位置に全て設けられるのではなく、(ナノヴォイド70、ナノヴォイド70、下地層60、ナノヴォイド70、ナノヴォイド70、ナノヴォイド70、下地層60、…)といったように、四方格子の配列からみれば本来ナノヴォイド70が設けられる箇所に、下地層60を配置できる。この割合が1%以上25%以下である。
同様に、六方格子を想定し、六方格子の格子点を任意に1%以上25%以下の割合で不規則に間引くことができる。この任意に間引かれた六方格子の、残存した格子点位置にナノヴォイド70が設けられる。図6は、本実施の形態に係る格子点を不規則に間引いた状態を示す模式図である。図6中の黒点が格子点であって、ナノヴォイド70の配置される点を示している。なお、図6中、ナノヴォイド70の大きさや形状は反映させていない。
例えば、六方格子のある1軸上に着目したときに、(ナノヴォイド70、ナノヴォイド70、ナノヴォイド70、ナノヴォイド70、ナノヴォイド70、ナノヴォイド70、ナノヴォイド70、…)と、ナノヴォイド70が六方格子の格子点位置に全て設けられるのではなく、(下地層60、ナノヴォイド70、下地層60、ナノヴォイド70、ナノヴォイド70、ナノヴォイド70、下地層60、…)といったように、六方格子の配列からみれば本来ナノヴォイド70が設けられる箇所に、下地層60を配置できる。この割合が1%以上25%以下である。
ナノヴォイド70が、六方格子又は四方格子の格子点位置のうち1%以上25%以下を不規則に省いた格子点位置に設けられることで、ナノヴォイド70と下地層60との界面の配列は、幾何学的な対称性が向上する。即ち、下地層60に対する残留圧縮応力の緩和点を、高い幾何学的対称性にて配置できる。更には、ナノヴォイド70の配置されない下地層60が幾何学的に点在する構成となる。即ち、下地層60に残留圧縮応力を集中させて、他の半導体層ではより残留圧縮応力を低減できると考えられる。よって、半導体発光素子100全体にわたり、下地層60の残留圧縮応力を効果的に緩和できるといえる。この観点から、間引く割合は5%以上25%以下がより好ましく、10%以上25%以下が最も好ましい。
3つめの配列は、ナノヴォイド70が、六方格子又は四方格子の格子点位置のうち1%以上25%以下を規則的に省いた格子点位置に設けられることが好ましい。
規則的な格子点の省き方は、省く点の規則性として、例えば、正三角格子の格子点位置、正四方格子の格子点位置、正六方格子の格子点位置、斜方格子(菱形格子)の格子点位置、矩形格子の格子点位置、歪斜格子の格子点位置、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置、及び、互いに平行なライン状の配列が挙げられる。特に、正三角格子の格子点位置、正六方格子の格子点位置、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置、及び、ライン状配列がより好ましい。これらの場合、上述の2つめの配列よりも更に、残留圧縮応力を低減できると考えられる。これは、ナノヴォイド70の配置されない大きな下地層60の幾何学的な対称性が増し、下地層60の配列による残留圧縮応力の緩和効果も得られると推定されるためである。
図7〜図12は、本実施の形態に係るナノヴォイドの位置する格子点の規則的な間引き方を示す模式図である。図7には、正三角格子の格子点及び正六角格子の格子点位置を、図8には、正四方格子の格子点位置を、図9には、菱形格子の格子点位置を、図10は、歪斜格子の格子点位置を、図11は、矩形格子の格子点位置を、図12は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置を、それぞれ示している。図7〜図12は、間引く点の規則性を示した図であり、ナノヴォイド70、及びテクスチャ56(61)は図示していない。
例えば、四方格子を想定し、四方格子の格子点を1%以上25%以下の割合で規則的に間引くことができる。この間引き方は、間引いた格子点位置のみを抽出したときに、その配列が上述した配列(図7〜図12)になるようにする。間引かれた四方格子の、残存した格子点位置にナノヴォイド70が設けられる。例えば、格子間距離が500nmの四方格子から、間隔を3000nmとして四方配列状に又は六方配列状に格子点を間引くことができる。換言すれば、間隔が3000nmの四方配列又は六方配列状に間引かれた格子点位置には、下地層60が設けられる。
同様に、六方格子を想定し、六方格子の格子点を1%以上25%以下の割合で規則的に間引くことができる。この間引き方は、間引いた格子点位置のみを抽出したときに、その配列が上述した配列(図7〜図12)になるようにする。間引かれた六方格子の、残存した格子点位置にナノヴォイド70が設けられる。例えば、格子間距離が500nmの六方格子から、間隔を2000nmとして四方配列状又六方配列状に格子点を間引くことができる。換言すれば、間隔が2000nmの四方配列又は六方配列状に間引かれた格子点位置には、下地層60が設けられる。
図13〜図17は、本実施の形態に係るナノヴォイドの位置する規則的に間引かれた格子点を示す模式図である。なお、図13〜図17は、ナノヴォイド70を配置する場所(配列)を示すものであり、ナノヴォイド70、及びテクスチャ56(61)の大きさは反映させていない。図13〜図17において、白丸がナノヴォイド70の配置される位置を示す。黒丸の位置は、ナノヴォイド70が間引かれた部分であり、下地層60が配置される。
図13A〜図13Dは、六方格子の格子点位置から、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置を間引いた状態で、且つ、元の格子の六角形の方向と、間引かれる格子の六角形の方向が同じ場合の図を示す。
図14は、六方格子の格子点位置から、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置を間引いた状態で、且つ、元の格子の六角形の方向と、間引かれる格子の六角形の方向が異なる場合を示す。
図15は、六方格子の格子点位置から、正三角格子の格子点位置を間引いた状態で、且つ、元の格子の六角形の方向と、6つの正三角形の集合により作られる正六角形の方向が異なる場合を示す。
図16A及び図16Bは、六方格子の格子点位置から、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置を間引いた場合を示す。
図17A及び図17Bは、六方格子の格子点位置から、ラインアンドスペース格子の格子点位置を間引いた場合を示す。図17Aと図17Bと、では間引く格子点の密度が異なる。図17Bの方が、高い密度で間引いている。図17Bは、間引かれる格子点近傍における六方格子の格子間距離の変化が大きい。より具体的には、間引かれる格子点近傍では、格子間距離が狭くなっている。
下地層60が、六方格子又は四方格子の格子点位置のうち1%以上25%以下を規則的に省いた格子点位置に設けられることで、ナノヴォイド70と下地層60との界面の配列は、幾何学的な対称性が向上する。即ち、下地層60に対する残留圧縮応力の緩和点を、高い幾何学的対称性にて配置できる。さらには、ナノヴォイド70の配置されない下地層60が幾何学的に点在する構成となる。即ち、下地層60に残留圧縮応力を集中させて、他の半導体層ではより残留圧縮応力を低減できると考えられる。よって、半導体発光素子100全体にわたり、下地層60の残留圧縮応力を効果的に緩和できるといえる。この観点から、間引く割合は5%以上25%以下がより好ましく、10%以上25%以下が最も好ましい。
<テクスチャ基板>
既に説明したように、本実施の形態においては、表面にテクスチャ56を有するテクスチャ基板55を使用することで、ナノヴォイド70の2次元的な配列を精密に制御できる。言い換えれば、テクスチャ基板55のテクスチャ56を、ナノヴォイド70のガイドとして機能させる。
テクスチャ基板55は、基板の主面を微細加工して製造される。これは、ボトムアッププロセスでもトップダウンプロセスでもよい。テクスチャ基板55のテクスチャ56は、凹部と凸部と、より構成されるものであり、所望のナノヴォイド70配列を実現するために、適宜設計できる。
この中でも、凹部が、連続した凸部により離間されたテクスチャ56が、ナノヴォイド70の配列制御の観点から好ましい。即ち、テクスチャ基板55のテクスチャ56は、凸状の網目56bと、網目により離間される陥没部56aと、から構成されるとよい(図1参照)。
凸状の網目を断面視した際の形状は、正方形、長方形、或いは台形であると好ましい。なお、台形においては、その側面が曲面であってもよく、特に下に凸の曲面であることが好ましい。このような形状により、ナノヴォイド70の生成効率が向上する。
<凸状の網目の分岐数>
凸状の網目56bの分岐数は、複数種存在できる。本実施の形態において、凸状の網目56bの分岐数は、3、4、6及び8からなる群から選択される1以上の分岐数により構成されることが好ましい。分岐数とは、凸状の網目56bにおいて、網目を構成する凸部の頂部の一つの交点で交わる頂部の本数nである。図18は、本実施の形態に係る凸状の網目の分岐を示す模式図である。図18Aは分岐数が3の場合、図18Bは分岐数が4の場合、図18Cは分岐数が6の場合、図18Dは分岐数が8の場合、をそれぞれ示している。これにより、凸状の網目56bの幾何学的な対称性が向上する傾向にある。即ち、凸状の網目56bにより互いに離間される陥没部56aの幾何学的対象性が向上する。よって、陥没部56aにナノヴォイド70を生成させることで、ナノヴォイド70の配列の幾何学的対称性が向上する。
特に、単一の分岐数のみにより構成されるか、又は、分岐数が3と4、3と6、4と6、或いは3と4と6により構成されると、残留圧縮応力の低減効果が増すため好ましい。
<陥没部のアスペクト比>
陥没部56aのアスペクト比とは、陥没部56aの深さを開口径にて除した値である。図19は、本実施の形態に係る基板のテクスチャを示す断面模式図である。図19に示すように、陥没部56aの深さは、凸状の網目56bの頂面(頂部)110から陥没部56bの凹部の最深部までの距離(b)である。陥没部56aの開口径は、陥没部56aに対する外接円の直径(a)である。
陥没部56aのアスペクト比(b/a)が、0.3以上5以下であることにより、ナノヴォイド70の生成効率が向上するため好ましい。特に、0.5以上3.5以下であることで、ナノヴォイド70の形状の均等性が向上する。
また、陥没部56aの凹部の断面視形状における底部の平坦面の長さは、0nm以上開口径未満であることが好ましい。陥没部56aの底部の平坦面の長さLは、0nm以上開口径未満であることにより、凸状の網目56bを主成長起点とした半導体の成膜を実現できる。これにより、ナノヴォイド70の配列を制御性が飛躍的に向上する。特に、長さLが0nm以上150nm以下の場合、ナノヴォイド70の生成に対するプロセスマージンが大きくなるため、より好ましい。この観点から、長さLは、0nm以上80nm以下が最も好ましい。長さLが0nmの場合、陥没部56aの底部の頂点は、曲率半径が0nm超の角部であると好ましい。これにより、ナノヴォイド70の規則的な配列に関し、正格子配列を実現しやすくなる。
また、開口径に対する底部の平坦面の長さLの比率は、1未満であることが好ましい。特に、0.8未満であれば、凸状の網目56bを起点とした半導体層の成長が、陥没部56aの直上にて停止することを抑制しやすいため、より好ましい。即ち、ナノヴォイド70を陥没部56aの内部に配置できるので、ナノヴォイド70の2次元的な規則性がより向上する。同様の観点から、0.5未満が最も好ましい。
<ナノヴォイドの製造方法>
ナノヴォイド70は、基板55に下地層60を成膜する際の、成膜条件により適宜制御できる。特に、テクスチャ基板55を使用することで、ナノヴォイド70の生成効率が改善すると共に、ナノヴォイド70の配列を制御しやすい。以下、テクスチャ基板55を使用するケースを例に挙げて説明する。また、テクスチャ基板55のテクスチャとして、上記例示した、凸状の網目56bと、網目に互いに離間される陥没部56aを有するテクスチャ56を例に挙げて説明する。
まず、下地層60を成膜するための基板55を準備する。基板55の種類については既に説明した。次に、基板55を微細加工する。ここではサファイア基板を代表して説明する。C面のサファイア基板55を、例えば硫酸と過酸化水素水の混合液(SPM液)にて洗浄し、クリーニングする。
一方で、凹状網目と凹所網目により区切られる隆起部と、を有するテクスチャシートを準備する。例えば、ガラスのマザーロールに対して熱リソグラフィ法を適用してテクスチャを形成し、当該マザーロールから光ナノインプリント法におり、テクスチャシートを製造できる。テクスチャシートに対して、無機或いは有機無機の第1レジストを充填する。例えば、チタンアルコキシド、ジルコニウムアルコキシド、アルミニウムアルコキシド、チタニア、ジルコニア、アルミナ等をレジストに含有できる。また、充填とは、テクスチャシートのテクスチャが平坦化される前の状態であり、第1レジストを塗布した後であっても、テクスチャの一部が露出している状態である。テクスチャシートのテクスチャの凹部体積よりも、第1レジストの体積が小さくなるように、塗布膜厚や濃度を決定できる。
次に、第1レジスト充填テクスチャシートに対して、有機レジストである第2レジストを塗布する。ここでは、平坦化するように成膜する。有機レジストは、ネガ型でもポジ型でもよく、少なくも紫外線にて硬化作用が発現するラジカル重合システム或いは化学増幅システムを含むと好ましい。レジストに、フェノールノボラック、クレゾールノボラック、アクリル変性エポキシノボラック、メタクリル変性エポキシノボラック、アダマンタン、フルオレン、カルバゾール、ポリビニルカルバゾール、ポリ−p−ヒドロキシスチレン等を含むと、加工性が向上するため好ましい。特に、オリゴマー或いはポリマー、モノマー、及び重合開始剤を含む混合物とすると、塗布したレジストの薄膜状態を維持する機能が向上するため望ましい。
第1レジスト層と第2レジスト層が充填されたテクスチャシートを、サファイア基板55に貼り合わせる。貼り合わせた後に、光や熱によりレジストを安定化させ、その後、テクスチャシートを取り除く。或いは、テクスチャシートを取り除いた後に、光や熱によりレジストを安定化させる。以上の操作により、サファイア基板55の主面上に第2レジスト層と第1レジスト層を転写付与できる。レジストの表面にはテクスチャシートの反転構造が転写されている。
続いて、サファイア基板55をドライエッチングにより、加工する。例えば、酸素ガスを利用して第2レジスト層を加工し、続いて、塩素系ガス(Cl、BCl等)を利用して、サファイア基板55を加工できる。最後に、SPM液により加工されたサファイア基板55をクリーニングする。
凸状の網目56bと網目により互いに離間される陥没部56aとを有するサファイア基板55(以下、テクスチャ基板)に対して下地層60をCVD成膜する。CVD成膜としては、例えば、有機金属気相成長法(MOCVD)、ハイドライド気相成長法(HVPE)、分子線エピタキシャル成長法(MBE)が挙げられる。ここで、テクスチャ基板55の凸状の網目56bの頂面(頂部)110を、下地層60の主成長点として成膜する。これにより、テクスチャ基板55の陥没部56aにおける下地層60の成長速度は低下する。よって、陥没部56a内に成膜できない箇所が発生する。これがナノヴォイド70である。比(テクスチャ基板55の凸状の網目56bの頂面110に対する成長速度/陥没部56aに対する成長速度)を大きくすれば、ナノヴォイド70は大きくなり、上記比を小さくすればナノヴォイド70は小さくなる。この比は、CVD成膜の原料ガスの流量比と成膜温度が支配因子である。特に、成膜温度の調整により、調整可能である。
ここで、下地層60に視点を移すと、テクスチャ基板55の凸状の網目56bが下地層60の凹状の網目61aに対応し、テクスチャ基板55の陥没部56aが下地層60の隆起部61bに対応する。
以下、本発明について、実施例に基づき更に詳述するが、これらは説明のために記述されるものであって、本発明の範囲が下記実施例に限定されるものではない。
テクスチャ基板を作製し、テクスチャ基板にCVD成膜を行い、下地層を形成した。その後、積層構造体を製膜し、電極を形成し、LEDとした。
<テクスチャ基板の作製>
まず、テクスチャ基板を作製した。テクスチャ基板のテクスチャは、2層レジストテクスチャシートを使用して作成した。2層レジストテクスチャシートについては後述する。4インチの片面鏡面のc面サファイア基板を準備し、洗浄した。続いて、サファイア基板を120℃のヒートテーブル上に配置した。次に、2層レジストテクスチャシートを、120℃に加温したラミネートロールを使用して、サファイア基板に貼り合わせた。貼り合わせは、0.5MPaの圧力で、線速50mm/秒にて行った。2層レジストテクスチャシートの貼り合わせられたサファイア基板に対して、サファイア基板越しに紫外線を照射した。紫外線は、波長365nmのUV−LED光源より照射されたもので、積算光量が1500mJ/cmになるように設定した。次に、120℃に加熱した2枚の並行平板で、2層レジストテクスチャシートとサファイア基板を挟み込んだ。挟み込みの圧力は0.3MPaとし、時間は10秒とした。続いて、空冷にて室温まで冷却し、2層レジストテクスチャシートをサファイア基板より、50mm/秒の速度で剥離した。以上の操作により、サファイア基板の主面上に、2層レジスト層を転写付与した。レジスト層の表面にはテクスチャが設けられている。このテクスチャの形状及び配列、2層レジストの層構成、そして以下に記載のドライエッチング条件によりテクスチャを制御した。
<2層レジストテクスチャシート>
2層レジストテクスチャシートは、貼合操作及び剥離操作で、ウェハ上に加工マスクを転写付与できる成形体である。構成としては、テクスチャシート、第1レジスト、及び第2レジストである。テクスチャシートは、表面にテクスチャを有し、テクスチャの凹部の内部に、第1レジストが充填される。そして、テクスチャシートのテクスチャと第1レジストと、を平坦化するように第2レジストが配置される。
まず、テクスチャシートを、ロール・ツー・ロールの光ナノインプリント法を適用して、製造した。幅は500mm、長さは180mである。層構成としては、厚み50μmのPETフィルムの易接着面上に厚み1.1μmの転写層があり、転写層の表面に光ナノインプリント法にて転写されたテクスチャがある。また、テクスチャシートのテクスチャ面に対する水滴の接触角は140°〜153°の間であった。
次に、テクスチャシートのテクスチャに対して、第1レジストを、ダイコート法にて成膜した。第1レジストは、アクリロイル基を有する修飾材にて修飾されたジルコニウム粒子と光重合開始剤である。第1レジストを、1,1,2,2,3,3,4−ヘプタフルオロシクロペンタン、ハイドロフルオロエーテル(COCH)、アニソール及びプロピレングリコールモノメチルエーテルから成る混合溶剤にとかし、塗布液とした。ダイコート法にて塗布する際に、ダイリップの上流側を減圧した。塗布の速度は5m/分とし、吐出量を制御することで、第1レジストの充填量を制御した。塗布後、120℃のエアを吹き付け乾燥させ、その後、巻き取り回収した。
次に、第1レジストの充填されたテクスチャシートに対して、第2レジストを成膜した。成膜方法は、第1レジストの場合と同様に行った。第2レジストは、アクリロイル基を側鎖に具備するノボラック樹脂であり、表面張力が25.0mN/m以下の溶剤にて希釈し、塗液とした。乾燥は、105℃にて行った。乾燥後、ヘーズ(濁度)が10%以下のPE/EVA保護フィルムを貼り合わせ、巻き取り、回収した。第2レジストが、テクスチャシートのテクスチャ及び第1レジストを平坦化するように成膜できていることを、SEMを利用し確認した。
製造した2層レジストテクスチャシートを使用して、既に説明したように、サファイア基板の主面上に、第1レジスト及び第2レジストからなる2層レジスト層を転写付与した。次に、レジスト層を加工するエッチングと、サファイア基板を加工するエッチングを同一チャンバー内で連続して行った。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第1レジストが第2レジストのエッチングマスクとして機能し、第2レジストをサファイア基板の主面が部分的に露出するまでエッチングする。エッチング条件は、処理ガス圧1Pa、処理電力300Wの条件とした。続いて、BClガスとClガスと、の混合ガスを使用した反応性イオンエッチングを行い、サファイア基板をエッチングした。ここでは、第2レジストをエッチングマスクとして、サファイア基板をエッチングした。処理条件としては、ICP:150W、BIAS:50W、圧力0.2Paとした。
エッチング加工したサファイア基板(以下、テクスチャ基板)を取り出し、硫酸及び過酸化水素水を2:1の重量比にて混合したSPM溶液にて洗浄した。処理液の温度は、100℃以上に制御した。以上操作を経て、テクスチャ基板を製造した。なお、テクスチャは、2層レジストテクスチャシートのテクスチャ、第1レジストの充填量、第2レジストの膜厚により適宜調整した。
製造したテクスチャ基板に対して、CVD工程を適用し、LEDを製造した。まず、AlGa1−xN(0≦x≦1)の低温成長バッファ層を、200Å成膜した。次に、アンドープのGaNを、1100〜1200℃の温度で、V/III比を240〜280の間で、そして、アンモニア流量を190〜220の間で成膜した。この成膜条件により、ナノヴォイドの生成を制御した。また、成膜圧力を400〜600Torrから150〜250Torrへと、成膜途中で切り替え、下地層の平坦性を向上させた。この低温成長バッファ層とアンドープのGaNが、下地層に相当する。続いて、n型GaN層として、SiドープのGaNを成膜した。続いて、歪吸収層を設けた。その後、発光層として、多重量子井戸の活性層を成膜した。発光層は、井戸層とアンドープのInGaN及びSiドープのGaNより構成される障壁層と、から構成した。また、それぞれの膜厚を25Å及び130Åとし、井戸層が6層、障壁層が7層となるように交互に積層した。発光層の上に、エレクトロブロッキング層を含むようにMgドープのAlGaN、アンドープのGaN、MgドープのGaNを積層した。続いて、ITOを成膜し、エッチング加工した後に電極パッドを取り付けた。
半導体層への残留圧縮応力はマイクロラマン測定(micro−Raman measurement)により、測定した。室温下におけるマイクロラマン測定を実施し、ラマンシフト値とGaN E2(high)に対する半値幅を記録した。E2(high)位置におけるフォノンの周波数に対しては、理想的なGaNにおいて567.6cm−1とした。また、E2(high)modeのラマンシフト値から、残留圧縮応力を計算した。ここで、残留圧縮応力値は、マイクロラマン測定結果からの出力までにとどめた。これは、GaNに対する弾性率やポアソン比を適用し実数に換算したとしても、マイクロラマン測定結果から得られる出力内での相対関係と、変わらないためである。
表1に、実施例1〜実施例5及び比較例1を示した。
Figure 2017073511
表1には、ナノヴォイドの情報と、評価結果としての残留圧縮応力に係る情報を記載した。
実施例1〜実施例5にて使用したテクスチャ基板は以下の通りである。下地層成膜時に、テクスチャ基板の陥没部にナノヴォイドが生成するよう条件を整えている。
実施例1で使用したテクスチャ基板は、円状の開口部を有する陥没部が、正六方格子の格子点位置に配置されている。陥没部は、420nmの開口径を有し、そのアスペクト比は0.5である。陥没部の開口形状は円形であるが、その真円度(内接円径/外接円径)は0.95であった。陥没部の真円度は、陥没部の開口に対する真円度として定義される。陥没部の間隔は500nmである。また、網目の頂部線幅80nm、底部線幅が30nmであり、網目は底部から頂部に向かい細くなる形状である。凸状の網目の頂部における線幅が頂部線幅である。陥没部の底部における線幅が、底部線幅である。ナノヴォイドの形状は楕円状であった。
実施例2で使用したテクスチャ基板は、円状の開口部を有する陥没部が、正六方格子の格子点位置に配置されている。陥没部は、350nmの開口径を有し、そのアスペクト比は0.4である。陥没部の開口形状は円形であるが、その真円度(内接円径/外接円径)は0.98であった。陥没部の間隔は500nmである。また、網目の頂部線幅150nm、底部線幅が20nmであり、網目は底部から頂部に向かい細くなる形状である。ナノヴォイドの形状は砲弾状であった。
実施例3で使用したテクスチャ基板は、円状の開口部を有する陥没部が、正六方格子の格子点位置に配置されている。陥没部は、450nmの開口径を有し、そのアスペクト比は0.45である。陥没部の開口形状は円形であるが、その真円度(内接円径/外接円径)は0.97であった。陥没部の間隔は900nmである。また、網目の頂部線幅450nm、底部線幅が0nmであり、網目は底部から頂部に向かい細くなる形状である。ナノヴォイドの形状はレンズ状であった。
実施例4で使用したテクスチャ基板は、円状の開口部を有する陥没部が、格子間距離が周期的に変化する六方格子の格子点位置に配置されている。格子間距離は、六方格子の最短格子間距離の方向である3軸に対して、いずれも周期6000nmで変調している。変調は、最大間隔が550nm、最小間隔が450nm、平均間隔が500nmであり、周期6000nmを一単位とした変調である。即ち、平均格子間距離が500nmの六方格子が、6000nmの大きな周期にて六方配列状に変調されている。陥没部は、300nmの開口径を有し、そのアスペクト比は0.5である。陥没部の開口形状は円形であるが、その真円度(内接円径/外接円径)は0.94であった。また、網目の頂部線幅200nm、底部線幅が30nmであり、網目は底部から頂部に向かい細くなる形状である。ナノヴォイドの形状はレンズ状であった。
実施例5で使用したテクスチャ基板は、円状の開口部を有する陥没部が、部分的に間引かれた正六方格子の格子点位置に配置されている。格子間距離が500nmの正六方格子があって、当該正六方格子から、六方配列になるように、そして間隔が2000nmになるように格子点を間引いた格子の格子点に、凸状の網目が配置されている。換言すれば、間引かれた部分には陥没部は配置されておらず、当該箇所は、網目の交点となる。陥没部は、280nmの開口径を有し、そのアスペクト比は0.7である。陥没部の開口形状は円形であるが、その真円度(内接円径/外接円径)は0.91であった。また、網目の頂部線幅220nm、底部線幅が20nmであり、網目は底部から頂部に向かい細くなる形状である。ナノヴォイドの形状はレンズ状であった。
比較例にて使用したテクスチャ基板は以下の通りである。下地層成膜時に、テクスチャ基板の陥没部にナノヴォイドが生成せぬ条件を整えている。
比較例1で使用したテクスチャ基板は、円状の開口部を有する陥没部が、正六方格子の格子点位置に配置されている。陥没部は、300nmの開口径を有し、そのアスペクト比は0.6である。陥没部の開口形状は円形であるが、その真円度(内接円径/外接円径)は0.95であった。陥没部の間隔は500nmである。また、網目の頂部線幅200nm、底部線幅が190nmである。
表1に関し、評価結果の残留圧縮応力の「対比較例1」は、マイクロラマン測定より導出した圧縮応力の逆数の比率である。即ち、比較例1に対して数値が大きい程、圧縮応力が低減していることを意味する。
比較例1及び実施例1〜実施例5より、ナノヴォイドが存在する場合に、残留圧縮応力が低減していることがわかる。これは、ナノヴォイドと下地層との界面が形成されることで下地層に表面が形成され、残留圧縮応力は表面を伝って、軽減するためと考えることができる。
また、実施例1〜実施例5から、ナノヴォイドの形状として、基板側に頂点を有するレンズ状や砲弾状が、残留圧縮応力の低減に効果があるといえる。これは、下地層とナノヴォイドとの界面積が大きくなることで、下地層に対する残留圧縮応力が低減するためと考えられる。
本発明は、テクスチャを有する半導体発光素子に有用である。
55 基板(テクスチャ基板)
56、61 テクスチャ
56a 陥没部
56b 凸状の網目
60 下地層
60a 第1主面
60b 第2主面
61a 凹状の網目
61b 隆起部
70 ナノヴォイド
100 半導体発光素子

Claims (8)

  1. 第1主面と、前記第1主面とは反対側の第2主面とを有する下地層と、
    前記下地層の前記第2主面側に配置された基板と、を具備し、
    前記下地層と前記基板と、の間に複数のナノヴォイドを具備することを特徴とする半導体発光素子。
  2. 前記下地層は窒化物半導体を含み、
    前記下地層の前記第1主面側に設けられた窒化物半導体を含む第2導電型の第2半導体層と、
    前記第2半導体層の前記下地層とは反対側に設けられた窒化物半導体を含む発光層と、
    前記発光層の前記第2半導体層とは反対側に設けられた窒化物半導体を含み前記第2導電型とは異なる第1導電型の第1半導体層と、を備えることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記ナノヴォイドは、前記基板側から前記下地層側に向けて、径が大きくなることを特徴とする請求項1又は請求子2に記載の半導体発光素子。
  4. 前記ナノヴォイドの気圧は80kPa以下であることを特徴とする請求項1又は請求項2に記載の半導体発光素子。
  5. 前記ナノヴォイドは前記下地層の面内に渡り複数離間して配置されており、
    互いに隣接する前記ナノヴォイドの間隔は100nm以上3200nm以下であることを特徴とする請求項1又は請求項2に記載の半導体発光素子。
  6. 前記ナノヴォイドは、六方格子又は四方格子の格子点位置に設けられ、且つ、前記六方格子又は前記四方格子の格子間距離は、0%以上25%以下の範囲で変動することを特徴とする請求項5に記載の半導体発光素子。
  7. 前記ナノヴォイドは、六方格子又は四方格子の格子点位置のうち1%以上25%以下を不規則に省いた前記格子点位置に設けられることを特徴とする請求項5に記載の半導体発光素子。
  8. 前記ナノヴォイドは、六方格子又は四方格子の格子点位置のうち1%以上25%以下を規則的に省いた前記格子点位置に設けられることを特徴とする請求項5に記載の半導体発光素子。
JP2015200630A 2015-10-09 2015-10-09 半導体発光素子 Pending JP2017073511A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015200630A JP2017073511A (ja) 2015-10-09 2015-10-09 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015200630A JP2017073511A (ja) 2015-10-09 2015-10-09 半導体発光素子

Publications (1)

Publication Number Publication Date
JP2017073511A true JP2017073511A (ja) 2017-04-13

Family

ID=58537924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015200630A Pending JP2017073511A (ja) 2015-10-09 2015-10-09 半導体発光素子

Country Status (1)

Country Link
JP (1) JP2017073511A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019069604A1 (ja) * 2017-10-06 2019-04-11 パナソニックIpマネジメント株式会社 半導体発光素子
WO2023153330A1 (ja) * 2022-02-14 2023-08-17 ヌヴォトンテクノロジージャパン株式会社 窒化物系半導体発光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019069604A1 (ja) * 2017-10-06 2019-04-11 パナソニックIpマネジメント株式会社 半導体発光素子
WO2023153330A1 (ja) * 2022-02-14 2023-08-17 ヌヴォトンテクノロジージャパン株式会社 窒化物系半導体発光素子

Similar Documents

Publication Publication Date Title
US9660142B2 (en) Light emitting diode with nanostructured layer and methods of making and using
TWI528585B (zh) Graphic Wafer for LED, Manufacturing Method of Epitaxial Wafer for Epitaxial Wafer and LED
TWI620345B (zh) 光學基材、半導體發光元件用基板、及半導體發光元件
US9136434B2 (en) Submicro-facet light-emitting device and method for fabricating the same
WO2018062305A1 (ja) 半導体発光素子および半導体発光素子の製造方法
KR20140066397A (ko) 복수개의 단위 발광소자들을 갖는 발광다이오드
JP2014195069A (ja) 半導体発光素子及びその製造方法並びに光学基材
JP2017073511A (ja) 半導体発光素子
KR20140004361A (ko) 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법
TW201324856A (zh) 發光二極體
JP6306443B2 (ja) 発光ダイオード及び発光ダイオードの製造方法
US9263628B2 (en) Method for making light emitting diodes
US9645372B2 (en) Light emitting diodes and optical elements
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
US8912022B2 (en) Methods for making light emitting diodes and optical elements
JP2016139780A (ja) 発光素子用基板及び発光素子
JP2019145629A (ja) 半導体発光素子
JP2017073510A (ja) 半導体発光素子
TW201208064A (en) Nitride semiconductor device
JP2016012684A (ja) 半導体発光素子
JP2019160902A (ja) 半導体発光素子用基材及び半導体発光素子
JP2017069463A (ja) 半導体発光素子及びその製造方法
KR20080079538A (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2016162871A (ja) 半導体発光素子及び照明デバイス
JP2019125649A (ja) 半導体発光素子用基材及び半導体発光素子