WO2019069604A1 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
WO2019069604A1
WO2019069604A1 PCT/JP2018/032539 JP2018032539W WO2019069604A1 WO 2019069604 A1 WO2019069604 A1 WO 2019069604A1 JP 2018032539 W JP2018032539 W JP 2018032539W WO 2019069604 A1 WO2019069604 A1 WO 2019069604A1
Authority
WO
WIPO (PCT)
Prior art keywords
type
layer
light emitting
cladding layer
thin film
Prior art date
Application number
PCT/JP2018/032539
Other languages
English (en)
French (fr)
Inventor
福久　敏哉
木戸口　勲
長谷川　義晃
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2019069604A1 publication Critical patent/WO2019069604A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Definitions

  • LEDs light emitting diodes
  • LEDs light emitting diodes
  • development of light sources that maximizes the merits of low power consumption, light weight, miniaturization, etc. that are its features is advanced in various fields It is done.
  • the use of the semiconductor light emitting element is expanding in order to make the variation of the unique design abundant.
  • the use of semiconductor light-emitting elements is also expected to rapidly expand in on-vehicle headlamp light sources that require high light output (high luminous flux), and the on-vehicle lighting all-LEDs will accelerate.
  • the substrate and the light emitting layer are formed of different materials, and the substrate and the light emitting layer are formed of the same material than the gallium nitride (GaN) -based LED on the foreign substrate (for example, sapphire substrate) having many crystal defects.
  • GaN gallium nitride
  • a GaN-based LED on a GaN substrate with less crystal defects has attracted attention.
  • a unique design is pursued, and therefore, it is possible to realize a smaller size and a high light output even with ampere-class high current drive. The emergence of LEDs is highly anticipated.
  • Non-Patent Document 1 when Si or O is used as an impurity of the n-type GaN substrate, it is known that the lattice constant is smaller than that of a GaN substrate without addition (see, for example, Non-Patent Document 1).
  • An object of the present disclosure is to provide a semiconductor light emitting device capable of avoiding or reducing the occurrence of dislocations and cracks in a crystal.
  • an aspect of a semiconductor light emitting device includes: an n-type GaN substrate containing Ge; an n-type cladding layer disposed above the n-type GaN substrate and containing Si; A light emitting layer disposed above the n-type cladding layer, an n-type strain adjustment layer disposed between the n-type cladding layer and the light emitting layer, and a p-type cladding layer disposed above the light emitting layer
  • the n-type cladding layer, the light emitting layer, the n-type strain adjustment layer, and the p-type cladding layer are made of a group III nitride semiconductor, and the n-type strain adjustment layer contains Si and has a lattice constant. Is larger than the lattice constant of the n-type cladding layer and smaller than the lattice constant of the light emitting layer.
  • FIG. 7 is a schematic cross-sectional view showing a configuration of a semiconductor light emitting device according to a first modification of the second embodiment.
  • FIG. 8 is a schematic cross-sectional view showing a configuration of a semiconductor light emitting device according to a second modification of the second embodiment.
  • FIG. 9 is a schematic band structure diagram of the n-type GaN substrate, the undoped thin film layer, and the n-type thin film layer of the semiconductor light emitting device according to the second modification of the second embodiment.
  • FIG. 10 is a schematic cross-sectional view showing the configuration of the semiconductor light emitting device according to the third embodiment.
  • a semiconductor light emitting device includes an n-type GaN substrate containing Ge (germanium), and an n-type cladding layer disposed above the n-type GaN substrate and containing Si (silicon).
  • the semiconductor light emitting device is further provided with a light emitting layer disposed above the n-type cladding layer, an n-type strain adjustment layer disposed between the n-type cladding layer and the light emitting layer, and above the light emitting layer. and a p-type cladding layer.
  • the n-type cladding layer, the light emitting layer, the n-type strain adjustment layer, and the p-type cladding layer are made of a group III nitride semiconductor, the n-type strain adjustment layer contains Si, and the lattice constant is larger than the lattice constant of the n-type cladding layer And smaller than the lattice constant of the light emitting layer.
  • the n-type impurity contained in the n-type GaN substrate is Ge
  • the n-type impurity contained in the n-type strain adjustment layer is Si.
  • Ge is added as an n-type impurity to GaN
  • the lattice constant becomes larger and approaches the lattice constant of GaN containing no n-type impurity, as compared to the case where Si is added as an impurity at the same concentration.
  • the lattice constant becomes larger as compared with GaN as the composition of In increases.
  • Si is added as an n-type impurity to an n-type strain adjustment layer made of InGaN
  • the lattice constant becomes smaller as compared to the case where Ge is added as an impurity at the same concentration.
  • Si is used for n-type strain adjustment layer composed of Ge and InGaN for n-type GaN substrate.
  • the difference in lattice constant can be suppressed to be smaller, and an increase in the amount of strain generated in the semiconductor light emitting device can be suppressed.
  • the light emitting layer includes a quantum well layer and a quantum barrier layer, and the lattice constant of the n-type strain adjustment layer is smaller than the lattice constant of the quantum well layer and the quantum barrier layer. Good.
  • the strain in the light emitting layer can be adjusted by such an n-type strain adjusting layer.
  • the semiconductor light emitting device further includes an undoped thin film layer of GaN disposed between the n-type GaN substrate and the n-type cladding layer and having an impurity concentration of 1 ⁇ 10 16 cm ⁇ 3 or less. May be Since the epitaxial growth surface is planarized by this undoped thin film layer, characteristics such as light emission luminance are improved.
  • the semiconductor light emitting device may further include an n-type thin film layer disposed between the n-type GaN substrate and the n-type cladding layer.
  • the n-type thin film layer is made of GaN having a thickness of 5 nm or more and 50 nm or less.
  • the n-type impurity concentration of the n-type thin film layer may be at least 1.8 times the n-type impurity concentration of the n-type GaN substrate or the n-type cladding layer, whichever is higher in n-type impurity concentration.
  • the carrier transport effect is enhanced, and the characteristic improvement such as the reduction of the operating voltage is realized.
  • the n-type thin film layer may contain at least one of Si and Ge as an n-type impurity. Since Si has a higher activation ratio than Ge or other impurities, the sheet resistance of the n-type thin film layer can be reduced by using Si as the n-type impurity. When Si is also used as an n-type impurity in other layers such as an n-type cladding layer, it is effective to use Si of the same element as an n-type impurity also in the highly doped n-type thin film layer. It becomes.
  • a semiconductor light emitting device is an undoped thin film layer made of GaN, which is disposed between an n-type GaN substrate and an n-type thin film layer and has an n-type impurity concentration of 1 ⁇ 10 16 cm ⁇ 3 or less. May further be provided. Since the epitaxial growth surface is planarized by this undoped thin film layer, characteristics such as light emission luminance are improved.
  • the p-type cladding layer may contain C (carbon).
  • C carbon
  • the lattice constant of GaN constituting the p-type cladding layer is larger than when C of the same concentration is used as the p-type impurity. Therefore, when the n-type strain adjustment layer made of InGaN is used, the difference in lattice constant between the n-type strain adjustment layer and the p-type cladding layer is reduced, and it is possible to obtain a further strain suppressing effect.
  • the undoped thin film layer 20 is a layer which is disposed between the n-type GaN substrate 10 and the first n-type cladding layer 21 and which has an impurity concentration of 1 ⁇ 10 16 cm ⁇ 3 or less.
  • the film thickness of the undoped thin film layer 20 is 5 nm or more and 100 nm or less.
  • the n-type strain adjustment layer 22 is a strain adjustment layer which is disposed between the first n-type cladding layer 21 and the light emitting layer 24 and adjusts the strain of the light emitting layer 24.
  • the n-type strain adjustment layer 22 contains Si, and the lattice constant is larger than the lattice constant of the first n-type cladding layer 21 and smaller than the lattice constant of the light emitting layer 24.
  • the n-type strain adjustment layer 22 is made of InGaN containing Si as an n-type impurity.
  • the light emitting layer 24 is a layer which is disposed above the second n-type cladding layer 23 and generates light.
  • the light emitting layer 24 has a multiple quantum well structure formed of a group III nitride semiconductor.
  • the light emitting layer 24 is a multiple quantum well active layer composed of a combination of an In 0.18 Ga 0.82 N quantum well layer and an In 0.05 Ga 0.95 N quantum barrier layer.
  • the n electrode 30 is an electrode disposed above the first n-type cladding layer 21.
  • the n-electrode 30 is disposed in the region 40 on the first n-type cladding layer 21 exposed by removing a partial region from the p-type cladding layer 25 to the middle of the first n-type cladding layer 21.
  • the material for forming the n-electrode 30 is not particularly limited as long as it is a conductive material.
  • the n-electrode 30 has a laminated structure made of titanium with a film thickness of 100 nm and gold with a film thickness of 1 ⁇ m.
  • the undoped thin film layer 20 between the n-type GaN substrate 10 and the first n-type cladding layer 21 the flaws and the like in the n-type GaN substrate 10 are flattened and the epitaxial growth flatness An improvement effect can be expected.
  • the film thickness of the undoped thin film layer 20 is desirably 5 nm or more and 100 nm or less. If the film thickness is less than 5 nm, n-type impurities diffuse into the whole or most of the layer, and the effect of interdiffusion suppression of Ge and Si and promotion of lateral growth can not be expected. On the other hand, when the film thickness exceeds 100 nm, the n-electrode 30 and the n-type GaN substrate 10 are electrically isolated from each other to cause adverse effects such as an increase in operating voltage.
  • the n-type strain adjustment layer 22 may be a compound semiconductor layer containing an element other than indium, gallium, and nitrogen, such as InGaAlN or InGaNP, instead of InGaN, as long as the lattice constant is larger than GaN.
  • a p-type GaN layer having a film thickness of 0.2 ⁇ m and a doping concentration of 5 ⁇ 10 19 cm ⁇ 3 of Mg (magnesium) is laminated.
  • Such a multilayer structure can be formed by an epitaxial growth technique such as metal organic chemical vapor deposition (MOCVD), hydride vapor deposition (HVPE), or molecular beam epitaxy (MBE).
  • MOCVD metal organic chemical vapor deposition
  • HVPE hydride vapor deposition
  • MBE molecular beam epitaxy
  • the partial region of the multilayer structure is etched halfway from the p-type cladding layer 25 to the first n-type cladding layer 21.
  • titanium with a film thickness of 100 nm In the region 40 of the first n-type cladding layer 21 where the n-type GaN is exposed, titanium with a film thickness of 100 nm, an n-electrode 30 made of gold with a film thickness of 1 ⁇ m, and silver with a film thickness of 100 nm on the p-type cladding layer 25 A 100 nm-thick titanium and a 1 ⁇ m-thick gold p-electrode 31 are formed by vacuum evaporation.
  • the semiconductor light emitting device 1 according to the present embodiment can be manufactured.
  • the difference between the semiconductor light emitting device 1a which is a laser diode and the semiconductor light emitting device 1 which is the above light emitting diode is that, in the case of a laser diode, the n electrode 30 is an n type GaN substrate 10 in most cases. It is to be equipped on the back side. Further, in order to concentrate the holes to be injected into a part of the light emitting layer 24 so as to narrow it, the semiconductor light emitting element 1a has a current narrowing structure 25r in which a part of the p-type cladding layer 25 is etched in a ridge shape. Also in the semiconductor light emitting element 1a which is a laser diode having such a structure, the same effect as that of the semiconductor light emitting element 1 can be obtained by adopting the above-described multilayer structure.
  • the semiconductor light emitting device according to the present embodiment is different from the semiconductor light emitting device 1 according to the first embodiment in that an n-type thin film layer is provided instead of the undoped thin film layer 20.
  • a semiconductor light emitting device according to the present embodiment below will be described based on the drawings, focusing on differences from the semiconductor light emitting device 1 according to the first embodiment.
  • the first n-type cladding layer 121, the n-type strain adjustment layer 122, the second n-type cladding layer 123, the light emitting layer 124, and the p-type cladding layer 125 are made of a group III nitride semiconductor.
  • the semiconductor light emitting device 101 is further exposed by removing a partial region from the p-type cladding layer 125 to the middle of the first n-type cladding layer 121 and the p electrode 131 disposed above the p-type cladding layer 125 And an n electrode 130 disposed in the region 140 on the first n-type cladding layer 121.
  • the first n-type cladding layer 121, the n-type strain adjustment layer 122, and the second n-type cladding layer 123 use Si as an n-type impurity.
  • the first n-type cladding layer 121 is a contact layer adjacent to the n-electrode 130
  • the n-type strain adjustment layer 122 is a strain adjustment layer for adjusting the strain of the light emitting layer 124
  • the second n-type cladding layer 123 is an electron
  • the n-type strain adjustment layer 122 contains Si and has a lattice constant larger than the lattice constant of the first n-type cladding layer 121 made of GaN and from InGaN. Smaller than the lattice constant of the light emitting layer 124.
  • the lattice constant of the n-type strain adjustment layer 22 is smaller than that of any of the quantum well layer and the quantum barrier layer that constitute the light emitting layer 24. The strain in the light emitting layer 124 can be adjusted by such an n-type strain adjusting layer 122.
  • the addition of Ge to the n-type GaN substrate 110 and the addition of Si to the n-type strain adjustment layer 122 are the same as in the first embodiment, but the difference in lattice constant between the n-type GaN substrate 110 and the n-type strain adjustment layer 122 It is to make it smaller. Further, as in the first embodiment, Ge can be added to n-type GaN substrate 110 as long as the lattice constant of n-type GaN substrate 110 and the lattice constant of n-type strain adjustment layer 122 change in a direction approaching each other.
  • the present invention is not limited to the addition of Si to the n-type strain adjustment layer 122.
  • the n-type strain adjustment layer 122 may be a compound semiconductor layer containing an element other than indium, gallium, and nitrogen, such as InGaAlN or InGaNP, instead of InGaN, as long as the lattice constant is larger than GaN.
  • the semiconductor light emitting device 101 according to the present embodiment is a highly doped n-type having a film thickness of 30 nm between the n-type GaN substrate 110 and the first n-type cladding layer 121 and a doping concentration of Si of 1 ⁇ 10 19 cm ⁇ 3.
  • the thin film layer 120 is further provided.
  • FIG. 6 is a schematic band structure diagram of the n-type GaN substrate 110, the n-type thin film layer 120, and the first n-type cladding layer 121 according to the present embodiment.
  • ⁇ Ec represents an energy difference in the conduction band of the n-type thin film layer 120, the n-type GaN substrate 110 and the highly doped n-type thin film layer.
  • the highly doped n-type thin film layer 120 is doped with n-type impurities at a higher concentration than the lower n-type GaN substrate 110 and the upper first n-type cladding layer 121. Thereby, in the n-type thin film layer 120, the donor level is formed at a shallow level. Therefore, the heterojunction of these layers causes a finite energy difference ⁇ Ec between the n-type thin film layer 120 and the layers above and below, as shown in FIG. A layer of confinement is created.
  • this structure can also be produced using a conventional n-type GaN substrate containing Si as an n-type impurity.
  • the Si reacts with nitrogen (N) which is dissociated from the n-type GaN substrate surface by heating the n-type GaN substrate.
  • Fine particles of silicon nitride (SiN) are produced. Such fine particles adhere to the n-type GaN substrate 110 to inhibit normal epi growth, and degrade the morphology of the multilayer structure formed on the n-type GaN substrate 110.
  • Ge is used as the n-type impurity of the n-type GaN substrate 110. Since the bonding energy between Ge and N is larger than the bonding energy between Si and N, the dissociation of N from the n-type GaN substrate at the same heating temperature is reduced, the generation of SiN is reduced, and the SiN is an n-type GaN substrate Deterioration of the morphology due to deposition on 110 is reduced. Therefore, by using the n-type GaN substrate 110 doped with Ge as a multilayer substrate having a multilayer structure, normal epi growth can be performed even when the n-type thin film layer 120 is grown, and a semiconductor can be stably formed. It is possible to reduce the operating voltage of the light emitting element.
  • the film thickness of the highly doped n-type thin film layer 120 may be 50 nm or less.
  • electrons can be confined two-dimensionally in the n-type thin film layer 120 more reliably.
  • the film thickness of the n-type thin film layer 120 exceeds 50 nm, it becomes difficult to confine electrons in the n-type thin film layer 120 two-dimensionally.
  • the doping concentration of the n-type impurity in the n-type thin film layer 120 is 1.8 times the doping concentration of the n-type impurity of the n-type GaN substrate 110 and the first n-type cladding layer 121 which has the higher n-type impurity concentration. It may be more than.
  • the electron transport effect can be obtained by the two-dimensional electron gas in the n-type thin film layer 120. This effect will be described using the relationship between the energy difference ⁇ Ec and the impurity concentration of each layer.
  • the energy difference ⁇ Ec is calculated by adding the doping concentration n + of the n-type thin film layer 120, the doping concentration n of the n-type GaN substrate 110 and the n-type thin film layer 120, the Boltzmann constant k, and the absolute temperature T of the n-type thin film layer 120. It is represented by the following equation 1 using:
  • the energy difference ⁇ Ec is proportional to the natural logarithm of the ratio of the doping concentration n + of the n-type thin film layer 120 to the doping concentration n of the n-type GaN substrate 110 and the n-type thin film layer 120.
  • the energy difference ⁇ Ec exceeds the electron binding energy (about 20 meV) in the GaN crystal, and the electron transport effect by the two-dimensional electron gas channel appears when n + / n is 1.8 or more. Therefore, the electron transport effect by the two-dimensional electron gas in the n-type thin film layer 120 can be obtained by setting n + / n to 1.8 or more.
  • the highly doped n-type thin film layer 120 may contain Ge as an n-type impurity instead of Si.
  • Ge is used as the n-type impurity, not only the n-type GaN substrate 110 but also the raw material supplied at the time of layer formation does not contain Si.
  • the generation probability of the SiN fine particles at the time of forming the n-type thin film layer 120 is further reduced, and thus the morphology of the multilayer structure formed on the n-type GaN substrate 110 is further improved.
  • FIG. 7 and 8 are schematic cross-sectional views showing the configuration of the semiconductor light emitting device according to the first modification and the second modification, respectively, of the present embodiment.
  • FIG. 9 is a schematic band structure diagram of the n-type GaN substrate 110, the undoped thin film layer 150, and the n-type thin film layer 120 of the semiconductor light emitting device 101a according to the second modification of the present embodiment.
  • the undoped thin film layer 150 having the same configuration as the undoped thin film layer 20 according to the first embodiment can be a highly doped n-type thin film layer 120. It may be provided adjacent to
  • the concentration of the n-type impurity is 1 ⁇ 10 16 cm ⁇ 3 or less between the n-type thin film layer 120 and the first n-type cladding layer 121.
  • a certain undoped thin film layer 150 made of GaN may be provided.
  • a wafer-like n-type GaN substrate 110 is prepared. Ge is added to the n-type GaN substrate 110 as an impurity. The concentration of Ge in the n-type GaN substrate 110 is 5 ⁇ 10 17 cm ⁇ 3 to 5 ⁇ 10 18 cm ⁇ 3 , and the thickness of the n-type GaN substrate 110 is 100 ⁇ m.
  • the lamination plane is the (0001) plane, that is, the + C plane (Ga plane).
  • the n-type thin film layer 120 In the wafer-like n-type GaN substrate 110, the n-type thin film layer 120, the first n-type cladding layer 121, the n-type strain adjustment layer 122, the second n-type cladding layer 123, the light emitting layer 124, and the p-type cladding layer 125 To form a multilayer structure.
  • the n-type thin film layer 120 for example, a GaN layer having a film thickness of 30 nm and an additive concentration of 1 ⁇ 10 19 cm ⁇ 3 of Si is stacked.
  • the first n-type cladding layer 121 for example, an n-type GaN layer having a thickness of 1 ⁇ m and a doping concentration of Si of 5 ⁇ 10 18 cm -3 is stacked.
  • the n-type strain adjustment layer 122 for example, an n-type In 0.03 Ga 0.97 N layer having a film thickness of 0.1 ⁇ m and a doping concentration of Si of 3 ⁇ 10 18 cm ⁇ 3 is stacked.
  • the second n-type cladding layer 123 for example, an n-type GaN layer having a film thickness of 0.5 ⁇ m and a doping concentration of 3 ⁇ 10 18 cm -3 is stacked.
  • the light emitting layer 124 for example, an In 0.18 Ga 0.82 N quantum well layer with a film thickness of 5 nm consisting of four layers and an In 0.05 Ga 0.95 N quantum barrier layer with a film thickness of 5 nm sandwiched therebetween A combination light emitting layer 124 is stacked.
  • the p-type cladding layer 125 for example, a p-type GaN layer having a film thickness of 0.2 ⁇ m and a doping concentration of 5 ⁇ 10 19 cm ⁇ 3 of Mg (magnesium) is stacked.
  • Such a structure can be formed by an epitaxial growth technique such as metal organic chemical vapor deposition (MOCVD), hydride vapor deposition (HVPE), or molecular beam epitaxy (MBE).
  • MOCVD metal organic chemical vapor deposition
  • HVPE hydride vapor deposition
  • MBE molecular beam epitaxy
  • the partial region of the multilayer structure is etched halfway from the p-type cladding layer 125 to the first n-type cladding layer 121.
  • titanium with a film thickness of 100 nm an n electrode 130 made of gold with a film thickness of 1 ⁇ m, and silver with a film thickness of 100 nm on the p-type cladding layer 125
  • a 100 nm-thick titanium and a 1 ⁇ m-thick p-electrode 131 made of gold are formed by vacuum evaporation.
  • the back side of the wafer-like n-type GaN substrate 110 is polished and roughened to make the n-type GaN substrate 110 have a thickness of 100 ⁇ m, and then element separation is performed to complete the semiconductor light emitting device 101.
  • the semiconductor light emitting device 101 according to the present embodiment can be manufactured.
  • the first n-type cladding layer 221 is a contact layer adjacent to the n-electrode 230
  • the n-type strain adjustment layer 222 is a strain adjustment layer for adjusting the strain of the light-emitting layer 224
  • the second n-type cladding layer 223 is an electron Each plays a role as an electron supply layer to supply.
  • An undoped thin film layer 220 is provided between the n-type GaN substrate 210 and the first n-type cladding layer 221.
  • the semiconductor light emitting device 201 may include the n-type thin film layer 120 according to the second embodiment instead of the undoped thin film layer 220, or may include both the undoped thin film layer 220 and the n-type thin film layer 120. May be The effects obtained by the provision of these layers are the same as those obtained in the first and second embodiments.
  • the addition of Ge to the n-type GaN substrate 210 and the addition of Si to the n-type strain adjustment layer 222 are the same as in the first embodiment, but the difference in lattice constant between the n-type GaN substrate 210 and the n-type strain adjustment layer 222 is It is to make it smaller. Further, as in the first embodiment, Ge can be added to n-type GaN substrate 210 as long as the lattice constant of n-type GaN substrate 210 and the lattice constant of n-type strain adjustment layer 222 change in a direction approaching each other. However, the present invention is not limited to the addition of Si to the n-type strain adjustment layer 222.
  • the n-type strain adjustment layer 222 may be a compound semiconductor layer containing an element other than indium, gallium, and nitrogen, such as InGaAlN or InGaNP, instead of InGaN, as long as the lattice constant is larger than GaN.
  • the p-type cladding layer 225 contains C (carbon) as a p-type impurity.
  • C carbon
  • the lattice constant of GaN constituting the p-type cladding layer 225 is larger than when C of the same concentration is used as the p-type impurity. Therefore, the difference in lattice constant between the p-type cladding layer 225 and the n-type strain adjustment layer 222 is reduced, and it is possible to obtain a further strain suppressing effect.
  • a wafer-like n-type GaN substrate 210 is prepared. Ge is added to the n-type GaN substrate 210 as an impurity. The concentration of Ge in the n-type GaN substrate 210 is 5 ⁇ 10 17 cm ⁇ 3 to 5 ⁇ 10 18 cm ⁇ 3 , and the thickness of the n-type GaN substrate 110 is 100 ⁇ m.
  • the lamination plane is the (0001) plane, that is, the + C plane (Ga plane).
  • An undoped thin film layer 220, a first n-type cladding layer 221, an n-type strain adjustment layer 222, a second n-type cladding layer 223, a light emitting layer 224, and a p-type cladding layer 225 are sequentially stacked on the n-type GaN substrate 210.
  • Form a multilayer structure As the undoped thin film layer 220, for example, a substantially undoped GaN layer with a film thickness of 50 nm is stacked.
  • n-type strain adjustment layer 222 for example, an n-type In 0.03 Ga 0.97 N layer having a film thickness of 0.1 ⁇ m and a doping concentration of Si of 3 ⁇ 10 18 cm ⁇ 3 is stacked.
  • the light emitting layer 224 for example, the thickness 5nm composed of four layers In 0.18 Ga 0.82 N quantum well layers and In 0.05 Ga 0.95 N quantum barrier layer having a thickness of 5nm put between them The combined layers are stacked.
  • the p-type cladding layer 225 for example, a p-type GaN layer having a film thickness of 0.2 ⁇ m and a doping concentration of C (carbon) of 5 ⁇ 10 19 cm -3 is stacked.
  • Such a structure can be formed by an epitaxial growth technique such as metal organic chemical vapor deposition (MOCVD), hydride vapor deposition (HVPE), or molecular beam epitaxy (MBE).
  • MOCVD metal organic chemical vapor deposition
  • HVPE hydride vapor deposition
  • MBE molecular beam epitaxy
  • C (carbon) is used as the p-type impurity in the p-type cladding layer 225
  • addition of C is possible by using carbon tetrabromide (CBr4) or the like as a raw material in the MOCVD method.
  • the partial region of the multilayer structure is etched halfway from the p-type cladding layer 225 to the first n-type cladding layer 221.
  • a 100 nm thick titanium, a 1 ⁇ m thick gold n electrode 230 and a 100 nm thick silver on the p type clad layer 225 are formed in the region 240 of the first n-type cladding layer 221 where the n-type GaN is exposed.
  • a titanium (Pt) film having a thickness of 100 nm and a p-electrode 231 made of gold having a thickness of 1 ⁇ m are formed by vacuum evaporation.
  • the back side of the wafer-like n-type GaN substrate 210 is polished and roughened to make the n-type GaN substrate 210 have a thickness of 100 ⁇ m, and then element separation is performed to complete the semiconductor light emitting device 201.
  • the semiconductor light emitting device 201 can be manufactured.
  • the present disclosure is applicable to semiconductor light emitting devices such as LEDs and lasers having a layer structure including an InGaN layer, an AlGaN layer, a high concentration p-GaN layer and the like stacked on a GaN substrate.
  • semiconductor light emitting devices such as LEDs and lasers having a layer structure including an InGaN layer, an AlGaN layer, a high concentration p-GaN layer and the like stacked on a GaN substrate.
  • it is useful for an on-vehicle light source which is required to improve characteristics and increase design freedom.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

半導体発光素子（１）は、Ｇｅを含むｎ型ＧａＮ基板（１０）と、ｎ型ＧａＮ基板（１０）の上方に配置され、Ｓｉを含むｎ型クラッド層（第一ｎ型クラッド層（２１））と、ｎ型クラッド層の上方に配置される発光層（２４）と、ｎ型クラッド層と発光層（２４）との間に配置されるｎ型歪調整層（２２）と、発光層（２４）の上方に配置されるｐ型クラッド層（２５）と、を備え、ｎ型クラッド層、発光層（２４）、ｎ型歪調整層（２２）、及びｐ型クラッド層（２５）はＩＩＩ族窒化物半導体からなり、ｎ型歪調整層（２２）はＳｉを含み、格子定数がｎ型クラッド層の格子定数より大きく、かつ発光層（２４）の格子定数より小さい。

Description

半導体発光素子
　本願は、ＧａＮ基板上に積層されたＩＩＩ族窒化物半導体積層構造を備えた半導体発光素子に関する。
　現在、照明用白色光源として発光ダイオード（ＬＥＤ）などの半導体発光素子が注目され、その特徴である低消費電力、軽重量、小型化等のメリットを最大限活用する光源開発が様々な分野において進められている。その中でも、移動体分野である自動車のエクステリア光源において、個性的なデザインのバリエーションを豊富にするために半導体発光素子の利用が拡大している。半導体発光素子の利用は、高光出力（高光束）が要求される車載ヘッドランプ光源においても急拡大し、車載照明オールＬＥＤ化が加速すると見られている。
　車載用のＬＥＤでは、その長期信頼性が非常に重要である。このため、基板と発光層とが互いに異なる材料で形成され、結晶欠陥の多い、異種基板（例えばサファイア基板）上の窒化ガリウム（ＧａＮ）系ＬＥＤよりも、基板と発光層とが同一材料で形成され、結晶欠陥の少ない、ＧａＮ基板上のＧａＮ系ＬＥＤが注目されている。さらに、今後の車載ヘッドランプ用途においては、長期信頼性に加えて、個性的なデザインが追求されるため、より小型化で、アンペア級の大電流駆動でも高光出力が実現できるＧａＮ基板上ＧａＮ系ＬＥＤの出現が待望されている。
　ＧａＮ基板上にＧａＮ系化合物半導体が積層されたＬＥＤとして、例えば、特許文献１に記載された半導体発光素子などがある。特許文献１に記載の半導体発光素子は、ＧａＮ基板と、ｎ型ＧａＮ層と、ＩｎＧａＮ層を含む活性領域と、ｐ型ＧａＮ層と、を備える。
　また、半導体発光素子の抵抗を低減するために、積層された半導体層だけでなくＧａＮ基板にも不純物を添加することによりｎ型（若しくはｐ型）にする技術が知られている。特許文献２にはｎ型不純物としてそれぞれＳｉ（シリコン）又はＯ（酸素）をドープしたＧａＮ基板が記載されている。特許文献３には、そのような基板を用いた半導体発光素子が記載されている。
　しかし、ｎ型ＧａＮ基板の不純物としてＳｉ又はＯを用いた場合、添加をしないＧａＮ基板に比べて格子定数が小さくなることが知られている（例えば非特許文献１参照）。
　このことは、当該ＧａＮ基板上に格子定数が大きいＩｎＧａＮ層などを積層することにより生じる歪を増大させる原因となる。その歪の影響で結晶内の転位又はクラックが発生し得るため、半導体発光素子の特性を著しく悪化させる危険性が増す。また、そのような危険性を回避するためには、素子設計の自由度が著しく制限される。
特開平７－９４７８４号公報 特開２００２－３５６３９８号公報 特開平１０－３３５７５７号公報
ＡＰＰＬＩＥＤ　ＰＨＹＳＩＣＳ　ＬＥＴＴＥＲＳ　１００、　１２２１０４　（２０１２）
　本開示は、結晶内の転位やクラックの発生を回避若しくは緩和できる半導体発光素子を提供することを目的とする。
　上記課題を解決するために、本開示に係る半導体発光素子の一態様は、Ｇｅを含むｎ型ＧａＮ基板と、前記ｎ型ＧａＮ基板の上方に配置され、Ｓｉを含むｎ型クラッド層と、前記ｎ型クラッド層の上方に配置される発光層と、前記ｎ型クラッド層と前記発光層との間に配置されるｎ型歪調整層と、前記発光層の上方に配置されるｐ型クラッド層と、を備え、前記ｎ型クラッド層、前記発光層、前記ｎ型歪調整層、及び前記ｐ型クラッド層はＩＩＩ族窒化物半導体からなり、前記ｎ型歪調整層はＳｉを含み、格子定数が前記ｎ型クラッド層の格子定数より大きく、かつ前記発光層の格子定数より小さい。
　本開示によれば、結晶内の転位やクラックの発生を回避若しくは緩和できる半導体発光素子を提供することができる。
図１は、実施の形態１に係る半導体発光素子の構成を示す模式的な断面図である。 図２は、窒化物混晶の格子定数とバンドギャップエネルギーとの関係を示す図である。 図３は、実施の形態１の変形例に係る半導体発光素子の構成を示す模式的な断面図である。 図４は、実施の形態２に係る半導体発光素子の構成を示す模式的な断面図である。 図５は、実施の形態２に係る半導体発光素子の構成を示す模式的な平面図である。 図６は、実施の形態２に係るｎ型ＧａＮ基板、ｎ型薄膜層及び第一ｎ型クラッド層の模式的なバンド構造図である。 図７は、実施の形態２の変形例１に係る半導体発光素子の構成を示す模式的な断面図である。 図８は、実施の形態２の変形例２に係る半導体発光素子の構成を示す模式的な断面図である。 図９は、実施の形態２の変形例２に係る半導体発光素子のｎ型ＧａＮ基板、アンドープ薄膜層及びｎ型薄膜層の模式的なバンド構造図である。 図１０は、実施の形態３に係る半導体発光素子の構成を示す模式的な断面図である。
　本開示に係る半導体発光素子は、Ｇｅ（ゲルマニウム）を含むｎ型ＧａＮ基板と、ｎ型ＧａＮ基板の上方に配置され、Ｓｉ（シリコン）を含むｎ型クラッド層と、を備える。半導体発光素子は、さらに、ｎ型クラッド層の上方に配置される発光層と、ｎ型クラッド層と発光層との間に配置されるｎ型歪調整層と、発光層の上方に配置されるｐ型クラッド層と、を備える。ｎ型クラッド層、発光層、ｎ型歪調整層、及びｐ型クラッド層はＩＩＩ族窒化物半導体からなり、ｎ型歪調整層はＳｉを含み、格子定数がｎ型クラッド層の格子定数より大きく、かつ発光層の格子定数より小さい。
　このように、半導体発光素子において、ｎ型ＧａＮ基板に含まれるｎ型不純物はＧｅであり、ｎ型歪調整層に含まれるｎ型不純物はＳｉである。ＧａＮにｎ型不純物としてＧｅを添加した場合には、同じ濃度でＳｉを不純物として添加した場合と比較して、格子定数が大きくなり、ｎ型不純物を含まないＧａＮの格子定数に近づく。
　一方、例えば、ＩｎＧａＮからなるｎ型歪調整層においてはＩｎの組成が増えるほどＧａＮに比べて格子定数が大きくなる。また、ＩｎＧａＮからなるｎ型歪調整層にＳｉをｎ型不純物として添加した場合は、同じ濃度でＧｅを不純物として添加した場合と比較して、格子定数が小さくなる。
　これらから、ｎ型ＧａＮ基板とｎ型歪調整層とで同種のｎ型不純物を用いた場合に比べて、ｎ型ＧａＮ基板にはＧｅ、ＩｎＧａＮからなるｎ型歪調整層にはＳｉをそれぞれｎ型不純物として用いた場合のほうが、互いに格子定数の差を小さく抑えられることとなり、半導体発光素子内に発生する歪量の増加を抑制できる。
　また、本開示に係る半導体発光素子において、発光層は、量子井戸層と量子障壁層とを含み、ｎ型歪調整層の格子定数は、量子井戸層及び量子障壁層の格子定数より小さくてもよい。このようなｎ型歪調整層により、発光層における歪を調整できる。
　また、本開示に係る半導体発光素子は、ｎ型ＧａＮ基板とｎ型クラッド層との間に配置され、不純物濃度が１×１０１６ｃｍ－３以下である、ＧａＮからなるアンドープ薄膜層をさらに備えてもよい。このアンドープ薄膜層によりエピ成長面が平坦化されるため、発光輝度などの特性が改善される。
　また、本開示に係る半導体発光素子において、アンドープ薄膜層の膜厚は、５ｎｍ以上１００ｎｍ以下であってもよい。アンドープ薄膜層の膜厚が５ｎｍ未満ではｎ型不純物が当該層の全体若しくは大部分に拡散してしまい、ＧｅとＳｉとの相互拡散抑制や横方向成長促進の効果が期待できなくなる。一方、膜厚が１００ｎｍを超えるとｎ電極３０とｎ型ＧａＮ基板１０とが電気的に絶縁されることにより動作電圧上昇などの弊害が発現する。
　また、本開示に係る半導体発光素子は、ｎ型ＧａＮ基板とｎ型クラッド層との間に配置されるｎ型薄膜層をさらに備えてもよい。ｎ型薄膜層は、膜厚が５ｎｍ以上５０ｎｍ以下のＧａＮからなる。ｎ型薄膜層のｎ型不純物濃度は、ｎ型ＧａＮ基板及びｎ型クラッド層のうちｎ型不純物濃度が高い方のｎ型不純物濃度の１．８倍以上であってもよい。
　このハイドープのｎ型薄膜層の具備により、キャリア輸送効果が高められ、動作電圧低減などの特性改善が実現される。
　また、本開示に係る半導体発光素子において、ｎ型薄膜層はｎ型不純物としてＳｉ及びＧｅの少なくとも一方を含んでもよい。Ｓｉは、Ｇｅ若しくはその他の不純物よりも活性化率が高いため、ｎ型不純物としてＳｉを用いることによって、ｎ型薄膜層のシート抵抗を低減することができる。また、ｎ型クラッド層など他の層におけるｎ型不純物にもＳｉを用いている場合には、ハイドープのｎ型薄膜層にも同一の元素のＳｉをｎ型不純物に用いることが生産管理上有効となる。また、ｎ型不純物としてＧｅを用いた場合はｎ型ＧａＮ基板のみでなく、ｎ型薄膜層の層形成時に供給される原料にもＳｉが含まれない。これにより、ｎ型薄膜層形成時におけるＳｉＮ微粒子の生成確率がより少なくなるため、ｎ型ＧａＮ基板上に形成される多層構造のモフォロジがさらに改善される。
　また、本開示に係る半導体発光素子は、ｎ型薄膜層と前記ｎ型クラッド層との間に配置され、ｎ型不純物の濃度が１×１０１６ｃｍ－３以下である、ＧａＮからなるアンドープ薄膜層をさらに備えてもよい。このように、アンドープ薄膜層をハイドープのｎ型薄膜層の上方に隣接して積層することによって、ｎ型薄膜層のｎ型クラッド層側の伝導帯におけるエネルギー差が大きくなる。これにより、電子を閉じ込める効果がより一層高まるので、より大きな二次元電子輸送効果を得ることができる。
　また、本開示に係る半導体発光素子は、ｎ型ＧａＮ基板とｎ型薄膜層との間に配置され、ｎ型不純物の濃度が１×１０１６ｃｍ－３以下である、ＧａＮからなるアンドープ薄膜層をさらに備えてもよい。このアンドープ薄膜層によりエピ成長面が平坦化されるため、発光輝度などの特性が改善される。
　また、本開示に係る半導体発光素子において、ｐ型クラッド層はＭｇ（マグネシウム）を含んでもよい。
　また、本開示に係る半導体発光素子において、ｐ型クラッド層はＣ（炭素）を含んでもよい。このように、Ｃをｐ型不純物として用いた場合、同じ濃度のＭｇをｐ型不純物として用いた場合より、ｐ型クラッド層を構成するＧａＮの格子定数は大きくなる。したがって、ＩｎＧａＮからなるｎ型歪調整層を用いる場合、ｎ型歪調整層とｐ型クラッド層との格子定数の差が小さくなり、さらなる歪抑制効果を得ることが可能となる。
　以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　また、各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。なお、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
　また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに接する状態で配置される場合にも適用される。
　（実施の形態１）
　［１－１．全体構成］
　実施の形態１に係る半導体発光素子の全体構成を図面に基づいて説明する。図１は、本実施の形態に係る半導体発光素子１の構成を示す模式的な断面図である。図１に示すように、半導体発光素子１は、ｎ型ＧａＮ基板１０と、ｎ型ＧａＮ基板１０上に順次積層されたアンドープ薄膜層２０、第一ｎ型クラッド層２１、ｎ型歪調整層２２、第二ｎ型クラッド層２３、発光層２４及びｐ型クラッド層２５を含む多層構造と、を備える。第一ｎ型クラッド層２１、ｎ型歪調整層２２、第二ｎ型クラッド層２３、発光層２４及びｐ型クラッド層２５は、ＩＩＩ族（１３族）窒化物半導体からなる。半導体発光素子１は、ｐ電極３１と、ｎ電極３０と、をさらに備える。
　ｎ型ＧａＮ基板１０は、Ｇｅをｎ型不純物として含むＧａＮ基板である。
　第一ｎ型クラッド層２１は、ｎ型ＧａＮ基板の上方に配置され、Ｓｉをｎ型不純物として含むｎ型クラッド層の一態様である。本実施の形態では、第一ｎ型クラッド層２１は、Ｓｉをｎ型不純物として含むＧａＮからなり、ｎ電極と接触するコンタクト層である。
　アンドープ薄膜層２０は、ｎ型ＧａＮ基板１０と第一ｎ型クラッド層２１との間に配置され、不純物濃度が１×１０１６ｃｍ－３以下である、ＧａＮからなる層である。本実施の形態では、アンドープ薄膜層２０の膜厚は、５ｎｍ以上１００ｎｍ以下である。
　ｎ型歪調整層２２は、第一ｎ型クラッド層２１と発光層２４との間に配置され、発光層２４の歪を調整する歪調整層である。ｎ型歪調整層２２は、Ｓｉを含み、格子定数が第一ｎ型クラッド層２１の格子定数より大きく、かつ発光層２４の格子定数より小さい。本実施の形態では、ｎ型歪調整層２２は、Ｓｉをｎ型不純物として含むＩｎＧａＮからなる。
　第二ｎ型クラッド層２３は、ｎ型歪調整層２２と発光層２４との間に配置され、発光層２４に電子を供給する電子供給層である。本実施の形態では、第二ｎ型クラッド層２３は、ｎ型のＧａＮからなる。
　発光層２４は、第二ｎ型クラッド層２３の上方に配置され、光を発生する層である。本実施の形態では、発光層２４は、ＩＩＩ族窒化物半導体により形成される多重量子井戸構造を有する。本実施の形態では、発光層２４は、Ｉｎ０．１８Ｇａ０．８２Ｎ量子井戸層、及び、Ｉｎ０．０５Ｇａ０．９５Ｎ量子障壁層の組み合わせからなる多重量子井戸活性層である。
　ｐ型クラッド層２５は、発光層２４の上方に配置されるクラッド層である。本実施の形態では、ｐ型クラッド層２５は、Ｍｇ（マグネシウム）をｐ型不純物として含むｐ型ＧａＮ層からなる。
　ｐ電極３１は、ｐ型クラッド層２５の上方に配置される電極である。ｐ電極３１を形成する材料は、導電性材料であれば特に限定されない。本実施の形態では、ｐ電極３１は、膜厚１００ｎｍの銀、膜厚１００ｎｍのチタン及び膜厚１μｍの金からなる積層構造を有する。
　ｎ電極３０は、第一ｎ型クラッド層２１の上方に配置される電極である。ｎ電極３０は、ｐ型クラッド層２５から第一ｎ型クラッド層２１の途中までの一部領域が除去されて露出した第一ｎ型クラッド層２１上の領域４０に配置される。ｎ電極３０を形成する材料は、導電性材料であれば特に限定されない。本実施の形態では、ｎ電極３０は、膜厚１００ｎｍのチタン及び膜厚１μｍの金からなる積層構造を有する。
　［１－２．作用及び効果］
　本実施の形態に係る半導体発光素子１の作用及び効果について以下で図面に基づいて説明する。図２は、窒化物混晶の格子定数（Ｌａｔｔｉｃｅ　Ｃｏｎｓｔａｎｔ）とバンドギャップエネルギーＥｇとの関係を示す図である。図２のグラフ（ａ）には、ＧａＮ、ＡｌＮ及びＩｎＮの格子定数及びバンドギャップエネルギーＥｇが示されている。図２のグラフ（ｂ）は、グラフ（ａ）の一部を拡大して示すグラフである。グラフ（ｂ）には、ＧａＮ（アンドープＧａＮ）、Ｓｉが添加されたＧａＮ及びＧｅが添加されたＧａＮの格子定数及びバンドギャップエネルギーＥｇが示されている。
　本実施の形態に係る半導体発光素子１のｎ型歪調整層２２は、ＩｎＧａＮからなる。ここで、ＩｎＧａＮの格子定数は、ＧａＮの格子定数とＩｎＮの格子定数との間の値となるため、図２のグラフ（ａ）に示すように、ＧａＮの格子定数より大きい。一方、図２のグラフ（ｂ）に示すように、ＧａＮにｎ型不純物としてＳｉを添加することにより、格子定数を小さくすることができる。このため、ＩｎＧａＮからなるｎ型歪調整層２２にＳｉを添加することで、ＧａＮにＩｎを添加することによる格子定数拡大を抑制することができる。以上のように、ｎ型歪調整層２２は、Ｓｉ含み、格子定数がＧａＮからなる第一ｎ型クラッド層２１の格子定数より大きく、かつ、ＩｎＧａＮからなる発光層２４の格子定数より小さい。また、ｎ型歪調整層２２の格子定数は、発光層２４を構成する量子井戸層および量子障壁層のいずれの格子定数よりも小さい。このようなｎ型歪調整層２２により、発光層２４における歪を調整できる。
　また、図２のグラフ（ｂ）において、ＧａＮに不純物としてＳｉ及びＧｅのそれぞれを添加したときの格子定数を比較すると、不純物としてＧｅを添加したＧａＮの方が、格子定数が大きくなる。これはＧａＮ及びＩｎＧａＮの双方にＳｉを添加したときよりも、ＧａＮにはＧｅ、ＩｎＧａＮにはＳｉを添加したときのほうが互いの格子定数の差が小さくなることを意味する。
　したがって、ｎ型ＧａＮ基板１０にＧｅを、ｎ型歪調整層２２にＳｉを、それぞれ添加した場合は、ｎ型歪調整層２２及びｎ型ＧａＮ基板１０の双方に同種の不純物であるＧｅを添加する場合と比べて、ｎ型ＧａＮ基板１０とｎ型歪調整層２２との格子定数の差が小さくなる。これにより、半導体発光素子１全体の歪の増加を抑制できるため、結晶欠陥によるリーク現象の抑制、加工工程におけるクラック発生の抑止などの効果が得られる。さらに、ＩｎＧａＮ量子井戸層の厚膜化が可能になるなどの設計自由度の向上効果が得られる。
　ところで、上述したようにＧｅをｎ型不純物として添加したｎ型ＧａＮ基板１０の直上に、Ｓｉをｎ型不純物として添加した第一ｎ型クラッド層２１を積層すると、成長条件によってはｎ型ＧａＮ基板１０と第一ｎ型クラッド層２１との境界面付近でＧｅとＳｉとが相互拡散することによりＳｉとＧｅとの濃度面内分布が不均一となり、それを反映して境界面付近においてｎ型ＧａＮ基板１０若しくは第一ｎ型クラッド層２１の格子定数の面内分布が不均一となる。これは半導体発光素子特性の安定性上好ましくない。
　そこで本実施の形態では、ｎ型ＧａＮ基板１０と第一ｎ型クラッド層２１との間に配置され、実質的にアンドープなＧａＮ層からなるアンドープ薄膜層２０を具備している。このアンドープ薄膜層２０の存在によりＧｅとＳｉとがｎ型ＧａＮ基板１０と第一ｎ型クラッド層２１にまたがって相互に拡散することを防ぐことができる。またアンドープ薄膜層２０は、ｎ型不純物を添加したＧａＮ層に比べて基板の主面に平行な方向の成長が促進されることが知られている。このため、アンドープ薄膜層２０をｎ型ＧａＮ基板１０と第一ｎ型クラッド層２１の間に積層することによって、ｎ型ＧａＮ基板１０に潜在しているキズなどが平坦化されエピ成長の平坦性改善効果が期待できる。
　エピ成長の平坦性確保は、多層構造の欠陥抑制による発光層の発光効率低下防止、並びに、発光輝度などの特性の安定化及び改善につながる。
　なお「実質的にアンドープ」とは、その膜を形成するときに意図的に不純物の添加を行わないことであり、隣接する層からの熱拡散により少量のｎ型不純物が添加された場合や、意図しない少量のｎ型不純物が自然に添加された場合などを含む。具体的には、アンドープ薄膜層２０における不純物濃度は、例えば、１×１０１６ｃｍ－３以下であればよい。これにより、上記エピ成長の平坦性改善効果が得られる。
　ここで、アンドープ薄膜層２０の膜厚は５ｎｍ以上１００ｎｍ以下が望ましい。膜厚が５ｎｍ未満ではｎ型不純物が当該層の全体若しくは大部分に拡散してしまい、ＧｅとＳｉとの相互拡散抑制や横方向成長促進の効果が期待できなくなる。一方、膜厚が１００ｎｍを超えるとｎ電極３０とｎ型ＧａＮ基板１０とが電気的に絶縁されることにより動作電圧上昇などの弊害が発現する。
　なお、第一ｎ型クラッド層２１若しくは第二ｎ型クラッド層２３にはｎ型不純物としてＧｅを用いてもよい。また、ｎ型ＧａＮ基板１０及びｎ型歪調整層２２それぞれの不純物は、ｎ型ＧａＮ基板１０の格子定数と、ｎ型歪調整層２２の格子定数とが互いに近付く方向に変化する不純物を用いればよい。所望の格子定数が得られるのであれば、ｎ型ＧａＮ基板１０及びｎ型歪調整層２２それぞれに添加される不純物は、各々、Ｇｅ、Ｓｉ単体であってもよく、Ｇｅ、Ｓｉ若しくはその他の複数の種類の不純物であってもよい。
　例えば、Ｏ（酸素）をｎ型歪調整層２２のｎ型不純物として用いた場合も、Ｓｉを用いた場合と同様の効果が得られる。
　また、ｎ型歪調整層２２は、ＧａＮよりも格子定数が大きい限り、ＩｎＧａＮの代わりにＩｎＧａＡｌＮ、ＩｎＧａＮＰ等の、インジウム、ガリウム及び窒素以外の元素を含む化合物半導体層であってもよい。
　［１－３．製造方法］
　以降、本実施の形態１の半導体発光素子１の製造方法について説明する。
　まず、ウエハ状のｎ型ＧａＮ基板１０を準備する。ｎ型ＧａＮ基板１０には不純物としてＧｅが添加されている。ｎ型ＧａＮ基板１０中のＧｅの濃度は５×１０１７ｃｍ－３から５×１０１８ｃｍ－３、ｎ型ＧａＮ基板１０の厚さは３００μｍである。また、積層面は（０００１）面、つまり＋Ｃ面（Ｇａ面）である。
　続いて、このウエハ状のｎ型ＧａＮ基板１０に、アンドープ薄膜層２０、第一ｎ型クラッド層２１、ｎ型歪調整層２２、第二ｎ型クラッド層２３、発光層２４、ｐ型クラッド層２５を順次積層することによって、多層構造を形成する。アンドープ薄膜層２０として、例えば、膜厚５０ｎｍの実質的にアンドープであるＧａＮ層が積層される。第一ｎ型クラッド層２１として、例えば、膜厚１μｍ、Ｓｉの添加濃度５×１０１８ｃｍ－３のｎ型ＧａＮ層が積層される、ｎ型歪調整層２２として、例えば、膜厚０．１μｍ、Ｓｉの添加濃度３×１０１８ｃｍ－３のｎ型Ｉｎ０．０３Ｇａ０．９７Ｎ層が積層される。第二ｎ型クラッド層２３として、例えば、膜厚０．５μｍ、Ｓｉの添加濃度３×１０１８ｃｍ－３のｎ型ＧａＮ層が積層される。発光層２４として、例えば、４層からなる膜厚５ｎｍのＩｎ０．１８Ｇａ０．８２Ｎ量子井戸層、及び、それらに挟まれた膜厚５ｎｍのＩｎ０．０５Ｇａ０．９５Ｎ量子障壁層の組み合わせからなる多重量子井戸活性層が積層される。ｐ型クラッド層２５として、例えば、膜厚０．２μｍ、Ｍｇ（マグネシウム）の添加濃度５×１０１９ｃｍ－３のｐ型ＧａＮ層を積層する。このような多層構造は、有機金属気相成長法（ＭＯＣＶＤ法）、ハイドライド気相成長法（ＨＶＰＥ法）、分子線エピタキシー法（ＭＢＥ法）のようなエピタキシャル成長技術により成膜することができる。
　続いて、多層構造の一部の領域に対してｐ型クラッド層２５から第一ｎ型クラッド層２１の途中までエッチングを施す。エッチングによって第一ｎ型クラッド層２１のｎ型ＧａＮが露出された領域４０に、膜厚１００ｎｍのチタン、膜厚１μｍの金からなるｎ電極３０、ｐ型クラッド層２５上に膜厚１００ｎｍの銀、膜厚１００ｎｍのチタン、膜厚１μｍの金からなるｐ電極３１をそれぞれ真空蒸着法により形成する。
　その後、ウエハ状のｎ型ＧａＮ基板１０の裏面側に研磨、粗化処理を施し、ｎ型ＧａＮ基板の厚さを１００μｍとした後、素子分離を行い、半導体発光素子１を完成させる。
　以上のように本実施の形態に係る半導体発光素子１を製造できる。
　［１－４．変形例］
　なお、本実施の形態では半導体発光素子１の一例として発光ダイオードの実施例を示したが、本実施の形態はレーザダイオードに対しても適用可能である。本実施の形態の変形例に係る半導体発光素子としてレーザダイオードの実施例について、図面を用いて説明する。図３は、本変形例に係る半導体発光素子１ａの構成を示す模式的な断面図である。
　図３に示すように、本変形例に係る半導体発光素子１ａは、上記半導体発光素子１と同様に、ｎ型ＧａＮ基板１０と、ｎ型ＧａＮ基板１０上に順次積層されたアンドープ薄膜層２０、第一ｎ型クラッド層２１、ｎ型歪調整層２２、第二ｎ型クラッド層２３、発光層２４及びｐ型クラッド層２５を含む多層構造と、を備える。第一ｎ型クラッド層２１、ｎ型歪調整層２２、第二ｎ型クラッド層２３、発光層２４及びｐ型クラッド層２５は、ＩＩＩ族窒化物半導体からなる。半導体発光素子１は、ｐ電極３１と、ｎ電極３０と、をさらに備える。
　レーザダイオードである半導体発光素子１ａと上記の発光ダイオードである半導体発光素子１との相違点は、レーザダイオードの場合、多くは、図３に示すように、ｎ電極３０がｎ型ＧａＮ基板１０の裏面に具備されることである。また、注入される正孔を発光層２４の一部に集中して狭窄させるため、半導体発光素子１ａは、ｐ型クラッド層２５の一部をリッジ状にエッチングした電流狭窄構造部２５ｒを有する。このような構造のレーザダイオードである半導体発光素子１ａについても、上述した多層構造とすることにより、上記半導体発光素子１と同様の効果が得られる。
　（実施の形態２）
　実施の形態２に係る半導体発光素子について説明する。本実施の形態に係る半導体発光素子は、アンドープ薄膜層２０に代えてｎ型薄膜層を備える点において、実施の形態１に係る半導体発光素子１と相違する。以下の本実施の形態に係る半導体発光素子について、実施の形態１に係る半導体発光素子１との相違点を中心に図面に基づいて説明する。
　［２－１．全体構成及び効果］
　図４及び図５は、本実施の形態に係る半導体発光素子１０１の構成を示す模式的な断面図及び平面図である。図５に記載されたＩＶ－ＩＶ線における断面が示されている。図４に示すように、半導体発光素子１０１は、ｎ型ＧａＮ基板１１０と、ｎ型ＧａＮ基板１１０上に順次積層されたｎ型薄膜層１２０、第一ｎ型クラッド層１２１、ｎ型歪調整層１２２、第二ｎ型クラッド層１２３、発光層１２４及びｐ型クラッド層１２５を含む多層構造と、を有する。第一ｎ型クラッド層１２１、ｎ型歪調整層１２２、第二ｎ型クラッド層１２３、発光層１２４及びｐ型クラッド層１２５は、ＩＩＩ族窒化物半導体からなる。半導体発光素子１０１は、さらに、ｐ型クラッド層１２５の上方に配置されたｐ電極１３１と、ｐ型クラッド層１２５から第一ｎ型クラッド層１２１の途中までの一部領域が除去されて露出した第一ｎ型クラッド層１２１上の領域１４０に配置されたｎ電極１３０と、を備えている。
　第一ｎ型クラッド層１２１、ｎ型歪調整層１２２、第二ｎ型クラッド層１２３は、ｎ型不純物としてＳｉを用いている。第一ｎ型クラッド層１２１はｎ電極１３０に隣接するコンタクト層、ｎ型歪調整層１２２は発光層１２４の歪を調整する歪調整層、第二ｎ型クラッド層１２３は発光層１２４に電子を供給する電子供給層としての役割をそれぞれ担っている。ｎ型歪調整層１２２は、実施の形態１に係るｎ型歪調整層２２と同様に、Ｓｉ含み、格子定数がＧａＮからなる第一ｎ型クラッド層１２１の格子定数より大きく、かつ、ＩｎＧａＮからなる発光層１２４の格子定数より小さい。また、ｎ型歪調整層２２の格子定数は、発光層２４を構成する量子井戸層および量子障壁層のいずれの格子定数よりも小さい。このようなｎ型歪調整層１２２により、発光層１２４における歪を調整できる。
　ｎ型ＧａＮ基板１１０にＧｅ、ｎ型歪調整層１２２にＳｉを、それぞれ添加するのは、実施の形態１と同様、ｎ型ＧａＮ基板１１０とｎ型歪調整層１２２との格子定数の差を小さくするためである。また、実施の形態１と同様に、ｎ型ＧａＮ基板１１０の格子定数と、ｎ型歪調整層１２２の格子定数とが互いに近付く方向に変化する不純物であれば、Ｇｅをｎ型ＧａＮ基板１１０に、Ｓｉをｎ型歪調整層１２２に添加することに限定されない。また、ｎ型歪調整層１２２は、ＧａＮよりも格子定数が大きい限り、ＩｎＧａＮの代わりにＩｎＧａＡｌＮ、ＩｎＧａＮＰ等の、インジウム、ガリウム及び窒素以外の元素を含む化合物半導体層であってもよい。
　ところで、本実施の形態の半導体発光素子１０１は、多層構造のｎ型ＧａＮ基板１１０側とは反対側の半導体発光素子上面にｎ電極１３０と、ｐ電極１３１と、を具備しており、図５に示すようにｎ電極１３０は半導体発光素子１０１の上面の端に位置している。動作電圧を抑え低消費電力化を図るためには、ｎ型ＧａＮ基板１１０に平行な方向に対して注入電子の輸送を促進する必要がある。
　そこで本実施の形態に係る半導体発光素子１０１は、ｎ型ＧａＮ基板１１０と第一ｎ型クラッド層１２１との間に膜厚３０ｎｍ、Ｓｉの添加濃度１×１０１９ｃｍ－３のハイドープのｎ型薄膜層１２０をさらに備える。ここで、本実施の形態に係る半導体発光素子１０１のバンド構造について図面に基づいて説明する。図６は、本実施の形態に係るｎ型ＧａＮ基板１１０、ｎ型薄膜層１２０及び第一ｎ型クラッド層１２１の模式的なバンド構造図である。ΔＥｃはｎ型薄膜層１２０と、ｎ型ＧａＮ基板１１０及びハイドープのｎ型薄膜層の伝導帯におけるエネルギー差を示す。
　ハイドープのｎ型薄膜層１２０は、下方のｎ型ＧａＮ基板１１０、上方の第一ｎ型クラッド層１２１に比べ、ｎ型不純物を高濃度に添加されている。これにより、ｎ型薄膜層１２０においては、ドナー準位が浅いレベルに形成される。したがって、これらの層がヘテロ接合されることにより、図６に示すように、ｎ型薄膜層１２０とその上下の各層との間に有限のエネルギー差ΔＥｃが生じ、ｎ型薄膜層１２０に電子を閉じ込める層が生成される。
　この電子の閉じ込められた部分が二次元電子ガスのチャネルとなる。本実施の形態に係る半導体発光素子１０１では、このような構成により、高電子移動度が得られるため、動作電圧を低減できる。
　なお、この構造は従来のＳｉをｎ型不純物としたｎ型ＧａＮ基板を用いても作成は可能である。しかしながら、ハイドープのｎ型薄膜層１２０を積層する際にＳｉを多量に供給するため、このＳｉと、ｎ型ＧａＮ基板の加熱によりｎ型ＧａＮ基板表面から解離する窒素（Ｎ）とが反応して窒化シリコン（ＳｉＮ）の微粒子が生成される。このような微粒子がｎ型ＧａＮ基板１１０上に付着して正常なエピ成長を阻害し、ｎ型ＧａＮ基板１１０上に形成される多層構造のモフォロジを劣化させる。
　一方、本実施の形態ではｎ型ＧａＮ基板１１０のｎ型不純物としてＧｅを用いている。ＧｅとＮとの結合エネルギーはＳｉとＮとの結合エネルギーと比べ大きいため、同じ加熱温度におけるＮのｎ型ＧａＮ基板からの解離が減少し、ＳｉＮの発生が低減され、ＳｉＮがｎ型ＧａＮ基板１１０上に付着することによるモフォロジの劣化が低減される。よって、Ｇｅを添加したｎ型ＧａＮ基板１１０を多層構造の積層基板として用いることで、ｎ型薄膜層１２０を成長させる場合であっても、正常なエピ成長を行うことができ、安定して半導体発光素子の動作電圧低減を行うことが可能となる。
　一方、本実施の形態ではハイドープのｎ型薄膜層１２０はｎ型不純物としてＳｉを含む。ＳｉはＧｅ若しくはその他の不純物よりも活性化率が高いため、ｎ型不純物としてＳｉを用いることによって、ｎ型薄膜層１２０のシート抵抗を低減することができる。また、第一ｎ型クラッド層１２１など他の層におけるｎ型不純物にもＳｉを用いているため、ハイドープのｎ型薄膜層１２０にも同一の元素のＳｉをｎ型不純物に用いることが生産管理上有効となる。
　ここで、ハイドープのｎ型薄膜層１２０の膜厚は５０ｎｍ以下であってもよい。これにより、より確実に電子をｎ型薄膜層１２０に２次元的に閉じ込めることできる。一方、ｎ型薄膜層１２０の膜厚が５０ｎｍを超える場合には、電子をｎ型薄膜層１２０に２次元的に閉じ込めることが困難となる。
　また、ｎ型薄膜層１２０におけるｎ型不純物の添加濃度は、ｎ型ＧａＮ基板１１０及び第一ｎ型クラッド層１２１のうちｎ型不純物濃度が高い方のｎ型不純物の添加濃度の１．８倍以上であってもよい。これにより、ｎ型薄膜層１２０における二次元電子ガスにより電子輸送効果を得ることができる。この効果について、エネルギー差ΔＥｃと各層の不純物濃度との関係を用いて説明する。エネルギー差ΔＥｃは、ｎ型薄膜層１２０の添加濃度ｎ＋と、ｎ型ＧａＮ基板１１０及びｎ型薄膜層１２０の添加濃度ｎと、ボルツマン定数ｋと、ｎ型薄膜層１２０の絶対温度Ｔと、を用いて以下の式１で表される。
　　　ΔＥｃ＝ｋＴ×ｌｎ（ｎ＋／ｎ）　　　　　　　　　　　　（式１）
　式１に示すように、エネルギー差ΔＥｃは、ｎ型薄膜層１２０の添加濃度ｎ＋と、ｎ型ＧａＮ基板１１０及びｎ型薄膜層１２０の添加濃度ｎとの比の自然対数に比例する。このエネルギー差ΔＥｃがＧａＮ結晶中の電子束縛エネルギー（約２０ｍｅＶ）を上回り、二次元電子ガスチャネルによる電子輸送効果が現れるのが、ｎ＋／ｎが１．８以上の場合である。したがって、ｎ＋／ｎを１．８以上とすることで、ｎ型薄膜層１２０における二次元電子ガスによる電子輸送効果を得ることができる。
　なお、ハイドープのｎ型薄膜層１２０はｎ型不純物としてＳｉではなく、Ｇｅを含んでもよい。ｎ型不純物としてＧｅを用いた場合はｎ型ＧａＮ基板１１０のみでなく、層形成時に供給される原料にもＳｉが含まれない。これにより、ｎ型薄膜層１２０形成時におけるＳｉＮ微粒子の生成確率がより少なくなるため、ｎ型ＧａＮ基板１１０上に形成される多層構造のモフォロジがさらに改善される。
　［２－２．変形例］
　本実施の形態の変形例に係る半導体発光素子について図面を用いて説明する。図７及び図８は、それぞれ、本実施の形態の変形例１及び変形例２に係る半導体発光素子の構成を示す模式的な断面図である。図９は、本実施の形態の変形例２に係る半導体発光素子１０１ａのｎ型ＧａＮ基板１１０、アンドープ薄膜層１５０及びｎ型薄膜層１２０の模式的なバンド構造図である。
　図７及び図８に示すように、本実施の形態に係る半導体発光素子１０１において、実施の形態１に係るアンドープ薄膜層２０と同様の構成を有するアンドープ薄膜層１５０をハイドープのｎ型薄膜層１２０に隣接して具備してもよい。
　図７に示す変形例１に係る半導体発光素子１０１ａのように、ｎ型薄膜層１２０と第一ｎ型クラッド層１２１との間に、ｎ型不純物の濃度が１×１０１６ｃｍ－３以下である、ＧａＮからなるアンドープ薄膜層１５０を備えてもよい。これにより、図９に示すように第一ｎ型クラッド層１２１側のΔＥｃが大きくなる。したがって、電子を閉じ込める効果がより一層高まるので、より大きな二次元電子輸送効果を得ることができる。
　図８に示す変形例２に係る半導体発光素子１０１ｂのように、ｎ型ＧａＮ基板１１０とｎ型薄膜層１２０との間に、ｎ型不純物の濃度が１×１０１６ｃｍ－３以下である、ＧａＮからなるアンドープ薄膜層１５０を備えてもよい。これにより、ｎ型ＧａＮ基板１１０に潜在しているキズなどが平坦化される。したがって、エピ成長の平坦性改善効果を得た上で、平坦なハイドープのｎ型薄膜層１２０を具備することができるため、より効果的に二次元電子輸送効果による低消費電力化を図ることが可能となる。
　［２－３．製造方法］
　本実施の形態の半導体発光素子１０１の製造方法について説明する。
　ウエハ状のｎ型ＧａＮ基板１１０を準備する。ｎ型ＧａＮ基板１１０には不純物としてＧｅが添加されている。ｎ型ＧａＮ基板１１０中のＧｅの濃度は５×１０１７ｃｍ－３から５×１０１８ｃｍ－３、ｎ型ＧａＮ基板１１０の厚さは１００μｍである。積層面は（０００１）面、つまり＋Ｃ面（Ｇａ面）である。
　このウエハ状のｎ型ＧａＮ基板１１０に、ｎ型薄膜層１２０、第一ｎ型クラッド層１２１、ｎ型歪調整層１２２、第二ｎ型クラッド層１２３、発光層１２４、及びｐ型クラッド層１２５を順次積層することによって、多層構造を形成する。ｎ型薄膜層１２０として、例えば、膜厚３０ｎｍ、Ｓｉの添加濃度１×１０１９ｃｍ－３のＧａＮ層が積層される。第一ｎ型クラッド層１２１として、例えば、膜厚１μｍ、Ｓｉの添加濃度５×１０１８ｃｍ－３のｎ型ＧａＮ層が積層される。ｎ型歪調整層１２２として、例えば、膜厚０．１μｍ、Ｓｉの添加濃度３×１０１８ｃｍ－３のｎ型Ｉｎ０．０３Ｇａ０．９７Ｎ層が積層される。第二ｎ型クラッド層１２３として、例えば、膜厚０．５μｍ、添加濃度３×１０１８ｃｍ－３のｎ型ＧａＮ層が積層される。発光層１２４として、例えば、４層からなる膜厚５ｎｍのＩｎ０．１８Ｇａ０．８２Ｎ量子井戸層及びそれらに挟まれた膜厚５ｎｍのＩｎ０．０５Ｇａ０．９５Ｎ量子障壁層の組み合わせからなる発光層１２４が積層される。ｐ型クラッド層１２５として、例えば、膜厚０．２μｍ、Ｍｇ（マグネシウム）の添加濃度５×１０１９ｃｍ－３のｐ型ＧａＮ層が積層される。このような構造は、有機金属気相成長法（ＭＯＣＶＤ法）、ハイドライド気相成長法（ＨＶＰＥ法）、分子線エピタキシー法（ＭＢＥ法）のようなエピタキシャル成長技術により成膜することができる。
　続いて、多層構造の一部の領域に対してｐ型クラッド層１２５から第一ｎ型クラッド層１２１の途中までエッチングを施す。エッチングによって第一ｎ型クラッド層１２１のｎ型ＧａＮが露出された領域１４０に、膜厚１００ｎｍのチタン、膜厚１μｍの金からなるｎ電極１３０、ｐ型クラッド層１２５上に膜厚１００ｎｍの銀、膜厚１００ｎｍのチタン、膜厚１μｍの金からなるｐ電極１３１をそれぞれ真空蒸着法により形成する。
　その後、ウエハ状のｎ型ＧａＮ基板１１０の裏面側に研磨、粗化処理を施し、ｎ型ＧａＮ基板１１０の厚さを１００μｍとした後、素子分離を行い、半導体発光素子１０１を完成させる。
　以上のように本実施の形態に係る半導体発光素子１０１を製造できる。
　（実施の形態３）
　実施の形態３に係る半導体発光素子について説明する。本実施の形態に係る半導体発光素子は、ｐ型クラッド層の構成において、実施の形態１に係る半導体発光素子１と相違する。以下、本実施の形態に係る半導体発光素子について、実施の形態１に係る半導体発光素子１との相違点を中心に図面に基づいて説明する。
　［３－１．構成及び効果］
　図１０は、本実施の形態に係る半導体発光素子２０１の構成を示す模式的な断面図である。図１０に示すように、半導体発光素子２０１は、ｎ型ＧａＮ基板２１０と、ｎ型ＧａＮ基板２１０上に順次積層されたアンドープ薄膜層２２０、第一ｎ型クラッド層２２１、ｎ型歪調整層２２２、第二ｎ型クラッド層２２３、発光層２２４及びｐ型クラッド層２２５を含む多層構造と、を備える。アンドープ薄膜層２２０、第一ｎ型クラッド層２２１、ｎ型歪調整層２２２、第二ｎ型クラッド層２２３、発光層２２４及びｐ型クラッド層２２５は、ＩＩＩ族窒化物半導体からなる。半導体発光素子２０１は、さらに、ｐ型クラッド層２２５の上方に配置されたｐ電極２３１と、ｐ型クラッド層２２５から第一ｎ型クラッド層２２１の途中までの一部領域が除去されて露出した第一ｎ型クラッド層２２１上の領域２４０に配置されたｎ電極２３０と、を備える。
　第一ｎ型クラッド層２２１はｎ電極２３０に隣接するコンタクト層、ｎ型歪調整層２２２は発光層２２４の歪を調整する歪調整層、第二ｎ型クラッド層２２３は発光層２２４に電子を供給する電子供給層としての役割をそれぞれ担っている。
　ｎ型ＧａＮ基板２１０と第一ｎ型クラッド層２２１との間には、アンドープ薄膜層２２０が具備される。なお、半導体発光素子２０１は、アンドープ薄膜層２２０に代えて、実施の形態２に係るｎ型薄膜層１２０を具備してもよいし、アンドープ薄膜層２２０及びｎ型薄膜層１２０の双方を具備してもよい。これらの各層の具備によって得られる効果は実施の形態１及び２で得られるものと同じである。
　ｎ型ＧａＮ基板２１０にＧｅ、ｎ型歪調整層２２２にＳｉを、それぞれ添加するのは、実施の形態１と同様、ｎ型ＧａＮ基板２１０とｎ型歪調整層２２２との格子定数の差を小さくするためである。また、実施の形態１と同様に、ｎ型ＧａＮ基板２１０の格子定数と、ｎ型歪調整層２２２の格子定数とが互いに近付く方向に変化する不純物であれば、Ｇｅをｎ型ＧａＮ基板２１０に、Ｓｉをｎ型歪調整層２２２に添加することに限定されない。例えばＯ（酸素）をｎ型歪調整層２２のｎ型不純物として用いた場合も、Ｓｉを用いた場合と同様の効果が得られる。また、ｎ型歪調整層２２２は、ＧａＮよりも格子定数が大きい限り、ＩｎＧａＮの代わりにＩｎＧａＡｌＮやＩｎＧａＮＰ等の、インジウム、ガリウム及び窒素以外の元素を含む化合物半導体層であってもよい。
　また、本実施の形態では、ｐ型クラッド層２２５は、ｐ型不純物としてＣ（炭素）含む。このように、Ｃをｐ型不純物として用いた場合、同じ濃度のＭｇをｐ型不純物として用いた場合より、ｐ型クラッド層２２５を構成するＧａＮの格子定数は大きくなる。したがってｐ型クラッド層２２５と、ｎ型歪調整層２２２との格子定数の差が小さくなり、さらなる歪抑制効果を得ることが可能となる。
　［３－２．製造方法］
　本実施の形態の半導体発光素子の製造方法について説明する。
　まず、ウエハ状のｎ型ＧａＮ基板２１０を準備する。ｎ型ＧａＮ基板２１０には不純物としてＧｅが添加されている。ｎ型ＧａＮ基板２１０中のＧｅの濃度は５×１０１７ｃｍ－３から５×１０１８ｃｍ－３、ｎ型ＧａＮ基板１１０の厚さは１００μｍである。積層面は（０００１）面、つまり＋Ｃ面（Ｇａ面）である。
　このｎ型ＧａＮ基板２１０に、アンドープ薄膜層２２０、第一ｎ型クラッド層２２１、ｎ型歪調整層２２２、第二ｎ型クラッド層２２３、発光層２２４、ｐ型クラッド層２２５を順次積層することによって、多層構造を形成する。アンドープ薄膜層２２０として、例えば、膜厚５０ｎｍの実質的にアンドープであるＧａＮ層が積層される。第一ｎ型クラッド層２２１として、例えば、膜厚１μｍ、Ｓｉの添加濃度５×１０１８ｃｍ－３のｎ型ＧａＮ層が積層される。ｎ型歪調整層２２２として、例えば、膜厚０．１μｍ、Ｓｉの添加濃度３×１０１８ｃｍ－３のｎ型Ｉｎ０．０３Ｇａ０．９７Ｎ層が積層される。第二ｎ型クラッド層２２３として、例えば、膜厚０．５μｍ、Ｓｉの添加濃度３×１０１８ｃｍ－３のｎ型ＧａＮ層が積層される。発光層２２４として、例えば、４層からなる膜厚５ｎｍのＩｎ０．１８Ｇａ０．８２Ｎ量子井戸層及びそれらに挟まれた膜厚５ｎｍのＩｎ０．０５Ｇａ０．９５Ｎ量子障壁層の組み合わせからなる層が積層される。ｐ型クラッド層２２５として、例えば、膜厚０．２μｍ、Ｃ（炭素）の添加濃度５×１０１９ｃｍ－３のｐ型ＧａＮ層が積層される。このような構造は、有機金属気相成長法（ＭＯＣＶＤ法）、ハイドライド気相成長法（ＨＶＰＥ法）、分子線エピタキシー法（ＭＢＥ法）のようなエピタキシャル成長技術により成膜することができる。ｐ型クラッド層２２５には、ｐ型不純物としてＣ（炭素）を用いているが、ＭＯＣＶＤ法において四臭化炭素（ＣＢｒ４）などを原料として用いることによりＣの添加が可能である。
　続いて、多層構造の一部の領域に対してｐ型クラッド層２２５から第一ｎ型クラッド層２２１の途中までエッチングを施す。エッチングによって第一ｎ型クラッド層２２１のｎ型ＧａＮが露出された領域２４０に、膜厚１００ｎｍのチタン、膜厚１μｍの金からなるｎ電極２３０、ｐ型クラッド層２２５上に膜厚１００ｎｍの銀、膜厚１００ｎｍのチタン、膜厚１μｍの金からなるｐ電極２３１をそれぞれ真空蒸着法により形成する。
　その後、ウエハ状のｎ型ＧａＮ基板２１０の裏面側に研磨、粗化処理を施し、ｎ型ＧａＮ基板２１０の厚さを１００μｍとした後、素子分離を行い、半導体発光素子２０１を完成させる。
　以上のように、本実施の形態に係る半導体発光素子２０１を製造できる。
　（変形例など）
　以上、本開示に係る半導体発光素子について、各実施の形態に基づいて説明したが、本開示は、上記各実施の形態に限定されるものではない。
　例えば、上記実施の形態３に係る半導体発光素子２０１の構成を、上記実施の形態１の変形例に係る半導体発光素子１０１と同様にレーザダイオードに適用してもよい。
　また、上記各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で上記各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
　本開示は、ＧａＮ基板上に積層されたＩｎＧａＮ層、ＡｌＧａＮ層、高濃度のｐ－ＧａＮ層などを含む層構造を有するＬＥＤ、レーザなどの半導体発光素子に利用可能である。特に、特性改善、設計自由度の拡大が求められる車載用の光源に有用である。
１、１ａ、１０１、１０１ａ、１０１ｂ、２０１　半導体発光素子
１０、１１０、２１０　ｎ型ＧａＮ基板
２０、１５０、２２０　アンドープ薄膜層
２１、１２１、２２１　第一ｎ型クラッド層
２２、１２２、２２２　ｎ型歪調整層
２３、１２３、２２３　第二ｎ型クラッド層
２４、１２４、２２４　発光層
２５、１２５、２２５　ｐ型クラッド層
２５ｒ　電流狭窄構造部
３０、１３０、２３０　ｎ電極
３１、１３１、２３１　ｐ電極
４０、１４０、２４０　領域
１２０　ｎ型薄膜層

Claims (10)

  1. 　Ｇｅを含むｎ型ＧａＮ基板と、
    　前記ｎ型ＧａＮ基板の上方に配置され、Ｓｉを含むｎ型クラッド層と、
    　前記ｎ型クラッド層の上方に配置される発光層と、
    　前記ｎ型クラッド層と前記発光層との間に配置されるｎ型歪調整層と、
    　前記発光層の上方に配置されるｐ型クラッド層と、を備え、
    　前記ｎ型クラッド層、前記発光層、前記ｎ型歪調整層、及び前記ｐ型クラッド層はＩＩＩ族窒化物半導体からなり、
    　前記ｎ型歪調整層はＳｉを含み、格子定数が前記ｎ型クラッド層の格子定数より大きく、かつ前記発光層の格子定数より小さい
    　半導体発光素子。
  2. 　前記発光層は、量子井戸層と量子障壁層とを含み、
    　前記ｎ型歪調整層の格子定数は、前記量子井戸層及び前記量子障壁層の格子定数より小さい
    　請求項１に記載の半導体発光素子。
  3. 　前記ｎ型ＧａＮ基板と前記ｎ型クラッド層との間に配置され、不純物濃度が１×１０１６ｃｍ－３以下である、ＧａＮからなるアンドープ薄膜層をさらに備える
    　請求項１又は２に記載の半導体発光素子。
  4. 　前記アンドープ薄膜層の膜厚は、５ｎｍ以上１００ｎｍ以下である
    　請求項３に記載の半導体発光素子。
  5. 　前記ｎ型ＧａＮ基板と前記ｎ型クラッド層との間に配置されるｎ型薄膜層をさらに備え、
    　前記ｎ型薄膜層は、膜厚が５ｎｍ以上５０ｎｍ以下のＧａＮからなり、
    　前記ｎ型薄膜層のｎ型不純物濃度は、前記ｎ型ＧａＮ基板及び前記ｎ型クラッド層のうちｎ型不純物濃度が高い方のｎ型不純物濃度の１．８倍以上である
    　請求項１又は２に記載の半導体発光素子。
  6. 　前記ｎ型薄膜層はｎ型不純物としてＳｉ及びＧｅの少なくとも一方を含む
    　請求項５に記載の半導体発光素子。
  7. 　前記ｎ型薄膜層と前記ｎ型クラッド層との間に配置され、ｎ型不純物の濃度が１×１０１６ｃｍ－３以下である、ＧａＮからなるアンドープ薄膜層をさらに備える
    　請求項５又は６に記載の半導体発光素子。
  8. 　前記ｎ型ＧａＮ基板と前記ｎ型薄膜層との間に配置され、ｎ型不純物の濃度が１×１０１６ｃｍ－３以下である、ＧａＮからなるアンドープ薄膜層をさらに備える
    　請求項５又は６に記載の半導体発光素子。
  9. 　前記ｐ型クラッド層はＭｇを含む
    　請求項１～８のいずれか１項に記載の半導体発光素子。
  10. 　前記ｐ型クラッド層はＣ（炭素）を含む
    　請求項１～８のいずれか１項に記載の半導体発光素子。
PCT/JP2018/032539 2017-10-06 2018-09-03 半導体発光素子 WO2019069604A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017196074 2017-10-06
JP2017-196074 2017-10-06

Publications (1)

Publication Number Publication Date
WO2019069604A1 true WO2019069604A1 (ja) 2019-04-11

Family

ID=65994947

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/032539 WO2019069604A1 (ja) 2017-10-06 2018-09-03 半導体発光素子

Country Status (1)

Country Link
WO (1) WO2019069604A1 (ja)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294706A (ja) * 2005-04-06 2006-10-26 Hitachi Cable Ltd 半導体発光装置
JP2007150371A (ja) * 2007-03-15 2007-06-14 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子
JP2007149791A (ja) * 2005-11-24 2007-06-14 Univ Meijo 半導体発光素子および半導体発光素子の作成方法
WO2007083768A1 (ja) * 2006-01-20 2007-07-26 Matsushita Electric Industrial Co., Ltd. 半導体発光素子、ｉｉｉ族窒化物半導体基板、及びその製造方法
JP2008208010A (ja) * 2007-02-28 2008-09-11 Eudyna Devices Inc 半導体基板の製造方法及び半導体装置の製造方法
JP2010067953A (ja) * 2009-06-29 2010-03-25 Sumitomo Electric Ind Ltd 窒化物系半導体光素子、窒化物系半導体光素子のためのエピタキシャルウエハ、及び半導体発光素子を製造する方法
JP2010087219A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd 発光素子および発光装置
JP2011505070A (ja) * 2007-11-30 2011-02-17 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 電流拡散層を有するｌｅｄ
JP2011187993A (ja) * 2011-06-15 2011-09-22 Sumitomo Electric Ind Ltd 半導体発光素子および半導体発光素子の製造方法
JP2011258843A (ja) * 2010-06-10 2011-12-22 Panasonic Corp 窒化物半導体発光素子及びその製造方法
WO2013022123A1 (ja) * 2011-08-10 2013-02-14 日本碍子株式会社 半導体発光素子およびこれを含む積層体
JP2013175679A (ja) * 2012-02-27 2013-09-05 Mitsubishi Chemicals Corp 発光装置
JP2014078555A (ja) * 2012-10-09 2014-05-01 Nichia Chem Ind Ltd 電界効果トランジスタ
JP2015201633A (ja) * 2014-03-31 2015-11-12 日本碍子株式会社 １３族窒化物自立基板へのドーパント導入方法、１３族窒化物自立基板、半導体素子の製造方法、ｌｅｄ素子の製造方法、およびｌｅｄ素子
JP2017073511A (ja) * 2015-10-09 2017-04-13 旭化成株式会社 半導体発光素子
JP2017154964A (ja) * 2016-02-26 2017-09-07 国立研究開発法人理化学研究所 結晶基板、紫外発光素子およびそれらの製造方法
JP2017529692A (ja) * 2014-08-04 2017-10-05 エピガン ナムローゼ フェンノートシャップ バッファ層スタック上にｉｉｉ−ｖ族の活性半導体層を備える半導体構造および半導体構造を製造するための方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294706A (ja) * 2005-04-06 2006-10-26 Hitachi Cable Ltd 半導体発光装置
JP2007149791A (ja) * 2005-11-24 2007-06-14 Univ Meijo 半導体発光素子および半導体発光素子の作成方法
WO2007083768A1 (ja) * 2006-01-20 2007-07-26 Matsushita Electric Industrial Co., Ltd. 半導体発光素子、ｉｉｉ族窒化物半導体基板、及びその製造方法
JP2008208010A (ja) * 2007-02-28 2008-09-11 Eudyna Devices Inc 半導体基板の製造方法及び半導体装置の製造方法
JP2007150371A (ja) * 2007-03-15 2007-06-14 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子
JP2011505070A (ja) * 2007-11-30 2011-02-17 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 電流拡散層を有するｌｅｄ
JP2010087219A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd 発光素子および発光装置
JP2010067953A (ja) * 2009-06-29 2010-03-25 Sumitomo Electric Ind Ltd 窒化物系半導体光素子、窒化物系半導体光素子のためのエピタキシャルウエハ、及び半導体発光素子を製造する方法
JP2011258843A (ja) * 2010-06-10 2011-12-22 Panasonic Corp 窒化物半導体発光素子及びその製造方法
JP2011187993A (ja) * 2011-06-15 2011-09-22 Sumitomo Electric Ind Ltd 半導体発光素子および半導体発光素子の製造方法
WO2013022123A1 (ja) * 2011-08-10 2013-02-14 日本碍子株式会社 半導体発光素子およびこれを含む積層体
JP2013175679A (ja) * 2012-02-27 2013-09-05 Mitsubishi Chemicals Corp 発光装置
JP2014078555A (ja) * 2012-10-09 2014-05-01 Nichia Chem Ind Ltd 電界効果トランジスタ
JP2015201633A (ja) * 2014-03-31 2015-11-12 日本碍子株式会社 １３族窒化物自立基板へのドーパント導入方法、１３族窒化物自立基板、半導体素子の製造方法、ｌｅｄ素子の製造方法、およびｌｅｄ素子
JP2017529692A (ja) * 2014-08-04 2017-10-05 エピガン ナムローゼ フェンノートシャップ バッファ層スタック上にｉｉｉ−ｖ族の活性半導体層を備える半導体構造および半導体構造を製造するための方法
JP2017073511A (ja) * 2015-10-09 2017-04-13 旭化成株式会社 半導体発光素子
JP2017154964A (ja) * 2016-02-26 2017-09-07 国立研究開発法人理化学研究所 結晶基板、紫外発光素子およびそれらの製造方法

Similar Documents

Publication Publication Date Title
KR100835116B1 (ko) 질화물 반도체 발광 소자
US7417258B2 (en) Semiconductor light-emitting device, and a method of manufacture of a semiconductor device
TWI569467B (zh) 半導體發光元件
JP2007266577A (ja) 窒化物半導体装置及びその製造方法
US20080283822A1 (en) Semiconductor light emitting device
US11152539B2 (en) Reducing or eliminating nanopipe defects in III-nitride structures
KR20110124337A (ko) 붕소를 포함하는 ⅲ-질화물 발광 장치
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JP2008118049A (ja) ＧａＮ系半導体発光素子
US9954138B2 (en) Light emitting element
US9305773B2 (en) Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
KR20140102422A (ko) 질화물계 반도체 발광소자
JP2009224370A (ja) 窒化物半導体デバイス
JP2008066555A (ja) 半導体装置と半導体装置の製造法
JP5800251B2 (ja) Ｌｅｄ素子
JP2014003121A (ja) 窒化物半導体発光素子
WO2019069604A1 (ja) 半導体発光素子
JP2015529974A (ja) オプトエレクトロニクス半導体ボディ及びオプトエレクトロニクス半導体チップ
US10038118B2 (en) Light emitting element
KR102531349B1 (ko) 발광소자
JP5800252B2 (ja) Ｌｅｄ素子
KR101414654B1 (ko) 질화물 반도체 발광 소자
WO2014115800A1 (ja) Ｌｅｄ素子
JP2002329886A (ja) 窒化ガリウム系化合物半導体発光素子
JP2007081181A (ja) 半導体発光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18864164

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18864164

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP