JP2019160902A - 半導体発光素子用基材及び半導体発光素子 - Google Patents

Abstract

【課題】優れた発光効率を有する半導体発光素子を歩留まりよく製造すること。【解決手段】半導体発光素子用基材（１００）は、基板と、基板の主面に半導体非成長部位（１０２）と半導体成長部位（１０３）と、を具備する。基板に少なくとも第１半導体層、発光半導体層及び第２半導体層がこの順に積層された半導体発光素子を形成する。半導体非成長部位が凸構造を有しており、この凸構造の斜面角度Ａと、前記凸構造の斜面と半導体成長部位との接続面で形成される角度ＢがＡ＋Ｂ＜１８０°を満たす。半導体成長部位を確保して結晶転位欠陥を減らすことで、内部量子効率が改善される。また、半導体非成長部位の凸構造により、光を散乱させ、光取り出し効率が高められる。半導体層にかかる圧縮応力が緩和されることで、Ｄｒｏｏｐが抑制される。【選択図】図１

Description

本発明は、半導体発光素子用基材及び半導体発光素子に関する。

半導体層を利用した半導体発光素子である発光ダイオード（ＬＥＤ）は、従来の蛍光灯や白熱電球などの旧来の発光装置と比較し、小型で電力効率が高く、オンオフ応答性が速いなどの特性を有し、且つ、すべて固体で構成されているため、振動に強く機器寿命が長いなどの多くの利点を有している。

中でも、青色ＬＥＤに代表されるＧａＮ系半導体発光素子は、単結晶基板上にエピタキシャル成長でｎ層、発光層、ｐ層を積層して製造され、基板として一般にサファイア単結晶基板やＳｉＣ単結晶基板が用いられる。しかしながら、例えば、サファイア結晶とＧａＮ系半導体結晶との間には、格子不整合が存在するため、この格子不整合によって結晶転位欠陥が発生する。この転位欠陥の密度は、１×１０^９個／ｃｍ^２に達する。この結晶転位欠陥によって、ＬＥＤ内部での内部量子効率が下がり、結果として、ＬＥＤの発光効率が下がってしまう。

また、ＧａＮ系半導体層の屈折率は、サファイア基材よりも大きいため、半導体発光層内で発生した光は、サファイア基材との界面から、臨界角以上の角度では出射せず、導光モードとなって減衰し、結果として外部量子効率が低下する問題があった。

一方、青色ＬＥＤ固有の現象として、注入される電流の増加に伴い、発光効率が低下するという問題点がある。これはＧａＩｎＮとＧａＮとサファイア基材との間の格子不整合や、ＧａＮ成膜時に晒される高温から室温に戻したときのＧａＮとサファイア基材との間の熱膨張係数の違いにより発生するＧａＩｎＮへの圧縮応力が原因と考えられている。

上記問題を解決するために、ＧａＮ系半導体層をエピタキシャル成長させるサファイア基板表面に、周期的な凹凸構造を設け、ＧａＮ系半導体層を、横方向成長モードを利用しエピタキシャル成長させる技術が報告されている（例えば、特許文献１参照）。この技術によれば、半導体層のエピタキシャル成長の過程で、Ｃ面平面から成長した半導体層が凹凸構造を埋めるために、結晶転位欠陥（貫通転移欠陥）が減少し、得られる半導体層の結晶品質を向上させることができる。

また、このように得られた半導体層とサファイア基板との界面には凹凸が存在するため、横方向に伝播する光が散乱され、それによって光取り出し効率が向上する（例えば、特許文献２参照）。

さらに、基板の上面に、基板の結晶面に沿って広がる平坦部と、平坦部から突き出た複数の大径突部を形成し、大径突部よりも小さい複数の小径突部を大径突部の外表面に形成することで、発光構造体と基板との界面での全反射を抑制し、光取り出し効率を向上できる技術が報告されている（例えば、特許文献３参照）。

またさらに、基板表面に形成される凹凸構造が規則的な歯抜けを有する様に配列されることで、内部量子効率を改善し、且つ、光散乱により導波モードを解消して光取り出し効率を高めることが可能となる技術が報告されている（例えば、特許文献４参照）。

特開２００６−３５２０８４号公報 特開２０１１−１２９７１８号公報 国際公開第２０１５／０５３３６３号パンフレット 国際公開第２０１７／０５７５２９号パンフレット

ＬＥＤの発光効率を示す外部量子効率ＥＱＥ（Ｅｘｔｅｒｎａｌ Ｑｕａｎｔｕｍ Ｅｆｆｉｃｉｅｎｅｙ）を決定する要因として、電子注入効率ＥＩＥ（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｅｆｆｉｃｉｅｎｃｙ）、内部量子効率ＩＱＥ（Ｉｎｔｅｒｎａｌ Ｑｕａｎｔｕｍ Ｅｆｆｉｃｉｅｎｃｙ）及び光取り出し効率ＬＥＥ（Ｌｉｇｈｔ Ｅｘｔｒａｃｔｉｏｎ Ｅｆｆｉｃｉｅｎｃｙ）が挙げられる。このうち、内部量子効率ＩＱＥは、ＧａＮ系半導体結晶の結晶格子不整合に起因する結晶転位欠陥密度に依存する。光取り出し効率ＬＥＥは、基板に設けられた凹凸構造による光散乱により、ＧａＮ系半導体結晶層内部の導波モードを崩すことで改善される。また、発光層にかかる圧縮応力の影響により、内部量子効率ＩＱＥが電流の増加とともに低下する現象（Ｄｒｏｏｐ）が顕著となり、発光効率改善のための重要な課題となっている。

このため、ＬＥＤの発光効率を向上するためには、ＧａＮ系半導体結晶の結晶格子不整合に起因する結晶転位欠陥密度を減らし、且つ、基板に設けられた凹凸構造による光散乱の度合いを高めながら、Ｄｒｏｏｐを低減することが必要となる。

しかしながら、特許文献１に記載の技術においては、半導体結晶の格子不整合に起因する結晶転位欠陥を減少させるためには、基板表面の凹凸構造における、結晶成長の起点となる谷部の平面密度を減少させる必要がある。しかしながら、平面密度を減少しすぎると、エピタキシャル成長に必要な格子面が適合した基板面（例えばサファイア基板のＣ面）の面積が減少するため、結晶成長初期のエピタキシャル膜の結晶面が安定せず、逆に、格子不整合に起因する結晶転位欠陥が増加する問題があった。

特許文献２に記載の技術においても、基板表面に形成する凸部を密に配置することで、光取り出し効率ＬＥＥを向上できるが、凸部間の隙間をなくすと、エピタキシャル成長の起点となる格子面が適合した基板面（例えばサファイア基板のＣ面）がなくなり、格子不整合に起因する結晶転位欠陥が増加し、結晶品質が低下し、結果として得られるＬＥＤの発光効率が向上しない問題があった。

また、特許文献１−４のいずれにおいても、発光層には強い圧縮応力がかかり、高電流を流したときにＤｒｏｏｐが発生するという問題点があった。

本発明は、かかる点に鑑みてなされたものであり、優れた発光効率を有する半導体発光素子を歩留まりよく製造することができる半導体発光素子用基材及び半導体発光素子を提供することを目的の一つとする。

本発明の一態様の半導体発光素子用基材は、基板と、前記基板の主面に半導体非成長部位と半導体成長部位とを具備し、前記基板に少なくとも第１半導体層、発光半導体層及び第２半導体層がこの順に積層された半導体発光素子を形成するための半導体発光素子用基材であって、前記半導体非成長部位は凸構造を有し、この凸構造の斜面角度Ａと、前記凸構造の斜面と半導体成長部位との接続面で形成される角度Ｂが下記の式（１）を満たすことを特徴する。
Ａ＋Ｂ＜１８０° （１）

この構成によれば、半導体発光素子用基材の主面に半導体層をエピタキシャル成長させる際に、エピタキシャル成長促進部となる半導体成長部位と、エピタキシャル成長抑制部となる半導体非成長部位が、主面内に混在している。半導体成長部位により、エピタキシャル成長促進部を確保することで、半導体層中の結晶欠陥が抑制され、得られる半導体発光素子の内部量子効率ＩＱＥを高めることができる。また、半導体非成長部位により、凸構造の面積を確保することで、半導体発光素子において凸構造で光を散乱させることができる。これらにより、半導体発光素子の内部量子効率ＩＱＥを維持しながら、光取り出し効率ＬＥＥを向上できる。

また、前記式（１）を満たすような構造をもつ基材に半導体層をエピタキシャル成長させることで、基板と半導体層の界面に多数の刃状転位を形成できる。半導体層を横方向成長させると刃状転位も横方向に曲げられ、積層される半導体層の会合に合わせて複数の刃状転位がまとめられて刃状転位の本数が激減する。刃状転位の減少に伴い刃状転位の体積の空隙が減少されることにより、半導体層にかかる圧縮応力が大きく緩和される。これにより、半導体発光素子の内部量子効率ＩＱＥの低下（Ｄｒｏｏｐ）を抑制できる。

また、所定の面積の半導体成長部位により、エピタキシャル成長促進部が基板面内で均等に形成されるため、凸構造上に形成される半導体層の平坦性が向上する。このため、半導体発光素子化の効率が高められると共に、基板の反りが抑制され基板面内の発光波長分布を改善できる。これらにより、優れた発光効率を有する半導体発光素子を歩留まりよく製造することができる。

本発明の一態様の半導体発光素子用基材においては、前記凸構造の斜面と半導体成長部位の接続面を延長した仮想的な面を基準面とし、前記基準面から前記半導体成長部位の表面の基材厚み方向に対する最も離れた長さを高さｈとしたときに、前記高さｈが下記の式（２）を満たすことが好ましい。
１０ｎｍ＜ｈ＜２００ｎｍ （２）

本発明の一態様の半導体発光素子用基材においては、前記凸構造は、少なくとも、複数の凸部が互いに等しい最近接距離Ｐ１で互いに隣接して構成された凸部群を含み、前記凸部群の最外郭を構成する凸部はたがいに離間せずに隣接していることが好ましい。

本発明の一態様の半導体発光素子は、上記の半導体発光素子用基材の主面側に積層された、少なくとも２層以上の半導体層と発光層とを積層して構成される積層半導体層を含むことを特徴とする。

この構成によれば、半導体成長部位を確保して結晶転位欠陥を減らすことで、内部量子効率ＩＱＥが改善される。また、半導体非成長部位の凸構造により、光を散乱させ、光取り出し効率ＬＥＥが高められる。半導体層にかかる圧縮応力が緩和されることで、Ｄｒｏｏｐが抑制される。

本発明によれば、優れた発光効率を有する半導体発光素子を歩留まりよく製造することができる。

本実施の形態の半導体発光素子用基材の平面模式図である。 図１中のＸ−Ｘ’断面を示す断面模式図である。 本実施の形態における半導体非成長部位と半導体成長部位の接続面の断面模式図である。 本実施の形態の半導体発光素子用基材の他の態様における凸部群の一例を示す平面模式図である。 本実施の形態の半導体発光素子用基材の他の態様における凸部群の一例を示す平面模式図である。 本実施の形態の半導体発光素子を示す断面模式図である。 実施例１に用いた樹脂モールドの平面模式図である。 実施例１に用いたサファイア基材のＳＥＭ像である。 実施例２に用いた樹脂モールドの平面模式図である。 実施例２に用いたサファイア基材のＳＥＭ像である。 比較例１に用いたサファイア基材のＳＥＭ像である。 比較例２に用いたサファイア基材のＳＥＭ像である。

以下、本発明の一実施の形態（以下、「実施の形態」と略記する。）について、詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。

以下、本実施の形態に係る半導体発光素子用基材について詳細に説明する。

（半導体発光素子用基材）
本実施の形態に係る半導体発光素子用基材は、基板と、基板の主面の一部又は全面に形成された凸構造を具備し、凸構造上に少なくとも第１半導体層、発光半導体層、第２半導体層がこの順に積層された半導体発光素子を形成するための基材である。

さらに、本実施の形態に係る半導体発光素子用基材においては、基板の主面に半導体非成長部位と半導体成長部位とが形成されていることを特徴とする。半導体非成長部位が凸構造を有しており、この凸構造の斜面角度Ａと、前記凸構造の斜面と半導体成長部位との接続面で形成される角度Ｂが下記の式（１）を満たす。
Ａ＋Ｂ＜１８０° （１）

この構成によれば、半導体発光素子用基材の主面に半導体層をエピタキシャル成長させる際に、エピタキシャル成長促進部となる半導体成長部位と、エピタキシャル成長抑制部となる半導体非成長部位が、主面内に混在している。半導体成長部位により、エピタキシャル成長促進部を確保することで、半導体層中の結晶欠陥が抑制され、得られる半導体発光素子の内部量子効率ＩＱＥを高めることができる。また、半導体非成長部位により、凸構造の面積を確保することで、半導体発光素子において凸構造で光を散乱させることができる。これらにより、半導体発光素子の内部量子効率ＩＱＥを維持しながら、光取り出し効率ＬＥＥを向上できる。

また、の凸構造の斜面角度Ａと、前記凸構造の斜面と半導体成長部位との接続面で形成される角度Ｂが前記式（１）を満たす部位から半導体層をエピタキシャル成長させることで、基板と半導体層の界面に多数の刃状転位を形成することが可能となる。半導体層を横方向成長させると、刃状転位も横方向に曲げられ、積層される半導体層の会合に合わせて複数の刃状転位がまとめられ本数が激減する。刃状転位の減少に伴い刃状転位の体積の空隙が減少されることにより、半導体層にかかる圧縮応力が大きく緩和される。この効果により、発光半導体層に発生するピエゾ電界が減少し、Ｄｒｏｏｐが抑制された半導体発光素子を製造できる。

また、所定の面積の半導体成長部位により、エピタキシャル成長促進部が基板面内で均等に形成されるため、凸構造上に形成される半導体層の平坦性が向上する。このため、半導体発光素子化の効率が高められると共に、基板の反りが抑制され基板面内の発光波長分布を改善できる。これらにより、優れた発光効率を有する半導体発光素子を歩留まりよく製造することができる。

本実施の形態に係る半導体発光素子は、以下の特徴的構成を備えている。

（１）基板の主面に半導体非成長部位と半導体成長部位と、を具備している。
（２）半導体非成長部位が凸構造を有しており、この凸構造の斜面角度Ａと、前記凸構造の斜面と半導体成長部位との接続面で形成される角度Ｂが下記の式（１）を満たす。
Ａ＋Ｂ＜１８０° （１）

更に、好ましくは、以下の特徴的構成を含んでいる。即ち、上記（１）、（２）は、本実施の形態において必須の構成要件であるが、以下の（３）、（４）は選択的な構成要件である。

（３）前記凸構造の斜面と半導体成長部位の接続面を延長した仮想的な面を基準面とし、前記基準面から前記半導体成長部位表面の基材厚み方向に対する最も離れた長さを高さｈとしたときに、前記高さｈが下記の式（２）を満たす。
１０ｎｍ＜ｈ＜２００ｎｍ （２）
（４）凸構造は、少なくとも、複数の凸部が互いに等しい最近接距離Ｐ１で互いに隣接して構成された凸部群を含み、凸部群の最外郭を構成する凸部は互いに離間せずに隣接している。

以下、添付図面を参照して、本実施の形態に係る半導体発光素子用基材について説明する。図１は、本実施の形態の半導体発光素子用基材の平面模式図である。図２は、図１中のＸ−Ｘ’断面を示す断面模式図である。

図１に示すように、本実施の形態に係る半導体発光素子用基材１００は、基板の主面に凸構造を有する領域（半導体非成長部位１０２）と、その他の領域（半導体成長部位１０３）が形成されて構成されている。半導体非成長部位１０２と半導体成長部位１０３の接続面は前記式（１）を満たすような構造が形成されている。半導体非成長部位１０２は、複数の凸部１０１、１０４が隣接して形成されており、複数の凸部１０１、１０４により凸部群が構成されている。

凸部群の凸部１０１、１０４は、互いに等しい最近接距離Ｐ１で互いに隣接して構成されている。また、凸部群の最外郭を構成する凸部１０１、１０４は、互いに離間せず隣接して半導体非成長部位１０２を構成している。半導体非成長部位１０２は、半導体成長部位１０３で囲まれており、半導体非成長部位１０２と半導体成長部位１０３の接続面は前記式（１）を満たすような構造が形成されている。なお、半導体成長部位１０３においては、底面が平坦面と非平坦が混在していてもよい。

本実施の形態において、凸部１０１、１０４が互いに離間していないとは、平面視において、少なくとも凸部底部の縁同士が、実際的に間に平坦面を有せずに接している状態である。凸部１０１、１０４が互いに隣接しているとは、二つの凸部１０１、１０４間には、他の凸部が存在せず、隣り合っている状態を指す。なお、凸部底部とは、凸部１０１、１０４と、凸部１０４と半導体成長部位１０３の接続面を延長した仮想的な平面とが接する位置である。

また、本実施の形態における最近接距離Ｐ１は次のように定義される。すなわち、半導体非成長部位１０２において、互いに離間せず隣接している二つの凸部１０１、１０４の頂点間の距離の内、最も短い距離として定義される。本実施の形態においては、半導体非成長部位１０２内の各凸部１０１、１０４間の最近接距離Ｐ１の平均値Ｐ０に対して、各Ｐ１の変動が±１０％以内である場合、半導体非成長部位１０２内は、複数の凸部１０１、１０４が互いに等しい最近接距離Ｐ１で構成されているものとする。

前記した最近接距離Ｐ１の平均値Ｐ０は、凸部１０１、１０４の最近接する頂点間の距離の相加平均として定義される。測定に使用する局所的範囲は、凸部１０１、１０４の平均ピッチＰの５倍〜５０倍程度の範囲として定義する。

ここで、複数の凸部１０１、１０４の平均ピッチとは、次のように定義される。ある凸部の中心とこの凸部に最近接する凸部の中心との間の中心間距離がピッチである。各凸部１０１、１０４間でピッチを測定し、それらの相加平均値を、複数の凸部１０１、１０４の平均ピッチＰと定義する。なお、上記相加平均値を求める際に選択する凸部の数Ｎが１０点以上であることが好ましい。

例えば、平均ピッチＰが７００ｎｍであれば、最近接距離Ｐ１は、３５００ｎｍ〜３５０００ｎｍの測定範囲の中で測定される。そのため、例えば７５００ｎｍの視野像を、凸部１０１、１０４を有する領域内の、例えば中央の位置で撮像し、この撮像を使用して相加平均を求める。視野像の撮像には、例えば走査型電子顕微鏡（ＳＥＭ）や原子間力顕微鏡（ＡＦＭ）を用いることができる。

（凸部の最近接距離Ｐ１の相加平均）
ある要素（変量）の分布のＮ個の測定値をｘ１、ｘ２・・・、ｘｎとした場合に、相加平均値は、以下の式（３）にて定義される。

相加平均を算出する際のサンプル点数Ｎは、２０として定義する。２０としたのは、下記局所的範囲内で任意に個々の凸部１０１、１０４を選んだ際、十分な統計平均を取るためである。

本実施の形態において、最近接距離Ｐ１は、１００ｎｍ以上４０００ｎｍ以下であると、内部量子効率ＩＱＥと、光取り出し効率ＬＥＥが向上するため好ましい。凸部１０１、１０４間の最近接距離Ｐ１が１００ｎｍ以上であると、発光光の半導体発光素子内部の光学波長（波長／屈折率）と同程度以上になり、発光光に対する散乱性が強くなり好ましく、５００ｎｍ以上であるとより好ましく、７００ｎｍ以上であると更に好ましい。また、半導体発光素子用基材１００の主面に半導体層をエピタキシャル成長させるときに、平坦化しにくくなることを防止する観点から、最近接距離Ｐ１は、４０００ｎｍ以下であると好ましく、３０００ｎｍ以下であるとより好ましい。

上記の通り、本実施の形態においては、半導体非成長部位１０２は、半導体成長部位１０３との接続面が前記式（１）を満たすような構造で囲まれている。例えば、図２、図３に示すように、凸部１０４と半導体成長部位１０３の接続面を延長した仮想的な平面を基準面１０６としたとき、凸構造の斜面角度Ａをもつ（図３参照）。また、この凸構造の斜面と半導体成長部位との接続面は角度Ｂをもつ（図３参照）。このＡとＢの関係が前記式（１）を満たす構造となっている。なお、上述した通り、半導体非成長部位１０２と半導体成長部位１０３の接続面が前記式（１）をみたせばよく、半導体成長部位１０３は平坦面の他に、非平坦面を有していてもよい。

半導体発光素子用基材１００の主面に半導体層をエピタキシャル成長させる際に、半導体成長部位１０３はエピタキシャル成長促進部とすることができる。一方、凸部１０１、１０４で構成された半導体非成長部位１０２はエピタキシャル成長抑制部となる。結晶成長面である基板の主面内に、これらを混在させることで、エピタキシャル成長促進部とエピタキシャル成長抑制部を両方存在させることができる。このため、半導体層中の結晶欠陥が抑制されて得られる半導体発光素子の内部量子効率ＩＱＥを高めながら、凸構造で光を散乱させ光取出し効率ＬＥＥを向上できる。

また、半導体発光素子用基材１００においては、凸部１０１、１０４の凸部群で構成された半導体非成長部位１０２は、一定の周期で繰り返し配置されていることが好ましい。半導体非成長部位１０２の周期は、凸部群間の距離１０５により規定される（図１参照）。凸部群間の距離１０５は、半導体成長部位１０３を挟んで互いに隣接する２つの半導体非成長部位１０２において、各々の凸部群の中心同士の距離で定義される。凸部群の中心は、半導体非成長部位１０２の平面視における重心である。凸部群間の距離１０５が一定の値を有することで、半導体非成長部位１０２が一定の周期で配置される。

このように、半導体非成長部位１０２が一定の周期で配置されることで、半導体非成長部位１０２間の半導体成長部位１０３の面積が一定となり、エピタキシャル成長促進部が基板面内で均等化されるため、基板の主面上に得られる半導体層の平坦性が向上し好ましい。

半導体非成長部位１０２の周期、すなわち、隣接する凸部群間の距離１０５は、５００ｎｍ以上１００００ｎｍ以下であると好ましい。５００ｎｍ以上であると、半導体非成長部位１０２の凸部群による発光光に対する光散乱性が増加し好ましく、８００ｎｍ以上であるとより好ましく、１０００ｎｍ以上であると更に好ましい。また、平坦化に要する時間を短縮して、スループットの低下を防止し、加えて成膜時の基板の反りを防止する観点から、凸部群間の距離１０５は、１００００ｎｍ以下が好ましく、９０００ｎｍ以下がより好ましく、８０００ｎｍ以下が更に好ましい。

また、基板面内における凸部群間の距離１０５の平均に対して、各々の凸部群間の距離１０５の変動が±１０％以内である場合、複数の半導体非成長部位１０２は、互いに等しい周期で構成されているものとする。

本実施の形態に係る半導体発光素子用基材１００においては、前記式（１）を満たすような構造をもつ半導体成長部位１０３から半導体層をエピタキシャル成長させることで、基板と半導体層の界面に刃状転位を形成できる。半導体非成長部位１０２の距離１０５が一定であることにより、半導体成長部位１０３を確保して、刃状転位が互いに会合する距離を大きくとれるため、会合する確率が増えることになる。刃状転位が会合し結晶転位が減少すると、減少した転位分だけ結晶層の体積が減り、平坦化した半導体層には引っ張り歪が発生する。この状態で、半導体発光素子用基材１００を室温に降温すると、見かけ上、半導体層がより縮むため、サファイア基板と半導体層の寸法差が減り、結果として半導体層形成後の基板の反りを抑制することができる。

また、本実施の形態に係る半導体発光素子用基材１００においては、凸部１０１、１０４の配置により光取り出し効率ＬＥＥが向上する。光取り出し効率ＬＥＥを向上させるためには、光を散乱する凸部の斜面部面積を増やす必要がある。しかしながら、従来技術である、例えば凸部が周期的に配置された配列では、凸部間の隙間がエピタキシャル成長促進部となるため、隙間を一定以上形成する必要がある。このため、凸部斜面部の単位面積あたりの密度が制限される。

これに対し、本実施の形態に係る半導体発光素子用基材１００においては、半導体非成長部位１０２の周囲に半導体成長部位１０３を形成し、半導体成長部位１０３によりエピタキシャル成長促進部を確保している。また、同時に、半導体非成長部位１０２の凸部群により凸部１０１、１０４の斜面部面積を増加させることができる。このため、光取り出し効率ＬＥＥを向上させることができる。また、後述する半導体非成長部位１０２の凸部１０１、１０４の高さが、発光光の波長に対して十分に大きいため、従来技術の凸部の単純配列に比べ、新たに光に対する散乱要素が増えることになり、さらに、光取り出し効率ＬＥＥが向上する。

次に、半導体非成長部位１０２と半導体成長部位１０３の接続面は前記式（１）を満たすような構造について図３を参照して詳細に説明する。

（凸部の高さＨ）
凸部１０１、１０４の高さＨ、すなわち凸構造の高さは、凸部１０１、１０４の頂部と、凸部１０４と半導体成長部位１０３の接続面を延長した仮想的な平面である基準面との高さの差で定義される。

（基準面と、半導体成長部位表面との最も離れた高さｈ）
図３を参照して、基準面と、半導体成長部位表面の基材厚み方向に対する最も離れた長さである高さｈについて説明する。

基準面とは、図２にも記載されているような凸部１０４と半導体成長部位１０３の接続面を延長した仮想的な平面である。半導体成長部位１０３は平坦面の他に、非平坦面を有していてもよいため、湾曲形状をもつ場合も考えられる。この時、基材の厚み方向、つまりは凸部１０１、１０４の頂部方向に近づく方向または遠のく方向に対して半導体成長部位１０３の表面が変化する。この半導体成長部位１０３の表面と基準面の最も基材の厚み方向に離れた長さを高さｈとする。

前記高さｈは１０ｎｍ以上２００ｎｍ以下であることが好ましく、２０ｎｍ以上１８０ｎｍ以下であることがより好ましく、３０ｎｍ以上１６０ｎｍ以下であることが更に好ましい。高さｈが１０ｎｍ以上であることにより、半導体層をエピタキシャル成長させたときに基板と半導体層の界面に刃状転位が発生しにくくなることを防止できる。また、半導体層の横方向成長に伴って半導体層が会合する際に、まとめられる刃状転位数が少なくなることを防止して、半導体層にかかる圧縮応力の緩和が少なくなることを防止できる。よって、Ｄｒｏｏｐが原因で外部量子効率ＥＱＥの低下が大きくなることを防止できる。高さｈが２００ｎｍ以下であることにより、半導体成長部位１０３の非平坦面からエピタキシャル成長がしにくくなることを防止して、均一な半導体層を形成し易くなる。

基準面と、半導体成長部位表面との最も離れた高さｈは、基板を割断しその断面を走査型電子顕微鏡（ＳＥＭ）で観察して測長することや、原子間力顕微鏡（ＡＦＭ）で３次元的に測長することができる。

本実施の形態に係る半導体発光素子用基材においては、半導体非成長部位１０２は、最外郭の凸部１０１、１０４が互いに離間せず隣接して構成された凸部群で構成されてもよく、または、孤立した凸部１０１で構成されていてもよい。また、半導体非成長部位１０２を構成する凸部１０１の数は１以上であればよい。図４及び図５は、本実施の形態の半導体発光素子用基材の他の態様における凸部群の一例を示す平面模式図である。

例えば、図４Ａに示すように、半導体発光素子用基材４００において、半導体非成長部位４０２は、７個の凸部４０１、４０４で構成され、７個の凸部群が半導体成長部位４０３に囲まれていてもよい。また、図４Ｂに示すように、半導体非成長部位４０２は、３個の凸部４０１で構成され、３個の凸部群が半導体成長部位４０３に囲まれていてもよい。また、図４Ｃに示すように、半導体非成長部位４０２は、１個の凸部４０１で構成され、孤立した凸部４０１が半導体成長部位４０３に囲まれていてもよい。

また、図５に示すように、半導体発光素子用基材５００においては、図１の凸部１０１、１０４で構成される凸部群の配列から、中心に配置される凸部を取り除いて、凸部５０１、５０４が配置されていてもよい。中心の凸部がない凸部群からなる半導体非成長部位５０２が、半導体成長部位５０３で囲まれている。

本実施の形態において、基板の材質は、サファイア、ＳｉＣ、ＳｉＮ、シリコン、ＧａＰ、ＧａＡｓなどを用いることができる。例えば、基板に、Ｃ面（０００１）を主面とするサファイア基板を用いることができる。更に、半導体発光素子用基材１００においては、基板主面に凸構造を形成する凸部１０１、１０４が基板と同じ材質であってもよく、凸部１０１、１０４が基板と異なる材料で構成されているヘテロ構造であってもよい。

（半導体発光素子用基材の製造方法）
続いて、本実施の形態に係る半導体発光素子用基材の製造方法について説明する。ただし、以下に示す製造方法は一例であって、これに限定されるものではない。

上記のような半導体発光素子用基材の製造方法としては、特に制限されるものではなく、通常のフォトリソグラフィ法、インプリント法、ナノインプリント法、ナノインプリントリソグラフィ法などが挙げられる。例えば、ナノインプリントリソグラフィ法においては、所定の基板表面にレジスト層を形成したのち、必要とする転写パターンの反転型を使い、ナノインプリント法によりレジスト層にパターンを転写し、必要とする凹凸パターンが表面に形成されたレジスト層を得る。

また、あらかじめ必要とする所定の凹凸パターンの凹凸反転構造が形成されたシート表面に、ドライフィルムレジスト層を形成したドライフィルムパターンシートを形成し、ドライフィルムパターンシートを基板表面に貼合し、凹凸パターンが形成されたドライフィルムレジスト層を基板の表面に形成する、ドライフィルムインプリントリソグラフィ法も利用できる。

上記のドライフィルムインプリントリソグラフィ法によれば、エッチング耐性の高いドライフィルムレジスト層で凹凸パターンを形成でき、これをマスク層として基板をエッチングして、基板表面に凹凸パターンを容易に形成できる利点があり好ましい。また、ドライフィルムパターンシートを基板に貼合する工程のみでよく、高精度のインプリント装置や露光装置が不要であり、生産効率も高めることができるので、工業生産上有益である。以上から、半導体発光素子用基材の製造方法としては、ドライフィルムインプリントリソグラフィ法を用いることが好適である。

ここで、サファイア基板を用いた場合を説明する。まず、サファイア基板の第１主面を研磨する。このとき、研磨砥粒の種類、研磨砥粒の個数、研磨速度、そしてｐＨの制御などにより、第１主面の表面粗さＲａを制御できる。特に、算術平均粗さが１．５ｎｍ以下となるまで、研磨を実施するとよい。この表面研磨精度が、製造されるエピタキシャル成長促進部の表面粗さＲａに相関するためである。中でも、算術平均粗さが０．５ｎｍ以下であると、４インチや６インチといったサファイア基板に対して、製造されるエピタキシャル成長促進部の分布が小さくなるため、より好ましい。内部量子効率ＩＱＥ改善と安定なエピタキシャル成長の観点から、算術平均粗さは０．３ｎｍ以下であることが最も好ましい。また、選択する基板のオフ角や面方位などを適宜選択し、半導体発光素子の必要なスペックに合わせこむことができる。

表面粗さＲａが所定内のサファイア基板を、例えば、硫酸と過酸化水素水の混合液（ＳＰＭ液）にて洗浄し、クリーニングする。一方で、凸部及び凸部群の位置情報を相関係数０．９以上の精度で具備するドライフィルムパターンシートを準備する。まず、例えば、ガラスのマザーロールに対して、熱リソグラフィ法を適用してパターンを形成する。このとき、レーザーの照射パルスを制御することで、凸部及び凸部群の位置情報を、ガラスのマザーロールに形成できる。このマザーロールから光ナノインプリント法により、モールドを製造する。さらに、モールドからモールドを転写し、複製してもよい。

次に、上記のように得られたモールドに対して、無機又は有機無機ハイブリッド組成の第１レジストを充填する。例えば、有機金属や金属酸化物微粒子などを第１レジストに含有できる。この段階での充填状態は、モールドのパターン内に、第１レジストが完全には満たされておらず、第１レジストにより平坦化されていない状態であり、第１レジストを塗布した後であっても、モールドのパターンの一部が露出している。

次に、第１レジストが充填されたモールドに対して、有機レジストである第２レジストを塗布する。ここでは、前段階と異なり、平坦化するように第２レジストを成膜する。第１レジスト及び第２レジストが成膜されたモールドを、ドライフィルムパターンシートと呼ぶ。ここで、２層のレジストとして説明しているが、半導体発光素子用基材の製造方法には、第２レジストのみを成膜した単層レジストでもよく、更に第３レジストを有する多層ドライフィルムパターンシートを使用することもできる。有機レジストは、ネガ型でもポジ型でもよく、少なくとも、紫外線にて効果作用が発現するラジカル重合系レジスト、又は、化学増幅系レジストを含むことが好ましい。有機レジストは、フェノールノボラック、クレゾールノボラック、アクリル変性エポキシノボラック、メタクリル変性エポキシノボラック、アダマンタン、フルオレン、カルバゾール、ポリビニルカルバゾール、ポリパラヒドロキシスチレンなどを含むと、基板の加工性が向上するため好ましい。特に、有機レジストを、オリゴマー又はポリマー、モノマー及び重合開始剤を含む混合物とすると、塗布したレジストの薄膜状態を維持する機能が向上するため望ましい。

次に、ドライフィルムパターンシートを、第２レジストを介してサファイア基板に貼り合わせる。貼り合わせた後に、光や熱によりレジストを安定化させ、その後、モールドを取り除く。または、モールドを取り除いた後に、光や熱によりレジストを安定化させる。

以上の操作により、サファイア基板の主面上に第２レジスト層と第１レジスト層を転写する。レジストの表面にはモールドの反転構造が転写されており、この反転構造は、位置情報として、凸部及び凸部群の配列を有している。

最後に、基板表面に形成されたレジスト層をマスクとして、基板をエッチングすることで、基板表面に凸部及び凸部群を形成できる。エッチング方法としては、ウェットエッチング、ドライエッチング、あるいは両者を組み合わせた方法などが適用できる。特に、凸部及び凸部群の制御の観点から、ドライエッチング法を用いることが好ましい。ドライエッチング法の中でも、異方性ドライエッチングが好ましく、ＩＣＰ−ＲＩＥ、ＥＣＭ−ＲＩＥがより好ましい。ドライエッチングに使用する反応ガスとしては、基板の材質と反応すれば、特に限定されるものではないが、ＢＣｌ_３、Ｃｌ_２、ＣＨＦ_３、あるいはこれらの混合ガスなどが好ましく、適宜、Ａｒ、Ｏ_２、Ｎ_２などを混合できる。

上記したドライフィルムインプリントリソグラフィ法とドライエッチング法により、本実施の形態に係る半導体発光素子用基材を形成することができる。

（半導体発光素子）
次に、図６を参照して、本実施の形態に係る半導体発光素子について説明する。図６は、本実施の形態の半導体発光素子を示す断面模式図である。

本実施の形態に係る半導体発光素子６００においては、上述の本実施の形態に係る半導体発光素子用基材を少なくとも一つ以上、構成に含む。これにより、内部量子効率ＩＱＥの向上、光取り出し効率ＬＥＥの向上、Ｄｒｏｏｐの低減を図ることができる。

半導体発光素子６００は、半導体発光素子用基材６０１の主面上に、少なくとも２層以上の半導体層と発光層とを積層して構成される積層半導体層６６０を有する。

半導体発光素子６００は、半導体発光素子用基材６０１に、半導体層と発光層が積層されて形成されている。半導体発光素子用基材６０１の主面には、複数の凸部６１１で構成される半導体非成長部位６１２が形成されている。半導体非成長部位６１２の周囲は半導体成長部位６１３となっており、半導体非成長部位６１２と半導体成長部位６１３の接続面が前記式（１）を満たす構造となっている。半導体発光素子用基材６０１の主面上に設けられた半導体非成長部位６１２及び半導体成長部位６１３上に、アンドープ型半導体層６５１、ｎ型半導体層６５２、発光半導体層６５３及びｐ型半導体層６５４が順次積層されている。また、ｐ型半導体層６５４上には、透明導電膜６５５が形成されている。

また、ｎ型半導体層６５２表面にカソード電極６５７が、透明導電膜６５５表面にアノード電極６５６がそれぞれ形成されている。なお、半導体発光素子用基材６０１上に積層されたｎ型半導体層６５２、発光半導体層６５３、ｐ型半導体層６５４を、積層半導体層６６０と称する。

ここで、アンドープ型半導体層６５１の主面は平坦面であることが好ましい。アンドープ型半導体層６５１の主面が平坦面であることにより、ｎ型半導体層６５２、発光半導体層６５３、ｐ型半導体層６５４の性能を効率化でき、内部量子効率ＩＱＥが向上する。

さらにアンドープ型半導体層６５１と半導体発光素子用基材６０１との界面には、図示しないバッファ層が存在することが好ましい。バッファ層の存在により、アンドープ型半導体層６５１の結晶成長の初期条件である核生成及び核成長が良好となり、積層半導体層６６０の半導体としての性能が向上するため、内部量子効率ＩＱＥが改善する。

バッファ層は、半導体非成長部位６１２及び半導体成長部位６１３の表面全体を覆うように形成してもよいが、半導体非成長部位６１２及び半導体成長部位６１３の表面に部分的に設けることができ、特に、半導体発光素子用基材６０１表面における半導体成長部位６１３に優先的にバッファ層を設けることができる。

バッファ層の厚さは５ｎｍ以上１００ｎｍ以下が好ましく、１０ｎｍ以上５０ｎｍ以下がより好ましい。バッファ層の厚みをこの範囲にすることにより、アンドープ型半導体層６５１の成長速度のバラツキを低減し、半導体層の会合点を制御しやすいためである。

バッファ層には、例えば、ＧａＮ構造、ＡｌＧａＮ構造、ＡｌＮ構造、ＡｌＩｎＮ構造、ＩｎＧａＮ／ＧａＮ超格子構造、ＩｎＧａＮ／ＧａＮ積層構造、ＡｌＩｎＧａＮ／ＩｎＧａＮ／ＧａＮ積層構造などを採用することができる。中でも、ＧａＮ構造、ＡｌＧａＮ構造、ＡｌＮ構造が最も好ましい。これにより、上述したアンドープ型半導体層６５１の成長速度のバラツキがより低減するため、半導体層の会合点の制御性が向上し、アンドープ型半導体層６５１の表面ラフネスを低減し易い。

また、バッファ層の成膜については、成膜温度を３５０℃〜６００℃の範囲にできる。また、バッファ層は、例えば、有機金属気相成長法（ＭＯＣＶＤ）法又はスパッタリング法により成膜されることが好ましい。

半導体発光素子６００においては、アンドープ型半導体層６５１と、バッファ層を併せて下地層と定義し記述する。

アンドープ型半導体層６５１としては、例えば、シリコンやゲルマニウムなどの元素半導体、又は、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＩＶＩ−ＩＶ族などの化合物半導体を適用できる。特に、アンドープ型半導体層６５１は、アンドープ窒化物層であることが好ましい。アンドープ窒化物層は、例えば、９００℃〜１５００℃の成長温度で、ＮＨ_３とＴＭＧａを供給することで成膜できる。

アンドープ型半導体層６５１の膜厚は、０．５μｍ以上１０μｍ以下であることが好ましく、アンドープ型半導体層６５１に対する残留応力の観点から、１．３μｍ以上８μｍ以下であることがより好ましい。

ｎ型半導体層６５２としては、例えば、ＧａＮにｎ型ドーパントをドープしたものを適用できる。また、ｎ型半導体層６５２、ｐ型半導体層６５４には、適宜、図示しないｎ型クラッド層、ｐ型クラッド層を設けることができる。

ｎ型半導体層６５２としてのｎ型ＧａＮ層は、例えば、ＮＨ_３を３×１０^−２〜４．２×１０^−２ｍｏｌ／分、トリメチルガリウム（ＴＭＧａ）を０．８×１０^−４〜１．８×１０^−４ｍｏｌ／分及びＳｉに代表されるｎ型ドーパントを含むシランガスを５．８×１０^−９〜６．９×１０^−９ｍｏｌ／分供給することで、形成することができる。ｎ型半導体層６５２の膜厚は、活性層への電子注入性の観点から、８００ｎｍ以上であることが好ましく、１５００ｎｍ以上であることがより好ましい。

発光半導体層６５３としては、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＧａＮなどを適用できる。

また、発光半導体層６５３は、単一量子井戸構造（ＳＱＷ）又は多重量子井戸構造（ＭＱＷ）とすることが好ましい。

例えば、単一量子井戸構造の場合、６００℃〜８５０℃の成長温度で、窒素をキャリアガスとして使い、ＮＨ_３、ＴＭＧａ及びトリメチルインジウム（ＴＭＩｎ）を供給することで、ＩＮＧａＮ／ＧａＮからなる活性層を、１００Å〜１２５０Åの厚さに成長させることができる。また、多重量子井戸構造の場合、１つの層を構成するＩｎＧａＮに関し、Ｉｎ元素濃度を変化させることもできる。

また、発光半導体層６５３とｐ型半導体層６５４との間には、電子ブロック層（不図示）を設けることができる。電子ブロック層は、例えば、ｐ−ＡｌＧａＮにて構成される。

ｐ型半導体層６５４としては、例えば、ＧａＮにｐ型ドーパントをドープしたものを適用できる。ｐ型ＧａＮ層の場合、成長温度を９００℃以上に上昇させ、ＴＭＧａ及びＣＰ_２Ｍｇを供給することで、数百〜数千Åの厚さに成膜することができる。

これらの積層半導体層６６０（ｎ型半導体層６５２、発光半導体層６５３、及びｐ型半導体層６５４）は、基材表面に公知の技術により成膜できる。例えば、成膜方法としては、ＭＯＣＶＤ、ハイドライド気相成長法（ＨＶＰＥ）、分子線エピタキシャル成長法（ＭＢＥ）などが適用できる。

透明導電膜６５５の材質は、半導体発光素子に適した透明導電膜として使用できるものであれば、特に制限はない。例えば、Ｎｉ／Ａｕ電極などの金属薄膜や、ＩＴＯ、ＺｎＯ、Ｉｎ_２Ｏ_３、ＳｎＯ_２、ＩＺＯ、ＩＧＺＯなどの導電性酸化物膜を適用できる。透明性、導電性の観点から、特に、ＩＴＯが好ましい。

透明導電膜６５５の厚みは、３０ｎｍ以上１００ｎｍ以下が好ましい。透明導電膜６５５の役割は、アノード電極６５６からの電流を拡散させ、ｐ型半導体層６５４に注入することである。透明導電膜６５５の抵抗は厚みが厚いほど小さくなることから、透明導電膜６５５の厚み（Ｔ＿ＴＥ）は、３０ｎｍ以上が好ましく、４０ｎｍ以上がより好ましい。光吸収を抑えることに加えて、薄膜干渉を利用して、臨界角以下の入射角に対する透過率を著しく上げることができ、また、臨界角以下の透過率分布を抑える観点から、透明導電膜６５５の厚み（Ｔ＿ＴＥ）の上限としては、１００ｎｍ以下が好ましく、８０ｎｍ以下がより好ましい。

透明導電膜６５５の厚み（Ｔ＿ＴＥ）は、例えば、走査透過電子顕微鏡（ＳＴＥＭ）によって測定することができる。透明導電膜６５５の厚みのＳＴＥＭによる測定は、像のコントラストから、透明導電膜６５５と積層半導体層６６０との境界を明確化することができるため、好ましい。

また、本実施の形態に係る半導体発光素子６００は、従来に比べて、半導体発光素子用基材６０１の凸部６１１の高さを１．２μｍ以下にできる。凸構造が薄くなれば、アンドープ型半導体層６５１で凸構造を平坦化するために必要な厚みが薄くなる。このため、発光半導体層６５３からの光を吸収する半導体層が薄くなることで、光取り出し効率ＬＥＥの更なる向上が見込まれる。また、ｎ型半導体層６５２、並びにこの上に順次積層される発光半導体層６５３及びｐ型半導体層６５４の反りを抑制することが可能となり、従来よりも大面積の半導体発光素子６００を作製することができる。以上により、下地層の厚みは、５μｍ以下が好ましく、４μｍ以下がより好ましく、３．５μｍ以下が更に好ましく、２．５μｍ以下がより一層好ましく、１．５μｍ以下が最も好ましい。

（反射層）
本実施の形態に係る半導体発光素子６００において、半導体発光素子用基材６０１の積層半導体層６６０が形成されている主面の反対側の面に、図示しない反射層を設けてもよい。

反射層の材質は、発光波長での反射率が高ければ特に限定されない。例えば、金属ではＡｇ、Ａｌ又はこれらの合金が、例えば、反射率や半導体発光素子用基材６０１との密着性の観点から選択される。あるいは、より高い反射率とするために、反射層として誘電体多層膜を形成してもよい。反射率が所望の範囲で有れば、反射層の膜厚及び層数は、特に限定されず、例えば、高屈折率層としてチタン酸化物、ジルコニウム酸化物、ニオブ酸化物、タンタル酸化物、窒化アルミ、低屈折率層としてシリコン酸化物を用いることができる。また、誘電体多層膜を形成した後、金属を成膜してもよい。

また、反射層と半導体発光素子用基材６０１との密着性を改善するために、反射層と半導体発光素子用基材６０１との間に密着層を設けてもよい。密着層は、例えば、シリコン酸化物を用いることができる。

本実施の形態に係る半導体発光素子用基材６０１においては、エピタキシャル成長促進部となる半導体成長部位６１３と、凸部６１１で構成される半導体非成長部位６１２が主面内に混在して形成されている。半導体成長部位６１３が確保されることにより、積層される半導体層６５１〜６５４中の結晶転位欠陥を減らし、結晶品質を向上させることができる。このため、半導体発光素子用基材６０１を用いて作製された半導体発光素子６００は、内部量子効率ＩＱＥが改善される。また、半導体非成長部位６１２の凸部６１１により、半導体発光素子６００は、光を散乱させ導波モードを解消して光取り出し効率ＬＥＥが高められる。

また、半導体非成長部位６１２と半導体成長部位６１３の接続面が前記式（１）を満たす構造を有しており、この構造部からアンドープ型半導体層６５１をエピタキシャル成長させることで、基板とアンドープ型半導体層６５１の界面に多数の刃状転位を形成できる。アンドープ型半導体層６５１を横方向成長させると、刃状転位も横方向に曲げられ、積層される積層半導体層６６０の会合に合わせて複数の刃状転位がまとめられ本数が激減する。刃状転位の減少に伴い刃状転位の体積の空隙が減少されることにより、半導体層６５１〜６５４にかかる圧縮応力が大きく緩和される。この効果により、製造される半導体発光素子６００は、発光半導体層６５３に発生するピエゾ電界が減少し、Ｄｒｏｏｐが抑制される。

また、所定の面積の半導体成長部位６１３により、エピタキシャル成長促進部が基板面内で均等に形成されるため、半導体発光素子用基材６０１上に形成される半導体層６５１〜６５４の平坦性が向上する。このため、半導体発光素子化の効率が高められると共に、基板の反りが抑制され基板面内の発光波長分布を改善できる。これらにより、半導体発光素子６００は歩留まりよく製造され、優れた発光効率を有する。

以下、実施例及び比較例により本発明を具体的に説明するが、本発明はこれらの実施例及び比較例に限定されるものではない。

［実施例１］
まず、半導体発光素子用基材を作製した。半導体発光素子用基材のパターンは、ナノ加工シート（ドライフィルムパターンシート）を使用して作成した。ナノ加工シートについては後述する。

２インチの片面鏡面のｃ面サファイア基板を準備し、洗浄した。続いて、サファイア基板を１２０℃のホットプレート上に配置した。次に、ナノ加工シートを、１２０℃に加温したラミネートロールを使用して、サファイア基板に貼り合わせた。貼り合わせは、０．５ＭＰａの圧力で、線速５０ｍｍ／秒にて行った。ナノ加工シートの貼り合わせされたサファイア基板に対して、サファイア越しに紫外線を照射した。紫外線は、波長３６５ｎｍのＵＶ−ＬＥＤ光源より照射されたもので、積算光量が１５００ｍＪ／ｃｍ^２になるように設定した。

次に、１２０℃に加熱した２枚の並行平板で、ナノ加工シートとサファイア基板を挟み込んだ。挟み込みの圧力は０．３ＭＰａとし、時間は１０秒とした。続いて、空冷にて室温まで冷却し、ナノ加工シートの樹脂モールドを、サファイアから、５０ｍｍ／秒の速度で剥離した。以上の操作により、サファイア基板の主面上に、２層レジスト層を転写付与した。レジスト層の主面には凹凸構造が設けられていた。この凹凸構造の形状及び配列、２層レジストの層構成、そして後述のドライエッチング条件により半導体発光素子用基材のパターンを制御した。

＜ナノ加工シート＞
ナノ加工シートは、貼合操作及び剥離操作で、被処理体上に加工マスクを転写付与できる成形体である。ナノ加工シートは、樹脂製のモールド（樹脂モールド）、第１レジスト層、及び第２レジスト層で構成されている。樹脂モールドは、主面に凹凸構造を有し、当該凹凸構造の凹部の内部に、第１レジスト層が充填される。そして、樹脂モールドの凹凸構造と第１レジスト層と、を平坦化するように、第２レジスト層が配置される。

（樹脂モールド）
まず、樹脂モールドを、ロール・ツー・ロールの光ナノインプリント法を使用して、製造した。幅は５００ｍｍ、長さは１８０ｍである。樹脂モールドの層構成としては、厚み５０μｍのＰＥＴ（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）フィルムの易接着面上に、厚み１．５μｍの転写層が接着されている構成であり、転写層の主面に光ナノインプリント法にて転写された凹部及び凸部が形成されていた。

図７に、用いた樹脂モールドを示す。図７は、実施例に用いた樹脂モールドの平面模式図である。樹脂モールド７００の主面には、複数の凹部７０１、７０４が形成され、凹部群７０２を形成していた。凹部群７０２の周囲及び凹部群７０２の中心は平坦部７０３となっていた。隣接する凹部７０１、７０４の間隔Ｐ７は、１５００ｎｍ、凹部７０１の開口径Φ８は、１３００ｎｍ、凹部群７０２と凹部群７０２との間隔Ｌ７は、１９６４ｎｍであった。また、樹脂モールド７００の凹部７０１、７０４及び平坦部７０３の面に対する水滴の接触角は１４０°〜１５３°の間であった。樹脂モールド７００の転写層の材料は、下記に示す混合物とした。

（転写層）
フッ素含有ウレタン（メタ）アクリレート（ＯＰＴＯＯＬ（登録商標） ＤＡＣ ＨＰ（ダイキン工業社製））：トリメチロールプロパン（ＥＯ変性）トリアクリレート（Ｍ３５０（東亞合成社製））：１−ヒドロキシシクロヘキシルフェニルケトン（Ｉｒｇａｃｕｒｅ（登録商標）１８４（ＢＡＳＦ社製））：２−ベンジル−２−ジメチルアミノ−１−（４−モルフォリノフェニル）−ブタノン−１（Ｉｒｇａｃｕｒｅ３６９（ＢＡＳＦ社製））＝１７．５ｇ：１００ｇ：５．５ｇ：２．０ｇにて混合した。

次に、樹脂モールドの凹部に対して、第１レジスト層を、ダイコート法にて成膜した。第１レジスト層の材料としては、下記に示す化合物を混合し、チタン含有有機無機複合レジストを調整した。

（第１レジスト層）
チタニウムテトラブトキシドモノマ（和光純薬工業社製）：３―アクリロキシプロピルトリメトキシシラン（信越シリコーン社製）：フェニル変性シリコーン（東レ・ダウコーニング社製）：１−ヒドロキシ−シクロヘキシル−フェニル−ケトン（Ｉｒｇａｃｕｒｅ１８４、ＢＡＳＦ社製）：２−ベンジル−２−ジメチルアミノ−１−（４−モルフォリノフェニル）−ブタノン−１（Ｉｒｇａｃｕｒｅ３６９、ＢＡＳＦ社製）＝６５．２ｇ：３４．８ｇ：５．０ｇ：１．９ｇ：０．７ｇにて調合し、プロピレングリコールモノメチルエーテルにて希釈してチタン含有有機無機複合レジストを調整した。更に、固形分に対して０．０００６２５質量％となるように高分子界面活性剤ＫＦ−９４５（信越化学工業（株）製）を添加した。ＫＦ−９４５の分子量は約２５００、分子構造は下記化学式（１）であると推定される。

チタン含有有機無機複合レジストは、表面張力が２４．０ｍＮ／ｍ以下の溶剤Ａと、表面張力が２７．０ｍＮ／ｍ以上の溶剤Ｂと、を混合した混合溶剤にて希釈し、これを塗布液とした。ダイコート法にて、塗布液を凹部内に塗布する際に、ダイリップの上流側を減圧した。塗布の速度は１０ｍ／分とし、吐出量を制御することで、第１レジスト層の凹部内への充填量を制御した。塗布後、１２０℃のエアを吹き付け乾燥させ、その後、樹脂モールドを巻き取り回収した。

ここで、第１レジスト層を成膜した樹脂モールドを解析し、第１レジスト層の状態を把握した。解析は、走査型電子顕微鏡、透過型電子顕微鏡、及びエネルギー分散型Ｘ線分光法を併用した。第１レジスト層は、樹脂モールド７００の凹凸構造の凹部７０１、７０４の内部に充填されていた。一方で、樹脂モールド７００の凹凸構造の凸部７０３の上面には、数ナノメートルオーダーの第１レジスト層の残渣（凝集物）が観察されることはあったが、当該上面に、第１レジスト層が厚く成膜されることはなかった。また、ダイコート成膜に関し、塗布液の吐出量を変化させることで、第１レジスト層の充填量が変化し、これに伴い、第１レジスト層の充填径が変化することを確認した。

次に、第１レジスト層の充填された樹脂モールドに対して、第２レジスト層を成膜した。成膜方法は、第１レジスト層の場合と同様に行った。第２レジスト層の材料は、下記組成の混合物であり、これを表面張力が２５．０ｍＮ／ｍ以下の溶剤にて希釈して塗布液とした。

（第２レジスト層）
アクリロイル基変性率が１００％のエポキシノボラック樹脂：ジペンタエリスリトールポリアクリレート：２，２−ジメトキシ−１，２−ジフェニルエタン−１−オン（ＢＡＳＦ社製）＝８０ｇ：２０ｇ：４．５ｇにて混合した。

乾燥は、１０５℃にて行った。乾燥後、ヘーズ（濁度）が１０％以下のＰＥ／ＥＶＡ保護フィルムを第２レジスト層に貼り合わせ、この状態で樹脂モールドを巻き取り、回収した。ここで、製造したナノ加工シートを解析し、第１レジスト層及び第２レジスト層の状態を把握した。解析は、走査型電子顕微鏡、透過型電子顕微鏡、及びエネルギー分散型Ｘ線分光法を併用した。第１レジスト層については、第２レジスト層の成膜前後で変化はなかった。第２レジスト層は、樹脂モールド７００の凹凸構造及び第１レジスト層を平坦化するように成膜できていた。また、第２レジスト層の成膜厚は、ダイコート成膜の塗布液の吐出量を変化させることで、制御可能であることを確認した。即ち、ダイコート成膜の塗布液の吐出量を制御して、第１レジスト層の充填径及び第２レジスト層の膜厚を変化させた。

実施例１においては第１レジスト層の充填径は１０２０ｎｍ、第２レジスト層の膜厚は３５００ｎｍとした。

＜半導体発光素子用基材の作製＞
製造したナノ加工シートを使用して、既に説明したように、サファイア基板の主面上に、第１レジスト層及び第２レジスト層からなる２層レジスト層を転写付与した。次に、レジスト層を加工するエッチングと、サファイア基板を加工するエッチングを同一チャンバー内で連続して行った。エッチングには、Ｇｉｇａｌａｎｅ社製Ｍａｘｉｓ３００ＬＣＨ^ｐｌｕｓ ＩＣＰプラズマエッチャーを使用した。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第１レジスト層が第２レジスト層のエッチングマスクとして機能し、第２レジスト層をサファイア基板の主面が部分的に露出するまでエッチングした。エッチング条件は、処理ガス圧１５ｍＴｏｒｒ、Ｏ_２流量１３０ｓｃｃｍ、ＩＣＰ強度１２００Ｗ、ＢＡＩＳ強度２００Ｗ、基板冷却用Ｈｅは温度４０℃、圧力４Ｔｏｒｒ、流量４ｓｃｃｍ、処理時間は３００ｓとした。

続いて、ＢＣｌ_３ガスを使用した反応性イオンエッチングを行い、サファイア基板をエッチングした。ここでは、第２レジスト層をエッチングマスクとして、サファイア基板をエッチングした。処理条件は、処理ガス圧３．２ｍＴｏｒｒ、ＢＣｌ_３流量１２０ｓｃｃｍ、ＩＣＰ強度１７００Ｗ、ＢＩＡＳ強度３００Ｗ、基板冷却用Ｈｅは温度４０℃、圧力４Ｔｏｒｒ、流量４ｓｃｃｍ、処理時間は３２００ｓとした。

エッチング加工したサファイア基板（サファイア基材）を取り出し、硫酸及び過酸化水素水を２：１の重量比にて混合した溶液にて洗浄した。このとき、処理液の温度は、１００℃以上に制御した。

図８は、実施例１に用いたサファイア基材のＳＥＭ像である。図８に示すように、製造したサファイア基材の主面には、凸部群である半導体非成長部位が形成されており、この凸構造の周囲には半導体成長部位が形成されていた。また、凸部群の中心には凸部が形成されておらず、凸部群の最外郭を構成する凸部は互いに離間せずに隣接していた。また、凸部群である半導体非成長部位と半導体成長部位の接続面は落ち込んだ構造をなしていた。このときのＡ＋Ｂの値は１７０°であり、１８０°未満であった。半導体非成長部位を構成する凸部の高さＨは１１５０ｎｍ、隣接する半導体非成長部位間の凸部底部間の距離は３００ｎｍであった。凸構造の斜面と半導体成長部位の接続面を延長した仮想的な面を基準面とし、前記基準面から前記半導体成長部位表面の基材厚み方向に対する最も離れた長さを高さｈとしたときに、断面視のＳＥＭ像によりこの高さｈ（図３参照）を測長すると７０ｎｍであった。これより、高さｈは、１０ｎｍ以上２００ｎｍ以下であることが好ましく、２０ｎｍ以上１８０ｎｍ以下であることがより好ましく、３０ｎｍ以上１６０ｎｍ以下であることが更に好ましいことがわかった。

＜半導体発光素子の作製＞
得られたサファイア基材上に、バッファ層としてＡｌｘＧａ_１−ｘＮ（０≦ｘ≦１）の低温成長バッファ層を１００Å成膜した。次に、非ドープ第１半導体層として、アンドープのＧａＮを成膜した。その後、ドープ第１半導体層として、ＳｉドープのＧａＮを成膜した。続いて歪吸収層を設け、発光半導体層として、多重量子井戸の活性層（井戸層、障壁層＝アンドープのＩｎＧａＮ、ＳｉドープのＧａＮ）をそれぞれの膜厚を（６０Å、２５０Å）として井戸層が６層、障壁層が７層となるように交互に積層した。発光半導体層上に、第２半導体層として、エレクトロブロッキング層を含むようにＭｇドープのＡｌＧａＮ、アンドープのＧａＮ、ＭｇドープのＧａＮを積層し、積層半導体層を得た。

その後、実装工程を行った。サファイア基材を厚さ１６０μｍまで研磨して裏面に反射層を設けた。反射層は、Ａｇ−Ｐｄ−Ｃｕ系の合金を成膜した。その後、裁断工程を経て得られた半導体発光素子について、前記した３０００個の半導体発光素子のうち、２０個について実装を行い、平均を求めた。銀メッキＴＯ缶にＡｇペーストで接合し、ワイヤボンディングすることで、ｐ電極パッドとｎ電極パッドの間に電流を流し発光出力を測定した。なお、チップの大きさは３５０μｍ四方、電流は２０ｍＡとし、発光波長は４５０ｎｍであった。

ここで、一般にＤｒｏｏｐ率は、低電流における最大ＩＱＥ_ｐｅａｋで、所定の電流（定格電流）を流したときのＩＱＥ（定格電流）を除した値で定義される。外部量子効率ＥＱＥと内部量子効率ＩＱＥと光取り出し効率ＬＥＥの関係はＥＱＥ＝ＩＱＥ×ＬＥＥとなっており、ＬＥＥは電流によらないことからＤｒｏｏｐ率は以下の式で表すことができる。
Ｄｒｏｏｐ率＝ＩＱＥ（定格電流）／ＩＱＥ_ｐｅａｋ
＝ＥＱＥ（定格電流）／ＬＥＥ÷（ＥＱＥ_ｐｅａｋ／ＬＥＥ）
＝ＥＱＥ（定格電流）／ＥＱＥ_ｐｅａｋ

Ｄｒｏｏｐ率は１に近いほど高電流でのＩＱＥの低下が抑えられることを示し、高性能なＬＥＤとされる。

実施例１において、３５０ｍＡ／ｍｍ^２（定格電流密度）でのＥＱＥを、低電流における最大ＥＱＥ_ｐｅａｋで除した値は０．８８であった。

［実施例２］
実施例２で用いた樹脂モールドの作製方法は実施例１と同様であるが、凹凸構造の異なるものを用いた。

図９に、実施例２で用いた樹脂モールドを示す。図９は、実施例に用いた樹脂モールドの平面模式図である。樹脂モールド９００の主面には、複数の凹部９０１、９０４が形成され、凹部群９０２を形成していた。凹部群９０２の周辺の規定の部位が平坦部９０３となっていた。隣接する凹部９０１、９０４の間隔Ｐ９は、７００ｎｍ、凹部９０１、９０４の開口径Φ９は、６００ｎｍであった。また、樹脂モールド９００の凹部９０１、９０４及び平坦部９０３の面に対する水滴の接触角は１４０°〜１５３°の間であった。

第１レジスト層の充填径は５５０ｎｍ、第２レジスト層の膜厚は１２００ｎｍとして、ナノ加工シートを作製した。

製造したナノ加工シートを使用して、既に説明したように、サファイア基板の主面上に、第１レジスト層及び第２レジスト層からなる２層レジスト層を転写付与した。次に、レジスト層を加工するエッチングと、サファイア基板を加工するエッチングを同一チャンバー内で連続して行った。エッチングには、Ｇｉｇａｌａｎｅ社製Ｍａｘｉｓ３００ＬＣＨ^ｐｌｕｓ ＩＣＰプラズマエッチャーを使用した。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第１レジスト層が第２レジスト層のエッチングマスクとして機能し、第２レジスト層をサファイア基板の主面が部分的に露出するまでエッチングした。エッチング条件は、処理ガス圧１５ｍＴｏｒｒ、Ｏ_２流量１３０ｓｃｃｍ、ＩＣＰ強度１２００Ｗ、ＢＡＩＳ強度２００Ｗ、基板冷却用Ｈｅは温度４０℃、圧力５Ｔｏｒｒ、流量５ｓｃｃｍ、処理時間は１２０ｓとした。

続いて、ＢＣｌ_３ガスを使用した反応性イオンエッチングを行い、サファイア基板をエッチングした。ここでは、第２レジスト層をエッチングマスクとして、サファイア基板をエッチングした。処理条件は、処理ガス圧３．２ｍＴｏｒｒ、ＢＣｌ_３流量１２０ｓｃｃｍ、ＩＣＰ強度１７００Ｗ、ＢＩＡＳ強度３５０Ｗ、基板冷却用Ｈｅは温度４０℃、圧力５Ｔｏｒｒ、流量５ｓｃｃｍ、処理時間は８５０ｓとした。

エッチング加工したサファイア基板（サファイア基材）を取り出し、硫酸及び過酸化水素水を２：１の重量比にて混合した溶液にて洗浄した。このとき、処理液の温度は、１００℃以上に制御した。

図１０は、実施例２に用いたサファイア基材のＳＥＭ像である。図１０に示すように、製造したサファイア基材の主面には、凸部群である半導体非成長部位が形成されており、この凸構造の周囲には半導体成長部位が形成されていた。また、凸部は互いに離間せずに隣接していた。また、凸部群である半導体非成長部位と半導体成長部位の接続面は落ち込んだ構造をなしていた。このときのＡ＋Ｂの値は１６０°であり、１８０°未満であった。半導体非成長部位を構成する凸部の高さＨは３５０ｎｍであった。凸構造の斜面と半導体成長部位の接続面を延長した仮想的な面を基準面とし、前記基準面から前記半導体成長部位表面の基材厚み方向に対する最も離れた長さを高さｈとしたときに、断面視のＳＥＭ像によりこの高さｈ（図３参照）を測長すると３０ｎｍであった。これにより、高さｈは、１０ｎｍ以上２００ｎｍ以下であることが好ましく、２０ｎｍ以上１８０ｎｍ以下であることがより好ましく、３０ｎｍ以上１６０ｎｍ以下であることが更に好ましいことがわかった。

その後、実施例１と同様に、半導体層の成膜、電極形成、実装工程を経て、評価を行った。なお、チップの大きさは３５０μｍ四方、電流は２０ｍＡとし、発光波長は４５０ｎｍであった。このときのＤｒｏｏｐ率は０．８７であった。

［比較例１］
比較例１で用いた樹脂モールドは、実施例１と同様であった。第１レジスト層の充填径は１０２０ｎｍ、第２レジスト層の膜厚は２２００ｎｍとして、ナノ加工シートを作製した。

製造したナノ加工シートを使用して、サファイア基板の主面上に、第１レジスト層及び第２レジスト層からなる２層レジスト層を転写付与した。次に、レジスト層を加工するエッチングと、サファイア基板を加工するエッチングを同一チャンバー内で連続して行った。エッチングには、Ｇｉｇａｌａｎｅ社製Ｍａｘｉｓ３００ＬＣＨ^ｐｌｕｓ ＩＣＰプラズマエッチャーを使用した。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第１レジスト層が第２レジスト層のエッチングマスクとして機能し、第２レジスト層をサファイア基板の主面が部分的に露出するまでエッチングした。エッチング条件は、処理ガス圧１５ｍＴｏｒｒ、Ｏ_２流量１３０ｓｃｃｍ、ＩＣＰ強度１２００Ｗ、ＢＡＩＳ強度２００Ｗ、基板冷却用Ｈｅは温度４０℃、圧力４Ｔｏｒｒ、流量４ｓｃｃｍ、処理時間は２４０ｓとした。

続いて、ＢＣｌ_３ガスを使用した反応性イオンエッチングを行い、サファイア基板をエッチングした。ここでは、第２レジスト層をエッチングマスクとして、サファイア基板をエッチングした。処理条件は、処理ガス圧３．２ｍＴｏｒｒ、ＢＣｌ_３流量１２０ｓｃｃｍ、ＩＣＰ強度１７００Ｗ、ＢＩＡＳ強度３５０Ｗ、基板冷却用Ｈｅは温度４０℃、圧力４Ｔｏｒｒ、流量４ｓｃｃｍ、処理時間は２８００ｓとした。

エッチング加工したサファイア基板を取り出し、硫酸及び過酸化水素水を２：１の重量比にて混合した溶液にて洗浄した。このとき、処理液の温度は、１００℃以上に制御した。図１１は、比較例１に用いたサファイア基材のＳＥＭ像である。

図１１に示すように、製造したサファイア基材の主面には、凸部群である半導体非成長部位が形成されており、この凸構造の周囲には半導体成長部位が形成されていた。また、凸部群の中心には凸部が形成されておらず、凸部群の最外郭を構成する凸部は互いに離間せずに隣接していた。しかし、凸部群である半導体非成長部位と半導体成長部位の接続面は落ち込んだ構造をしておらず、Ａ＋Ｂの値は１８０°であった。半導体非成長部位を構成する凸部の高さは１１５０ｎｍ、隣接する半導体非成長部位間の凸部底部間の距離は３００ｎｍであった。凸構造の斜面と半導体成長部位の接続面を延長した仮想的な面を基準面とし、前記基準面から前記半導体成長部位表面の基材厚み方向に対する最も離れた長さを高さｈとしたときに、断面視のＳＥＭ像によりこの高さｈ（図３参照）は存在せずに０ｎｍであった。

その後、実施例１と同様に、半導体層の成膜、電極形成、実装工程を経て、評価を行った。なお、チップの大きさは３５０μｍ四方、電流は２０ｍＡとし、発光波長は４５０ｎｍであった。

このときのＤｒｏｏｐ率は０．８５であり、実施例１に比較して、明らかに高電流における外部量子効率ＥＱＥが低下、すなわち内部量子効率ＩＱＥが低下していた。

［比較例２］
比較例２で用いた樹脂モールドは、実施例２と同様であった。第１レジスト層の充填径は５００ｎｍ、第２レジスト層の膜厚は１０００ｎｍとして、ナノ加工シートを作製した。

製造したナノ加工シートを使用して、サファイア基板の主面上に、第１レジスト層及び第２レジスト層からなる２層レジスト層を転写付与した。次に、レジスト層を加工するエッチングと、サファイア基板を加工するエッチングを同一チャンバー内で連続して行った。エッチングには、Ｇｉｇａｌａｎｅ社製Ｍａｘｉｓ３００ＬＣＨ^ｐｌｕｓ ＩＣＰプラズマエッチャーを使用した。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第１レジスト層が第２レジスト層のエッチングマスクとして機能し、第２レジスト層をサファイア基板の主面が部分的に露出するまでエッチングした。エッチング条件は、処理ガス圧１５ｍＴｏｒｒ、Ｏ_２流量１３０ｓｃｃｍ、ＩＣＰ強度１２００Ｗ、ＢＡＩＳ強度２００Ｗ、基板冷却用Ｈｅは温度４０℃、圧力５Ｔｏｒｒ、流量５ｓｃｃｍ、処理時間は１２０ｓとした。

続いて、ＢＣｌ_３ガスを使用した反応性イオンエッチングを行い、サファイア基板をエッチングした。ここでは、第２レジスト層をエッチングマスクとして、サファイア基板をエッチングした。処理条件は、処理ガス圧３．２ｍＴｏｒｒ、ＢＣｌ_３流量１２０ｓｃｃｍ、ＩＣＰ強度１７００Ｗ、ＢＩＡＳ強度４００Ｗ、基板冷却用Ｈｅは温度４０℃、圧力５Ｔｏｒｒ、流量５ｓｃｃｍ、処理時間は７５０ｓとした。

エッチング加工したサファイア基板を取り出し、硫酸及び過酸化水素水を２：１の重量比にて混合した溶液にて洗浄した。このとき、処理液の温度は、１００℃以上に制御した。図１２は、比較例に用いたサファイア基材のＳＥＭ像である。

図１２に示すように、製造したサファイア基材の主面には、凸部群である半導体非成長部位が形成されており、この凸構造の周囲には半導体成長部位が形成されていた。また、凸部は互いに離間せずに隣接していた。しかし、凸部群である半導体非成長部位と半導体成長部位の接続面は落ち込んだ構造をしておらず、Ａ＋Ｂの値は１８０°であった。半導体非成長部位を構成する凸部の高さは３００ｎｍであった。凸構造の斜面と半導体成長部位の接続面を延長した仮想的な面を基準面とし、前記基準面から前記半導体成長部位表面の基材厚み方向に対する最も離れた長さを高さｈとしたときに、断面視のＳＥＭ像によりこの高さｈ（図３参照）を測長すると存在せず、０ｎｍであった。

その後、実施例２と同様に、半導体層の成膜、電極形成、実装工程を経て、評価を行った。なお、チップの大きさは３５０μｍ四方、電流は２０ｍＡとし、発光波長は４５０ｎｍであった。

このときのＤｒｏｏｐ率は０．８４であり、実施例２に比較して、明らかに高電流における外部量子効率ＥＱＥが低下、すなわち内部量子効率ＩＱＥが低下していた。

本発明の実施の形態は上記の各実施の形態、実施例に限定されるものではなく、本発明の技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらには、技術の進歩又は派生する別技術によって、本発明の技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、本発明の技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。

以上説明したように、本発明は、優れた発光効率を有する半導体発光素子を歩留まりよく製造することができるという効果を有し、特にＬＥＤなどの半導体発光素子に好適に使用することができる。

１００、４００、５００、６０１ 半導体発光素子用基材
１０１、１０４、４０１、４０４、５０１、５０４、６１１ 凸部
１０２、４０２，５０２、６１２ 半導体非成長部位
１０３、４０３、５０３、６１３ 半導体成長部位
１０６ 基準面
６００ 半導体発光素子
７００、９００ 樹脂モールド
７０１、７０４、９０１、９０４ 樹脂モールド凹部
７０２、９０２ 樹脂モールド凹部群
７０３、９０３ 樹脂モールド平坦部

Claims (4)

1. 基板と、前記基板の主面に半導体非成長部位と半導体成長部位とを具備し、前記基板に少なくとも第１半導体層、発光半導体層及び第２半導体層がこの順に積層された半導体発光素子を形成するための半導体発光素子用基材であって、
   前記半導体非成長部位は凸構造を有し、この凸構造の斜面角度Ａと、前記凸構造の斜面と半導体成長部位との接続面で形成される角度Ｂが下記の式（１）を満たすことを特徴する半導体発光素子用基材。
   Ａ＋Ｂ＜１８０° （１）
2. 前記凸構造の斜面と半導体成長部位の接続面を延長した仮想的な面を基準面とし、前記基準面から前記半導体成長部位の表面の基材厚み方向に対する最も離れた長さを高さｈとしたときに、前記高さｈが下記の式（２）を満たすことを特徴する請求項１に記載の半導体発光素子用基材。
   １０ｎｍ＜ｈ＜２００ｎｍ （２）
3. 前記凸構造は、少なくとも、複数の凸部が互いに等しい最近接距離Ｐ１で互いに隣接して構成された凸部群を含み、前記凸部群の最外郭を構成する凸部はたがいに離間せずに隣接していることを特徴とする、請求項１又は２に記載の半導体発光素子用基材。
4. 請求項１から３のいずれかに記載の半導体発光素子用基材の主面側に積層された、少なくとも２層以上の半導体層と発光層とを積層して構成される積層半導体層を含むことを特徴とする半導体発光素子。