CN108028299A - 光学基材、半导体发光元件用基板及半导体发光元件 - Google Patents
光学基材、半导体发光元件用基板及半导体发光元件 Download PDFInfo
- Publication number
- CN108028299A CN108028299A CN201680054272.7A CN201680054272A CN108028299A CN 108028299 A CN108028299 A CN 108028299A CN 201680054272 A CN201680054272 A CN 201680054272A CN 108028299 A CN108028299 A CN 108028299A
- Authority
- CN
- China
- Prior art keywords
- epitaxial growth
- semiconductor light
- promotion division
- convex portion
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
Abstract
本发明提供一种可高成品率地制造尤其相比现有技术具有优异的发光效率的半导体发光元件的半导体膜,以及使用其的半导体发光元件。本发明为在主面的一部分或整个面形成有凹凸结构(20)的光学基材,所述凹凸结构具备有规则的缺齿部。所述凹凸结构包括凸部(21)、凸部间底部(平坦部)(22)和在低于形成于该凸部间底部的主面的位置具有平坦面的凹部(23)(缺齿部)。此外,优选地,所述凸部以平均间距P0进行配置,所述缺齿部配置于正多边形的顶点或连结所述顶点间的所述正多边形的边上,所述正多边形的边长比平均间距P0更长。
Description
技术领域
本发明涉及一种具有凹凸结构的光学基材,以及用于使半导体晶体外延生长于其表面的半导体发光元件用基板,以及由这些基板获得的半导体发光元件。
背景技术
相比以往的荧光灯或白炽灯等从前的发光装置,作为利用半导体层的半导体发光元件的发光二极管(LED)具有小型化且电力效率提高,开关响应性快等特性,并且由于完全由固体构成,故而具有耐振动强、机器寿命长等多种优点。
其中,以蓝色LED为代表的GaN系半导体发光元件,是在单晶基板上通过外延生长层叠n层、发光层、p层而制造,作为基板通常采用蓝宝石单晶基板或SiC单晶基板。然而,例如由于在蓝宝石晶体和GaN系半导体晶体之间存在晶格失配,因此由该晶格失配引起晶体位错缺陷的产生(例如参考专利文献1)。该位错缺陷的密度达到1×109个/cm2。由于该晶体位错缺陷,LED内部中的内部量子效率降低,结果LED的发光效率降低。
此外,由于GaN系半导体层的折射率大于蓝宝石基材,因而会存在下述问题:半导体发光层内产生的光不会以临界角以上的角度从与蓝宝石基材的界面出射,而成为导光模式而衰减,结果外部量子效率降低。
为解决上述问题,如下技术已被报道:在使GaN系半导体层外延生长的蓝宝石基板表面,设置周期性的凹凸结构,使GaN系半导体层采用横向生长模式进行外延生长的技术(例如参考专利文献1)。依据该技术,在半导体层的外延生长过程中,由于从C面平面进行了生长的半导体层填补了凹凸结构,因而晶体位错缺陷(穿透位错缺陷)减少,可以提高所得的半导体层的晶体品质。
此外,由于在像这样获得的半导体层与蓝宝石基板的界面上存在凹凸,因而横向传播的光发生散射,由此光提取效率提高(例如参考专利文献2)。
进一步地,如下技术已被报道:为借助上述基板表面的凹凸结构来提高晶体品质,而将成为晶体生长的起点的凸部设为特定排列的技术(参考专利文献3)。
此外,已报道了从经规则排列的基板上的凸部的配置位置,将特定配置位置进行了去除的半导体发光元件基板(参考专利文献4)。
进一步地,已报道了在基板表面,配置有具有小直径凸部的大直径凸部的半导体发光元件用基板(参考专利文献5)。
现有技术文献
专利文献
专利文献1:日本专利特开2006-352084号公报
专利文献2:日本专利特开2011-129718号公报
专利文献3:国际公开WO第2009/102033号单行册
专利文献4:日本专利第5707978号公报
专利文献5:国际公开WO第2015/053363号单行册
发明内容
发明所解决的课题
作为决定表示LED发光效率的外部量子效率EQE(External Quantum Efficieney)的要素,可以举出电子注入效率EIE(Electron Injection Efficiency)、内部量子效率IQE(Internal Quantum Efficiency)和光提取效率LEE(Light Extraction Efficiency)。其中,内部量子效率IQE取决于由GaN系半导体晶体的晶体晶格失配所引起的晶体位错缺陷密度。光提取效率LEE可通过藉由设置于基板的凹凸结构所引起的光散射使GaN系半导体晶体层内部的导波模式崩溃而得以改善。
因此,为提高LED的发光效率,而需要减少由GaN系半导体晶体的晶体晶格失配引起的晶体位错缺陷密度,并且提高由设置于基板上的凹凸结构引起的光散射的程度。
然而,在专利文献1所述的技术中,为减少由半导体晶体的晶格失配引起的晶体位错缺陷,而需要减少基板表面的凹凸结构中的成为晶体生长的起点的谷部的平面密度。然而,如果过度减少平面密度,则由于外延生长所需的晶格面所适合的基板面(例如蓝宝石基板的C面)的面积减少,因而会存在下述问题:晶体生长初期的外延膜的晶体面不稳定,反而由晶格失配引起的晶体位错缺陷增加。
在专利文献2所述的技术中,通过密密地配置形成于基板表面的凸部,可以提高光提取效率,然而,如果消除凸部间的间隙,则会存在下述问题:成为外延生长的起点的晶格面所适合的基板面(例如蓝宝石基板的C面)变得不存在,由晶格失配引起的晶体位错缺陷增加,晶体品质降低,结果所得的LED的发光效率没有提高。
如果将凹凸结构的平均间距设为P0、凹凸结构的底部直径设为D的话,则凸部间的平坦部的宽度c为c=P0-D。光提取效率的提高是通过在高折射率的半导体层中的导波模式因凹凸结构崩溃而显现出来。因此,为进一步提高光提取效率,而优选减少凸部间的平坦部的比例以抑制全反射。即,使D无限接近P0。另一方面,半导体层是从成为生长面的光学基材的平坦部进行晶体生长。如果平坦部的面积小的话,则在晶体生长初期晶核不能充分增大,而成为微小的晶核的集合,取向难以一致。由于像这样c需要某一程度的大小,因此不能使D接近P0。在平坦部的宽度c小于某一程度的值的区域中,进行半导体层的成膜时,核彼此间无法很好进行缔合,穿透至发光层的位错增多,内部量子效率降低。即,传统的凹凸结构中,存在如果使光提取效率提高的话,则结晶性降低这样的此消彼长(trade-off)的关系。
此外,在专利文献3所述的技术中,通过使成为外延生长的起点的晶格面所适合的基板面(例如蓝宝石基板的C面)的凸面的图案为特定图案,由此减少晶体位错缺陷密度,但存在下述问题:由于凸面图案,而容易在所得的半导体晶体膜中产生孔洞(void),产生的孔洞降低了光提取效率,因此,结果是存在所得的LED的发光效率没有提高的问题。在此技术中,容易发生孔洞的原因并不确定,但可认为是凸面上部的晶体生长速度快,在晶体生长膜填补凸部间的谷部之前,上表面已经产生了阻挡。
进一步地,专利文献4中,通过具有特定配置的凸部的基板,可以抑制所得的半导体发光元件的正向电压的增加,但该技术中,所得的半导体晶体层的由晶格失配引起的晶体位错缺陷密度增加,存在半导体晶体层的晶体品质降低的问题。表面上看可以抑制正向电压的增加,提高了效率,但由于流过由晶格失配引起的晶体位错缺陷的泄漏电流增加,也存在作为LED的效率降低的问题。
进一步地,在专利文献5所述的技术中,通过配置有表面具有小凸部的大直径凸部的基板,可容易地进行半导体层的制模,提高光提取效率。然而,由于各个凸部的大小、配置并不固定,而是不固定的值,因此存在下述问题:基板面内的均一性差,特别是在4”以上的大口径的半导体发光元件用基板中,所得的半导体发光元件的性能变化大。进一步地,由于泄漏电流增加,因此也存在基板整体的生产成品率难以提高的问题,在工业生产上并非一定有益。
如上所述,为了在基板表面设置凹凸结构,从而减少半导体晶体的由晶体晶格失配引起的晶体位错缺陷密度,而需要某种程度以上的凸部间面积,或者晶格面合适的基板面(例如蓝宝石基板的C面)。另一方面,为提高光提取效率,而需要使凹凸结构较密而尽可能不存在平面部的结构,两者构成此消彼长关系,未必能够称为最佳的基板表面的凹凸结构。即,传统的在表面具有凹凸结构的半导体发光元件用基板中,存在不能充分提高LED的发光效率的问题。
进一步地,依据本申请发明人的研究,有下述情况:即使改善上述内部量子效率IQE和光提取效率LEE,也未必能够获得显示出良好发光特性的LED。作为其中一种原因,推测是因为半导体层的内部的残余压缩应力。即,需要改善对半导体的残余压缩应力。可认为,由此进一步改善LED的发光效率,进一步地LED即使在高电流密度状态下,也显示出优异发光特性。
本发明是鉴于上述内容而做出的发明,其目的在于提供一种光学基材,以及用于使半导体晶体外延生长于其表面的半导体发光元件用基板,以及使用这些基板而获得的半导体发光元件,其中,该光学基材具备下述表面结构:在通过减少半导体层中的晶体位错缺陷而改善内部量子效率IQE的同时,通过光散射解除导波模式而提高光提取效率LEE,由此使LED的发光效率提高的表面结构。
解决课题的手段
本发明为在主面的一部分或整个面形成有凹凸结构的光学基材,其特征在于,所述凹凸结构具备有规则的缺齿部。
在本发明的光学基材中,优选所述凹凸结构包括凸部、凸部间底部、在低于形成于该凸部间底部的主面的位置具有平坦面的凹部,缺齿部为所述凹部。
在本发明的光学基材中,优选所述凸部以平均间距P0进行配置,所述缺齿部配置于正多边形的顶点或连结所述顶点间的所述正多边形的边上,所述正多边形的边长比平均间距P0更长。
此外,在本发明的光学基材中,优选所述正多边形的边长为平均间距P0的2倍以上、5倍以下。
进一步地,在本发明的光学基材中,优选在设定于正三角形格的各格点的配置位置上,将构成所述凹凸结构的多个所述缺齿部设定为正六边形的新的单元格,同时将其设置在相当于在所述正六边形的顶点或边的位置。
此外,进一步地,在本发明的光学基材中,优选在设定于正三角形格的各格点的配置位置上,将构成所述凹凸结构的多个所述缺齿部设定为新的正三角形格,同时将其设置在相当于所述新设定的正三角形的顶点的位置。
此外,本发明的光学基材中,优选所述缺齿部以下述方式进行配置:连结所述缺齿部彼此之间的直线与成膜于所述光学基材上的半导体层的晶体面之中的、晶体生长初期缔合的晶体面正交。
本发明中的半导体发光元件用基板为用于使半导体晶体在主面上进行外延生长的半导体发光元件用基板。
本发明的半导体发光元件用基板中,优选所述主面具有多个外延生长促进部和多个外延生长抑制部而构成;所述外延生长促进部的周围被所述外延生长抑制部所包围;,所述外延生长抑制部至少包括多个所述凸部和所述凸部间底部;所述外延生长促进部为所述缺齿部,且具有与所述主面平行的平面。
此外,本发明的半导体发光元件用基板中,优选所述外延生长促进部为在低于形成于所述凸部间底部的主面的位置具有平坦面的凹部,且为以与所述主面平行的平面为底部的凹部。
进一步地,优选多个所述外延生长促进部的最接近的多个外延生长促进部间距离Pe彼此相等。
进一步地,优选所述外延生长促进部的最接近的外延生长促进部间距离Pe,与构成所述外延生长抑制部的多个所述凸部间的距离Pn满足下述式(1)。
1.5≦Pe/Pn≦30 式(1)
此外,进一步地,优选所述外延生长促进部相对于所述主面的面积比为0.001以上0.2以下。
本发明的半导体发光元件用基板的特征在于,
所述主面具有多个外延生长促进部和多个外延生长抑制部而构成,
所述外延生长抑制部的周围被所述外延生长促进部所包围,或者,所述外延生长抑制部被所述外延生长促进部所夹着,
所述外延生长抑制部至少包括多个所述凸部和所述凸部间底部,
所述外延生长促进部为所述凹部,且为以与所述主面平行的平面为底部的凹部。
本发明中,优选多个所述外延生长促进部的最接近的多个外延生长促进部间距离Pe彼此相等。
本发明中,优选所述外延生长促进部的最接近的外延生长促进部间距离Pe,与构成所述外延生长抑制部的多个所述凸部的周期Pn满足下述式(1)。
1.5Pe≦Pe/Pn≦30 式(1)
本发明中,优选所述外延生长促进部相对于所述主面的面积比为0.001以上0.2以下。
另外,优选所述外延生长促进部为缺齿部,且具有与所述主面平行的平面。
此处,优选所述外延生长抑制部相对于所述主面的面积比为0.80以上0.999以下。
此外,优选所述外延生长抑制部至少包括周期配置的多个所述凸部。
此外,本发明的半导体发光元件用基板的特征在于,
所述主面具有多个外延生长促进部和多个外延生长抑制部而构成,
所述外延生长抑制部的周围被所述外延生长促进部所包围,或者,所述外延生长抑制部被所述外延生长促进部所夹着,
所述外延生长抑制部至少包括多个所述凸部和所述凸部间底部,
所述外延生长促进部为所述缺齿部,且具有与所述主面平行的平面。
此外,优选所述外延生长促进部为在低于形成于所述凸部间底部的主面的位置具有平坦面的凹部,且为以与所述主面平行的平面为底部的凹部。
本发明中,优选所述外延生长抑制部相对于所述主面的面积比为0.80以上0.999以下。
本发明中,优选所述外延生长抑制部至少包括周期配置的多个所述凸部。
本发明的半导体发光元件基板,优选为具有六方晶的晶体结构的单晶基板,且最接近的多个外延生长抑制部的最接近的方向与所述半导体发光元件用基板的所述晶体结构的m面不平行。
本发明的半导体发光元件用基板的特征在于,至少具备第1主面,所述第1主面具有外延生长促进部和外延生长抑制部,所述外延生长促进部与所述外延生长抑制部满足下述要件A~C。
A.散布的多个所述外延生长促进部的周围被所述外延生长抑制部所包围、多个所述外延生长抑制部的周围被所述外延生长促进部所包围、或者所述外延生长抑制部被所述外延生长促进部所夹入;
B.与所述外延生长抑制部对应的算数平均粗糙度Ra为5nm以上;
C.与所述外延生长促进部对应的算数平均粗糙度Ra为1.5nm以下。
优选所述外延生长抑制部具有多个凹凸结构而构成,优选所述凹凸结构的占空比(duty)为0.85以上,或者,优选所述外延生长促进部周期性地配置。
此外,本发明的半导体发光元件用基板的特征在于,至少具备第1主面,所述第1主面具有外延生长促进部和外延生长抑制部,所述外延生长促进部与所述外延生长抑制部同时满足下述要件A~D。
A.散布的多个所述外延生长促进部的周围被所述外延生长抑制部所包围、多个所述外延生长抑制部的周围被所述外延生长促进部所包围、或者所述外延生长抑制部被所述外延生长促进部所夹入;
B.所述外延生长抑制部由多个凹凸结构构成;
C.所述外延生长抑制部和所述外延生长促进部周期排列;
D.任意选择包括所述外延生长促进部和所述外延生长抑制部的周期单元A,当使所述周期单元A与任意选择的其他的周期单元B重合时,所述周期单元A中包含的凹凸结构S-A和所述周期单元B中包含的凹凸结构S-B相对所述第1主面的投影面积的重合率为0.60以上0.99以下。
本发明的半导体发光元件的特征在于,具有:所述的光学基材或所述的半导体发光元件用基板、层叠在所述主面侧的将至少2层以上的半导体层与发光层层叠而构成的层叠半导体层。
优选地,本发明的半导体发光元件,其为在一方的主面的一部分或整个面形成有凹凸结构的生长基板之上,至少层叠有第1半导体层、发光半导体层、第2半导体层和透明导电膜的半导体发光元件,
所述凹凸结构具有外延生长促进部和外延生长抑制部而构成,
所述凹凸结构由以下任一项构成:散布的多个所述外延生长促进部的周围被所述外延生长抑制部所包围、多个所述外延生长抑制部的周围被所述外延生长促进部所包围、或者所述外延生长抑制部被所述外延生长促进部所夹入,
且所述透明导电膜的厚度(T_TE)为30nm以上100nm以下。
发明效果
依据本发明的光学基材或半导体发光元件用基板,可以通过减少形成于基材或基板表面的半导体层中的晶体位错缺陷,从而提高晶体品质,改善内部量子效率IQE,并且通过光散射解除导波模式而提高光提取效率LEE。其结果是可以提高LED的发光效率,能够以高成品率制造具有优异发光效率的半导体发光元件。
此外,依据本发明,可以提供一种发光效率高且可抑制泄漏电流,改善发光波长分布的半导体发光元件,进一步地,可减轻相对于半导体发光元件的残余压缩应力。
附图说明
[图1]为表示本实施方式的光学基材的局部纵截面的截面示意图。
[图2]为表示本实施方式的光学基材的局部纵截面的截面示意图。
[图3]为本实施方式的光学基材的平面示意图。
[图4]为与图3不同的实施方式的光学基材的平面示意图。
[图5]为本实施方式的光学基材的平面示意图,且为用于说明本实施方式的构成要件的图。
[图6]为图示成膜在具备凹凸结构的光学基材上的第1半导体层所具有的刃状缺陷的平面图。
[图7]为图示图6中的A-A截面的图。
[图8]为表示本实施方式的光学基材的局部纵截面的截面示意图,且为用以特别说明参数的说明图。
[图9]为本实施方式的光学基材的平面示意图,且为用以特别说明参数的说明图。
[图10]为本实施方式的光学基材的平面示意图,且为用以特别对凹部的排列进行说明的说明图。
[图11]为本实施方式的光学基材的平面示意图,且为用以特别对凹部的排列进行说明的说明图。
[图12]为本实施方式的光学基材的平面示意图,且为用以特别对凹部的排列进行说明的说明图。
[图13]为表示凹部与半导体层的初期晶核的关系的说明图。
[图14]为表示凹部与半导体层的初期晶核的关系的说明图。
[图15]为本实施方式的半导体发光元件用基板的平面示意图。
[图16]为图15中的X-X面的截面示意图。
[图17]为本实施方式的半导体发光元件用基板的平面示意图。
[图18]为现有技术中的半导体发光元件用基板的平面示意图。
[图19]为说明通过现有技术中的半导体发光元件基板来减少晶体位错缺陷的机理的截面示意图。
[图20]为说明本实施方式的半导体发光元件用基板中的外延生长的截面示意图。
[图21]为其他实施方式的半导体发光元件用基板的截面示意图。
[图22]为其他实施方式的半导体发光元件用基板的平面示意图。
[图23]为其他实施方式的半导体发光元件用基板的平面示意图。
[图24]为其他实施方式的半导体发光元件用基板的平面示意图。
[图25]为其他实施方式的半导体发光元件用基板的平面示意图。
[图26]为其他实施方式的半导体发光元件用基板的平面示意图。
[图27]为其他实施方式的半导体发光元件用基板的平面示意图。
[图28]为其他实施方式的半导体发光元件用基板的平面示意图。
[图29]为其他实施方式的半导体发光元件用基板的平面示意图。
[图30]为其他实施方式的半导体发光元件用基板的平面示意图。
[图31]为第2实施方式的半导体发光元件用基板的平面示意图。
[图32]为其他实施方式的半导体发光元件用基板的平面示意图。
[图33]为形成于本发明的其他实施方式中的生长基板的外延生长促进部和外延生长抑制部的平面示意图。
[图34]为放大显示图33的外延生长促进部和外延生长抑制部的平面示意图。
[图35]为用以说明外延生长促进部的形状的平面示意图。
[图36]为外延生长促进部和外延生长抑制部的平面示意图,用以对包括外延生长促进部和外延生长抑制部的周期单元进行说明。
[图37]为制造图8所示的光学基材时所使用的抗蚀剂层的截面示意图。
[图38]为本实施方式的抗蚀剂层的平面示意图。
[图39]为使用图38所示的抗蚀剂层而形成的光学基材的平面示意图。
[图40]为与图38不同的实施方式的抗蚀剂层的平面示意图。
[图41]为本实施方式的半导体发光元件的截面示意图。
[图42]为将本实施例的半导体发光元件用基板与现有技术的半导体发光元件用基板进行比较的电子显微镜照片。
[图43]为表示图42的各图的一部分的示意图。
具体实施方式
下文中,对本发明的一种实施方式(下文简称为“实施方式”)进行详细说明。另外,本发明不受以下的实施方式的限定,可在其主旨的范围内进行各种变更而实施。
(光学基材)
下文中,对本实施方式所述的光学基材进行详细说明。
本实施方式所述的光学基材的特征在于,其为在主面的一部分或整个面形成有凹凸结构的光学基材,所述凹凸结构具备有规则的缺齿部。
通过该构成,可以设置外延晶体的易生长部,可以高成品率地制造内部量子效率IQE和光提取效率LEE高的半导体发光元件。
光学基材具备以下特征的构成。
(1)在主面的一部分或整个面形成有凹凸结构;
(2)凹凸结构具备有规则的缺齿部而构成。
进一步地,优选包含以下特征的构成。即,上述(1)(2)是本实施方式中的必要的构成要件,而以下的(3)(4)(5)(6)为选择性构成要件。
(3)凹凸结构包括凸部、凸部间底部、在低于形成于该凸部间底部的主面的位置具有平坦面的凹部,缺齿部为凹部。
(4)凸部以平均间距P0进行配置。
(5)缺齿部配置于正多边形的顶点或者连结所述顶点间的所述正多边形的边上。
(6)正多边形的边长L比平均间距P0更长。
图1、图2为表示本实施方式的光学基材的局部纵截面的截面示意图。图3为本实施方式的光学基材的平面示意图。
如图1所示,平坦部4包括位于凸部3之间的间隔窄的窄平坦部4b、位于凸部3之间的间隔宽的宽平坦部4a。其中,图1的构成中的宽平坦部4a具有仅疏除一个凸部3后的宽度。而且,该宽平坦部4a之中,凸部的疏除部分作为缺齿部5而构成。此处所谓的“疏除”、“缺齿”并非意味着实际上将已经形成的凸部3采用后续工序除去,而是指以如疏除后的间隔形成,成为如疏除后的形状。因此,采用转印工序等同时形成高平坦部4a和窄平坦部4b的方式属于本实施方式的构成。而且,缺齿部5表示所疏除的凸部3的位置的凹底面形状。因此,如图3之后的图所示,缺齿部5以与凸部3相同平面进行图示。
在图1所示的实施方式中,缺齿部5(宽平坦部4a)与窄平坦部4b的高度位置相同。然而,如后所述,缺齿部5也可为包含低于窄平坦部4b的凹底面的构成。
接着对缺齿部5为包含低于窄平坦部4b的凹底面的凹部的情况进行说明,然而关于在图1所示的实施方式的平面图的说明中,将凹部换称为缺齿部而定义。
如图2和图3所示,凹凸结构20具有:凸部21、凹部23(相当于图1的缺齿部5)和位于凸部21和凹部23之间的平坦部(凸部间底部;相当于图1的窄平坦部4b)22(上述的(1)(2)(3))。平坦部22为在凸部21的下端部分扩展的平坦部,设置于凸部21的顶点与凹部23的底面之间的高度位置。另外,图3中为区别凸部21与凹部23,在凹部23上标有斜线。
图3中凹部23为各自独立配置,但也可如图4所示地将凹部23进行连续配置。
如图5所示,构成凹凸结构20的凸部21以平均间距P0进行配置(上述的(4))。
如图5所示,凹部23配置于正六边形的各顶点的位置(上述的(5))。
此外,图5中,所述正六边形的一边的长度L为平均间距P0的3倍(上述的(6))。
下文中,排列的名称按照下述的规则进行确定。在具有图5所代表的独立的凹部23时,例如图5中,凹部23的配置为六边形的顶点位置,一边的长度L为平均间距P0的3倍,因此将该配置称为三倍六方点排列。
另一方面,在具有图4所代表的连续的凹部23时,连续的凹部23的配置为六边形,一边的长度L为平均间距P0的3倍,因此将该配置称为三倍六方边排列。另外,长度L相当于将带状的凹部23的中心线画成六边形时的一边的长度。
下文中,基于图5所示的三倍六方点排列,对本实施方式的光学基材所取得效果的原理进行说明。
本实施方式中,光学基材10在其主面具备凹凸结构20,凹凸结构20具有凸部21、凹部23和位于凸部21与凹部23之间的平坦部(凸部间底部)22而构成。另外,“主面”是指在光学基材10中形成有凹凸结构20的面,光学基材10之上成膜的各层中的主面是指将光学基材10配置在下侧时的上表面侧的面(与与光学基材10相向的侧的面相反侧的面)。
LED的外部量子效率EQE用内部量子效率IQE和光提取效率LEE的积表示。为了为进一步提高光提取效率而破坏导波模式,减少平坦部22的比例是有效的。然而,如果平坦部面积减少的话,特别是如果平坦部宽度相比决定初期结晶性的某种程度的长度更小的话,晶体生长时初期不会有效地发生缺陷的缔合,容易成为穿透位错。此外,各个核容易受周围的凹凸结构的微小变化影响,缺陷密度产生面内分布。由于缺陷在面内不均一存在,故而难以均一成膜,会导致主面的粗糙和凹坑的形成,而引起泄漏电流的增加。泄漏电流是表示二极管的电特性的量,若为规定量以上的电流值的话,则作为发光元件的性能受到不良影响。即,存在下述课题:如果为了进行高效率化而减少平坦部22的话,则结果单位晶圆的芯片收率降低。
本文中,本发明人反复研究的结果是发现,通过在光学基材10上设置具有凸部21、平坦部22、凹部23的凹凸结构20,可以高成品率地制造内部量子效率IQE和光提取效率LEE高的半导体发光元件。
本实施方式中,有目的地在凹凸结构20设置缺齿部。该缺齿部具有至少相当于一个凸部的平坦面积,成为易生长部。即,为提高光提取效率,即使在不能确保充分的平坦部面积的条件下,如果有目的地配置缺齿部,则该缺齿部成为易生长部,也能从易生长部选择性地使晶体生长进行。此处所谓“缺齿”并非意味着实际上将已经形成的凸部21采用后续工序除去,而是指形成如疏除后的间隔,成为如疏除后的形状。
在图2所示的实施方式中,关于缺齿部,并非单纯为平坦区域,而形成了相比平坦部22更低的凹部23。由此,凹部23作为能谋求进一步提高结晶性的易生长部而发挥作用。像这样地,推测其原因在于:本实施方式中,通过易生长部为凹部23,从而可以进一步抑制从凸部21间的非常窄的平坦部22进行的核形成,初期的缺陷位置的选择性增加,由此可以谋求进一步提高结晶性。
图6是图示在具备凹凸结构的光学基材之上成膜的第1半导体层所具有的刃状缺陷的平面图。此外,图7是图示图6中的A-A截面的图。
如图7所示,由于初期晶核集中于凹部23,故而第1半导体层30的晶体缺陷的起点也集中于光学基材的凹部23。之后,第1半导体层30如图7所示地在横向上即朝向各单元格(参考图6)的中心方向进行晶体生长,第1半导体层30内的缺陷以向各单元格的中心方向弯折的形式进行第1半导体层30的成膜,继而主面平坦化。
通过控制缺陷的起点集中于凹部23,据此缺陷密度的面内分布得以减少,可在抑制主面的粗糙和凹坑的形成的同时,均一地进行晶体生长。因此,除由结晶性提高引起的内部量子效率的提高之外,还可高效地提高从晶圆获得的半导体发光元件的个数(单位晶圆的芯片收率)。
此外,通过所述易生长部为凹部23,据此相比易生长部为平坦的情况,凹凸结构的侧面积增加,光提取效率提高。通过上述,通过设置作为易生长部的凹部23,可以高成品率地制造内部量子效率IQE和光提取效率LEE高的半导体发光元件。
另外,虽然上述采用三倍六方点排列进行了说明,但没有特别限定,对于连续的凹部的情况或具有不同重复周期的结构也是一样。
另外,本申请中所述的“正”多边形是指包括相对于构成多边形的边长L(平均),各边长L’的变化在±10%以内的形状。例如以平均边长L为2100nm时,边长L’为1890nm~2310nm的形状为正多边形。
接着,对于凹凸结构20的参数进行说明。
如图5所示的平均间距P0定义为凸部21的最接近的顶点间的距离的算术平均。
用于测定的局部性范围定义为凹凸结构的平均间距P0的5倍~50倍程度的范围。例如若平均间距P0为700nm的话,则在3500nm~35000nm的测定范围中进行测定。因此,例如在具有凹凸结构的区域内的例如中央的位置拍摄7500nm的视野图像,使用该摄像求得算术平均。所述视野图像的摄像可使用例如扫描型电子显微镜(SEM)或原子力显微镜(AFM)。
(算术平均)
设某要素(变量)的分布的N个测定值为x1、x2、…、xn时,算术平均值采用下式(2)进行定义。
[数1]
式(2)
计算算术平均时的样品个数N定义为20。使其为20的原因是为了在下述局部性范围内任意选择各个凹凸结构时,获得充分的统计平均。
从光提取效率的角度出发,平均间距P0优选为500nm以上,更优选为700nm以上。此外,由凹部确定的单元格的边长L若过长的话,则平坦化所需要的第1半导体层30的膜厚变厚,导致生产率的降低,此外成膜时容易翘曲。基于上述考量,平均间距P0优选为2000nm以下,更优选为1800nm以下。
(凸部高度H)
凸部高度H定义为凸部顶部与平坦部中的凸部底部间的高度差(图8)。若凸部高度H较高的话,则在第1半导体层30进行平坦化时所需要的膜厚增厚,成膜时易于翘曲。因此,高度H优选为1300nm以下,更优选为1200nm以下。另外,凸部底部为凸部21与平坦部22接触的位置,凸部高度H并非是距离凹部23的底面位置的高度,而是规定为距离平坦部22的高度。
(凸部底部直径D)
凸部底部直径D定义为在平面视图中凸部底部的外接圆的直径。例如凸部底部为正圆时,如图9A所示,直径唯一确定。然而,在实际的凹凸结构中凸部底部为自正圆变形后的形状。特别是扩大底部直径的蚀刻条件下,圆状的底部接近六边形。此时,将凸部底部的外接圆直径作为底部直径(图9B)。
(占空比)
占空比定义为凸部底部直径D与平均间距P0之比(D/P0)。其为表示凹凸结构的填充度的量。在占空比小、即凸部底部直径D比平均间距P0小时,平坦部22露出的比例提高。此时,也从平坦部22进行晶体生长,而选择性地从凹部(易生长部)23生长的所谓位置选择性降低。因此,为抑制半导体层的缺陷、提高内部量子效率IQE,而优选抑制从光学基材的平坦部进行的初期晶体生长。因此,占空比优选为0.85以上,更优选为0.9以上。另一方面,伴随蚀刻的进行,凸部21的底部形状由于邻接的凸部的存在而变形。若形状变形的话,则晶体生长时变得容易产生孔洞(void)。其结果是,由于孔洞而光发生散射,光提取效率降低。从该角度出发,占空比优选为1.1以下,更优选为1.05以下。
(凸部纵横比A)
凸部纵横比A定义为凸部高度H与凸部底部直径D之比(H/D)。为破坏导波模式,提高光提取效率,凸部纵横比A优选为0.3以上,更优选为0.4以上。若凸部纵横比A较大的话,则平坦化时易于产生孔洞,光提取效率降低。从该角度出发,凸部纵横比A优选为1以下,更优选为0.85以下。
(凹部深度lo_d、凹部开口宽度lo_w)
凹部深度lo_d定义为平坦部中的凸部底部与凹部底部的高度差(图8)。因此,从平坦部22至凸部21的顶部为止的高度H不包含凹部深度lo_d。在如图9A所示地凹部23独立时,凹部开口宽度lo_w为凹部23的开口直径。如图9B所示,定义为对于包围周围的凸部底部的内切圆。
另一方面,如图9C所示,凹部23连续时,凹部开口宽度lo_w为连续的凹部所构成的线的宽度,如图9C所示,定义为邻接的凸部底部的切线间距离。从提高初期晶体生长中的位置选择性的角度出发,凹部深度lo_d优选为20nm以上,更优选为25nm以上。
此外,如果凹部深度lo_d过深的话,则从凸部底部进行了晶体生长的半导体层的基材整体的平坦性易于恶化,因而并不优选,凹部深度lo_d与凹部开口宽度lo_w之比((lo_d)/(lo_w))优选为1以下,更优选为0.85以下。
此外,从提高初期晶核的结晶性的角度出发,凹部开口宽度lo_w优选为100nm以上,更优选为200nm以上,若为300nm以上的话,则由于可提高晶体生长时的平坦性因而优选,优选为邻接的凸部底部的直径的2倍以下。
如图9C所示的凹部23连续的配置中,凹部23的底部为大致均等的宽度,在光学基板面内为均一的,由于被凹部23所包围的区域中,凸部为大致均一的形状,故而面内均一性提高,晶体生长时的平坦性提高。如果晶体生长时的平坦性提高的话,则所得的半导体发光元件的泄漏电流减少。
进一步地,图9C所示的从凹部23的底部到凹部23的侧面、从凸部21的侧面到凸部21的顶部的侧面部,其为连续的斜面部,且为凸部21的侧面连续延伸至凹部23的底部边缘的形状。
(形状)
另外,凹凸结构20形成于光学基材10的一个主面。凹凸结构20可以设置于主面的整个面,也可设置于主面的一部分。此外,点的形状可举出例如圆锥、圆柱、四方锥、四方柱、六方锥、六方柱、多方锥、多方柱、二重环状、多重环状等结构。另外,这些形状包括:底面的外径改变的形状,和侧面弯曲的形状。
(凹部的排列)
凹部23的排列可以基于凹部23所形成的单元格的一边的长度L和沿横向生长平坦化时所必须的半导体层的厚度等,进行适当改变。例如长度L极大时,平坦化所需要的半导体层的厚度显著增厚,容易翘曲。这使流程上的操作变得困难。
例如,可如图5所示地,凹部23,在设定于正三角形格9的各格点的配置位置上,设定正六边形的新的单元格7,设置在与所述正六边形的顶点对应的配置位置(六方点排列)上。此外,也可如图10所示,凹部23,在设定于正三角形格的各格点的配置位置上,被设定为新的正三角形格,同时设置在与所述新设定的正三角形的顶点相当的位置上。即,凹部23设置在与所述三角形的顶点对应的配置位置(三方点排列)上。进一步地,也可为使设定的新的格子相对于配置凸部的正三角形格进行90度旋转后的配置(图11、图12)。在各种设置中,新设定的格子的一边的长度L可进行适当改变,并不限于图示者。如果一边的长度较短的话,则凹部23的密度相对增加,作为晶体整体导入凹部23而控制初期缺陷产生位点的效果不能得到充分发挥。从该角度出发,格子的一边的长度优选为平均间距PO的1.5倍以上,此外,优选为2倍以上,更优选为倍以上。另一方面,长度L极大时,平坦化所需要的半导体层的厚度显著增厚,容易翘曲。这使流程上的操作变得困难。从该角度出发,格子的一边的长度优选为平均间距PO的倍以下。
凹部23的配置若为如从凹部23进行生长的晶核的面彼此之间发生缔合般的配置的话,则更为优选。例如若为六方晶的话,则相比如图13所示,各晶核在指示晶体面的边界的边(图13中显示为点P)进行缔合的情况,如图14所示,在晶体面F进行缔合的配置由于缺陷降低,因而更为优选。如图14所示,调整各凹部23的配置,以使晶核进行面之间的缔合,连结凹部23之间的直线M与晶体生长初期缔合的晶体面F正交。因此,凹部23的配置反应并决定第1半导体层30的晶体对称性。另外,“缔合”是指各晶核进行结合的状态。
例如若第1半导体层30为六方晶的话,则凹部23的位置优选为三方格或六边形配置,若其为立方晶系的话,则优选为四方排列。此外,例如在以压印法形成抗蚀剂层时,通过相对于具有具有所述的晶体对称性的缺齿部的模具,使基板以与在晶体生长初期缔合的晶体面F正交的方式旋转而形成。
进一步地,凹部23的配置为如图4所示的六方边排列时,由于被凹部23所包围的区域等间隔地周期性地排列,故而面内均一性提高,晶体生长时的平坦性提高。如果晶体生长时的平坦性提高的话,则所得的半导体发光元件的泄漏电流减少,因而优选。若被凹部23所包围的区域为最密填充的话,则更为优选。
(半导体发光元件用基板)
本发明中的半导体发光元件用基板为用于在主面上使半导体晶体进行外延生长的半导体发光元件用基板,优选适用所述的光学基材。
本实施方式所述的半导体发光元件用基板为具有至少一个以上的主面,且用于在第1主面上使半导体晶体进行外延生长的基板,所述第1主面具有多个外延生长促进部和多个外延生长抑制部而构成。
图15为本实施方式的半导体发光元件用基板的平面示意图。半导体发光元件用基板100具有外延生长促进部101和包围其周围的外延生长抑制部104而构成。外延生长抑制部104由以周期Pn藉由六方细密填充配置而周期排列而成的多个凸部102构成。图15中,虚线所示的凸部102取六方细密填充配置而构成外延生长抑制部104。另外,图15所示的凸部102的区域均符合外延生长抑制部104,为方便说明,仅将一部分的凸部102用虚线进行表示。另外,图17、图22、图23、图24、图25、图26、图27中同样如此。
进一步地,外延生长促进部101配置在和与最接近的外延生长促进部101a的距离Pe彼此相等的6个外延生长促进部101b、101c、101d、101e、101f、101g构成二维六方格103的位置上,二维六方格103周期性地配置。
另外,图15中,对于外延生长抑制部104由多个凸部102构成的例进行了表示,但并不限于此,外延生长抑制部104也可由多个凹部构成。
下文中,以外延生长促进部由多个凸部构成的形态进行说明,但对于外延生长促进部由多个凹部构成的形态,可以换称为设为将以下说明中的凸部用凹部替换而成的构成的形态。
在半导体发光元件用基板100中,凸部102间的最大空隙部105相比外延生长促进部101,外延生长十分迟缓,为与凸部102的斜面部相同的外延生长速度,优选实质上不进行外延生长。最大空隙部105优选不具有与半导体发光元件用基板100的主面平行的平面。此外,即使在最大空隙部105具有与半导体发光元件用基板100的主面平行的平面时,各个最大空隙部105中,与主面平行的平面的面积优选为0.05μm2以下,更优选为0.02μm2以下,若为0.01μm2以下的话,则由于实质上从平面部进行的外延生长速度变得与凸部102相同或更低,因此更为优选。最大空隙部105的与主面平行的平面的面积,可以通过例如电子显微镜或AFM(原子间距离显微镜)测定截面形状和平面形状而算出。
如果构成外延生长抑制部104的凸部102以周期Pn进行周期配置的话,则可以进一步减少最大空隙部105的面积,并且均一地形成于半导体发光元件用基板100的第1主面上,有效地发挥后述的降低外延生长中的晶体位错缺陷的效果,因而优选。
由于外延生长抑制部104由凸部102构成,故而外延生长促进部101即使存在于凸部102之间,外延生长促进部101相对于外延生长抑制部104所占的凸部102整体的相对面积也很少,因此可以保持由凸部102所带来的对LED发光光的散射效果。进一步地,本申请发明者研究后明确可知,通过外延生长抑制部104周期性地存在,相比凸部102在整个面上均一存在时,散射效果增加,LEE增加。通过外延生长抑制部104存在而LEE增加的详细原理并不明确,但可认为其原因在于:相比仅凸部102单调地存在,通过面内的对称性有规则地紊乱,据此产生新的衍射(diffraction)结构。
此外,由于可不依赖于凸部102的直径而任意地设定外延生长促进部间距离Pe,故而可以在进一步地保持对LED发光光的散射效果的状态下,增加后述的晶体位错缺陷的降低效果。
此外,各个外延生长促进部101的面积优选为0.1μm2以上,更优选为0.2μm2以上,进一步优选为0.3μm2以上。由此,与外延生长抑制部104的外延速度差增大,晶体位错降低效果有效地发挥作用。进一步地,各个外延生长促进部101的面积优选为10μm2以下,更优选为7μm2以下,进一步优选为5μm2以下。由此,在后述的外延生长时的横向生长时,晶体位错缺陷易于发生弯曲。
图16为图15中的X-X面的截面示意图。外延生长促进部101具有与半导体发光元件用基板100的主面平行的平面,例如在以C面为主面的蓝宝石基板的情况下,外延生长促进部101为由C面构成的平面。此外,图16中,外延生长抑制部104由多个凸部102构成,等间隔地划分外延生长促进部101。图16中的外延生长促进部101间的距离与图15中的二维六方格103的格子常数Pe相等。
构成外延生长抑制部104的凸部102,其底面直径优选为凸部102的配置周期Pn的85%以上,更优选为90%以上,进一步优选为95%以上,若其为周期Pn以上的话,则凸部间的间隙减小,从凸部间空隙进行的外延生长受到阻碍,因而优选。若凸部102的底面直径为周期Pn以上的话,则凸部102间的间隙消失,凸部底部为多边形形状。
关于图17,以与图15相同的配置,构成外延生长抑制部204的多个凸部202的底面宽度(最大宽度)成为周期Pn的115%,为不存在凸部202间的间隙的状态。此外,外延生长促进部201配置在和与最接近的外延生长促进部201a的距离Pe彼此相等的6个外延生长促进部201b、201c、201d、201e、201f、201g构成二维六方格203的位置上,二维六方格203周期性地配置。
此外,图15和图17中,构成外延生长抑制部104(204)的凸部102(202)的周期Pn与外延生长促进部间距离Pe之比为3.46。此外,图15中的外延生长促进部101相对于第1主面的面积比为0.076,图17中的外延生长促进部201相对于第1主面的面积比为0.066。
本实施方式的半导体发光元件用基板100(200)中,通过上述的外延生长抑制部104(204)和外延生长促进部101(201),减少形成于基板表面的半导体层中的晶体位错缺陷,从而提高晶体品质。关于在本实施方式的半导体发光元件用基板中,减少半导体层中的晶体位错缺陷的机理,进行如下说明。
图18为现有技术的表面形成有凸部的半导体发光元件用基板300的平面示意图。现有技术中的半导体发光元件用基板300在主面301上以固定间隔形成有凸部302。关于未形成有凸部302的主面301,使之外延生长于基板表面的半导体晶体层与晶格面所适合的基板面(例如蓝宝石基板的C面)露出。因此,在半导体发光元件用基板300中,可进行半导体晶体层的外延生长的外延生长促进部,在凸部302间的整个面连续,由凸部间的最大空隙部305和与其连接的谷部306构成。
若在该半导体发光元件用基板300上进行外延生长的话,则从被凸部302间所包围的最大空隙部305和谷部306的两处发生外延生长的核形成。此处,可实现由后述的横向生长模式引起的晶体位错缺陷的减少。
进一步,在半导体发光元件用基板300中的凸部302也存在将获得的LED的发光光进行散射,使光提取效率提高的效果。然而,光提取效率根据凸部302的大小(底面直径、凸部高度)而增加,因此若为获得高光提取效率而增大凸部302的话,则如上所述地,谷部305的平面面积过于减少,晶体位错缺陷密度增加,结果是所得的LED的发光效率降低。即,由晶体位错缺陷密度的减少带来的发光效率的提高与由光提取效率的增加带来的发光效率的提高构成此消彼长(trade-off)的关系,无法期望某种程度以上的发光效率提高。
图19是说明通过现有技术中的半导体发光元件基板来减少晶体位错缺陷的机理的截面投影示意图。图19为图18所示的Y1-Y1截面投影示意图。
若在设有凸部302的半导体发光元件用基板300上进行外延生长的话,则由于在空隙部305和谷部306存在晶格面所适合的基板面(例如蓝宝石基板的C面),故而发生核生长,外延生长从空隙部305和谷部306开始,生成外延层310a、320a(图19A)。此时,由于空隙部305这一方适合晶格面的基板面的面积大,故而外延层310a有很大生长。
进一步地,若在横向生长模式的条件下进行外延生长的话,则在外延层310b、320b中生成的基于晶格失配的晶体位错缺陷311b、321b在横向上弯曲(图19B)。由于外延层310b的表面积大于外延层320b,故而产生外延层的扩散、再结晶,外延层310b的生长变得更快,外延层310b与外延层320合一。
进一步地,进行横向生长之后,最后将条件从横向生长改为纵向生长,获得平坦的外延层310c(图19C)。像这样地,从谷部306生长的外延层320a与外延层310a合一,晶体位错缺陷311c在谷部306的正上方聚集,一部分位错缺陷消失。其结果是,外延层310c中的位错缺陷311c减少,但谷部306正上方的缺陷由于进行上述横向生长的余地很少,故而晶体位错减少的效果很少。结果是,晶体位错缺陷集中在凸部302间的谷部306的区域中,凸部间的谷部306的晶格缺陷311c几乎没有减少。
在像这样的减少晶体位错的机理中,进一步地,为了减少晶体位错缺陷,而减少空隙部305和谷部306的平面面积是很有效,但如果为某种程度以下的平面面积的话,则半导体晶体层的外延生长速度过于缓慢,变为与凸部302相同的生长速度,因此反而存在晶体位错缺陷增加的问题。
接着通过图15中的X-X截面投影示意图的图20,对本实施方式的半导体发光元件用基板100中的抑制晶体位错缺陷的机理进行说明。另外,图20中斜线标示的凸部102为X-X线上的凸部,其两侧的凸部表示的并非是X-X线上的凸部,而是位于X-X线的里侧的凸部。
若在本实施方式的半导体发光元件用基板100进行外延生长的话,则由于在外延生长促进部101存在晶格面所适合的基板面(例如蓝宝石基板的C面),故而在此处发生核生长,外延生长从外延生长促进部101开始,生成外延层110a(图20A)。
关于外延生长抑制部104,紧密地配置有凸部102,凸部102间的最大空隙部105(参考图15)的外延生长速度为与凸部102的斜面部几乎相等的外延生长速度,因此实质上未进行外延生长。因此,如图5所示的凸部间的晶体格缺陷在外延生长后不会残存。
进一步地,若进行横向生长模式的话,则基于晶格失配的晶体位错缺陷111b在横向上弯曲(图20B),从不同的外延生长促进部101生长的外延层110b相互合一。进一步地,将条件从横向生长改为纵向生长,获得平坦的外延层110c(图20C)。
本实施方式的半导体发光元件用基板100中,外延生长促进部101和外延生长抑制部104明确分离,在从外延生长促进部101生长的全部外延层110a均存在充分地进行横向生长的空间,因此有效地发挥由因横向生长引起的晶体位错缺陷111c(参考图20C)彼此的冲突带来的降低晶体位错的效果。
进一步地,本实施方式的半导体发光元件用基板100中,可以凸部102的面积成为最大的方式决定该凸部102的底面宽度因此,可以使由凸部102带来的LED的发光光的散射效果最大化。此外,外延生长促进部101能以不减少LED的发光光的散射效果的面积比,设置在半导体发光元件用基板100的第1主面上,优选外延生长促进部101相对所述第1主面的面积比为0.001以上0.2以下。如果外延生长促进部101相对第1主面的面积比小于0.001的话,则设置于半导体发光元件用基板100之上的外延层的生长过于耗费时间,在工业生产上并不优选。此外,所述面积比优选为0.002以上,若其为0.005以上的话,则在工业生产上,外延生长速度对LED生产产生的影响减少,因而更为优选。
此外,若外延生长促进部101相对所述第1主面的面积比大于0.3的话,则所述降低晶体位错缺陷的效果减少因而不优选,优选其为0.20以下,若其为0.15以下的话,则充分发挥降低晶体位错缺陷的效果,同时也更有效发挥发光光的散射效果,因而更为优选,特别优选0.10以下。
进一步地,如图21所示,在本实施方式的半导体发光元件用基板400中,外延生长促进部401可为具有与半导体发光元件用基板400的主面平行的平面的凹部。此外,图21所示的符号404表示外延生长抑制部。此处,凹部是说相比连结凸部402的谷部的平面,向与第1主面相对的另一主面方向凹陷的状态,凹部的底面宽度优选为10nm以上。此外,凹部的底面宽度更优选为50nm以上,若其为100nm以上的话,则可进一步增强对获得的LED的发光光的散射效果,因而更为优选。此外,凹部的深度的上限没有特别限制,但由于在凹部底面需要具有与半导体发光元件用基板400的主面平行的平面,其面积优选为0.1μm2以上,因而以使凹部底面的平面在该值以上的方式适当设计选择。如果凹部底面的面积小于0.1μm2的话,则从外延生长促进部401进行的外延层生长速度减慢,不能充分发挥所述降低晶体位错的效果,因而不优选。
如图15、图17所示,本实施方式的半导体发光元件用基板100(200)中,优选外延生长促进部101(201)的最接近的外延生长促进部间的距离Pe彼此相等。如果外延生长促进部间距离Pe彼此相等的话,则均等地产生由上述的外延生长工序中的横向生长带来的降低晶体位错缺陷的效果,使晶体品质均一,因而优选。假设晶体位错缺陷不均一的话,则所得的LED的发光层中的泄漏电流增加,LED整体的能量效率降低。
基于同样的理由,优选将外延生长促进部间距离Pe在本实施方式的半导体发光元件用基板的第1主面面内以等间隔进行均等配置。若在面内以等间隔进行均等配置的话,则降低晶体位错缺陷的效果在面内变得均等,晶体品质在面内变得均等,因此可以抑制LED的发光效率的降低,因而优选。
此外,本发明的半导体发光元件用基板中,基板优选为具有六方晶系的晶体结构的单晶基板,优选上述的最接近的多个外延生长抑制部的最接近的方向与所述半导体发光元件用基板的所述晶体结构的m面不平行。如图17所示,表示外延生长抑制部间的Pn的矢量方向,相对于构成半导体发光元件用基板的六方晶系的m面不平行,具体地,Pn的矢量方向相对于六方晶系的m面的偏离优选为大于0度小于30度。
若外延生长抑制部的最接近的方向与基板晶体的m面偏离的话,则从外延生长促进部生长的外延层的生长变快,因而优选。其原因在于,在基板为六方晶系时,从外延生长促进部生长的外延晶体也成为六方晶。在外延生长抑制部的最接近的方向与基板晶体的m面平行时,在正对于从外延生长促进部生长的外延晶体的生长方向的位置上,存在外延生长抑制部,阻碍外延晶体整体的生长。
在本实施方式中,如果外延生长促进部的最接近的方向与基板晶体的m面不平行的话,则不易阻碍上述的外延晶体的生长,因此外延生长得到促进,在工业利用方面优选。进一步地,消除了在某特定方向上的外延生长的阻碍因素,改善了获得的外延膜的表面平滑性,因而优选。
在本实施方式的半导体发光元件用基板中,优选最接近的外延生长促进部间距离Pe与构成外延生长抑制部的凸部或凹部的周期Pn满足下述式(1)。
1.5≦Pe/Pn≦30 式(1)
若Pe与Pn之比在式(1)的范围的话,则降低晶体位错缺陷的效果充分发挥,并且对获得的LED的发光光的光散射效果有效地发挥作用,因而优选。
若Pe/Pn低于1.5的话,则外延生长促进部间距离果过近,外延生长中的横向生长的生长空间减少,因而不优选。此外,如果Pe/Pn大于30的话,则在外延生长促进部的横向生长中跨越的外延生长抑制部的凸部增多,因此难以获得外延生长完成时的平坦的外延生长层,因而不优选。此外,若Pe/Pn大于30的话,则在外延生长完成时,难以使外延生长层的上表面平坦化,因此所得的LED的发光时的泄漏电流增加,LED的发光效率降低。因此,优选Pe/Pn为30以下。
若Pe/Pn为2以上的话,则藉由外延生长促进部间距离的生长空间,晶体位错缺陷减少,因而优选,更优选为3.4以上。进一步地,Pe/Pn优选为25以下,若其为21以下的话,则易于获得平坦的外延层,因而更为优选。
特别地,若Pe/Pn为2以上、4以下的范围的话,则由外延横向生长带来的降低晶体位错缺陷的效果充分发挥,易于在直径4英寸以上的大直径蓝宝石基板的整个面获得平坦的外延层,在工业生产上最为优选。
图22为其他实施方式的半导体发光元件用基板的平面示意图。半导体发光元件用基板500包括外延生长促进部501和包围其周围的外延生长抑制部504,外延生长抑制部504由以周期Pn通过六方细密填充配置进行周期排列的多个凸部502构成。进一步地,外延生长促进部501配置在和与最接近的外延生长促进部501a的距离Pe彼此相等的6个外延生长促进部501b、501c、501d、501e、501f、501g构成二维六方格503的位置,二维六方格503周期性地配置。
进一步地,图22中,与图17同样地,构成外延生长抑制部504的多个凸部502的底面宽度为周期Pn的115%,为不存在凸部502间的间隙的状态。
此外,图22中,构成外延生长抑制部503的凸部502的周期Pn与外延生长促进部间距离Pe之比为3.0。此外,外延生长促进部501相对第1主面的面积比为0.088。
图23为其他实施方式的半导体发光元件用基板的平面示意图。半导体发光元件用基板600为与图22相同的构成,包括外延生长促进部601和由凸部602构成的外延生长抑制部604。进一步地,外延生长促进部601配置在和与最接近的外延生长促进部601a的距离Pe彼此相等的6个外延生长促进部601b、601c、601d、601e、601f、601g构成二维六方格603的位置,二维六方格603周期性地配置。图23中,凸部602的周期Pn与外延生长促进部间距离Pe之比为4.0。此外,外延生长促进部601相对第1主面的面积比为0.049。
图24为其他实施方式的半导体发光元件用基板的平面示意图。半导体发光元件用基板650包括外延生长促进部651和由凸部652构成的外延生长抑制部654。进一步地,外延生长促进部651配置在和与最接近的外延生长促进部651a的距离Pe彼此相等的6个外延生长促进部651b、651c、651d、651e、651f、651g构成二维六方格653的位置,二维六方格653周期性地配置。图24中,凸部652的周期Pn与外延生长促进部间距离Pe之比为2.0。此外,外延生长促进部651相对第1主面的面积比为0.200。
图25为其他实施方式的半导体发光元件用基板的平面示意图。半导体发光元件用基板700包括外延生长促进部701和包围其周围的外延生长抑制部704,外延生长抑制部704由以周期Pn进行周期排列的多个凸部702构成。进一步地,外延生长促进部701配置在和与最接近的外延生长促进部701a的距离Pe彼此相等的3个外延生长促进部701b、701c、701d构成二维六方格703的位置,二维六方格703周期性地配置。图25中,与图17相同地,为构成外延生长抑制部704的多个凸部702的底面宽度为周期Pn的115%,凸部702间不存在平面部的结构。图25中,凸部702的周期Pn与外延生长促进部间距离Pe之比为2.0,外延生长促进部701相对第1主面的面积比为0.138。
图26为其他实施方式的半导体发光元件用基板的平面示意图。半导体发光元件用基板800包括带状的外延生长促进部801和包围其周围的带状的外延生长抑制部804,外延生长抑制部804由以周期Pn周期排列为三角格的多个凸部802构成。进一步地,外延生长促进部801以与最接近的外延生长促进部的距离Pe,在第1主面上进行重复配置。半导体发光元件用基板800中,未进行图示的图面上下方向为在第1主面的面内方向相同地重复的配置,实质上为外延生长促进部801被外延生长抑制部804所夹着的配置。
进一步地,图26中,也与图17同样地,为构成外延生长抑制部804的多个凸部902的底面宽度为周期Pn的115%,凸部902间不存在平面部的结构。图26中,外延生长促进部间距离Pe与凸部902的周期Pn的比为5.2,外延生长促进部801相对第1主面的面积比为0.14。
图27为其他实施方式的半导体发光元件用基板的平面示意图。半导体发光元件用基板900包括带状的外延生长促进部901和包围其周围的带状的外延生长抑制部904,外延生长抑制部904由以周期Pn周期排列为正方格的多个凸部902构成。进一步地,外延生长促进部901以与最接近的外延生长促进部的距离Pe,在第1主面上进行重复配置。半导体发光元件用基板900中,未进行图示的图面上下方向为在第1主面的面内方向相同地重复的配置,实质为外延生长促进部901被外延生长抑制部904所夹着的配置。
进一步地,图27中,为构成外延生长抑制部904的多个凸部902的底面宽度为周期Pn的141%,凸部902间不存在平面部的结构。图27中,外延生长促进部间距离Pe与凸部902的周期Pn之比为6.0,外延生长促进部901相对第1主面的面积比为0.17。
图28为其他实施方式的半导体发光元件用基板的平面示意图。半导体发光元件用基板1000包括外延生长促进部1001和包围其周围的外延生长抑制部1004,外延生长抑制部1004由以周期Pn进行周期排列的多个凸部1002构成。进一步地,外延生长促进部1001配置在和与最接近的外延生长促进部1001a的距离Pe彼此相等的3个外延生长促进部1001b、1001c、1001d构成二维六方格1003的位置,二维六方格1003周期性地配置。图28中,构成外延生长抑制部1004的多个凸部1002的底面宽度为周期Pn的100%。图28中,凸部1002的周期Pn与外延生长促进部间距离Pe之比为1.73,外延生长促进部1001相对第1主面的面积比为0.295。
图29为其他实施方式的半导体发光元件用基板的平面示意图。半导体发光元件用基板1100包括外延生长促进部1101和包围其周围的外延生长抑制部1104、存在于接近的外延生长促进部1101间的外延生长连结部1105和上述以外的区域的外延生长抑制部1106,外延生长抑制部1104、1106由以周期Pn进行周期排列的多个凸部1102构成。
外延生长促进部1101配置在和与最接近的外延生长促进部1101a的距离Pe彼此相等的6个外延生长促进部1101b、1101c、1101d、1101e、1101f、1101g构成二维六方格1103的位置,二维六方格1103周期性地配置。
进一步地,外延生长连结部1105存在于最接近的外延生长促进部间,外延生长连结部1105由底面宽度Φ小于以周期Pn进行周期排列的凸部1102的凸部1107构成。
图29中,凸部1102的周期Pn与外延生长促进部间距离Pe之比为3.46。此外,外延生长促进部1101相对第1主面的面积比为0.076。
关于本实施方式中的外延生长连结部1105中的凸部1107,其底面宽度Φ小于构成外延生长抑制部1104的凸部1102,故而作为外延生长面的基板平面所露出的面积大。因此,外延生长连结部1105的外延生长速度大于外延生长抑制部1104、1106。此外,另一方面,作为外延生长面的基板平面所露出的面积小于外延生长促进部1101,因此外延生长速度小于外延生长促进部1101。即,具有外延生长抑制部与外延生长促进部的中间的外延生长速度。
由于外延生长连结部1105存在于最接近的外延生长促进部1101之间,故而促进从外延生长促进部1101生长的外延晶体的连结,易于在晶圆面内获得均一厚度的外延膜,而优选。
本实施方式中,如上所述地,通过在晶圆面内设置外延生长促进部1101和外延生长抑制部1104、1106,在晶圆面内产生外延生长速度差,具有提高所得的外延膜的结晶性的效果。然而,另一方面,容易产生晶圆面内的外延膜的膜厚不均一。此处,通过在外延生长促进部1101间设置外延生长连结部1105,可以提高晶圆面内的外延膜厚均一性。
若外延生长连结部1105存在于外延生长促进部1101间的话,则可以抑制膜厚不均一性的机理的细节尚不清楚,可做如下的考量。
外延生长经历下述过程:在基板平面上形成的外延晶体随时间生长增大,晶体彼此进行连结,成为外延膜的过程。此过程中,由于外延生长为化学反应,故而表面积大的外延晶体的生长速度快于表面积小的晶体,优先生长增大。即,晶体生长初期的微小的晶体大小,伴随外延晶体的生长得到增幅。结果是,外延晶体变得大小不均,各自连结而获得的外延膜的膜厚易于变得不均一。
此处,若在外延生长促进部1101间设置外延生长连结部1105的话,则在晶体生长初期,促进从外延生长促进部1101生长的晶体彼此的连结,成为单个较大的外延晶体,可抑制上述的晶体生长初期的微细的晶体的大小不均。结果是,可抑制晶圆面内的膜厚不均一性。
由于外延生长连结部1105的外延生长速度小于外延生长促进部,故而基于所述的外延生长速度差的抑制晶体位错缺陷的机理发挥作用,不会损害提高获得的外延晶体膜的结晶性的效果。
有必要使外延生长连结部1105的凸部1107的底面宽度Φ小于构成外延生长抑制部1104、1106的凸部1102,优选为构成外延生长抑制部1104、1106的凸部1102的底面宽度Φ的90%以下,更优选为80%以下,若其为60%以下的话,则易于发生与外延生长促进部的连结而优选。此外,若底面宽度Φ减小的话,则与外延生长促进部1101的差别变小,基于所述的外延生长速度差的抑制晶体位错缺陷的效果降低,因而并不优选,优选为构成外延生长抑制部1104、1106的凸部1102的底面宽度Φ的10%以上,更优选为20%以上,若其为40%以上的话,则不会损害由外延生长促进部1101带来的抑制晶体位错缺陷的效果,因而优选。
图30为其他实施方式的半导体发光元件用基板的平面示意图。半导体发光元件用基板1200包括外延生长促进部1201、包围其周围的外延生长抑制部1204、存在于接近的外延生长促进部1201间的外延生长连结部1205以及上述以外的区域的外延生长抑制部1206,外延生长抑制部1204、1206由以周期Pn进行周期排列的多个凸部1202构成。
外延生长促进部1201配置在和与最接近的外延生长促进部1201a的距离Pe彼此相等的6个外延生长促进部1201b、1201c、1201d、1201e、1201f、1201g构成二维六方格1203的位置,二维六方格1203周期性地配置。
进一步地,外延生长连结部1205存在于最接近的外延生长促进部1201间,外延生长抑制部1205由底面宽度Φ小于以周期Pn进行周期排列的凸部1202的凸部1207构成。
图30中,凸部1202的周期Pn与外延生长促进部间距离Pe之比为3.46。此外,外延生长促进部1201相对第1主面的面积比为0.076。
接着,对本发明的第2实施方式所述的半导体发光元件用基板进行说明。图31A为本发明的第2实施方式所述的半导体发光元件用基板的平面示意图。半导体发光元件用基板1300包括外延生长抑制部1304和包围其周围的外延生长促进部1301,外延生长抑制部1304由以周期Pn进行周期排列的多个凸部1302构成。
在外延生长促进部1301区域内,具有底面宽度Φ小于构成外延生长抑制部1304的凸部1302的凸部1307。
由于在外延生长促进部1301内具有凸部1307,故而在外延生长促进部1301内也局部地产生外延晶体生长速度差,表现出所述的晶体位错缺陷的抑制效果。进一步地,外延生长抑制部1304中,与前述方式同样地,由于存在与外延生长促进部1301的晶体生长速度差,故而抑制晶体位错缺陷,提高所得的外延膜的晶体品质。
进一步地,由于外延生长促进部1301夹着凸部1307而连续,故而可抑制外延生长初期中的各个晶体的大小偏差引起的、晶圆面内的外延膜厚的不均一性。
外延生长抑制部1304相对第1主面的面积比优选为0.8以上0.999以下。若外延生长抑制部1304相对第1主面的面积比小于0.7的话,则由于所述的降低晶体位错缺陷的效果减少,因而并不优选,优选为0.80以上,若其为0.85以上的话,则降低晶体位错缺陷的效果充分发挥,同时发光光的散射效果也更有效地发挥,因而优选,特别优选为0.90以上。
此外,若外延生长抑制部1304相对第1主面的面积比大于0.999的话,则半导体发光元件用基板1301上的外延膜的生长过于耗费时间,在工业生产上不优选。此外,面积比优选为0.998以下,若其为0.995以下的话,则由于在工厂生产上,外延生长速度对LED生产产生的影响进一步减少,更为优选。
图31A中,外延生长促进部1301相对第1主面的面积比为0.705。
另外,外延生长抑制部1304可为被外延生长促进部1301所夹着的方式。
此外,图4所示的外延生长抑制部被连续的外延生长促进部所包围的情况下,如图31B所示,外延生长促进部的宽度宽于外延生长抑制部的凸部间距Pe也是优选的。若为如图31B所示的配置的话,则由于外延生长抑制部相对第1主面的面积比增大,故而与上述相同地降低晶体位错缺陷的效果充分发挥,同时发光光的散射效果也更有效地发挥,因而优选。
图31B中,外延生长抑制部的周围被外延生长促进部包围。外延生长促进部至少在其中心具有底面形状为六边形的凸部,其周围被同样地底面形状为六边形的凸部包围,进一步地,其周围被外周部的底面形状为圆弧、内周部的底面形状为六边形的凸部包围。外延生长抑制部为该六边形,为其中心的凸部的底面六边形90度旋转后的朝向。
图31B中,外延生长促进部的宽度优选为外延生长抑制部的凸部间距Pe的20%以上,更优选为30%以上,若其为35%以上的话,则结晶降低效果有效地发挥而优选。此外,其为凸部间距Pe的200%以下,更优选为150%以下,若其为130%以下的话,则发挥LEE改善效果,因而优选。
或者,图31B中,外延生长促进部的底部的宽度优选为100nm以上,更优选200nm以上,若为300nm以上的话,则晶体生长时的平坦性提高,因而更为优选。进一步地,外延生长促进部的底部宽度优选为1000nm以下,更优选为800nm以下,若为600nm以下的话,则外延生长抑制部相对第1主面的面积比增大,因此与上述相同地降低晶体位错缺陷的效果充分发挥,同时发光光的散射效果也更有效发挥,因而更为优选。
此外,本实施方式的半导体发光元件用基板中,若构成外延生长抑制部1304的凸部1302的周期Pn相同的话,则没有必要以上述中举例的平面示意图构成晶圆整面,可设为如图32所示,外延生长促进部的配置混合存在的构成。
外延生长抑制部的构成相同的区域A的重复长度若为使用的半导体发光元件的发光光的波长的相干长度的0.5倍以上的话,则有效地表现出各区域的散射效果,因而优选。其更优选为发光光的相干长度的1倍以上,若为1.5倍以上的话,则由散射效果带来的光提取效率提高,因而优选。
此处,设光的中心波长为λ、光的半值宽度为Δλ时,相干长度Lc定义为Lc=(λ2/Δλ)。
本实施方式的半导体发光元件用基板中,作为构成外延生长抑制部的凸部和凹部的形状,若为可获得本发明的效果的范围的话则没有特别限制,可根据用途进行适当改变。作为凸部和凹部的形状,可使用例如柱形或孔形、圆锥形、方锥形、楕圆锥形等,从抑制外延生长的角度出发,优选在凸部和凹部的表面不具有与基板平面部平行的面。
作为本发明的半导体发光元件用基板的其他方式,优选配置于第1主面的外延生长促进部和外延生长抑制部同时满足下述要件A~C。
A.散布的多个所述外延生长促进部的周围被所述外延生长抑制部包围、多个所述外延生长抑制部的周围被所述外延生长促进部包围、或所述外延生长抑制部被所述外延生长促进部夹入;
B.对应于所述外延生长抑制部的算数平均粗糙度Ra为5nm以上;
C.对应于所述外延生长促进部的算数平均粗糙度Ra为1.5nm以下。
对应于外延生长抑制部的算数平均粗糙度,相比对应于外延生长促进部的算术平均粗糙度充分地大。基于它们的关系,外延生长促进部作为晶体生长的起点发挥作用。这是因为,相比外延生长抑制部,在外延生长促进部的情况时,半导体层与生长基板的格子常数的差变得更小。因此,外延生长优先从外延生长促进部开始。此处,以散布在外延生长抑制部的区域的方式、以包围外延生长抑制部的周围的方式、或者以夹入外延生长抑制部的方式,设置有外延生长促进部。因此,能够以横越外延生长抑制部的方式,进行外延的横向的生长。由此,在外延生长抑制部之上发生晶体的缔合。因此,位错缺陷减少,IQE提高。此时,作为晶体生长的起点的外延生长促进部的算数平均粗糙度为1.5nm以下。由此,外延成膜从其初期状态成为稳定成膜。因此,可实现能承受LED制造工序的稳定的外延成膜。另一方面,外延生长抑制部的算数平均粗糙度Ra较大。同时,在其周围设置有外延生长促进部。换句话说,可看作粗糙度大的区域散布的状态。因此,光学散射性较强地呈现,导波模式破坏,LEE提高。
图33是本发明的实施方式中的形成于生长基板的外延生长促进部和外延生长抑制部的平面示意图。
如图33所示,在生长基板(半导体发光元件用基板)100的第1主面100a,形成有外延生长促进部101和外延生长抑制部104。外延生长促进部101和外延生长抑制部104具有下述的状态A-1、状态A-2和状态A-3中的任一种。
状态A-1:散布的多个外延生长促进部101的周围被外延生长抑制部104包围的状态、状态A-2:多个外延生长抑制部104的周围被外延生长促进部101包围的状态、
状态A-3:外延生长抑制部104被外延生长促进部101夹入的状态。
图33A表示状态A-1,图33B表示状态A-2,图33C表示状态A-3。图33A中,可称为外延生长促进部101配置于正三角格的格点(以虚线表示)。图33B中,可称为外延生长促进部101配置于正六边形相互仅共有边的最密格的格点和边(以虚线表示)。在图33C的情况下,可称为外延生长促进部101排列为相互平行的线与空间状。对外延生长促进部101和外延生长抑制部104的排列和形状在后文中叙述。
进一步地,外延生长抑制部104满足上述的要件B,外延生长促进部101满足上述的要件C。即,对应于外延生长抑制部104的算数平均粗糙度Ra为5nm以上,且对应于外延生长促进部101的算数平均粗糙度Ra为1.5nm以下。
外延生长促进部101散布的状态(状态A-1)下的测定对应于外延生长促进部101的算数平均粗糙度Ra的区域如图34A所示。如图34A所示,将具有位于外延生长促进部101内、相切于外延生长抑制部104的圆S0的面积的50%~60%面积的正方形作为测定算数平均粗糙度Ra的区域A1。另外,圆S0的中心与所述正方形的中心一致。接着,对于该正方形的区域A1,使用原子力显微镜(AFM),以量纲nm测定算数平均粗糙度Ra。算数平均粗糙度Ra为对任意10点的区域A1进行测定,所得值的算术平均值。
此外,外延生长促进部101被外延生长抑制部104包围的状态(状态A-2)下的测定对应于外延生长促进部101的算数平均粗糙度Ra的区域如图34B所示。设定位于外延生长促进部101内、相切于外延生长抑制部104的圆S1,将具有圆S1的面积的50%~60%面积的正方形作为测定算数平均粗糙度Ra的区域A2。另外,圆S1的中心与所述正方形的中心一致。接着,对于该正方形的区域A2,使用原子力显微镜(AFM),以量纲nm测定算数平均粗糙度Ra。算数平均粗糙度Ra为对任意10点的区域A1进行测定,所得值的算术平均值。
对外延生长促进部101将外延生长抑制部104夹入的状态(状态A-3)下的测定对应于外延生长促进部101的算数平均粗糙度Ra的区域如图34C所示。设定位于外延生长促进部101内、相切于外延生长抑制部104的圆S2,将具有圆S2的面积的例如50%~60%面积的正方形作为测定算数平均粗糙度Ra的区域A3。另外,圆S2的中心与所述正方形的中心一致。接着,对于该正方形的区域A3,使用原子力显微镜(AFM),以量纲nm测定算数平均粗糙度Ra。算数平均粗糙度Ra为对任意10点的区域A1进行测定,所得值的算术平均值。
对应于外延生长抑制部104的算数平均粗糙度Ra以下述方式进行测定。将具有位于外延生长抑制部104内、相切于外延生长促进部101的圆S3的面积的50%~60%面积的正方形作为测定算数平均粗糙度Ra的区域A4。另外,圆S3的中心与所述正方形的中心一致。在为状态A-2的情况的图34B中表示了一个例子。另外,关于为状态A-1和状态A-3的情况的图34A和图34C的情况,也同样地设定区域A4,测定算数平均粗糙度Ra。对于该正方形的区域A4,使用原子力显微镜(AFM),以量纲nm测定算数平均粗糙度Ra。算数平均粗糙度Ra为对任意10点的区域A1进行测定,所得值的算术平均值。面积为与第1主面平行的面的面积。
外延生长促进部101与外延生长抑制部104的区别在于其表面的算数平均粗糙度Ra。在下文的说明中,也将算数平均粗糙度Ra简称为“表面粗糙度Ra”。外延生长促进部101与外延生长抑制部104的表面粗糙度Ra的区别在于表面的平坦度的不同。
通过后述的生长基板100的制造方法,可将外延生长促进部101的表面粗糙度Ra控制在1.5nm以下。由此,外延生长促进部101易于作为晶体生长的起点发挥作用,改善IQE。进一步地,该情况下,外延生长促进部101的表面粗糙度Ra无限小。由此,作为外延生长的初期的核生长的偏差降低。根据以上,可实现能承受LED制造工序的稳定的外延生长。外延生长促进部101的算数平均粗糙度Ra为1.0nm以下时,外延生长促进部101与晶体的格子常数的差减小。由此,进一步减少了外延生长促进部101内产生的位错,进一步改善IQE。若算数平均粗糙度Ra为0.5nm以下的话,则外延生长促进部101的表面中的扩散易于变得均一。因此,作为外延生长的初期的核生长稳定化。因此,更易于实现能承受LED制造工序的稳定的外延生长。另外,若为0.3nm以下的话,则最能发挥上述说明的改善IQE的效果和稳定的外延生长的效果。另外,下限值没有特别限制,从经由原子力显微镜进行测定的解析度的角度出发,为0.1nm以上。
此外,通过对于外延生长抑制部104设置多个凹凸结构,易于控制外延生长抑制部104的表面粗糙度Ra。关于凹凸结构的形成方法,也于下述的制造方法示出。由此,外延生长促进部101的作为晶体生长的起点的效果提高。同时,对于外延生长促进部101,外延生长的生长速度变快。由此,可以在从外延生长抑制部104的凹凸结构的侧壁进行晶体生长之前,通过从外延生长促进部101生长的晶体来填埋外延生长抑制部104。即,在外延生长抑制部104的区域内,易于产生晶体缔合。因此,位错进一步减少,IQE提高。对应于外延生长抑制部104的算数平均粗糙度Ra为5nm以上时,外延生长抑制部104的外延生长性极度降低。这是因为,若表面粗糙度Ra较大的话,则外延生长抑制部104所具有的晶体面的种类增多。换句话说,如果表面粗糙度Ra增大的话,则半导体层与生长基板的格子常数的差增大。即,可以显著发挥外延生长促进部101的作为晶体生长的起点的作用。因此,IQE进一步改善。若算数平均粗糙度Ra为25nm以上的话,则相对于LED的发光光的外延生长抑制部104的粗糙度增大。因此,光学散射性进一步提高,LEE改善。从该角度出发,其更优选为50nm以上。另外,若为80nm以上的话,则上述说明的对于外延生长促进部101的作为晶体生长的起点的效果与外延生长抑制部104的光学散射性的效果均得到提高,因而最为优选。另一方面,若为800nm以下的话,则通过外延生长抑制部104所具有的凹凸结构的侧壁能够阻碍晶体的生长。即,可以防止从外延生长促进部101进行横向生长的晶体的生长被从外延生长抑制部104生长的晶体阻碍其生长。因此,IQE提高。从该角度出发,其更优选为500nm以下。另外,若为350nm以下的话,则可以减小从外延生长促进部101进行横向生长的晶体跨越外延生长抑制部104时的生长速度的偏差。因此,晶体的缔合点在外延生长抑制部104的中央近旁。因此,IQE进一步改善。从同样的角度出发,最优选为250nm以下。
关于外延生长促进部101的轮廓形状,优选为下述说明的形状。
(状态A-1)
在外延生长促进部101散布,且各外延生长促进部101的周围被外延生长抑制部104包围的状态下,外延生长促进部101的外形优选为正n边形。或者,外延生长促进部101的外形可为如图33A、图34A等所示,关于正n边形而各角部以向内侧画弧的方式凹陷,同时各边向内侧描绘0以上10以下的个数的弧的形状。通过为这些形状,可以易于实现以外延生长促进部101为起点的晶体的外延生长,有望改善IQE。此外,从外延生长的角度出发,正n边形的各边长可具有±10%以内的应变(长度的偏差)。此外,关于外延生长促进部101的外形,若为正n边形时,角部可为曲率半径大于0的角部(带有圆弧的角部)。此时,易于通过角部抑制不稳定化的外延生长,因而实现稳定的外延生长。关于“关于正n边形而各角部以向内侧画弧的方式凹陷,同时各边向内侧描绘0以上10以下的个数的弧的形状”,设各边向内侧描绘的弧的数目为m。图33A为m=0的情况。即,图33A中,为正六边形的角部以向内侧画弧的方式凹陷的形状,但正六边形的各边中,向内侧描绘的弧的数目为0。本实施方式中,各边向内侧描绘的弧的数m可为0以上10以下。这是因为,通过使其为0以上10以下,据此易于降低从外延生长促进部101生长的晶体的内部产生的位错缺陷,改善IQE的效果提高。图35中图示了,为关于正六边形而各角部以向内侧画弧的方式凹陷,同时各边向内侧描绘0以上10以下的个数的弧的形状的例子。按照图35A、图35B、图35C、图35D的顺序,m=0、m=1、m=2、m=4。另外,图35中所图示的虚线为表示正六边形的线。
在外延生长抑制部104被外延生长促进部101包围的状态的情况下,形成外延生长促进部101的边可为直线边、或具有向外侧突出的变形的边并且该突出为向下凸起的形状的边。设置为,外延生长促进部101配置于规定格子上。如图34B所示,此时,具有从规定格子观察,朝向外侧的突出部B。该突出为向规定格子的方向即向下凸起的形状。原因在于,通过为这些形状,易于实现以外延生长促进部101为起点的晶体的外延生长,有望改善IQE。在图33B的例子中,作为正六边形相互仅共有边而最密填充的格子,配置外延生长促进部101。此时,可知各正六边形的边具有从中心朝向外侧的突出部。并且,该突出部如果设突出的方向为正向时,则为向下凸起的形状。在图33B的情况下,突出部的数目相对各边在上下各具有一个。关于突出部的数目优选为,也包括直线的情况,相对各边在上下各为0以上10以下。通过使其为0以上10以下,据此易于降低从外延生长促进部101生长的晶体的内部产生的位错缺陷,提高改善IQE的效果。
(状态A-3)
在外延生长促进部101将外延生长抑制部104夹入的情况下,关于外延生长促进部101的外形,可为直线边、或具有向外侧突出的变形的边并且该突出为向下凸起的形状的边。通过为这些形状,可易于实现以外延生长促进部101为起点的晶体的外延生长,有望改善IQE。图33C的例子中,外延生长促进部101配置为线与空间格状。可知,其为具有从该格子边(以虚线表示)朝向外侧的突出部的外形。并且,该突出部如果设突出的方向为正向时,为向下凸起的形状。
外延生长促进部101若为周期性地配置则更佳。通过周期性地配置外延生长促进部101,在外延生长抑制部104之上产生的晶体的缔合变为在外延生长抑制部104的中心近旁产生。因此,晶体缺陷无限变小,可使IQE极大提高。特别地,更优选为以下的排列。即,若配置于:正三角格的格点(参考图33A)、正三角格的格点和边、正六边形相互仅共有边而最密填充的格的格点、正六边形相互仅共有边而最密填充的格的格点和边、将正六边形在一个轴向以110%以上5000%以内的倍率进行延伸而成的六边形相互仅共有边而最密填充的格的格点和边,则更佳。其原因在于,在这些情况下,趋于更显著地改善有助于提高IQE的外延生长促进部101作为晶体生长的起点的作用以及外延生长抑制部104上的晶体的缔合。另外,考虑外延生长这样的物理现象时,正n边形格的格应变容易允许达到±10%。因此,本申请的正n边形包括基于正n边形具有±10%以内的应变(长度的偏差)的n边形。通过采用像这样的排列,从外延生长促进部101优先生长的晶体在外延生长抑制部104的区域内进行缔合时的缔合规则性飞跃性地提高。因此,位错变得无限小,IQE进一步改善。
外延生长促进部101的各自的面积优选为0.05μm2以上。由此,易于使外延生长促进部101作为晶体生长的起点发挥作用。特别地,更优选为0.1μm2以上。该情况下,外延生长促进部101中的外延生长的分布减小。因此,作为外延生长初期的核生长稳定化。即,易于实现能承受LED制造工序的稳定的外延生长。最优选为0.2μm2以上。此时,外延生长促进部101中的外延生长速度变快,易于实现外延生长抑制部104的区域内的晶体的缔合。因此,位错进一步减少,IQE改善。外延生长促进部101的面积的上限值优选10μm2以下。通过为该上限值,易于抑制外延生长促进部101内的位错的生成。从同样的角度出发,外延生长促进部101的面积更优选为7μm2以下。另外,若外延生长促进部101的面积为5μm2以下的话,则外延生长抑制部104的面积相对增大,光学散射性提高。因此,同时改善IQE和LEE的效果提高。
外延生长促进部101相对第1主面的面积比(外延生长促进部101的全部面积/第1主面的面积)优选为0.001以上0.2以下。通过面积比为0.001以上,据此外延生长的速度提高,可确保工业生产。特别地,若面积比为0.002以上的话,则可增大外延生长促进部101的面积,因此外延生长促进部101的作为晶体生长的起点的作用提高,IQE进一步提高。若面积比为0.005以上的话,则在如上所述的IQE和LEE的改善以及能承受LED制造工序的稳定的外延生长以外,工业生产性也飞跃性提高。通过面积比为0.2以下,据此可减少从外延生长促进部101生长的晶体的缺陷。因此,易于提高IQE。若面积比为0.15以下的话,则外延生长抑制部104的比例增大,光学散射性提高,因此LEE的改善变得显著。最优选面积比为0.1以下。此时,可以在确保工业生产性的状态下,有效改善IQE和LEE,实现能承受LED制造工序的稳定的外延生长。另外,该面积比为相对10μm□的区域的值。即,第1主面的面积的100μm2。并且,100μm□的区域中所包括的外延生长促进部101面积除以100μm2而获得的值为上述面积比。
作为本发明的半导体发光元件用基板的其他方式,优选配置于第1主面的外延生长促进部和外延生长抑制部同时满足下述要件a~d。
a.散布的多个所述外延生长促进部的周围被所述外延生长抑制部包围、多个所述外延生长抑制部的周围被所述外延生长促进部包围、或者所述外延生长抑制部被所述外延生长促进部夹入;
b.所述外延生长抑制部由多个凹凸结构构成;
c.所述外延生长抑制部和所述外延生长促进部周期排列;
d.任意选择包括所述外延生长促进部和所述外延生长抑制部的周期单元α,当使所述周期单元α与任意选择的其他的周期单元β重合时,所述周期单元α中包含的凹凸结构S-α与所述周期单元β所包含的凹凸结构S-β相对所述第1主面的投影面积的重合率为0.60以上0.99以下。
外延生长抑制部如上所述由多个凹凸结构构成(上述要件b)。因此,与外延生长抑制部对应的外延生长速度减小。因此,外延生长促进部为晶体生长的起点而发挥作用。此处,以散布在外延生长抑制部的区域、以包围外延生长抑制部的周围、或以将外延生长抑制部之间夹入的方式,设置有外延生长促进部(上述要件a)。因此,外延生长的晶体的缔合容易在外延生长抑制部的中央近旁产生。即,位错缺陷极度降低。因此,IQE提高。此时,关于外延生长抑制部和外延生长促进部的周期,任意选择周期单元α。适当地移动周期单元α,使其与其他的周期单元β重合。判断将各周期单元α、β所包含的凹凸结构投影于第1主面时的面积的重合率。重合率为0.60以上0.99以下(上述要件d)。由于像这样地重合率在规定范围,故而易于抑制外延生长中突发性地从外延生长抑制部生长晶体。即,可以抑制从外延生长促进部生长的晶体在外延生长抑制部的中央附近缔合前,被突发性地从外延生长抑制部生长的晶体阻碍生长。另一方面,外延生长抑制部由多个凹凸结构构成,外延生长抑制部和外延生长促进部周期性地排列。由此,呈现出光学散射性,导波模式破坏,LEE提高。
进一步地,参考附图对上述要件d进行说明。图36为用于对包括外延生长促进部和所述外延生长抑制部的周期单元进行说明的外延生长促进部和外延生长抑制部的平面示意图。
图36中,以所述的状态A-1作为代表,但关于状态A-2和状态A-3也可同样地进行考虑。图36的方式中,作为外延生长促进部101的排列单元的正三角格为外延生长促进部和外延生长抑制部的排列单元,可称为外延生长促进部101配置于正三角格的格点。同时,由于外延生长抑制部104由多个凹凸结构构成,凹凸结构位于正三角格的格点。而且,为决定外延生长促进部101的排列的正三角格与决定外延生长抑制部104的凹凸结构的排列的正三角格的方向旋转30°而偏离的例子。
进一步地,此处任意地选择该单元作为周期单元α。接着,任意选择同样的单元格且与周期单元α不同的周期单元。将其作为周期单元β。将周期单元α和周期单元β分别独立出的图为图36B。将周期单元α所包含的凹凸结构S-α与周期单元β所包含的凹凸结构S-β如图36C所示地进行重合。此外,观察使用扫描型电子显微镜实施。观察位置为上表面图(表面像)。即,可获得凹凸结构相对于基板的第1主面的投影像。若凹凸结构为凸部的集合的话,则凸部的底部轮廓作为一个凸部而被观察到。若凹凸结构为凹部的集合的话,则凹部的开口部的轮廓作为一个凹部而被观察到。即,通过如图36所示的圆来表示的凹凸结构为凸部的底部轮廓。求得将周期单元α所包含的凹凸结构S-α投影于第1主面时的凸部的底部轮廓的面积。对于周期单元β所包含的凹凸结构S-β也同样地进行实施。各面积为周期单元内所包含的部分的面积。例如,图36的情况下,对于构成凹凸结构S-α的凸部a1~a7和构成凹凸结构S-β的凸部b1~b7,如下述表所示地计算面积。重合率为1以下的比。凸部a1与凸部b1的例子中,重合率为b1/a1。凸部a6与凸部b6的例子中,重合率为a6/b6。最后将全部重合率进行平均化,获得0.83这一数值。在上述的例子中,仅进行周期单元β相对周期单元α的比较,但在本实施方式中,任意选择周期单元β2、β3、β4、β5、β6。接着,分别求出周期单元α相对周期单元β、β2、β3、β4、β5、β6的重合率,将这些值进行算术平均而得的值为本申请的重合率(参考下述表1)
[表1]
本实施方式中,重合率(平均重合率)为0.60以上0.99以下。由于像这样的重合率在规定范围,故而易于抑制外延生长中突发性地从外延生长抑制部生长晶体。即,可以抑制从外延生长促进部生长的晶体在外延生长抑制部的中央近旁缔合前,被突发性地从外延生长抑制部生长的晶体阻碍生长。因此,在有效地减少位错的同时,提高外延生长的稳定性。特别地,若重合率为0.95以下的话,这相对于配置的周期性,细微的凹凸结构的差異增强。因此,从细微处看,光学散射性改善。同时,可认为,凹凸结构的轻微改变具有缓和由外延生长产生的压缩应力的作用。因此,对于晶体的应变降低,因而进一步改善了IQE。另一方面,如重合率为0.65以上的话,则从外延生长抑制部突发性地生长的晶体的频率降低。因此,外延生长的稳定度有很大提高。更优选重合率为0.70以上。
本实施方式所述的光学基材或半导体发光元件用基板中的基材本体的材质若为光学基材或可用作半导体发光元件用基板的基本的话,则无特别限制。例如,可使用蓝宝石、SiC、SiN、GaN、硅、氧化锌、氧化镁、氧化锰、氧化锆、氧化锰锌铁、氧化镁铝、硼化锆、氧化镓、氧化铟、氧化锂镓、氧化锂铝、氧化钕镓、氧化镧锶铝钽、氧化锶钛、氧化钛、铪、钨、钼、GaP、GaAs等基材。其中,从与半导体层的格子匹配的角度出发,优选使用蓝宝石、GaN、GaP、GaAs、SiC基材等。例如可使用以C面(0001)作为主面的蓝宝石基板作为光学基材。进一步地,可使用单体,也可设为在使用这些基材的基板本体上设有其他基材的异质(hetero)结构的基材,也可设为将所述凹凸部设为其他基材的异质结构。
(制造方法)
接着,对本实施方式所述的光学基材以及半导体发光元件用基板的制造方法进行说明。然而,以下所示的制造方法仅为一个例子,半导体发光元件用基板的制造方法并不受其限定。
下文中对半导体发光元件用基板的制造方法进行记述,但对于光学基材也同样,下文的记载中,可将半导体发光元件用基板换称为光学基材而进行定义。
作为如上所述的半导体发光元件用基板的制造方法,没有特别限制,可举出通常的光刻法(photolithography method)、压印法、纳米压印法、纳米压印平版印刷法(nano-imprint lithography method)等。例如,纳米压印平版印刷法中,在规定的基板表面形成抗蚀剂层之后,使用所需的转印图案的反转模具,通过纳米压印法进行转印,获得在表面形成有所需的凹凸图案的抗蚀剂层。
此外,也可使用如下的干膜压印平版印刷法:预先在形成有所需的规定凹凸图案的凹凸反转结构的片材表面上形成干膜层,由此形成干膜图案片材,将其转印于基板表面,获得表面形成有凹凸图案的干膜抗蚀剂层。
依据上述的干膜压印平版印刷法,具有可采用耐蚀刻性高的掩模层形成凹凸图案,容易在基板表面上形成凹凸图案的优点,而优选。此外,仅采用将干膜贴合于基板的工序即可,不需要高精度的压印装置或曝光装置,也可提高生产效率,因此在工业生产上有益。根据上述,适合使用干膜压印平版印刷法。
此处,以蓝宝石基板作为代表进一步进行说明。
首先,研磨蓝宝石基板的第1主面。此时,通过控制研磨磨粒的种类、研磨磨粒的个数、研磨速度以及pH等,可控制第1主面的表面粗糙度Ra。特别地,优选实施研磨直至算数平均粗糙度为1.5nm以下。这是因为,该表面研磨精度与所制造的外延生长促进部的表面粗糙度Ra相关。其中,若算数平均粗糙度为0.5nm以下的话,则对于诸如4英寸或6英寸的蓝宝石基板,所制造的生长促进部的分布变小,因而优选。最优选的是,从改善IQE和稳定的外延生长的角度出发,算数平均粗糙度为0.3nm以下。此外,可以适当选择所选的基板的OFF角、面方位等,与半导体发光元件所需的规格相配。
对表面粗糙度Ra为规定内的蓝宝石基板采用例如硫酸和过氧化氢水的混合液(SPM液)进行清洗,将其清洁。另一方面,准备以相关系数0.9以上的精度具有外延生长促进部和外延生长抑制部的位置信息的干膜图案片材。例如,对玻璃母辊采用热平板印刷法而形成图案。此时,可通过控制激光的照射脉冲,将外延生长促进部和外延生长抑制部的位置信息形成于玻璃母辊。基于该母辊筒通过光纳米压印法,制造模具。进一步地,也可基于模具转印模具,进行复制。
接着对于上述获得的模具,填充无机或有机无机混合组成的第1抗蚀剂。例如,可在抗蚀剂中含有有机金属或金属氧化物微粒子等。此阶段下的填充状态为在模具的图案内,抗蚀剂并非完全填满,未经由抗蚀剂而平坦化的状态,且为即使在涂布第1抗蚀剂后,也露出图案的一部分的状态。
接着,对于第1抗蚀剂填充模具,涂布作为有机抗蚀剂的第2抗蚀剂。此时与前阶段不同,以进行平坦化的方式进行成膜。将成膜有第1抗蚀剂和第2抗蚀剂的模具称为干膜图案片材。此次,采用2层进行了说明,但也可以使用仅成膜有第2抗蚀剂的単层抗蚀剂或进一步具有第3抗蚀剂的多层干膜图案片材。有机抗蚀剂可为负性型也可为正性型,优选至少包含通过紫外线表现出效果作用的自由基聚合系,或者化学增幅系。抗蚀剂中,若包含苯酚酚醛清漆、甲酚酚醛清漆(cresol novolac)、丙烯酸改性环氧酚醛清漆、甲基丙烯酸改性环氧酚醛清漆、金刚烷、芴、咔唑、聚乙烯咔唑、聚对羟基苯乙烯等的话,则基板的加工性提高,因而优选。特别地,若为含有低聚物或聚合物、单体以及聚合引发剂的混合物的话,则由于提高维持涂布后的抗蚀剂的薄膜状态的作用,因而优选。
接着,将干膜图案片材贴合在蓝宝石基板。贴合之后,通过光或热使抗蚀剂稳定化,之后,除去模具。或者,除去模具之后,通过光或热使抗蚀剂稳定化。
通过以上的操作,在蓝宝石基板的主面上转印第2抗蚀剂层和第1抗蚀剂层。在抗蚀剂的表面转印有模具的反转结构,该反转结构作为位置信息具有外延生长促进部和外延生长抑制部的排列。
最后,可以通过将形成于基板表面的抗蚀剂层作为掩膜(mask)进行蚀刻,将外延生长促进部和外延生长抑制部形成于基板表面。作为蚀刻方法,可使用湿式蚀刻、干式蚀刻或两者组合而成的方法等。特别地,从控制外延生长促进部的表面粗糙度Ra和控制外延生长抑制部的凸部的角度出发,优选使用干式蚀刻法。在干法蚀刻法之中,也优选各向异性干式蚀刻,优选ICP-RIE、ECM-RIE。作为干式蚀刻中使用的反应气体,若与基板的材质进行反应,则无特别限制,优选BCl3、Cl2、CHF3或它们的混合气体,可适当地混合Ar、O2、N2等。
本实施方式中,为了设置如图8所示的在光学基材10设置具有凸部21、平坦部22和凹部23的凹凸结构20,而将例如图37所示的抗蚀剂层11设置于主面平坦的(未形成有凹凸结构20的)未图示出的光学基材上。
如图37所示,在抗蚀剂层11的主面设有多个凸部12,该凸部12与形成于光学基材上的凸部21的位置在厚度方向(Z方向)上相向。如图37所示,凸部12间设有窄平坦部13和宽平坦部14,宽平坦部14与形成于光学基材上的凹部23的位置在膜厚方向(Z)上相向。即,设置于抗蚀剂层11的宽平坦部14构成具有仅疏除规定个数(图37中为一个)的凸部12后的较宽的宽度的缺齿部(下文中也称为缺齿部14)。
通过使用图37的抗蚀剂层11进行蚀刻,可形成具有凸部21、平坦部22和凹部23的凹凸结构20。例如,通过干式蚀刻形成凹凸结构时,通过设置宽平坦部14的蚀刻速度与凸部12间的窄平坦部13的蚀刻速度的差,可在抗蚀剂层11的宽平坦部(缺齿部)14设置凹部23。因此,若凸部底部间距离s(图9A、图9B中所图示)尤其为200nm以下(其中为100nm以下)、且凹部开口部的宽度lo_w与凸部底部间距离s之比lo_w/s为6以上的话,则蚀刻速度的差变大,易于形成凹部。
此时,作为在宽平坦部14与凸部12间的窄平坦部13间产生蚀刻速度差的理由,可举出干式蚀刻中的微负载效应。特别地,由于凸部12间的窄平坦部13如上所述地为狭窄的,故而窄平坦部13的蚀刻速度降低,微负载效应显著发挥作用。
通过上述的干膜抗蚀剂法和干式蚀刻法,形成本申请发明的实施方式中所述的半导体发光元件用基板。
例如,通过使用在图38的黑色圆形的位置具有缺齿部14的抗蚀剂层11,可获得具有独立的凹部23的图39的半导体发光元件用基板。
此外,通过使用在图40的黑色圆形的位置具有缺齿部14的抗蚀剂层11,可获得具有连续的凹部23的图4的半导体发光元件用基板。
(半导体发光元件)
接着,对使用有本发明的实施方式所述的半导体发光元件用基板的半导体发光元件进行说明。下文中,对半导体发光元件用基板进行记述,但对本发明的光学基材来说也同样,将半导体发光元件用基板换称为光学基材进行定义。
本实施方式所述的半导体发光元件中,在构成中包含至少一个以上的上述本实施方式所述的半导体发光元件用基板。通过在构成中具有本实施方式所述的半导体发光元件用基板,可谋求IQE的提高、LEE的提高。
本实施方式所述的半导体发光元件在半导体发光元件用基板的第1主面上,具有层叠至少2层以上的半导体层和发光层而构成的层叠半导体层。
例如,图41为本实施方式所述的半导体发光元件的截面示意图。如图41所示,半导体发光元件A00中,在设置于半导体发光元件用基板A01的一个主面上的凹凸结构上,依次层叠有非掺杂型半导体层A51、n型半导体层A52、发光半导体层A53和p型半导体层A54。此外,在p型半导体层A54上形成有透明导电膜A55。
此外,分别地,在n型半导体层A52表面有形成阴极电极A57,在透明导电膜A55表面形成有阳极电极A56。另外,将在半导体发光元件用基板A01上依次层叠的n型半导体层A52、发光半导体层A53、p型半导体层A54称为层叠半导体层A60。
此处,优选非掺杂型半导体层A51的主面为平坦面,通过使非掺杂型半导体层A51的主面为平坦面,可使n型半导体A52、发光半导体层A53、p型半导体层A54的性能高效化,内部量子效率IQE提高。
进一步地,优选在非掺杂型半导体层A51和半导体发光元件用基板A01的界面存在未图示的缓冲层。通过缓冲层的存在,作为非掺杂型半导体层A51的晶体生长的初期条件的核生成和核生长变良好,层叠半导体层A60的作为半导体的性能提高,因此内部量子效率IQE改善。
缓冲层可以覆盖凹凸结构的表面整体的方式形成,但也可局部地设于凹凸结构的表面,特别地,可以优先在半导体发光元件用基板A01表面的外延生长促进部设置缓冲层。
缓冲层的厚度可为5nm以上100nm以下,更优选10nm以上50nm以下。由此,可更显著地呈现出由后述比值(TexD/TDD)所带来的效果。这是因为,藉由缓冲层的厚度,减少非掺杂型半导体层A51的生长速度的偏差,易于控制缔合点。另外,对于由比(TexD/TDD)带来的效果,如下文所述。
缓冲层例如可采用例如GaN结构、AlGaN结构、AlN结构、AlInN结构、InGaN/GaN超晶格结构、InGaN/GaN层叠结构、AlInGaN/InGaN/GaN层叠结构等。其中,最优选GaN结构、AlGaN结构、AlN结构。由此,上述的非掺杂型半导体层A51的生长速度的偏差进一步减少,因而缔合点的控制性提高,易于减少非掺杂型半导体层A51的表面粗糙度。
此外,关于缓冲层的成膜,可使成膜温度为350℃~600℃的范围。此外,缓冲层优选通过MOCVD(金属有机化学气相沉积,Metal Organic Chemical Vapor Deposition)法或溅射法进行成膜。
在本实施方式所述的半导体发光元件中,将所述非掺杂型半导体层A51与所述缓冲层一并定义为下底层而记述。
在本实施方式所述的半导体发光元件中,作为非掺杂型半导体层A51,适合使用例如硅和锗等元素半导体,或者III-V族、II-VI族、IVI-IV族等化合物半导体。特别地,优选为非掺杂氮化物层。作为非掺杂氮化物层,例如可通过在900~1500℃的生长温度下,供给NH3和TMGa进行成膜。
非掺杂型半导体层A51的膜厚优选为0.5μm以上10μm以下,从对非掺杂型半导体层A51的残留应力的角度出发,更优选为1.3μm以上8μm以下。
在本实施方式所述的半导体发光元件中,作为n型半导体层,若为可作为适用于半导体发光元件的n型半导体层而使用者则无特别限制。例如,可适合使用在硅和锗等元素半导体,或者III-V族、II-VI族、IV-IV族等化合物半导体等中适当掺杂各种的元素所得者。此外,可在n型半导体层、p型半导体层适当设置未图示的n型包覆层、p型包覆层。
作为n型GaN层,例如可供给3×10-2~4.2×10-2mol/min的NH3、0.8×10-4~1.8×10-4mol/min的三甲基镓(TMGa)以及5.8×10-9~6.9×10-9mol/min的包含以Si为代表的n型掺杂的硅烷气体,进行形成。膜厚从向活性层的电子注入性的角度出发,优选为800nm以上,更优选为1500nm以上。
作为发光半导体层,只要是作为半导体发光元件具有发光特性则没有特别限制。例如,作为发光半导体层,可使用AsP、GaP、AlGaAs、InGaN、GaN、AlGaN、ZnSe、AlHaInP、ZnO等半导体层。此外,在发光半导体层中可适当地根据特性进行各种元素掺杂。
此外,优选为单量子阱结构(SQW)或多量子阱结构(MQW)。
例如,在600~850℃的生长温度下,使用氮气作为载气,供给NH3、TMGa和三甲基铟(TMIn),可生长厚度的由INGaN/GaN形成的活性层。此外,多量子阱结构的情况下,对于构成一个层的InGaN,也可使In元素浓度有所变化。
此外,可在发光半导体层A53与p型半导体层A54之间设置电子阻挡层(未图示)。作为电子阻挡层,例如可由p-AlGaN构成。
本实施方式所述的半导体发光元件中,p型半导体层的材质只要是可作为适合半导体发光元件的p型半导体层而使用者,则没有特别限制。例如,适合使用在硅、锗等元素半导体,或者III-V族、II-VI族、IV-IV族等化合物半导体中适当掺杂各种的元素而得者。例如,p型GaN层时,可使生长温度升高到900℃以上,供给TMGa和CP2Mg,成膜为数百~数千的厚度。
这些层叠半导体层(n型半导体层、发光半导体层和p型半导体层)可在基材表面通过公知技术进行成膜。例如,作为成膜方法,可使用有机金属起草生长法(MOCVD)、氢化物气相生长法(HVPE)、分子束外延生长法(MBE)等。
本实施方式所述的半导体发光元件中,透明导电膜的材料若为可作为适合半导体发光元件的透明导电膜而使用者,则没有特别限制。例如,可采用Ni/Au电极等的金属薄膜,或ITO、ZnO、In2O3、SnO2、IZO、IGZO等的导电性氧化物膜等。特别地,从透明性、导电性的角度出发,优选ITO。
本实施方式所述的半导体发光元件中,优选透明导电膜的厚度为30nm以上100nm以下。透明导电膜的作用为,使来自阳极电极A56的电流扩散,注入p型半导体层A54。由于透明导电膜A55的电阻为厚度越厚则越小,故而透明导电膜A55的厚度(T_TE)优选为30nm以上,更优选为40nm以上。关于上限,从可在抑制光吸收的同时,而且利用薄膜干涉使对临界角以下的入射角的透过率显著提高,另抑制临界角以下的透过率分布的角度出发,透明导电膜A55的厚度(T_TE)优选为100nm以下,更优选为80nm以下。
透明导电膜A55的厚度(T_TE)例如可通过STEM(扫描透射电子显微镜)进行测定。使用STEM的测定可基于像的对比度将与层叠半导体层的界限明确化,因而优选。
此外,本实施方式中,与现有技术相比可将凹凸结构的高度设为1μm以下,像这样地,若凹凸结构特别为纳米尺度的话,则为了在非掺杂型半导体层A51将凹凸结构进行平坦化所必需的厚度变薄。因此,通过吸收来自发光半导体层A53的光的半导体层变薄,据此有望进一步提高光提取效率LEE,同时可抑制n型半导体层A52以及在其上依次层叠的发光半导体层A53和p型半导体层A54的翘曲,可制成相比现有技术更大面积的半导体发光元件。根据上述,下底层A51的厚度优选为5μm以下,更优选为4μm以下,进一步优选为3.5μm以下,更进一步优选为2.5μm以下,最优选为1.5μm以下。
(反射层)
本发明的实施方式所述的半导体发光元件中,可在基板A01的形成有层叠半导体层的主面的内面侧的主面,设置未进行图示的反射层。
反射层的材质若可在发光波长下的反射率较高的话则无特别限定。例如可基于反射率、与半导体发光元件用基板A01的密合性等,选择例如金属中Ag、Al或其合金等。或者,为使反射率更高,也可形成介电体多层膜。若反射率在期望范围内的话,则膜厚和层数没有特别限制,例如作为高折射率层,可使用钛氧化物、锆氧化物、铌氧化物、钽氧化物、氮化铝,作为低折射率层可使用硅氧化物。此外,可在形成介电体多层膜后,进行金属的成膜。
此外,为改善与半导体发光元件用基板A01的密合性,可在半导体发光元件用基板A01与反射层之间设置密合层。密合层可使用例如硅氧化物。
(半导体膜与位错密度的关系)
本实施方式的半导体发光元件中,穿透发光半导体层A53的位错定义为穿透位错(Threading Dislocation),其密度定义为位错密度(Threading Dislocation Density:TDD(/cm2))。
依据本实施方式的半导体发光元件用基板,通过将基板的图案密度与位错密度(TDD)的比率控制在规定范围,可成膜使位错减少、使晶体品质提高的半导体层。位错密度(TDD)可通过截面透射型电子显微镜进行测定。此时,由于测定区域减少,偏差增大,故而采用5点的算术平均值。
图41所示的本发明的半导体发光元件中,如果着眼于下底层的半导体发光元件用基板侧的主面的话,则成为半导体发光元件用基板的反转图案形状,故而具有由被连续的凸部而彼此间隔的多个凹部构成的孔结构的组织(texture)。
依据本实施方式的半导体发光元件用基板,如采用图6、图7前述记载说明地,缺陷在外延生长抑制部的中心处集中而减少,因此所得的半导体发光元件的IQE提高。
即,在本实施方式的半导体发光元件中的所述下底层中,成为下述的优选状态。即,具有本实施方式的半导体发光元件用基板的反转图案形状的主面,穿透所述发光层的位错的位错密度(TDD)与所述组织的密度(TexD)的比率(TexD/TDD)为0.3以上。
比(TexD/TDD)为凹凸结构的密度相对位错密度TDD的比例。位错密度TDD趋近于0时、或凹凸结构的规模发散为无限大时,成为比(TexD/TDD)→∞。另一方面,位错密度TDD无限大时、或凹凸结构小至原子水平时,成为比(TexD/TDD)→0。
凹凸结构的密度D为点状的凸部的密度,其量纲为(/cm2)。在下文的说明中,有将凹凸结构的密度仅表述为凹凸结构的数目的情况,表示每单位面积的数目,即密度。即,凹凸结构的数目,若为点状的话则是指凸部的数目(密度)。同样地,对于位错密度来说,也有表述为位错的数目的情况,其也表示每单位面积的数目,即密度。
比(TexD/TDD)可替换表述为凹凸结构的数目与位错的数目的平衡(balance)。特别地,比(TexD/TDD)可被认为是能够分配给一个凹凸结构的错位的数量。
进一步地,所述下底层中,优选与相对的半导体发光元件用基板的所述外延生长促进部有关的位错多于与所述外延生长抑制部有关的位错。若为像这样的下底层的话,则可以减轻对于半导体发光元件的成膜时的残留压缩应力,而优选。进一步地,优选与所述外延生长促进部有关的位错为与所述外延生长抑制部有关的位错的2倍以上。
若为上述构成则可减轻成膜时的残留压缩应力的详细机理尚不明确,但可做如下推定。
由于外延生长抑制部相对下底层主面二维扩展,故而可认为,以外延生长抑制部为起点的对于下底层的残留压缩应力藉由二维扩展而分散,减轻。另一方面,由于外延生长促进部彼此孤立,故而无法分散残留压缩应力。此处,穿透位错本身就晶体而言为缺陷,但由于晶体的连续性被中断,因而可减轻下底层内部的残留应力。即,通过在形态上相互独立而不能减轻残留压缩应力的外延生长促进部的下底层上,形成较多的位错,而可减轻残留压缩应力。
通过半导体层内部的残留压缩应力减少,而电流通电时的内部极化缓和,发光特性改善。特别地,可认为高电流密度中的发光強度提高。
下文对本实施方式的特征性部分进行记载。
即,本实施方式的光学基材为在主面的一部分或整个面形成有凹凸结构的光学基材,其特征在于,所述凹凸结构具备有规则的缺齿部。
此外,本实施方式的光学基材的特征在于,所述凹凸结构包括凸部、凸部间底部、在低于形成于该凸部间底部的主面的位置具有平坦面的凹部,所述缺齿部为所述凹部(参考图2)。
本实施方式中,优选所述凸部以平均间距P0进行配置,所述缺齿部配置于正多边形的顶点或连结所述顶点间的所述正多边形的边上,所述正多边形的边长比平均间距P0更长(参考图4、图5)。
此外,优选所述正多边形的边长为平均间距P0的2倍以上、5倍以下(参考图4、图5)。
此外,优选在设定于正三角形格的各格点的配置位置上,将构成所述凹凸结构的多个所述缺齿部设定为正六边形的新的单元格,同时将其设置在相当于所述正六边形的顶点或边的位置(参考图5)。
此外,优选在设定于正三角形格的各格点的配置位置上,将构成所述凹凸结构的多个所述缺齿部设定为新的正三角形格,同时将其设置在相当于所述新设定的正三角形的顶点的位置(参考图10)。
此外,优选所述缺齿部以下述方式配置:连结所述缺齿部彼此之间的直线与成膜于所述光学基材上的半导体层的晶体面之中的、晶体生长初期缔合的晶体面正交(参考图14)。
特别地,本实施方式的光学基材为在主面的一部分或整个面形成有凹凸结构的光学基材,其特征在于,所述凹凸结构设定在设定于正三角形格的各格点的配置位置,并且具有凸部、凸部间底部、在低于形成于该凸部间底部的主面的位置具有平坦面的凹部而形成;所述凹部配置于连结凸部顶点间的正多边形的顶点或所述正多边形的边上(参考图2、图5等)。
在上述实施方式中,通过有规则地并且在相比主面更低的位置形成晶核的生成位置(平坦部),而实现由控制缺陷的起点位置带来的抑制穿透位错量、以及增加凹凸结构侧面积,接着通过兼具内部量子效率IQE和光提取效率LEE,实现具有优异发光效率的半导体发光元件。
此外,本实施方式的半导体发光元件用基板为使用上述所记载的光学基材的、用于使半导体晶体在所述主面上进行外延生长的半导体发光元件用基板,其特征在于,所述主面具有多个外延生长促进部和多个外延生长抑制部而构成,所述外延生长促进部的周围被所述外延生长抑制部包围,所述外延生长抑制部至少包括多个所述凸部和所述凸部间底部构成,所述外延生长促进部为所述缺齿部,且具有与所述主面平行的平面(参考图15等)。
本实施方式中,优选多个所述外延生长促进部的最接近的多个外延生长促进部间距离Pe彼此相等(参考图15、图17)。
此外,优选所述外延生长促进部的最接近的外延生长促进部间距离Pe,与构成所述外延生长抑制部的多个所述凸部的周期Pn满足下述式(1)(参考图15、图17等)。
1.5Pe≦Pe/Pn≦30 式(1)
此外,优选所述外延生长促进部相对所述主面的面积比为0.001以上0.2以下。
此外,本实施方式的半导体发光元件用基板为使用上述所记载的光学基材的、用于使半导体晶体在所述主面上进行外延生长的半导体发光元件用基板,其特征在于,所述主面具有多个外延生长促进部和多个外延生长抑制部而构成,所述外延生长抑制部的周围被所述外延生长促进部所包围,或者,所述外延生长抑制部被所述外延生长促进部夹着,所述外延生长抑制部至少包括多个所述凸部和所述凸部间底部,所述外延生长促进部为所述缺齿部,且具有与所述主面平行的平面。
此外,优选所述外延生长促进部为在低于形成于所述凸部间底部的主面的位置具有平坦面的凹部,且为以与所述主面平行的平面为底部的凹部。
本实施方式中,优选所述外延生长抑制部相对所述主面的面积比为0.80以上0.999以下。
此外,优选所述外延生长抑制部至少包括周期配置的多个所述凸部(参考图31)。
此外,优选所述半导体发光元件用基板为具有六方晶系的晶体结构的单晶基板,且最接近的多个外延生长抑制部的最接近的方向与所述半导体发光元件用基板的所述晶体结构的m面不平行。
此外,本实施方式的半导体发光元件的特征在于,具有:上述记载的光学基材或上述记载的半导体发光元件用基板,和层叠于所述主面侧的将至少2层以上的半导体层和发光层层叠而构成的层叠半导体层(参考图41)。
此外,本实施方式的生长基板的特征在于,至少具备第1主面,所述第1主面具有生长促进部(外延生长促进部)和生长抑制部(外延生长抑制部),所述生长促进部与所述生长抑制部满足下述要件A~C(参考图33)。
A.散布的多个所述生长促进部的周围被所述生长抑制部包围、多个所述生长抑制部的周围被所述生长促进部包围、或者所述生长抑制部被所述生长促进部夹入;
B.与所述生长抑制部对应的算数平均粗糙度Ra为5nm以上;
C.与所述生长促进部对应的算数平均粗糙度Ra为1.5nm以下。
此外,优选所述生长抑制部具有多个凹凸结构而构成,所述凹凸结构的占空比为0.85以上。
此外,优选所述生长促进部周期性地配置(参考图33)。
此外,本实施方式的生长基板的特征在于,至少具备第1主面,所述第1主面具有生长促进部和生长抑制部,所述生长促进部和所述生长抑制部同时满足下述要件a~d(图36参照)。
a.散布的多个所述生长促进部的周围被所述生长抑制部包围、多个所述生长抑制部的周围被所述生长促进部包围、或者所述生长抑制部被所述生长促进部夹入;
b.所述生长抑制部由多个凹凸结构构成;
c.所述生长抑制部和所述生长促进部周期排列;
d.任意选择包括所述生长促进部和所述生长抑制部的周期单元A,当使所述周期单元α与任意选择的其他的周期单元β重合时,所述周期单元α中包含的凹凸结构S-α和所述周期单元β所包含的凹凸结构S-β相对所述第1主面的投影面积的重合率为0.60以上0.99以下。
此外,本发明的半导体发光元件为在在一方的主面的一部分或整个面形成有凹凸结构的生长基板之上,至少层叠第1半导体层、发光半导体层、第2半导体层和透明导电膜而成的半导体发光元件,其特征在于,所述凹凸结构具有生长促进部(外延生长促进部)和生长抑制部(外延生长抑制部)而构成,所述凹凸结构由以下任一项构成:散布的多个所述生长促进部的周围被所述生长抑制部包围、多个所述生长抑制部的周围被所述生长促进部包围、或者所述生长抑制部被所述生长促进部夹入,且所述透明导电膜的厚度(T_TE)为30nm以上100nm以下(参考图41)。
实施例
下文中,基于明确地施行本发明的效果的实施例,对本发明进行更详细的说明。另外,本发明不受以下实施例的任何限定。
[实施例1~实施例3]
首先,制作LED用基板(光学基材)。LED用基板的图案是使用纳米加工片材制作的。关于纳米加工片材可见后述。准备2英寸的单面镜面的c面蓝宝石,进行清洗。接着,将蓝宝石配置在120℃的热板上。接着,使用加热至120℃的层压辊将纳米加工片材贴合于蓝宝石。贴合是在0.5MPa的压力下以线速50mm/秒进行。对贴合有纳米加工片材的蓝宝石,隔着蓝宝石照射紫外线。紫外线是由波长365nm的UV-LED光源所照射者,故而以累积光量成为1500mJ/cm2的方式设定。接着,用加热至120℃的2片平行平板将纳米加工片材和蓝宝石夹入。夹入的压力为0.3MPa,时间为10秒。接着,利用空气冷却冷却至室温,将纳米加工片材从蓝宝石上以50mm/秒的速度进行剥离。通过以上的操作,而在蓝宝石的主面上,转印赋予2层抗蚀剂层。在抗蚀剂层的主面上设有凹凸结构。通过该凹凸结构的形状和排列、2层抗蚀剂的层构成、以及下文中记载的干式蚀刻条件,来控制LED用基板的图案。
纳米加工片材是可以通过贴合操作和剥离操作在被处理体上转印赋予加工掩模的成形体。作为构成,为树脂制的模具、第1抗蚀剂层和第2抗蚀剂层。树脂模在主面具有凹凸结构,在该凹凸结构的凹部的内部填充有第1抗蚀剂层。然后,以使树脂模具的凹凸结构和第1抗蚀剂层平坦化的方式,配置第2抗蚀剂层。
首先,使用辊至辊的光纳米压印法制造树脂制模具。宽度为500mm,长度为180m。作为层构成,为在厚度50μm的PET薄膜的易粘合面上具有厚度1.5μm的转印层的构成,在转印层的主面具有用光纳米压印法转印成的凹凸结构。此外,水滴相对于树脂模具的凹凸结构面的接触角为140°~153°之间。
转印层的材料为下述混合物。
(转印层)
由含氟的氨基甲酸酯(甲基)丙烯酸酯(urethane(meth)acrylate)(OPTOOL DAC HP(大金工业公司制)):三羟甲基丙烷(EO改性)三丙烯酸酯(M350(东亚合成公司制)):1-羟基环己基苯基酮(Irgacure(注册商标)184(BASF公司制)):2-苄基-2-二甲基氨基-1-(4-吗啉代苯基)-1-丁酮(Irgacure(注册商标)369(BASF公司制))=17.5g:100g:5.5g:2.0g混合而成的材料
接着,对树脂模具的凹凸结构,采用模涂法成膜第1抗蚀剂层。第1抗蚀剂层是将下述所示的化合物混合,而调整组成的含钛的有机无机复合抗蚀剂。
(第1抗蚀剂层)
以四丁醇钛单体(和光纯药工业公司制):3-丙烯酰氧基丙基三甲氧基硅烷(信越有机硅公司制):苯基改性硅酮(东丽·道康宁公司制):1-羟基环己基苯基酮(Irgacure184、BASF公司制):2-苄基-2-二甲基氨基-1-(4-吗啉代苯基)-1-丁酮(Irgacure369、BASF公司制)=65.2g:34.8g:5.0g:1.9g:0.7g进行调和,以丙二醇单甲醚进行稀释而成的材料。进一步地,以相对固体成分成为0.000625质量%的方式添加高分子表面活性剂KF-945(信越化学工业(株)制)。KF-945的分子量约为2500,推定分子结构为下述化学式(1)。
[化1]
化学式(1)
含钛的有机无机复合抗蚀剂是采用将表面张力为24.0mN/m以下的溶剂A与表面张力为27.0mN/m以上的溶剂B混合而成的混合溶剂进行稀释,而作为涂布液。以模涂法进行涂布时,将模唇的上流侧进行减压。涂布的速度为10m/分钟,通过控制吐出量,而控制第1抗蚀剂层的填充量。涂布后,喷吹120℃的空气使之干燥,之后卷取回收。此处,对成膜有第1抗蚀剂层的树脂模具进行分析,掌握第1抗蚀剂层的状态。分析采用扫描型电子显微镜、透射型电子显微镜和能量分散型X射线分光法一并进行。第1抗蚀剂层填充在树脂模具的凹凸结构的凹部的内部。另一方面,有在树脂模具的凹凸结构的凸部上表面,观察到数纳米尺度的第1抗蚀剂层的残渣(凝集物)的情况,但不存在在该上表面,较厚地成膜第1抗蚀剂层的情况。此外,关于模涂成膜,可确认到如下情况:通过改变涂液的吐出量,而第1抗蚀剂层的填充量改变,随之第1抗蚀剂层的填充直径变化。
接着,对填充有第1抗蚀剂层的树脂模具,成膜第2抗蚀剂层。成膜方法与第1抗蚀剂层的情况相同地进行。第2抗蚀剂层为下述组成的混合物,用表面张力25.0mN/m以下的溶剂进行稀释而作为涂液。
(第2抗蚀剂层)
将丙烯酰基改性率为100%的环氧酚醛清漆树脂、二季戊四醇聚丙烯酸酯、2,2-二甲氧基-1,2-二苯乙烷-1-酮以80g:20g:4.5g的比率进行混合而成的材料。
干燥在105℃的条件下进行。干燥后,贴合雾度(浊度)为10%以下的PE/EVA保护薄膜,卷取回收。此处,对制造的纳米加工片材进行分析,掌握第1抗蚀剂层和第2抗蚀剂层的状态。分析采用扫描型电子显微镜、透射型电子显微镜和能量分散型X射线分光法一并进行。关于第1抗蚀剂层,在第2抗蚀剂层的成膜前后没有变化。第2抗蚀剂层能够以使树脂模具的凹凸结构和第1抗蚀剂层平坦化的方式成膜。此外,确认到成膜的厚度可通过改变模涂成膜的吐出量而进行控制。即,控制模涂成膜的吐出量,从而改变第1抗蚀剂层的填充直径和第2抗蚀剂层的膜厚。
使用制造的纳米加工片材,如已经说明地,在蓝宝石的主面上转印赋予包含第1抗蚀剂层和第2抗蚀剂层的2层抗蚀剂层。接着,在同一腔室(chamber)内连续地进行加工抗蚀剂层的蚀刻和加工蓝宝石的蚀刻。抗蚀剂层的蚀刻中采用氧气。此处,第1抗蚀剂层作为第2抗蚀剂层的蚀刻掩模发挥作用,刻蚀第2抗蚀剂层直至蓝宝石的主面部分地露出。蚀刻条件采用处理气压1Pa、处理功率300W的条件。接着,进行使用BCl3气体与Cl2气体的混合气体的反应性离子蚀刻,对蓝宝石进行蚀刻。此处,以第2抗蚀剂层作为蚀刻掩模,蚀刻蓝宝石。处理条件可根据图案进行适当改变。
取出蚀刻加工后的蓝宝石,采用将硫酸和过氧化氢水以2:1的重量比进行混合而成的溶液进行清洗。此时,控制处理液的温度为100℃以上。
在制造后的蓝宝石的主面形成有图案。该图案的形状(凸部底部的直径高度H)可通过纳米加工片材的第1抗蚀剂层的填充直径和第2抗蚀剂层的膜厚以及干式蚀刻的处理条件,进行任意调整。
在所得的蓝宝石基材上,作为缓冲层成膜有的AlxGa1-xN(0≦x≦1)的低温生长缓冲层。接着,作为非掺杂第1半导体层,成膜非掺杂的GaN。
然后,在所得的基板上作为掺杂第1半导体层,成膜Si掺杂的GaN。接着,设置应变吸收层,之后,作为发光半导体层,对多量子阱的活性层(阱层、势垒层=非掺杂的InGaN、Si掺杂的GaN)将各自的膜厚设为且以阱层成为6层、势垒层成为7层的方式交替地层叠。发光半导体层上,作为第2半导体层,以包含电子阻挡层的方式层叠Mg掺杂的AlGaN、非掺杂的GaN、Mg掺杂的GaN,获得层叠半导体层。
然后,作为透明导电膜成膜ITO,在电极形成工序后,进行泄漏电流的测定。对于在2英寸的蓝宝石基板上得到的3000个以上的LED元件,使用自动探针测定在p电极垫(electrode pad)和n电极垫间施加-5V(反向偏置)时的泄漏电流(Ir)。
然后,进行实装工序。将蓝宝石基材研磨至厚度160μm为止,在内面设置反射层。反射层是将Ag-Pd-Cu系合金进行成膜。然后,对于经切断工序而获得的半导体发光元件,对于所述3000个半导体发光元件之中的20个进行实装,求得平均值。通过在镀金TO(transistoroutline,晶体管外形)罐上用Ag浆进行接合和打线(wire bonding),而在p电极垫和n电极垫之间流通电流,测定发光输出。另外,芯片的大小为350μm见方,电流设为20mA,发光波长为450nm。
评价按照以下的4个项目进行。首先,对于在光学基材进行了第1半导体层的成膜的阶段所取出获得的半导体层的表面平坦性,采用AFM在200μm的视野下进行观察,此时的均方根面粗糙度(RMS,Root Mean Square)。将RMS为10nm以下的情况设为良好。接着,获得X射线摇摆曲线,获得对于GaN(102)的半值宽度(XRC-FWHM)。此处,将350arcsec以下判定为良好。此外,测定施加-5V时的基板面内的泄漏电流,以0.01mA以下作为良好。最后,对于所得的半导体发光元件,采用积分球测定其光输出。
[比较例1]
比较例1为平均间距700nm的六方排列的情况。可知,凸部底部间距离(平坦部的宽度)窄至50nm,由于不存在作为易生长部的凹部,故而结晶性变差,此外,成膜后的表面粗糙,如下表2所示,泄漏电流大。
[比较例2]
比较例2为使用以三倍六方点排列设有缺齿部的掩模(此处的掩模为与实施例和比较例1不同的抗蚀剂),以磷酸:硫酸=1:1的溶液通过进行湿法蚀刻而制备的、实质上不存在凹部的光学基材。此时,可知通过掩模的缺齿部成为光学基材上的平坦部,形成易生长部,据此,相比比较例1,结晶性提高,但提高程度较小,成膜后主面仍粗糙,泄漏电流也大。
实施例1为使用具有与比较例1相同的缺齿排列的抗蚀剂,但以干式蚀刻制作的设有作为易生长部的凹部的光学基材。可知通过作为易生长部的凹部具有规定的深度,据此,相比比较例A,结晶性提高。并且,由于凹部侧面具有与平坦部不同的角度,故而推定光提取效率提高,作为元件的输出提高。
实施例2为使用以三倍六方边排列设有缺齿部的抗蚀剂,设有以干式蚀刻制作而作为易生长部的凹部的光学基材。可知该情况下,通过设置作为易生长部的凹部,据此结晶性提高。此外,由于凹部侧面具有与平坦部不同的角度,故而推定光提取效率提高,作为元件的输出提高。
进一步地,平坦性提高,可抑制泄漏电流。推定是由于所得的半导体发光元件的面内均一性高。
实施例3为图10的排列且一边的长度为的情况。另外,形成于半导体层的下表面的凸部的高度为40nm。如表2所示,可知通过在维持高结晶性的同时提高光提取效率LEE,据此发光输出提高,此外,表面粗糙度也良好,成品率也高。
[表2]
[实施例4]
在以C面为主面的单面镜面加工、直径2英寸的蓝宝石单晶基板的C面主面表面,与实施例1同样地,通过使用所述纳米加工片材的干膜抗蚀剂压印平板印刷法,形成形成有凸形状的掩模图案的干膜抗蚀剂层。
所形成的掩模图案为与图25相同的凸图案,以间距0.70μm的格子常数将凸部配置为六方格,未设有凸图案的平面部位于一边1.40μm的正六边形的各顶点而重复配置。
凸掩模直径:0.62μm
凸掩模高度:1.47μm
凸掩模间距(Pn):0.70μm
凸掩模间的平面部间距(Pe):1.40μm
接着,通过ICP干式蚀刻装置,以掩模图案作为掩模,通过BCl3气体与Cl2气体的混合气体进行反应性离子蚀刻,蚀刻蓝宝石基板。作为处理条件,采用ICP:150W、BIAS:50W、压力0.2Pa。
将蚀刻加工后的蓝宝石基板采用以2:1的重量比混合硫酸和过氧化氢水而成的SPM溶液,控制在100℃以上,进行清洗。
采用电子显微镜观察在上述操作中获得的蓝宝石基板表面,则具有与凸掩模图案为相同配置的凸部与平面部(图42A)。另外,图43A为表示图42A的一部分的示意图。
凸部直径:0.66μm
凸部高度:0.38μm
凸部间距(Pn):0.70μm
凸部间的平面部间距(Pe):1.40μm
(电子显微镜)
装置;HITACHI s-5500
加速电压;10kV
模式;正常(MODE;Normal)
[实施例5]
将实施例4中制作的蓝宝石基板设置于MOCVD装置内,制作LED。首先,在氢气气氛中进行加热,表面清洁后,接着,成膜的AlxGa1-xN(0≦x≦1)的低温生长缓冲层。接着,成膜非掺杂的GaN层,适当调整原料组成比、成膜温度和成膜压力,在采用GaN层填埋蓝宝石基板表面的凹凸同时,获得平坦的非掺杂GaN层。
测定GaN(102)的X射线摇摆曲线半值宽度(XRC-FWHM),对非掺杂GaN层的晶体品质进行评价。
(XRC)
装置:X-Ray diffractometer(X射线衍射仪)_SmartLab(Rigaku制)
管电压:45keV
管电流:200mA
接着,作为n型GaN层,成膜Si掺杂的GaN。接着,设置应变吸收层。然后,作为发光层,成膜多量子阱的活性层。发光层包括阱层、和由非掺杂InGaN和Si掺杂的GaN构成的势垒层。此外,使各自的膜厚为和以阱层成为6层、势垒层成为7层的方式交替地层叠。在发光层之上,以包含电子阻挡层的方式层叠Mg掺杂的AlGaN、非掺杂的GaN、Mg掺杂的GaN。接着,成膜ITO,进行蚀刻加工,之后安装电极垫,获得本实施例的LED。
[实施例6]
在以C面为主面的单面镜面加工、直径2英寸的蓝宝石单晶基板的C面主面表面,通过干膜抗蚀剂压印平板印刷法,形成形成有凸形状的掩模图案的干膜抗蚀剂层。
所形成的掩模图案为与图25相同的凸图案,以间距1.20μm的格子常数将凸部配置为六方格,未设有凸图案的平面部位于一边2.40μm的正六边形的各顶点而重复配置。
凸掩模直径:1.00μm
凸掩模高度:1.55μm
凸掩模间距(Pn):1.20μm
凸掩模间的平面部间距(Pe):2.40μm
接着,与实施例1相同地,通过ICP干式蚀刻装置,以掩模图案作为掩模蚀刻蓝宝石基板后,进行清洗。
若采用电子显微镜观察上述操作中获得的蓝宝石基板表面,则其具有与凸掩模图案为相同配置的凸部与平面部。
凸部直径:1.19μm
凸部高度:0.65μm
凸部间距(Pn):1.20μm
凸部间的平面部间距(Pe):2.40μm
(电子显微镜)
装置;HITACHI s-5500
加速电压;10kV
模式;正常
接着,与实施例5同样地,形成GaN层等,获得本发明的LED。
如上所述地,对由2英寸基板获得的半导体发光元件之中的20个进行实装,求得发光输出的平均值。通过在镀金TO(transistor outline,晶体管外形)罐上用Ag浆进行接合和打线,据此连接p电极垫和n电极垫之间,采用折射率1.46的树脂将其封装为半球状。在该元件中流通电流,测定发光输出。另外,芯片的大小为350μm见方,电流设为20mA,发光波长为450nm。
此外,测定GaN(102)的X射线摇摆曲线半值宽度(XRC-FWHM),对非掺杂GaN层的晶体品质进行评价。如下表3所示。
[比较例3]
准备与实施例4相同的以单面镜面加工的C面为主面的蓝宝石单晶基板,通过干膜抗蚀剂压印平板印刷法,形成形成有凸形状的掩模图案的干膜抗蚀剂层。
所形成的掩模图案为简单六方格的凸图案。
凸掩模直径:0.62μm
凸掩模高度:1.47μm
凸掩模间距(Pn):0.70μm
接着,与实施例4同样地,采用ICP干式蚀刻装置,以掩模图案作为掩模,通过BCl3气体和Cl2气体的混合气体,进行反应性离子蚀刻,蚀刻蓝宝石基板。此时,以使蓝宝石基板上所得的凸部的直径小于实施例1的方式调整蚀刻条件。
将蚀刻加工后的蓝宝石基板采用以2:1的重量比混合硫酸和过氧化氢水而成的SPM溶液进行清洗。控制处理液的温度为100℃以上。
若以电子显微镜对上述操作中所得的蓝宝石基板表面进行观察,则具有与凸掩模图案相同配置的凸部和平面部(图42B)。图43B为显示图42B的一部分的示意图。
凸部直径:0.60μm
凸部高度:0.34μm
接着,与实施例5同样地,在蓝宝石基板表面,通过MOCVD装置,在蓝宝石基板表面形成平坦的非掺杂GaN层。所得的非掺杂GaN层的XRC0FWHM的测定结果如表3所示。
[比较例4]
准备与实施例4相同的以单面镜面加工的C面为主面的蓝宝石单晶基板,通过干膜抗蚀剂压印平板印刷法,形成形成有凸形状的掩模图案的干膜抗蚀剂层。
所形成的掩模图案为与实施例4相同的凸图案,以间距0.70μm的六方格将凸部配置为六方格,未设有凸图案的平面部位于一边1.40μm的正六边形的各顶点。
凸掩模直径:0.62μm
凸掩模高度:1.47μm
凸掩模间距(Pn):0.70μm
凸掩模间的平面部间距(Pe):1.40μm
接着,与实施例4同样地,采用ICP干式蚀刻装置,以掩模图案作为掩模,通过BCl3气体和Cl2气体的混合气体,进行反应性离子蚀刻,蚀刻蓝宝石基板。此时,以使形成于蓝宝石基板上的凸部的直径小于实施例4的方式调整蚀刻条件。
将蚀刻加工后的蓝宝石基板采用以2:1的重量比混合硫酸和过氧化氢水而成的SPM溶液进行清洗。控制处理液的温度为100℃以上
若以电子显微镜对上述操作中所得的蓝宝石基板表面进行观察,则具有与凸掩模图案相同配置的凸部和平面部(图42C)。图43C为显示图42C的一部分的示意图。
凸部直径:0.60μm
凸部高度:0.34μm
凸部间距(Pn):0.70μm
凸部间的平面部间距(Pe):1.40μm
接着,与实施例5同样地,在蓝宝石基板表面,通过MOCVD装置,在蓝宝石基板表面形成平坦的非掺杂GaN层。所得的非掺杂GaN层的XRC-FWHM的测定结果如下表3所示。
[比较例5]
准备与实施例1相同的以单面镜面加工的C面为主面的蓝宝石单晶基板,通过干膜抗蚀剂压印平板印刷法,形成形成有凸形状的掩模图案的干膜抗蚀剂层,之后,通过干式蚀刻获得具有以下的凸部和平面部的蓝宝石基板。
凸部直径:1.19μm
凸部高度:0.65μm
凸部间距(Pn):1.20μm
接着,与实施例6同样地形成GaN层等,获得本发明的LED。
进一步地,与实施例6同样地,对于由2英寸基板获得的半导体发光元件之中的20个进行实装,求得发光输出的平均值。通过在镀金TO(transistor outline,晶体管外形)罐上用Ag浆进行接合和打线,据此连接p电极垫和n电极垫之间,采用折射率1.46的树脂将其封装为半球状。在该元件中流通电流,测定发光输出。另外,芯片的大小为350μm见方,电流设为20mA,发光波长为450nm。
此外,测定GaN(102)的X射线摇摆曲线半值宽度(XRC-FWHM),对非掺杂GaN层的晶体品质进行评价。如下表3所示。
[表3]
由表3可知,本实施例的半导体发光元件用基板中获得的非掺杂GaN层的XRC-FWHM,相比现有技术的半导体发光元件用基板中所得的GaN层的XRC-FWHM非常小。基于XRC获得的GaN(102)的FWHM与晶体位错缺陷密度相关,若该值小的话,则可称为是晶体位错缺陷密度少的晶体品质良好的GaN层,大致以GaN(102)计为350arcsec为具有良好的晶体品质的GaN层。
形成于非掺杂GaN层上的层叠半导体层中,由于为相同的晶格,故而非掺杂GaN层中存在的晶体位错缺陷未消除,而成为大致相同的晶体位错缺陷密度。即,基于晶体位错缺陷密度少的非掺杂GaN层,获得良好的晶体品质的层叠半导体层,在所得的LED中,可呈现高内部量子效率。
此外,由表3可知,由本实施例的半导体发光元件用基板获得的LED中,获得良好的晶体品质的层叠半导体层,所得的LED显示出高效率的发光输出。
[实施例7~实施例9和比较例6~比较例9]
与实施例1相同地,在蓝宝石基板的主面形成图案。图案的形状(凸部底部的直径高度H)可通过纳米加工片材的第1抗蚀剂层的填充直径和第2抗蚀剂层的膜厚、以及干式蚀刻的处理条件,进行任意调整。
在所得的蓝宝石基板上,作为缓冲层,成膜的AlxGa1-xN(0≦x≦1)的低温生长缓冲层。另外,作为比较例,也包含市售带有图案的蓝宝石基板,进行以下的成膜。接着,作为非掺杂第1半导体层,成膜非掺杂的GaN。
在该状态下将基板取出,通过AFM以200μm的视野,观察所得的半导体层的表面平坦性,测定此时的均方根面粗糙度(RMS)而进行比较评价,将RMS为10nm以下的情况判断为良好。
然后,在所得的基板上作为掺杂第1半导体层,成膜Si掺杂的GaN。接着,设置应变吸收层。然后,作为发光半导体层,对构成多量子阱的活性层的阱层(非掺杂的InGaN)以及势垒层(Si掺杂的GaN),分别设为的膜厚且以阱层成为6层、势垒层成为7层的方式交替地层叠。此外,在发光半导体层上,作为第2半导体层,以包含电子阻挡层的方式层叠Mg掺杂的AlGaN、非掺杂的GaN、Mg掺杂的GaN,获得层叠半导体层。
然后,作为透明导电膜成膜ITO,在电极形成工序后,进行泄漏电流的测定。对于在2英寸的蓝宝石基板上得到的3000个以上的LED元件,使用自动探针测定在p电极垫和n电极垫之间施加-5V(反向偏置)时的泄漏电流(Ir)。将此时的泄漏电流小于0.01mA的元件比例(%),作为成品率(%)进行测定。
内部量子效率IQE很大程度上受晶体缺陷的密度的影响。因此,采用X射线,进行结晶性评价。即,获得X射线摇摆曲线,获得对于GaN(102)的半值宽度(XRC-FWHM)。
然后,进行实装工序。将蓝宝石基材研磨至厚度160μm为止,在内面设置反射层。反射层是对Ag-Pd-Cu系合金进行成膜。然后,对于经切断工序而获得的半导体发光元件,对于所述3000个半导体发光元件之中的20个进行实装,求得平均值。通过在镀金TO(transistoroutline,晶体管外形)罐上用Ag浆进行接合和打线,在p电极垫和n电极垫之间流通电流,测定发光输出。另外,芯片的大小为350μm见方,电流设为20mA,发光波长为450nm。
比较例6为以市售的带图案的蓝宝石基板制作的半导体发光元件。结晶性、表面粗糙度均良好,泄漏电流也小,成品率为80%。如下表4所示,将其发光输出设为1,对各样品的发光输出进行规格化。
比较例7是平均间距为700nm且六方排列的情况。凹凸结构的凸部3的底部直径D为450nm,占空比为0.64。由于平坦部多,故而通过在晶体生长中有效产生核的缔合,据此结晶性、表面粗糙度均良好,泄漏电流小,成品率与市售的带图案的蓝宝石基板等同。然而,在相当于半导体层的生长面的光学基材侧,相当于凹状部的底面的平坦部多,因此光提取效率LEE的提高小,如下表4所示,可知发光输出比低于市售的带图案的蓝宝石基板。
比较例8为平均间距为700nm且六方排列的情况,但为底部直径大于比较例6的情况。具体地,通过使底部直径为660nm,将占空比提高到0.94。通过在光学基材的主面侧的平坦部的减少,据此有望提高光提取效率LEE,但伴随半导体层成膜时的结晶性的降低,相比比较例7内部量子效率IQE降低,可知发光输出比,如下表4所示,低于市售的带图案的蓝宝石基板。
另外,上述的比较例7和比较例8均未形成有本实施例的缺齿部。
实施例7中,以比较例7的形状为基础,以图5所示的排列形成凹凸结构。即,有规则地形成如图5所示的缺齿部。另外,形成于半导体层的下表面的凸部的高度为30nm。此外,单元格(参考图5)的重复周期L成为3P0,为2100nm。如表3所示,可知相比比较例7和比较例8,通过在保持高结晶性的同时,提高光提取效率LEE,据此发光输出提高,此外,表面粗糙度也良好,成品率也高。
实施例8中,以比较例7的形状为基础,以图25所示的排列形成凹凸结构。即,有规则地形成如图25所示的缺齿部。另外,形成于半导体层的下表面的凸部的高度为30nm。此外,单元格(参考图5)的重复周期L成为2P0,为1400nm。如表3所示,可知相比比较例7和比较例8,通过在保持高结晶性的同时,提高光提取效率LEE,据此发光输出提高,此外,表面粗糙度也良好,成品率也高。
实施例9中,为以图17的排列,一边的长度为的情况。另外,形成于半导体层的下表面的凸部的高度为30nm。如表4所示,可知通过在保持高结晶性的同时,提高光提取效率LEE,据此发光输出提高,此外,表面粗糙度也良好,成品率也高。
比较例9为基于实施例7将占空比减小到0.80的情况。此时,在通常部的凸部间的窄平坦部上易于形成晶核,因此从缺齿部的选择性晶体生长得不到充分发挥,结晶性降低,故而推定内部量子效率IQE降低。此外可知,由于窄平坦部所占的比例高,故而光提取效率LEE的提高也小。
[表4]
[实施例10~实施例13以及比较例10、比较例11]
与实施例1同样地,制作生长基板,在该基板上进行CVD成膜,形成下底层。然后,成膜层叠半导体,形成电极,作为半导体发光元件。
制作的生长基板记载于表5中。
[表5]
实施例10中使用的基板如以下所述。其为生长促进部在生长抑制部的周围散布的状态A-1。生长促进部位于正三角格的格点,作为该格的边的生长促进部的周期Pe为3118nm。此外,生长促进部的表面粗糙度Ra为0.17nm。生长促进部的外形为关于正六边形而各角部以向内侧画弧的方式凹陷,同时各边向内侧描绘0个的弧的形状,且为图35A所例示的形状。另一方面,生长抑制部由多个凸部构成,表面粗糙度Ra为98nm。构成生长抑制部的凹凸结构的占空比为1.12,为凸部直径大于凹凸结构的周期Pn的状态。该凸部位于正三角格的格点,凸部底部的外形为角部带圆的六边形。凸部截面的形状为从底部朝向顶部直径变细的形状,凸部的顶部为带圆的角部。定义生长促进部的配置的正三角形的方向与决定生长抑制部的凸部的排列的正三角形的方向相差30°。另外,生长促进部的间隔Pe与凸部的间隔Pn之比率(Pe/Pn)为3.46。
实施例11中使用的基板与上述说明的实施例10的基板仅在下述内容上不同。即,生长促进部的周期Pe为6235nm。此外,生长促进部的表面粗糙度Ra为0.15nm。此外,生长抑制部的表面粗糙度Ra为102nm。构成生长抑制部的凹凸结构的占空比为1.14。比率(Pe/Pn)为6.93。
实施例12中使用的基板如下所述。其为生长促进部包围生长抑制部的周围的状态A-2。生长促进部位于正六边形相互仅共有边而最密填充的格的格点和边。作为该格的边的生长促进部的周期Pe为1400nm。此外,生长促进部的表面粗糙度Ra为0.19nm。此外,各正六边形的边具有从中心向外侧向下凸起的形状的突出部,其数目在上下各一个,其为图33B中参考的形状。另一方面,生长抑制部由多个凸部构成,表面粗糙度Ra为75nm。此外,构成生长抑制部的凹凸结构的占空比为0.97,为凸部直径小于凹凸结构的周期Pn的状态。该凸部位于正三角格的格点,凸部底部的外形为正六边形与圆的中间形状。凸部截面的形状为从底部朝向顶部直径变细的形状,凸部的顶部为带圆的角部。定义生长促进部的配置的正三角形的方向与由决定生长抑制部的凸部的排列的正三角形作成的六边形的方向相同。比率(Pe/Pn)为2。
实施例13中使用的基板如下所述。其为生长促进部在生长抑制部的周围散布的状态A-1。生长促进部位于正六边形相互仅共有边而最密填充的格的格点。作为该格的边的生长促进部的周期Pe为1400nm。此外,生长促进部的表面粗糙度Ra为0.17nm。生长促进部的外形为关于正六边形而各角部以向内侧画弧的方式凹陷,同时各边向内侧描绘0个的弧的形状,为图35A所例示的形状。另一方面,生长抑制部由多个凸部构成,表面粗糙度Ra为66nm。此外,构成生长抑制部的凹凸结构的占空比为1.06,为凸部直径大于凹凸结构的周期Pn的状态。该凸部位于正三角格的格点,为角部带圆的六边形。凸部截面的形状为从底部朝向顶部直径变细的形状,凸部的顶部为带圆的角部。定义生长促进部的配置的六边形的方向与由决定生长抑制部的凸部的排列的正三角形作成的六边形的方向相同。比率(Pe/Pn)为2。
比较例10中使用的基板与上述说明的实施例10的基板仅在下述内容上不同。即,生长促进部的表面粗糙度Ra为1.60nm。此外,生长抑制部的表面粗糙度Ra为99nm。此外,构成生长抑制部的凹凸结构的占空比为0.96。
比较例11中使用的基板与上述说明的实施例10的基板仅在下述内容上不同。即,生长促进部的表面粗糙度Ra为0.18nm。此外,生长抑制部的表面粗糙度Ra为4nm。此外,构成生长抑制部的凹凸结构的占空比为0.01。
对于生长基板,使用CVD工序,制造LED。首先,成膜的AlxGa1-xN(0≦x≦1)的低温生长缓冲层。接着,在1100~1200℃的温度下,使V/III比在240~280之间,并且使氨流量在190~220sccm间,成膜非掺杂的GaN。此外,在成膜过程中,将成膜压力由400~600Torr切换到150~250Torr,提高下底层的平坦性。低温生长缓冲层和非掺杂的GaN也可称为下底层。接着,作为n型GaN层,成膜Si掺杂的GaN。接着,设置应变吸收层。然后,作为发光层,成膜多量子阱的活性层。发光层包括阱层、和由非掺杂的InGaN和Si掺杂的GaN构成的势垒层。此外,使各自的膜厚为和以阱层成为6层、势垒层成为7层的方式交替地层叠。在发光层之上,以包含电子阻挡层的方式层叠Mg掺杂的AlGaN、非掺杂的GaN、Mg掺杂的GaN。接着,成膜ITO,进行蚀刻加工,之后安装电极垫。
对于作为晶体缺陷的位错,由于掌握其与X射线摇摆曲线有关联,因此对晶体缺陷采用X射线摇摆曲线进行评价。获得数据为对于GaN(102)的半值宽度XRC-FWHM。结果记载于表6。
[表6]
由表6可知,在本实施例的生长基板中,通过适当地对生长促进部和生长抑制部的表面粗糙度Ra进行控制,据此GaN层的XRC-FWHM显著减少。由XRC获得的GaN(102)的FWHM与晶体的位错密度存在关联,若该值小的话,则可称为晶体缺陷少的晶体品质良好的GaN层。以GaN(102)计为350arcsec为具有良好的晶体品质的GaN层。
形成于非掺杂GaN层上的层叠半导体层为相同的晶格。非掺杂GaN层中存在的晶体缺陷没有消除,而成为大致相等的晶体缺陷密度。即,基于晶体缺陷少的非掺杂GaN层,获得良好的晶体品质的层叠半导体层。因此,若GaN(102)的XRC-FWHM小于350arcsec的话,则可呈现高内部量子效率。
使用实施例和比较例的生长基板,重复实施外延成膜。基于上述的实施例,GaN(102)的XRC-FWHM低于350arcsec为基准之一。可知在实施例的情况下,即使考虑到标准偏差,也低于250arcsec。由上可知,能承受LED制造工序的稳定的外延生长成为可能。
对于发光二极管内部的导波模式的破坏进行评价很困难。在其他研究中,将对于生长基板的光散射作为浊度进行评价。结果,虽然与生长促进部的排列也有关,但确认到趋势是生长抑制部的表面粗糙度Ra越大,则浊度越大。特别地,生长抑制部的表面粗糙度Ra从5nm左右开始,浊度曲线开始上升,从70~100nm的范围开始饱和。因此可知,实施例所记载的生长基板的光学散射性非常强。即,可称为消除在发光二极管内部形成的导波模式的效果大。
[实施例14~实施例17和比较例12、比较例13]
与实施例1相同地,制造生长基板,在该生长基板上进行CVD成膜,形成下底层。然后,成膜层叠结构体,形成电极,作为半导体发光元件。
所制造的生长基板记载于表7。
[表7]
实施例14中使用的基板如下所述。其为生长促进部在生长抑制部的周围散布的状态A-1。生长促进部位于正三角格的格点,作为该格的边的生长促进部的周期Pe为3118nm。另一方面,生长抑制部由间距900nm的多个凸部构成。占空比为0.99,为凸部直径大于凹凸结构的周期Pn的状态。该凸部位于正三角格的格点,为圆形。凸部截面的形状为从底部朝向顶部直径变细的形状,凸部的顶部为带圆的角部。定义生长促进部的配置的正三角形的方向与决定生长抑制部的凸部排列的正三角形的方向相差30°。此外,重合率为0.93。
实施例15中使用的基板与上述说明的实施例14的基板仅重合率不同,重合率为0.79。
实施例16中使用的基板如下所述。其为生长促进部包围生长抑制部的周围的状态A-2。生长促进部位于正六边形相互仅共有边而最密填充的格的格点和边。作为该格的边的生长促进部的周期Pe为1400nm。生长抑制部由间距700nm的多个凸部构成。此外,占空比为0.89,为凸部直径小于凹凸结构的周期Pn的状态。该凸部位于正三角格的格点,凸部底部的外形为圆形。凸部截面的形状为从底部朝向顶部直径变细的形状,凸部的顶部为带圆的角部。定义生长促进部的配置的六边形的方向与由决定生长抑制部的凸部的排列的正三角形作成的六边形的方向相同。此外,重合率为0.97。
实施例17中使用的基板与上述说明的实施例16的基板仅重合率不同,重合率为0.71。
比较例12中使用的基板与上述说明的实施例14的基板仅重合率不同,重合率为0.43。
比较例13中使用的基板与上述说明的实施例14的基板仅重合率不同,重合率为0.49。
接着,对于各个基板,与实施例1相同地应用CVD工序,制作半导体发光元件。进一步地,采用X射线摇摆曲线对各基板中的晶体缺陷进行评价。获得的数据为对于GaN(102)的半值宽度XRC-FWHM。结果记载于表8。
[表8]
由表8可知,重合率为重要的因素。在如比较例那样重合率小至0.43或0.49时,XRC-FWHM极度增大。取出外延成膜过程的生长基板,实施扫描型电子显微镜观察。结果可知,在使用比较例的生长基板时,从生长抑制部突发性地生长晶体,阻碍从生长促进部朝向生长抑制部的外延生长。在实施例的情况下,XRC-FWHM小。基于XRC获得的GaN(102)的FWHM与晶体位错密度存在关联,若该值小的话,则可称为晶体缺陷少的晶体品质良好的GaN层。以GaN(102)计为350arcsec为具有良好晶体品质的GaN层。
形成于非掺杂GaN层上的层叠半导体层为相同的晶格。非掺杂GaN层中存在的晶体缺陷没有消除,而成为大致相等的晶体缺陷密度。即,基于晶体缺陷少的非掺杂GaN层,获得良好的晶体品质的层叠半导体层。因此,若GaN(102)的XRC-FWHM小于350arcsec的话,则可呈现高内部量子效率。
使用实施例和比较例的生长基板,重复实施外延成膜。基于上述的实施例,GaN(102)的XRC-FWHM低于350arcsec为基准之一。可知在实施例的情况下,即使考虑到标准偏差,其也低于350arcsec。由上可知,这使能承受LED制造工序的稳定的外延生长成为可能。
对于发光二极管内部的导波模式的破坏进行评价很困难。在其他探讨中,将对于生长基板的光散射作为浊度进行评价。结果是,虽然也与生长促进部的排列相关,但其为不逊色于通常所使用的带图案的蓝宝石基板(Patterned Sapphire Substreate)的浊度。因此可知,光学散射性非常强。即,可称为消除发光二极管内部所形成的导波模式的效果大。
接着,关于实施例16的形态,仅将占空比作为变量而进行研究,实施生长抑制部的凹凸结构的最优化。将占空比改变为0.5、0.6、0.7、0.8、0.85、0.9。其结果是,判明在占空比为0.8与0.85之间,存在XRC-FWHM大的临界性。更具体地,XRC-FWHM发生由331变为273的很大变化。由上可知,通过同时满足构成生长抑制部的凹凸结构的占空比为0.85以上这一要件,据此IQE进一步改善。
[实施例18~实施例21和比较例14~比较例16]
与实施例1同样地,制作生长基板,在该生长基板进行CVD成膜,形成下底层。然后,成膜层叠结构体,形成电极,作为半导体发光元件。
制造的生长基板记载于表9。
[表9]
ITO的膜厚是在测定发光输出后,将实装中使用的元件之中的3个用STEM进行拍摄,测量长度,求得算术平均。
评价按照以下的2个项目进行。首先,在生长基板上成膜有第1半导体层的阶段中取出,获得X射线摇摆曲线,获得对于GaN(102)的半值宽度(XRC-FWHM)。此处,将350arcsec以下判定为良好。接着,对于所得的半导体发光元件,采用积分球测定其光输出。
比较例14为平均间距1200nm的六方排列的情况。可知由于凸部底部间距离(平坦部的宽度)窄至50nm,不存在生长促进部,因而结晶性差,作为半导体发光元件的性能低。
比较例15为以图39所示的排列设有生长促进部的元件,且透明导电膜层的厚度为200nm的情况。将该情况下的光输出设为1。可知通过存在生长促进部,相比比较例14,结晶性提高。
比较例16为与比较例15相同的排列,且透明导电膜层的厚度为15nm的情况。该情况下的发光输出比低于比较例15。推定其原因在于,由于透明导电膜较薄,故而不能有效地注入电流。
实施例18为与比较例15相同的生长促进部的排列,但将透明导电膜的厚度设为规定范围者。可知在通过存在生长促进部而结晶性提高的同时,通过透明导电膜的厚度为规定范围内,而光提取效率有效地提高,因而获得了相比比较例更高的光输出。
实施例19为图24所示的生长促进部的排列,且透明导电膜的厚度在规定范围者。可知与实施例18相同地,获得高光输出。
实施例20、21分别为与实施例18、19相同的生长促进部的排列,且改变了透明导电膜的厚度者。可知与实施例18、19同样地,获得高光输出。
另外,本发明不受上述实施方式的限定,可进行各种变形后实施。上述实施方式中,关于附图中所图示的大小或形状等,不限定于此,可在发挥本发明的效果的范围内进行适当改变。
工业上的可利用性
依据本发明,通过设置于半导体发光元件基板表面的多个外延生长促进部和多个外延生长抑制部,而减少形成于基板表面的半导体层中的晶体位错缺陷,据此晶体品质提高,可改善内部量子效率IQE,并且可藉由光散射消除导波模式而提高光提取效率LEE。其结果是,可提高LED的发光效率。因此,本发明的半导体发光元件用基板和半导体发光元件由于具有高发光效率,因此可高效利用电力,在能源节省方面做出很大贡献。
本申请基于:2015年9月30日申请的日本专利特愿2015-195310、日本专利特愿2015-195311以及日本专利特愿2015-195314,2015年11月30日申请的日本专利特愿2015-232931、日本专利特愿2015-233916以及日本专利特愿2015-233917,2015年12月21日申请的日本专利特愿2015-248577,以及2016年6月24日申请的日本专利特愿2016-125838。这些申请的全部内容包含于本文中。
Claims (18)
1.一种光学基材,其为在主面的一部分或整个面形成有凹凸结构的光学基材,其特征在于,所述凹凸结构具备有规则的缺齿部。
2.根据权利要求1所述的光学基材,其特征在于,
所述凹凸结构包括凸部、凸部间底部、在低于形成于该凸部间底部的主面的位置具有平坦面的凹部,
所述缺齿部为所述凹部。
3.根据权利要求1或权利要求2所述的光学基材,其特征在于,
所述凸部以平均间距P0进行配置,
所述缺齿部配置于正多边形的顶点或连结所述顶点间的所述正多边形的边上,
所述正多边形的边长比平均间距P0更长。
4.根据权利要求1~权利要求3中任一项所述的光学基材,其特征在于,所述正多边形的边长L为平均间距P0的2倍以上、5倍以下。
5.根据权利要求1~权利要求4中任一项所述的光学基材,其特征在于,在设定于正三角形格的各格点的配置位置上,将构成所述凹凸结构的多个所述缺齿部设定为正六边形的新的单元格,同时将其设置在相当于所述正六边形的顶点或边的位置。
6.根据权利要求1~权利要求4中任一项所述的光学基材,其特征在于,在设定于正三角形格的各格点的配置位置上,将构成所述凹凸结构的多个所述缺齿部设定为新的正三角形格,同时将其设置在相当于所述新设定的正三角形的顶点的位置。
7.根据权利要求1~权利要求6中任一项所述的光学基材,其特征在于,所述缺齿部以下述方式配置:连结所述缺齿部彼此之间的直线与成膜于所述光学基材上的半导体层的晶体面之中的、晶体生长初期缔合的晶体面正交。
8.一种半导体发光元件用基板,其为使用权利要求1所述的光学基材的、用于使半导体晶体在所述主面上进行外延生长的半导体发光元件用基板,其特征在于,
所述主面具有多个外延生长促进部和多个外延生长抑制部而构成,所述外延生长促进部的周围被所述外延生长抑制部所包围,
所述外延生长抑制部至少包括多个凸部和凸部间底部,
所述外延生长促进部为所述缺齿部,且具有与所述主面平行的平面。
9.根据权利要求8所述的半导体发光元件用基板,其特征在于,所述外延生长促进部为在低于形成于所述凸部间底部的主面的位置具有平坦面的凹部,且为以与所述主面平行的平面为底部的凹部。
10.根据权利要求8或权利要求9所述的半导体发光元件用基板,其特征在于,多个所述外延生长促进部的最接近的多个外延生长促进部间距离Pe彼此相等。
11.根据权利要求10所述的半导体发光元件用基板,其特征在于,所述外延生长促进部的最接近的外延生长促进部间距离Pe,与构成所述外延生长抑制部的多个所述凸部的周期Pn满足下式(1):
1.5≦Pe/Pn≦30 式(1)。
12.根据权利要求8~权利要求11中任一项所述的半导体发光元件用基板,其特征在于,所述外延生长促进部相对所述主面的面积比为0.001以上0.2以下。
13.一种半导体发光元件用基板,其为使用权利要求1所述的光学基材的、用于使半导体晶体在所述主面上进行外延生长的半导体发光元件用基板,其特征在于,
所述主面具有多个外延生长促进部和多个外延生长抑制部而构成,所述外延生长抑制部的周围被所述外延生长促进部所包围,或者,所述外延生长抑制部被所述外延生长促进部所夹着,
所述外延生长抑制部至少包括多个凸部和凸部间底部,
所述外延生长促进部为所述缺齿部,且具有与所述主面平行的平面。
14.根据权利要求13所述的半导体发光元件用基板,其特征在于,所述外延生长促进部为在低于形成于所述凸部间底部的主面的位置具有平坦面的凹部,且为以与所述主面平行的平面为底部的凹部。
15.根据权利要求13或权利要求14所述的半导体发光元件用基板,其特征在于,所述外延生长抑制部相对所述主面的面积比为0.80以上0.999以下。
16.根据权利要求8~权利要求15中任一项所述的半导体发光元件用基板,其特征在于,所述外延生长抑制部至少包括周期配置的多个所述凸部。
17.根据权利要求16所述的半导体发光元件用基板,其特征在于,所述半导体发光元件用基板为具有六方晶系的晶体结构的单晶基板,且最接近的多个外延生长抑制部的最接近的方向与所述半导体发光元件用基板的所述晶体结构的m面不平行。
18.一种半导体发光元件,其特征在于,具有:权利要求1~权利要求7中任一项所述的光学基材或者权利要求8~权利要求17中任一项所述的半导体发光元件用基板,和层叠于所述主面侧的将至少2层以上的半导体层和发光层层叠而构成的层叠半导体层。
Applications Claiming Priority (17)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015195310 | 2015-09-30 | ||
JP2015195311 | 2015-09-30 | ||
JP2015-195310 | 2015-09-30 | ||
JP2015-195314 | 2015-09-30 | ||
JP2015-195311 | 2015-09-30 | ||
JP2015195314 | 2015-09-30 | ||
JP2015-232931 | 2015-11-30 | ||
JP2015233917 | 2015-11-30 | ||
JP2015233916 | 2015-11-30 | ||
JP2015-233917 | 2015-11-30 | ||
JP2015232931 | 2015-11-30 | ||
JP2015-233916 | 2015-11-30 | ||
JP2015-248577 | 2015-12-21 | ||
JP2015248577 | 2015-12-21 | ||
JP2016-125838 | 2016-06-24 | ||
JP2016125838 | 2016-06-24 | ||
PCT/JP2016/078748 WO2017057529A1 (ja) | 2015-09-30 | 2016-09-29 | 光学基材、半導体発光素子用基板、及び半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108028299A true CN108028299A (zh) | 2018-05-11 |
Family
ID=58423746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680054272.7A Pending CN108028299A (zh) | 2015-09-30 | 2016-09-29 | 光学基材、半导体发光元件用基板及半导体发光元件 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20180254380A1 (zh) |
EP (1) | EP3358632A4 (zh) |
JP (1) | JPWO2017057529A1 (zh) |
KR (1) | KR20180037038A (zh) |
CN (1) | CN108028299A (zh) |
TW (1) | TWI620345B (zh) |
WO (1) | WO2017057529A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110148660A (zh) * | 2019-06-24 | 2019-08-20 | 湘能华磊光电股份有限公司 | 一种图形化蓝宝石衬底及加工方法 |
CN112236874A (zh) * | 2018-06-05 | 2021-01-15 | 株式会社小糸制作所 | 半导体生长用基板、半导体元件、半导体发光元件以及半导体元件制造方法 |
CN113166970A (zh) * | 2018-11-08 | 2021-07-23 | 赛奥科思有限公司 | 氮化物半导体基板的制造方法和层叠结构体 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI774759B (zh) * | 2018-04-30 | 2022-08-21 | 晶元光電股份有限公司 | 發光元件及其製造方法 |
CN109103307A (zh) * | 2018-08-17 | 2018-12-28 | 开发晶照明(厦门)有限公司 | 发光元件及其制造方法 |
CN111480241A (zh) * | 2019-08-05 | 2020-07-31 | 厦门三安光电有限公司 | 一种倒装发光二极管 |
TWI708350B (zh) * | 2019-10-24 | 2020-10-21 | 錼創顯示科技股份有限公司 | 微型發光元件模組 |
US11728173B2 (en) * | 2020-09-30 | 2023-08-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Masking layer with post treatment |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100059789A1 (en) * | 2008-09-11 | 2010-03-11 | Yeon-Jo Choi | Nitride semiconductor light-emitting device and method for fabricating thereof |
JP2012160502A (ja) * | 2011-01-31 | 2012-08-23 | Nichia Chem Ind Ltd | 半導体発光素子用基板およびその製造方法、並びにその基板を用いた半導体発光素子 |
WO2014192821A1 (ja) * | 2013-05-31 | 2014-12-04 | 旭化成イーマテリアルズ株式会社 | Led用パタンウェハ、led用エピタキシャルウェハ及びled用エピタキシャルウェハの製造方法 |
US20150076505A1 (en) * | 2013-04-01 | 2015-03-19 | Kinik Company | Patterned opto-electrical substrate and method for manufacturing the same |
WO2015053363A1 (ja) * | 2013-10-11 | 2015-04-16 | 王子ホールディングス株式会社 | 半導体発光素子用基板の製造方法、半導体発光素子の製造方法、半導体発光素子用基板、および、半導体発光素子 |
CN104781941A (zh) * | 2012-10-12 | 2015-07-15 | 旭化成电子材料株式会社 | 光学基板、半导体发光元件及其制造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5331488A (en) * | 1976-09-03 | 1978-03-24 | Dainippon Printing Co Ltd | Method for manufacturing sterilized packing material |
JP2003197961A (ja) * | 2001-12-27 | 2003-07-11 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子 |
JP2012109491A (ja) * | 2010-11-19 | 2012-06-07 | Kyocera Corp | 発光素子 |
JP2012209294A (ja) * | 2011-03-29 | 2012-10-25 | Kyocera Corp | 発光素子 |
EP2863260A1 (en) * | 2011-08-31 | 2015-04-22 | Asahi Kasei E-materials Corporation | Nano-imprint mold |
-
2016
- 2016-09-29 JP JP2017543534A patent/JPWO2017057529A1/ja active Pending
- 2016-09-29 US US15/760,024 patent/US20180254380A1/en not_active Abandoned
- 2016-09-29 WO PCT/JP2016/078748 patent/WO2017057529A1/ja active Application Filing
- 2016-09-29 CN CN201680054272.7A patent/CN108028299A/zh active Pending
- 2016-09-29 KR KR1020187006446A patent/KR20180037038A/ko not_active Application Discontinuation
- 2016-09-29 EP EP16851700.1A patent/EP3358632A4/en not_active Withdrawn
- 2016-09-30 TW TW105131537A patent/TWI620345B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100059789A1 (en) * | 2008-09-11 | 2010-03-11 | Yeon-Jo Choi | Nitride semiconductor light-emitting device and method for fabricating thereof |
JP2012160502A (ja) * | 2011-01-31 | 2012-08-23 | Nichia Chem Ind Ltd | 半導体発光素子用基板およびその製造方法、並びにその基板を用いた半導体発光素子 |
CN104781941A (zh) * | 2012-10-12 | 2015-07-15 | 旭化成电子材料株式会社 | 光学基板、半导体发光元件及其制造方法 |
US20150076505A1 (en) * | 2013-04-01 | 2015-03-19 | Kinik Company | Patterned opto-electrical substrate and method for manufacturing the same |
WO2014192821A1 (ja) * | 2013-05-31 | 2014-12-04 | 旭化成イーマテリアルズ株式会社 | Led用パタンウェハ、led用エピタキシャルウェハ及びled用エピタキシャルウェハの製造方法 |
WO2015053363A1 (ja) * | 2013-10-11 | 2015-04-16 | 王子ホールディングス株式会社 | 半導体発光素子用基板の製造方法、半導体発光素子の製造方法、半導体発光素子用基板、および、半導体発光素子 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112236874A (zh) * | 2018-06-05 | 2021-01-15 | 株式会社小糸制作所 | 半导体生长用基板、半导体元件、半导体发光元件以及半导体元件制造方法 |
CN113166970A (zh) * | 2018-11-08 | 2021-07-23 | 赛奥科思有限公司 | 氮化物半导体基板的制造方法和层叠结构体 |
CN110148660A (zh) * | 2019-06-24 | 2019-08-20 | 湘能华磊光电股份有限公司 | 一种图形化蓝宝石衬底及加工方法 |
CN110148660B (zh) * | 2019-06-24 | 2021-03-16 | 湘能华磊光电股份有限公司 | 一种图形化蓝宝石衬底及加工方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20180037038A (ko) | 2018-04-10 |
TWI620345B (zh) | 2018-04-01 |
EP3358632A1 (en) | 2018-08-08 |
WO2017057529A1 (ja) | 2017-04-06 |
TW201724556A (zh) | 2017-07-01 |
US20180254380A1 (en) | 2018-09-06 |
JPWO2017057529A1 (ja) | 2018-07-12 |
EP3358632A4 (en) | 2018-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108028299A (zh) | 光学基材、半导体发光元件用基板及半导体发光元件 | |
JP5666164B2 (ja) | 発光素子の製造方法 | |
US7485482B2 (en) | Method for manufacturing vertical group III-nitride light emitting device | |
TWI528585B (zh) | Graphic Wafer for LED, Manufacturing Method of Epitaxial Wafer for Epitaxial Wafer and LED | |
JP5673581B2 (ja) | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子、ランプ、並びに、レチクル | |
KR101060830B1 (ko) | 질화갈륨계 화합물 반도체 발광 소자의 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 이를 이용한 램프 | |
JP5539395B2 (ja) | 半導体素子、発光素子及びこれの製造方法 | |
CN103474546B (zh) | 半导体结构 | |
CN103474547B (zh) | 发光二极管 | |
CN103474521B (zh) | 发光二极管的制备方法 | |
JP2010098234A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
TW201133597A (en) | Semiconductor device and manufacturing method thereof | |
US20140353677A1 (en) | Low-defect semiconductor device and method of manufacturing the same | |
JP2009283620A (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
JP2014195069A (ja) | 半導体発光素子及びその製造方法並びに光学基材 | |
JP7461079B2 (ja) | 窒化インジウムガリウム構造およびデバイス | |
JP2016139780A (ja) | 発光素子用基板及び発光素子 | |
US9178113B2 (en) | Method for making light emitting diodes | |
JP2019145629A (ja) | 半導体発光素子 | |
JP2016012684A (ja) | 半導体発光素子 | |
JP2019160902A (ja) | 半導体発光素子用基材及び半導体発光素子 | |
US10497832B2 (en) | Semiconductor light-emitting element having an aluminum nitride substrate | |
JP2018142632A (ja) | 半導体発光素子用基材及び半導体発光素子 | |
JP2019153759A (ja) | 半導体発光素子用基材及び半導体発光素子 | |
JP2017069463A (ja) | 半導体発光素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180511 |
|
WD01 | Invention patent application deemed withdrawn after publication |