CN110148660B - 一种图形化蓝宝石衬底及加工方法 - Google Patents

一种图形化蓝宝石衬底及加工方法 Download PDF

Info

Publication number
CN110148660B
CN110148660B CN201910548089.8A CN201910548089A CN110148660B CN 110148660 B CN110148660 B CN 110148660B CN 201910548089 A CN201910548089 A CN 201910548089A CN 110148660 B CN110148660 B CN 110148660B
Authority
CN
China
Prior art keywords
mask
sapphire substrate
peak
structures
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910548089.8A
Other languages
English (en)
Other versions
CN110148660A (zh
Inventor
冯磊
徐平
陈欢
王杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN201910548089.8A priority Critical patent/CN110148660B/zh
Publication of CN110148660A publication Critical patent/CN110148660A/zh
Application granted granted Critical
Publication of CN110148660B publication Critical patent/CN110148660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Abstract

本发明提供一种图形化蓝宝石衬底，包括在蓝宝石基底上周期性排列设置的多个图形结构，每个图形结构包括N个凸起的山峰结构且N≥3，N个山峰结构呈环形排列设置且在底部有部分区域重合；本发明还提供一种上述图形化蓝宝石衬底的加工方法，在蓝宝石基底表面制作图案化掩膜层，所述掩膜层包括周期性排列设置的多个掩膜单元，每个掩膜单元包括N个环形排列设置的掩膜子图形且N≥3，通过干法刻蚀在蓝宝石基底上对应每个掩膜子图形的位置处蚀刻形成凸起的山峰结构，实现将掩膜层的图案转移至蓝宝石基底上。本发明通过预先设计掩膜层的形状来增加蓝宝石衬底上蚀刻图形的凸起密度，有利于穿透位错的产生并形成更多V形坑缺陷，可有效提升发光效率。

Description

一种图形化蓝宝石衬底及加工方法
技术领域
本发明涉及半导体制造技术领域，特别地，涉及一种图形化蓝宝石衬底及加工方法。
背景技术
氮化镓(下称GaN)基的LED器件在半导体照明、显示、车灯、特种照明等应用领域得到广泛使用。研究表明，由于P-GaN材料具有较低的空穴浓度和较低的空穴迁移率，在多量子阱层(MQW)中的注入深度有限，因此严重制约了对LED器件发光效率的进一步提升。
通过科学研究以及试验结果证明，在LED外延层的超晶格中层存在V形坑缺陷(VPits)，且这种V形坑缺陷是GaN基LED器件中非常重要的空穴注入通道，可极大地提高空穴注入效率。例如，Hangleiter等通过研究发现在材料的生长过程中，V形坑缺陷侧壁会形成侧壁量子阱，这些侧壁量子阱相对于平台区域的量子阱厚度更薄、禁带宽度更大，因而能够形成势垒有效阻挡载流子进入V形坑缺陷，从而起到屏蔽位错、提高辐射复合效率的作用。Tomiya等使用三维原子探针和高角环形暗场透射电子成像技术证实了侧壁量子阱的存在并测量了其厚度和In组分，认为V形坑缺陷有利于提高LED发光效率。Okada等通过改变V形坑缺陷尺寸来调控侧壁量子阱势垒高度，研究了V形坑缺陷尺寸对LED内量子效率的影响并得出V形坑缺陷的最佳尺寸。
因此，通过提高V形坑缺陷的密度进而提供更多的特定量子阱空穴注入通道，是一个提高发LED器件发光效率的有效手段。目前，常规控制V形坑缺陷生长的方法是通过改变外界环境因素实现，主要包括应力和温度两方面。
1、应力作用：一方面，在InGaN/GaN量子阱结构中，随着InGaN层总厚度的增加，当总厚度超过某一数值时(25nm)即会出现V形坑缺陷，这一数值被称为V形坑缺陷产生的临界厚度；研究人员认为这是由于达到临界厚度后需要通过使表面粗糙化的方式来释放应力，而V形坑缺陷的产生即为表面粗糙化的结果。另一方面，当In组分逐渐增加时，V形坑缺陷的密度也随着增加，在高In组分的InGaN材料中V形坑缺陷的密度尤其高；研究人员认为这是由于In组分的增加导致InGaN与GaN之间的失配应力增大，应力的增大又使得V形坑缺陷的密度也随之增加。还有研究试验将InGaN/GaN量子阱的阱层/垒层厚度比值固定，改变In组分含量与周期厚度，结果发现在周期厚度更大、In组分更高的样品中产生了V形坑缺陷了；研究人员认为，周期厚度更大、In组分更高的样品具有更大的应变能，所以应力是V形坑缺陷产生的主要原因之一。
2、温度作用：吴小明等研究了Si衬底上GaN层生长温度对V形坑缺陷生长形成以及合并情况的影响；他认为在低温下原子迁移率降低、GaN层的侧向外延能力变差，进而导致V形坑缺陷形成，若提高生长温度，增强生长过程中原子的迁移能力，就可能实现V形坑缺陷尺寸变小甚至被填平。其他研究小组也报道过利用低温生长控制V形坑缺陷尺寸的实验结果，所以改变生长温度是影响V形坑缺陷密度及尺寸的主要原因之一。
从上述内容可知，现有的V形坑缺陷生长方法都是通过外部因素间接干预其自然生长过程，并没有从优化内部结构方面着手去诱导V形坑缺陷朝着我们所需要的方向生长。曾将有技术方案提出通过在超晶格生长过程中插入至少一层颗粒介质层，以提高V形坑缺陷的密度，同时改善LED中空穴注入效率和空穴在MQW层中的空间分布，进而提高对空穴的利用效率以及LED的发光效率。但该方案对设备的要求很高，对工艺控制的要求也高，尤其还会影响LED器件的ESD防护能力。
申请人认为还可以从图形化衬底的设计加工上考虑：在图形化衬底的表面生长GaN层时，GaN层会先生长在图形化衬底上相邻凸起图形之间的空隙内直至空隙被填满，位于各个空隙的GaN层继续生长并在超过凸起图形后相互连接融合；上述过程会在凸起图形的顶部位置产生穿透位错，继而直接诱发V形坑缺陷的形成。
综上所述，行业内需要一种具有新图形结构的图形化蓝宝石衬底，该图形结构可在后续外延层的生长过程中有效诱发V形坑缺陷的形成。
发明内容
本发明的目的在于提供一种可增加凸起图形密度进而诱发V形坑缺陷形成的图形化蓝宝石衬底及加工方法，以解决背景技术中提出的问题。
为实现上述目的，本发明提供了一种图形化蓝宝石衬底，包括分布在蓝宝石基底上的多个图形结构，每个图形结构均包括N个向上凸起的山峰结构且N≥3，N个所述山峰结构呈环形排列设置且在底部有部分区域重合，在N个所述山峰结构之间还设有一个相连的平台，所述平台的高度低于山峰结构最高点的高度。
优选地，同一个图形结构中的N个山峰结构的最高点之间的连线为正多边形。
优选地，所述山峰结构为圆锥形且底面直径为1.8～2.2微米、高度为1.7～1.9微米。需明确的是，这里提到的高度是指山峰结构的最高点(顶点)与底面间的垂直距离。
优选地，所述平台与山峰结构最高点间的垂直距离为1.0～1.2微米。
优选地，多个图形结构周期性排列设置。
本发明还提供一种如上所述图形化蓝宝石衬底的加工方法，包括如下步骤：
1)在洁净的蓝宝石基底的表面制作图案化的掩膜层，所述掩膜层包括多个掩膜单元，每个掩膜单元均包括N个掩膜子图形且N≥3，N个所述掩膜子图形呈环形排列设置；
2)将掩膜层的图案转移至蓝宝石基底上，由于掩膜的缓冲作用，蓝宝石基底在掩膜覆盖区域的蚀刻量小于非掩膜覆盖区域的蚀刻量，因此在蓝宝石基底上对应每个掩膜子图形的位置处均蚀刻形成向上凸起的山峰结构，对应每个掩膜单元：N个所述山峰结构呈环形排列设置且在底部有部分区域重合，在N个所述山峰结构之间的位置处还蚀刻形成一个平台，所述平台的高度低于山峰结构最高点的高度。
优选地，同一个掩膜单元中的N个掩膜子图形的底面中心点之间的连线为正多边形。
优选地，所述掩膜子图形为圆柱形且底面直径为1.0～1.2微米、高度为1.8～2.3微米；同一掩膜单元中的任意两个相邻掩膜子图形，其底部图形中心点之间的距离为1.3～1.5微米。
优选地，多个掩膜单元周期性排列设置；任意两个相邻掩膜单元的底面中心点之间的距离为3.1-3.5微米。
优选地，所述步骤1)采用压印转移的方式在蓝宝石基底表面制作压印胶掩膜层；所述步骤2)采用反应离子刻蚀机或感应耦合等离子体刻蚀机对蓝宝石进行干法刻蚀，等离子体轰击掩膜子图形并在其对应位置蚀刻出一个山峰结构，进而在N个山峰结构之间蚀刻形成一个平台，所述山峰结构为圆锥形且底面直径为1.8～2.2微米、高度为1.7～1.9微米，所述平台与山峰结构最高点间的垂直距离为1.0～1.2微米。
干蚀刻工艺：控制ICP刻蚀机台腔体压力为2～4mT，上电极功率范围1200～1800W，下电极功率400～800W，使用刻蚀气体BCl3、O2、CHF3，BCl3气体流量为60～140sccm，O2气体流量为BCl3气体流量的5％～10％，CHF3气体流量为BCl3气体流量的10％～20％，控制等离子体的轰击角度，将掩膜单元的图形转移到对应的蓝宝石基底表面。
本发明提供的技术方案至少具有如下有益效果：
1、本发明提供的图形化蓝宝石衬底具有新的图形结构，该图形结构为侧壁光滑的多棱体且包括三个或三个以上凸起的山峰结构，相比于传统的仅具有单一凸起的图形结构，以此衬底磊晶，一方面可以在GaN外延片上生长出更多的V形坑缺陷，进而提供更多的空穴注入通道，大大提升LED的发光效率；另一方面由于多棱多峰的图形结构具有更多的反射面积，也更有利于提高LED的光提取效率。
2、本发明提供了一种新的图形化蓝宝石衬底，在保持原有图形结构密度不变的情况下，增加了凸起结构的密度，提供了更多的尖顶位置用于产生穿透位错并诱导形成V形坑缺陷，无需对磊晶工艺进行大范围改动，极少因增加磊晶工艺制程产生的失效风险；而且相比于“缩小单个图形结构的尺寸，提升衬底上图形结构密度”的操作，所得LED产品的性能明显提升。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本发明实施例1在蓝宝石基底表面设置图案化掩膜层的示意图；
图2是本发明实施例1中图形化蓝宝石衬底的成品示意图；
图3是图2中图形结构的立体结构图；
图4是图2中图形结构的仰视图；
图中：1蓝宝石基底，2图形结构，3山峰结构，4平台，5掩膜单元，6掩膜子图形。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例1：
参见图1～4，一种图形化蓝宝石衬底，包括分布在蓝宝石基底1上的多个图形结构2，每个图形结构2均包括三个向上凸起的山峰结构3，三个所述山峰结构3呈环形排列设置且在底部有部分区域重合，在三个所述山峰结构3之间还设有一个相连的平台4，所述平台4的高度低于山峰结构3最高点的高度。
在本实施例中，多个图形结构2呈周期性排列设置；同一个图形结构2中的三个山峰结构3的最高点之间的连线为正三角形。
在本实施例中，所述山峰结构3为圆锥形且底面直径为1.8微米、高度为1.8微米，所述平台4与山峰结构3最高点间的垂直距离为1.0微米。
上述图形化蓝宝石衬底的加工过程包括如下步骤：
1)在洁净的蓝宝石基底1的表面制作图案化的掩膜层，所述掩膜层包括多个周期性排列设置的掩膜单元5，每个掩膜单元5均包括三个掩膜子图形6，三个所述掩膜子图形6呈环形排列设置，且同一个掩膜单元5中的三个掩膜子图形6的底面中心点之间的连线为正三角形；
2)将掩膜层的图案转移至蓝宝石基底1上，由于掩膜的缓冲作用，蓝宝石基底在掩膜覆盖区域的蚀刻量小于非掩膜覆盖区域的蚀刻量，因此在蓝宝石基底1上对应每个掩膜子图形6的位置处均蚀刻形成向上凸起的山峰结构3，对应每个掩膜单元：三个所述山峰结构3呈环形排列设置且在底部有部分区域重合，在三个所述山峰结构3之间的位置处还蚀刻形成一个平台4，所述平台4的高度低于山峰结构3最高点的高度。
具体地，由于光刻技术的最小尺寸大于微米级，因此使用现有PSS制程的光刻机进行衬底上的图形转移会出现图形失真现象，所以在本发明技术方案中使用紫外压印技术来做图形转移。
所述步骤1)的具体过程如下：在洁净的蓝宝石基底表面上旋涂厚度为1.8～2.3微米的紫外压印胶，并在90～100℃下烘烤1～2分钟，使用软模板在50～60℃、30～50bar的环境下进行压印，利用紫外线固化，在紫外压印胶上形成周期性排列的目标图形，曝光1～2分钟，压印完成后脱模，使用O2等离子体去除紫外纳米压印胶的残留胶层，即形成如图1所示的图案化掩膜层。
在步骤1)中，所述掩膜子图形为圆柱形且底面直径为1.2微米、高度为2.2微米；同一掩膜单元中的任意两个相邻掩膜子图形，其底部图形中心点之间的距离为1.4微米，任意两个相邻掩膜单元的底面中心点之间的距离为3.4微米。
所述步骤2)的具体过程如下：采用干蚀刻工艺，控制ICP刻蚀机台的腔体压力为2.8mT、上电极功率为1400W、下电极功率为500W，使用刻蚀气体BCl3、O2和CHF3，且BCl3气体流量为110sccm，O2气体流量为8sccm，CHF3气体流量为15sccm，通过控制等离子体的轰击角度在掩膜子图形的对应位置蚀刻出一个山峰结构，进而将掩膜单元的图案转移到蓝宝石基底表面上。如图2所示，在蓝宝石基底的表面形成规律排列的多棱体，即图形结构；如图3、图4所示，该图形结构包括三个向上凸起的山峰结构，三个山峰结构环形排列设置，三个山峰结构的中间位置为底部重合区域以及蚀刻形成的平台。
在步骤2)中，所述山峰结构为圆锥形且底面直径为1.8微米、高度为1.8微米，所述平台4与山峰结构3最高点间的垂直距离为1.0微米。
本发明的主要发明点在于通过对衬底表面微图形结构的优化设计(由单结构单峰变为单结构多峰)，在不改变原有图形结构密度的前提下，增加图形结构上凸起位置的总数量，有利于诱发V形坑缺陷的形成，以最小幅度的工艺改进取得LED发光效率提升的效果最大化。
除此之外，还可以通过缩小单个图形结构尺寸、在原有衬底空间内增大图形结构密度的方式来增加衬底上凸起位置的总数量，只是考虑到如今主流的图形结构周期间距为3微米(图形结构的宽度≈2.85微米，相邻图形结构的间距≈0.15微米)，在现有加工技术条件下，其图形结构的密度设计已基本达到极限，很难再被进一步压缩；事实上，即使采用该方法思路加工得到蓝宝石衬底，以此衬底制作的LED器件在发光效率上也没有提升，甚至反过来出现了略微下降的问题。
根据本发明实施例1加工得到的图形化蓝宝石衬底，在其表面依次生长AlN缓冲层和GaN外延层，后续封装成氮化物LED作为实验组；在普通图形化蓝宝石衬底上依次生长AlN缓冲层和GaN外延层，后续封装成氮化物LED作为对照组。在同一工作环境下对两个LED组进行多次发光功率的对比试验，得到的测试结果表明：实验组相对于对照组的发光效率提升了2％左右。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利保护范围，对于本领域的技术人员来说，本发明可以有各种更改和变化。在本发明的精神和原则之内，凡是利用本发明说明书及附图内容所作的任何改进或等同替换，直接或间接运用在其它相关的技术领域，均应包括在本发明的专利保护范围内。

Claims (10)

1.一种图形化蓝宝石衬底，其特征在于，包括分布在蓝宝石基底上的多个图形结构，每个图形结构均包括N个向上凸起的山峰结构且N≥3，N个所述山峰结构呈环形排列设置且在底部有部分区域重合，在N个所述山峰结构之间还设有一个相连的平台，所述平台的高度低于山峰结构最高点的高度。
2.根据权利要求1所述的图形化蓝宝石衬底，其特征在于，同一个图形结构中的N个山峰结构的最高点之间的连线为正多边形。
3.根据权利要求2所述的图形化蓝宝石衬底，其特征在于，所述山峰结构为圆锥形且底面直径为1.8～2.2微米、高度为1.7～1.9微米。
4.根据权利要求2所述的图形化蓝宝石衬底，其特征在于，所述平台与山峰结构最高点间的垂直距离为1.0～1.2微米。
5.根据权利要求1～4中任意一项所述的图形化蓝宝石衬底，其特征在于，多个图形结构周期性排列设置。
6.一种如权利要求1所述图形化蓝宝石衬底的加工方法，其特征在于，包括如下步骤：
1)在洁净的蓝宝石基底的表面制作图案化的掩膜层，所述掩膜层包括多个掩膜单元，每个掩膜单元均包括N个掩膜子图形且N≥3，N个所述掩膜子图形呈环形排列设置；
2)将掩膜层的图案转移至蓝宝石基底上，由于掩膜的缓冲作用，蓝宝石基底在掩膜覆盖区域的蚀刻量小于非掩膜覆盖区域的蚀刻量，因此在蓝宝石基底上对应每个掩膜子图形的位置处均蚀刻形成向上凸起的山峰结构，对应每个掩膜单元：N个所述山峰结构呈环形排列设置且在底部有部分区域重合，在N个所述山峰结构之间的位置处还蚀刻形成一个平台，所述平台的高度低于山峰结构最高点的高度。
7.根据权利要求6所述的图形化蓝宝石衬底，其特征在于，同一个掩膜单元中的N个掩膜子图形的底面中心点之间的连线为正多边形。
8.根据权利要求7所述的图形化蓝宝石衬底，其特征在于，所述掩膜子图形为圆柱形且底面直径为1.0～1.2微米、高度为1.8～2.3微米；同一掩膜单元中的任意两个相邻掩膜子图形，其底部图形中心点之间的距离为1.3～1.5微米。
9.根据权利要求8所述的图形化蓝宝石衬底，其特征在于，多个掩膜单元周期性排列设置；任意两个相邻掩膜单元的底面中心点之间的距离为3.1-3.5微米。
10.根据权利要求6～9中任意一项所述图形化蓝宝石衬底的加工方法，其特征在于，所述步骤1)采用压印转移的方式在蓝宝石基底表面制作压印胶掩膜层；
所述步骤2)采用反应离子刻蚀机或感应耦合等离子体刻蚀机对蓝宝石进行干法刻蚀，等离子体轰击掩膜子图形并在其对应位置蚀刻出一个山峰结构，进而在N个山峰结构之间蚀刻形成一个平台，所述山峰结构为圆锥形且底面直径为1.8～2.2微米、高度为1.7～1.9微米，所述平台与山峰结构最高点间的垂直距离为1.0～1.2微米。
CN201910548089.8A 2019-06-24 2019-06-24 一种图形化蓝宝石衬底及加工方法 Active CN110148660B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910548089.8A CN110148660B (zh) 2019-06-24 2019-06-24 一种图形化蓝宝石衬底及加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910548089.8A CN110148660B (zh) 2019-06-24 2019-06-24 一种图形化蓝宝石衬底及加工方法

Publications (2)

Publication Number Publication Date
CN110148660A CN110148660A (zh) 2019-08-20
CN110148660B true CN110148660B (zh) 2021-03-16

Family

ID=67596284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910548089.8A Active CN110148660B (zh) 2019-06-24 2019-06-24 一种图形化蓝宝石衬底及加工方法

Country Status (1)

Country Link
CN (1) CN110148660B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206003835U (zh) * 2016-08-30 2017-03-08 福建晶安光电有限公司 一种提高光输出量的蓝宝石衬底
CN206976387U (zh) * 2017-06-16 2018-02-06 东莞市中图半导体科技有限公司 一种图形化蓝宝石衬底
CN108028299A (zh) * 2015-09-30 2018-05-11 旭化成株式会社 光学基材、半导体发光元件用基板及半导体发光元件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437258B (zh) * 2011-12-06 2014-08-06 上海蓝光科技有限公司 用于控制氮化镓生长成核位置的图形衬底及其制备方法
CN102723416A (zh) * 2012-07-05 2012-10-10 杭州士兰明芯科技有限公司 Led外延片及其制作方法
JP2016072619A (ja) * 2014-09-29 2016-05-09 東レ株式会社 凸構造を有する基板の製造方法および凸構造を有する基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028299A (zh) * 2015-09-30 2018-05-11 旭化成株式会社 光学基材、半导体发光元件用基板及半导体发光元件
CN206003835U (zh) * 2016-08-30 2017-03-08 福建晶安光电有限公司 一种提高光输出量的蓝宝石衬底
CN206976387U (zh) * 2017-06-16 2018-02-06 东莞市中图半导体科技有限公司 一种图形化蓝宝石衬底

Also Published As

Publication number Publication date
CN110148660A (zh) 2019-08-20

Similar Documents

Publication Publication Date Title
US8384111B2 (en) Method for forming sapphire substrate and semiconductor device
CN108389944B (zh) 半导体发光元件用基板及半导体发光元件
CN110797442A (zh) 一种图形化衬底、led外延片及图形化衬底制备方法
KR20070063731A (ko) 나노 패턴이 형성된 기판의 제조방법 및 그 기판을 이용한발광소자
KR20160120271A (ko) Iii-v족 질화물 반도체 에피택시얼 웨이퍼, 상기 에피택시얼 웨이퍼를 포함하는 장치 및 그 제조 방법
CN102034907A (zh) 一种提高GaN基LED发光效率的图形掩埋方法
CN105226149A (zh) 一种led外延结构及制作方法
CN102210032A (zh) 用于制造发射辐射的薄膜器件的方法和发射辐射的薄膜器件
KR101023135B1 (ko) 이중요철구조의 기판을 갖는 반도체 발광소자 및 그 제조방법
CN109786524A (zh) 一种具有新型pss结构的led外延层及其制备方法
CN208738290U (zh) 一种图形化衬底、led外延片
TW201324858A (zh) 發光二極體
CN105428487A (zh) 垂直紫外线发光装置及其制造方法
CN110148660B (zh) 一种图形化蓝宝石衬底及加工方法
CN110739373B (zh) 具有复合成核层的发光二极管芯片及其制备方法
CN112635628B (zh) 一种深紫外半导体发光二极管外延结构
TWI297959B (zh)
CN108346721B (zh) 一种发光二极管的制作方法
CN217405451U (zh) 复合图形化衬底和具有空气隙的外延结构
CN105070793A (zh) 一种led外延结构的制作方法
CN103000769A (zh) 制备阵列高压led的纳米尺寸高深宽比有序图形衬底的方法
CN104157759A (zh) 高密度高均匀InGaN量子点结构及生长方法
CN104952996B (zh) 一种发光二极管的制作方法
CN114335280A (zh) 一种适用于uvc-led的纳米级图形化蓝宝石衬底结构及制作方法
TW201322486A (zh) 用於第ｉｉｉ族氮化物層生長之圖案層設計

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant