TW201724556A - 光學基材、半導體發光元件用基板、及半導體發光元件 - Google Patents

Abstract

本發明提供一種可高良率地製造尤其是與先前相比具有優異之發光效率之半導體發光元件之半導體膜、及使用其之半導體發光元件。本發明係於主面之一部分或整面形成有凹凸構造(20)之光學基材，且上述凹凸構造包含有規則之去齒部。上述凹凸構造包括凸部(21)、凸部間底部(平坦部)(22)、及於較由該凸部間底部形成之主面低之位置具有平坦面之凹部(23)(去齒部)。又，較佳為上述凸部以平均節距P0配置，上述去齒部配置於正多邊形之頂點或將上述頂點間連結之上述正多邊形之邊上，且上述正多邊形之邊之長度長於平均節距P0。

Description

光學基材、半導體發光元件用基板、及半導體發光元件

本發明係關於一種具有凹凸構造之光學基材、及用以使半導體結晶磊晶成長於其表面之半導體發光元件用基板、以及利用該等基板獲得之半導體發光元件。

作為利用半導體層之半導體發光元件之發光二極體(LED，Light Emitting Diode)與先前之螢光燈或白熾燈等以往之發光裝置相比，具有小型且功率效率較高並且開關響應性較快等特性，且由於全部由固體構成，故而具有抗振動力強而機器壽命較長等諸多優點。 其中，以藍色LED為代表之GaN系半導體發光元件係於單晶基板上以磊晶成長積層n層、發光層、p層而製造，且作為基板，一般地使用藍寶石單晶基板或SiC單晶基板。然而，例如，於藍寶石結晶與GaN系半導體結晶之間存在晶格失配，因此，因該晶格失配而導致產生結晶位錯缺陷(例如，參照專利文獻1)。該位錯缺陷之密度達到1×10⁹ 個/cm² 。因該結晶位錯缺陷而導致LED內部之內部量子效率降低，其結果，LED之發光效率降低。 又，GaN系半導體層之折射率大於藍寶石基材，因此，有如下問題，即，於半導體發光層內產生之光不自與藍寶石基材之界面以臨界角以上之角度出射，而成為導光模式而衰減，其結果，外部量子效率降低。 為了解決上述問題，而報告有如下技術，即，於使GaN系半導體層磊晶成長之藍寶石基板表面設置週期性之凹凸構造，利用橫向成長模式使GaN系半導體層磊晶成長(例如參照專利文獻1)。根據該技術，於半導體層之磊晶成長之過程中，自C面平面成長之半導體層填埋凹凸構造，因此，結晶位錯缺陷(穿透轉移缺陷)減少，而可使所獲得之半導體層之結晶品質提昇。 又，由於在如此般獲得之半導體層與藍寶石基板之界面存在凹凸，故而橫向傳播之光產生散射，藉此，光提取效率提昇(例如參照專利文獻2)。 進而，報告有為了基於上述之基板表面之凹凸構造之結晶品質提昇，而將成為結晶成長之起點之凸部設為特定排列之技術(參照專利文獻3)。 又，報告有自經規則排列之基板上之凸部之配置位置將特定配置位置排除的半導體發光元件基板(參照專利文獻4)。 進而，亦報告有於基板表面配置有具有小徑凸部之大徑凸部之半導體發光元件用基板(參照專利文獻5)。 先前技術文獻 專利文獻 專利文獻1：日本專利特開2006-352084號公報 專利文獻2：日本專利特開2011-129718號公報 專利文獻3：國際公開第2009/102033號說明書 專利文獻4：日本專利第5707978號公報 專利文獻5：國際公開第2015/053363號說明書

[發明所欲解決之問題] 作為決定表示LED之發光效率之外部量子效率EQE(External Quantum Efficieney)之因素，可列舉電子注入效率EIE(Electron Injection Efficiency)、內部量子效率IQE(Internal Quantum Efficiency)及光提取效率LEE(Light Extraction Efficiency)。其中，內部量子效率IQE依存於GaN系半導體結晶之因晶格失配引起之結晶位錯缺陷密度。光提取效率LEE係藉由利用基於設置於基板之凹凸構造之光散射使GaN系半導體結晶層內部之波導模式崩潰而得以改善。 因此，為了提昇LED之發光效率，必須減少GaN系半導體結晶之因晶格失配引起之結晶位錯缺陷密度，且提高基於設置於基板之凹凸構造之光散射之程度。 然而，於專利文獻1記載之技術中，為了使半導體結晶之因晶格失配引起之結晶位錯缺陷減少，而必須使基板表面之凹凸構造中之成為結晶成長之起點之谷部之平面密度減少。然而，若過度減少平面密度，則適合磊晶成長所需之晶格面之基板面(例如藍寶石基板之C面)之面積減少，因此，有如下問題，即，結晶成長初期之磊晶膜之結晶面不穩定，而因晶格失配引起之結晶位錯缺陷反而增加。 於專利文獻2記載之技術中，亦可藉由緊密地配置形成於基板表面之凸部而提昇光提取效率，但若消除凸部間之間隙，則不存在適合成為磊晶成長之起點之晶格面之基板面(例如藍寶石基板之C面)，而有如下問題，即，因晶格失配引起之結晶位錯缺陷增加，結晶品質降低，其結果，所獲得之LED之發光效率未提昇。 若將凹凸構造之平均間距設為P0並將凹凸構造之底部直徑設為D，則凸部間之平坦部之寬度c成為c＝P0－D。光提取效率之提昇係藉由折射率較高之半導體層中之波導模式因凹凸構造崩潰而體現。由此，為了進一步提昇光提取效率，較佳為減小凸部間之平坦部之比例以抑制全反射。即，使D無限接近P0。另一方面，半導體層係自成為成長面之光學基材之平坦部進行結晶成長。若平坦部之面積較小，則於結晶成長初期晶核無法充分變大，而成為微小之晶核之集合，而配向難以一致。由於如此般c需要某種程度之大小，故而無法使D接近P0。若於平坦部之寬度c較某種程度之值小之區域進行半導體層之成膜，則核彼此無法順利地締合，而穿透至發光層之轉移變多，從而內部量子效率降低。即，在先前之凹凸構造中，存在若欲提昇光提取效率則結晶性降低之取捨關係。 又，於專利文獻3記載之技術中，藉由將適合成為磊晶成長之起點之晶格面之基板面(例如藍寶石基板之C面)之凸面之圖案設為特定圖案，而使結晶轉移缺陷密度減少，但有如下問題，即，因凸面圖案而容易於所獲得之半導體結晶膜中產生孔隙，所產生之孔隙使光提取效率降低，因此，其結果，所獲得之LED之發光效率未提昇。於該技術中，容易產生孔隙之原因雖不明確，但認為原因在於，因凸面上部之結晶成長速度較快而於結晶成長膜填埋凸部間之谷部之前，上表面已被覆蓋。 進而，於專利文獻4中，可藉由具有特定配置之凸部之基板而抑制所獲得之半導體發光元件之順向電壓之增加，但於該技術中，有如下問題，即，所獲得之半導體結晶層之因晶格失配引起之結晶位錯缺陷密度增加，而導致半導體結晶層之結晶品質降低。初看似乎可抑制順向電壓之增加而提昇效率，但通過因晶格失配引起之結晶位錯缺陷之洩漏電流增加，因此，亦有LED之效率降低之問題。 進而，於專利文獻5記載之技術中，藉由配置有表面具有小凸部之大徑凸部之基板，而容易進行半導體層之製膜，光提取效率亦提昇。然而，各凸部之大小、配置不固定而為不定值，因此，有如下問題，即，基板面內之均一性較差，尤其是於4''以上之大口徑之半導體發光元件用基板中，所獲得之半導體發光元件之性能變動較大。進而，漏電流增加，因此，亦有基板整體之生產良率難以提高之問題，於工業生產上未必有益。 如上述般，為了於基板表面設置凹凸構造而使半導體結晶之因晶格失配引起之結晶位錯缺陷密度減少，而需要某種程度以上之凸部間面積或者適合晶格面之基板面(例如藍寶石基板之C面)。另一方面，為了使光提取效率提昇，需要使凹凸構造緊密而儘量不存在平面部之構造，兩者處於取捨之關係，未必能夠稱為最佳之基板表面之凹凸構造。即，有先前之於表面具有凹凸構造之半導體發光元件用基板無法充分提昇LED之發光效率之問題。 進而，根據本案發明者之研究，有如下情況，即，即便改善上述內部量子效率IQE與光提取效率LEE，亦未必獲得表現良好之發光特性之LED。作為其中1個原因，推斷原因為半導體層之內部之殘留壓縮應力。即，必須改善對於半導體之殘留壓縮應力。認為藉此LED之發光效率進一步改善，進而，LED於高電流密度狀態下亦表現優異之發光特性。 本發明係鑒於上述方面而完成者，其目的在於提供一種光學基材、及用以使半導體結晶磊晶成長於其表面之半導體發光元件用基板、以及使用該等基板而獲得之半導體發光元件，上述光學基材具備如下表面構造，即，藉由減少半導體層中之結晶位錯缺陷而改善內部量子效率IQE，並且藉由光散射消除波導模式而提高光提取效率LEE，藉此使LED之發光效率提昇。 [解決問題之技術手段] 本發明係一種光學基材，其特徵在於：在主面之一部分或整面形成有凹凸構造，且上述凹凸構造包含有規則之去齒部。 於本發明之光學基材中較佳為，上述凹凸構造包括凸部、凸部間底部、及於較由該凸部間底部形成之主面低之位置具有平坦面之凹部，且去齒部為上述凹部。 於本發明之光學基材中較佳為，上述凸部以平均節距P0配置，上述去齒部配置於正多邊形之頂點或將上述頂點間連結之上述正多邊形之邊上，且上述正多邊形之邊之長度長於平均節距P0。 又，於本發明之光學基材中較佳為，上述正多邊形之邊之長度為平均節距P0之2倍以上且5倍以下。 進而，於本發明之光學基材中較佳為，構成上述凹凸構造之複數個上述去齒部係作為正六邊形之新的單元晶格設定在設定於正三角形晶格之各晶格點之配置位置上，並且設置於相當於上述正六邊形之頂點或邊之位置。 又，進而，於本發明之光學基材中較佳為，構成上述凹凸構造之複數個上述去齒部係作為新的正三角形晶格設定在設定於正三角形晶格之各晶格點之配置位置上，並且設置於相當於上述新設定之正三角形之頂點之位置。 又，於本發明之光學基材中較佳為，上述去齒部以將上述去齒部彼此連結之直線與成膜於上述光學基材上之半導體層之結晶面中於結晶成長初期締合之結晶面正交的方式配置。 本發明中之半導體發光元件用基板係用以使半導體結晶磊晶成長於主面上之半導體發光元件用基板。 於本發明之半導體發光元件用基板中較佳為，上述主面係包含複數個磊晶成長促進部與複數個磊晶成長抑制部而構成，上述磊晶成長促進部之周圍係由上述磊晶成長抑制部包圍，上述磊晶成長抑制部至少包括複數個上述凸部與上述凸部間底部，上述磊晶成長促進部為上述去齒部，且具有與上述主面平行之平面。 又，於本發明之半導體發光元件用基板中較佳為，上述磊晶成長促進部為於較由上述凸部間底部形成之主面低之位置具有平坦面之凹部，且為將與上述主面平行之平面設為底部之凹部。 進而，複數個上述磊晶成長促進部較佳為最接近之複數個磊晶成長促進部間距離Pe彼此相等。 進而，較佳為上述磊晶成長促進部之最接近之磊晶成長促進部間距離Pe與構成上述磊晶成長抑制部之複數個上述凸部間之距離Pn滿足下述式(1)。 1.5≦Pe/Pn≦30      式(1) 又，進而，上述磊晶成長促進部相對於上述主面之面積比較佳為0.001以上且0.2以下。 本發明之半導體發光元件用基板之特徵在於，上述主面係包含複數個磊晶成長促進部與複數個磊晶成長抑制部而構成，上述磊晶成長抑制部之周圍係由上述磊晶成長促進部包圍，或者，上述磊晶成長抑制部係由上述磊晶成長促進部夾著，上述磊晶成長抑制部至少包括複數個上述凸部與上述凸部間底部，上述磊晶成長促進部為上述凹部，且為將與上述主面平行之平面設為底部之凹部。 於本發明中，複數個上述磊晶成長促進部較佳為最接近之複數個磊晶成長促進部間距離Pe彼此相等。 於本發明中，較佳為上述磊晶成長促進部之最接近之磊晶成長促進部間距離Pe與構成上述磊晶成長抑制部之複數個上述凸部之週期Pn滿足下述式(1)。 1.5Pe≦Pe/Pn≦30       式(1) 於本發明中，上述磊晶成長促進部相對於上述主面之面積比較佳為0.001以上且0.2以下。 再者，較佳為上述磊晶成長促進部為去齒部且具有與上述主面平行之平面。 此處，較佳為上述磊晶成長抑制部相對於上述主面之面積比為0.80以上且0.999以下。 又，較佳為上述磊晶成長抑制部至少包括週期配置之複數個上述凸部。 又，本發明之半導體發光元件用基板之特徵在於，上述主面係包含複數個磊晶成長促進部與複數個磊晶成長抑制部而構成，上述磊晶成長抑制部之周圍係由上述磊晶成長促進部包圍，或者，上述磊晶成長抑制部係由上述磊晶成長促進部夾著，上述磊晶成長抑制部至少包括複數個上述凸部與上述凸部間底部，上述磊晶成長促進部為上述去齒部，且具有與上述主面平行之平面。 又，較佳為上述磊晶成長促進部為於較由上述凸部間底部形成之主面低之位置具有平坦面之凹部，且為將與上述主面平行之平面設為底部之凹部。 於本發明中，較佳為上述磊晶成長抑制部相對於上述主面之面積比為0.80以上且0.999以下。 於本發明中，較佳為上述磊晶成長抑制部至少包括週期配置之複數個上述凸部。 本發明之半導體發光元件基板較佳為具有六方晶之結晶構造之單晶基板，且最接近之複數個磊晶成長抑制部之最接近之方向與上述半導體發光元件用基板之上述結晶構造之m面不平行。 本發明之半導體發光元件用基板之特徵在於，至少具備第1主面，上述第1主面包含磊晶成長促進部與磊晶成長抑制部，且上述磊晶成長促進部與上述磊晶成長抑制部滿足下述要件A～C。 A.由上述磊晶成長抑制部包圍散佈之複數個上述磊晶成長促進部之周圍、複數個上述磊晶成長抑制部之周圍由上述磊晶成長促進部包圍、或者上述磊晶成長抑制部由上述磊晶成長促進部夾入， B.與上述磊晶成長抑制部對應之算術平均粗糙度Ra為5 nm以上， C.與上述磊晶成長促進部對應之算術平均粗糙度Ra為1.5 nm以下。 上述磊晶成長抑制部包含複數個凹凸構造而構成，上述凹凸構造較佳為占空比為0.85以上，或者，上述磊晶成長促進部較佳為週期性地配置。 又，本發明之半導體發光元件用基板之特徵在於，至少具備第1主面，上述第1主面包含磊晶成長促進部與磊晶成長抑制部，且上述磊晶成長促進部與上述磊晶成長抑制部同時滿足下述要件A～D。 A.由上述磊晶成長抑制部包圍散佈之複數個上述磊晶成長促進部之周圍、複數個上述磊晶成長抑制部之周圍由上述磊晶成長促進部包圍、或者上述磊晶成長抑制部由上述磊晶成長促進部夾入， B.上述磊晶成長抑制部由複數個凹凸構造構成， C.上述磊晶成長抑制部與上述磊晶成長促進部週期排列， D.任意地選擇包括上述磊晶成長促進部與上述磊晶成長抑制部之週期單元A，使上述週期單元A與任意地選擇之其他週期單元B重疊時，上述週期單元A中包含之凹凸構造S-A與上述週期單元B所包含之凹凸構造S-B相對於上述第1主面之投影面積之相符率為0.60以上且0.99以下。 本發明之半導體發光元件之特徵在於：包含上述記載之光學基材或上述記載之半導體發光元件用基板、及積層於上述主面側之將至少2層以上之半導體層與發光層積層而構成之積層半導體層。 本發明之半導體發光元件較佳為，其係於在一主面之一部分或整面形成有凹凸構造之成長基板上至少積層第1半導體層、發光半導體層、第2半導體層、及透明導電膜而成者，上述凹凸構造包含磊晶成長促進部及磊晶成長抑制部而構成，上述凹凸構造係以由上述磊晶成長抑制部包圍散佈之複數個上述磊晶成長促進部之周圍、複數個上述磊晶成長抑制部之周圍由上述磊晶成長促進部包圍、或者上述磊晶成長抑制部由上述磊晶成長促進部夾入之任一種構成，且上述透明導電膜之厚度(T_TE)為30 nm以上且100 nm以下。 [發明之效果] 根據本發明之光學基材或半導體發光元件用基板，藉由使形成於基材或基板表面之半導體層中之結晶位錯缺陷減少而結晶品質提昇，可改善內部量子效率IQE，且可藉由光散射消除波導模式而提高光提取效率LEE。其結果，可使LED之發光效率提昇，且可高良率地製造具有優異之發光效率之半導體發光元件。 又，根據本發明，可提供一種發光效率較高且能夠抑制漏電流而改善發光波長分佈的半導體發光元件，進而，可減輕對於半導體發光元件之殘留壓縮應力。

以下，對本發明之一實施形態(以下，簡記為「實施形態」)詳細進行說明。再者，本發明並不限定於以下之實施形態，可於其主旨之範圍內進行各種變化而實施。 (光學基材) 以下，對本實施形態之光學基材詳細進行說明。 本實施形態之光學基材之特徵在於：其係於主面之一部分或整面形成有凹凸構造者，且上述凹凸構造包含有規則之去齒部。 藉由該構成，可設置磊晶結晶之易成長部，而可高良率地製造內部量子效率IQE與光提取效率LEE較高之半導體發光元件。 光學基材具備以下之特徵性構成。 (1)於主面之一部分或整面形成有凹凸構造， (2)凹凸構造包含有規則之去齒部而構成。 進而，較佳為包含以下之特徵性構成。即，上述(1)(2)於本實施形態中為必需之構成要件，而以下之(3)(4)(5)(6)為選擇性之構成要件。 (3)凹凸構造包括凸部、凸部間底部、及於較由凸部間底部形成之主面低之位置具有平坦面之凹部，且去齒部為凹部。 (4)凸部以平均節距P0配置。 (5)去齒部配置於正多邊形之頂點或將上述頂點間連結之上述正多邊形之邊上。 (6)正多邊形之邊之長度L長於平均節距P0。 圖1、圖2係表示本實施形態之光學基材之局部縱剖面之剖視模式圖。圖3係本實施形態之光學基材之俯視模式圖。 如圖1所示，平坦部4包括位於凸部3間之間隔較窄之窄平坦部4b、及位於凸部3間之間隔較寬之寬平坦部4a。其中，圖1之構成中之寬平坦部4a具有將一個凸部3減省後之寬度。而且，該寬平坦部4a中凸部之減省部分構成為去齒部5。此處言及之「減省」、「去齒」並非指實際地將形成之凸部3於後續步驟中去除，而指以例如減省後之間隔形成、成為例如減省後之形狀。由此，利用轉印步驟等同時形成寬平坦部4a與窄平坦部4b之形態為本實施形態之構成。而且，去齒部5顯示所減省之凸部3之位置之凹底面形狀。因此，如圖3之後之圖所示，去齒部5以與凸部3相同之平面而圖示。 於圖1所示之實施形態中，去齒部5(寬平坦部4a)與窄平坦部4b之高度位置相同。但是，如下所述，去齒部5亦可為包含較窄平坦部4b低之凹底面之構成。 其次，對去齒部5為包含較窄平坦部4b低之凹底面之凹部之情形進行說明，於與圖1所示之實施形態之俯視圖相關之說明中將凹部另稱為去齒部而進行定義。 如圖2及圖3所示，凹凸構造20包含凸部21、凹部23(相當於圖1之去齒部5)、及位於凸部21與凹部23之間之平坦部(凸部間底部，相當於圖1之窄平坦部4b)22(上述之(1)(2)(3))。平坦部22係於凸部21之下端部分擴展之平坦部，設置於凸部21之頂點與凹部23之底面之間之高度位置。再者，於圖3中，為了區別凸部21與凹部23而對凹部23標註斜線。 於圖3中，凹部23各自獨立地配置，但亦可如圖4所示，凹部23連續地配置。 如圖5所示，構成凹凸構造20之凸部21以平均節距P0配置(上述之(4))。 如圖5所示，凹部23於正六邊形之各頂點之位置上配置(上述之(5))。 又，於圖5中，上述正六邊形之一邊之長度L成為平均節距P0之3倍(上述之(6))。 以下，排列之名稱根據下述之規則規定。於以圖5為代表之包含獨立之凹部23之情形時，例如，於圖5中凹部23之配置為六邊形之頂點位置，且一邊之長度L為平均節距P0之3倍，因此，將該配置稱為三倍六方點排列。 另一方面，於以圖4為代表之包含連續之凹部23之情形時，連續之凹部23之配置為六邊形，且一邊之長度L為平均節距P0之3倍，因此，將該配置稱為三倍六方邊排列。再者，長度L相當於將帶狀之凹部23之中心線描繪成六邊形狀時之一邊之長度。 以下，基於圖5所示之三倍六方點排列，對本實施形態之光學基材發揮效果之原理進行說明。 於本實施形態中，光學基材10係於其主面具備凹凸構造20，凹凸構造20係包含凸部21、凹部23、及位於凸部21與凹部23之間之平坦部(凸部間底部)22而構成。再者，所謂「主面」係指光學基材10中形成凹凸構造20之面，成膜於光學基材10上之各層中之主面係指將光學基材10配置於下側時之上表面側之面(與和光學基材10對向之側之面為相反側之面)。 LED之外部量子效率EQE係以內部量子效率IQE與光提取效率LEE之積表示。為了進一步提昇光提取效率，有效的是使平坦部22之比例減少以使波導模式崩潰。然而，若平坦部面積變小，尤其是若平坦部寬度小於決定初期之結晶性之某種程度之長度，則於結晶成長時於初期不會有效地產生缺陷之締合，而容易成為穿透轉移。而且，各個核容易受周圍之凹凸構造之微小變動影響，而缺陷密度產生面內分佈。因缺陷於面內分佈不均而難以進行均勻之成膜，導致主面之粗糙或凹坑之形成，從而導致漏電流之增加。漏電流係表示二極體之電特性之量，若為特定量以上之電流值，則對作為發光元件之性能造成不良影響。即，有如下問題：若為了高效率化而使平坦部22減少，則結果為每一晶圓之晶片產率降低。 此處，本發明者等人反覆進行了研究，結果發現如下內容，即，藉由在光學基材10設置包含凸部21、平坦部22、凹部23之凹凸構造20，可高良率地製造內部量子效率IQE與光提取效率LEE較高之半導體發光元件。 於本實施形態中，刻意地於凹凸構造20設置去齒部。該去齒部具有至少相當於1個凸部之平坦面積，成為易成長部。即，為了提昇光提取效率，即便於未確保充分之平坦部面積之條件下，只要刻意地配置去齒部，則該去齒部成為易成長部，而可自易成長部選擇性地進行結晶成長。此處言及之「去齒」並非指實際地將形成之凸部21於後續步驟中去除，而指形成例如減省後之間隔、成為例如減省後之形狀。 於圖2所示之實施形態中，關於去齒部，並非僅設為平坦區域，而形成較平坦部22低一級之凹部23。藉此，凹部23作為可謀求結晶性之進一步提昇之易成長部發揮功能。如此，推測其原因在於，於本實施形態中，藉由易成長部為凹部23，而進一步抑制自凸部21間之非常窄之平坦部22進行之核形成，而初期之缺陷位置之選擇性增加，藉此，可謀求結晶性之進一步提昇。 圖6係圖示成膜於具備凹凸構造之光學基材上之第1半導體層所具有之刀狀缺陷的俯視圖。又，圖7係圖示圖6中之A-A剖面之圖。 如圖7所示，初期之晶核集中於凹部23，因此，第1半導體層30之結晶缺陷之起點亦集中於光學基材之凹部23。其後，第1半導體層30如圖7所示，橫向地即朝向各單元晶格(參照圖6)之中心方向結晶成長，以第1半導體層30內之缺陷朝各單元晶格之中心方向彎曲之形式進行第1半導體層30之成膜，不久主面便平坦化。 藉由對缺陷之起點進行控制使其集中於凹部23，而缺陷密度之面內分佈降低，可一面抑制主面之粗糙或凹坑之形成一面均勻地進行結晶成長。因此，除由結晶性提昇帶來之內部量子效率之提昇以外，可有效地提高自晶圓獲得之半導體發光元件之個數(每一晶圓之晶片產率)。 又，因上述易成長部為凹部23，故與易成長部平坦之情形相比，凹凸構造之側面積增加，光提取效率亦提昇。根據以上情況，藉由設置作為易成長部之凹部23，而可高良率地製造內部量子效率IQE與光提取效率LEE較高之半導體發光元件。 再者，上述使用三倍六方點排列而進行了說明，但並無特別限定，關於連續之凹部之情形或具有不同之重複週期之構造亦同樣。 再者，本案中記載之「正」多邊形包括以下多邊形，即，包含相對於構成多邊形之邊長L(平均)而各邊之長度L'之變動在±10%以內者。將例如平均之邊長L為2100 nm時邊之長度L'為1890 nm～2310 nm者設為正多邊形。 其次，對凹凸構造20之參數進行說明。 圖5所示之平均節距P0係定義為凸部21之最接近之頂點間之距離之算術平均。 用於測定之局部之範圍係定義為凹凸構造之平均節距P0之5倍～50倍左右之範圍。例如，若平均節距P0為700 nm，則於3500 nm～35000 nm之測定範圍內進行測定。因此，於具有凹凸構造之區域內之例如中央之位置拍攝例如7500 nm之視野圖像，使用該攝像而求出算術平均。上述視野圖像之拍攝可使用例如掃描式電子顯微鏡(SEM，Scanning Electron Microscope)或原子力顯微鏡(AFM，Atomic Force Microscope)。 (算術平均) 於將某要素(變量)之分佈之N個測定值設為x1、x2…、xn之情形時，算術平均值由以下之式(2)定義。 [數1] 式(2)計算算術平均時之樣品件數N定義為20。設為20係為了於下述局部之範圍內任意地選擇各凹凸構造時獲得充分之統計平均。 就光提取效率之觀點而言，平均節距P0較佳為500 nm以上，更佳為700 nm以上。又，若以凹部規定之單元晶格之邊長L過長，則平坦化所需之第1半導體層30之膜厚變厚，而導致產出量降低，而且，於成膜時容易翹曲。就上述觀點而言，平均節距P0較佳為2000 nm以下，更佳為1800 nm以下。 (凸部高度H) 凸部高度H係定義為凸部頂部與平坦部之凸部底部之高度之差(圖8)。若凸部高度H較高則於第1半導體層30平坦化時所需之膜厚變厚，而於成膜時容易翹曲。因此，高度H較佳為1300 nm以下，更佳為1200 nm以下。再者，凸部底部係指凸部21與平坦部22相接之位置，凸部高度H係規定為距離平坦部22之高度，而並非距離凹部23之底面位置之高度。 (凸部底部直徑D) 凸部底部直徑D係定義為俯視下凸部底部之外切圓之直徑。例如，於凸部底部為正圓之情形時，如圖9A般唯一地規定直徑。然而，於實際之凹凸構造中，凸部底部成為自正圓變形後之形狀。尤其是於使底部直徑增大之蝕刻條件下，圓狀之底部接近於六邊形。於該情形時，將凸部底部之外切圓直徑設為底部直徑(圖9B)。 (占空比) 占空比係由凸部底部直徑D與平均節距P0之比(D/P0)定義。其係表示凹凸構造之填充度之量。於占空比較小、即凸部底部直徑D比平均節距P0小之情形時，平坦部22露出之比例變高。此時，亦自平坦部22進行結晶成長，而選擇性地自凹部(易成長部)23成長之位置選擇性降低。由此，為了抑制半導體層之缺陷而使內部量子效率IQE提昇，較佳為抑制自光學基材之平坦部進行之初期結晶成長。因此，占空比較佳為0.85以上，更佳為0.9以上。另一方面，隨著進行蝕刻而凸部21之底部之形狀因鄰接之凸部之存在而變形。若形狀變形則於結晶成長時容易產生孔隙。其結果，因孔隙而導致光散射，而光提取效率降低。就該觀點而言，占空比較佳為1.1以下，更佳為1.05以下。 (凸部縱橫比A) 凸部縱橫比A係由凸部高度H與凸部底部直徑D之比(H/D)定義。為了使波導模式崩潰而提昇光提取效率，凸部縱橫比A較佳為0.3以上，更佳為0.4以上。若凸部縱橫比A較大，則於平坦化時容易產生孔隙，而導致光提取效率降低。就該觀點而言，凸部縱橫比A較佳為1以下，更佳為0.85以下。 (凹部深度lo_d、凹部開口寬度lo_w) 凹部深度lo_d係定義為平坦部之凸部底部與凹部底部之高度之差(圖8)。因此，自平坦部22至凸部21之頂部之高度H不包含於凹部深度lo_d。凹部開口寬度lo_w於如圖9A般凹部23獨立之情形時，成為凹部23之開口直徑。如圖9B般，定義為對於包圍周圍之凸部底部之內切圓。 另一方面，於如圖9C所示般凹部23連續之情形時，凹部開口寬度lo_w成為連續之凹部所形成之線之寬度，如圖9C般，定義為對於鄰接之凸部底部之切線間距離。就使初期之結晶成長之位置選擇性提昇之觀點而言，凹部深度lo_d較佳為20 nm以上，進而較佳為25 nm以上。 又，若凹部深度lo_d過深，則自凸部底部結晶成長後之半導體層之基材整體之平坦性容易變差，因而欠佳，凹部深度lo_d與凹部開口寬度lo_w之比((lo_d)/(lo_w))較佳為1以下，更佳為0.85以下。 又，就使初期晶核之結晶性提昇之觀點而言，凹部開口寬度lo_w較佳為100 nm以上，更佳為200 nm以上，若為300 nm以上，則結晶成長時之平坦性提昇，因而較佳，且較佳為鄰接之凸部底部之直徑之2倍以下。 於圖9C所示之凹部23連續之配置中，凹部23之底部為大致均等之寬度，於光學基板面內均一，於由凹部23包圍之區域內，凸部為大致均一之形狀，因此，面內均一性提高，而結晶成長時之平坦性提昇。若結晶成長時之平坦性提昇，則所獲得之半導體發光元件之漏電流減少。 進而，圖9C所示之凹部23之底部至凹部23之側面、凸部21之側面至凸部21之頂部之側面部係連續之斜面部，且為凸部21之側面連續地延伸至凹部23之底部緣之形狀。 (形狀) 再者，凹凸構造20形成於光學基材10之一主面。凹凸構造20可設置於主面之整面，亦可設置於主面之一部分。又，點之形狀可列舉例如圓錐、圓柱、四角錐、四角柱、六角錐、六角柱、多角錐、多角柱、雙重環狀、多重環狀等構造。再者，該等形狀包含底面之外徑變形之形狀或側面彎曲之形狀。 (凹部之排列) 凹部23之排列可根據凹部23所形成之單元晶格之一邊之長度L、及橫向成長而平坦化時所需之半導體層之厚度等適當改變。例如，於長度L極大之情形時，平坦化所需之半導體層之厚度明顯變厚，而容易翹曲。此導致製程上之操作困難。 例如，亦可如圖5般，凹部23於設定於正三角形晶格9之各晶格點之配置位置上設定正六邊形之新的單元晶格7，並設置於與上述正六邊形之頂點對應之配置位置(六方點排列)。又，亦可如圖10般，凹部23作為新的正三角形晶格設定在設定於正三角形晶格之各晶格點之配置位置上，並且設置於相當於上述新設定之正三角形之頂點之位置。即，凹部23設置於與上述三角形之頂點對應之配置位置(三方點排列)。進而，亦可為使設定之新的晶格相對於配置凸部之正三角形晶格旋轉90度後之配置(圖11、圖12)。於各情況下，新設定之晶格之一邊之長度L可適當改變，並不限定於圖示者。若一邊之長度較短，則凹部23之密度相對增加，作為結晶整體導入凹部23而控制初期之缺陷產生部位之效果無法充分發揮。就該觀點而言，晶格之一邊之長度較佳為平均間距P0之1.5倍以上，又，較佳為2倍以上，更佳為2√3倍以上。另一方面，於長度L極大之情形時，平坦化所需之半導體層之厚度明顯變厚，而容易翹曲。此導致製程上之操作困難。就該觀點而言，晶格之一邊之長度較佳為平均間距P0之4√3倍以下。 凹部23之配置若為例如自凹部23成長之晶核之面彼此締合般之配置則更佳。例如若為六方晶，則與如圖13所示般各晶核於指示結晶面之邊界之邊(圖13中表示為點P)締合之情形相比，如圖14所示般於結晶面F締合之配置因缺陷減少而更佳。為了如圖14所示般使晶核於面彼此締合，而以將凹部23彼此連結之直線M與於結晶成長初期締合之結晶面F正交的方式調整各凹部23之配置。因此，凹部23之配置係反映第1半導體層30之結晶對稱性而決定。再者，「締合」係指各晶核結合之狀態。 例如，若第1半導體層30為六方晶，則凹部23之位置較佳為三方晶格或六邊形配置，若為立方晶則較佳為四方排列。又，例如，於利用壓印法形成抗蝕劑層之情形時，藉由相對於包含具有上述結晶對稱性之去齒部之模具，使基板以與於結晶成長初期締合之結晶面F正交之方式旋轉而形成。 進而，若凹部23之配置為如圖4所示之六方邊排列，則由凹部23包圍之區域等間隔地週期性地排列，因此，面內均一性提高，結晶成長時之平坦性提昇。若結晶成長時之平坦性提昇，則所獲得之半導體發光元件之漏電流減少，因而較佳。若由凹部23包圍之區域為最密填充則更佳。 (半導體發光元件用基板) 本發明中之半導體發光元件用基板係用以使半導體結晶磊晶成長於主面上之半導體發光元件用基板，較佳為應用上述光學基材。 本實施形態之半導體發光元件用基板係包含至少1個以上之主面且用以使半導體結晶磊晶成長於第1主面上之基板，上述第1主面係包含複數個磊晶成長促進部、及複數個磊晶成長抑制部而構成。 圖15係本實施形態之半導體發光元件用基板之俯視模式圖。半導體發光元件用基板100係包含磊晶成長促進部101及包圍其周圍之磊晶成長抑制部104而構成。磊晶成長抑制部104係由以週期Pn藉由六方細密填充配置而週期排列之複數個凸部102構成。於圖15中，將由虛線表示之凸部102設為六方細密填充配置而構成磊晶成長抑制部104。再者，圖15所示之凸部102之區域全部相當於磊晶成長抑制部104，為了便於說明，而僅一部分凸部102由虛線表示。再者，於圖17、圖22、圖23、圖24、圖25、圖26、圖27中亦同樣。 進而，磊晶成長促進部101配置在和與最接近之磊晶成長促進部101a之距離Pe彼此相等之6個磊晶成長促進部101b、101c、101d、101e、101f、101g構成二維六方晶格103的位置，二維六方晶格103係週期性地配置。 再者，於圖15中，表示了磊晶成長抑制部104由複數個凸部102構成之例，但並不限定於此，磊晶成長抑制部104亦可由複數個凹部構成。 以下，以利用複數個凸部構成磊晶成長促進部之形態進行說明，但關於磊晶成長促進部由複數個凹部構成之形態，可另稱為設為利用凹部置換以下之說明中之凸部所得之構成之形態。 於半導體發光元件用基板100，凸部102間之最大空隙部105與磊晶成長促進部101相比磊晶成長十分慢，為與凸部102之斜面部同等之磊晶成長速度，較佳為實質上不進行磊晶成長。最大空隙部105較佳為不具有與半導體發光元件用基板100之主面平行之平面。又，即便於最大空隙部105具有與半導體發光元件用基板100之主面平行之平面之情形時，各最大空隙部105中與主面平行之平面之面積較佳為0.05 μm² 以下，更佳為0.02 μm² 以下，若為0.01 μm² 以下，則實質上自平面部進行之磊晶成長速度成為與凸部102同等以下，因而更佳。最大空隙部105之與主面平行之平面之面積例如可藉由電子顯微鏡或AFM(原子間距離顯微鏡)測定剖面形狀與平面形狀而計算。 構成磊晶成長抑制部104之凸部102若以週期Pn週期配置，則可使最大空隙部105之面積更少且可均一地形成於半導體發光元件用基板100之第1主面上，而下述之磊晶成長中之結晶位錯缺陷之減少效果有效地發揮，因而較佳。 由於磊晶成長抑制部104係由凸部102構成，故而即便磊晶成長促進部101存在於凸部102間，磊晶成長促進部101佔據磊晶成長抑制部104之相對於凸部102整體之相對面積亦較少，因此，可保持基於凸部102之對於LED發光光之散射效果。進而，本案發明者進行了研究，結果明確如下內容，即，藉由磊晶成長抑制部104週期性地存在，而與凸部102均一地存在於整面時相比，散射效果增加，而LEE增加。藉由存在磊晶成長抑制部104而LEE增加之詳細原理不明，但認為原因在於，與僅單調地存在凸部102相比，面內之對稱性有規則地紊亂，藉此產生新的繞射構造。 又，可不依存於凸部102之直徑而任意地設定磊晶成長促進部間距離Pe，因此，可於進一步保持對於LED發光光之散射效果之狀態下使下述結晶位錯缺陷之減少效果增加。 又，磊晶成長促進部101之各自之面積較佳為0.1 μm² 以上，更佳為0.2 μm² 以上，進而較佳為0.3 μm² 以上。藉此，與磊晶成長抑制部104之磊晶速度差變大，而結晶位錯減少效果有效地發揮作用。進而，磊晶成長促進部101之各自之面積較佳為10 μm² 以下，更佳為7 μm² 以下，進而較佳為5 μm² 以下。藉此，於下述之磊晶成長時之橫向成長時，結晶位錯缺陷容易彎曲。 圖16係圖15中之X-X面之剖視模式圖。磊晶成長促進部101具有與半導體發光元件用基板100之主面平行之平面，例如，於以C面為主面之藍寶石基板之情形時，磊晶成長促進部101成為由C面構成之平面。又，於圖16中，磊晶成長抑制部104由複數個凸部102構成，且將磊晶成長促進部101以等間隔隔開。圖16中之磊晶成長促進部101間之距離與圖15中之二維六方晶格103之晶格常數Pe相等。 構成磊晶成長抑制部104之凸部102較佳為其底面之直徑φ1為凸部102之配置週期Pn之85%以上，進而較佳為90%以上，若為95%以上則更佳，若為週期Pn以上，則凸部間之間隙變少，而阻礙自凸部間空隙進行之磊晶成長，因而較佳。若凸部102之底面之直徑φ1為週期Pn以上，則凸部102間之間隙消失，而凸部底部成為多邊形形狀。 圖17係與圖15相同之配置，構成磊晶成長抑制部204之複數個凸部202之底面寬度(最大寬度)φ成為週期Pn之115%，為不存在凸部202間之間隙之狀態。又，磊晶成長促進部201配置在和與最接近之磊晶成長部201a之距離Pe彼此相等之6個磊晶成長促進部201b、201c、201d、201e、201f、201g構成二維六方晶格203的位置，二維六方晶格203係週期性地配置。 又，於圖15及圖17中，構成磊晶成長抑制部104(204)之凸部102(202)之週期Pn與磊晶成長促進部間距離Pe之比為3.46。又，圖15中之磊晶成長促進部101相對於第1主面之面積比為0.076，圖17中之磊晶成長促進部201相對於第1主面之面積比為0.066。 於本實施形態之半導體發光元件用基板100(200)中，藉由上述磊晶成長抑制部104(204)、及磊晶成長促進部101(201)使形成於基板表面之半導體層中之結晶轉移缺陷減少，藉此，結晶品質提昇。關於本實施形態之半導體發光元件用基板中半導體層中之結晶轉移缺陷減少之機制，以下進行說明。 圖18係先前技術之於表面形成有凸部之半導體發光元件用基板300之俯視模式圖。先前技術之半導體發光元件用基板300係於主面301上以固定間隔形成有凸部302。未形成凸部302之主面301係供磊晶成長於基板表面之半導體結晶層及適合晶格面之基板面(例如藍寶石基板之C面)露出。因此，於半導體發光元件用基板300中，可進行半導體結晶層之磊晶成長之磊晶成長促進部係於凸部302間之整面連續，由凸部間之最大空隙部305、及與其相連之谷部306構成。 若於該半導體發光元件用基板300進行磊晶成長，則自被凸部302間包圍之最大空隙部305與谷部306之兩者發生磊晶成長之核形成。因此，可實現基於下述之橫向成長模式之結晶位錯缺陷之減少。 進而，半導體發光元件用基板300中之凸部302亦有使所獲得之LED之發光光散射而使光提取效率提昇的效果。然而，光提取效率根據凸部302之大小(底面直徑、凸部高度)而增加，因此，若為了獲得較高之光提取效率而增大凸部302，則如上所述，谷部305之平面面積變得過少，而結晶位錯缺陷密度增加，其結果，所獲得之LED之發光效率降低。即，基於結晶位錯缺陷密度之減少之發光效率之提昇與基於光提取效率之增加之發光效率之提昇存在取捨關係，無法期望某種程度以上之發光效率提昇。 圖19係對藉由先前技術之半導體發光元件基板使結晶位錯缺陷減少之機制進行說明的剖面投影模式圖。圖19係圖18所示之Y1-Y1剖面投影模式圖。 若於設置有凸部302之半導體發光元件用基板300進行磊晶成長，由於在空隙部305與谷部306存在適合晶格面之基板面(例如藍寶石基板之C面)，故而發生核成長，磊晶成長自空隙部305與谷部306開始，而產生磊晶層310a、320a(圖19A)。此時，空隙部305中適合晶格面之基板面之面積較多，因此，磊晶層310a成長得較大。 進而，若於橫向成長模式之條件下進行磊晶成長，則磊晶層310b、320b中產生之基於晶格失配之結晶位錯缺陷311b、321b橫向彎曲(圖19B)。由於磊晶層310b之表面積較磊晶層320b大，故而發生磊晶層之擴散、再結晶，磊晶層310b之成長變得更快，而磊晶層310b與磊晶層320合為一體。 進而，進行橫向成長後，最終將條件自橫向成長改變為縱向成長，而獲得平坦之磊晶層310c(圖19C)。如此般，自谷部306成長之磊晶層320a與磊晶層310a合為一體，但結晶位錯缺陷311c集中於谷部306正上方，且一部分轉移缺陷消失。其結果，磊晶層310c中之轉移缺陷311c減少，但谷部306正上方之缺陷由於進行上述橫向成長之餘地較少，故而結晶轉移減少之效果較小。其結果，結晶位錯缺陷集中於凸部302間之谷部306之區域，凸部間之谷部306之晶格缺陷311c幾乎未減少。 為了於此種結晶位錯減少機制下進一步減少結晶位錯缺陷，有效的是減少空隙部305與谷部306之平面面積，但若成為某種程度以下之平面面積，則半導體結晶層之磊晶成長速度變得過慢，成為與凸部302同等之成長速度，因此，反而有結晶位錯缺陷增加之問題。 其次，利用圖15中之X-X剖面投影模式圖之圖20，對抑制本實施形態之半導體發光元件用基板100中之結晶位錯缺陷之機制進行說明。再者，圖20中由斜線表示之凸部102為X-X線上之凸部，但其兩側之凸部表示位於X-X線之裏側之凸部，而並非X-X線上之凸部。 若於本實施形態之半導體發光元件用基板100進行磊晶成長，則由於在磊晶成長促進部101存在適合晶格面之基板面(例如藍寶石基板之C面)，故而於此處發生核成長，磊晶成長自磊晶成長促進部101開始，而產生磊晶層110a(圖20A)。 磊晶成長抑制部104係緊密地配置有凸部102，且凸部102間之最大空隙部105(參照圖15)之磊晶成長速度為與凸部102之斜面部大致同等之磊晶成長速度，因此，實質上不進行磊晶成長。因此，如圖5般之凸部間之晶格缺陷於磊晶成長後亦不會殘存。 進而，若進行橫向成長模式，則基於晶格失配之結晶位錯缺陷111b橫向彎曲(圖20B)，自不同之磊晶成長促進部101成長之磊晶層110b相互合為一體。進而，將條件自橫向成長改變為縱向成長而獲得平坦之磊晶層110c(圖20C)。 於本實施形態之半導體發光元件用基板100中，磊晶成長促進部101與磊晶成長抑制部104明確分離，且於自磊晶成長促進部101成長之所有磊晶層110a存在充分橫向成長之空間，因此，由因橫向成長引起之結晶位錯缺陷111c(參照圖20C)彼此之碰撞所帶來之結晶位錯減少效果有效地發揮。 進而，於本實施形態之半導體發光元件用基板100中，以凸部102之面積成為最大之方式決定該凸部102之底面寬度φ。因此，可使基於凸部102之LED之發光光之散射效果最大。又，磊晶成長促進部101能以不使LED之發光光之散射效果減小之面積比設置於半導體發光元件用基板100之第1主面上，磊晶成長促進部101相對於上述第1主面之面積比較佳為0.001以上且0.2以下。若磊晶成長促進部101相對於第1主面之面積比低於0.001，則設置於半導體發光元件用基板100上之磊晶層之成長過度花費時間，於工業生產上欠佳。又，上述面積比較佳為0.002以上，若為0.005以上，則於工業生產上磊晶成長速度對LED生產造成之影響變得更小，因而更佳。 又，若磊晶成長促進部101相對於上述第1主面之面積比超過0.3，則上述結晶位錯缺陷之減少效果降低，因而欠佳，較佳為0.20以下，若為0.15以下，則結晶位錯缺陷之減少效果充分發揮，同時，發光光之散射效果亦更有效地發揮，因而更佳，特佳為0.10以下。 進而，如圖21所示，於本實施形態之半導體發光元件用基板400中，磊晶成長促進部401亦可為具有與半導體發光元件用基板400之主面平行之平面的凹部。又，圖21所示之符號404表示磊晶成長抑制部。此處，所謂凹部，係指相較將凸部402之谷部連結之平面朝與第1主面相對之另一主面方向凹陷之狀態，凹部之底面寬度較佳為10 nm以上。又，凹部之底面寬度若為50 nm以上則更佳，若為100 nm以上，則所獲得之LED之發光光之散射效果進一步增強，因此進而較佳。又，凹部之深度之上限並無特別限定，但必須於凹部底面具有與半導體發光元件用基板400之主面平行之平面，且其面積較佳為0.1 μm² 以上，因此，以凹部底面之平面成為該值以上之方式適當進行設計、選擇。若凹部底面之面積低於0.1 μm² ，則自磊晶成長促進部401進行之磊晶層之成長速度變慢，而上述結晶位錯減少效果不能充分發揮，因而欠佳。 如圖15、圖17所示，於本實施形態之半導體發光元件用基板100(200)中，磊晶成長促進部101(201)之最接近之磊晶成長促進部間距離Pe較佳為彼此相等。若磊晶成長促進部間距離Pe彼此相等，則上述基於磊晶成長步驟中之橫向成長之結晶位錯缺陷減少之效果均等地產生，而使結晶品質均一，因而較佳。假設結晶位錯缺陷存在不均，則所獲得之LED之發光層中之漏電流增加，而LED整體之能量效率降低。 因同樣之原因，磊晶成長促進部間距離Pe較佳為於本實施形態之半導體發光元件用基板之第1主面面內以等間隔均等配置。若於面內以等間隔均等配置，則結晶位錯缺陷之減少效果於面內變得均等，結晶品質於面內變得均等，因此，可抑制LED之發光效率降低，因而較佳。 又，於本發明之半導體發光元件用基板中，基板較佳為具有六方晶系之結晶構造之單晶基板，且較佳為上述最接近之複數個磊晶成長抑制部之最接近之方向與上述半導體發光元件用基板之上述結晶構造之m面不平行。如圖17所示，表示磊晶成長抑制部間之Pn之向量方向相對於構成半導體發光元件用基板之六方晶系之m面不平行，具體而言，Pn之向量方向相對於六方晶系之m面之偏移較佳為超過0度且未達30度。 若磊晶成長抑制部之最接近之方向與基板結晶之m面偏離，則自磊晶成長促進部成長之磊晶層之成長變快而較佳。其原因在於，於基板為六方晶系之情形時，自磊晶成長促進部成長之磊晶結晶亦成為六方晶。於磊晶成長抑制部之最接近之方向與基板結晶之m面平行的情形時，於與自磊晶成長促進部成長之磊晶結晶之成長方向正對之位置存在磊晶成長抑制部，而阻礙磊晶結晶整體之成長。 於本實施形態中，若磊晶成長促進部之最接近之方向與基板結晶之m面不平行，則上述磊晶結晶之成長不易受阻，因此，促進磊晶成長，而於工業利用上較佳。進而，某特定方向上之磊晶成長之阻礙因素消除，所獲得之磊晶膜之表面平滑性得到改善，因而較佳。 於本實施形態之半導體發光元件用基板中，最接近之磊晶成長促進部間距離Pe與構成磊晶成長抑制部之凸部或凹部之週期Pn較佳為滿足下述式(1)。 1.5≦Pe/Pn≦30      式(1) 若Pe與Pn之比為式(1)之範圍，則結晶位錯缺陷之減少效果充分發揮，且對於所獲得之LED之發光光之光散射效果有效地發揮功能，因而較佳。 若Pe/Pn低於1.5，則磊晶成長促進部間距離過近，磊晶成長中之橫向成長之成長空間變少，因而欠佳。又，若Pe/Pn超過30，則於磊晶成長促進部之橫向成長時要越過之磊晶成長抑制部之凸部變多，因此，難以獲得磊晶成長結束時之平坦之磊晶成長層，因而欠佳。又，若Pe/Pn超過30，則於磊晶成長結束時難以使磊晶成長層之上表面平坦化，藉此，所獲得之LED之發光時之漏電流增加，而LED之發光效率減少。由此，Pe/Pn較佳為30以下。 Pe/Pn若為2以上，則藉由磊晶成長促進部間距離之成長空間而結晶位錯缺陷減少，因而較佳，若為3.4以上則更佳。進而，Pe/Pn較佳為25以下，若為21以下，則容易獲得平坦之磊晶層，因而更佳。 尤其是，若Pe/Pn為2以上且4以下之範圍，則基於磊晶橫向成長之結晶位錯缺陷之減少效果充分發揮，容易於直徑4英吋以上之大徑之藍寶石基板整面獲得平坦之磊晶層，於工業生產上最佳。 圖22係其他實施形態之半導體發光元件用基板之俯視模式圖。半導體發光元件用基板500包括磊晶成長促進部501、及包圍其周圍之磊晶成長抑制部504，磊晶成長抑制部504係由以週期Pn藉由六方細密填充配置而週期排列之複數個凸部502構成。進而，磊晶成長促進部501配置在和與最接近之磊晶成長促進部501a之距離Pe彼此相等之6個磊晶成長促進部501b、501c、501d、501e、501f、501g構成二維六方晶格503的位置，二維六方晶格503係週期性地配置。 進而，於圖22中，與圖17同樣地，構成磊晶成長抑制部504之複數個凸部502之底面寬度φ成為週期Pn之115%，為凸部502間不存在間隙之狀態。 又，於圖22中，構成磊晶成長抑制部503之凸部502之週期Pn與磊晶成長促進部間距離Pe之比為3.0。又，磊晶成長促進部501相對於第1主面之面積比為0.088。 圖23係其他實施形態之半導體發光元件用基板之俯視模式圖。半導體發光元件用基板600為與圖22相同之構成，包括磊晶成長促進部601及由凸部602構成之磊晶成長抑制部604。進而，磊晶成長促進部601配置在和與最接近之磊晶成長促進部601a之距離Pe彼此相等之6個磊晶成長促進部601b、601c、601d、601e、601f、601g構成二維六方晶格603的位置，二維六方晶格603係週期性地配置。於圖23中，凸部602之週期Pn與磊晶成長促進部間距離Pe之比為4.0。又，磊晶成長促進部601相對於第1主面之面積比為0.049。 圖24係其他實施形態之半導體發光元件用基板之俯視模式圖。半導體發光元件用基板650包括磊晶成長促進部651、及由凸部652構成之磊晶成長抑制部654。進而，磊晶成長促進部651配置在和與最接近之磊晶成長促進部651a之距離Pe彼此相等之6個磊晶成長促進部651b、651c、651d、651e、651f、651g構成二維六方晶格653的位置，二維六方晶格653係週期性地配置。於圖24中，凸部652之週期Pn與磊晶成長促進部間距離Pe之比為2.0。又，磊晶成長促進部651相對於第1主面之面積比為0.200。 圖25係其他實施形態之半導體發光元件用基板之俯視模式圖。半導體發光元件用基板700包括磊晶成長促進部701及包圍其周圍之磊晶成長抑制部704，磊晶成長抑制部704係由以週期Pn週期排列之複數個凸部702構成。進而，磊晶成長促進部701配置在和與最接近之磊晶成長促進部701a之距離Pe彼此相等之3個磊晶成長促進部701b、701c、701d構成二維六方晶格703的位置，二維六方晶格703係週期性地配置。於圖25中，亦為與圖17同樣地構成磊晶成長抑制部704之複數個凸部702之底面寬度φ成為週期Pn之115%且於凸部702間不存在平面部之構造。於圖25中，凸部702之週期Pn與磊晶成長促進部間距離Pe之比為2.0，磊晶成長促進部701相對於第1主面之面積比為0.138。 圖26係其他實施形態之半導體發光元件用基板之俯視模式圖。半導體發光元件用基板800包括帶狀之磊晶成長促進部801、及包圍其周圍之帶狀之磊晶成長抑制部804，磊晶成長抑制部804係由以週期Pn週期排列成三角晶格之複數個凸部802構成。進而，磊晶成長促進部801係以與最接近之磊晶成長促進部之距離Pe重複配置於第1主面上。於半導體發光元件用基板800中，未圖示之圖式上下方向成為於第1主面之面內方向同樣地重複之配置，實質上為磊晶成長促進部801由磊晶成長抑制部804夾著之配置。 進而，於圖26中，亦為與圖17同樣地構成磊晶成長抑制部804之複數個凸部902之底面寬度φ為週期Pn之115%，且於凸部902間不存在平面部之構造。於圖26中，磊晶成長促進部間距離Pe與凸部902之週期Pn之比為5.2，磊晶成長促進部801相對於第1主面之面積比為0.14。 圖27係其他實施形態之半導體發光元件用基板之俯視模式圖。半導體發光元件用基板900包括帶狀之磊晶成長促進部901、及包圍其周圍之帶狀之磊晶成長抑制部904，磊晶成長抑制部904係由以週期Pn週期排列成正方晶格之複數個凸部902構成。進而，磊晶成長促進部901係以與最接近之磊晶成長促進部之距離Pe重複配置於第1主面上。於半導體發光元件用基板900中，未圖示之圖式上下方向成為於第1主面之面內方向同樣地重複之配置，實質上為磊晶成長促進部901由磊晶成長抑制部904夾著之配置。 進而，於圖27中，構成磊晶成長抑制部904之複數個凸部902之底面寬度φ為週期Pn之141%，成為於凸部902間不存在平面部之構造。於圖27中，磊晶成長促進部間距離Pe與凸部902之週期Pn之比為6.0，磊晶成長促進部901相對於第1主面之面積比為0.17。 圖28係其他實施形態之半導體發光元件用基板之俯視模式圖。半導體發光元件用基板1000包括磊晶成長促進部1001及包圍其周圍之磊晶成長抑制部1004，磊晶成長抑制部1004係由以週期Pn週期排列之複數個凸部1002構成。進而，磊晶成長促進部1001配置在和與最接近之磊晶成長促進部1001a之距離Pe彼此相等之3個磊晶成長促進部1001b、1001c、1001d構成二維六方晶格1003的位置，二維六方晶格1003係週期性地配置。於圖28中，構成磊晶成長抑制部1004之複數個凸部1002之底面寬度φ成為週期Pn之100%。於圖28中，凸部1002之週期Pn與磊晶成長促進部間距離Pe之比為1.73，磊晶成長促進部1001相對於第1主面之面積比為0.295。 圖29係其他實施形態之半導體發光元件用基板之俯視模式圖。半導體發光元件用基板1100包括磊晶成長促進部1101及包圍其周圍之磊晶成長抑制部1104、以及位於接近之磊晶成長促進部1101間之磊晶成長連結部1105、及上述以外之區域之磊晶成長抑制部1106，磊晶成長抑制部1104、1106係由以週期Pn週期排列之複數個凸部1102構成。 磊晶成長促進部1101配置在和與最接近之磊晶成長促進部1101a之距離Pe彼此相等之6個磊晶成長促進部1101b、1101c、1101d、1101e、1101f、1101g構成二維六方晶格1103的位置，二維六方晶格1103係週期性地配置。 進而，磊晶成長連結部1105位於最接近之磊晶成長促進部間，磊晶成長連結部1105係由以週期Pn週期排列之凸部1102之底面Φ小於凸部1102之凸部1107構成。 於圖29中，凸部1102之週期Pn與磊晶成長促進部間距離Pe之比為3.46。又，磊晶成長促進部1101相對於第1主面之面積比為0.076。 本實施形態中之磊晶成長連結部1105中之凸部1107之底面寬度Φ較構成磊晶成長抑制部1104之凸部1102小，因此，作為磊晶成長面之基板平面露出之面積較大。因此，磊晶成長連結部1105之磊晶成長速度較磊晶成長抑制部1104、1106大。又，另一方面，由於作為磊晶成長面之基板平面露出之面積較磊晶成長促進部1101小，故而磊晶成長速度較磊晶成長促進部1101小。即，具有磊晶成長抑制部與磊晶成長促進部之中間之磊晶成長速度。 由於磊晶成長連結部1105位於最接近之磊晶成長促進部1101間，故而促進自磊晶成長促進部1101成長之磊晶結晶之連結，容易獲得於晶圓面內厚度均一之磊晶膜，故而較佳。 本實施形態係藉由如上述般於晶圓面內設置磊晶成長促進部1101與磊晶成長抑制部1104、1106，而於晶圓面內產生磊晶成長速度差，從而具有使所獲得之磊晶膜之結晶性提昇之效果。但是，另一方面，容易產生晶圓面內之磊晶膜之膜厚不均一。因此，可藉由在磊晶成長促進部1101間設置磊晶成長連結部1105而使晶圓面內之磊晶膜厚均一性提昇。 若磊晶成長連結部1105存在於磊晶成長促進部1101間則可抑制膜厚不均一性的機制之詳細情況不明，但認為如下。 磊晶成長經過如下過程，即，形成於基板平面上之磊晶結晶按需大幅度成長，並且結晶彼此連結，從而成為磊晶膜。於該過程中，磊晶成長為化學反應，因此，表面積較大之磊晶結晶之成長速度較表面積較小之結晶快，而優先成長變大。即，結晶成長初期之微小之結晶之大小與磊晶結晶之成長一併被擴大。其結果，導致磊晶結晶之大小不均，各自連結而獲得之磊晶膜之膜厚容易變得不均一。 此處，若於磊晶成長促進部1101間設置磊晶成長連結部1105，則於結晶成長初期，促進自磊晶成長促進部1101成長之結晶彼此之連結，而成為一個較大之磊晶結晶，從而可抑制上述結晶成長初期之微小之結晶之大小不均。其結果，可抑制晶圓面內之膜厚不均一性。 由於磊晶成長連結部1105之磊晶成長速度小於磊晶成長促進部，故而基於上述磊晶成長速度差之抑制結晶位錯缺陷之機制發揮作用，而所獲得之磊晶結晶膜之結晶性提昇效果不會受損。 磊晶成長連結部1105之凸部1107之底面寬度Φ必須較構成磊晶成長抑制部1104、1106之凸部1102小，較佳為構成磊晶成長抑制部1104、1106之凸部1102之底面寬度Φ之90%以下，更佳為80%以下，若為60%以下，則容易發生與磊晶成長促進部之連結，故而較佳。又，若底面寬度Φ變小，則與磊晶成長促進部1101之差異變小，而基於上述磊晶成長速度差之結晶位錯缺陷之抑制效果變小，因而欠佳，較佳為構成磊晶成長抑制部1104、1106之凸部1102之底面寬度Φ之10%以上，更佳為20%以上，若為40%以上，則不會有損基於磊晶成長促進部1101之結晶位錯缺陷之抑制效果，因而較佳。 圖30係其他實施形態之半導體發光元件用基板之俯視模式圖。半導體發光元件用基板1200包括磊晶成長促進部1201及包圍其周圍之磊晶成長抑制部1204、以及位於接近之磊晶成長促進部1201間之磊晶成長連結部1205、及上述以外之區域之磊晶成長抑制部1206，磊晶成長抑制部1204、1206係由以週期Pn週期排列之複數個凸部1202構成。 磊晶成長促進部1201配置在和與最接近之磊晶成長促進部1201a之距離Pe彼此相等之6個磊晶成長促進部1201b、1201c、1201d、1201e、1201f、1201g構成二維六方晶格1203的位置，二維六方晶格1203係週期性地配置。 進而，磊晶成長連結部1205位於最接近之磊晶成長促進部1201間，磊晶成長抑制部1205係由底面寬度Φ較以週期Pn週期排列之凸部1202小之凸部1207構成。 於圖30中，凸部1202之週期Pn與磊晶成長促進部間距離Pe之比為3.46。又，磊晶成長促進部1201相對於第1主面之面積比為0.076。 其次，對本發明之第2實施形態之半導體發光元件用基板進行說明。圖31A係本發明之第2實施形態之半導體發光元件用基板之俯視模式圖。半導體發光元件用基板1300包括磊晶成長抑制部1304及包圍其周圍之磊晶成長促進部1301，磊晶成長抑制部1304係由以週期Pn週期排列之複數個凸部1302構成。 於磊晶成長促進部1301區域內包含底面寬度Φ較構成磊晶成長抑制部1304之凸部1302小的凸部1307。 由於在磊晶成長促進部1301內包含凸部1307，故而於磊晶成長促進部1301內，亦局部產生磊晶結晶成長速度差，而體現上述結晶位錯缺陷之抑制效果。進而，於磊晶成長抑制部1304，與上述形態同樣地，存在與磊晶成長促進部1301之結晶成長速度差，因此，抑制結晶位錯缺陷，而所獲得之磊晶膜之結晶品質提昇。 進而，磊晶成長促進部1301隔著凸部1307而連續，因此，可抑制因磊晶成長初期之各結晶之大小之偏差引起的晶圓面內之磊晶膜厚之不均一性。 磊晶成長抑制部1304相對於第1主面之面積比較佳為0.8以上且0.999以下。若磊晶成長抑制部1304相對於第1主面之面積比低於0.7，則上述結晶位錯缺陷之減少效果降低，因而欠佳，較佳為0.80以上，若為0.85以上，則結晶位錯缺陷之減少效果充分發揮，同時發光光之散射效果亦更有效地發揮，因而較佳，特佳為0.90以上。 又，若磊晶成長抑制部1304相對於第1主面之面積比超過0.999，則半導體發光元件用基板1301上之磊晶膜之成長過度花費時間，而於工業生產上欠佳。又，面積比較佳為0.998以下，若為0.995以下，則於工廠生產上，磊晶成長速度對LED生產造成之影響變得更少，因而更佳。 於圖31A中，磊晶成長促進部1301相對於第1主面之面積比為0.705。 再者，亦可為磊晶成長抑制部1304由磊晶成長促進部1301夾著之形態。 又，於圖4所示之磊晶成長抑制部由連續之磊晶成長促進部包圍之情形時，亦較佳為如圖31B所示般磊晶成長促進部之寬度較磊晶成長抑制部之凸部間距Pe寬。若為如圖31B般之配置，則可使磊晶成長抑制部相對於第1主面之面積比較大，因此，與上述同樣地，結晶位錯缺陷之減少效果充分發揮，同時發光光之散射效果亦更有效地發揮，因而較佳。 於圖31B中，磊晶成長抑制部之周圍由磊晶成長促進部包圍。磊晶成長促進部至少於其中心包含底面形狀為六邊形之凸部，其周圍由同樣地底面形狀為六邊形之凸部包圍，進而，其周圍由外周部之底面形狀為圓弧且內周部之底面形狀為六邊形之凸部包圍。磊晶成長抑制部為該六邊形，且為其中心之凸部之底面六邊形旋轉90度後之朝向。 於圖31B中，磊晶成長促進部之寬度較佳為磊晶成長抑制部之凸部間距Pe之20%以上，若為30%以上則更佳，若為35%以上，則結晶減少效果有效地發揮而較佳。又，該寬度為凸部間距Pe之200%以下，較佳為150%以下，若為130%以下，則發揮LEE改善效果，因而較佳。 或者，於圖31B中，磊晶成長促進部之底部之寬度較佳為100 nm以上，更佳為200 nm以上，若為300 nm以上，則結晶成長時之平坦性提昇，因此進而較佳。進而，磊晶成長促進部之底部之寬度較佳為1000 nm以下，更佳為800 nm以下，若為600 nm以下，則可使磊晶成長抑制部相對於第1主面之面積比較大，因此，與上述同樣地，結晶位錯缺陷之減少效果充分發揮，同時發光光之散射效果亦更有效地發揮，因此進而較佳。 又，於本實施形態之半導體發光元件用基板中，若構成磊晶成長抑制部1304之凸部1302之週期Pn相同，則無須於上述所例示之俯視模式圖中構成晶圓整面，亦可設為如圖32所示般磊晶成長促進部之配置混合存在之構成。 磊晶成長抑制部之構成相同之區域A之重複長度若為使用之半導體發光元件之發光光之波長之相干長度之0.5倍以上，則各區域之散射效果有效地體現，因而較佳。進而較佳為發光光之相干長度之1倍以上，若為1.5倍以上，則基於散射效果之光提取效率提昇，因而較佳。 此處，若將光之中心波長設為λ，並將光之半值寬度設為Δλ，則相干長度Lc定義為Lc＝(λ2/Δλ)。 作為本實施形態之半導體發光元件用基板中構成磊晶成長抑制部之凸部及凹部之形狀，只要為可獲得本發明之效果之範圍內者則並無特別限制，可根據用途適當變更。作為凸部及凹部之形狀，例如可使用支柱形狀或孔形狀、或圓錐形狀、角錐形狀、橢圓錐形狀等，就抑制磊晶成長之觀點而言，較佳為於凸部及凹部之表面不具有與基板平面部平行之面。 作為本發明之半導體發光元件用基板之其他形態，較佳為配置於第1主面之磊晶成長促進部與磊晶成長抑制部同時滿足下述要件A～C。 A.由上述磊晶成長抑制部包圍散佈之複數個上述磊晶成長促進部之周圍、複數個上述磊晶成長抑制部之周圍由上述磊晶成長促進部包圍、或者上述磊晶成長抑制部由上述磊晶成長促進部夾入， B.與上述磊晶成長抑制部對應之算術平均粗糙度Ra為5 nm以上， C.與上述磊晶成長促進部對應之算術平均粗糙度Ra為1.5 nm以下。 與磊晶成長抑制部對應之算術平均粗糙度和與磊晶成長促進部對應之算術平均粗糙度相比足夠大。根據其等之關係，磊晶成長促進部作為結晶成長之起點發揮功能。其原因在於，與磊晶成長抑制部相比，於磊晶成長促進部之情形時，半導體層與成長基板之晶格常數之差更小。因此，磊晶成長優先自磊晶成長促進部開始。此處，以散佈於磊晶成長抑制部之區域之方式，以包圍磊晶成長抑制部之周圍之方式或者以將磊晶成長抑制部夾入之方式設置有磊晶成長促進部。因此，能夠以橫斷磊晶成長抑制部之方式進行磊晶之橫向成長。藉此，於磊晶成長抑制部上發生結晶之締合。因此，位錯缺陷減少，而IQE提昇。此時，作為結晶成長之起點之磊晶成長促進部之算術平均粗糙度為1.5 nm以下。藉此，磊晶成膜自其初期狀態起便成為穩定成膜。由此，可實現亦能夠耐受LED製造製程之穩定之磊晶成膜。另一方面，磊晶成長抑制部之算術平均粗糙度Ra較大。同時於其周圍設置有磊晶成長促進部。換言之，亦可視為粗糙度較大之區域分佈之狀態。由此，光學散射性較強地體現，波導模式崩潰，而LEE提昇。 圖33係本發明之實施形態中之成長基板上所形成之磊晶成長促進部及磊晶成長抑制部之俯視模式圖。 如圖33所示，於成長基板(半導體發光元件用基板)100之第1主面100a形成有磊晶成長促進部101及磊晶成長抑制部104。磊晶成長促進部101與磊晶成長抑制部104具備下述之狀態A-1、狀態A-2、及狀態A-3之任一狀態。 狀態A-1：由磊晶成長抑制部104包圍散佈之複數個磊晶成長促進部101之周圍之狀態， 狀態A-2：複數個磊晶成長抑制部104之周圍由磊晶成長促進部101包圍之狀態， 狀態A-3：磊晶成長抑制部104由磊晶成長促進部101夾入之狀態。 圖33A表示狀態A-1，圖33B表示狀態A-2，圖33C表示狀態A-3。於圖33A中，可以稱磊晶成長促進部101配置於正三角晶格之晶格點(由虛線表示)。於圖33B中，可以稱磊晶成長促進部101配置於正六邊形彼此僅共有邊之最密晶格之晶格點及邊(由虛線表示)。於圖33C之情形時，可以稱磊晶成長促進部101排列成相互平行之線與間隙狀。關於磊晶成長促進部101及磊晶成長抑制部104之排列或形狀，將於下文進行敍述。 進而，磊晶成長抑制部104滿足上述要件B，磊晶成長促進部101滿足上述要件C。即，與磊晶成長抑制部104對應之算術平均粗糙度Ra為5 nm以上，且與磊晶成長促進部101對應之算術平均粗糙度Ra為1.5 nm以下。 磊晶成長促進部101散佈之狀態(狀態A-1)下的測定與磊晶成長促進部101對應之算術平均粗糙度Ra之區域示於圖34A。如圖34A所示，將具有位於磊晶成長促進部101內且與磊晶成長抑制部104相切之圓S0之面積之50%～60%之面積的正方形設為測定算術平均粗糙度Ra之區域A1。再者，圓S0之中心與上述正方形之中心一致。然後，針對該正方形之區域A1，使用原子力顯微鏡(AFM)，以尺寸nm測定算術平均粗糙度Ra。算術平均粗糙度Ra設為任意地對10處區域A1進行測定而獲得之值之算術平均值。 又，磊晶成長促進部101包圍磊晶成長抑制部104之狀態(狀態A-2)下的測定與磊晶成長促進部101對應之算術平均粗糙度Ra之區域示於圖34B。設定位於磊晶成長促進部101內且與磊晶成長抑制部104相切之圓S1，將具有圓S1之面積之50%～60%之面積之正方形設為測定算術平均粗糙度Ra之區域A2。再者，圓S1之中心與上述正方形之中心一致。然後，針對該正方形之區域A2，使用原子力顯微鏡(AFM)，以尺寸nm測定算術平均粗糙度Ra。算術平均粗糙度Ra設為任意地對10處區域A1進行測定而獲得之值之算術平均值。 磊晶成長促進部101將磊晶成長抑制部104夾入之狀態(狀態A-3)下的測定與磊晶成長促進部101對應之算術平均粗糙度Ra之區域示於圖34C。設定位於磊晶成長促進部101內且與磊晶成長抑制部104相切之圓S2，將具有圓S2之面積之例如50%～60%之面積之正方形設為測定算術平均粗糙度Ra之區域A3。再者，圓S2之中心與上述正方形之中心一致。針對該正方形之區域A3，使用原子力顯微鏡(AFM)，以尺寸nm測定算術平均粗糙度Ra。算術平均粗糙度Ra設為任意地對10處區域A1進行測定而獲得之值之算術平均值。 與磊晶成長抑制部104對應之算術平均粗糙度Ra如下述般測定。將具有位於磊晶成長抑制部104內且與磊晶成長促進部101相切之圓S3之面積之50%～60%之面積的正方形設為測定算術平均粗糙度Ra之區域A4。再者，圓S3之中心與上述正方形之中心一致。於為狀態A-2之情形之圖34B中表示一例。再者，關於為狀態A-1及狀態A-3之情形之圖34A及圖34C之情形，亦同樣地設定區域A4而測定算術平均粗糙度Ra。針對該正方形之區域A4，使用原子力顯微鏡(AFM)，以尺寸nm測定算術平均粗糙度Ra。算術平均粗糙度Ra設為任意地對10處區域A1進行測定而獲得之值之算術平均值。面積為與第1主面平行之面之面積。 磊晶成長促進部101與磊晶成長抑制部104之差異在於其表面之算術平均粗糙度Ra。於以下之說明中，亦將算術平均粗糙度Ra僅記載為「表面粗糙度Ra」。磊晶成長促進部101與磊晶成長抑制部104之表面粗糙度Ra之差異為表面之平坦度之差異。 可利用下述之成長基板100之製造方法將磊晶成長促進部101之表面粗糙度Ra控制為1.5 nm以下。藉此，磊晶成長促進部101容易作為結晶成長之起點發揮功能，而IQE改善。進而，於該情形時，磊晶成長促進部101之表面粗糙度Ra無限小。由此，作為磊晶成長之初期之核成長之偏差減少。根據以上情況，可實現能夠耐受LED製造製程之穩定之磊晶成長。於磊晶成長促進部101之算術平均粗糙度Ra為1.0 nm以下之情形時，磊晶成長促進部101與結晶之晶格常數之差變小。因此，於磊晶成長促進部101內產生之位錯進一步減少，而IQE進一步改善。若算術平均粗糙度Ra為0.5 nm以下，則磊晶成長促進部101之表面中之擴散容易變得均等。因此，作為磊晶成長之初期之核成長穩定化。由此，更容易實現能夠耐受LED製造製程之穩定之磊晶成長。再者，若為0.3 nm以下，則最能發揮上述所說明之IQE改善之效果及穩定之磊晶成長之效果。再者，下限值並無特別限定，但就藉由原子力顯微鏡之測定解析度之觀點而言，為0.1 nm以上。 又，藉由對磊晶成長抑制部104設置複數個凹凸構造，而容易控制磊晶成長抑制部104之表面粗糙度Ra。關於凹凸構造之形成方法，亦於下述製造方法中表示。藉此，磊晶成長促進部101之作為結晶成長之起點之效果提高。同時，磊晶成長之成長速度相對於磊晶成長促進部101變快。因此，可於自磊晶成長抑制部104之凹凸構造之側壁成長結晶之前，藉由自磊晶成長促進部101成長之結晶填埋磊晶成長抑制部104。即，於磊晶成長抑制部104之區域內容易發生結晶之締合。由此，位錯進一步減少，而IQE提昇。於與磊晶成長抑制部104對應之算術平均粗糙度Ra為5 nm以上之情形時，磊晶成長抑制部104中之磊晶成長性極度降低。其原因在於，若表面粗糙度Ra較大，則磊晶成長抑制部104所具有之結晶面之種類變多。換言之，若表面粗糙度Ra變大，則半導體層與成長基板之晶格常數差變大。即，磊晶成長促進部101之作為結晶成長之起點之功能明顯發揮。由此，IQE進一步改善。若算術平均粗糙度Ra為25 nm以上，則相對於LED之發光光之磊晶成長抑制部104之粗糙度變大。因此，光學散射性進一步提昇，而LEE改善。就該觀點而言，若為50 nm以上則更佳。再者，若為80 nm以上，則上述所說明之對於磊晶成長促進部101之作為結晶成長之起點之效果與磊晶成長抑制部104中之光學散射性之效果均提昇，因而最佳。另一方面，若為800 nm以下，則可阻礙自磊晶成長抑制部104所具有之凹凸構造之側壁成長結晶。即，可防止自磊晶成長促進部101橫向成長之結晶之成長被自磊晶成長抑制部104成長之結晶阻礙。由此，IQE提昇。就該觀點而言，若為500 nm以下則更佳。再者，若為350 nm以下，則可使自磊晶成長促進部101橫向成長之結晶越過磊晶成長抑制部104時之成長速度之偏差減小。由此，結晶之締合點成為磊晶成長抑制部104之中央附近。因此，IQE進一步改善。就相同之觀點而言，最佳為250 nm以下。 關於磊晶成長促進部101之輪廓形狀，較佳為下述所說明之形狀。 (狀態A-1) 於磊晶成長促進部101散佈且各磊晶成長促進部101之周圍由磊晶成長抑制部104包圍的狀態下，磊晶成長促進部101之外形較佳為正n邊形。或者，磊晶成長促進部101之外形較佳為如圖33A、圖34A等所示般關於正n邊形而各角部以朝內側畫弧之方式凹陷並且各邊朝內側描繪0個以上且10個以下之個數之弧的形狀。藉由為該等形狀，容易實現以磊晶成長促進部101為起點之結晶之磊晶成長，而可期待IQE改善。再者，就磊晶成長之觀點而言，正n邊形之各邊之長度亦可具有±10%以內之應變(長度之偏差)。又，於磊晶成長促進部101之外形為正n邊形之情形時，角部較佳為曲率半徑超過0之角部(帶弧度之角部)。於該情形時，容易於角部抑制不穩定化之磊晶成長，因此，可實現穩定之磊晶成長。有關「關於正n邊形而各角部以朝內側畫弧之方式凹陷並且各邊朝內側描繪0個以上且10個以下之弧的形狀」，將各邊朝內側描繪之弧之數量設為m。圖33A為m＝0之情形。即，於圖33A中，為正六邊形之角部以朝內側畫弧之方式凹陷之形狀，且於正六邊形之各邊，朝內側描繪之弧之數量為0。於本實施形態中，朝各邊之內側描繪之弧之數量m較佳為0個以上且10個以下。其原因在於，藉由為0個以上且10個以下，容易使自磊晶成長促進部101成長之結晶之內部所產生之位錯缺陷減少，而IQE改善效果提高。於圖35中圖示有關於正六邊形而各角部以朝內側畫弧之方式凹陷並且各邊朝內側描繪0個以上且10個以下之弧的形狀之例。按照圖35A、圖35B、圖35C、圖35D之順序，為m＝0、m＝1、m＝2、m＝4。再者，圖35中圖示之虛線為表示正六邊形之線。 於磊晶成長抑制部104由磊晶成長促進部101包圍之狀態之情形時，形成磊晶成長促進部101之邊較佳為直線之邊、或者具有朝外側突出之變形之邊且該突出為朝下方凸出之形狀之邊。磊晶成長促進部101配置於特定晶格上。如圖34B所示，於該情形時，具有自特定晶格觀察時朝向外側之突出部B。該突出係朝特定晶格之方向即朝下方凸出之形狀。其原因在於，藉由為該等形狀，容易實現以磊晶成長促進部101為起點之結晶之磊晶成長，而可期待IQE改善。於圖33B之例中，設為正六邊形彼此僅共有邊而最密填充之晶格，且磊晶成長促進部101位於此處。此時，可知各正六邊形之邊具有自中心朝向外側之突出部。而且，該突出部若將突出之方向理解為正，則為朝下方凸出之形狀。關於突出部之數量，於圖33B之情形時，相對於各邊於上下各有1個。突出部之數量較佳為亦包括直線之情形在內相對於各邊於上下各為0個以上且10個以下。藉由為0個以上且10個以下，容易使自磊晶成長促進部101成長之結晶之內部所產生之位錯缺陷減少，而可提高IQE改善效果。 (狀態A-3) 於磊晶成長促進部101將磊晶成長抑制部104夾入之情形時，磊晶成長促進部101之外形較佳為直線之邊、或者具有朝外側突出之變形之邊且該突出為朝下方凸出之形狀之邊。藉由為該等形狀，容易實現以磊晶成長促進部101為起點之結晶之磊晶成長，而可期待IQE改善。於圖33C之例中，磊晶成長促進部101配置成線與間隙晶格狀。可知外形具有自該晶格邊(由虛線表示)朝向外側之突出部。而且，該突出部若將突出之方向理解為正，則為朝下方凸出之形狀。 磊晶成長促進部101較佳為週期性地配置。藉由將磊晶成長促進部101週期性地配置，而於磊晶成長抑制部104上產生之結晶之締合於磊晶成長抑制部104之中心附近產生。因此，結晶缺陷變得無限小，而可使IQE極大地提昇。尤其是，若為以下之排列則更佳。即，若配置於正三角晶格之晶格點(參照圖33A)、正三角晶格之晶格點及邊、正六邊形彼此僅共有邊而最密填充之晶格之晶格點、正六邊形彼此僅共有邊而最密填充之晶格之晶格點及邊、將正六邊形於一軸方向以110%以上且5000%以內之倍率延伸所得之六邊形彼此僅共有邊而最密填充之晶格之晶格點及邊，則更佳。其原因在於，於該等情形時，存在如下傾向，即，有助於IQE之提昇之磊晶成長促進部101之作為結晶成長之起點之功能及磊晶成長抑制部104上之結晶之締合更明顯地改善。再者，於鑒於稱為磊晶成長之物理現象之情形時，正n邊形晶格之晶格應變容易容許達到±10%。由此，本案之正n邊形包含具有與正n邊形有±10%以內之應變(長度之偏差)之n邊形。藉由採取此種排列，優先自磊晶成長促進部101成長之結晶於磊晶成長抑制部104之區域內締合時之締合之規則性飛躍提昇。由此，位錯變得無限小，而IQE進一步改善。 磊晶成長促進部101之各自之面積較佳為0.05 μm² 以上。藉此，容易使磊晶成長促進部101作為結晶成長之起點發揮作用。尤其是，更佳為0.1 μm² 以上。於該情形時，磊晶成長促進部101中之磊晶成長之分佈變小。由此，作為磊晶成長之初期之核成長穩定化。即，容易實現能夠耐受LED製造製程之穩定之磊晶成長。最佳為0.2 μm² 以上。於該情形時，磊晶成長促進部101中之磊晶成長速度變快，而容易實現磊晶成長抑制部104之區域內之結晶之締合。由此，位錯進一步減少，而IQE改善。磊晶成長促進部101之面積之上限值較佳為10 μm² 以下。藉由該上限值，容易抑制磊晶成長促進部101內之位錯之產生。就相同之觀點而言，磊晶成長促進部101之面積更佳為7 μm² 以下。再者，若磊晶成長促進部101之面積為5 μm² 以下，則磊晶成長抑制部104之面積相對變大，而光學散射性提高。由此，同時改善IQE與LEE之效果提高。 磊晶成長促進部101相對於第1主面之面積比(磊晶成長促進部101之總面積/第1主面之面積)較佳為0.001以上且0.2以下。藉由面積比為0.001以上，而磊晶成長之速度提昇，能維持工業生產。尤其是，若面積比為0.002以上，則可增大磊晶成長促進部101之面積，因此，磊晶成長促進部101之作為結晶成長之起點之功能提高，而IQE進一步提昇。若面積比為0.005以上，則除上述所示之IQE及LEE之改善、及能夠耐受LED製造製程之穩定之磊晶成長以外，工業生產性飛躍提昇。藉由面積比為0.2以下，可使自磊晶成長促進部101成長之結晶之缺陷減少。因此，IQE容易提昇。若面積比為0.15以下，則磊晶成長抑制部104之比例變大，而光學散射性提高，因此，LEE之改善變得明顯。最佳為面積比為0.1以下。於該情形時，可於確保工業生產性之狀態下有效地改善IQE及LEE，實現能夠耐受LED製造製程之穩定之磊晶成長。再者，該面積比為相對於10 μm□之區域之值。即，第1主面之面積為100 μm² 。而且，將100 μm□之區域中包含之磊晶成長促進部101之面積除以100 μm² 所得之值為上述面積比。 作為本發明之半導體發光元件用基板之其他形態，配置於第1主面之磊晶成長促進部與磊晶成長抑制部較佳為同時滿足下述要件a～d。 a.由上述磊晶成長抑制部包圍散佈之複數個上述磊晶成長促進部之周圍、複數個上述磊晶成長抑制部之周圍由上述磊晶成長促進部包圍、或者上述磊晶成長抑制部由上述磊晶成長促進部夾入， b.上述磊晶成長抑制部係由複數個凹凸構造構成， c.上述磊晶成長抑制部與上述磊晶成長促進部週期排列， d.任意地選擇包括上述磊晶成長促進部與上述磊晶成長抑制部之週期單元α，使上述週期單元α與任意地選擇之其他週期單元β重疊時，上述週期單元α中包含之凹凸構造S-α與上述週期單元β所包含之凹凸構造S-β相對於上述第1主面之投影面積之相符率為0.60以上且0.99以下。 磊晶成長抑制部如上所述係由複數個凹凸構造構成(上述要件b)。因此，對於磊晶成長抑制部之磊晶成長速度變小。由此，磊晶成長促進部作為結晶成長之起點發揮功能。此處，以散佈於磊晶成長抑制部之區域之方式、以包圍磊晶成長抑制部之周圍之方式、或者以將磊晶成長抑制部夾入之方式設置有磊晶成長促進部(上述要件a)。因此，磊晶成長之結晶之締合容易於磊晶成長抑制部之中央附近產生。即，轉移缺陷極度降低。由此，IQE提昇。此時，針對磊晶成長抑制部與磊晶成長促進部之週期，任意地選擇週期單元α。使該週期單元α適當地移動並與其他週期單元β重疊。判定將各週期單元α、β中包含之凹凸構造投影至第1主面時之面積之相符率。相符率為0.60以上且0.99以下(上述要件d)。由於如此般相符率處於特定範圍，故而容易抑制於磊晶成長中突發地自磊晶成長抑制部成長結晶。即，可抑制自磊晶成長促進部成長之結晶於磊晶成長抑制部之中央附近締合之前被突發地自磊晶成長抑制部成長之結晶阻礙成長。另一方面，磊晶成長抑制部係由複數個凹凸構造構成，且磊晶成長抑制部與磊晶成長促進部週期性地排列。由此，體現光學散射性，波導模式崩潰，而LEE提昇。 進而，參照圖式，對上述要件d進行說明。圖36係用以對包括磊晶成長促進部與上述磊晶成長抑制部之週期單元進行說明的磊晶成長促進部及磊晶成長抑制部之俯視模式圖。 於圖36中，以上述狀態A-1為代表，但關於狀態A-2、及狀態A-3，亦可同樣地考慮。於圖36之形態下，作為磊晶成長促進部101之排列單元之正三角晶格成為磊晶成長促進部與磊晶成長抑制部之排列單元，可以稱磊晶成長促進部101配置於正三角晶格之晶格點。同時，磊晶成長抑制部104係由複數個凹凸構造構成，且凹凸構造位於正三角晶格之晶格點。而且，為決定磊晶成長促進部101之排列之正三角晶格與決定磊晶成長抑制部104之凹凸構造之排列之正三角晶格之方向旋轉30°而偏移之例。 進而，此處，任意地選擇該單元並設為週期單元α。其次，任意地選擇相同之單元晶格且與週期單元α不同之週期單元。將此設為週期單元β。將週期單元α及週期單元β分別抽出之圖為圖36B。使週期單元α中包含之凹凸構造S-α與週期單元β中所包含之凹凸構造S-β如圖36C般重疊。此處，使用掃描式電子顯微鏡實施觀察。觀察位置為上表面圖(表面圖像)。即，可獲得凹凸構造相對於基板之第1主面之投影圖像。若凹凸構造為凸部之集合，則觀察到凸部之底部之輪廓為1個凸部。若凹凸構造為凹部之集合，則觀察到凹部之開口部之輪廓為1個凹部。即，由圖36所示之圓表示之凹凸構造為凸部之底部之輪廓。求出將週期單元α中包含之凹凸構造S-α投影至第1主面時之凸部之底部輪廓之面積。關於週期單元β中包含之凹凸構造S-β，亦同樣地實施。各面積設為週期單元內包含之部分之面積。例如，於圖36之情形時，針對構成凹凸構造S-α之凸部a1～a7與構成凹凸構造S-β之凸部b1～b7，如下述所示之表般計算面積。相符率為成為1以下之比。於凸部a1與凸部b1之例中，相符率為b1/a1。於凸部a6與凸部b6之例中，相符率為a6/b6。最後，將相符率全部平均化而獲得0.83之數值。於上述例中，僅將週期單元β與週期單元α進行比較，但於本實施形態中，任意地選擇週期單元β2、β3、β4、β5、β6。而且，分別求出週期單元α相對於週期單元β、β2、β3、β4、β5、β6之相符率，將其等算術平均所得之值為本案之相符率(參照下述之表1)。   [表1] 於本實施形態中，相符率(平均相符率)為0.60以上0.99以下。由於如上所述之相符率為特定範圍，故而容易抑制於磊晶成長中突發地自磊晶成長抑制部成長結晶。即，可抑制自磊晶成長促進部成長之結晶於磊晶成長抑制部之中央附近締合之前被突發地自磊晶成長抑制部成長之結晶阻礙成長。由此，轉移有效地減少，並且磊晶成長之穩定性提昇。尤其是，若相符率為0.95以下，則相對於配置之週期性而言，微小之凹凸構造之差異變強。由此，微觀上來看，則光學散射性改善。同時，亦可認為凹凸構造之微小之變動具有緩和因磊晶成長而產生之壓縮應力之功能。由此，對於結晶之應變減少，因此，IQE進一步改善。另一方面，若相符率為0.65以上，則自磊晶成長抑制部突發地成長之結晶之頻率降低。由此，磊晶成長之穩定度顯著提昇。最佳為相符率為0.70以上。 本實施形態之光學基材或者半導體發光元件用基板中之基材本體之材質只要為可用作光學基材或者半導體發光元件用基板者，則無特別限制。例如，可使用藍寶石、SiC、SiN、GaN、矽、氧化鋅、氧化鎂、氧化錳、氧化鋯、氧化錳鋅鐵、氧化鎂鋁、硼化鋯、氧化鎵、氧化銦、氧化鋰鎵、氧化鋰鋁、氧化釹鎵、氧化鑭鍶鋁鉭、氧化鍶鈦、氧化鈦、鉿、鎢、鉬、GaP、GaAs等基材。其中，就與半導體層之晶格匹配之觀點而言，較佳為應用藍寶石、GaN、GaP、GaAs、SiC基材等。例如，光學基材可使用以C面(0001)為主面之藍寶石基板。進而，可單獨地使用，亦可設為於使用該等之基板本體上設置其他基材而成之異質構造之基材，還可設為將上述凹凸部設為其他基材之異質構造。 (製造方法) 其次，對本實施形態之光學基材、及半導體發光元件用基板之製造方法進行說明。但是，以下所示之製造方法為一例，半導體發光元件用基板之製造方法並不限定於此。 以下，對半導體發光元件用基板之製造方法進行記述，關於光學基材亦同樣，於以下之記述中，將半導體發光元件用基板另稱為光學基材而進行定義。 作為如上所述之半導體發光元件用基板之製造方法，並無特別限制，可列舉通常之光微影法、壓印法、奈米壓印法、奈米壓印微影法等。例如，於奈米壓印微影法中，於特定之基板表面形成抗蝕劑層之後，使用所需之轉印圖案之反轉型，利用奈米壓印法進行轉印，而獲得於表面形成有所需之凹凸圖案之抗蝕劑層。 又，亦可利用乾膜壓印微影法，該乾膜壓印微影法係形成在預先形成有所需之特定之凹凸圖案之凹凸反轉構造之片材表面形成乾膜層而成之乾膜圖案片材，並將其轉印至基板表面，而獲得於表面形成有凹凸圖案之乾膜抗蝕劑層。 根據上述乾膜壓印微影法，有可利用耐蝕刻性較高之遮罩層形成凹凸圖案而容易於基板表面形成凹凸圖案的優點，故而較佳。又，僅利用將乾膜貼合於基板之步驟即可，無需高精度之壓印裝置或曝光裝置，亦可提高生產效率，因此，於工業生產上有益。根據以上情況，較佳為使用乾膜壓印微影法。 此處，以藍寶石基板為代表進一步進行說明。 首先，對藍寶石基板之第1主面進行研磨。此時，可藉由研磨粒之種類、研磨粒之個數、研磨速度、而且pH之控制等控制第1主面之表面粗糙度Ra。尤其是，較佳為實施研磨直至算術平均粗糙度成為1.5 nm以下。其原因在於，該表面研磨精度與所製造之磊晶成長促進部之表面粗糙度Ra有關聯。其中，若算術平均粗糙度為0.5 nm以下，則對於4英吋或6英吋之藍寶石基板，所製造之成長促進部之分佈變小，因而較佳。就IQE改善與穩定之磊晶成長之觀點而言，最佳為算術平均粗糙度為0.3 nm以下。又，可對選擇之基板之偏離角或面方位等適當進行選擇，而與半導體發光元件所需之規格相配。 利用例如硫酸與過氧化氫水之混合液(SPM液)將表面粗糙度Ra在特定內之藍寶石基板洗淨、清洗。另一方面，準備以相關係數0.9以上之精度具備磊晶成長促進部與磊晶成長抑制部之位置資訊的乾膜圖案片材。例如，對玻璃之母輥應用熱微影法而形成圖案。此時，可藉由控制雷射之照射脈衝而將磊晶成長促進部與磊晶成長抑制部之位置資訊形成於玻璃之母輥。自該母輥利用光奈米壓印法製造模具。進而，亦可自模具轉印模具而進行複製。 繼而，對上述所獲得之模具填充無機或有機無機混合組成之第1抗蝕劑。例如，可使抗蝕劑含有有機金屬或金屬氧化物微粒子等。該階段之填充狀態係於模具之圖案內未完全填滿抗蝕劑而未藉由抗蝕劑平坦化之狀態，且係於塗佈第1抗蝕劑之後亦露出圖案之一部分之狀態。 繼而，對第1抗蝕劑填充模具塗佈作為有機抗蝕劑之第2抗蝕劑。此處，與前階段不同，以平坦化之方式成膜。將成膜有第1抗蝕劑及第2抗蝕劑之模具稱為乾膜圖案片材。此處，設為2層而進行說明，但亦可使用僅成膜有第2抗蝕劑之單層抗蝕劑、或進而包含第3抗蝕劑之多層乾膜圖案片材。有機抗蝕劑可為負型，亦可為正型，較佳為至少包含由紫外線體現效果作用之自由基聚合系、或化學增幅系。若抗蝕劑中包含酚系酚醛清漆、甲酚酚醛清漆、丙烯酸改性環氧酚醛清漆、甲基丙烯酸改性環氧酚醛清漆、金剛烷、茀、咔唑、聚乙烯咔唑、聚對羥基苯乙烯等，則基板之加工性提昇，因而較佳。尤其是，若設為包含低聚物或聚合物、單體及聚合起始劑之混合物，則維持塗佈之抗蝕劑之薄膜狀態之功能提昇，因而較為理想。 繼而，將乾膜圖案片材貼合於藍寶石基板。貼合後，藉由光或熱使抗蝕劑穩定化，其後，將模具卸除。或者，將模具卸除之後，藉由光或熱使抗蝕劑穩定化。 藉由以上之操作，將第2抗蝕劑層與第1抗蝕劑層轉印至藍寶石基板之主面上。於抗蝕劑之表面轉印有模具之反轉構造，該反轉構造具有磊晶成長促進部與磊晶成長抑制部之排列作為位置資訊。 最後，將形成於基板表面之抗蝕劑層作為遮罩而進行蝕刻，藉此，可於基板表面形成磊晶成長促進部與磊晶成長抑制部。作為蝕刻方法，可應用濕式蝕刻、乾式蝕刻、或組合兩者之方法等。尤其是，就磊晶成長促進部之表面粗糙度Ra之控制與磊晶成長抑制部之凸部之控制之觀點而言，較佳為使用乾式蝕刻法。於乾式蝕刻法中，較佳為各向異性乾式蝕刻，較佳為ICP(Inductive Coupled Plasma，感應耦合電漿)-RIE(Reactive Ion Etching，反應式離子蝕刻)、ECM(electro chemical machining，電化學加工)-RIE。作為乾式蝕刻時使用之反應氣體，只要與基板之材質發生反應，則並無特別限定，但較佳為BCl₃ 、Cl₂ 、CHF₃ 、或該等之混合氣體，可適當地混合Ar、O₂ 、N₂ 等。 於本實施形態中，為了如圖8所示般於光學基材10設置包含凸部21、平坦部22、及凹部23之凹凸構造20，而於主面平坦(未形成凹凸構造20)之未圖示之光學基材上設置例如圖37所示之抗蝕劑層11。 如圖37所示，於抗蝕劑層11之主面設置有複數個凸部12，該凸部12與形成於光學基材上之凸部21之位置於厚度方向(Z方向)上對向。如圖37所示，於凸部12間設置有窄平坦部13與寬平坦部14，寬平坦部14與形成於光學基材之凹部23之位置於膜厚方向(Z)上對向。即，設置於抗蝕劑層11之寬平坦部14構成去齒部(以下，稱為去齒部14)，該去齒部具有將特定數量(圖37中為一個)之凸部12減省後之較寬之寬度。 藉由使用圖37之抗蝕劑層11進行蝕刻，而可形成包含凸部21、平坦部22、及凹部23之凹凸構造20。例如，於藉由乾式蝕刻形成凹凸構造之情形時，藉由對寬平坦部14之蝕刻速率與凸部12間之窄平坦部13之蝕刻速率設置差，而可於抗蝕劑層11之寬平坦部(去齒部)14設置凹部23。因此，若凸部底部間距離s(圖9A、圖9B中圖示)尤其成為200 nm以下(尤其為100 nm以下)且凹部開口部之寬度lo_w與凸部底部間距離s之比lo_w/s成為6以上，則蝕刻速率之差變大，而容易形成凹部。 於該情形時，作為寬平坦部14與凸部12間之窄平坦部13之蝕刻速率產生差之原因，可列舉乾式蝕刻時之微負載效應。尤其是，凸部12間之窄平坦部13如上所述較窄，因此，窄平坦部13之蝕刻速率降低，而微負載效應明顯發揮作用。 利用上述乾膜抗蝕劑法與乾式蝕刻法形成本案發明之實施之半導體發光元件用基板。 例如，藉由使用在圖38之黑圓點之位置包含去齒部14之抗蝕劑層11，可獲得包含獨立之凹部23之圖39之半導體發光元件用基板。 又，藉由使用在圖40之黑圓點之位置包含去齒部14之抗蝕劑層11，可獲得包含連續之凹部23之圖4之半導體發光元件用基板。 (半導體發光元件) 其次，對應用本發明之實施形態之半導體發光元件用基板之半導體發光元件進行說明。以下，對半導體發光元件用基板進行記述，但關於本發明之光學基材亦同樣，將半導體發光元件用基板另稱為光學基材而進行定義。 於本實施形態之半導體發光元件中，於構成中包含至少一個以上之上述之本實施形態之半導體發光元件用基板。藉由將本實施形態之半導體發光元件用基板加入至構成中，可謀求IQE之提昇、LEE之提昇。 本實施形態之半導體發光元件係於半導體發光元件用基板之第1主面上包含將至少2層以上之半導體層與發光層積層而構成之積層半導體層。 例如，圖41係本實施形態之半導體發光元件之剖視模式圖。如圖41所示，於半導體發光元件A00中，於設置於半導體發光元件用基板A01之一主面上之凹凸構造上依次積層有不摻雜型半導體層A51、n型半導體層A52、發光半導體層A53及p型半導體層A54。又，於p型半導體層A54上形成有透明導電膜A55。 又，分別於n型半導體層A52表面形成有陰極電極A57，於透明導電膜A55表面形成有陽極電極A56。再者，將依次積層於半導體發光元件用基板A01上之n型半導體層A52、發光半導體層A53、p型半導體層A54稱為積層半導體層A60。 此處，不摻雜型半導體層A51之主面較佳為平坦面，藉由不摻雜型半導體層A51之主面為平坦面，可使n型半導體A52、發光半導體層A53、p型半導體層A54之性能效率化，而內部量子效率IQE提昇。 進而，較佳為於不摻雜型半導體層A51與半導體發光元件用基板A01之界面存在未圖示之緩衝層。藉由存在緩衝層，作為不摻雜型半導體層A51之結晶成長之初期條件之核生成及核成長變得良好，積層半導體層A60之作為半導體之性能提昇，因此，內部量子效率IQE改善。 緩衝層亦可以覆蓋凹凸構造之表面整體之方式形成，但可局部設置於凹凸構造之表面，尤其是，可優先於半導體發光元件用基板A01表面之磊晶成長促進部設置緩衝層。 緩衝層之厚度較佳為5 nm以上且100 nm以下，更佳為10 nm以上且50 nm以下。藉此，可更明顯地體現基於下述比(TexD/TDD)之效果。其原因在於，利用緩衝層之厚度使不摻雜型半導體層A51之成長速度之偏差減少，而容易控制締合點。再者，關於基於比(TexD/TDD)之效果，將於下文進行敍述。 緩衝層例如可採用GaN構造、AlGaN構造、AlN構造、AlInN構造、InGaN/GaN超晶格構造、InGaN/GaN積層構造、AlInGaN/InGaN/GaN積層構造等。其中，最佳為GaN構造、AlGaN構造、AlN構造。藉此，上述之不摻雜型半導體層A51之成長速度之偏差進一步減小，因此，締合點之控制性提昇，而容易使不摻雜型半導體層A51之表面粗糙度減小。 又，關於緩衝層之成膜，可使成膜溫度為350℃～600℃之範圍。又，緩衝層較佳為利用MOCVD(Metal Organic Chemical Vapor Deposition，金屬有機氣相沈積)法或濺鍍法成膜。 於本實施形態之半導體發光元件中，將上述不摻雜型半導體層A51與上述緩衝層一併定義為基底層而進行記述。 於本實施形態之半導體發光元件中，作為不摻雜型半導體層A51，例如，可應用矽或鍺等之元素半導體、或III-V族或II-VI族或IVI-IV族等之化合物半導體。特佳為不摻雜氮化物層。作為不摻雜氮化物層，例如可藉由以900～1500℃之成長溫度供給NH₃ 與TMGa而成膜。 不摻雜型半導體層A51之膜厚較佳為0.5 μm以上且10 μm以下，但就對於不摻雜型半導體層A51之殘留應力之觀點而言，更佳為1.3 μm以上且8 μm以下。 於本實施形態之半導體發光元件中，作為n型半導體層，只要為可用作適於半導體發光元件之n型半導體層者，則並無特別限制。例如，可應用對矽、鍺等之元素半導體、III-V族、II-VI族、IV-IV族等之化合物半導體等適當摻雜各種元素所得者。又，可於n型半導體層、p型半導體層適當設置未圖示之n型披覆層、p型披覆層。 作為n型GaN層，例如，能以3×10^-2 ～4.2×10^-2 mol/min供給NH₃ 、以0.8×10^-4 ～1.8×10^-4 mol/min供給三甲基鎵(TMGa)且以5.8×10^-9 ～6.9×10^-9 mol/min供給包含以Si為代表之n型摻雜劑之矽烷氣體而形成。就對於活化層之電子注入性之觀點而言，膜厚較佳為800 nm以上，更佳為1500 nm以上。 作為發光半導體層，只要為作為半導體發光元件具有發光特性者，則並無特別限定。例如，作為發光半導體層，可應用AsP、GaP、AlGaAs、InGaN、GaN、AlGaN、ZnSe、AlHaInP、ZnO等之半導體層。又，亦可於發光半導體層適當根據特性而摻雜各種元素。 又，較佳為設為單一量子井構造(SQW，Single Quantum Well)或多重量子井構造(MQW，Multiple Quantum Well)。 例如，可於600～850℃之成長溫度下，將氮氣用作載氣，供給NH₃ 、TMGa及三甲基銦(TMIn)，而使包含INGaN/GaN之活化層成長為100～1250 Å之厚度。又，於多重量子井構造之情形時，亦可針對構成1個層之InGaN，使In元素濃度變化。 又，可於發光半導體層A53與p型半導體層A54之間設置電子阻擋層(未圖示)。電子阻擋層例如由p-AlGaN構成。 於本實施形態之半導體發光元件中，p型半導體層之材質只要為可用作適於半導體發光元件之p型半導體層者，則並無特別限制。例如，可應用對矽、鍺等之元素半導體、及III-V族、II-VI族、IV-IV族等之化合物半導體適當摻雜各種元素所得者。例如，於p型GaN層之情形時，可使成長溫度上升至900℃以上並供給TMGa及CP2Mg而成膜為數百～數千Å之厚度。 該等積層半導體層(n型半導體層、發光半導體層、及p型半導體層)可利用公知之技術成膜於基材表面。例如，作為成膜方法，可應用有機金屬氣相成長法(MOCVD)、氫化物氣相成長法(HVPE，Hydride Vapor Phase Epitaxy)、分子束磊晶成長法(MBE，Molecular Beam Epitaxy)等。 於本實施形態之半導體發光元件中，透明導電膜之材質只要為可用作適於半導體發光元件之透明導電膜者，則並無特別限制。例如，可應用Ni/Au電極等之金屬薄膜或ITO、ZnO、In₂ O₃ 、SnO₂ 、IZO、IGZO等之導電性氧化物膜等。尤其是，就透明性、導電性之觀點而言，較佳為ITO。 於本實施形態之半導體發光元件中，透明導電膜之厚度較佳為30 nm以上且100 nm以下。透明導電膜之作用係使來自陽極電極A56之電流擴散並注入至p型半導體層A54。透明導電膜A55之電阻係厚度越厚則越小，因此，透明導電膜A55之厚度(T_TE)較佳為30 nm以上，更佳為40 nm以上。關於上限，就可抑制光吸收，而且可利用薄膜干涉使對於臨界角以下之入射角之透過率明顯提高，並且抑制臨界角以下之透過率分佈之觀點而言，透明導電膜A55之厚度(T_TE)較佳為100 nm以下，更佳為80 nm以下。 透明導電膜A55之厚度(T_TE)可利用例如STEM(Scanning Transmission Electron Microscope，掃描穿透式電子顯微鏡)測定。利用STEM進行之測定可利用圖像之對比度使與積層半導體層之邊界明確化，故而較佳。 又，於本實施形態中，與先前相比，可使凹凸構造之高度為1 μm以下，若如此般凹凸構造尤其為奈米級，則於不摻雜型半導體層A51使凹凸構造平坦化所需之厚度變薄。因此，吸收來自發光半導體層A53之光之半導體層變薄，藉此，可期待光提取效率LEE之進一步提昇，並且可抑制n型半導體層A52、以及依次積層於其上之發光半導體層A53及p型半導體層A54之翹曲，可製成相較先前為大面積之半導體發光元件。根據以上情況，基底層A51之厚度較佳為5 μm以下，更佳為4 μm以下，進而較佳為3.5 μm以下，更進一步較佳為2.5 μm以下，最佳為1.5 μm以下。 (反射層) 於本發明之實施形態之半導體發光元件中，亦可於基板A01之形成有積層半導體層之主面之背面側之主面設置未圖示之反射層。 關於反射層之材質，只要發光波長下之反射率較高則並無特別限定。例如，若為金屬，則根據例如反射率或與半導體發光元件用基板A01之密接性等而選擇Ag、Al或其合金等。或者，為了設為更高之反射率，亦可形成介電體多層膜。只要反射率為所期望之範圍則膜厚及層數並無特別限定，例如，可使用鈦氧化物、鋯氧化物、鈮氧化物、鉭氧化物、氮化鋁作為高折射率層，可使用矽氧化物作為低折射率層。又，亦可於形成介電體多層膜後將金屬成膜。 又，為了改善與半導體發光元件用基板A01之密接性，亦可於半導體發光元件用基板A01與反射層之間設置密接層。密接層可使用例如矽氧化物。 (半導體膜與位錯密度之關係) 於本實施形態之半導體發光元件中，將穿透發光半導體層A53之位錯設為穿透轉移(Threading Dislocation)，將該密度定義為位錯密度(Threading Dislocation Density：TDD(/cm² ))。 根據本實施形態之半導體發光元件用基板，藉由在特定範圍內控制基板之圖案密度與位錯密度(TDD)之比率，可成膜轉移減少而結晶品質提昇之半導體層。位錯密度(TDD)可利用剖面穿透式電子顯微鏡測定。於該情形時，測定區域變小，而偏差變大，因此，採用5點之算術平均值。 於圖41所示之本發明之半導體發光元件中，若著眼於基底層之半導體發光元件用基板側之主面，則成為半導體發光元件用基板之反轉圖案形狀，因此，具有由藉由連續之凸部而彼此相隔之複數個凹部構成的孔構造之紋理。 根據本實施形態之半導體發光元件用基板，如上文利用圖6、圖7所敍述說明般，缺陷集中於磊晶成長抑制部之中心而減少，因此，所獲得之半導體發光元件之IQE提昇。 即，於本實施形態之半導體發光元件中之上述基底層，成為下述之較佳之狀態。即，具有本實施形態之半導體發光元件用基板之反轉圖案形狀之主面，且穿透上述發光層之位錯之位錯密度(TDD)與上述紋理之密度(TexD)之比率(TexD/TDD)為0.3以上。 比(TexD/TDD)係凹凸構造之密度相對於位錯密度TDD之比例。於位錯密度TDD逐漸接近於0之情形或凹凸構造之規模無限大地發散之情形時，成為比(TexD/TDD)→∞。另一方面，於位錯密度TDD無限大之情形或凹凸構造小至原子級別之情形時，成為比(TexD/TDD)→0。 凹凸構造之密度D係點狀之凸部之密度，其尺寸為(/cm² )。於以下之說明中，有將凹凸構造之密度僅記載為凹凸構造之數量之情況，表示每單位面積之數量、即密度。即，若為點狀，則凹凸構造之數量指凸部之數量(密度)。同樣地，關於位錯密度，亦有記載為位錯之數量之情況，此亦表示每單位面積之數量、即密度。 比(TexD/TDD)可另稱為凹凸構造之數量與位錯之數量之平衡。尤其是，比(TexD/TDD)可理解為能分配給1個凹凸構造之位錯之數量。 進而，於上述基底層中，有關於相對之半導體發光元件用基板之上述磊晶成長促進部之位錯較佳為較有關於上述磊晶成長抑制部之位錯多。若為此種基底層，則可減輕對於半導體發光元件之成膜時之殘留壓縮應力，故而較佳。進而，有關於上述磊晶成長促進部之位錯較佳為有關於上述磊晶成長抑制部之位錯之2倍以上。 若為上述構成，則可減輕成膜時之殘留壓縮應力之詳細機制不明，但推斷為如下。 磊晶成長抑制部係相對於基底層主面二維地擴展，因此，認為以磊晶成長抑制部為起點之對於基底層之殘留壓縮應力藉由二維地擴展而分散、減輕。另一方面，磊晶成長促進部彼此孤立，因此，無法使殘留壓縮應力分散。此處，穿透轉移本身就結晶而言為缺陷，但結晶之連續性中斷，因此，可減輕基底層內部之殘留應力。即，藉由在形態上使相互獨立而無法減輕殘留壓縮應力之磊晶成長促進部中之基底層中形成多量之位錯，而可減小殘留壓縮應力。 藉由半導體層內部之殘留壓縮應力減小，而電流通電時之內部極化緩和，發光特性改善。尤其是，認為高電流密度下之發光強度提昇。 以下，對本實施形態之特徵部分進行記載。 即，本實施形態之光學基材之特徵在於：其係在主面之一部分或整面形成有凹凸構造者，且上述凹凸構造包含有規則之去齒部。 又，本實施形態之光學基材之特徵在於，上述凹凸構造包括凸部、凸部間底部、及於較由該凸部間底部形成之主面低之位置具有平坦面之凹部，且上述去齒部為上述凹部(參照圖2)。 於本實施形態中，較佳為上述凸部以平均節距P0配置，上述去齒部配置於正多邊形之頂點、或將上述頂點間連結之上述正多邊形之邊上，且上述正多邊形之邊之長度長於平均節距P0(參照圖4、圖5)。 又，較佳為上述正多邊形之邊之長度為平均節距P0之2倍以上且5倍以下(參照圖4、圖5)。 又，較佳為構成上述凹凸構造之複數個上述去齒部係作為正六邊形之新的單元晶格設定在設定於正三角形晶格之各晶格點之配置位置上，並且設置於相當於上述正六邊形之頂點或邊之位置(參照圖5)。 又，較佳為構成上述凹凸構造之複數個上述去齒部係作為新的正三角形晶格設定在設定於正三角形晶格之各晶格點之配置位置上，並且設置於相當於上述新設定之正三角形之頂點之位置(參照圖10)。 又，較佳為上述去齒部以將上述去齒部彼此連結之直線與成膜於上述光學基材上之半導體層之結晶面中於結晶成長初期締合之結晶面正交的方式配置(參照圖14)。 尤其是，本實施形態中之光學基材之特徵在於：其係在主面之一部分或整面形成有凹凸構造者，上述凹凸構造設定在設定於正三角形晶格之各晶格點之配置位置，並且包含凸部、凸部間底部、及於較由該凸部間底部形成之主面低之位置具有平坦面之凹部而形成，且上述凹部配置於將凸部頂點間連結之正多邊形之頂點或上述正多邊形之邊上(參照圖2、圖5等)。 於上述實施形態中，將晶核之生成位置(平坦部)有規則地形成於較主面低之位置，藉此，實現基於缺陷之起點位置控制之穿透轉移量抑制、及凹凸構造側面積增加，進而，通過兼顧內部量子效率IQE、及光提取效率LEE而實現具有優異之發光效率之半導體發光元件。 又，本實施形態中之半導體發光元件用基板之特徵在於：其係使用上述所記載之光學基材且用以使半導體結晶磊晶成長於上述主面上者，上述主面包含複數個磊晶成長促進部與複數個磊晶成長抑制部而構成，上述磊晶成長促進部之周圍由上述磊晶成長抑制部包圍，上述磊晶成長抑制部至少包括複數個上述凸部與上述凸部間底部，上述磊晶成長促進部為上述去齒部，且具有與上述主面平行之平面(參照圖15等)。 於本實施形態中，複數個上述磊晶成長促進部較佳為最接近之複數個磊晶成長促進部間距離Pe彼此相等(參照圖15、圖17)。 又，上述磊晶成長促進部之最接近之磊晶成長促進部間距離Pe與構成上述磊晶成長抑制部之複數個上述凸部之週期Pn較佳為滿足下述式(1)(參照圖15、圖17等)。 1.5Pe≦Pe/Pn≦30       式(1) 又，上述磊晶成長促進部相對於上述主面之面積比較佳為0.001以上且0.2以下。 或者，本實施形態中之半導體發光元件用基板之特徵在於：其係使用上述所記載之光學基材且用以使半導體結晶磊晶成長於上述主面上者，上述主面包含複數個磊晶成長促進部與複數個磊晶成長抑制部而構成，上述磊晶成長抑制部之周圍由上述磊晶成長促進部包圍，或者，上述磊晶成長抑制部由上述磊晶成長促進部夾著，上述磊晶成長抑制部至少包括複數個凸部與凸部間底部，上述磊晶成長促進部為上述去齒部，且具有與上述主面平行之平面。 又，上述磊晶成長促進部較佳為於較由上述凸部間底部形成之主面低之位置具有平坦面之凹部，且為將與上述主面平行之平面設為底部之凹部。 於本實施形態中，上述磊晶成長抑制部相對於上述主面之面積比較佳為0.80以上且0.999以下。 又，上述磊晶成長抑制部較佳為至少由週期配置之複數個上述凸部構成(參照圖31)。 又，較佳為上述半導體發光元件用基板為具有六方晶系之結晶構造之單晶基板，且最接近之複數個磊晶成長抑制部之最接近之方向與上述半導體發光元件用基板之上述結晶構造之m面不平行。 又，本實施形態中之半導體發光元件之特徵在於：包含上述所記載之光學基材或上述所記載之半導體發光元件用基板、及積層於上述主面側之將至少2層以上之半導體層與發光層積層而構成之積層半導體層(參照圖41)。 又，本實施形態中之成長基板之特徵在於：至少具備第1主面，上述第1主面包含成長促進部(磊晶成長促進部)與成長抑制部(磊晶成長抑制部)，且上述成長促進部與上述成長抑制部滿足下述要件A～C(參照圖33)。 A.由上述成長抑制部包圍散佈之複數個上述成長促進部之周圍、複數個上述成長抑制部之周圍由上述成長促進部包圍、或者上述成長抑制部由上述成長促進部夾入， B.對於上述成長抑制部之算術平均粗糙度Ra為5 nm以上， C.對於上述成長促進部之算術平均粗糙度Ra為1.5 nm以下。 又，較佳為上述成長抑制部包含複數個凹凸構造而構成，且上述凹凸構造之占空比為0.85以上。 又，上述成長促進部較佳為週期性地配置(參照圖33)。 又，本實施形態中之成長基板之特徵在於：至少具備第1主面，上述第1主面包含成長促進部與成長抑制部，且上述成長促進部與上述成長抑制部同時滿足下述要件a～d(參照圖36)。 a.由上述成長抑制部包圍散佈之複數個上述成長促進部之周圍、複數個上述成長抑制部之周圍由上述成長促進部包圍、或者上述成長抑制部由上述成長促進部夾入， b.上述成長抑制部由複數個凹凸構造構成， c.上述成長抑制部與上述成長促進部週期排列， d.任意地選擇包括上述成長促進部與上述成長抑制部之週期單元A，使上述週期單元α與任意地選擇之其他週期單元β重疊時，上述週期單元α中包含之凹凸構造S-α與上述週期單元β所包含之凹凸構造S-β相對於上述第1主面之投影面積之相符率為0.60以上且0.99以下。 又，本實施形態中之半導體發光元件之特徵在於：其係於在一主面之一部分或整面形成有凹凸構造之成長基板上至少積層第1半導體層、發光半導體層、第2半導體層、及透明導電膜而成者，上述凹凸構造包含成長促進部(磊晶成長促進部)及成長抑制部(磊晶成長抑制部)而構成，上述凹凸構造係以由上述成長抑制部包圍散佈之複數個上述成長促進部之周圍、複數個上述成長抑制部之周圍由上述成長促進部包圍、或者上述成長抑制部由上述成長促進部夾入之任一種構成，且上述透明導電膜之厚度(T_TE)為30 nm以上且100 nm以下(參照圖41)。 實施例 以下，基於明確實行本發明之效果之實施例對本發明更詳細地進行說明。再者，本發明不受以下之實施例任何限定。 [實施例1～實施例3] 首先，製作LED用基板(光學基材)。LED用基板之圖案係使用奈米加工片材而製成。關於奈米加工片材，將於下文進行敍述。準備2英吋之單面鏡面之c面藍寶石，並洗淨。繼而，將藍寶石配置於120℃之加熱板上。繼而，使用加溫至120℃之層壓輥將奈米加工片材貼合於藍寶石。貼合係以0.5 MPa之壓力以線速50 mm/秒進行。對貼合有奈米加工片材之藍寶石隔著藍寶石照射紫外線。紫外線係自波長365 nm之UV(Ultraviolet，紫外線)-LED光源照射者，因此，以累計光量成為1500 mJ/cm² 之方式設定。繼而，利用加熱至120℃之2片平行平板將奈米加工片材與藍寶石夾入。夾入之壓力設為0.3 MPa，時間設為10秒鐘。繼而，利用空氣冷卻而冷卻至室溫，將奈米加工片材自藍寶石以50 mm/秒之速度剝離。藉由以上之操作，而於藍寶石之主面上轉印賦予2層抗蝕劑層。於抗蝕劑層之主面設置有凹凸構造。藉由該凹凸構造之形狀及排列、2層抗蝕劑之層構成、而且以下記載之乾式蝕刻條件而控制LED用基板之圖案。 奈米加工片材係能夠藉由貼合操作及剝離操作於被處理體上轉印賦予加工遮罩之成形體。作為構成，為樹脂製之模具、第1抗蝕劑層、及第2抗蝕劑層。樹脂模具係於主面具有凹凸構造，且於該凹凸構造之凹部之內部填充第1抗蝕劑層。然後，以使樹脂模具之凹凸構造與第1抗蝕劑層平坦化之方式配置第2抗蝕劑層。 首先，使用輥對輥之光奈米壓印法製造樹脂製之模具。寬度為500 mm，且長度為180 m。作為層構成，係於厚度50 μm之PET(polyethylene terephthalate，聚對苯二甲酸乙二酯)膜之易接著面上存在厚度1.5 μm之轉印層之構成，於轉印層之主面存在利用光奈米壓印法轉印之凹凸構造。又，水滴相對於樹脂模具之凹凸構造面之接觸角為140°～153°之間。 轉印層之材料設為下述混合物。 (轉印層) 以含氟之(甲基)丙烯酸胺基甲酸酯(OPTOOL DAC HP(Daikin工業公司製造))：三羥甲基丙烷(EO(ethylene oxide，環氧乙烷)改性)三丙烯酸酯(M350(東亞合成公司製造))：1-羥基環己基苯基酮(Irgacure(註冊商標)184(BASF公司製造))：2-苄基-2-二甲胺基-1-(4-嗎啉基苯基)-丁酮-1(Irgacure(註冊商標)369(BASF公司製造))＝17.5 g：100 g：5.5 g：2.0 g混合所得之材料。 繼而，對樹脂模具之凹凸構造，利用模嘴塗佈法成膜第1抗蝕劑層。第1抗蝕劑層係將下述所示之化合物混合，而調整組成之含鈦之有機無機複合抗蝕劑。 (第1抗蝕劑層) 以四丁醇鈦單體(和光純藥工業公司製造)：3-丙烯醯氧基丙基三甲氧基矽烷(信越矽膠公司製造)：苯基改性矽酮(東麗道康寧公司製造)：1-羥基環己基苯基酮(Irgacure184、BASF公司製造)：2-苄基-2-二甲胺基-1-(4-嗎啉基苯基)-丁酮-1(Irgacure369、BASF公司製造)＝65.2 g：34.8 g：5.0 g：1.9 g：0.7 g調合併利用丙二醇單甲醚稀釋所得的材料。進而，以相對於固形物成分成為0.000625質量%之方式添加高分子界面活性劑KF-945(信越化學工業(股份)製造)。推斷KF-945之分子量為約2500，且分子構造為下述化學式(1)。 [化1] 化學式(1)含鈦之有機無機複合抗蝕劑係利用將表面張力為24.0 mN/m以下之溶劑A與表面張力為27.0 mN/m以上之溶劑B混合所得之混合溶劑稀釋，而製成塗佈液。於利用模嘴塗佈法塗佈時，將模唇之上游側減壓。塗佈之速度設為10 m/分鐘，藉由控制噴出量而控制第1抗蝕劑層之填充量。塗佈後，吹送120℃之空氣並使其乾燥，其後，進行捲取而回收。此處，對成膜有第1抗蝕劑層之樹脂模具進行解析，而掌握第1抗蝕劑層之狀態。解析時，併用掃描式電子顯微鏡、穿透式電子顯微鏡、及能量分散型X射線光譜法。第1抗蝕劑層填充於樹脂模具之凹凸構造之凹部之內部。另一方面，有於樹脂模具之凹凸構造之凸部之上表面觀察到數奈米級之第1抗蝕劑層之殘渣(凝聚物)的情況，但未於該上表面較厚地成膜第1抗蝕劑層。又，關於模嘴塗佈成膜，確認到如下情況，即，藉由使塗液之噴出量變化，而第1抗蝕劑層之填充量變化，伴隨於此，第1抗蝕劑層之填充直徑變化。 繼而，對填充有第1抗蝕劑層之樹脂模具成膜第2抗蝕劑層。成膜方法係與第1抗蝕劑層之情形同樣地進行。第2抗蝕劑層係下述組成之混合物，利用表面張力為25.0 mN/m以下之溶劑稀釋而製成塗液。 (第2抗蝕劑層) 將丙烯醯基改性率為100%之環氧酚醛清漆樹脂、二季戊四醇聚丙烯酸酯、2,2-二甲氧基-1,2-二苯基乙烷-1-酮以80 g：20 g：4.5 g之比率混合所得的材料。 乾燥係以105℃進行。乾燥後，貼合霧度(濁度)為10%以下之PE(Polyethylene聚乙烯)/EVA(Ethylene Vinyl Acetate，乙烯乙酸乙烯酯)保護膜，並進行捲取而回收。此處，對所製造之奈米加工片材進行解析，而掌握第1抗蝕劑層及第2抗蝕劑層之狀態。解析時，併用掃描式電子顯微鏡、穿透式電子顯微鏡、及能量分散型X射線光譜法。關於第1抗蝕劑層，於第2抗蝕劑層之成膜前後未變化。第2抗蝕劑層能夠以使樹脂模具之凹凸構造及第1抗蝕劑層平坦化之方式成膜。又，確認到成膜厚度可藉由使模嘴塗佈成膜之噴出量變化而進行控制。即，控制模嘴塗佈成膜之噴出量而使第1抗蝕劑層之填充直徑及第2抗蝕劑層之膜厚變化。 使用所製造之奈米加工片材，如已說明般，於藍寶石之主面上轉印賦予包含第1抗蝕劑層及第2抗蝕劑層之2層抗蝕劑層。繼而，於同一腔室內連續地進行對抗蝕劑層進行加工之蝕刻與對藍寶石進行加工之蝕刻。抗蝕劑層之蝕刻係使用氧氣。此處，第1抗蝕劑層作為第2抗蝕劑層之蝕刻遮罩發揮功能，對第2抗蝕劑層進行蝕刻直至藍寶石之主面局部露出為止。蝕刻條件設為處理氣體壓力1 Pa、處理功率300 W之條件。繼而，進行使用BCl₃ 氣體與Cl₂ 氣體之混合氣體之反應性離子蝕刻，對藍寶石進行蝕刻。此處，將第2抗蝕劑層作為蝕刻遮罩而對藍寶石進行蝕刻。處理條件係配合圖案而適當變化。 將蝕刻加工後之藍寶石取出，並利用將硫酸及過氧化氫水以2：1之重量比混合所得之溶液洗淨。此時，處理液之溫度控制為100℃以上。 於所製造之藍寶石之主面形成有圖案。該圖案之形狀(凸部底部之直徑φ、高度H)可根據奈米加工片材之第1抗蝕劑層之填充直徑及第2抗蝕劑層之膜厚、及乾式蝕刻之處理條件任意地進行調整。 於所獲得之藍寶石基材上成膜100 Å之Al_x Ga_1-x N(0≦x≦1)之低溫成長緩衝層作為緩衝層。繼而，成膜不摻雜之GaN作為非摻雜第1半導體層。 其後，於所獲得之基板成膜摻雜Si之GaN作為摻雜第1半導體層。繼而，設置應變吸收層，其後，針對多重量子井之活化層(井層、障壁層＝不摻雜之InGaN、摻雜Si之GaN)將各自之膜厚設為(60 Å、250 Å)且以井層成為6層而障壁層成為7層之方式交替地積層，而作為發光半導體層。於發光半導體層上，以包含電子阻擋層之方式積層摻雜Mg之AlGaN、不摻雜之GaN、摻雜Mg之GaN作為第2半導體層，而獲得積層半導體層。 其後，成膜ITO作為透明導電膜，於電極形成步驟之後，進行漏電流之測定。針對2英吋之藍寶石基板上所獲得之LED元件3000個以上，使用自動探針儀測定向p電極墊與n電極墊之間施加-5 V(逆向偏壓)時之漏電流(Ir)。 其後，進行安裝步驟。將藍寶石基材研磨至厚度160 μm並於背面設置反射層。反射層係將Ag-Pd-Cu系之合金成膜。其後，針對經過裁斷步驟所獲得之半導體發光元件，對上述3000個半導體發光元件中之20個進行安裝，並求出平均值。利用Ag漿接合於鍍金TO(transistor Outline，電晶體外形)罐，藉由進行打線接合而向p電極墊與n電極墊之間流通電流而測定發光輸出。再者，晶片之大小為350 μm見方，電流設為20 mA，發光波長為450 nm。 評價係利用以下之4個項目進行。首先，藉由AFM以200 μm之視場觀察於在光學基材成膜有第1半導體層之階段取出而獲得之半導體層之表面平坦性，測定此時之均方根面粗糙度(RMS，Root Mean Square)。將RMS為10 nm以下之情形設為良好。其次，獲取X射線搖擺曲線，並獲取對於GaN(102)之半值寬度(XRC-FWHM)。此處，將350 arcsec以下判定為良好。又，測定施加-5V時之基板面內之漏電流，並將0.01 mA以下設為良好。最後，對所獲得之半導體發光元件，利用積分球測定其光輸出。 [比較例1] 比較例1為平均間距700 nm之六方排列之情形。可知凸部底部間距離(平坦部之寬度)窄為50 nm，不存在作為易成長部之凹部，因此，結晶性較差，又，成膜後之表面粗糙，如以下之表2所示，漏電流較大。 [比較例2] 比較例2係利用以三倍六方點排列設置有去齒部之遮罩(此處之遮罩為與實施例或比較例1不同之抗蝕劑)，以磷酸：硫酸＝1：1之溶液藉由濕式蝕刻而製成的實質上不存在凹部之光學基材。於該情形時，可知遮罩之去齒部成為光學基材上之平坦部，而成為易成長部，藉此，相對於比較例1而言，結晶性提昇，但其程度較小，成膜後主面亦粗糙而漏電流亦較大。 實施例1係使用具有與比較例1相同之去齒排列之抗蝕劑但藉由乾式蝕刻製成而設置有作為易成長部之凹部的光學基材。可知藉由作為易成長部之凹部具有特定之深度，而結晶性與比較例A相比提昇。而且，凹部側面具有與平坦部不同之角度，因此，推斷光提取效率提昇，而作為元件之輸出提昇。 實施例2係使用以三倍六方邊排列設置有去齒部之抗蝕劑且藉由乾式蝕刻製成而設置有作為易成長部之凹部的光學基材。於該情形時，可知藉由設置作為易成長部之凹部而結晶性提昇。又，凹部側面具有與平坦部不同之角度，因此，推斷光提取效率提昇，而作為元件之輸出提昇。 進而，平坦性較高而可抑制漏電流。推斷其原因在於，所獲得之半導體發光元件之面內均一性較高。 實施例3係圖10之排列且一邊之長度為2√3 P0之情形。再者，形成於半導體層之下表面之凸部之高度為40 nm。如表2所示，可知藉由在將結晶性保持為較高之狀態下使光提取效率LEE提昇，而發光輸出提昇，又，表面粗糙度亦良好而良率亦較高。 [表2] [實施例4] 將C面設為主面。於單面鏡面拋光、直徑2英吋之藍寶石單晶基板之C面主面表面，與實施例1同樣地，利用使用上述奈米加工片材之乾膜抗蝕劑壓印微影法，形成形成有凸形狀之遮罩圖案之乾膜抗蝕劑層。 所形成之遮罩圖案為與圖25相同之凸圖案，以間距0.70 μm之晶格常數將凸部配置成六方晶格，未設置凸圖案之平面部位於1邊1.40 μm之正六邊形之各頂點而重複配置。 凸遮罩直徑：0.62 μm 凸遮罩高度：1.47 μm 凸遮罩間距(Pn)：0.70 μm 凸遮罩間之平面部間距(Pe)：1.40 μm 繼而，藉由ICP乾式蝕刻裝置，將遮罩圖案作為遮罩，利用BCl₃ 氣體與Cl₂ 氣體之混合氣體，進行反應性離子蝕刻，而對藍寶石基板進行蝕刻。作為處理條件，設為ICP：150 W、BIAS：50 W、壓力0.2 Pa。 將硫酸及過氧化氫水以2：1之重量比混合所得之SPM溶液控制為100℃以上地利用該溶液將蝕刻加工後之藍寶石基板洗淨。 若利用電子顯微鏡觀察藉由上述操作所獲得之藍寶石基板表面，則具有與凸遮罩圖案為相同配置之凸部及平面部(圖42A)。再者，圖43A係表示圖42A之一部分之模式圖。 凸部直徑：0.66 μm 凸部高度：0.38 μm 凸部間距(Pn)：0.70 μm 凸部間之平面部間距(Pe)：1.40 μm (電子顯微鏡) 裝置：HITACHI s-5500 加速電壓：10 kV 模式：正常 [實施例5] 將實施例4中製成之藍寶石基板設置於MOCVD裝置內而製成LED。首先，於氫氣氛圍中加熱，進行表面清洗後，繼而，成膜200 Å之Al_x Ga_1-x N (0≦x≦1)之低溫成長緩衝層。繼而，成膜不摻雜之GaN層，並適當調整原料組成比、成膜溫度、及成膜壓力，利用GaN層填埋藍寶石基板表面之凹凸，並且獲得平坦之不摻雜GaN層。 測定GaN(102)之X射線搖擺曲線半值寬度(XRC-FWHM)而對該不摻雜GaN層之結晶品質進行評價。 (XRC) 裝置：X射線繞射儀_SmartLab(Rigaku製造) 管電壓：45 keV 管電流：200 mA 繼而，成膜摻雜Si之GaN，作為n型GaN層。繼而，設置應變吸收層。其後，成膜多重量子井之活化層，作為發光層。發光層包括井層、及由不摻雜之InGaN及摻雜Si之GaN構成之障壁層。又，將各自之膜厚設為25 Å及130 Å，以井層成為6層且障壁層成為7層之方式交替地積層。於發光層上，以包含電子阻擋層之方式積層摻雜Mg之AlGaN、不摻雜之GaN、摻雜Mg之GaN。繼而，成膜ITO，並進行蝕刻加工，然後安裝電極墊，而獲得本實施例之LED。 [實施例6] 於將C面設為主面的單面鏡面拋光、直徑2英吋之藍寶石單晶基板之C面主面表面，利用乾膜抗蝕劑壓印微影法，形成形成有凸形狀之遮罩圖案之乾膜抗蝕劑層。 所形成之遮罩圖案為與圖25相同之凸圖案，以間距1.20 μm之晶格常數將凸部配置成六方晶格，未設置凸圖案之平面部位於1邊2.40 μm之正六邊形之各頂點而重複配置。 凸遮罩直徑：1.00 μm 凸遮罩高度：1.55 μm 凸遮罩間距(Pn)：1.20 μm 凸遮罩間之平面部間距(Pe)：2.40 μm 繼而，與實施例1同樣地，藉由ICP乾式蝕刻裝置，將遮罩圖案作為遮罩對藍寶石基板進行蝕刻，然後洗淨。 若利用電子顯微鏡觀察所獲得之藍寶石基板表面，則包含與凸遮罩圖案為相同配置之凸部及平面部。 凸部直徑：1.19 μm 凸部高度：0.65 μm 凸部間距(Pn)：1.20 μm 凸部間之平面部間距(Pe)：2.40 μm (電子顯微鏡) 裝置：HITACHI s-5500 加速電壓：10 kV 模式：正常 繼而，與實施例5同樣地形成GaN層等，而獲得本發明之LED。 如上述般，對自2英吋基板獲得之半導體發光元件中之20個進行安裝，求出發光輸出之平均值。利用Ag漿接合於鍍金TO罐，藉由進行打線接合而將p電極墊與n電極墊之間連接，並利用折射率1.46之樹脂密封為半球狀。對該元件流通電流而測定發光輸出。再者，晶片之大小為350 μm見方，電流設為20 mA，發光波長為450 nm。 又，測定GaN(102)之X射線搖擺曲線半值寬度(XRC-FWHM)，而對不摻雜GaN層之結晶品質進行評價。示於以下之表3。 [比較例3] 準備與實施例4相同之以單面鏡面拋光之C面為主面之藍寶石單晶基板，並利用乾膜抗蝕劑壓印微影法，形成形成有凸形狀之遮罩圖案之乾膜抗蝕劑層。 所形成之遮罩圖案為簡單六方晶格之凸圖案。 凸遮罩直徑：0.62 μm 凸遮罩高度：1.47 μm 凸遮罩間距(Pn)：0.70 μm 繼而，與實施例4同樣地，藉由ICP乾式蝕刻裝置，將遮罩圖案作為遮罩，利用BCl₃ 氣體與Cl₂ 氣體之混合氣體，進行反應性離子蝕刻，而對藍寶石基板進行蝕刻。此時，以使藍寶石基板上所獲得之凸部之直徑較實施例1小之方式調整蝕刻條件。 將蝕刻加工後之藍寶石基板利用將硫酸及過氧化氫水以2：1之重量比混合所得之SPM溶液洗淨。處理液之溫度控制為100℃以上。 若利用電子顯微鏡觀察藉由上述操作所獲得之藍寶石基板表面，則包含與凸遮罩圖案為相同配置之凸部及平面部(圖42B)。圖43B係表示圖42B之一部分之模式圖。 凸部直徑：0.60 μm 凸部高度：0.34 μm 繼而，與實施例5同樣地針對藍寶石基板表面，藉由MOCVD裝置於藍寶石基板表面形成平坦之不摻雜GaN層。將所獲得之不摻雜GaN層之XRCOFWHM之測定結果示於表3。 [比較例4] 準備與實施例4相同之以單面鏡面拋光之C面為主面之藍寶石單晶基板，並利用乾膜抗蝕劑壓印微影法，形成形成有凸形狀之遮罩圖案之乾膜抗蝕劑層。 所形成之遮罩圖案為與實施例4相同之凸圖案，以間距0.70 μm之六方晶格將凸部配置成六方晶格，未設置凸圖案之平面部位於1邊1.40 μm之正六邊形之各頂點。 凸遮罩直徑：0.62 μm 凸遮罩高度：1.47 μm 凸遮罩間距(Pn)：0.70 μm 凸遮罩間之平面部間距(Pe)：1.40 μm 繼而，與實施例4同樣地，藉由ICP乾式蝕刻裝置，將遮罩圖案作為遮罩，利用BCl₃ 氣體與Cl₂ 氣體之混合氣體，進行反應性離子蝕刻，而對藍寶石基板進行蝕刻。此時，以形成於藍寶石基板上之凸部之直徑較實施例4小之方式調整蝕刻條件。 將蝕刻加工後之藍寶石基板利用將硫酸及過氧化氫水以2：1之重量比混合所得之SPM溶液洗淨。處理液之溫度控制為100℃以上。 若利用電子顯微鏡觀察藉由上述操作所獲得之藍寶石基板表面，則包含與凸遮罩圖案為相同配置之凸部及平面部(圖42C)。圖43C係表示圖42C之一部分之模式圖。 凸部直徑：0.60 μm 凸部高度：0.34 μm 凸部間距(Pn)：0.70 μm 凸部間之平面部間距(Pe)：1.40 μm 繼而，與實施例5同樣地針對藍寶石基板表面，藉由MOCVD裝置於藍寶石基板表面形成平坦之不摻雜GaN層。將所獲得之不摻雜GaN層之XRC-FWHM之測定結果示於以下之表3。 [比較例5] 準備與實施例1相同之以單面鏡面拋光之C面為主面之藍寶石單晶基板，利用乾膜抗蝕劑壓印微影法形成形成有凸形狀之遮罩圖案之乾膜抗蝕劑層之後，藉由乾式蝕刻而獲得包含以下之凸部與平面部之藍寶石基板。 凸部直徑：1.19 μm 凸部高度：0.65 μm 凸部間距(Pn)：1.20 μm 繼而，與實施例6同樣地形成GaN層等，而獲得本發明之LED。 進而，與實施例6同樣地，對自2英吋基板所獲得之半導體發光元件中之20個進行安裝，求出發光輸出之平均值。利用Ag漿接合於鍍金TO罐，藉由打線接合將p電極墊與n電極墊之間連接，並利用折射率1.46之樹脂密封為半球狀。對該元件流通電流而測定發光輸出。再者，晶片之大小為350 μm見方，電流設為20 mA，發光波長為450 nm。 又，測定GaN(102)之X射線搖擺曲線半值寬度(XRC-FWHM)，而對不摻雜GaN層之結晶品質進行評價。示於以下之表3。 [表3] 根據表3，可知本實施例之半導體發光元件用基板中所獲得之不摻雜GaN層之XRC-FWHM明顯小於先前技術之半導體發光元件用基板中所獲得之GaN層之XRC-FWHM。根據XRC獲得之GaN(102)之FWHM與結晶位錯缺陷密度有關聯，若其值較小，則可稱為結晶位錯缺陷密度較小之結晶品質良好之GaN層，大致於GaN(102)為350 arcsec時為具有良好之結晶品質之GaN層。 於形成於不摻雜GaN層上之積層半導體層中，由於為相同之晶格，故而不摻雜GaN層中存在之結晶位錯缺陷未消失而成為大致相同之結晶位錯缺陷密度。即，自結晶位錯缺陷密度較小之不摻雜GaN層獲得結晶品質良好之積層半導體層，於所獲得之LED中，可體現較高之內部量子效率。 又，根據表3，於利用本實施例之半導體發光元件用基板所獲得之LED中，獲得結晶品質良好之積層半導體層，所獲得之LED表現高效率之發光輸出。 [實施例7～實施例9、及比較例6～比較例9] 與實施例1同樣地，於藍寶石基板之主面形成圖案。圖案之形狀(凸部底部之直徑φ、高度H)可根據奈米加工片材之第1抗蝕劑層之填充直徑及第2抗蝕劑層之膜厚、及乾式蝕刻之處理條件任意地調整。 於所獲得之藍寶石基板上，成膜100 Å之Al_x Ga_1-x N(0≦x≦1)之低溫成長緩衝層作為緩衝層。再者，作為比較例，亦包含市售之帶有圖案之藍寶石基板在內進行以下之成膜。繼而，成膜不摻雜之GaN作為非摻雜第1半導體層。 於該狀態下取出基板，藉由AFM以200 μm之視場觀察所獲得之半導體層之表面平坦性，測定此時之均方根面粗糙度(RMS)並進行比較評價，將RMS為10 nm以下之情形判斷為良好。 其後，於所獲得之基板成膜摻雜Si之GaN作為摻雜第1半導體層。繼而，設置應變吸收層，其後，將構成多重量子井之活化層之井層(不摻雜之InGaN)及障壁層(摻雜Si之GaN)分別設為(60 Å、250 Å)之膜厚且以井層成為6層而障壁層成為7層之方式交替地積層，而作為發光半導體層。又，於發光半導體層上，以包含電子阻擋層之方式積層摻雜Mg之AlGaN、不摻雜之GaN、摻雜Mg之GaN作為第2半導體層，而獲得積層半導體層。 其後，成膜ITO作為透明導電膜，於電極形成步驟之後，進行漏電流之測定。針對2英吋之藍寶石基板上所獲得之LED元件3000個以上，使用自動探針儀測定向p電極墊與n電極墊之間施加-5 V(逆向偏壓)時之漏電流(Ir)。測定此時之漏電流未達0.01 mA之元件之比例(%)作為良率(%)。 內部量子效率IQE受結晶缺陷之密度較大影響。由此，利用X射線進行結晶性評價。即，獲取X射線搖擺曲線，而獲取對於GaN(102)之半值寬度(XRC-FWHM)。 其後，進行安裝步驟。將藍寶石基材研磨至厚度160 μm並於背面設置反射層。反射層係將Ag-Pd-Cu系之合金成膜而成。其後，針對經過裁斷步驟所獲得之半導體發光元件，對上述3000個半導體發光元件中之20個進行安裝，求出平均值。利用Ag漿接合於鍍金TO罐，並藉由打線接合向p電極墊與n電極墊之間流通電流而測定發光輸出。再者，晶片之大小為350 μm見方，電流設為20 mA，發光波長為450 nm。 比較例6為利用市售之帶有圖案之藍寶石基板製成之半導體發光元件。結晶性、表面粗糙度均良好，漏電流亦較小，良率為80%。如以下之表4所示，將該發光輸出設為1，使各樣品之發光輸出標準化。 比較例7係平均間距為700 nm且六方排列之情形。凹凸構造之凸部3之底部直徑D為450 nm，占空比成為0.64。由於平坦部較多，故而結晶成長時核之締合有效地產生，藉此，結晶性、表面粗糙度均良好，漏電流亦較小，良率與市售之帶有圖案之藍寶石基板同等。然而，於相當於半導體層之成長面之光學基材側，相當於凹狀部之底面之平坦部較多，因此可知，光提取效率LEE之提昇較小，如以下之表4所示，發光輸出比低於市售之帶有圖案之藍寶石基板。 比較例8係平均間距為700 nm且六方排列之情形，且為底部直徑較比較例6大之情形。具體而言，藉由將底部直徑設為660 nm而將占空比提高至0.94。藉由光學基材之主面側之平坦部變少而可期待光提取效率LEE之提昇，但伴隨半導體層之成膜時之結晶性降低，而與比較例7相比內部量子效率IQE降低，如以下之表4所示，可知發光輸出比低於市售之帶有圖案之藍寶石基板。 再者，於上述比較例7及比較例8中均未形成本實施例中之去齒部。 於實施例7中，以比較例7之形狀為基礎，以圖5所示之排列形成凹凸構造。即，如圖5所示般有規則地形成去齒部。再者，形成於半導體層之下表面之凸部之高度為30 nm。又，單元晶格(參照圖5)之重複週期L成為3P0，為2100 nm。如表3所示，可知與比較例7及比較例8相比，藉由在將結晶性保持為較高之狀態下使光提取效率LEE提昇，而發光輸出提昇，又，表面粗糙度亦良好而良率亦較高。 於實施例8中，以比較例7之形狀為基礎，以圖25所示之排列形成凹凸構造。即，如圖25所示般有規則地形成去齒部。再者，形成於半導體層之下表面之凸部之高度為30 nm。又，單元晶格(參照圖5)之重複週期L成為2P0，為1400 nm。如表3所示，可知與比較例7及比較例8相比，藉由在將結晶性保持為較高之狀態下使光提取效率LEE提昇，而發光輸出提昇，又，表面粗糙度亦良好而良率亦較高。 實施例9係為圖17之排列且一邊之長度為2√3 P0之情形。再者，形成於半導體層之下表面之凸部之高度為30 nm。如表4所示，可知藉由在將結晶性保持為較高之狀態下使光提取效率LEE提昇，而發光輸出提昇，又，表面粗糙度亦良好而良率亦較高。 比較例9係基於實施例7使占空比減小為0.80之情形。此時，容易於通常部之凸部間之窄平坦部上形成晶核，因此，自去齒部進行之選擇性之結晶成長無法充分發揮，而結晶性降低，因此，推斷內部量子效率IQE降低。又，可知由於窄平坦部所占之比例較多，故而光提取效率LEE之提昇亦較小。 [表4] [實施例10～實施例13、及比較例10、比較例11] 與實施例1同樣地，製作成長基板，對該基板進行CVD成膜，而形成基底層。其後，成膜積層半導體，形成電極而製成半導體發光元件。 將製成之成長基板記載於表5中。 [表5] 實施例10中所使用之基板如下所述。為成長促進部散佈於成長抑制部之周圍之狀態A-1。成長促進部位於正三角晶格之晶格點，作為該晶格之邊之成長促進部之週期Pe為3118 nm。又，成長促進部之表面粗糙度Ra為0.17 nm。成長促進部之外形係關於正六邊形而各角部以朝內側畫弧之方式凹陷並且各邊朝內側描繪0個弧的形狀，為圖35A例示之形狀。另一方面，成長抑制部係由複數個凸部構成，表面粗糙度Ra為98 nm。構成成長抑制部之凹凸構造之占空比為1.12，為凸部之直徑較凹凸構造之週期Pn大之狀態。該凸部位於正三角晶格之晶格點，凸部底部之外形係角部帶弧度之六邊形。凸部剖面之形狀係自底部朝向頂部而直徑變細之形狀，凸部之頂部為帶弧度之角部。定義成長促進部之配置之正三角形之方向與決定成長抑制部之凸部之排列之正三角形之方向相差30°。再者，成長促進部之間隔Pe與凸部之間隔Pn之比率(Pe/Pn)為3.46。 實施例11中所使用之基板僅下述內容與上述所說明之實施例10之基板不同。即，成長促進部之週期Pe為6235 nm。又，成長促進部之表面粗糙度Ra為0.15 nm。又，成長抑制部之表面粗糙度Ra為102 nm。構成成長抑制部之凹凸構造之占空比為1.14。比率(Pe/Pn)為6.93。 實施例12所使用之基板如下所述。為成長促進部包圍成長抑制部之周圍之狀態A-2。成長促進部位於正六邊形彼此僅共有邊而最密填充之晶格之晶格點與邊。作為該晶格之邊之成長促進部之週期Pe為1400 nm。又，成長促進部之表面粗糙度Ra為0.19 nm。又，各正六邊形之邊包含自中心朝向外側向下凸出之形狀之突出部，其數量係於上下各1個，為圖33B中參照之形狀。另一方面，成長抑制部由複數個凸部構成，表面粗糙度Ra為75 nm。又，構成成長抑制部之凹凸構造之占空比為0.97，為凸部之直徑較凹凸構造之週期Pn小之狀態。該凸部位於正三角晶格之晶格點，凸部底部之外形為正六邊形與圓之中間形狀。凸部剖面之形狀係自底部朝向頂部而直徑變細之形狀，凸部之頂部為帶弧度之角部。定義成長促進部之配置之六邊形之方向與基於決定成長抑制部之凸部之排列之正三角形所製作之六邊形之方向相同。比率(Pe/Pn)為2。 實施例13中所使用之基板如下所述。為成長促進部散佈於成長抑制部之周圍之狀態A-1。成長促進部位於正六邊形彼此僅共有邊而最密填充之晶格之晶格點。作為該晶格之邊之成長促進部之週期Pe為1400 nm。又，成長促進部之表面粗糙度Ra為0.17 nm。成長促進部之外形係關於正六邊形而各角部以朝內側畫弧之方式凹陷並且各邊朝內側描繪0個弧之形狀，為圖35A例示之形狀。另一方面，成長抑制部由複數個凸部構成，表面粗糙度Ra為66 nm。又，構成成長抑制部之凹凸構造之占空比為1.06，為凸部之直徑較凹凸構造之週期Pn大之狀態。該凸部位於正三角晶格之晶格點，為角部帶弧度之正六邊形。凸部剖面之形狀係自底部朝向頂部而直徑變細之形狀，凸部之頂部為帶弧度之角部。定義成長促進部之配置之六邊形之方向與基於決定成長抑制部之凸部之排列之正三角形所製作之六邊形之方向相同。比率(Pe/Pn)為2。 比較例10中所使用之基板僅下述內容與上述所說明之實施例10之基板不同。即，成長促進部之表面粗糙度Ra為1.60 nm。又，成長抑制部之表面粗糙度Ra為99 nm。又，構成成長抑制部之凹凸構造之占空比為0.96。 比較例11中所使用之基板僅下述內容與上述所說明之實施例10之基板不同。即，成長促進部之表面粗糙度Ra為0.18 nm。又，成長抑制部之表面粗糙度Ra為4 nm。又，構成成長抑制部之凹凸構造之占空比為0.01。 對成長基板應用CVD步驟而製造LED。首先，成膜200 Å之Al_x Ga_1-x N (0≦x≦1)之低溫成長緩衝層。繼而，以1100～1200℃之溫度，使V/III比處於240～280之間而且使氨流量處於190～220 sccm之間而成膜不摻雜之GaN。又，將成膜壓力於成膜中途自400～600 Torr切換為150～250 Torr，而使基底層之平坦性提昇。低溫成長緩衝層與不摻雜之GaN亦稱為基底層。繼而，成膜摻雜Si之GaN作為n型GaN層。繼而，設置應變吸收層。其後，成膜多重量子井之活化層作為發光層。發光層包括井層、及由不摻雜之InGaN及摻雜Si之GaN構成之障壁層。又，將各自之膜厚設為25 Å及130 Å且以井層成為6層而障壁層成為7層之方式交替地積層。於發光層上，以包含電子阻擋層之方式積層摻雜Mg之AlGaN、不摻雜之GaN、摻雜Mg之GaN。繼而，成膜ITO，並進行蝕刻加工，然後安裝電極墊。 關於作為結晶缺陷之位錯，掌握到與X射線搖擺曲線有關聯，因此，利用X射線搖擺曲線對結晶缺陷進行評價。獲取資料係對於GaN(102)之半值寬度XRC-FWHM。將結果記載於表6中。 [表6] 根據表6，可知於本實施例之成長基板中，藉由較佳地控制成長促進部及成長抑制部之表面粗糙度Ra，而GaN層之XRC-FWHM明顯變小。根據XRC獲得之GaN(102)之FWHM與結晶之位錯密度有關聯，若其值較小，則可稱為結晶缺陷較少之結晶品質良好之GaN層。於GaN(102)為350 arcsec時為具有良好之結晶品質之GaN層。 形成於不摻雜GaN層上之積層半導體層為相同之晶格。不摻雜GaN層中存在之結晶缺陷未消失而成為大致相同之結晶缺陷密度。即，自結晶缺陷較少之不摻雜GaN層獲得結晶品質良好之積層半導體層。由此，只要GaN(102)之XRC-FWHM低於350 arcsec，便可體現較高之內部量子效率。 使用實施例及比較例之成長基板，反覆實施磊晶成膜。根據上述實施例，GaN(102)之XRC-FWHM低於350 arcsec為一個基準。可知於實施例之情形時，即便參考標準偏差，亦低於250 arcsec。根據以上內容，可知可進行能夠耐受LED製造製程之穩定之磊晶成長。 難以對發光二極體內部之波導模式之破壞進行評價。於另一研究中，將對於成長基板之光散射以濁度之形式進行評價。結果為，雖亦取決於成長促進部之排列，但確認到有如下傾向，即，成長抑制部之表面粗糙度Ra越大，則濁度越大。尤其是，成長抑制部之表面粗糙度Ra自5 nm左右起濁度曲線上升，自70～100 nm之範圍開始飽和。由此，可知實施例記載之成長基板之光學散射性非常強。即，可以稱將於發光二極體內部形成之波導模式消除之效果較大。 [實施例14～實施例17、及比較例12、比較例13] 與實施例1同樣地，製作成長基板，並對該成長基板進行CVD成膜而形成基底層。其後，成膜積層構造體，形成電極而製成半導體發光元件。 將所製造之成長基板記載於表7中。 [表7] 實施例14中所使用之基板如下所述。為成長促進部散佈於成長抑制部之周圍之狀態A-1。成長促進部位於正三角晶格之晶格點，作為該晶格之邊之成長促進部之週期Pe為3118 nm。另一方面，成長抑制部由間距900 nm之複數個凸部構成。占空比為0.99，為凸部之直徑較凹凸構造之週期Pn大之狀態。該凸部位於正三角晶格之晶格點，且為圓形。凸部剖面之形狀係自底部朝向頂部而直徑變細之形狀，凸部之頂部為帶弧度之角部。定義成長促進部之配置之正三角形之方向與決定成長抑制部之凸部之排列之正三角形之方向相差30°。又，相符率為0.93。 實施例15中所使用之基板僅相符率與上述所說明之實施例14之基板不同，且相符率為0.79。 實施例16中所使用之基板如下所述。為成長促進部包圍成長抑制部之周圍之狀態A-2。成長促進部位於正六邊形彼此僅共有邊而最密填充之晶格之晶格點與邊。作為該晶格之邊之成長促進部之週期Pe為1400 nm。成長抑制部由間距700 nm之複數個凸部構成。占空比為0.89，為凸部之直徑較凹凸構造之週期Pn小之狀態。該凸部位於正三角晶格之晶格點，凸部底部之外形為圓形。凸部剖面之形狀係自底部朝向頂部而直徑變細之形狀，凸部之頂部為帶弧度之角部。定義成長促進部之配置之六邊形之方向與基於決定成長抑制部之凸部之排列之正三角形所製作之六邊形之方向相同。又，相符率為0.97。 實施例17中所使用之基板僅相符率與上述所說明之實施例16之基板不同，且相符率為0.71。 比較例12中所使用之基板僅相符率與上述所說明之實施例14之基板不同，且相符率為0.43。 比較例13中所使用之基板僅相符率與上述所說明之實施例14之基板不同，且相符率為0.49。 其次，針對各基板，與實施例1同樣地應用CVD步驟，而製成半導體發光元件。進而，利用X射線搖擺曲線對各基板中之結晶缺陷進行評價。獲取資料係對於GaN(102)之半值寬度XRC-FWHM。將結果記載於表8中。   [表8] 根據表8可知，相符率為重要之因素。於如比較例般相符率較小為0.43或0.49之情形時，XRC-FWHM極度變大。取出磊晶成膜過程之成長基板，實施掃描式電子顯微鏡觀察。結果可知，於使用比較例之成長基板之情形時，自成長抑制部突發地成長結晶，而阻礙自成長促進部朝向成長抑制部之磊晶成長。於實施例之情形時，XRC-FWHM較小。根據XRC獲得之GaN(102)之FWHM與結晶之位錯密度有關聯，若其值較小，則可稱為結晶缺陷較少之結晶品質良好之GaN層。於GaN(102)為350 arcsec時為具有良好之結晶品質之GaN層。 形成於不摻雜GaN層上之積層半導體層為相同之晶格。不摻雜GaN層中存在之結晶缺陷未消失而成為大致相同之結晶缺陷密度。即，自結晶缺陷較少之不摻雜GaN層獲得結晶品質良好之積層半導體層。由此，只要GaN(102)之XRC-FWHM低於350 arcsec，便可體現較高之內部量子效率。 使用實施例及比較例之成長基板，反覆實施磊晶成膜。根據上述例，GaN(102)之XRC-FWHM低於350 arcsec為一個基準。可知於實施例之情形時，即便參考標準偏差，亦低於350 arcsec。根據以上情況，可知可進行能夠耐受LED製造製程之穩定之磊晶成長。 難以對發光二極體內部之波導模式之破壞進行評價。於另一研究中，將對於成長基板之光散射以濁度之形式進行評價。結果為，雖亦取決於成長促進部之排列，但為不遜於通常使用之Patterned Sapphire Substreate之濁度。由此，可知光學散射性非常強。即，可以稱將於發光二極體內部形成之波導模式消除之效果較大。 其次，針對實施例16之形態，僅將占空比設為變數而進行研究，實施成長抑制部之凹凸構造之最佳化。使占空比變化為0.5、0.6、0.7、0.8、0.85、0.9。其結果，判明於占空比為0.8與0.85之間存在XRC-FWHM之較大之臨界性。更具體而言，XRC-FWHM較大地變化而自331變化為273。根據以上情況可知，藉由亦同時滿足構成成長抑制部之凹凸構造之占空比為0.85以上之要件，而IQE進一步改善。 [實施例18～實施例21、及比較例14～比較例16] 與實施例1同樣地，製作成長基板，並對該成長基板進行CVD成膜而形成基底層。其後，成膜積層構造體，形成電極而製成半導體發光元件。 將所製造之成長基板記載於表9中。 [表9] ITO之膜厚係於測定發光輸出後，利用STEM拍攝用於安裝之元件中之3個並測量長度，獲得算術平均值。 評價係利用以下之2個項目進行。首先，於在成長基板成膜有第1半導體層後之階段取出，獲取X射線搖擺曲線，而獲取對於GaN(102)之半值寬度(XRC-FWHM)。此處，將350 arcsec以下判定為良好。繼而，針對所獲得之半導體發光元件，利用積分球測定其光輸出。 比較例14為平均間距1200 nm之六方排列之情形。可知凸部底部間距離(平坦部之寬度)較窄為50 nm，不存在成長促進部，因此，結晶性較差，而作為半導體發光元件之性能較低。 比較例15係以圖39所示之排列設置有成長促進部之元件且透明導電膜層之厚度為200 nm之情形。將該情形時之光輸出設為1。可知藉由存在成長促進部，而相對於比較例14而言，結晶性提昇。 比較例16係與比較例15相同之排列且透明導電膜層之厚度為15 nm之情形。該情形時之發光輸出比低於比較例15。推斷其原因在於，由於透明導電膜較薄，故而無法有效地注入電流。 實施例18係與比較例15相同之成長促進部之排列但將透明導電膜之厚度設為特定之範圍者。可知藉由存在成長促進部而結晶性提昇，並且藉由透明導電膜之厚度處於特定之範圍內而光提取效率有效地提昇，藉此，獲得較比較例高之光輸出。 實施例19係圖24所示之成長促進部之排列且透明導電膜之厚度為特定之範圍者。可知與實施例18同樣地獲得較高之光輸出。 實施例20、21分別係與實施例18、19相同之成長促進部之排列且改變了透明導電膜之厚度者。可知與實施例18、19同樣地獲得較高之光輸出。 再者，本發明並不限定於上述實施形態，可進行各種變更而實施。於上述實施形態中，關於圖式中圖示之大小或形狀等，並不限定於此，可於發揮本發明之效果之範圍內適當變更。 [產業上之可利用性] 根據本發明，藉由設置於半導體發光元件基板表面之複數個磊晶成長促進部與複數個磊晶成長抑制部而使形成於基板表面之半導體層中之結晶轉移缺陷減少，藉此，結晶品質提昇，可改善內部量子效率IQE且可藉由光散射消除波導模式而提高光提取效率LEE。其結果，可使LED之發光效率提昇。因此，本發明之半導體發光元件用基板及半導體發光元件具有較高之發光效率，因此，可實現電力之有效利用，而可對節省能量作出較大貢獻。 本申請案係基於2015年9月30日申請之日本專利特願2015-195310、日本專利特願2015-195311及日本專利特願2015-195314、2015年11月30日申請之日本專利特願2015-232931、日本專利特願2015-233916及日本專利特願2015-233917、2015年12月21日申請之日本專利特願2015-248577、以及2016年6月24日申請之日本專利特願2016-125838。其等之內容全部包含於本文中。

3‧‧‧凸部
4‧‧‧平坦部
4a‧‧‧寬平坦部
4b‧‧‧窄平坦部
5‧‧‧去齒部
7‧‧‧正三角形晶格
9‧‧‧單元晶格
10‧‧‧光學基材
11‧‧‧抗蝕劑層
12‧‧‧凸部
13‧‧‧窄平坦部
14‧‧‧寬平坦部
20‧‧‧凹凸構造
21‧‧‧凸部
22‧‧‧平坦部
23‧‧‧凹部
30‧‧‧第1半導體層
100‧‧‧半導體發光元件用基板
100a‧‧‧第1主面
101‧‧‧磊晶成長促進部
101a‧‧‧磊晶成長促進部
101b‧‧‧磊晶成長促進部
101c‧‧‧磊晶成長促進部
101d‧‧‧磊晶成長促進部
101e‧‧‧磊晶成長促進部
101f‧‧‧磊晶成長促進部
101g‧‧‧磊晶成長促進部
102‧‧‧凸部
103‧‧‧二維六方晶格
104‧‧‧磊晶成長抑制部
105‧‧‧最大空隙部
110a‧‧‧磊晶層
110b‧‧‧磊晶層
110c‧‧‧磊晶層
111b‧‧‧結晶位錯缺陷
111c‧‧‧結晶位錯缺陷
200‧‧‧半導體發光元件用基板
201‧‧‧磊晶成長促進部
201a‧‧‧磊晶成長促進部
201b‧‧‧磊晶成長促進部
201c‧‧‧磊晶成長促進部
201d‧‧‧磊晶成長促進部
201e‧‧‧磊晶成長促進部
201f‧‧‧磊晶成長促進部
201g‧‧‧磊晶成長促進部
202‧‧‧凸部
203‧‧‧二維六方晶格
204‧‧‧磊晶成長抑制部
300‧‧‧半導體發光元件用基板
301‧‧‧主面
302‧‧‧凸部
305‧‧‧最大空隙部
306‧‧‧谷部
310a‧‧‧磊晶層
310b‧‧‧磊晶層
310c‧‧‧磊晶層
311b‧‧‧結晶位錯缺陷
311c‧‧‧結晶位錯缺陷
320a‧‧‧磊晶層
320b‧‧‧磊晶層
321b‧‧‧結晶位錯缺陷
400‧‧‧半導體發光元件用基板
401‧‧‧磊晶成長促進部
402‧‧‧凸部
404‧‧‧磊晶成長抑制部
500‧‧‧半導體發光元件用基板
501‧‧‧磊晶成長促進部
501a‧‧‧磊晶成長促進部
501b‧‧‧磊晶成長促進部
501c‧‧‧磊晶成長促進部
501d‧‧‧磊晶成長促進部
501e‧‧‧磊晶成長促進部
501f‧‧‧磊晶成長促進部
501g‧‧‧磊晶成長促進部
502‧‧‧凸部
503‧‧‧二維六方晶格
504‧‧‧磊晶成長抑制部
600‧‧‧半導體發光元件用基板
601‧‧‧磊晶成長促進部
601a‧‧‧磊晶成長促進部
601b‧‧‧磊晶成長促進部
601c‧‧‧磊晶成長促進部
601d‧‧‧磊晶成長促進部
601e‧‧‧磊晶成長促進部
601f‧‧‧磊晶成長促進部
601g‧‧‧磊晶成長促進部
602‧‧‧凸部
603‧‧‧二維六方晶格
604‧‧‧磊晶成長抑制部
650‧‧‧半導體發光元件用基板
651‧‧‧磊晶成長促進部
651a‧‧‧磊晶成長促進部
651b‧‧‧磊晶成長促進部
651c‧‧‧磊晶成長促進部
651d‧‧‧磊晶成長促進部
651e‧‧‧磊晶成長促進部
651f‧‧‧磊晶成長促進部
651g‧‧‧磊晶成長促進部
652‧‧‧凸部
653‧‧‧二維六方晶格
654‧‧‧磊晶成長抑制部
700‧‧‧半導體發光元件用基板
701‧‧‧磊晶成長促進部
701a‧‧‧磊晶成長促進部
701b‧‧‧磊晶成長促進部
701c‧‧‧磊晶成長促進部
701d‧‧‧磊晶成長促進部
702‧‧‧凸部
703‧‧‧二維六方晶格
704‧‧‧磊晶成長抑制部
800‧‧‧半導體發光元件用基板
801‧‧‧磊晶成長促進部
802‧‧‧凸部
804‧‧‧磊晶成長抑制部
900‧‧‧半導體發光元件用基板
901‧‧‧磊晶成長促進部
902‧‧‧凸部
904‧‧‧磊晶成長抑制部
1000‧‧‧半導體發光元件用基板
1001‧‧‧磊晶成長促進部
1001a‧‧‧磊晶成長促進部
1001b‧‧‧磊晶成長促進部
1001c‧‧‧磊晶成長促進部
1001d‧‧‧磊晶成長促進部
1002‧‧‧凸部
1003‧‧‧二維六方晶格
1004‧‧‧磊晶成長抑制部
1100‧‧‧半導體發光元件用基板
1101‧‧‧磊晶成長促進部
1101a‧‧‧磊晶成長促進部
1101b‧‧‧磊晶成長促進部
1101c‧‧‧磊晶成長促進部
1101d‧‧‧磊晶成長促進部
1101e‧‧‧磊晶成長促進部
1101f‧‧‧磊晶成長促進部
1101g‧‧‧磊晶成長促進部
1102‧‧‧凸部
1103‧‧‧二維六方晶格
1104‧‧‧磊晶成長抑制部
1105‧‧‧磊晶成長連結部
1106‧‧‧磊晶成長抑制部
1107‧‧‧凸部
1200‧‧‧半導體發光元件用基板
1201‧‧‧磊晶成長促進部
1201a‧‧‧磊晶成長促進部
1201b‧‧‧磊晶成長促進部
1201c‧‧‧磊晶成長促進部
1201d‧‧‧磊晶成長促進部
1201e‧‧‧磊晶成長促進部
1201f‧‧‧磊晶成長促進部
1201g‧‧‧磊晶成長促進部
1202‧‧‧凸部
1203‧‧‧二維六方晶格
1204‧‧‧磊晶成長抑制部
1205‧‧‧磊晶成長連結部
1206‧‧‧磊晶成長抑制部
1207‧‧‧凸部
1300‧‧‧半導體發光元件用基板
1301‧‧‧磊晶成長促進部
1302‧‧‧凸部
1304‧‧‧磊晶成長抑制部
1307‧‧‧凸部
A1‧‧‧區域
A2‧‧‧區域
A3‧‧‧區域
A4‧‧‧區域
A00‧‧‧半導體發光元件
A01‧‧‧半導體發光元件用基板
A51‧‧‧不摻雜型半導體層
A52‧‧‧n型半導體層
A53‧‧‧發光半導體層
A54‧‧‧p型半導體層
A55‧‧‧透明導電膜
A56‧‧‧陽極電極
A57‧‧‧陰極電極
A60‧‧‧積層半導體層
a1‧‧‧凸部
a2‧‧‧凸部
a3‧‧‧凸部
a4‧‧‧凸部
a5‧‧‧凸部
a6‧‧‧凸部
a7‧‧‧凸部
b1‧‧‧凸部
b2‧‧‧凸部
b3‧‧‧凸部
b4‧‧‧凸部
b5‧‧‧凸部
b6‧‧‧凸部
b7‧‧‧凸部
B‧‧‧突出部
D‧‧‧底部直徑
F‧‧‧結晶面
H‧‧‧凸部高度
L‧‧‧長度
lo_d‧‧‧凹部深度
lo_w‧‧‧凹部開口寬度
M‧‧‧直線
P‧‧‧點
P0‧‧‧平均節距
Pe‧‧‧磊晶成長促進部間距離
Pn‧‧‧週期
S‧‧‧凸部底部間距離
S0‧‧‧圓
S1‧‧‧圓
S2‧‧‧圓
S3‧‧‧圓
Z‧‧‧方向

圖1係表示本實施形態之光學基材之局部縱剖面之剖視模式圖。 圖2係表示本實施形態之光學基材之局部縱剖面之剖視模式圖。 圖3係本實施形態之光學基材之俯視模式圖。 圖4係與圖3不同之實施形態之光學基材之俯視模式圖。 圖5係本實施形態之光學基材之俯視模式圖，且為用以說明本實施形態之構成要件之圖。 圖6係圖示成膜於具備凹凸構造之光學基材上之第1半導體層所具有之刀狀缺陷的俯視圖。 圖7係圖示圖6中之A-A剖面之圖。 圖8係表示本實施形態之光學基材之局部縱剖面之剖視模式圖，且為用以特別說明參數之說明圖。 圖9A～C係本實施形態之光學基材之俯視模式圖，且為用以特別說明參數之說明圖。 圖10係本實施形態之光學基材之俯視模式圖，且為用以特別對凹部之排列進行說明之說明圖。 圖11係本實施形態之光學基材之俯視模式圖，且為用以特別對凹部之排列進行說明之說明圖。 圖12係本實施形態之光學基材之俯視模式圖，且為用以特別對凹部之排列進行說明之說明圖。 圖13係表示凹部與半導體層之初期之晶核之關係之說明圖。 圖14係表示凹部與半導體層之初期之晶核之關係之說明圖。 圖15係本實施形態之半導體發光元件用基板之俯視模式圖。 圖16係圖15中之X-X面之剖視模式圖。 圖17係本實施形態之半導體發光元件用基板之俯視模式圖。 圖18係先前技術之半導體發光元件用基板之俯視模式圖。 圖19A～C係對藉由先前技術之半導體發光元件基板使結晶位錯缺陷減少之機制進行說明的剖視模式圖。 圖20A～C係對本實施形態之半導體發光元件用基板中之磊晶成長進行說明的剖視模式圖。 圖21係其他實施形態之半導體發光元件用基板之剖視模式圖。 圖22係其他實施形態之半導體發光元件用基板之俯視模式圖。 圖23係其他實施形態之半導體發光元件用基板之俯視模式圖。 圖24係其他實施形態之半導體發光元件用基板之俯視模式圖。 圖25係其他實施形態之半導體發光元件用基板之俯視模式圖。 圖26係其他實施形態之半導體發光元件用基板之俯視模式圖。 圖27係其他實施形態之半導體發光元件用基板之俯視模式圖。 圖28係其他實施形態之半導體發光元件用基板之俯視模式圖。 圖29係其他實施形態之半導體發光元件用基板之俯視模式圖。 圖30係其他實施形態之半導體發光元件用基板之俯視模式圖。 圖31A、B係第2實施形態之半導體發光元件用基板之俯視模式圖。 圖32係其他實施形態之半導體發光元件用基板之俯視模式圖。 圖33A～C係本發明之其他實施形態中之形成於成長基板之磊晶成長促進部及磊晶成長抑制部的俯視模式圖。 圖34A～C係放大表示圖33之磊晶成長促進部及磊晶成長抑制部之俯視模式圖。 圖35A～D係用以說明磊晶成長促進部之形狀之俯視模式圖。 圖36A～C係用以對包括磊晶成長促進部與磊晶成長抑制部之週期單元進行說明的磊晶成長促進部及磊晶成長抑制部之俯視模式圖。 圖37係製造圖8所示之光學基材時所使用之抗蝕劑層之剖視模式圖。 圖38係本實施形態之抗蝕劑層之俯視模式圖。 圖39係使用圖38所示之抗蝕劑層而形成之光學基材之俯視模式圖。 圖40係與圖38不同之實施形態之抗蝕劑層之俯視模式圖。 圖41係本實施形態之半導體發光元件之剖視模式圖。 圖42A～C係將本實施例之半導體發光元件用基板與先前技術之半導體發光元件用基板進行比較的電子顯微鏡照片。 圖43A～C係表示圖42之各圖之一部分之模式圖。

10‧‧‧光學基材

20‧‧‧凹凸構造

21‧‧‧凸部

22‧‧‧平坦部

23‧‧‧凹部

Claims (18)

1. 一種光學基材，其特徵在於：其係於主面之一部分或整面形成有凹凸構造者，且 上述凹凸構造包含有規則之去齒部。
2. 如請求項1之光學基材，其中上述凹凸構造包括凸部、凸部間底部、及於較由該凸部間底部形成之主面低之位置具有平坦面之凹部，且上述去齒部為上述凹部。
3. 如請求項1或2之光學基材，其中上述凸部以平均節距P0配置，上述去齒部配置於正多邊形之頂點或將上述頂點間連結之上述正多邊形之邊上，且上述正多邊形之邊之長度長於平均節距P0。
4. 如請求項1至3中任一項之光學基材，其中上述正多邊形之邊之長度L為平均節距P0之2倍以上且5倍以下。
5. 如請求項1至4中任一項之光學基材，其中構成上述凹凸構造之複數個上述去齒部係作為正六邊形之新的單元晶格設定在設定於正三角形晶格之各晶格點之配置位置上，並且設置於相當於上述正六邊形之頂點或邊之位置。
6. 如請求項1至4中任一項之光學基材，其中構成上述凹凸構造之複數個上述去齒部係作為新的正三角形晶格設定在設定於正三角形晶格之各晶格點之配置位置上，並且設置於相當於上述新設定之正三角形之頂點之位置。
7. 如請求項1至6中任一項之光學基材，其中上述去齒部係以將上述去齒部彼此連結之直線與成膜於上述光學基材上之半導體層之結晶面中於結晶成長初期締合之結晶面正交的方式配置。
8. 一種半導體發光元件用基板，其特徵在於：其係使用如請求項1之光學基材且用以使半導體結晶磊晶成長於上述主面上者， 上述主面係包含複數個磊晶成長促進部與複數個磊晶成長抑制部而構成，上述磊晶成長促進部之周圍由上述磊晶成長抑制部包圍， 上述磊晶成長抑制部至少包括複數個凸部與凸部間底部，且 上述磊晶成長促進部為上述去齒部，且具有與上述主面平行之平面。
9. 如請求項8之半導體發光元件用基板，其中上述磊晶成長促進部為於較由上述凸部間底部形成之主面低之位置具有平坦面之凹部，且為將與上述主面平行之平面設為底部之凹部。
10. 如請求項8或9之半導體發光元件用基板，其中複數個上述磊晶成長促進部係最接近之複數個磊晶成長促進部間距離Pe彼此相等。
11. 如請求項10之半導體發光元件用基板，其中上述磊晶成長促進部之最接近之磊晶成長促進部間距離Pe與構成上述磊晶成長抑制部之複數個上述凸部之週期Pn滿足下述式(1)， 1.5≦Pe/Pn≦30      式(1)。
12. 如請求項8至11中任一項之半導體發光元件用基板，其中上述磊晶成長促進部相對於上述主面之面積比為0.001以上且0.2以下。
13. 一種半導體發光元件用基板，其特徵在於：其係使用如請求項1之光學基材且用以使半導體結晶磊晶成長於上述主面上者， 上述主面係包含複數個磊晶成長促進部與複數個磊晶成長抑制部而構成，上述磊晶成長抑制部之周圍由上述磊晶成長促進部包圍，或者，上述磊晶成長抑制部由上述磊晶成長促進部夾著， 上述磊晶成長抑制部至少包括複數個凸部與凸部間底部，且 上述磊晶成長促進部為上述去齒部，且具有與上述主面平行之平面。
14. 如請求項13之半導體發光元件用基板，其中上述磊晶成長促進部為於較由上述凸部間底部形成之主面低之位置具有平坦面之凹部，且為將與上述主面平行之平面設為底部之凹部。
15. 如請求項13或14之半導體發光元件用基板，其中上述磊晶成長抑制部相對於上述主面之面積比為0.80以上且0.999以下。
16. 如請求項8至15中任一項之半導體發光元件用基板，其中上述磊晶成長抑制部至少包括週期配置之複數個上述凸部。
17. 如請求項16之半導體發光元件用基板，其中上述半導體發光元件用基板為具有六方晶系之結晶構造之單晶基板，且最接近之複數個磊晶成長抑制部之最接近之方向與上述半導體發光元件用基板之上述結晶構造之m面不平行。
18. 一種半導體發光元件，其特徵在於：包含如請求項1至7中任一項之光學基材或如請求項8至17中任一項之半導體發光元件用基板、及積層於上述主面側之將至少2層以上之半導體層與發光層積層而構成之積層半導體層。