JP2017045963A - 光学基材、及びそれを用いた半導体発光素子 - Google Patents

Abstract

【課題】従来に比べて優れた発光効率を有する半導体発光素子を歩留りよく製造することが可能な光学基材を提供すること。【解決手段】微細凹凸構造のドット列は、第１方向において、複数のドットがピッチＰｘで配列され、第２方向において、ドット列がピッチＰｙで配列されている。第１方向のドット列は、平均ピッチの１．０６倍より大きいピッチを有する区間を有し、区間に隣接した区間は、平均ピッチの１．０６倍より小さくされる。第２方向には、ドット列間の平均ピッチの１．０６倍より大きいピッチを有する区間を有し、区間に隣接した区間は、平均ピッチの１．０６倍より小さくされる。平均ピッチの１．０６倍より大きい区間の中点を結んで構成される直線群と、平均ピッチの１．０６倍より大きいピッチを有する区間の二等分線と、で囲まれる領域に含まれるドットの個数が、５以上１５以下である。【選択図】図３

Description

本発明は、表面の一部又は全面に微細凹凸構造を有する光学基材及び半導体発光素子に関する。

半導体発光素子、例えば、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ；ＬＥＤ）は、従来の蛍光灯や白熱球等の旧来の発光装置に比較して、多くの利点を有している。例えば、小型であること、電力効率が高いこと、オンオフ応答性が速いこと、振動に強いこと、及び、機器寿命が長いことが、利点として挙げられる。

このような利点を活かし、ＬＥＤを用いた照明が普及し始めている。しかしながら、従来の蛍光灯を代替するにはＬＥＤの更なる高効率化・高出力化・低コスト化が必要である。効率については、ＬＥＤの半導体層界面や光出射面等に凹凸構造を付与することで、より改善することが知られている。例えば、特許文献１では半導体層の表面に凹凸構造を設けて光の進行方向を変更することにより、光取り出し効率の向上を図っている。特許文献２では、基板上に凹凸構造を設け、半導体結晶層での光の導波方向を変えて、光取り出し効率ＬＥＥを上げる技術が提案されている。特許文献３では、単結晶基板に設ける凹凸構造の大きさをナノサイズとした技術が提案されている。この技術により、内部量子効率が改善することが多々報告されている。特許文献４では、ｐ型半導体層の上面に凹凸構造を設け、透明導電膜とのコンタクト抵抗を低減させることで、電子注入効率を改善する技術が提案されている。

ＬＥＤの効率は、内部量子効率、光取り出し効率、そして電子注入効率の三つの効率の積により決定される。そして、上記引用した特許文献に記載されるように、これらの効率は、マイクロオーダーからナノオーダーの凹凸構造の付与により改善できることが示されている。

特許第４８７４１５５号公報 特開２００３−３１８４４１号公報 特開２００７−２９４９７２号公報 特開２００５−２５９９７０号公報

しかしながら、ＬＥＤ照明の普及には、ＬＥＤの更なる効率化、コストダウンが求められている。このうち高効率化については、特に光学基材にナノスケールの凹凸構造を設けることによって、内部量子効率ＩＱＥ及び光取出し効率ＬＥＥが向上することが知られているが、両者の向上は未だ十分とは言えない。凹凸構造の大きさが半導体発光素子中の光の波長の数倍程度となることで、光の波動性が顕著になる。換言すれば、この領域での光取出し効率の向上には、光の波動性を利用しており、凹凸構造の周期や高さ、形状によって極大化される。しかし、更なる光取出し効率の向上には、異なる物理現象によって光の進行方向を変えて光取出し効率を向上させることが必要となる。例えば、微細凹凸構造に対して、より大きいマイクロスケールでの分布を導入することで、散乱性を付与することが考えられる。分布としては、例えば位置や高さ、形状が考えられる。前記分布によって導入される散乱性により、更なる光取出しの向上が期待される。

しかしながら、前記分布の導入は容易ではない。何故なら、分布の導入によって凹凸構造が均一でなくなると、結晶成長も不均一になり易く、製造の歩留りが低下してしまう為である。一般に、ＬＥＤの製造においてＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって半導体層を成膜する。この際、初期の核形成が不均一となると、核に引きずられて結晶の成長が不均一となり、ＣＶＤ工程での半導体層の平坦化が困難になる。つまりピットや荒れが形成され易くなる。これは発光層の成膜時に半導体組成の不均一を招くためである。半導体層の平坦化が困難になることで、ＬＥＤとしての性能にウエハ内で分布が出たり、リーク電流の増加を招き、結果としてウエハあたりのチップ収率が低下したりする。即ち、ナノスケールの微細凹凸構造を設けた光学基材において、更なる光取出し効率ＬＥＥの向上の為にマイクロスケールの分布を導入すると、核形成が不均一になり、半導体層成膜時に収率が低下するという課題があった。

本発明はかかる点を鑑みてなされたものであり、特に従来に比べて優れた発光効率を有する半導体発光素子を歩留りよく製造することが可能な光学基材及びそれを用いた半導体発光素子を提供することを目的とする。

本発明は、表面の一部又は全面に微細凹凸構造が形成された光学基材であって、前記微細凹凸構造は、複数のドット列から構成され、前記ドット列は、基材主面内の第１方向において、複数のドットがピッチＰｘで配列され、前記基材主面内の前記第１方向に直交する第２方向において、前記ドット列がピッチＰｙで配列されており、前記第１方向において、前記ドット列には、平均ピッチＰｘａｖの１．０６倍より大きいピッチを有する区間を有し、前記区間に隣接した区間のピッチは、前記平均ピッチＰｘａｖの１．０６倍より小さくされており、前記第２方向には、ドット列間の平均ピッチＰｙａｖの１．０６倍より大きいピッチを有する区間を有し、前記区間に隣接した区間のピッチは、前記平均ピッチＰｙａｖの１．０６倍より小さくされており、前記平均ピッチＰｘａｖの１．０６倍より大きいピッチを有する区間の中点からなる点群のうち、最近接の点同士を結んで構成される直線群と、前記平均ピッチＰｙａｖの１．０６倍より大きいピッチを有する区間における二等分線と、で囲まれる領域に含まれる前記ドットの個数Ｇが、５以上１５以下であることを特徴とする。

本発明では、前記微細凹凸構造の前記平均ピッチＰｘａｖ及び前記平均ピッチＰｙａｖが、夫々、２００ｎｍ以上１５００ｎｍ以下であることが好ましい。

また本発明における半導体発光素子は、上記に記載の光学基材の上に、少なくとも第一半導体層、発光半導体層、第二半導体層を積層して得られることを特徴とする。

本発明の光学素子によれば、内部量子効率及び光取出し効率の両方を向上させ、更に優れた発光効率を有する半導体発光素子を歩留りよく製造することが可能となる。

本実施の形態に係る半導体発光素子を示す断面概略図である。 本実施の形態に係る光学基材の平面模式図である。 本実施の形態に係る光学基材の平面模式図であり、特に、本実施の形態の特徴的構成を説明するための説明図である。

以下、本発明の一実施の形態（以下、「実施の形態」と略記する。）について、詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。

本発明者らは、上記課題を解決するために鋭意研究を重ねた結果、光学基材に設けるナノパターンの微細凹凸構造によって構成されるドット群が特定の条件を満たす場合、内部量子効率ＩＱＥの向上及び光取り出し効率ＬＥＥの向上を保ち、更に歩留り高く製造可能な半導体発光素子となることを見出した。

以下、本実施の形態に係る半導体発光素子１００が効果を発揮する原理について説明する。本実施の形態に係る半導体発光素子１００において、光学基材１０は、以下の特徴的構成を備えている。

（１） 微細凹凸構造２０が、複数のドット列から構成される。
（２） ドット列は、基材主面内の第１方向において、複数のドットがピッチＰｘで配列され、基材主面内の第１方向に直交する第２方向において、ドット列がピッチＰｙで配列されている。
（３） 第１方向において、ドット列には、平均ピッチＰｘａｖの１．０６倍より大きいピッチを有する区間を有し、前記区間に隣接した区間のピッチは、平均ピッチＰｘａｖの１．０６倍より小さくされている。
（４） 第２方向には、ドット列間の平均ピッチＰｙａｖの１．０６倍より大きいピッチを有する区間を有し、前記区間に隣接した区間のピッチは、平均ピッチＰｙａｖの１．０６倍より小さくされている。
（５） 平均ピッチＰｘａｖの１．０６倍より大きいピッチを有する区間の中点からなる点群のうち、最近接の点同士を結んで構成される直線群と、平均ピッチＰｙａｖの１．０６倍より大きいピッチを有する区間における二等分線と、で囲まれる領域に含まれるドットの個数Ｇが、５以上１５以下である。

図２を参照して、本実施の形態に係る光学用基材の構成について詳細に説明する。図２は、本実施の形態に係る光学基材の平面模式図である。図２に示すように、微細凹凸構造２０は、光学基材１０の主面から上方に突出する複数の凸部を含み、それぞれ特定の間隔を持って配置されている。なお、微細凹凸構造２０は、複数の凸部でなく複数の凹部で構成されていてもよい。以下、微細凹凸構造を構成する凸部または凹部を「ドット」と称する。なお図２には代表的に一つのドットに符号２１を付した。

図２に示すように、ドット２１は、光学基材１０の主面内の第１方向（図２では横方向）において、複数のドット２１が不定間隔Ｐｘ（図中のＰｉｊ：ｉ＝０~４、ｊ＝１~４）で配列された複数のドット列を構成する。

また、図２に示すように、各ドット列は、光学基材１０の主面内で第１方向に直交する第２方向において、不定間隔Ｐｙ（ピッチＰｙ１、Ｐｙ２、Ｐｙ３、Ｐｙ４）で配置されている。

なお、Ｐｘの定義は、微細凹凸構造２０を構成するドット列のうち、同一ドット列内において、あるドットの中心と前記ドットに隣接するドットの中心との間の距離を、ピッチＰｘと定義する。

また、Ｐｙの定義は、微細凹凸構造２０を構成するドット列のうち、あるドット列の中心線と、前記ドット列に隣接するドット列の中心線との間の最短距離を、Ｐｙと定義する。

まず、第１方向のＰｘ及び第２方向のＰｙの平均を求める。ここで、観察に使用する局所的範囲とは、微細凹凸構造の平均ピッチＰｘａｖ或いは平均ピッチＰｙａｖの５倍〜５０倍程度の範囲として定義する。例えば、平均ピッチＰｘａｖが７００ｎｍであれば、３５００ｎｍ〜３５０００ｎｍの観察範囲の中で観察を行う。そのため、例えば７５００ｎｍの視野像を、微細凹凸構造を有する領域内の、例えば中央の位置で撮像し、該撮像を使用して相加平均を求める。前記視野像の撮像には、例えば走査型電子顕微鏡（ＳＥＭ）を用いることができる。

（相加平均）
ある要素（変量）の分布のＮ個の測定値をｘ１、ｘ２…、ｘｎとした場合に、相加平均値は、以下の式（１）にて定義される。

相加平均を算出する際のサンプル点数Ｎは、２０として定義する。２０としたのは、下記局所的範囲内で任意に個々の凹凸構造を選んだ際、十分な統計平均を取るためである。

本実施の形態では、微細凹凸構造の平均ピッチＰｘａｖ及び平均ピッチＰｙａｖが、夫々、２００ｎｍ以上１５００ｎｍ以下であることが好ましい。これにより結晶成長時の欠陥を減少させることができ、内部量子効率ＩＱＥの向上が可能となる。

次に、第１方向のピッチＰｘについて、前記で得た平均値Ｐｘａｖの１．０６倍より大きい区間を選び、その区間の中点を求める。そして、最近接の中点同士を選んで、直線群を構成する。

具体的には図２において、平均値Ｐｘａｖの１．０６倍より大きい区間は、Ｐ０１、Ｐ０４、Ｐ１１、Ｐ１４、Ｐ２１、Ｐ２４、Ｐ３１、Ｐ３４、Ｐ４１、Ｐ４４の各区間である。従って図３に示すように、Ｐ０１、Ｐ０４、Ｐ１１、Ｐ１４、Ｐ２１、Ｐ２４、Ｐ３１、Ｐ３４、Ｐ４１、Ｐ４４の各区間の中点Ｏ１〜Ｏ１０を求める。そして、各中点Ｏ１〜Ｏ１０において最近接の中点同士を選ぶ。中点Ｏ１に対する最近接の中点は中点Ｏ３であるため、中点Ｏ１と中点Ｏ３とを直線で結ぶ。また中点Ｏ３に対する最近接の中点は既に直線を結んだ中点Ｏ１を除くと中点Ｏ５であるため、中点Ｏ３と中点Ｏ５とを直線で結ぶ。このようにして最近接の中点同士を結ぶことで、図３に示す直線群Ｌ１、Ｌ２を得ることができる。

同様に、第２方向のピッチＰｙについても、前記で得た平均値Ｐｙａｖの１．０６倍より大きい区間を選び、その区間の二等分線を引く。

具体的には図２において、平均値Ｐｙａｖの１．０６倍より大きい区間は、Ｐｙ１、Ｐｙ４の各区間である。従って図３に示すように、Ｐｙ１、Ｐｙ４の各区間の二等分線Ｌ３、Ｌ４を引く。

そして、これら直線群Ｌ１、Ｌ２と二等分線Ｌ３、Ｌ４で囲まれた領域Ａを得ることができる。

図３に示すように、領域Ａには、９個のドットが含まれている。ここで本実施の形態では、この領域に含まれるドット数Ｇは、５以上、１５以上であることが好ましい。これは以下の理由による。

一般に、半導体発光素子の発光効率は、内部量子効率ＩＱＥと光取り出し効率ＬＥＥによって決定される。ＩＱＥ向上のために、結晶欠陥の低減及びｄｒｏｏｐを抑えること、ＬＥＥ向上のために、導波モードを崩して且つ効果的にチップ外部に取り出すこと、との両立が必要となる。

両者の両立の為には、例えば微細凹凸構造をナノオーダーとすることが用いられている。これは、ナノオーダーの凹凸構造によって、結晶欠陥のモードが乱れることによる結晶性の向上、及び、ナノ構造によって光の波動性を強調することができ、その結果生じる光回折、中でも回折のモード数と回折角度を制御することで、半導体発光素子内部の光を効果的にチップ外に取り出すことが可能となるためである。

しかしながら、更なる高効率化に向けて、特に光取出し効率の向上には、従来の規則的なナノオーダーの微細凹凸構造では十分でない。従って、波動性に加えて、別の物理現象によって光の進行方向を変えることで光取出し効率ＬＥＥを向上させることが求められていた。例えば、乱れによって散乱性を付与することによって、従来の波動性とは異なる成分が生じることになり、更なる光取出しの向上が可能になると思われた。

一方、微細凹凸構造に乱れがあると、前記光学基材を用いた半導体層の成膜が困難になる。半導体層の成膜に用いられるＣＶＤ工程では、初期に結晶の核を光学基材上に作り、前記核を起点として結晶成長を行う。光学基材に設けられる微細凹凸構造の分布が大きい場合、核が面内に偏在することで、結晶成長による半導体層の平坦化が困難になり、表面の荒れやピットの形成につながる。これにより、発光層成膜時の組成の不均一さや膜厚分布につながり、ＬＥＤとしての性能にウエハ内で分布が出る、或いは、リーク電流の増加を招き、結果としてウエハあたりのチップ収率が低下してしまう。

例えば、微細凹凸構造のパラメータを変えて屈折率に分布を持たせる場合、面内で微細凹凸構造の高さや形状を変化させることはエッチングの面から難しい。一方、ドット位置はパターン作成時のモールド、或いはマスクによって定まる為、変化させやすい。ここで、効果的に散乱性を発現させるために、ピッチの変化として１．０６以上の部分が必要であることがわかった。

一方、所望のピッチ変化を設けると、基板上に露出する結晶成長面の面積にも分布が生じることになる。特に、結晶成長面が広く露出している部分、即ち前記ピッチが大きい部分に核が生じやすい。ここで、ドット群を構成するドット数Ｇが多い場合、微細凹凸構造２０に対して、相対的に結晶核が生じやすい領域の間隔が離れることになる。この時、結晶核が成膜に従い、ある程度成長しないと核同士が会合しにくくなり、半導体層の表面の荒れやピットの形成につながり、リーク電流が多くなる。リーク電流はダイオードの電気特性を表す量であり、所定の量以上の電流値であると、成膜がうまくいっていないことを示す。

ドット群を構成するドット数Ｇは、ドットの位置分布によって生じる光散乱性が好適となるため、５以上が好ましく、６以上がより好ましい。一方、上限は、成膜条件の観点から、ドット群を構成するドット数Ｇは１５以下が好ましく、１２以下がより好ましい。

なお、微細凹凸構造２０は、光学基材１０の一方の主面に形成されている。微細凹凸構造２０は主面の全面でも、主面の一部に設けることができる。また、ドットの形状は、例えば、円錐、円柱、四角錐、四角柱、六角錐、六角柱、多角錐、多角柱、二重リング状、多重リング状等の構造が挙げられる。なお、これらの形状は底面の外径が歪んだ形状や、側面が湾曲した形状を含む。

次に、上記した構成を備える光学基材１０を用いて形成される半導体発光素子１００の構造について説明する。

図１は、本実施の形態に係る半導体発光素子を示す断面概略図である。図１に示すように、半導体発光素子１００において、光学基材１０は、その表面に微細凹凸構造２０を具備している。光学基材１０の微細凹凸構造２０を含む表面上に第１半導体層３０、発光半導体層４０及び第２半導体層５０が順次積層されている。ここで、発光半導体層４０にて発生した発光光は、第２半導体層５０側又は光学基材１０から取り出される。更に、第１半導体層３０と第２半導体層５０と、は互いに異なる半導体層である。ここで、第１半導体層３０の表面は平坦化面であることが好ましい。第１半導体層３０の表面が平坦化面であることにより、第１半導体層３０の半導体としての性能を、発光半導体層４０及び第２半導体層５０へと反映させることができるため、内部量子効率ＩＱＥが向上する。

また、第１半導体層３０は、図１に示すように、非ドープ第１半導体層３１とドープ第１半導体層３２とから構成されてもよい。ここで、非ドープ第１半導体層３１の表面が平坦化面で形成されることにより、非ドープ第１半導体層３１の半導体としての性能を、ドープ第１半導体層３２、発光半導体層４０及び第２半導体層５０へと反映させることができ、内部量子効率ＩＱＥが向上する。

更に、非ドープ第１半導体層３１は、図１に示すように、バッファー層３３を含むと好ましい。半導体発光素子１００においては、微細凹凸構造２０上にバッファー層３３を設け、続いて、非ドープ第１半導体層３１及びドープ第１半導体層３２を順次積層する。これにより、第１半導体層３０の結晶成長の初期条件である核生成及び核成長が良好となり、第１半導体層３０の半導体としての性能が向上するため、内部量子効率ＩＱＥの改善程度が向上する。ここでバッファー層３３を厚くして、バッファー層３３の表面が平坦化面となるように調整してもよいが、バッファー層３３の成長速度は遅いため、半導体発光素子１００の製造時間を短縮する観点から、バッファー層３３上に設けられる非ドープ第１半導体層３１の表面が平坦化面となるように調整することが好ましい。非ドープ第１半導体層３１の表面が平坦化面となるように調整することにより、非ドープ第１半導体層３１の半導体としての性能を、ドープ第１半導体層３２、発光半導体層４０及び第２半導体層５０へと反映させることができ、内部量子効率ＩＱＥが向上する。なお、図１において、バッファー層３３は微細凹凸構造２０の表面全体を覆うように形成されているが、微細凹凸構造２０の表面に部分的に設けることもできる。特に、微細凹凸構造２０の凹部底部に優先的にバッファー層３３を設けることができる。

更に、第２半導体層５０上に透明導電膜６０を、透明導電膜６０の表面にアノード電極７０を、第１半導体層３０表面にカソード電極８０を、そして光学基材１０の裏面に反射層９０を、それぞれ設けることができる。透明導電膜６０、アノード電極７０及びカソード電極８０の配置は、半導体発光素子１００により適宜、最適化できるため限定されないが、一般的に、図１に例示するように設けられる。

図１に示した半導体発光素子１００は、ダブルヘテロ構造の半導体発光素子に適用した例であるが、第１半導体層３０、発光半導体層４０及び第２半導体層５０の積層構造はこれに限定されるものではない。

本実施の形態の半導体発光素子１００によれば、内部量子効率及び光取出し効率の両方を向上させることができ、更に優れた発光効率を有する。

次に、半導体発光素子１００を構成する各層の材質等について説明する。本実施の形態に係る半導体発光素子１００は、光学基材１０の上面に設けられた微細凹凸構造２０が前記所定の範囲を満たすことで、内部量子効率ＩＱＥ及び光取り出し効率ＬＥＥの両者を向上させた半導体発光素子１００となる。このため、この効果を発揮する限り、各半導体層の材料、状態、層数又は厚み、電極の材料、層数、配置又は厚み、発光半導体層の材料、層数又は厚み、成長基材の材料、面方位又は厚み等は適宜選択することができ、特に限定されない。

（第１半導体層３０）
第１半導体層３０としては、半導体発光素子（ＬＥＤ）に適したｎ型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウム等の元素半導体、及び、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＶＩ−ＶＩ族等の化合物半導体に適宜、種々の元素をドープしたものを適用できる。

また、微細凹凸構造２０がナノオーダーであることより、第１半導体層３０で微細凹凸構造２０を平坦化するために必要な厚みが薄くなる。このため、発光半導体層４０からの光を吸収する半導体層が薄くなることで、光取り出し効率ＬＥＥの更なる向上が見込まれると共に、第１半導体層３０、並びにその上に順次積層される発光半導体層４０及び第２半導体層５０の反りを抑制することが可能となり、従来よりも大面積の半導体発光素子１００とすることができる。このため、第１半導体層３０の厚みは、５μｍ以下が好ましく、４μｍ以下がより好ましく、３．５μｍ以下が更に好ましく、２．５μｍ以下がより一層好ましく、１．５μｍ以下が最も好ましい。

（発光半導体層４０）
発光半導体層４０としては、半導体発光素子（例えば、ＬＥＤ）として発光特性を有するものであれば、特に限定されない。例えば、発光半導体層４０として、ＡｓＰ、ＧａＰ、ＡｌＧａＡｓ、ＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ、ＺｎＳｅ、ＡｌＨａＩｎＰ、ＺｎＯ等の半導体層を適用できる。また、発光半導体層４０には、適宜、特性に応じて種々の元素をドープしてもよい。

（第２半導体層５０）
第２半導体層５０としては、半導体発光素子（例えば、ＬＥＤ）に適したｐ型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウム等の元素半導体、及び、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＶＩ−ＶＩ族等の化合物半導体に適宜、種々の元素をドープしたものを適用できる。

（光学基材１０）
光学基材１０の材質は、半導体発光素子用基板として使用できるものであれば特に制限はない。サファイア、ＳｉＣ、ＳｉＮ、ＧａＮ、Ｗ−Ｃｕ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン、ＧａＰ、ＧａＡｓ等の基板を用いることができる。

中でも半導体層との格子マッチングの観点から、サファイア、ＧａＮ、ＧａＰ、ＧａＡｓ、ＳｉＣ基板、Ｓｉ基板、スピネル基板等を適用することが好ましい。更に、単体で用いてもよく、これらを用いた基板本体上に別の基板を設けたヘテロ構造の基板としてもよい。例えば、光学基材１０に、Ｃ面（０００１）を主面とするサファイア基板を用いることができる。

（透明導電膜６０）
本実施の形態に係る半導体発光素子１００においては、透明導電膜６０の材質は、例えば、ＬＥＤに適した透明導電膜６０として使用できるものであれば、特に制限はない。例えば、Ｎｉ／Ａｕ電極等の金属薄膜や、ＩＴＯ、ＺｎＯ、Ｉｎ_２Ｏ_３、ＳｎＯ_２、ＩＺＯ、ＩＧＺＯ等の導電性酸化物膜等を適用できる。特に、透明性、導電性の観点からＩＴＯが好ましい。

（反射層９０）
反射層９０の材質は発光波長での反射率が高ければ特に限定されない。例えば金属ではＡｇ、Ａｌ又はその合金などが、例えば反射率や光学基材１０との密着性などから選択される。或いは、より高い反射率とするために、誘電体多層膜を形成しても良い。反射率が所望の範囲で有れば膜厚及び層数は特に限定されず、例えば高屈折率層としてチタン酸化物、ジルコニウム酸化物、ニオブ酸化物、タンタル酸化物、窒化アルミ、低屈折率層としてシリコン酸化物を用いることができる。また、誘電体多層膜を形成した後、金属を成膜しても良い。

また、光学基材１０との密着性を改善するために、光学基材１０と反射層９０の間に密着層を設けても良い。密着層は例えばシリコン酸化物を用いることができる。

以下、本発明の効果を明確にするために実施した実施例により本発明を詳細に説明する。なお、本発明は、以下の実施例によって何ら限定されるものではない。

ＬＥＤ用基板を作成し、当該ＬＥＤ用基板にＣＶＤ成膜を行い、第１半導体層成膜後、表面粗さをＡＦＭにより測定した。また、ダイオードの特性として逆電流を測定し、リーク電流が以下で記載する値より小さいものを合格品とし、その割合を歩留りとした。更に、素子としての発光効率を比較した。

まず、ＬＥＤ用基板を作製した。ＬＥＤ用基板のパターンは、ナノ加工シートを使用して作成した。ナノ加工シートについては後述する。２インチの片面鏡面のｃ面サファイアを準備し、洗浄した。続いて、サファイアを１２０℃のホットプレート上に配置した。次に、ナノ加工シートを、１２０℃に加温したラミネートロールを使用して、サファイアに貼り合わせた。貼り合わせは、０．５ＭＰａの圧力で、線速５０ｍｍ／秒にて行った。ナノ加工シートの貼り合わせされたサファイアに対して、サファイア越しに紫外線を照射した。紫外線は、波長３６５ｎｍのＵＶ−ＬＥＤ光源より照射されたもので、積算光量が１５００ｍＪ／ｃｍ^２になるように設定した。次に、１２０℃に加熱した２枚の並行平板で、ナノ加工シートとサファイアを挟み込んだ。挟み込みの圧力は０．３ＭＰａとし、時間は１０秒とした。続いて、空冷にて室温まで冷却し、ナノ加工シートをサファイアより、５０ｍｍ／秒の速度で剥離した。以上の操作により、サファイアの主面上に、２層レジスト層を転写付与した。レジスト層の表面には凹凸構造が設けられている。この凹凸構造の形状及び配列、２層レジストの層構成、そして以下に記載のドライエッチング条件によりＬＥＤ用基板のパターンを制御した。

ナノ加工シートは、貼合操作及び剥離操作で、被処理体上に加工マスクを転写付与できる成形体である。構成としては、樹脂製のモールド、第１レジスト層、及び第２レジスト層である。樹脂モールドは、表面に凹凸構造を有し、当該凹凸構造の凹部の内部に、第１レジスト層が充填される。そして、樹脂モールドの凹凸構造と第１レジスト層と、を平坦化するように第２レジスト層が配置される。

まず、樹脂製のモールドを、ロール・ツー・ロールの光ナノインプリント法を使用して、製造した。幅は５００ｍｍ、長さは１８０ｍである。層構成としては、厚み５０μｍのＰＥＴフィルムの易接着面上に厚み１．５μｍの転写層がある構成であり、転写層の表面に光ナノインプリント法にて転写された凹凸構造がある。また、樹脂モールドの凹凸構造面に対する水滴の接触角は１４０°〜１５３°の間であった。

次に、樹脂モールドの凹凸構造に対して、第１レジスト層を、ダイコート法にて成膜した。第１レジスト層は、チタン含有有機無機複合レジストである。チタン含有有機無機複合レジストは、表面張力が２４．０ｍＮ／ｍ以下の溶剤Ａと、表面張力が２７．０ｍＮ／ｍ以上の溶剤Ｂと、を混合した混合溶剤にて希釈し、塗布液とした。ダイコート法にて塗布する際に、ダイリップの上流側を減圧した。塗布の速度は１０ｍ／分とし、吐出量を制御することで、第１レジスト層の充填量を制御した。塗布後、１２０℃のエアを吹き付け乾燥させ、その後、巻き取り回収した。ここで、第１レジスト層を成膜した樹脂モールドを解析し、第１レジスト層の状態を把握した。解析は、走査型電子顕微鏡、透過型電子顕微鏡、及びエネルギー分散型Ｘ線分光法を併用した。第１レジスト層は、樹脂モールドの凹凸構造の凹部の内部に充填されていた。一方で、樹脂モールドの凹凸構造の凸部の上面には、数ナノメートルオーダーの第１レジスト層の残渣（凝集物）が観察されることはあったが、当該上面に、第１レジスト層が厚く成膜されることはなかった。また、ダイコート成膜に関し、塗液の吐出量を変化させることで、第１レジスト層の充填量が変化し、これに伴い、第１レジスト層の充填径が変化することを確認した。

次に、第１レジスト層の充填された樹脂モールドに対して、第２レジスト層を成膜した。成膜方法は、第１レジスト層の場合と同様に行った。第２レジスト層は、アクリロイル基を側鎖に具備するノボラック樹脂であり、表面張力が２５．０ｍＮ／ｍ以下の溶剤にて希釈し、塗液とした。乾燥は、１０５℃にて行った。乾燥後、ヘーズ（濁度）が１０％以下のＰＥ／ＥＶＡ保護フィルムを貼り合わせ、巻き取り、回収した。ここで、製造したナノ加工シートを解析し、第１レジスト層及び第２レジスト層の状態を把握した。解析は、走査型電子顕微鏡、透過型電子顕微鏡、及びエネルギー分散型Ｘ線分光法を併用した。第１レジスト層については、第２レジスト層の成膜前後で変化はなかった。第２レジスト層は、樹脂モールドの凹凸構造及び第１レジスト層を平坦化するように成膜できていた。また、成膜厚は、ダイコート成膜の吐出量を変化させることで、制御可能であることを確認した。即ち、ダイコート成膜の吐出量を制御して、第１レジスト層の充填径及び第２レジスト層の膜厚を変化させた。

製造したナノ加工シートを使用して、既に説明したように、サファイアの主面上に、第１レジスト層及び第２レジスト層からなる２層レジスト層を転写付与した。次に、レジスト層を加工するエッチングと、サファイアを加工するエッチングを同一チャンバー内で連続して行った。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第１レジスト層が第２レジスト層のエッチングマスクとして機能し、第２レジスト層をサファイアの主面が部分的に露出するまでエッチングした。エッチング条件は、処理ガス圧１Ｐａ、処理電力３００Ｗの条件とした。続いて、ＢＣｌ_３ガスとＣｌ_２ガスと、の混合ガスを使用した反応性イオンエッチングを行い、サファイアをエッチングした。ここでは、第２レジスト層をエッチングマスクとして、サファイアをエッチングした。処理条件としては、ＩＣＰ：１５０Ｗ、ＢＩＡＳ：５０Ｗ、圧力０．２Ｐａとした。

エッチング加工したサファイアを取り出し、硫酸及び過酸化水素水を２：１の重量比にて混合した溶液にて洗浄した。この時、処理液の温度は、１００℃以上に制御した。

製造したサファイアの主面には、パターンが形成されていた。このパターンの形状（凸部底部の径φ、高さＨ）は、ナノ加工シートの第１レジスト層の充填径及び第２レジスト層の膜厚、及びドライエッチングの処理条件により、任意に調整できた。

得られたサファイア基材上に、バッファー層としてＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）の低温成長バッファー層を１００Å成膜した。なお、参照として平坦なサファイア基板も含めて以降の成膜は行った。次に、非ドープ第１半導体層として、アンドープのＧａＮを成膜した。

この状態で基板を取出し、得られた半導体層の表面平坦性を、ＡＦＭによって２００μｍの視野で観察し、その際の自乗平均面粗さ（ＲＭＳ）を測定して比較評価を行った。

その後、得られた基板にドープ第１半導体層として、ＳｉドープのＧａＮを成膜した。続いて歪吸収層を設け、その後、発光半導体層として、多重量子井戸の活性層（井戸層、障壁層＝アンドープのＩｎＧａＮ、ＳｉドープのＧａＮ）をそれぞれの膜厚を（６０Å、２５０Å）として井戸層が６層、障壁層が７層となるように交互に積層した。発光半導体層上に、第２半導体層として、エレクトロブロッキング層を含むようにＭｇドープのＡｌＧａＮ、アンドープのＧａＮ、ＭｇドープのＧａＮを積層し、積層半導体層を得た。

その後、透明導電膜としてＩＴＯを成膜し、電極形成工程の後、リーク電流の測定を行った。２インチのサファイア基板上に得られたＬＥＤ素子３０００個以上に対して、オートプローバを用いてｐ電極パッドとｎ電極パッドの間に―５Ｖ（逆バイアス）印加した際のリーク電流（Ｉｒ）を測定した。その際のリーク電流が、０．２３μＡ未満であった素子の割合（％）を、歩留り（％）として測定した。

内部量子効率ＩＱＥはＰＬ強度より決定した。内部量子効率ＩＱＥは、（単位時間に発光半導体層より発せられるフォトンの数／単位時間に半導体発光素子に注入される電子の数）により定義される。本実施例においては、上記内部量子効率ＩＱＥを評価する指標として、（３００Ｋにて測定したＰＬ強度／１０Ｋにて測定したＰＬ強度）を採用した。表１及び表２より、ナノオーダーの微細凹凸構造とすることで、市販の平坦基板よりもＩＱＥが高くなり、即ち結晶性が向上していることがわかった。

その後、実装工程を行った。サファイア基材を厚さ１６０μｍまで研磨して裏面に反射層を設けた。反射層は、Ａｇ−Ｐｄ−Ｃｕ系の合金を成膜した。その後、裁断工程を経て得られた半導体発光素子について、前記３０００個の半導体発光素子のうち、２０個について実装を行い、平均を求めた。金メッキＴＯ缶にＡｇペーストで接合し、ワイヤボンディングすることでｐ電極パッドとｎ電極パッドの間に電流を流し発光出力を測定した。なお、チップの大きさは３５０μｍ四方、電流は２０ｍＡとし、発光波長は４５０ｎｍであった。発光出力は正六方配列のものを１として規格化した。

表１は、平均ピッチが７００ｎｍの場合である。群を構成するドット数Ｇを変化させてＬＥＤの歩留り、発光効率を比較した。表１には、微細凹凸構造を形成しないものを比較例０として掲載した。

実施例１は、ＰｘとＰｙを以下に示す式（２）に従って変化させた。ＰｘについてはＰ０を７００ｎｍ、Ｃを０．１、Ｌ０を２１００ｎｍとし、ＰｙについてはＰ０を６０６ｎｍ、Ｃを０．１、Ｌ０を１８１８ｎｍとした。この場合、Ｐｘでは７６０ｎｍのピッチを有する区間が、平均ピッチ７００ｎｍの１．０６倍以上の長さを有する。Ｐｙも同様に考えることができ、群を構成するドット数Ｇは９となった。六方配列である比較例１と比較すると、ＩＱＥがほぼ同じであり、発光出力が向上していることから、光取出し効率が向上していることがわかった。また平坦基板と同様に、半導体層の表面粗さも問題ない範囲で、高い歩留りを示していることがわかった。

ｍは整数であり、Ｐ０は基本となるピッチを示し、Ｃは変調の振幅を示し、Ｌ０は変調の周期を表し、Ｐ０の整数倍である。

比較例２では、群を構成するドット数Ｇが４の場合であった。具体的には、Ｐｘを７６０ｎｍ、６４０ｎｍ、Ｐｙを６６０ｎｍ、５５０ｎｍとした。ピッチは長、短が交互となり、長の部分で区切られる為、群を構成するドット数Ｇは４であった。このとき、六方配列の比較例１と同様の高い歩留りを示しているが、群を構成するドット数Ｇが小さい為に光取出し効率の向上が小さいことがわかった。

比較例３では、群を構成するドット数Ｇが１６の場合であった。具体的には、Ｐｘ、Ｐｙを、式（２）に従って変化させた。ＰｘについてはＰ０を７００ｎｍ、Ｃを０．１、Ｌ０を２８００ｎｍとし、ＰｙについてはＰ０を６０６ｎｍ、Ｃを０．１、Ｌ０を２４２４ｎｍとした。この時、例えばＰｘは７７０ｎｍの区間によって区切られる。光取出し効率は比較例１よりも向上しているが、表面粗さが他の実施例、比較例よりも大きく、また歩留りも低下していることがわかった。以下の表２は、表１と同じ配列で、平均ピッチを５００ｎｍとした場合である。

実施例２は、ＰｘとＰｙを前記の式（２）に従って変化させた。なお、ＰｘについてはＰ０を５００ｎｍ、Ｃを０．１、Ｌ０を１５００ｎｍとし、ＰｙについてはＰ０を４３３ｎｍ、Ｃを０．１、Ｌ０を１２９９ｎｍとした。この場合、Ｐｘでは５４０ｎｍのピッチを有する区間が、平均ピッチ５００ｎｍの１．０６倍以上の長さを有する。Ｐｙも同様に考えることができ、群を構成するドット数Ｇは９となった。六方配列である比較例４と比較すると、ＩＱＥがほぼ同じであり、発光出力が向上していることから、光取出し効率が向上していることがわかった。また平坦基板と同様に、半導体層の表面粗さも問題ない範囲で、高い歩留りを示していることがわかった。

比較例５では、群を構成するドット数Ｇが４の場合であった。具体的には、Ｐｘを５４０ｎｍ、４６０ｎｍ、Ｐｙを４７０ｎｍ、４００ｎｍとした。ピッチは長、短が交互となり、長の部分で区切られる為、群を構成するドット数Ｇは４であった。このとき、六方配列の比較例１と同様の高い歩留りを示しているが、群を構成するドット数Ｇが小さい為に光取出し効率の向上が小さいことがわかった。

比較例６では、群を構成するドット数Ｇが１６の場合であった。具体的には、Ｐｘ、Ｐｙを、式（２）に従って変化させた。ＰｘについてはＰ０を５００ｎｍ、Ｃを０．１、Ｌ０を２０００ｎｍとし、ＰｙについてはＰ０を４３３ｎｍ、Ｃを０．１、Ｌ０を１７３２ｎｍとした。この時、例えばＰｘは５５０ｎｍの区間によって区切られる。光取出し効率は比較例１よりも向上しているが、表面粗さが他の実施例、比較例よりも大きく、また歩留りも低下していることがわかった。

上記より、表１と同様に、群を構成するドット数Ｇが所定の範囲内にあることで、光取出し効率の向上と、半導体層成膜時の歩留り向上の両者が達成されていることがわかった。

実施例３ではＰｘを７６０ｎｍ、６４０ｎｍと長、短の交互とし、Ｐｙについては実施例１と同様に、Ｐ０を６０６ｎｍ、Ｃを０．１、Ｌ０を１８１８ｎｍとした。この場合、Ｐｘでは７６０ｎｍのピッチを有する区間が、平均ピッチ７００ｎｍの１．０６倍以上の長さを有する。Ｐｙも同様に考えることができ、群を構成するドット数Ｇは６となった。

実施例４では、Ｐｘについては、Ｐ０を７００ｎｍ、Ｃを０．１、Ｌ０を２８００とし、Ｐｙについては実施例１と同様に、Ｐ０を６０６ｎｍ、Ｃを０．１、Ｌ０を１８１８ｎｍとした。この場合、Ｐｘでは７７０ｎｍのピッチを有する区間が、平均ピッチ７００ｎｍの１．０６倍以上の長さを有する。Ｐｙも同様に考えることができ、群を構成するドット数Ｇは１２となった。

いずれの実施例においても、所定の範囲を満たしていることで、光取出し効率が向上していることがわかった。また平坦基板と同様に、半導体層の表面粗さも問題ない範囲で、高い歩留りを示していることがわかった。

なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、図面に図示されている大きさや形状等については、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。

本発明は、例えば、発光ダイオード（ＬＥＤ）等の半導体発光素子に好適に適用することが可能である。

１０ 光学基材
２０ 微細凹凸構造
２１ ドット
３０ 第１半導体層
４０ 発光半導体層
５０ 第２半導体層
１００ 半導体発光素子

Claims (3)

1. 表面の一部又は全面に微細凹凸構造が形成された光学基材であって、
   前記微細凹凸構造は、複数のドット列から構成され、
   前記ドット列は、基材主面内の第１方向において、複数のドットがピッチＰｘで配列され、
   前記基材主面内の前記第１方向に直交する第２方向において、前記ドット列がピッチＰｙで配列されており、
   前記第１方向において、前記ドット列には、平均ピッチＰｘａｖの１．０６倍より大きいピッチを有する区間を有し、前記区間に隣接した区間のピッチは、前記平均ピッチＰｘａｖの１．０６倍より小さくされており、
   前記第２方向には、ドット列間の平均ピッチＰｙａｖの１．０６倍より大きいピッチを有する区間を有し、前記区間に隣接した区間のピッチは、前記平均ピッチＰｙａｖの１．０６倍より小さくされており、
   前記平均ピッチＰｘａｖの１．０６倍より大きいピッチを有する区間の中点からなる点群のうち、最近接の点同士を結んで構成される直線群と、前記平均ピッチＰｙａｖの１．０６倍より大きいピッチを有する区間における二等分線と、で囲まれる領域に含まれる前記ドットの個数Ｇが、５以上１５以下であることを特徴とする光学基材。
2. 前記微細凹凸構造の前記平均ピッチＰｘａｖ及び前記平均ピッチＰｙａｖが、夫々、２００ｎｍ以上１５００ｎｍ以下であることを特徴とする請求項１に記載の光学基材。
3. 請求項１又は２に記載の光学基材の上に、少なくとも第一半導体層、発光半導体層、第二半導体層を積層して得られることを特徴とする半導体発光素子。
   
   
   
   

Images