JP2016021428A - 半導体発光素子用基板、半導体発光素子、モールド及び半導体発光素子の製造方法 - Google Patents
半導体発光素子用基板、半導体発光素子、モールド及び半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2016021428A JP2016021428A JP2014143475A JP2014143475A JP2016021428A JP 2016021428 A JP2016021428 A JP 2016021428A JP 2014143475 A JP2014143475 A JP 2014143475A JP 2014143475 A JP2014143475 A JP 2014143475A JP 2016021428 A JP2016021428 A JP 2016021428A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor light
- light emitting
- convex
- concavo
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】高低差の小さい凹凸構造に対しても微細な凹凸構造による内部量子効率IQEの向上、電子注入効率EIEの向上及び導波モードの解消の効果を促進できること。
【解決手段】半導体発光素子用基板(10)は、複数の凸部(12b)が配列された凹凸構造(12a)が主面上に形成された凹凸構造形成層(12)を具備し、凹凸構造形成層(12)の断面において残膜厚TRLが、下記式(1)を満たす。
0.025≦(δTRL/TRLave)≦0.5 (1)
(δTRLは、残膜厚TRLの標準偏差を表し、TRLaveは、残膜厚TRLの相加平均を表す)
【選択図】図1
【解決手段】半導体発光素子用基板(10)は、複数の凸部(12b)が配列された凹凸構造(12a)が主面上に形成された凹凸構造形成層(12)を具備し、凹凸構造形成層(12)の断面において残膜厚TRLが、下記式(1)を満たす。
0.025≦(δTRL/TRLave)≦0.5 (1)
(δTRLは、残膜厚TRLの標準偏差を表し、TRLaveは、残膜厚TRLの相加平均を表す)
【選択図】図1
Description
本発明は、半導体発光素子用基板、半導体発光素子、モールド及び半導体発光素子の製造方法に関する。
近年、有機エレクトロルミネッセンス(OLED)、蛍光体、発光ダイオード(LED)等の半導体発光素子における効率を向上させるために、半導体発光素子からの光取り出し効率の改善が検討されている。このような半導体発光素子は、発光部を内部に含む高屈折率領域が低屈折率領域によって挟まれる構成を有する。このため、半導体発光素子の発光部において発光した発光光は高屈折率領域内部を導波する導波モードとなり、高屈折率領域内部に閉じ込められ、導波過程において吸収されて熱となり減衰する。このように、半導体発光素子においては、発光光を半導体発光素子の外部に取り出すことができず、光取り出し効率は大きく減少する問題がある。
例えば、GaN(窒化ガリウム)系半導体で作成される半導体発光素子は、約2.5の屈折率を有する半導体層から、1.5前後の屈折率を有する樹脂層や1.0の屈折率を有する空気中に光が放出されるが、屈折率の高い媒質から低い媒質に光が入射する場合、臨界角以上の角度で入射する光は界面を透過せず全反射される。半導体発光素子の半導体層と封止樹脂層や空気のように大きな屈折率差がある場合、その臨界角は小さくなり、GaN系半導体と屈折率1.5の樹脂の例では、屈折率2.5の半導体層中から38°以上の角度で樹脂との界面に入射する光は全反射され、反射された光は半導体発光素子中で減衰するため、樹脂層中に取り出すことができないロスが発生する。光として取り出されないエネルギーは熱に変換されるため、LED製品には放熱対策が必要であり、コスト増の一因となっている。そこで、半導体発光素子からの光取り出し効率を上げるために、微細な凹凸パタンを設けることで、半導体発光素子内部での光の多重反射を抑制し、LEDの光取り出し効率を向上させる技術の検討がなされている。なお、微細な凹凸パタンを設ける基材としては、サファイアやSiCなどの単結晶基板、窒化ガリウムやリン化ガリウムなどの化合物半導体層、ITOやIZOなどの透明導電膜層が知られている。
例えば、特許文献1には、単結晶基板上に凹凸構造を設け、半導体結晶層での光の導波方向を変えて、光取り出し効率を上げる技術が提案されている。
また、特許文献2には、単結晶基板に設ける凹凸構造の大きさをナノサイズとし、凹凸構造のパタンをランダム配置とした技術が提案されている。なお、非特許文献1には、単結晶基板に設けるパタンサイズがナノサイズであると、マイクロサイズのパタン基材に比べ、LEDの発光効率が向上することが報告されている。
また、特許文献3には、p型GaN半導体層の表面を凹凸状に加工して、光取り出し効率を上げる技術が提案されている。
また、特許文献4には、ITO層の表面を凹凸状に加工して、光取り出し効率を上げる技術が提案されている。
J. Appl. Phys.,103,014314(2008)
ところで、LEDの発光効率を示す外部量子効率EQE(External Quantum Efficiency)を決定する要因としては、電子注入効率EIE(Electron Injection Efficiency)、内部量子効率IQE(Internal Quantum Efficiency)及び光取り出し効率LEE(Light Extraction Efficiency)が挙げられる。このうち、内部量子効率IQEは、GaN系半導体結晶の結晶不整合に起因する転位密度に依存する。光取り出し効率LEEは、単結晶基板、半導体層及び透明導電膜層に設けられた凹凸構造による光散乱により、GaN系半導体結晶層内部の導波モードを崩すことで改善される。さらに、電子注入効率EIEは、p型半導体層とITO、ZnO、In2O3、SnO2等の酸化物で構成された透明導電膜との界面抵抗を低減することで改善される。特に、ITO等の透明導電材料はn型導電体であるため、p型半導体層との界面でショットキー障壁を形成しやすく、これによりオーミック性が低下して、コンタクト抵抗が増加しやすい。そのため、p型半導体層との界面に凹凸構造を形成し、接触面積を増加させ、オーミックコンタクトを向上させることで改善される。
すなわち、半導体発光素子における凹凸構造の効果(役割)としては、(1)半導体結晶内の転位低減による内部量子効率IQEの改善、(2)導波モードを解消することによる光取り出し効率LEEの改善、及び(3)オーミックコンタクト向上による電子注入効率EIEの向上の3つが挙げられる。しかしながら、特許文献1に記載の技術では、(2)の効果による光取り出し効率LEEの改善はなされるが、(1)の効果による内部量子効率IQE改善の効果は少ない。単結晶基板上の凹凸により転位欠陥が減少する理由は、凹凸によりGaN系半導体層の化学蒸着(CVD)の成長モードが乱され、層成長に伴う転位欠陥が衝突して消滅するためである。そのため、欠陥密度に相当するだけの凹凸が存在すれば欠陥減少には効果的であるが、欠陥密度よりも小さい凹凸密度では、転位低減の効果は限定される。例えば、転位密度1×109個/cm2は、ナノオーダーに換算すると10個/μm2に相当し、転位密度1×108個/cm2は、1個/μm2に相当する。5μm×5μm(□5μm)に2個程度凹凸を設けると、凹凸密度は、0.08×108個/cm2となり、500nm×500nm(□500nm)に2個程度凹凸を設けると、凹凸密度は、8×108個/となる。このように、凹凸のサイズをナノオーダーのピッチとすると、転位密度の低減に大きな効果があるため、内部量子効率IQEの改善に有効である。
しかしながら、凹凸密度が大きくなると、すなわち凹凸構造の大きさがナノスケールになると、光に対する散乱効果が減少する。このため、(2)の導波モード解消の効果が減少する。LEDの発光波長は可視光域であり、特に白色LEDに使用されるGaN系LEDの発光波長は、450nm〜500nmである。充分な光散乱効果を得るためには、凹凸は波長の2倍〜20倍程度が好ましく、ナノオーダーでは効果が少ない。
また、特許文献3に記載の技術では、凹凸構造のピッチ(間隔)及び深さをナノメートルオーダーにする必要があり、形成した凹凸構造による光取り出し効率LEEの改善は十分ではなかった。これは、p型半導体層の厚みを、その吸収係数の大きさから数百nm程度とする必要があり、必然的に、凹凸構造の大きさと同等のオーダーになるからである。一方で、LEDの発光波長は可視光範囲(450nm〜750nm)であり、波長と同程度のパタンでは、その光取り出し効率LEEは低くなる問題があった。
また、p型半導体層が化学的に安定なp型GaN半導体層である場合、周期配列した凹凸構造を賦形する際にはドライエッチング法で行われるが、発光層へのダメージを避ける観点から、深掘りは好ましくない。また前述のようにp型半導体層の厚みには上限があるため、高さ又は深さの大きい凹凸構造を形成することは半導体発光素子の性能低下を誘起してしまい、凹凸構造設計の自由度は高くない。
また、特許文献4に記載の技術では、透明導電膜層を凹凸状に加工することで、(2)の導波モード解消の効果により、光取り出し効率LEEを向上させている。しかしながら、透明導電膜として用いられるITOの屈折率はおよそ2であり、半導体発光素子をLEDパッケージとする際に、物理的衝撃や水分、酸化、硫化から素子を保護する目的で使用される封止樹脂の屈折率がおよそ1.4〜1.5であることを考慮すると、空気中に光を取り出す場合と比較して屈折率差が小さいため、実際のLED製品では回折効果が低減してしまう問題があった。そのため、さらなる光取り出し効率LEEの向上が望まれている。また、透明導電膜は半導体発光素子の発光面全体に電流を流すために設けられるが、p電極−n電極の最短距離近傍の領域と電極から離れた領域では、均一な電流が流れず、発光のムラに繋がる。
一方、本出願人は、表面に凹凸構造を具備する光学基材において、凹凸構造に乱れを導入することにより、光からみて凹凸構造が十分に小さい場合であっても、同程度から数十倍程度の凹凸構造であっても光散乱性を奏することが可能であるため、乱れの小さい凹凸構造に応じた機能(凹凸構造による内部量子効率IQE又は電子注入効率EIEの向上)と、乱れにより新たに加わる機能(乱れによる光学的散乱性を利用した光取り出し効率LEEの向上)を同時に発現させることを提案している(特許文献5参照)。
また、本出願人は、半導体発光素子用基板において、独立した複数の第1の凸部を含む凹凸構造内に、平均凸部高さHaveに対して0.6Have≧hn>0を満たす凸部高さhnを有する第1の凸部と異なる高さを有する第2の凸部(極小凸部)を所定の確率で含むことにより、本来導波モードを十分に乱すことができないような高密度な凹凸構造であっても、第2の凸部に応じた散乱性を発現することが可能となるため、内部量子効率IQE又は電子注入効率EIEを維持した状態で光取り出し効率LEEを向上させることが可能となることを提案している(特許文献6参照)。
本発明は、上記課題に鑑みてなされたものであり、高低差の小さい凹凸構造に対しても微細な凹凸構造による内部量子効率IQEの向上、電子注入効率EIEの向上及び導波モードの解消の効果を促進できる半導体発光素子用基板、半導体発光素子、モールド及び半導体発光素子の製造方法を提供することを目的とする。
本発明の半導体発光素子用基板は、複数の凸部又は凹部が配列された凹凸構造が主面上に形成された凹凸構造形成層を具備し、前記凹凸構造形成層の断面において残膜厚TRLが、下記式(1)を満たすことを特徴とする。
0.025≦(δTRL/TRLave)≦0.5 (1)
(δTRLは、残膜厚TRLの標準偏差を表し、TRLaveは、残膜厚TRLの相加平均を表す)
0.025≦(δTRL/TRLave)≦0.5 (1)
(δTRLは、残膜厚TRLの標準偏差を表し、TRLaveは、残膜厚TRLの相加平均を表す)
この構成により、凹凸構造形成層の残膜厚に乱れがあることによって、高低差の小さい凹凸構造においてもさらなる光学現象(光散乱や光回折)が効果的に発現される。
本発明の半導体発光素子用基板においては、前記凸部又は前記凹部のピッチが50nm〜3000nmであることが好ましい。
本発明の半導体発光素子用基板においては、前記凸部又は前記凹部のピッチが50nm〜1500nmであることが好ましい。
本発明の半導体発光素子用基板においては、基材、半導体層又は透明導電膜層のうち少なくともいずれか1つを含むことが好ましい。
本発明の半導体発光素子用基板においては、前記透明導電膜層を含み、前記透明導電膜層が前記凹凸構造形成層であることが好ましい。
本発明の半導体発光素子用基板においては、前記透明導電膜層が透明導電性無機酸化物からなることが好ましい。
本発明の半導体発光素子用基板においては、前記透明導電性無機酸化物がITOであることが好ましい。
本発明の半導体発光素子用基板においては、前記基材を含み、前記基材が前記凹凸構造形成層であることが好ましい。
本発明の半導体発光素子用基板においては、前記基材がサファイア、GaN、AlN、GaP、GaAs、SiC、又はスピネルからなることが好ましい。
本発明の半導体発光素子用基板においては、前記半導体層を含み、前記半導体層が前記凹凸構造形成層であることが好ましい。
本発明の半導体発光素子用基板においては、前記半導体層が窒化物半導体、リン化物半導体又はヒ化物半導体からなることが好ましい。
本発明の半導体発光素子用基板においては、前記凹凸構造が、第1の凸部底部面積S1を有する複数の第1の凸部及び前記第1の凸部底部面積S1よりも大きい第2の凸部底部面積S2を有する複数の第2の凸部からなり、下記式(2)及び式(3)を満たすことが好ましい。
S2≧2×S1 (2)
0<(第2の凸部の個数/第1の凸部の個数)≦3 (3)
S2≧2×S1 (2)
0<(第2の凸部の個数/第1の凸部の個数)≦3 (3)
本発明の半導体発光素子用基板においては、前記凹凸構造が、第1の凹部開口面積S3を有する複数の第1の凹部及び前記第1の凹部開口面積S3よりも大きい第2の凹部開口面積S4を有する複数の第2の凹部からなり、下記式(4)及び式(5)を満たすことが好ましい。
S4≧2×S3 (4)
0<(第2の凹部の個数/第1の凹部の個数)≦3 (5)
S4≧2×S3 (4)
0<(第2の凹部の個数/第1の凹部の個数)≦3 (5)
本発明の半導体発光素子用基板においては、複数の前記第1の凸部又は前記第1の凹部が周期的に配置され、ピッチが50nm〜3000nmであることが好ましい。
本発明の半導体発光素子用基板においては、複数の前記第1の凸部又は前記第1の凹部が周期的に配置され、ピッチが50nm〜1500nmであることが好ましい。
本発明の半導体発光素子用基板においては、複数の前記第1の凸部が、平均凸高さHaveに対して下記式(6)を満たす凸高さHnを有する複数の極小凸部を一部含み、複数の前記第1の凸部のうち前記極小凸部が下記式(7)を満たす確率Zで存在することが好ましい。
0.6Have≧Hn>0 (6)
1/10000≦Z≦1/5 (7)
0.6Have≧Hn>0 (6)
1/10000≦Z≦1/5 (7)
本発明の半導体発光素子用基板においては、前記極小凸部が下記式(8)を満たす確率Zで存在することが好ましい。
1/1000≦Z≦1/10 (8)
1/1000≦Z≦1/10 (8)
本発明の半導体発光素子用基板においては、複数の前記第1の凹部が、平均凹深さDaveに対して下記式(9)を満たす凹深さDnを有する複数の極小凹部を一部含み、前記第1の凹部のうち前記極小凹部が下記式(10)満たす確率Zで存在することが好ましい。
0.6Dave≧Dn>0 (9)
1/10000≦Z≦1/5 (10)
0.6Dave≧Dn>0 (9)
1/10000≦Z≦1/5 (10)
本発明の半導体発光素子用基板においては、前記極小凹部が下記式(11)を満たす確率Zで存在することが好ましい。
1/1000≦Z≦1/10 (11)
1/1000≦Z≦1/10 (11)
本発明の半導体発光素子用基板においては、複数の前記第1の凸部又は前記第1の凹部が周期的に配置され、且つ、前記第2の凸部又は前記第2の凹部が、2つ以上の前記第1の凸部又は前記第1の凹部が互いに連結して形成されていることが好ましい。
本発明の半導体発光素子用基板においては、前記極小凸部及び前記極小凹部以外の複数の前記第1の凸部又は凹部において、高さ又は深さ、凸部底部の外径又は凹部頂部外径、アスペクト比、凸部底部の輪郭に対する外接円の径又は凹部頂部の輪郭に対する外接円の径、凸部底部の輪郭に対する内接円の径又は凹部頂部の輪郭に対する内接円の径、凸部底部の輪郭に対する外接円の径と内接円の径の比率又は凹部頂部の輪郭に対する外接円の径と内接円の径の比率、ピッチ、デューティ、側面の傾斜角度、及び、凸部頂部の平坦面面積又は凹部底部の平坦面面積からなる群から選ばれる少なくとも1つの要素が、下記式(12)の関係を満たすことが好ましい。
0.025≦(標準偏差/相加平均)≦0.5 (12)
0.025≦(標準偏差/相加平均)≦0.5 (12)
本発明の半導体発光素子は、上記記載の半導体発光素子用基板を、少なくとも1つ以上含むことを特徴とする。
本発明のモールドは、上記記載の半導体発光素子用基板を、転写法により作成するために使用されることを特徴とする。
本発明の半導体発光素子の製造方法は、上記記載の半導体発光素子用基板を用意する工程と、前記半導体発光素子用基板を使用して半導体発光素子を製造する工程と、を具備することを特徴とする。
本発明の半導体発光素子の製造方法においては、前記半導体発光素子用基板を光学検査する工程をさらに具備することが好ましい。
本発明の半導体発光素子の製造方法においては、上記記載のモールドを用いて転写法により前記半導体発光素子用基板を作成する工程をさらに具備することが好ましい。
本発明によれば、凹凸構造形成層に残膜厚の乱れを導入することによって、高低差の小さい凹凸構造においても、微細な凹凸構造による内部量子効率IQEの向上、電子注入効率EIEの向上、導波モードの解消の効果を促進できる。
以下、本発明の実施の形態について詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。
(発明の概要)
まず、本発明の概要について説明する。半導体発光素子の外部量子効率EQEは、内部量子効率IQE、光取り出し効率LEEそして電子注入効率EIEにより決定される。ここで、互いにトレードオフの関係にある内部量子効率IQEの向上と光取り出し効率LEEの向上、及び互いにトレードオフの関係にある電子注入効率EIEと光取り出し効率LEEの向上は、いずれも「ナノスケールの構造」と「マイクロスケールの構造」といったスケールの違いに起因することに着目した。
まず、本発明の概要について説明する。半導体発光素子の外部量子効率EQEは、内部量子効率IQE、光取り出し効率LEEそして電子注入効率EIEにより決定される。ここで、互いにトレードオフの関係にある内部量子効率IQEの向上と光取り出し効率LEEの向上、及び互いにトレードオフの関係にある電子注入効率EIEと光取り出し効率LEEの向上は、いずれも「ナノスケールの構造」と「マイクロスケールの構造」といったスケールの違いに起因することに着目した。
半導体発光素子においては、ナノスケールの構造により内部量子効率IQE又は電子注入効率EIEを向上させることが可能であり、一方でマイクロスケールの構造による光散乱を利用し光取り出し効率LEEを向上させることができる。ここで、光の波長よりも十分に小さな凹凸構造は、光からみて平均化(有効媒質近似)され、有効媒質近似的屈折率Nemaを有する薄膜として機能する。このため、凹凸構造を設けても光学的散乱性は非常に小さくなり、光取り出し効率LEEの向上は限定される。
ここで、所定のサイズ及び配列を有する凹凸構造が乱れを含む場合、光の波長が凹凸構造の大きさよりも十分に大きな有効媒質近似下における光学測定を行った場合であっても、光学的散乱性が検知される。これは、有効媒質近似的屈折率Nemaを有する薄膜が、凹凸構造の乱れに応じて屈折率分布を有するため、光から見た場合、あたかも屈折率分布に応じた媒質があるように見えるためと考えられる。
また、光の波長が凹凸構造の大きさと同程度以下といった有効媒質近似下にない凹凸構造の場合、凹凸構造に乱れを加えることで、凹凸構造1つ1つといった微視的スケールにおいて生じる光回折に複数のモードを加えることが可能になると考えられる。このため、数十マイクロメートル以上といった巨視的スケールにおいては、複数のモードによる光回折の平均的光学挙動が観察されるため、光散乱性を奏す。すなわち、凹凸構造に乱れを加えることで、導波モードを乱す効果の大きい光散乱性を利用することができるため、光取り出し効率LEEをより向上させることが可能となる。
すなわち、光からみて凹凸構造が十分に小さい場合であっても、同程度〜数十倍程度の凹凸構造であっても、乱れを含むことで光散乱性を奏すことが可能となる。このため、乱れの小さい凹凸構造に応じた機能(凹凸構造による内部量子効率IQE又は電子注入効率EIEの向上)と、乱れにより新たに加わる機能(乱れによる光散乱性を利用した光取り出し効率LEEの向上)を、同時に発現することが可能となる。特に、凹凸構造による内部量子効率IQEの向上又は電子注入効率EIEの向上を維持した状態にて、光取り出し効率LEEを向上させるためには、光学測定における有効媒質近似的屈折率Nemaとしての分布を所定の範囲とすることが重要であると考えられ、そのためには、凹凸構造に乱れを加えることが効果的である。
ここで、「凹凸構造が乱れを含む」には、二つの態様が考えられる。一つめの態様は、凹凸構造の要素の少なくとも1つが規則性又は均質性を有すると共に、他の凹凸構造の要素の少なくとも1つに不規則性又は不均質性がある場合である。
二つめの態様は、凹凸構造が、凹凸構造の要素の少なくとも1つが規則性又は均質性を有する主たる部位の他に、凹凸構造の要素が主たる部位と異なっている部位(以下、特異部位)を含むことを言う。
言い換えれば、「凹凸構造が乱れを含む」とは、本来の凹凸構造に光学現象を発揮する凸部又は凹部の構造或いは配列(以下、基本構造と呼ぶ)を有すると共に、当該基本構造からずれた凸部又は凹部の構造或いは配列であって基本構造とは異なる光学現象を発揮するもの(以下、特異構造と呼ぶ)を有することを言う。
上述の一つめの態様においては、規則性又は均質性を有する凹凸構造の要素が基本構造に相当し、不規則性を有する凹凸構造の要素が特異構造に相当する。
また、上述の二つめの態様においては、主たる部位が基本構造に相当し、特異部位が特異構造に相当する。
ここで凹凸構造の要素とは、凹凸構造の凸部又は凹部の構造(寸法、形状等)、或いは、凸部又は凹部の配列等を決定する条件である。
凹凸構造が主面上にドットが配列したパタンである場合、凹凸構造の要素は、例えば、以下に列挙するものであることが好ましく、1つであっても2つ以上であっても良い。
凹凸構造の凸部の高さ、
凹凸構造の凸部底部の外径、
凹凸構造の凸部底部面積、
凹凸構造のアスペクト比、
凹凸構造の凸部底部輪郭に対する外接円の径、
凹凸構造の凸部底部輪郭に対する内接円の径、
凹凸構造の凸部底部輪郭に対する外接円の径と凹凸構造の凸部底部輪郭に対する内接円の径と、の比率、
凹凸構造のピッチ、
凹凸構造のデューティ、
凹凸構造の凸部の側面の傾斜角度、及び、
凹凸構図の凸部の頂部の平坦面の面積
凹凸構造の凸部の高さ、
凹凸構造の凸部底部の外径、
凹凸構造の凸部底部面積、
凹凸構造のアスペクト比、
凹凸構造の凸部底部輪郭に対する外接円の径、
凹凸構造の凸部底部輪郭に対する内接円の径、
凹凸構造の凸部底部輪郭に対する外接円の径と凹凸構造の凸部底部輪郭に対する内接円の径と、の比率、
凹凸構造のピッチ、
凹凸構造のデューティ、
凹凸構造の凸部の側面の傾斜角度、及び、
凹凸構図の凸部の頂部の平坦面の面積
凹凸構造が主面上にホールが配列したパタンである場合、凹凸構造の要素は、例えば、以下に列挙するものであることが好ましく、1つであっても2つ以上であっても良い。
凹凸構造の凹部の深さ、
凹凸構造の凹部頂部の外径、
凹凸構造の凹部頂部の開口面積、
凹凸構造のアスペクト比、
凹凸構造の凹部頂部輪郭に対する外接円の径、
凹凸構造の凹部頂部輪郭に対する内接円の径、
凹凸構造の凹部頂部輪郭に対する外接円の径と凹凸構造の凹部頂部輪郭に対する内接円の径と、の比率、
凹凸構造のピッチ、
凹凸構造のデューティ、
凹凸構造の凹部の側面の傾斜角度、及び、
凹凸構図の凹部の底部の平坦面の面積
凹凸構造の凹部の深さ、
凹凸構造の凹部頂部の外径、
凹凸構造の凹部頂部の開口面積、
凹凸構造のアスペクト比、
凹凸構造の凹部頂部輪郭に対する外接円の径、
凹凸構造の凹部頂部輪郭に対する内接円の径、
凹凸構造の凹部頂部輪郭に対する外接円の径と凹凸構造の凹部頂部輪郭に対する内接円の径と、の比率、
凹凸構造のピッチ、
凹凸構造のデューティ、
凹凸構造の凹部の側面の傾斜角度、及び、
凹凸構図の凹部の底部の平坦面の面積
本発明者らは、上述のような凹凸構造の要素の他に、凹凸構造が形成された層(以下、凹凸構造形成層という)の残膜の厚さ(以下、残膜厚ともいう)が、半導体発光素子用基板における凹凸構造の高さ又は深さ方向の位置情報を表す凹凸構造の要素の一つとして挙げられることに着目した。
そして、凹凸構造形成層の残膜厚に乱れがあることによって、高低差の小さい凹凸構造においてもさらなる光学現象(光散乱や光回折)が効果的に発現されることがわかった。残膜厚の乱れは、半導体層のように高低差の大きい凹凸構造を作りにくい層に対しても好適に導入できる。例えば、p型半導体層は光を吸収する性質があるため、膜厚が厚すぎることは好ましくなく、高低差の大きい凹凸構造を作りにくい。代替手段として、残膜厚を薄くすることで総膜厚を厚くせずに高低差を出すことも考えられるが、その場合は発光層へのエッチングダメージの懸念が生じる。残膜厚の乱れを導入するのであれば、p型半導体層全体の膜厚を厚くし過ぎることなく、発光層へのエッチングダメージの懸念も少ない。
また、凹凸構造形成層が透明導電膜である場合、透明導電膜の機能である電流拡散においても乱れを生じることになる。透明導電膜は電極から発光面全域に電流を拡散させるために用いられるものであるが、電極の近傍に電流が集中し、発光層の一部に電流が集中してしまうことがあった。しかしながら、本発明によれば、透明導電膜の残膜厚の乱れは、透明導電膜の面内における体積抵抗に乱れを生じさせることになり、膜厚の薄い部分は電流が流れにくく、膜厚の厚い部分は電流が流れやすくなる。このことにより、電流が集中しやすい電極近傍領域にも電流が流れにくい微小領域が形成され、電極から離れた領域にも電流が流れやすい微小領域が形成されるため、均一な残膜厚を有する半導体発光素子に比較して、発光面全域に流れる電流が平準化される。
以上のような見地から、本発明者らは、本発明を完成するに至った。すなわち、本発明の半導体発光素子用基板は、複数の凸部又は凹部が周期的に配列された凹凸構造が主面上に形成された凹凸構造形成層を具備し、前記凹凸構造形成層の断面において残膜厚TRLが、下記式(1)を満たすことを特徴とする。
0.025≦(δTRL/TRLave)≦0.5 (1)
(δTRLは、残膜厚TRLの標準偏差を表し、TRLaveは、残膜厚TRLの相加平均を表す)
0.025≦(δTRL/TRLave)≦0.5 (1)
(δTRLは、残膜厚TRLの標準偏差を表し、TRLaveは、残膜厚TRLの相加平均を表す)
このような構成により、高低差の小さい凹凸構造においても、さらなる光学現象(光散乱や光回折)が効果的に発現することができる。また、残膜厚の乱れは、例えば半導体層のように高低差が小さい凹凸構造を作りにくい層に対しても好適に導入できる。
透明導電層やp型半導体層の膜厚は光の波長と同程度のスケールであるので、下限値の0.025よりも小さい場合は、光散乱や光回折にほとんど寄与せず、上限値の0.5より大きい場合は膜厚のバラつきが大きすぎて、透明導電層のさらに上に形成される電極や表面配線の収率が悪化すると考えられる。
本発明の半導体発光素子用基板においては、前記凸部又は前記凹部のピッチが50nm〜3000nmであることが好ましい。また、前記凸部又は前記凹部のピッチが50nm〜1500nmであることがより好ましい。
このようなナノスケールの凹凸構造において乱れを導入することにより、光散乱性を奏すことが可能となり、ナノスケールの凹凸構造に応じた機能(凹凸構造による内部量子効率IQE又は電子注入効率EIEの向上)と、乱れにより新たに加わる機能(乱れによる光散乱性を利用した光取り出し効率LEEの向上)を、同時に発現することが可能となる。
本発明の半導体発光素子用基板においては、基材、半導体層又は透明導電膜層のうち少なくともいずれか1つを含むことが好ましい。
本発明の半導体発光素子用基板においては、前記透明導電膜層を含み、前記透明導電膜層が前記凹凸構造形成層であることが好ましい。
凹凸構造形成層が透明導電膜層である場合、透明導電膜の機能である電流拡散においても乱れを生じ、透明導電膜の面内における体積抵抗に乱れを生じさせることになり、膜厚の薄い部分は電流が流れにくく、膜厚の厚い部分は電流が流れやすくなる。このことにより、電流が集中しやすい電極近傍領域にも電流が流れにくい微小領域が形成され、電極から離れた領域にも電流が流れやすい微小領域が形成されるため、均一な残膜厚を有する半導体発光素子に比較して、発光面全域に流れる電流が平準化される。
本発明の半導体発光素子用基板においては、前記透明導電膜層が透明導電性無機酸化物からなることが好ましい。
本発明の半導体発光素子用基板においては、前記透明導電性無機酸化物がITOであることが好ましい。
本発明の半導体発光素子用基板においては、前記基材を含み、前記基材が前記凹凸構造形成層であることが好ましい。
本発明の半導体発光素子用基板においては、前記サファイア、GaN、AlN、GaP、GaAs、SiC、又はスピネルからなることが好ましい。
本発明の半導体発光素子用基板においては、前記半導体層を含み、前記半導体層が前記凹凸構造形成層であることが好ましい。
この構成により、高低差の大きい凹凸構造を形成しにくい半導体層にも残膜層の乱れを好適に導入できる。
本発明の半導体発光素子用基板においては、前記半導体層が窒化物半導体、リン化物半導体又はヒ化物半導体からなることが好ましい。
本発明の半導体発光素子用基板においては、前記凹凸構造が、第1の凸部底部面積S1を有する複数の第1の凸部及び前記第1の凸部底部面積S1よりも大きい第2の凸部底部面積S2を有する複数の第2の凸部からなり、下記式(2)及び式(3)を満たすことが好ましい。
S2≧2×S1 (2)
0<(第2の凸部の個数/第1の凸部の個数)≦3 (3)
S2≧2×S1 (2)
0<(第2の凸部の個数/第1の凸部の個数)≦3 (3)
本発明の半導体発光素子用基板においては、前記凹凸構造が、第1の凹部開口面積S3を有する複数の第1の凹部及び前記第1の凹部開口面積S3よりも大きい第2の凹部開口面積S4を有する複数の第2の凹部からなり、下記式(4)及び式(5)を満たすことが好ましい。
S4≧2×S3 (4)
0<(第2の凹部の個数/第1の凹部の個数)≦3 (5)
S4≧2×S3 (4)
0<(第2の凹部の個数/第1の凹部の個数)≦3 (5)
このように凹凸構造が、平面視において有意に異なる面積を有する凸部又は凹部を所定の割合で含むことにより、微細な凹凸構造による効果(内部量子効率IQE又は電子注入効率EIEの向上)及び凹凸構造の乱れによる効果(光散乱性を利用した光取り出し効率LEEの向上)をさらに奏する。
ここで、複数の前記第1の凸部又は前記第1の凹部が周期的に配置され、ピッチが50nm〜3000nmであることが好ましい。
また、複数の前記第1の凸部又は前記第1の凹部が周期的に配置され、ピッチが50nm〜1500nmであるが好ましい。
ここで、複数の前記第1の凸部又は第1の凹部が周期的に配置され、且つ、第2の凸部又は第2の凹部が、2つ以上の第1の凸部又は第1の凹部が互いに連結して形成されていても良い。
本発明の半導体発光素子用基板においては、複数の前記第1の凸部が、平均凸高さHaveに対して下記式(6)を満たす凸高さHnを有する複数の極小凸部を一部含み、複数の前記第1の凸部のうち前記極小凸部が下記式(7)を満たす確率Zで存在することが好ましい。
0.6Have≧Hn>0 (6)
1/10000≦Z≦1/5 (7)
0.6Have≧Hn>0 (6)
1/10000≦Z≦1/5 (7)
ここで、前記極小凸部が下記式(8)を満たす確率Zで存在することがより好ましい。
1/1000≦Z≦1/10 (8)
1/1000≦Z≦1/10 (8)
また、本発明の半導体発光素子用基板においては、複数の前記第1の凹部が、平均凹深さDaveに対して下記式(9)を満たす凹深さDnを有する複数の極小凹部を一部含み、前記第1の凹部のうち前記極小凹部が下記式(10)満たす確率Zで存在することが好ましい。
0.6Dave≧Dn>0 (9)
1/10000≦Z≦1/5 (10)
0.6Dave≧Dn>0 (9)
1/10000≦Z≦1/5 (10)
ここで、前記極小凹部が下記式(11)を満たす確率Zで存在することがより好ましい。
1/1000≦Z≦1/10 (11)
1/1000≦Z≦1/10 (11)
これらの構成により、微細な凹凸構造による効果(内部量子効率IQE又は電子注入効率EIEの向上)、凹凸構造の乱れによる効果(光散乱性を利用した光取り出し効率LEEの向上)及び異なる面積を有する第2の凸部又は凹部による効果に加えて、極小凸部又は極小凹部が所定の確率で存在することにより、導波モードを乱すモードの数が増加してさらなる光学現象(光散乱や光回折)が付加され、導波モードの解消の効果が促進され、その結果、光取り出し効率LEEがさらに向上するという効果を奏する。
本発明の半導体発光素子用基板においては、前記極小凸部及び前記極小凹部以外の複数の前記第1の凸部又は凹部において、高さ又は深さ、凸部底部の外径又は凹部頂部外径、アスペクト比、凸部底部の輪郭に対する外接円の径又は凹部頂部の輪郭に対する外接円の径、凸部底部の輪郭に対する内接円の径又は凹部頂部の輪郭に対する内接円の径、凸部底部の輪郭に対する外接円の径と内接円の径の比率又は凹部頂部の輪郭に対する外接円の径と内接円の径の比率、ピッチ、デューティ、側面の傾斜角度、及び、凸部頂部の平坦面面積又は凹部底部の平坦面面積からなる群から選ばれる少なくとも1つの要素が、下記式(12)の関係を満たすことが好ましい。
0.025≦(標準偏差/相加平均)≦0.5 (12)
0.025≦(標準偏差/相加平均)≦0.5 (12)
この構成により、複数の第1凸部又は第1の凹部で構成される凹凸構造に乱れを導入することより、光取り出し効率LEEがさらに向上するという効果を奏する。
本発明の半導体発光素子は、上述の本発明の半導体発光素子用基板を、少なくとも1つ以上含むことを特徴とする。
本発明のモールドは、上述の本発明の半導体発光素子用基板を、転写法により作成するために使用されることを特徴とする。
本発明の半導体発光素子の製造方法は、上述の本発明の半導体発光素子用基板を用意する工程と、前記半導体発光素子用基板を使用して半導体発光素子を製造する工程と、を具備することを特徴とする。
本発明の半導体発光素子の製造方法においては、前記半導体発光素子用基板を光学検査する工程をさらに具備することが好ましい。
この構成により、残膜厚に乱れを含む凹凸構造の光学的特性を予め評価することができ、事前に製造される半導体発光素子の性能を予測できる。さらに、半導体発光素子用基板の凹凸構造を予め検査し管理することで、半導体発光素子の製造の歩留まりを向上できる。
本発明の半導体発光素子の製造方法によれば、上述の本発明のモールドを用いて転写法により前記半導体発光素子用基板を作成する工程をさらに具備することが好ましい。
次に、本発明の一実施の形態(以下、「実施の形態」と略記する。)について、詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。
(半導体発光素子用基板)
本実施の形態に係る半導体発光素子用基板は、少なくとも一方の主面上に凹凸構造を具備し、半導体発光素子の、1層以上のn型半導体層、1層以上の発光半導体層、1層以上のp型半導体層(以上ここまでを積層半導体層ともいう)、又は、1層以上の透明導電層のいずれかに接するように配置されるものをいう。
本実施の形態に係る半導体発光素子用基板は、少なくとも一方の主面上に凹凸構造を具備し、半導体発光素子の、1層以上のn型半導体層、1層以上の発光半導体層、1層以上のp型半導体層(以上ここまでを積層半導体層ともいう)、又は、1層以上の透明導電層のいずれかに接するように配置されるものをいう。
すなわち、半導体発光素子用基板は、1種の材料のみから構成される単層基板であっても、複数の材料から構成される多層基板であっても良い。
より具体的には、例えば、サファイア/n−GaN/MQW(多層量子井戸構造)/p−GaN/ITO(酸化インジウム錫透明電極)からなる積層構造を含む半導体発光素子においては、サファイアのみ、サファイア/n−GaN/MQW/p−GaNから構成される積層体、又は、サファイア/n−GaN/MQW/p−GaN/ITOから構成される積層体を半導体発光素子用基板として捉えることができる。
換言すれば、半導体発光素子用基板の構成は、半導体発光素子のいずれの表面又は界面に凹凸構造を設けるかによって変わる。上記の例で言えば、サファイアとn−GaNとの界面に凹凸構造を設ける場合には、サファイアのみが半導体発光素子用基板である。ITOの表面に凹凸構造を設ける場合には、サファイア/n−GaN/MQW/p−GaN/ITOから構成される積層体が半導体発光素子用基板である。
図1は、本実施の形態に係る半導体発光素子用基板を示す断面模式図である。図1Aは、半導体発光素子用基板10の一方の主面上に凹凸構造形成層12を具備する場合を示している。図1Bは、半導体発光素子用基板10の両方の主面上に凹凸構造形成層12、13を具備する場合を示している。
図1Aにおいて、光学基材11の一方の主面上に凹凸構造形成層12が設けられている。凹凸構造形成層12の光学基材11とは反対側の主面上には凹凸構造12aが形成されている。
凹凸構造12aは、互いに独立して配置された複数の凸部12bと、これらの間をつなぐようにして形成された凹部12cと、で構成されている。このような構成をドット配列パタンと呼ぶ。凹凸構造12aは、互いに独立して配置された複数の凹部と、複数の凹部の間をつなぐように連続した凸部と、で構成されるホール配列パタンであっても良い。また、凹凸構造12aは、ラインアンドスペース構造であっても良い。
本実施の形態に係る半導体発光素子用基板10において、凹凸構造12aは、複数の凸部12bの平均ピッチPaveがナノスケールである。
ピッチPとは、複数の凸部12bにおいて、隣接する凸部間の距離であり、平均ピッチPaveとはその平均である。
平均ピッチPaveがナノスケールであるとは、具体的には、50nm以上3000nm以下である。平均ピッチPaveの下限値は、50nm以上が好ましく、100nm以上がより好ましく、150nm以上がさらに好ましい。一方、平均ピッチPaveの上限値は、3000nm以下が好ましく、2000nm以下がより好ましく、1500nm以下がさらに好ましい。
(残膜厚)
図1Aに示すように、本実施の形態に係る半導体発光素子用基板10は、凹凸構造形成層12の残膜厚が乱れを有している。ここで、残膜厚とは、凹凸構造形成層12の主面上に凹凸構造12aが形成されている場合、凹凸構造12aを除いた面を凹凸構造形成層の主面とする。例えば、半導体発光素子用基板10が、光学基材11の一方の主面上に、バッファ層、n型半導体層、発光層、p型半導体層及び透明導電膜層が順次積層されている場合、積層された各層の光学基材11の一方の主面とほぼ平行な面を各層の主面と呼ぶ。そして、これらの層のうち主面に凹凸構造12aが形成されている層を凹凸構造形成層12と呼ぶ。
図1Aに示すように、本実施の形態に係る半導体発光素子用基板10は、凹凸構造形成層12の残膜厚が乱れを有している。ここで、残膜厚とは、凹凸構造形成層12の主面上に凹凸構造12aが形成されている場合、凹凸構造12aを除いた面を凹凸構造形成層の主面とする。例えば、半導体発光素子用基板10が、光学基材11の一方の主面上に、バッファ層、n型半導体層、発光層、p型半導体層及び透明導電膜層が順次積層されている場合、積層された各層の光学基材11の一方の主面とほぼ平行な面を各層の主面と呼ぶ。そして、これらの層のうち主面に凹凸構造12aが形成されている層を凹凸構造形成層12と呼ぶ。
そして、凹凸構造形成層12において凹凸構造12aに関与しない厚みを残膜厚と呼ぶ。例えば、凹凸構造形成層12の主面上に複数の凸部12bが形成されたドット配置パタンの凹凸構造12aの場合、複数の凸部12bを含まない、凹凸構造12aが形成された一方の主面から他方の主面までの厚みを残膜厚と呼ぶ。
また、凹凸構造形成層の主面に複数の凹部が形成されたホール配置パタンの凹凸構造の場合、凹部の底部から凹凸構造が形成された一方の主面とは反対側の他方の主面までの厚みを残膜厚と呼ぶ。
図2は、本実施の形態に係る半導体発光素子用基板における残膜厚を説明するための模式図である。図2Aに示すように、基材本体21の主面上に凹凸構造形成層22が設けられ、凹凸構造形成層22にドット配列パタンの凹凸構造22aが形成されている。この場合、凹凸構造形成層22の断面を見たときに、凸部22bが形成された一方の主面23上の任意の一点から反対側の他方の主面24までの最短距離を残膜厚TRLと定義する。ここで最短距離とは、一方の主面23上の任意の一点A(図示せず)から他方の主面24に向かって垂線を下したときの垂線と他方の主面24との交点B(図示せず)までの長さA−Bに相当する。
また、図2Bに示すように、基材本体21の主面上に凹凸構造形成層25が設けられ、凹凸構造形成層25にホール配列パタンの凹凸構造25aが形成されている。この場合、凹凸構造形成層25の断面を見たときに、凹部25bの底部の任意の一点から、凹部25bが形成された一方の主面26と反対側の他方の主面27までの最短距離を残膜厚TRLと定義する。ここで最短距離とは、凹部25bの底部の一点C(図示せず)から他方の主面27に向かって垂線を下したときの垂線と他方の主面27との交点D(図示せず)までの長さC−Dに相当する。
図2A及び図2Bに示した例では、凸部22b及び凹部25bが形成された主面23及び主面26が傾斜しているので、それに伴って残膜厚TRLが変化するので、残膜厚TRLに乱れを有している。
図2Cに示す例では、凹凸構造形成層28の一方の主面29上に複数の凸部28bからなる凹凸構造28aが形成され、他方の主面30上に複数の凹部28dからなる凹凸構造28cが形成されている。一方の主面29には傾斜が設けられているので、凹凸構造28aの凸部28bの残膜厚TRL1と凹凸構造28cの凹部28dの残膜厚TRL2が変化するので、残膜厚TRL1及び残膜厚TRL2に乱れを有している。
なお、図1Bに示すように、半導体発光素子用基板10の両面に凹凸構造12a、13aが設けられていても良いが、この場合、少なくとも一方の面において凹凸構造の平均ピッチがナノスケールであり、残膜厚に乱れを有していれば良い。
上述のように、残膜厚に乱れを有する場合、凹凸構造の配列周期や形状が均一であっても、光学基板内における凹凸構造の位置の乱れを生じるので、新たな光学効果(光回折や光散乱)による導波モードの乱れが発生し、光取り出し効率LEEが向上する。なお、凹凸構造形成層の断面構造は走査型電子顕微鏡(SEM)による観察を行うことによって判断することができる。
(残膜厚の乱れ)
凹凸構造形成層の残膜厚TRLの乱れ(分布)は、下記式(3)で示される範囲を有する。
0.025≦(δTRL/TRLave)≦0.5 (3)
(δTRLは凹凸構造形成層の残膜厚TRLの標準偏差を表し、TRLaveは凹凸構造形成層の残膜厚の相加平均である。)
凹凸構造形成層の残膜厚TRLの乱れ(分布)は、下記式(3)で示される範囲を有する。
0.025≦(δTRL/TRLave)≦0.5 (3)
(δTRLは凹凸構造形成層の残膜厚TRLの標準偏差を表し、TRLaveは凹凸構造形成層の残膜厚の相加平均である。)
(相加平均)
ある要素(変量)の分布のN個の測定値をx1、x2…、xnとした場合に、相加平均値は、次式にて定義される。
ある要素(変量)の分布のN個の測定値をx1、x2…、xnとした場合に、相加平均値は、次式にて定義される。
(標準偏差)
要素(変量)の分布のN個の測定値をx1、x2…、xnとした場合に、上記定義された相加平均値を使用し、次式にて定義される。
要素(変量)の分布のN個の測定値をx1、x2…、xnとした場合に、上記定義された相加平均値を使用し、次式にて定義される。
相加平均を算出する際のサンプル点数Nは、10として定義する。また、標準偏差算出時のサンプル点数は、相加平均算出時のサンプル点数Nと同様とする。
また、(標準偏差/相加平均)、すなわち変動係数は、半導体発光素子用基板の面内における値ではなく、半導体発光素子用基板の局所的な部位に対する値として定義する。すなわち、半導体発光素子用基板の面内に渡りN点の計測を行い(標準偏差/相加平均)を算出するのではなく、半導体発光素子用基板の局所的観察を行い、該観察範囲内における(標準偏差/相加平均)を算出する。ここで、観察に使用する局所的範囲とは、凹凸構造の平均ピッチPaveの5倍〜50倍程度の範囲として定義する。例えば、平均ピッチPaveが300nmであれば、1500nm〜15000nmの観察範囲の中で観察を行う。そのため、例えば2500nmの視野像を撮像し、該撮像を使用して標準偏差と相加平均を求め、(標準偏差/相加平均)を算出する。
(半導体発光素子)
本実施の形態に係る半導体発光素子用基板を半導体発光素子に適用する場合について説明する。
本実施の形態に係る半導体発光素子用基板を半導体発光素子に適用する場合について説明する。
本実施の形態に係る半導体発光素子用基板を半導体発光素子に使用することで、内部量子効率IQE又は電子注入効率EIEと光取り出し効率LEEが同時に向上する。その理由は以下の通りである。
内部量子効率IQEは、光学基材の格子定数と半導体結晶層の格子定数と、の不整合(格子不整合)により発生する転位により減少する。ここで、光学基材の表面に転位密度と同程度以上の密度を有する凹凸構造を設けた場合、半導体発光層の結晶成長モードを乱すことが可能となり、半導体結晶層内の転位を凹凸構造に応じて分散化することができる。すなわち、微視的にも巨視的にも転位密度を低減することができる。このため、内部量子効率IQEを向上させることが可能となる。
電子注入効率EIEは、ショットキー障壁によるコンタクト抵抗の増大により低下する。複数の凹凸構造が、少なくとも2層以上の半導体層と発光層とを積層して構成される積層半導体層を有する半導体発光素子の最表面に設けられることにより、その表面に構成される透明導電膜又は電極パッドとの接触面積が凹凸構造の比表面積に応じ増大し、コンタクト抵抗を低減することが可能である。このため、オーミックコンタクトが向上し、電子注入効率EIEを向上させることができる。
しかしながら、内部量子効率IQEを向上させるためにも、電子注入効率EIEを向上させるためにも、ナノスケールの微小な凹凸構造が必要となる。内部量子効率IQE又は電子注入効率EIEを向上させるために、凹凸構造の密度や比表面積を向上させる程、発光光の波長から見た凹凸構造の大きさは小さくなるため、光学的散乱効果が減少する。すなわち、導波モードを乱す効果が弱まるため、光取り出し効率LEEの向上程度が小さくなる。
ここで、基本となる凹凸構造に乱れを加えることで、本来の凹凸構造、すなわち基本構造により発現される機能(微小な凹凸構造による内部量子効率IQEの向上又は電子注入効率EIEの向上)に、凹凸構造の乱れ、すなわち特異構造に応じた新たな光学現象(光回折や光散乱)を付加できる。すなわち、高密度な凹凸構造により内部量子効率IQE又は電子注入効率EIEを向上させ(本来の機能)、且つ、凹凸構造の乱れに応じた新たな光学現象(光回折又は光散乱)を適用することが可能となるため、内部量子効率IQE又は電子注入効率EIEの向上を維持した状態で、光取り出し効率LEEを向上させることが可能となる。以下、本原理について実際の検討を含め詳述する。
凹凸構造の大きさに対して光の波長が同程度以下の場合、光学現象としては光回折が生じる。一方、光の波長が十分に大きければ有効媒質近似的作用が働く。
前者の場合、凹凸構造1つ1つといった微視的スケールにおいては光回折が生じることとなり、乱れが実質的にない凹凸構造の場合、光回折のモード数が限定される。すなわち、導波モードを乱す回折点数が限定されることとなる。一方、凹凸構造が乱れを有する場合、乱れに応じて光回折のモードの数が増加すると考えられる。すなわち、数十マイクロメートル以上といった巨視的スケールにて観察した場合、複数の光回折モードによる出光の平均的光が観察されるため、乱れを含む凹凸構造は光散乱性を奏すこととなる。このような光散乱性は導波モードを乱す効果が大きいため、光取り出し効率LEEを大きく向上させることができる。一方で、後者の場合、有効媒質近似的屈折率Nema内に凹凸構造の乱れに応じた有効媒質近似的屈折率Nemaの分布を加えることが可能と考えられる。このため、光は、恰も、該分布に応じた外形を有する有効媒質近似的屈折率Nemaを有す媒質が存在するかのように振る舞うため、該分布に応じた光学現象(光回折又は光散乱)を新たに発現することが可能となり、光取り出し効率LEEを向上させることができる。裏をかえせば、凹凸構造の乱れは、光学的散乱成分として現れることを意味している。
例えば、波長が550nmの光からみて、平均ピッチPaveが460nmの六方格子状に配列した複数の凸部と凹部から構成される凹凸構造は、平均ピッチPaveに応じた光回折を生じることとなる。このため、目視観察を行った結果、基本となる凹凸構造による回折光に応じたギラツキを観察することができた(以下、「本来の光学現象」ともいう)。次に、該凹凸構造に所定の乱れを加えた。この場合、基本となる凹凸構造による本来の光学現象(光回折現象)に加え、凹凸構造の乱れ、すなわち特異構造に応じた散乱成分(以下、「新たな光学現象」ともいう)を更に含むことが確認できた。ここで、平均ピッチPaveと同程度であり光回折を生じる波長(例えば、550nm)の光を用い光学測定した結果、乱れの小さい基本となる凹凸構造を対象とした場合に比べ、乱れのある凹凸構造を対象にした場合の散乱性(ヘーズ及び拡散反射強度)がより強くなることが確認された。これは、波長550nmの光から見た場合、凹凸構造の凸部は回折点として機能するが、基本となる凹凸構造は、凸部の配列規則性又は凸部の輪郭形状の均等性が高いため、回折モード数は配列により限定される。一方、凹凸構造に乱れを含む場合、特異構造に応じ回折モード数は増大し、また分散を含むためと考えられる。例えば、平均ピッチPaveが300nmの複数の凸部が正六方格子状に配列したサファイア基材(基本となる凹凸構造)に対するヘーズは、平均ピッチPaveが300nmの複数の凸部が正六方格子状に配列し、且つ1%の割合で分散した高さが0nmの凸部(特異部位)を含むサファイア基材のヘーズの0.5倍であった。また、平均ピッチPave460nmに対して±10%の変調を周期4600nmにて加えた場合、すなわち、ピッチが414nm〜506nmの間で段階的に変化し、その周期が4600nmの特異構造を含む場合、新たな光学現象である散乱成分が回折格子に寄ることが確認された。すなわち、目視観察を行えば、平均ピッチPaveに応じた本来の光学現象(回折点による光回折)によるギラツキに加え、ピッチの分布により作られる回折格子に寄る新たな光学現象(回折格子による光回折)を更に観察することができた。このため、平均ピッチPaveに応じたギラツキの中に、回折格子による光のスプリット現象を新たに観察することができた。また、平均ピッチPaveが460nmの六方配列状パタン(基本となる凹凸構造)に対して1%の割合で凹凸構造の凸部が欠落した凹凸構造(特異部位)を作製したところ、該凸部(特異部位)が散乱点として機能すると考えられ、新たな光学現象として散乱性が確認された。すなわち、目視観察を行えば、平均ピッチPaveに応じた本来の光学現象(光回折)によるギラツキに加え、散乱点に応じた新たな光学現象(光散乱)を観察することができた。このため、本来の光学現象である光回折によるギラツキは、新たな光学現象である散乱により和らげられ、濁りを伴っていた。
また、例えば、波長が550nmの光からみて、平均ピッチPaveが200nmの六方格子状に配列した複数の凸部及び凹部から構成される基本となる凹凸構造は、有効媒質近似的作用により平均化される。該凹凸構造を透明な基材上に設け、目視観察を行ったところ、反射光の極めて少ない透明な基材を観察することができた。これは一般的に無反射膜やモスアイ構造と呼ばれるものである。これは、光の波長より十分に小さい凹凸構造は、有効媒質近似作用により、光から見て平均化されるためである。ここで、該凹凸構造が乱れを含む場合、光学現象(反射防止効果)に加え、新たな光学現象として散乱成分を更に含むことを確認した。すなわち、特異構造を含まない基本となる凹凸構造に対し、平均ピッチPaveよりも十分に大きな波長(例えば、550nm)の光を用い光学測定を行った結果、散乱成分が極めて小さくなることが確認された。これは、乱れの小さい凹凸構造を用いれば有効媒質近似作用が働き、有効媒質近似的屈折率Nemaを有する薄膜に対する光学測定と同等になるためと考えられる。一方、乱れを含む凹凸構造を測定対象にすることにより、散乱成分が増加することが確認された。これは、有効媒質近似的屈折率Nemaに特異構造に応じた分布が加わるため、凹凸構造の乱れに応じた外形を有する有効媒質近似的屈折率Nemaの媒質を測定しているように、光学測定に使用する光は振る舞うためと考えられる。例えば、平均ピッチPaveが200nmの正六方格子状に配列した凸部(基本となる凹凸構造)に対するヘーズは、平均ピッチPaveが200nmであり六方格子と四方格子の間の配列をランダムに含む凸部(特異構造を含む凹凸構造)に対するヘーズに対して、0.89倍であった。また、波長750nmの測定光に対する正反射強度は、平均ピッチPaveが200nmの正六方格子状に配列した凸部(基本となる凹凸構造)に対する場合は、平均ピッチPaveが200nmであり六方格子と四方格子をランダムに含む凸部(特異構造を含む凹凸構造)に対する場合の0.31倍であった。また、平均ピッチPave200nmに対して±10%の変調を周期1600nmにて加えた場合、すなわち、ピッチが180nm〜220nmの間で段階的に変化し、その周期が1600nmの特異構造を含む凹凸構造の場合、新たな光学現象である散乱成分が回折格子に寄ることが確認された。すなわち、目視観察を行ったところ、平均ピッチPaveに応じた本来の光学現象(反射防止)による透明な基材の中に、有効媒質近似的屈折率Nemaにより作られると考えられる回折格子に寄る新たな光学現象(回折格子による光回折)を更に観察することができた。このため、平均ピッチPaveに応じた透明体の中に、有効媒質近似的屈折率Nemaにより作られる回折格子による光のスプリット現象を観察することができた。また、平均ピッチPaveが200nmの基本となる凹凸構造に対して、凸部径が100nm〜125nmの範囲で不規則な分布を有する特異構造を含む凹凸構造を作製したところ、新たな光学現象による散乱成分が散乱点として観察された。すなわち、目視観察を行ったところ、平均ピッチPaveに応じた本来の光学現象(反射防止)による透明体の中に、有効媒質近似的屈折率Nemaにより作られると推定される散乱点に応じた新たな光学現象(光散乱)を観察することができた。このため、本来の光学現象である反射防止による透明体の中に、新たな光学現象である散乱による濁りを観察することができた。
上述のように、凹凸構造の形状や配列に乱れを加える、即ち凹凸構造に特異構造を含めることにより、凹凸構造の乱れに応じた新たな光学現象を付加できることが判明した。すなわち、本来導波モードを十分に乱すことができないような高密度な凹凸構造であっても、乱れを含むことにより、乱れに応じた新たな光学現象(光回折や光散乱)を発現することが可能となるため、内部量子効率IQE又は電子注入効率EIEを維持した状態にて、光取り出し効率LEEを向上させることが可能となる。
以上説明したように、LED素子において、高密度な凹凸構造により内部量子効率IQE又は電子注入効率EIEを向上させ、且つ、光取り出し効率LEEを同時に向上させるためには、規則性又は均質性が高い凹凸構造の基本構造に対し、光学的散乱成分を新たに付加することが本質である。すなわち、凹凸構造を具備する光学基板に対する光学測定を行い、ヘーズや拡散反射強度といった散乱成分を検知することで、LED素子の光取り出し効率LEEの向上に適した凹凸構造の乱れを決定することができる。ここで、LED素子に適用する凹凸構造の平均ピッチを固定した場合、凹凸構造の乱れの効果は光学的透過測定又は光学的反射測定により判断することができる。特に、光学的透過測定においては透過光の散乱成分や、ヘーズ(Haze)値を好適に用いることが可能であり、光学的反射測定においては、正反射成分、拡散反射成分、及びそれらの差分値や比率を好適に用いることができる。なお、凹凸構造の乱れによる効果のみを抽出する場合、凹凸構造を有効媒質近似化し光学測定を行う必要がある。すなわち、光学測定波長λを、凹凸構造の平均ピッチよりも大きな値とし決定する必要がある。このように、有効媒質近似化した状態にて光学測定を行うことで、凹凸構造の乱れに起因する散乱成分を定量化することができる。
上記説明した視点より検討を行い、内部量子効率IQE又は電子注入効率EIEの向上を維持した状態における光取り出し効率LEEの向上程度を測定及びFDTD法によるシミュレーションした結果、凹凸構造の乱れの種類は特に限定されず、凹凸構造の乱れに応じた光学的散乱成分の大きさが重要であることが見出された。すなわち、本実施の形態に係る半導体発光素子用基板の凹凸構造は、凹凸構造に対する光学的散乱成分により、特に、凹凸構造を有効媒質近似化可能な光学測定波長λを使用し光学測定を行った際の散乱成分により決定することが可能である。中でも、凹凸構造の所定の要素に対する乱れを利用することにより、内部量子効率IQE又は電子注入効率EIEと、光取り出し効率LEEを同時に向上させることに対し、より顕著な効果があることが見出された。
本実施の形態に係る半導体発光素子は、例えば、基材主面上に、少なくとも2層以上の半導体層と発光層とを積層して構成される積層半導体層を有し、積層半導体層の基材と接しない主面上に透明導電膜層が形成される。
本実施の形態に係る半導体発光素子において、n型半導体層としては、LEDに適したn型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウム等の元素半導体、III−V族、II−VI族、VI−VI族等の化合物半導体等に適宜、種々の元素をドープしたものを適用できる。また、n型半導体層、p型半導体層には、適宜、図示しないn型クラッド層、p型クラッド層を設けることができる。
発光半導体層としては、LEDとして発光特性を有するものであれば、特に限定されない。例えば、発光半導体層として、AsP、GaP、AlGaAs、InGaN、GaN、AlGaN、ZnSe、AlGaInP、ZnO等の半導体層を適用できる。また、発光半導体層には、適宜、特性に応じて種々の元素をドープしても良い。
これらの積層半導体層(n型半導体層、発光半導体層及びp型半導体層)は、基板表面に公知の技術により製膜できる。例えば、製膜方法としては、有機金属気相成長法(MOCVD)、ハイドライド気相成長法(HVPE)、分子線エピタキシャル成長法(MBE)等が適用できる。
図3は、本実施の形態に係る半導体発光素子を示す断面模式図である。図3に示すように、半導体発光素子40において、光学基材31の一主面上に設けられたバッファ層32上に、n型半導体層33、発光層34及びp型半導体層35が順次積層されている。また、p型半導体層35上には透明導電膜層36が形成されている。また、透明導電膜層36の表面にアノード電極37が、n型半導体層33の表面にカソード電極38がそれぞれ形成されている。さらに、透明導電膜層36の主面上には凹凸構造39が形成されている。なお、光学基材31上に順次積層されたバッファ層32、n型半導体層33、発光層34及びp型半導体層35を、積層半導体層と称する。
図4は、本実施の形態に係る半導体発光素子の他の例を示す断面模式図である。図4に示すように、半導体発光素子50において、光学基材41の一方の主面上に凹凸構造49が形成されている。凹凸構造49を含む光学基材41の主面上に、バッファ層42、n型半導体層43、発光層44及びp型半導体層45が順次積層されている。また、p型半導体層45上には透明導電膜層46が形成されている。また、透明導電膜層46の表面にアノード電極47が、n型半導体層43の表面にカソード電極48が、それぞれ形成されている。なお、光学基材41上に順次積層されたバッファ層42、n型半導体層43、発光層44及びp型半導体層45を、積層半導体層と称する。
なお、図4においては、光学基材41の一方の主面上に設けられた凹凸構造49上に積層半導体層42〜45を順次積層しているが、光学基材41の凹凸構造49が設けられた一方の主面と反対側の他方の一主面上に積層半導体層42〜45を順次積層しても良い。
図5は、本実施の形態に係る半導体発光素子の他の例を示す断面模式図である。図5に示すように、半導体発光素子60において、光学基材51上に、バッファ層52、n型半導体層53、発光層54及びp型半導体層55が順次積層されている。また、p型半導体層55上には透明導電膜層56が形成されている。また、透明導電膜層56の表面にアノード電極57が、n型半導体層53の表面にカソード電極58が、それぞれ形成されている。さらに、p型半導体層55の主面上には凹凸構造59が形成されている。なお、光学基材51上に順次積層されたバッファ層52、n型半導体層53、発光層54及びp型半導体層55を、積層半導体層と称する。
図6は、本実施の形態に係る半導体発光素子の他の例を示す断面模式図である。図6に示すように、半導体発光素子70においては、n型半導体基板71の一方の主面上に、n型半導体層72、発光層73及びp型半導体層74が順次積層されている。また、p型半導体層74の表面にアノード電極75が、n型半導体基板71のn型半導体層72が設けられた一方の主面とは反対側の他方の主面上にカソード電極76が、それぞれ形成されている。さらに、p型半導体層74の主面上には凹凸構造79が形成されている。
図3から図6に示した半導体発光素子40、50、60、70は、本実施の形態に係る半導体発光素子用基板を1つずつ構成に含む例である。しかし、凹凸構造を、半導体発光素子の表面及び界面のうち2つ以上に具備していても良い。すなわち、例えば、半導体発光素子用基板は、(1)一方の主面上に凹凸構造を具備する基材と、当該基材の当該一方の主面上に設けられた積層半導体層を構成するp型半導体層の表面に凹凸構造を具備する構成であっても良い。また、(2)一方の主面上に凹凸構造を具備する基材と、当該基材の当該一方の主面上に設けられた積層半導体層上に設けられた透明導電層の表面に凹凸構造を具備する構成であっても良い。また、(3)一方の主面上に凹凸構造を具備する基材と、当該基材の当該一方の主面上に設けられた、積層半導体層を構成するp型半導体層とその上に設けられた透明導電層との界面、さらに、透明導電層の表面に凹凸構造を具備する構成であっても良い。このように、本実施の形態に係る半導体発光素子用基板を2つ以上構成に含むことにより、それぞれの凹凸構造形成層に発現する、内部量子効率IQEの向上、電子注入効率EIEの向上、導波モードの解消の効果を、複合的に発現させることができるため、半導体発光素子の外部量子効率EQEを向上させる目的により適している。
(面積が異なる第2の凸部又は第2の凹部)
凹凸構造は、複数の凸部を含む場合、第1の凸部底部面積S1を有する複数の第1の凸部と、面積S1の2倍以上の第2の凸部底部面積S2を有する複数の第2の凸部からなることが好ましい。
凹凸構造は、複数の凸部を含む場合、第1の凸部底部面積S1を有する複数の第1の凸部と、面積S1の2倍以上の第2の凸部底部面積S2を有する複数の第2の凸部からなることが好ましい。
また、凹凸構造は、複数の凹部を含む場合、第1の凹部開口面積S3を有する複数の第1の凹部と、面積S3の2倍以上の第2の凹部開口面積S4を有する複数の第2の凹部からなることが好ましい。以下、複数の凸部が配列している場合を例に挙げて説明するが、凸部を凹部と読み替え、且つ、底部面積を開口面積と読み替えることで、複数の凹部が配列している場合を説明することができる。
第2の凸部の底部面積S2は、一定である必要は無く、S1の2倍以上の底部面積を有していれば、その形状や底部面積がランダムであっても良い。第1の凸部と第2の凸部の個数の比は、下記式(3)で表される範囲であることが好ましい。
0<(第2の凸部の個数/第1の凸部の個数)≦3 (3)
0<(第2の凸部の個数/第1の凸部の個数)≦3 (3)
第1の凸部と第2の凸部の個数の比が上記の好ましい範囲内にあれば、周期的に配列した複数の凹凸構造による光学効果(光回折や光散乱)に、乱れに応じた新たな光学効果(光回折や光散乱)が生じ、導波モードが乱されることによって光取り出し効率LEEが向上する。
ここで第1の凸部と第2の凸部の区別について説明する。図7〜図10は、本実施の形態に係る半導体発光素子用基板の凹凸構造を示す平面模式図である。なお、図7〜図10において、矢印Pは後述の第1の凸部のピッチを示す。図7に示す凹凸構造80のように、複数の凸部81の底部面積がほぼ同一でも良い。しかし、複数の凸部の底部面積が均一ではないことが好ましい。例えば、図8〜図10に示す凹凸構造90、100、110のように、ほぼ同一の底部面積を有する凸部91、101、111の中に、凸部91、101、111よりも底部面積が大きい凸部92、102、112を含むことができる。ここで、ほぼ同一の底部面積S1を有する凸部91、101、111を第1の凸部と、面積S1の2倍以上の底部面積を有する凸部92、102、112を第2の凸部とそれぞれ定義する。なお、凸部の底部面積はSEMによる観察を主面の法線方向から行うことにより判断することができる。
第2の凸部92、102、112は、図8から図10に例示したように、周期配列している複数の第1の凸部91、101、111において、隣接する第1の凸部91、101、111がそれらの外周部の一部で互いに連結して第2の凸部92、102、112を形成していることが好ましい。このような場合、第1の凸部91、101、111の周期配列パタンがもたらす光学効果を大きく減ずることなく、周期配列パタンの対称性の乱れが新たな光学効果(光回折や光散乱)を生じる。
(極小凸部、極小凹部)
上記説明した複数の第1の凸部において、それらの平均凸高さHaveに対して、下記式(6)を満たす凸高さHnを有する複数の凸部、言い換えれば、平均凸高さHaveよりも有意に小さい高さを有する複数の凸部(極小凸部ともいう)が含まれていることが好ましい。
0.6Have≧Hn>0 (6)
上記説明した複数の第1の凸部において、それらの平均凸高さHaveに対して、下記式(6)を満たす凸高さHnを有する複数の凸部、言い換えれば、平均凸高さHaveよりも有意に小さい高さを有する複数の凸部(極小凸部ともいう)が含まれていることが好ましい。
0.6Have≧Hn>0 (6)
ここで、上記式(6)の範囲を満たす凸高さHnを有する第1の凸部を第1の低凸部と定義し、上記式(6)の範囲外にある第1の凸部を第1の高凸部と定義することもできる。すなわち、第1の凸部を、凸高さHnに応じて第1の低凸部と、第1の高凸部とにさらに分類することができる。
図11は、本実施の形態に係る半導体発光素子用基板における第1の高凸部及び第1の低凸部を示す説明図である。図11に示すように、光学基材121の主面上に形成された凹凸構造形成層122において、凹凸構造123は、平均凸高さHaveを有し、且つ、複数の第1の高凸部123aと、複数の第1の低凸部123b(図面では一つのみを示す)を含む。
同様に、複数の第1の凹部において、それらの平均凹深さDaveに対して、下記式(9)を満たす凹深さDnを有する複数の凹部、言い換えれば、平均凹深さDaveよりも有意に小さい深さを有する複数の凹部(極小凹部ともいう)が含まれていることが好ましい。
0.6Dave≧Dn>0 (9)
0.6Dave≧Dn>0 (9)
ここで、上記式(9)の範囲を満たす凹深さDnを有する第1の凹部を第1の低凹部と定義し、上記式(9)の範囲外にある第1の凹部を第1の高凹部と定義することもできる。すなわち、第1の凹部を、凸高さHnに応じて第1の低凹部と、第1の高凹部とにさらに分類することができる。
図12は、本実施の形態に係る半導体発光素子用基板における第1の高凹部及び第1の低凹部を示す説明図である。図12に示すように、光学基材121の主面上に形成された凹凸構造形成層124において、凹凸構造125は、平均凹深さDaveを有し、且つ、複数の第1の高凹部125aと、複数の第1の低凸部125bを含む(図面では一つのみを示す)。
本実施の形態において、極小凸部(第1の低凸部)及び極小凹部(第1の低凹部)を、複数の第1の凸部又は第1の凹部のうち、下限としては1/10000以上の確率Zで含むことが好ましく、1/1000以上の確率Zで含むことがより好ましく、上限としては1/5以下の確率Zで含むことが好ましく、1/10以下の確率Zで含むことがより好ましい。確率Zが下限を下回る場合は、乱れにより発生する光学現象(光散乱や光回折)の効果が小さすぎて検出できない程度になってしまい、確率Zが上限を上回る場合は、複数の第1の凸部又は第1の凹部による光取出し効率LEEの向上効果が低下してしまうため、好ましくない。
複数の第1の凸部又は第1の凹部に、極小凸部又は極小凹部が上記の範囲を満たす確率Zで含まれることにより、凹凸構造に乱れが生じることになり、内部量子効率IQE又は電子注入効率EIEと光取り出し効率LEEを同時に向上させる効果、及び/又は導波モードを乱すことによって光取り出し効率LEEをさらに向上させる効果を奏することができる。
(第1の凸部又は第1の凹部における他の要素の乱れ)
本実施の形態に係る半導体発光素子用基板においては、残膜厚の乱れ以外の凹凸構造を構成する要素の乱れを有していても良い。特に、上記説明した第1の凸部又は第1の凹部において、極小凸部又は極小凹部以外の第1の凸部又は第2の凸部、すなわち、第1の高凸部又は第2の高凸部を構成する要素に乱れを有することが好ましい。
本実施の形態に係る半導体発光素子用基板においては、残膜厚の乱れ以外の凹凸構造を構成する要素の乱れを有していても良い。特に、上記説明した第1の凸部又は第1の凹部において、極小凸部又は極小凹部以外の第1の凸部又は第2の凸部、すなわち、第1の高凸部又は第2の高凸部を構成する要素に乱れを有することが好ましい。
ここで、要素としては、具体的には、凹凸構造の高さ/深さ、凹凸構造の凸部底部の外径/凹部頂部外径、凹凸構造のアスペクト比、凹凸構造の凸部底部の輪郭に対する外接円の径/凹部頂部の輪郭に対する外接円の径、凹凸構造の凸部底部の輪郭に対する内接円の径/凹部頂部の輪郭に対する内接円の径、凹凸構造の凸部底部の輪郭に対する外接円の径と内接円の径の比率/凹部頂部の輪郭に対する外接円の径と内接円の径の比率、凹凸構造のピッチ、凹凸構造のデューティ、凹凸構造の側面の傾斜角度、及び、凸部頂部の平坦面面積/凹部底部の平坦面面積、からなる群から選ばれる少なくとも1つ以上の要素が挙げられ、下記式(12)の関係を満たすことが好ましい。
0.025≦(標準偏差/相加平均)≦0.5 (12)
0.025≦(標準偏差/相加平均)≦0.5 (12)
既に説明したように、凹凸構造に乱れを加えることで、新たな光学現象を呼び起こすことが可能となり、内部量子効率IQE又は電子注入効率EIEの向上を維持した状態にて光取り出し効率LEEを向上させることが可能となる。上記式(12)は、凹凸構造のある要素に対する規格化されたバラつきを示している。すなわち、上記説明した光学測定により得られる散乱成分が適切な値になる乱れを表現している。このため、上記式(12)の範囲を満たすことにより、乱れに応じた新たな光学現象(光回折又は光散乱)により導波モードを乱すことが可能となり、光取り出し効率LEEを向上させることができる。
(標準偏差/相加平均)は、凹凸構造を構成する要素毎に最適値が存在するが、凹凸構造の乱れの要因となる要素によらず上記式(12)を満たすことで、光取り出し効率LEEを向上させることができる。ここで、下限値は光取り出し効率LEE向上程度により、上限値は内部量子効率IQE又は電子注入効率EIEの向上維持程度により決定した。LED素子の製造条件や半導体発光素子用基板の種類に対する影響をより小さくし、内部量子効率IQE又は電子注入効率EIEの向上と、光取り出し効率LEEの双方を高くする観点から、下限値は0.025以上であることが好ましく、0.03以上であることがより好ましい。一方上限値は、0.5以下であることが好ましく、0.35以下であることがより好ましく、0.25以下であることがさらに好ましく、0.15以下であることが最も好ましい。
なお、上記式(12)を満たす範囲のいずれの数値を採用するかは、半導体発光素子用基板の表面状態、目的により種々選択し、最適な構造を選択することができる。例えば、内部量子効率IQEと光取り出し効率LEEを同時に向上させる選択において、転位欠陥が比較的生じにくい光学基材、CVD装置又はCVD条件を適用できる場合には、光散乱効果を高めるため、上記式(12)を満たす範囲で大きな(標準偏差/相加平均)を採用すれば良い。また、転位欠陥が比較的多く生じやすい光学基材、CVD装置又はCVD装置条件の場合には、転位欠陥を低減し内部量子効率IQEをより高めるために、上記式(12)を満たす範囲で小さな(標準偏差/相加平均)を採用すれば良い。
また、電子注入効率EIEと光取り出し効率LEEを同時に向上させる選択においては、透明導電膜又は電極パッドと最表層半導体層の生成条件や種類により種々選択し、最適な構造を選択することができる。例えば、比較的オーミック特性の良いp型半導体層と透明導電膜との組み合わせの場合には、光散乱効果を高め光取り出し効率LEEを向上させるため、上記式(12)を満たす範囲で大きな(標準偏差/相加平均)を採用すれば良い。逆に、オーミック特性が良くない場合には、接触面積増大によるコンタクト抵抗の低減による電子注入効率EIEの向上を実現するために、上記式(12)を満たす範囲で小さな(標準偏差/相加平均)を採用すれば良い。
(凹凸構造)
次に、本実施の形態に係る半導体発光素子用基板における凹凸構造について説明する。凹凸構造は、凸部及び凹部を有していれば、その形状や配列は限定されない。このため、例えば、複数の柵状体が配列したラインアンドスペース構造、複数の柵状体が交差した格子構造、複数のドット(凸部、突起)状構造が配列したドット構造、複数のホール(凹部)状構造が配列したホール構造等を採用できる。ドット構造やホール構造は、例えば、円錐、円柱、四角錐、四角柱、六角錐、六角柱、多角錐、多角柱、二重リング状、多重リング状等の構造が挙げられる。なお、これらの形状は底面の外径が歪んだ形状や、側面が湾曲した形状を含む。
次に、本実施の形態に係る半導体発光素子用基板における凹凸構造について説明する。凹凸構造は、凸部及び凹部を有していれば、その形状や配列は限定されない。このため、例えば、複数の柵状体が配列したラインアンドスペース構造、複数の柵状体が交差した格子構造、複数のドット(凸部、突起)状構造が配列したドット構造、複数のホール(凹部)状構造が配列したホール構造等を採用できる。ドット構造やホール構造は、例えば、円錐、円柱、四角錐、四角柱、六角錐、六角柱、多角錐、多角柱、二重リング状、多重リング状等の構造が挙げられる。なお、これらの形状は底面の外径が歪んだ形状や、側面が湾曲した形状を含む。
なお、ドット構造とは、複数の凸部が互いに独立して配置された構造である。すなわち、各凸部は連続した凹部により隔てられる。なお、各凸部は連続した凹部により滑らかに接続されても良い。一方、ホール構造とは、複数の凹部が互いに独立して配置された構造である。すなわち、各凹部は連続した凸部により隔てられる。なお、各凹部は連続した凸部により滑らかに接続されても良い。中でも内部量子効率IQE又は電子注入効率EIEをより高くする観点からドット状構造であると好ましい。これは、内部量子効率IQEを向上させるためには、凹凸構造の密度による転位分散化を促進する必要があるためである。一方、電子注入効率EIEを向上させるためには、凹凸構造の比表面積を増大させると共に、増加した比表面積を利用し接触面積を大きくし、コンタクト抵抗を低減する必要があるためである。特に、内部量子効率IQEを向上させるためには、転位の分散化を促進させるために、ドット状構造の中でも、特に、凸部頂部に平坦面を有さない構造がもっとも好ましい。さらに、凹凸構造の凹部底部は平坦面を有するのが好ましい。これは、半導体結晶層の核生成及び核成長を促進し、内部量子効率IQEを向上できるためである。
次に、凹凸構造の説明に使用する用語について定義する。
<平均ピッチPave>
図13は、本実施の形態に係る半導体発光素子用基板における凹凸構造を示す説明図である。図13は、半導体発光素子用基板の凹凸構造が設けられた主面を法線方向から見た上面図である。図13においては、凹凸構造131が、複数の凸部132が主面133に配置されたドット構造である場合、ある凸部A1の中心とこの凸部A1から最も近くにある凸部B1の中心との間の距離PA1B1を、ピッチPA1B1と定義する。しかし、図13に示すように、選択する凸部132によりピッチが異なる場合は、任意の複数の凸部A1、A2…Anを選択し、選択されたそれぞれの凸部A1,A2…Anに隣接する凸部B1,B2…Bnとの間のピッチPA1B1、PA2B2〜PAnBnをそれぞれ測定し、それらの相加平均値を、凹凸構造131の平均ピッチPaveとする。すなわち、(PA1B1+PA2B2+…+PAnBn)/N=Paveと定義する。なお、ホール構造の場合、上記ドット構造にて説明した凸部132を凹部と読み替えることで、平均ピッチPaveを定義することができる。なお、サンプル点数Nは10であると好ましい。
<平均ピッチPave>
図13は、本実施の形態に係る半導体発光素子用基板における凹凸構造を示す説明図である。図13は、半導体発光素子用基板の凹凸構造が設けられた主面を法線方向から見た上面図である。図13においては、凹凸構造131が、複数の凸部132が主面133に配置されたドット構造である場合、ある凸部A1の中心とこの凸部A1から最も近くにある凸部B1の中心との間の距離PA1B1を、ピッチPA1B1と定義する。しかし、図13に示すように、選択する凸部132によりピッチが異なる場合は、任意の複数の凸部A1、A2…Anを選択し、選択されたそれぞれの凸部A1,A2…Anに隣接する凸部B1,B2…Bnとの間のピッチPA1B1、PA2B2〜PAnBnをそれぞれ測定し、それらの相加平均値を、凹凸構造131の平均ピッチPaveとする。すなわち、(PA1B1+PA2B2+…+PAnBn)/N=Paveと定義する。なお、ホール構造の場合、上記ドット構造にて説明した凸部132を凹部と読み替えることで、平均ピッチPaveを定義することができる。なお、サンプル点数Nは10であると好ましい。
図14は、本実施の形態に係る半導体発光素子用基板における凹凸構造を示す説明図である。図14に示すように、凹凸構造141がラインアンドスペース構造の場合、ピッチPは、ある凸ラインA1の中心線と、この凸ラインA1から最も近くにある凸ラインB1の中心線との間の最短距離PA1B1を、ピッチPと定義する。しかし、図14に示すように、選択する凸ラインによりピッチが異なる場合には、任意の複数の凸ラインA1、A2…Anを選択し、選択されたそれぞれの凸ラインA1、A2…Anに隣接するB1、B2…Bnに対してそれぞれピッチを測定し、それらの相加平均値を、凹凸構造141の平均ピッチPaveとする。すなわち、(PA1B1+PA2B2+…+PAnBn)/N=Paveと定義する。なお、サンプル点数Nは10であると好ましい。
平均ピッチPaveは、50nm以上3000nm以下であると、内部量子効率IQE又は電子注入効率EIE及び光取り出し効率LEEを共に大きくできる。特に、平均ピッチPaveが50nm以上であることにより、上述の凹凸構造の乱れに基づく新たな光学現象(光回折又は光散乱)の発現強度を強くすることが可能となり、導波モードを乱す効果が強まる。このため、光取り出し効率LEEを向上させることが可能となる。このような効果をより発揮する観点から、平均ピッチPaveは150nm以上であると好ましく、200nm以上であるとより好ましく、250nm以上であると最も好ましい。一方、平均ピッチPaveが3000nm以下であることにより、凹凸構造の密度及び比表面積が向上する。これに伴い、半導体結晶層内部の転位を分散化することが可能となり、局所的及び巨視的な転位密度を低減することができるため、内部量子効率IQEを大きくすることができる。前記効果をより発揮する観点から、平均ピッチPaveは、1500nm以下であることが好ましく、1000nm以下であることがより好ましく、550nm以下であることがさらに好ましく、400nm以下であることが最も好ましい。また、大きな比表面積により接触面積が大きくなるため、コンタクト抵抗を減少させ、電子注入効率EIEを向上させることができる。このような効果をより発揮する観点から、平均ピッチPaveは、1500nm以下であることが好ましく、1000nm以下であることがより好ましく、800nm以下であることがさらに好ましく、550nm以下であることが最も好ましい。本実施の形態に係る半導体発光素子用基板において複数の層に凹凸構造が形成される場合、平均ピッチPaveの好ましい範囲は、どの層が凹凸構造形成層であるかによって異なる場合がある。例えば、凹凸構造形成層が半導体発光素子の光放出面に相当する透明導電膜層である場合、凹凸構造に期待される効果は導波モードを乱すことによる光取り出し効率LEEのさらなる向上であるので、平均ピッチPaveの上限は3000nm以下であると好ましく、2000nm以下であるとより好ましく、1500nm以下であると最も好ましい。
また、凹凸構造の乱れとしてピッチの乱れを、上記メカニズムにより内部量子効率IQE又は電子注入効率EIEの向上を維持した状態で、光取り出し効率LEEの向上へと適用する観点から、乱れの要因となっている凹凸構造の要素であるピッチPに対する(標準偏差/相加平均)は、上記最も広い範囲(0.025以上0.5以下)の中において、0.03以上0.4以下であると好ましい。特に、0.03以上であることにより、光取り出し効率LEEへの寄与が良好となり、0.4以下であることにより内部量子効率IQE又は電子注入効率EIEの向上維持への寄与が良好となる。同様の観点から、0.035以上が好ましく、0.04以上がより好ましい。また、0.35以下が好ましく、0.25以下がより好ましく、0.15以下が最も好ましい。
上記ピッチPが、上記範囲を満たす場合、凹凸構造の乱れに基づく新たな光学現象(光回折又は光散乱)の発現強度を大きくできるため好ましい。すなわち、内部量子効率IQE又は電子注入効率EIEの向上を維持した状態にて、光取り出し効率LEEを大きくすることができる。これは、凹凸構造の乱れによる光学的散乱性を強くするためには、凹凸構造の体積変化が重要であるためである。上記説明した要素が乱れを有することで凹凸構造の体積の変化を大きくすることが可能となり、光回折モード数の増加又は有効媒質近似的屈折率Nemaの乱れに対応した部位におけるコントラストを大きくすることができる。すなわち、光学的散乱性は大きくなり、光取り出し効率LEEを向上させることが可能となる。特に、ピッチ及び、高さH又は凸部底部外接円径φoutが上記式(12)の範囲を満たすことで、上記説明した体積変化の効果が大きくなるため、光学的散乱性が強くなる。すなわち、凹凸構造の乱れに基づく新たな光学現象(光回折及び光散乱)強度が向上するため、光取り出し効率LEEが向上する。さらに、ピッチ、高さH、及び凸部底部外接円径φoutが上記式(12)の範囲を満たすことで、前記効果がより大きくなるため好ましい。
なお、凹凸構造のピッチの乱れは、高い規則性を有しても規則性が低くても良い。例えば、正六方配列、六方配列、準六方配列、準四方配列、四方配列、及び正四方配列を非規則的に含む特異構造を含む凹凸構造の場合、凹凸構造のピッチの乱れの規則性は低下し、新たな光学現象として光散乱を発現できる。一方、正六方配列においては、ピッチの増減が周期的に生じるような特異構造を含む凹凸構造の場合、ピッチの乱れは高い規則性を有することとなり、新たな光学現象として光回折を発現することができる。また、例えば、基本構造である正六方配列の中に局所的に特異構造である非正六方配列(例えば、四方配列)部位が配置される場合、該特異構造が非規則的に散在すれば、凹凸構造のピッチの乱れの規則性は低下し、新たな光学現象として光散乱を発現できる。一方、基本構造である正六方配列の中に局所的に特異構造である非正六方配列(例えば、四方配列)部位が配置され、該特異構造が規則的に設けられる場合、ピッチの乱れは高い規則性を有することとなり、新たな光学現象として光回折を発現することができる。
(基材本体)
本実施の形態に係る半導体発光素子用基板においては、基材本体の材質は、半導体発光素子用基材として使用できるものであれば特に制限はない。例えば、サファイア、SiC、SiN、GaN、AlN、W−Cu、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン、GaP、GaAs等の基材を用いることができる。なかでも半導体層との格子マッチングの観点から、サファイア、GaN、AlN、GaP、GaAs、SiC基材、スピネル基材等を適用することが好ましい。さらに、単体で用いても良く、これらを用いた基材本体上に別の基材を設けたヘテロ構造の期待としても良い。
本実施の形態に係る半導体発光素子用基板においては、基材本体の材質は、半導体発光素子用基材として使用できるものであれば特に制限はない。例えば、サファイア、SiC、SiN、GaN、AlN、W−Cu、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン、GaP、GaAs等の基材を用いることができる。なかでも半導体層との格子マッチングの観点から、サファイア、GaN、AlN、GaP、GaAs、SiC基材、スピネル基材等を適用することが好ましい。さらに、単体で用いても良く、これらを用いた基材本体上に別の基材を設けたヘテロ構造の期待としても良い。
(半導体層)
また、本実施の形態に係る半導体発光素子用基板においては、n型半導体層の材質は、半導体発光素子に適したn型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウム等の元素半導体、及び、III−V族、II−VI族、VI−VI族等の化合物半導体に適宜、種々の元素をドープしたものを適用できる。
また、本実施の形態に係る半導体発光素子用基板においては、n型半導体層の材質は、半導体発光素子に適したn型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウム等の元素半導体、及び、III−V族、II−VI族、VI−VI族等の化合物半導体に適宜、種々の元素をドープしたものを適用できる。
発光層としては、半導体発光素子として発光特性を有するものであれば、特に限定されない。例えば、発光層として、AsP、GaP、AlGaAs、InGaN、GaN、AlGaN、ZnSe、AlHaInP、ZnO等の半導体層を適用できる。また、発光層には、適宜、特性に応じて種々の元素をドープしてもよい。
p型半導体層の材質は、半導体発光素子に適したp型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウム等の元素半導体、及び、III−V族、II−VI族、VI−VI族等の化合物半導体に適宜、種々の元素をドープしたものを適用できる。
また、n型半導体層及びp型半導体層には、適宜、図示しないn型クラッド層、p型クラッド層を設けることができる。
これらの積層半導体層(n型半導体層、発光層、及びp型半導体層)は、半導体発光素子用基材の表面に公知の技術により成膜できる。例えば、成膜方法としては、有機金属気相成長法(MOCVD)、ハイドライド気相成長法(HVPE)、分子線エピタキシャル成長法(MBE)等が適用できる。
(透明導電膜層)
また、本実施の形態に係る半導体発光素子用基板においては、透明導電膜層の材質は、LEDに適した透明導電膜層として使用できるものであれば、特に制限はない。例えば、Ni/Au電極等の金属薄膜や、ITO、AZO、GZO、FTO、NTO、ATO、TTO、ZnO、In2O3、SnO2、IZO、IGZO等の透明導電性無機酸化物膜等を適用できる。透明性、導電性の観点から透明導電性無機酸化物膜が好ましく、特にITOが好ましい。
また、本実施の形態に係る半導体発光素子用基板においては、透明導電膜層の材質は、LEDに適した透明導電膜層として使用できるものであれば、特に制限はない。例えば、Ni/Au電極等の金属薄膜や、ITO、AZO、GZO、FTO、NTO、ATO、TTO、ZnO、In2O3、SnO2、IZO、IGZO等の透明導電性無機酸化物膜等を適用できる。透明性、導電性の観点から透明導電性無機酸化物膜が好ましく、特にITOが好ましい。
(半導体発光素子用基板の製造方法)
本実施の形態に係る半導体発光素子用基板は、上記説明した条件を満たした凹凸構造を具備すれば、その製造方法は限定されず、転写法、フォトリソグラフィ法、熱リソグラフィ法、電子線描画法、干渉露光法、ナノ粒子をマスクとしたリソグラフィ法、自己組織化構造をマスクとしたリソグラフィ法等により製造することができる。特に、半導体発光素子用基板の凹凸構造の加工精度や加工速度の観点から、転写法を採用すると好ましい。
本実施の形態に係る半導体発光素子用基板は、上記説明した条件を満たした凹凸構造を具備すれば、その製造方法は限定されず、転写法、フォトリソグラフィ法、熱リソグラフィ法、電子線描画法、干渉露光法、ナノ粒子をマスクとしたリソグラフィ法、自己組織化構造をマスクとしたリソグラフィ法等により製造することができる。特に、半導体発光素子用基板の凹凸構造の加工精度や加工速度の観点から、転写法を採用すると好ましい。
ここで転写法とは、表面に微細パタンを具備したモールドの、微細パタンを被処理体(凹凸構造を作製する前の半導体発光素子用基板)に転写する工程を含む方法として定義する。すなわち、モールドの微細パタンと被処理体とを転写材を介して貼合する工程と、モールドを剥離する工程と、を少なくとも含む方法である。より具体的に、転写法は2つに分類することができる。第1に、被処理体に転写付与された転写材を永久剤として使用する場合である。この場合、光学基板本体と凹凸構造を構成する材料は異なることとなる。また、凹凸構造は永久剤として残り、半導体発光素子として使用されることを特徴とする。半導体発光素子は、数万時間と長期に渡り使用することから、転写材を永久剤として使用する場合、転写材を構成する材料は、金属元素を含むと好ましい。特に、加水分解・重縮合反応を生じる金属アルコキシドや、金属アルコキシドの縮合体を原料に含むことにより、永久剤としての性能が向上するため好ましい。第2に、ナノインプリントリソグラフィ法が挙げられる。ナノインプリントリソグラフィ法は、モールドの微細パタンを被処理体上に転写する工程と、エッチングにより被処理体を加工するためのマスクを設ける工程と、被処理体をエッチングする工程と、を含む方法である。例えば、転写材を1種類用いる場合、まず被処理体とモールドとを転写材を介して貼合する。続いて、熱や光(UV)により転写材を硬化させ、モールドを剥離する。転写材から構成される凹凸構造に対して酸素アッシングに代表されるエッチングを行い、被処理体を部分的に露出させる。その後、転写材をマスクとして、エッチングにより被処理体を加工する。この際の加工方法としては、ドライエッチングとウェットエッチングを採用できる。凹凸構造の高さを高くしたい場合はドライエッチングが有用である。また、例えば転写材を2種類用いる場合、まず被処理体上に第1転写材層を成膜する。続いて、第1転写材層とモールドとを第2転写材を介し貼合する。その後、熱や光(UV)により転写材を硬化させ、モールドを剥離する。第2転写材から構成される凹凸構造に対して酸素アッシングに代表されるエッチングを行い、第1転写材を部分的に露出させる。続いて、第2転写材層をマスクとして、第1転写材層をドライエッチングによりエッチングする。その後、転写材をマスクとして、エッチングにより被処理体を加工する。この際の加工方法としては、ドライエッチングとウェットエッチングを採用できる。凹凸構造の高さを高くしたい場合はドライエッチングが有用である。
本実施の形態に係る半導体発光素子用基板において、凹凸構造が形成される被処理層(凹凸構造形成層)の残膜厚に乱れを作り出す方法としては、膜厚に分布を有する被処理層を成膜した後に被処理層に対して凹凸構造を賦形する方法、エッチングにより被処理層を凹凸加工するためのマスクの膜厚に分布を持たせ、エッチングすることで被処理層の残膜厚に分布を持たせる方法、エッチングにより被処理層を加工するためのマスクの面内密度に分布を持たせ、マイクロローディング効果によるエッチング速度の差を利用して被処理層の残膜厚に分布を持たせる方法などが挙げられる。膜厚に分布を有する被処理層を成膜した後に被処理層に対して凹凸構造を賦形する方法は、被処理層を積層する際に成膜温度や成膜速度等の条件を設定することにより、表面にラフネスを有する被処理層を成膜して得た基板や、平坦な被処理層を形成した後に被処理層を溶解する薬液で表面処理、またはブラスト処理することにより、被処理層の表面を粗面化して得た基板を用いて、被処理層に凹凸構造をドライエッチングやウェットエッチングにより形成する方法である。この方法により、均一な高さ・深さの凹凸を形成した際に、被処理層表面のラフネスが残膜厚の乱れを生じる。
エッチングにより被処理層を凹凸加工するためのマスクの膜厚に分布を持たせ、エッチングすることで被処理層の残膜厚に分布を持たせる方法は、被処理層と同等程度かそれ以下の速度でエッチングされるレジストをマスクとして使用する方法である。そのようなレジストとしては、有機樹脂からなるレジストが好ましく、溶剤に溶かしたレジストを塗工乾燥したときの溶剤の対流などにより、レジスト膜厚が面内分布を有する。レジストのエッチング速度は、被処理層のエッチング速度の10倍以下が好ましい。レジストのエッチング速度が被処理層のエッチング速度より速い場合は、レジストの膜厚分布(乱れ)より小さな乱れとして被処理層にエッチングされる。ほぼ同等のエッチング速度の場合は、レジストの膜厚分布(乱れ)がほぼ同等のスケールで被処理層にエッチングされる。レジストのエッチング速度が被処理層よりも遅い場合は、レジストの膜厚分布(乱れ)が増幅された乱れとして被処理層にエッチングされる。レジストと被処理層のエッチング速度は、ガス種、減圧度、BIAS電圧などのドライエッチング条件の調整により変化するので、レジスト膜厚とドライエッチング条件を設定することで、残膜厚の乱れを制御することができる。
エッチングにより被処理層を加工するためのマスクの面内密度に分布を持たせ、マイクロローディング効果によるエッチング速度の差を利用して被処理層の残膜厚に分布を持たせる方法は、微細なマスクパターンの開口部が狭い場合にドライエッチングの速度が遅くなることを利用する方法である。開口部の広さに分布のあるマスクを形成し、エッチングすることで被処理層の残膜厚の乱れが生じる。
(モールド)
以上説明したように、転写法を採用することで、モールドの微細パタンを被処理体に反映させることができるため、良好な半導体発光素子用基板を得ることができる。
以上説明したように、転写法を採用することで、モールドの微細パタンを被処理体に反映させることができるため、良好な半導体発光素子用基板を得ることができる。
すなわち、本実施の形態に係るモールド(インプリントモールド)は、表面に微細パタンを具備したモールドであって、微細パタンが上述した凹凸構造の乱れを有することを特徴とする。なお、転写法に使用するモールドの凹凸構造と転写付与される凹凸構造とは反対の構造である。このため、本実施の形態に係るモールドの微細パタンは、上記光学基板にて説明した凸と凹を入れ替えた構造である。
モールドの材質は特に限定されず、非フレキシブルなガラス、石英、サファイア、ニッケルや、フレキシブルな樹脂を使用することができる。中でも、フレキシブルなモールドを使用することで、モールドの微細パタンの転写精度が向上し、光学基板の凹凸構造精度が向上するため好ましい。
(半導体発光素子の製造方法)
半導体発光素子を製造する場合、本実施の形態に係る半導体発光素子用基板を準備する工程と、半導体発光素子用基板に対し光学測定を行う工程と、半導体発光素子用基板を使用して半導体発光素子用基板を製造する工程と、を含むと好ましい。
半導体発光素子を製造する場合、本実施の形態に係る半導体発光素子用基板を準備する工程と、半導体発光素子用基板に対し光学測定を行う工程と、半導体発光素子用基板を使用して半導体発光素子用基板を製造する工程と、を含むと好ましい。
半導体発光素子用基板から半導体発光素子を得るには、例えば、(1)まず、半導体発光素子用基板にフォトレジストをパターニングする。(2)次に、レジストパタンを利用してITOのウェットエッチングを行い、透明導電膜層のパターニングを行う。(3)再度フォトレジストのパターニングを行い、n型半導体層までエッチングすることにより、n電極パッドが形成される領域と発光素子1個1個の区画が半導体発光素子用基板にパターニングされる。(4)再びフォトレジストをパターニングして、リフトオフ法で金属電極パッドを形成する。(5)基材の裏面を研磨して薄くする。(6)半導体発光素子1個1個の区画に合わせて、基材に切り込みを入れ、切り込みをきっかけにして、発光素子1個1個に裁断する。
また、ここに記載しないアニール処理や表面保護層の形成等、半導体発光素子の製造において一般的に行われる工程が適宜追加され得る。
得られた半導体発光素子は、公知の方法でパッケージングしてLEDとして利用することができる。
既に説明したように、本実施の形態に係る半導体発光素子用基板の凹凸構造は、光学的散乱成分により定義することができる。このため、半導体発光素子用基板を準備した後に光学測定を行うことにより、凹凸構造の精度を事前に把握することが可能となる。例えば、内部量子効率IQEと光取り出し効率LEEを同時に向上させるために、サファイア基板に凹凸構造を付与した場合、該サファイア基板に対して光学測定を行い、光学測定の散乱成分を評価することで、凹凸構造の精度を把握することができる。このため、事前に、作製される半導体発光素子の性能ランクの目途をつけることが可能となる。また、使用できない半導体発光素子用基板の篩い分けもできるため、歩留りが向上する。ここで光学測定は、透過測定及び反射測定のいずれを用いても測定することができる。透過測定の場合、透過光の散乱成分を検知すれば良い。このため、散乱成分を直接評価しても、ヘーズを利用しても良い。特に、ヘーズの場合、公知市販の装置を転用できるため好ましい。ヘーズは、光源により照射され試料中を透過した光の全透過率T及び試料中及び試料表面で拡散され散乱した光の透過率Dより求められ、ヘーズ値H=D/T×100として定義される。これらはJIS K 7105により規定されており、市販の濁度計(例えば、日本電色工業社製、NDH−10.025DP等)により容易に測定可能である。ヘーズの本質は、透過光の散乱成分であるため、半導体発光素子用基板に対し光を入射した際に、透過した光の散乱成分を検知するものであれば、上記式(1)を光学測定として定量化することが可能である。特に、より細かい分布を測定する場合、入射光は垂直入射ではなく、所定の角度により入射させると好ましい。一方、反射測定の場合、正反射成分及び拡散反射成分のいずれを用いても良い。正反射成分を利用することにより、凹凸構造の輪郭形状の精度を評価することが可能となり、拡散反射成分を利用することにより、凹凸構造の体積分布精度を評価することが可能となる。いずれを採用するかは、使用する凹凸構造と目的により適宜選択することができる。また、拡散反射成分と正反射成分との比率や、(拡散反射成分―正反射成分)、(拡散反射成分―正反射成分)/正反射成分、(拡散反射成分―正反射成分)/拡散反射成分等を使用することもできる。
以下、本発明の効果を明確にするために行った実施例をもとに本発明をより詳細に説明する。なお、下記実施の形態における材料、使用組成、処理工程等は例示的なものであり、適宜変更して実施することが可能である。その他、本発明の範囲を逸脱しない限りにおいて、適宜変更して実施することが可能である。そのため、本発明は以下の実施例によって何ら限定されるものではない。
以下の説明において使用する記号は、以下の意味を示す。
・DACHP…フッ素含有ウレタン(メタ)アクリレート(OPTOOL DAC HP(ダイキン工業社製))
・M350…トリメチロールプロパン(EO変性)トリアクリレート(東亞合成社製 M350)
・I.184…1−ヒドロキシシクロヘキシルフェニルケトン(BASF社製 Irgacure(登録商標) 184)
・I.369…2−ベンジル−2−ジメチルアミノ−1−(4−モルフォリノフェニル)−ブタノン−1(BASF社製 Irgacure 369)
・TTB…チタニウム(IV)テトラブトキシドモノマー(和光純薬工業社製)
・SH710…フェニル変性シリコーン(東レ・ダウコーニング社製)
・3APTMS…3−アクリロキシプロピルトリメトキシシラン(KBM5103(信越シリコーン社製))
・EA−HG001…9,9’−ビス(4−(アクリロキシエトキシ)フェニル)フルオレン組成物(大阪ガスケミカル社製)
・CNEA−100…ノボラックアクリレート(ケーエスエム社製、固形分50%)
・DIBK…ジイソブチルケトン
・MEK…メチルエチルケトン
・MIBK…メチルイソブチルケトン
・PGME…プロピレングリコールモノメチルエーテル
・DACHP…フッ素含有ウレタン(メタ)アクリレート(OPTOOL DAC HP(ダイキン工業社製))
・M350…トリメチロールプロパン(EO変性)トリアクリレート(東亞合成社製 M350)
・I.184…1−ヒドロキシシクロヘキシルフェニルケトン(BASF社製 Irgacure(登録商標) 184)
・I.369…2−ベンジル−2−ジメチルアミノ−1−(4−モルフォリノフェニル)−ブタノン−1(BASF社製 Irgacure 369)
・TTB…チタニウム(IV)テトラブトキシドモノマー(和光純薬工業社製)
・SH710…フェニル変性シリコーン(東レ・ダウコーニング社製)
・3APTMS…3−アクリロキシプロピルトリメトキシシラン(KBM5103(信越シリコーン社製))
・EA−HG001…9,9’−ビス(4−(アクリロキシエトキシ)フェニル)フルオレン組成物(大阪ガスケミカル社製)
・CNEA−100…ノボラックアクリレート(ケーエスエム社製、固形分50%)
・DIBK…ジイソブチルケトン
・MEK…メチルエチルケトン
・MIBK…メチルイソブチルケトン
・PGME…プロピレングリコールモノメチルエーテル
(製造例)
以下に説明する通り、主面に凹凸構造を具備する半導体発光素子用基板を作製し、この半導体発光素子用基板を使用してLEDを作製し、LEDの効率を比較した。
以下に説明する通り、主面に凹凸構造を具備する半導体発光素子用基板を作製し、この半導体発光素子用基板を使用してLEDを作製し、LEDの効率を比較した。
以下の検討においては、主面に凹凸構造を具備する半導体発光素子用基板を作製するために、まず(1)円筒状マスターモールドを作製し、(2)円筒状マスターモールドに対して光転写法を適用して、リール状樹脂モールドを作製した。(3)その後、リール状樹脂モールドを半導体発光素子用基板のナノ加工用部材(ナノ加工用フィルム)へと加工した。続いて、(4)ナノ加工用フィルムを使用し、半導体発光素子用基材のための被処理体(後述)上にマスクを形成し、得られたマスクを介してドライエッチングを行うことで、半導体発光素子用基材を作製した。最後に、(5)得られた凹凸構造を具備した半導体発光素子用基板を使用し、半導体発光素子を作製し、性能を評価した。
凹凸構造形成層の残膜厚の乱れ、すなわち、δTRL/TRLave(δTRLは、残膜厚TRLの標準偏差を表し、TRLaveは、残膜厚TRLの相加平均を表す)は、(1)にて作製する円筒状マスターモールドの凹凸構造、(3)にて行う光転写法、(4)にて作製するナノ加工用フィルム、及びドライエッチングにより制御した。
(1)円筒状マスターモールドの作製
半導体レーザを用いた直接描画リソグラフィ法により円筒状石英ガラスの表面に、凹凸構造を形成した。まず円筒状石英ガラス表面上に、スパッタリング法によりレジスト層を成膜した。スパッタリング法は、ターゲット(レジスト層)として、φ3インチのCuO(8atm%Si含有)を用いて、RF100Wの電力で実施し、膜厚20nmのレジスト層を成膜した。続いて、円筒状石英ガラスを回転させながら、波長405nmn半導体レーザを用い露光を行った。次に、露光後のレジスト層を現像した。レジスト層の現像には、0.03wt%のグリシン水溶液を用い、240秒間処理した。次に、現像したレジスト層をマスクとし、ドライエッチングによるエッチング層(石英ガラス)のエッチングを行った。ドライエッチングは、エッチングガスとしてSF6を用い、処理ガス圧1Pa、処理電力300W、処理時間5分の条件で実施した。最後に、表面に凹凸構造が付与された円筒状石英ガラスから、レジスト層残渣のみを、pH1の塩酸を用い剥離した。剥離時間は6分間とした。
半導体レーザを用いた直接描画リソグラフィ法により円筒状石英ガラスの表面に、凹凸構造を形成した。まず円筒状石英ガラス表面上に、スパッタリング法によりレジスト層を成膜した。スパッタリング法は、ターゲット(レジスト層)として、φ3インチのCuO(8atm%Si含有)を用いて、RF100Wの電力で実施し、膜厚20nmのレジスト層を成膜した。続いて、円筒状石英ガラスを回転させながら、波長405nmn半導体レーザを用い露光を行った。次に、露光後のレジスト層を現像した。レジスト層の現像には、0.03wt%のグリシン水溶液を用い、240秒間処理した。次に、現像したレジスト層をマスクとし、ドライエッチングによるエッチング層(石英ガラス)のエッチングを行った。ドライエッチングは、エッチングガスとしてSF6を用い、処理ガス圧1Pa、処理電力300W、処理時間5分の条件で実施した。最後に、表面に凹凸構造が付与された円筒状石英ガラスから、レジスト層残渣のみを、pH1の塩酸を用い剥離した。剥離時間は6分間とした。
得られた円筒状石英ガラスの凹凸構造に対し、フッ素系離型剤であるデュラサーフHD−1101Z(ダイキン化学工業社製)を塗布し、60℃で1時間加熱後、室温で24時間静置し固定化した。その後、デュラサーフHD−ZV(ダイキン化学工業社製)で3回洗浄し、円筒状マスターモールドを得た。
(2)リール状樹脂モールドの作製
作製した円筒状マスターモールドを鋳型とし、光ナノインプリント法を適用し、連続的にリール状樹脂モールドG1を作製した。続いて、リール状樹脂モールドG1をテンプレートとして、光ナノインプリント法により、連続的にリール状樹脂モールドG2を得た。
作製した円筒状マスターモールドを鋳型とし、光ナノインプリント法を適用し、連続的にリール状樹脂モールドG1を作製した。続いて、リール状樹脂モールドG1をテンプレートとして、光ナノインプリント法により、連続的にリール状樹脂モールドG2を得た。
PETフィルムA−4100(東洋紡社製:幅300mm、厚さ100μm)の易接着面にマイクログラビアコーティング(廉井精機社製)により、塗布膜厚5μmになるように以下に示す材料1を塗布した。次いで、円筒状マスターモールドに対し、材料1が塗布されたPETフィルムをニップロールで押し付け、大気下、温度25℃、湿度60%で、ランプ中心下での積算露光量が1500mJ/cm2となるように、フュージョンUVシステムズ・ジャパン株式会社製UV露光装置(Hバルブ)を用いて紫外線を照射し、連続的に光硬化を実施し、表面に凹凸構造が転写されたリール状樹脂モールドG1(長さ200m、幅300mm)を得た。ここで、ニップロールの圧力を制御することで、円筒状マスターモールドの凹凸構造の凹部に部分的に材料1が充填されないものも作製した。
次に、リール状樹脂モールドG1をテンプレートとして見立て、光ナノインプリント法を適用し連続的に、リール状樹脂モールドG2を作製した。
PETフィルムA−4100(東洋紡社製:幅300mm、厚さ100μm)の易接着面にマイクログラビアコーティング(廉井精機社製)により、材料1を塗布膜厚3μmになるように塗布した。次いで、リール状樹脂モールドG1の凹凸構造面に対し、材料1が塗布されたPETフィルムをニップロール(0.1MPa)で押し付け、大気下、温度25℃、湿度60%で、ランプ中心下での積算露光量が1200mJ/cm2となるように、フュージョンUVシステムズ・ジャパン株式会社製UV露光装置(Hバルブ)を用いて紫外線を照射し、連続的に光硬化を実施し、表面に凹凸構造が転写されたリール状樹脂モールドG2(長さ200m、幅300mm)を複数得た。
材料1…DACHP:M350:I.184:I.369=17.5g:100g:5.5g:2.0g
材料1…DACHP:M350:I.184:I.369=17.5g:100g:5.5g:2.0g
(3)ナノ加工用フィルムの作製
リール状樹脂モールドG2の凹凸構造面に対して、下記材料2の希釈液を塗工した。続いて、材料2を凹凸構造内部に内包するリール状樹脂モールドG2の凹凸構造面上に、下記材料3の希釈液を塗工し、ナノ加工用フィルムを得た。
材料2…TTB:3APTMS:SH710:I.184:I.369=65.2g:34.8g:5.0g:1.9g:0.7g
材料3…EA−HG001:CNEA−100:I.184:I.369=3.0g:22.5g:3.3g:0.135g
リール状樹脂モールドG2の凹凸構造面に対して、下記材料2の希釈液を塗工した。続いて、材料2を凹凸構造内部に内包するリール状樹脂モールドG2の凹凸構造面上に、下記材料3の希釈液を塗工し、ナノ加工用フィルムを得た。
材料2…TTB:3APTMS:SH710:I.184:I.369=65.2g:34.8g:5.0g:1.9g:0.7g
材料3…EA−HG001:CNEA−100:I.184:I.369=3.0g:22.5g:3.3g:0.135g
(2)リール状樹脂モールドの作製と同様の装置を使用し、PGMEにて希釈した材料2を、リール状樹脂モールドG2の凹凸構造面上に直接塗工した。ここで、希釈濃度は、単位面積当たりの塗工原料(PGMEにて希釈した材料2)中に含まれる固形分量が、単位面積当たりの凹凸構造の体積よりも20%以上小さくなるように設定した。塗工後、80℃の送風乾燥炉内を5分間かけて通過させ、材料2を凹凸構造内部に内包するリール状樹脂モールドG2を巻き取り回収した。
続いて、材料2を凹凸構造内部に内包するリール状樹脂モールドG2を巻き出すと共に、(2)リール状樹脂モールドの作製と同様の装置を使用し、PGME及びアセトンにて希釈した材料3を、凹凸構造面上に直接塗工した。ここで、希釈濃度は、凹凸構造内部に配置された材料2と塗工された材料3の界面と、材料3の表面との距離が400nm〜1000nmになるように設定した。塗工後、80℃の送風乾燥炉内を5分間かけて通過させ、材料3の表面にポリプロピレンからなるカバーフィルムを合わせ、巻き取り回収した。
(4)凹凸構造形成層の加工
サファイア基材上に、MOCVDにより、[1]AlGaN低温バッファ層、「2]n型GaN層、[3]n型AlGaNクラッド層、[4]InGaN発光層(MQW)、[5]p型AlGaNクラッド層、[6]p型GaN層、[7]ITO層を連続的に積層して、半導体発光素子用基板のための被処理体を用意した。
サファイア基材上に、MOCVDにより、[1]AlGaN低温バッファ層、「2]n型GaN層、[3]n型AlGaNクラッド層、[4]InGaN発光層(MQW)、[5]p型AlGaNクラッド層、[6]p型GaN層、[7]ITO層を連続的に積層して、半導体発光素子用基板のための被処理体を用意した。
[7]でITOを膜厚600nm積層して作成した被処理体を、ITO面が上になるようにホットプレート上に置いて、ITO面の表面温度が85℃になるように加熱した。そのまま被処理体を加熱しながら、(3)で作成したナノ加工用フィルムの材料3の塗工面がITO面に接する向きで接触させ、ゴムローラで加圧して熱圧着させた。ホットプレート上から取り上げ、ナノ加工フィルム側から紫外線を2500mJ/cm2で照射し、レジスト層を硬化させた。硬化後、樹脂モールドG2を剥離し、ITO表面に樹脂モールドG2のパタンが転写された、材料2/材料3/ITO/積層半導体の順に積層された被処理体を得た。前記被処理体に対して、RFエッチング装置(神港精機株式会社製)を用い、下記エッチング条件で酸素アッシングした。
エッチングガス:O2
ガス流量:50sccm
エッチング圧力:1Pa
RIEパワー:300w
処理時間:15分
エッチングガス:O2
ガス流量:50sccm
エッチング圧力:1Pa
RIEパワー:300w
処理時間:15分
この工程では材料2がマスクとして機能するため、材料2の下部にある材料3はエッチングされず、被処理面に露出している材料3が選択的にエッチングされる。その結果、酸素アッシング後には樹脂モールドG2と同様の周期配列を有する、材料2でキャップされた材料3からなるピラー状のレジストパタンがITO表面に形成される。これはレジスト膜厚に分布(乱れ)が無い状態と見なすことができる。一方、酸素アッシングの処理時間を短くすることにより、被処理面に露出している材料3は完全に除去されることはなく、レジスト膜厚の分布(乱れ)を保持している状態を作り分け出来る。続いて、前記被処理体に対して、反応性イオンエッチング装置(RIE−101iPH、サムコ株式会社製)を用い、下記エッチング条件でITO層をエッチングした。
エッチングガス:BCl3
ガス流量:20sccm
エッチング圧力:0.2Pa
アンテナ:150w
バイアス:100w
処理時間:10.4分
エッチングガス:BCl3
ガス流量:20sccm
エッチング圧力:0.2Pa
アンテナ:150w
バイアス:100w
処理時間:10.4分
上記のエッチング条件では、レジストと被処理層であるITOのエッチング速度比はほぼ1であった。すなわちレジスト膜厚の分布(乱れ)とほぼ同程度の残膜厚の乱れがITO層に形成される。エッチング後、残存レジストを公知の方法により除去して、ITO表面に凹凸構造を有する半導体発光素子用基板を得た。
さらに、公知の方法で、半導体発光素子用基板をエッチング加工して電極パッドを取り付け、この状態で、プローバを用いてp電極パッドとn電極パッドの間に20mAの電流を流し発光出力を測定した。後述の比較例1に記載の凹凸構造を具備しないITO層を使用した場合の出力を1として評価した。
凹凸構造形成層(ITO層)の残膜厚TRLは、半導体発光素子用基板の断面を電界放出型走査型顕微鏡(FE−SEM)で観察して求めた。400ミクロンの範囲内で20点の残膜厚TRLを測定し、相加平均δTRLと標準偏差TRLaveを算出した。
(実施例1)
ピッチ700nmで円形のホールが六方配列した樹脂モールドG2を用いてナノ加工用フィルムを作成し、材料2と材料3の膜厚の合計が0.8〜1.2μmの分布を有するレジスト膜をITO層表面に設け、酸素アッシング処理時間を3分にして、部分的に材料3の残膜を残した状態で、BCl3ガスによるドライエッチングを行った他は、製造例の方法でITO層の表面に凹凸構造を形成した。
ピッチ700nmで円形のホールが六方配列した樹脂モールドG2を用いてナノ加工用フィルムを作成し、材料2と材料3の膜厚の合計が0.8〜1.2μmの分布を有するレジスト膜をITO層表面に設け、酸素アッシング処理時間を3分にして、部分的に材料3の残膜を残した状態で、BCl3ガスによるドライエッチングを行った他は、製造例の方法でITO層の表面に凹凸構造を形成した。
(実施例2)
ピッチ700nmで円形のホールが六方配列した樹脂モールドG2を用いてナノ加工用フィルムを製造する際に、材料2の固形分量を単位面積当たりの凹凸構造の体積の95〜100%になるように設定して塗工した他は、実施例1と同様の方法でITO層の表面に凹凸構造を形成した。
ピッチ700nmで円形のホールが六方配列した樹脂モールドG2を用いてナノ加工用フィルムを製造する際に、材料2の固形分量を単位面積当たりの凹凸構造の体積の95〜100%になるように設定して塗工した他は、実施例1と同様の方法でITO層の表面に凹凸構造を形成した。
(実施例3)
実施例2と同様の方法でITO層の表面に凹凸構造を形成した後、純水中で超音波照射を120分行うことにより、凸形状の一部を欠落させて、0.6Have≧Hn≧0を満たす高さHnを有する第1の低凸部(極小凸部)を形成した。第1の低凸部の確率Z(第1の低凸部の個数/第1の凸部の個数)を表1に示す。
実施例2と同様の方法でITO層の表面に凹凸構造を形成した後、純水中で超音波照射を120分行うことにより、凸形状の一部を欠落させて、0.6Have≧Hn≧0を満たす高さHnを有する第1の低凸部(極小凸部)を形成した。第1の低凸部の確率Z(第1の低凸部の個数/第1の凸部の個数)を表1に示す。
(実施例4)
ピッチ300nmで円形のホールが六方配列した樹脂モールドG2を用いてナノ加工用フィルムを製造した他は、実施例2と同様の方法でITO層の表面に凹凸構造を形成した。
ピッチ300nmで円形のホールが六方配列した樹脂モールドG2を用いてナノ加工用フィルムを製造した他は、実施例2と同様の方法でITO層の表面に凹凸構造を形成した。
(比較例1)
製造例の方法でITO層を膜厚250nmで成膜し、表面に凹凸加工を行わず、電極パッドを取り付けた。
製造例の方法でITO層を膜厚250nmで成膜し、表面に凹凸加工を行わず、電極パッドを取り付けた。
(比較例2)
ピッチ700nmで円形のホールが六方配列した樹脂モールドG2を用いてナノ加工フィルムを作成し、製造例の方法でITO層の表面に凹凸構造を形成した。
ピッチ700nmで円形のホールが六方配列した樹脂モールドG2を用いてナノ加工フィルムを作成し、製造例の方法でITO層の表面に凹凸構造を形成した。
(比較例3)
ピッチ300nmで円形のホールが六方配列した樹脂モールドG2を用いてナノ加工フィルムを作成し、製造例の方法でITO層の表面に凹凸構造を形成した。
ピッチ300nmで円形のホールが六方配列した樹脂モールドG2を用いてナノ加工フィルムを作成し、製造例の方法でITO層の表面に凹凸構造を形成した。
(比較例4)
ITOの膜厚を1500nmとして成膜し、Au/Sn薄膜を20nm積層した。窒素雰囲気中、250℃で熱処理して金属薄膜を粒状に凝集させ、最大径2μm以下のランダムなマスクを形成した。処理時間を13分とした他は、製造例と同じ条件でITOをドライエッチングし、ITOエッチング液(関東化学株式会社製ITO−02)で洗浄して、ITO層に膜厚分布を有する半導体発光素子用基板を得た。ピッチ700nmで円形のホールが六方配列した樹脂モールドG2を用いてナノ加工フィルムを作成し、前記基板に対して製造例の方法でITO層の表面に凹凸構造を形成した。しかしながら、残膜厚の乱れが大きすぎるために電極パッドが剥離脱落し易く、半導体発光素子の評価が不可能であった。
ITOの膜厚を1500nmとして成膜し、Au/Sn薄膜を20nm積層した。窒素雰囲気中、250℃で熱処理して金属薄膜を粒状に凝集させ、最大径2μm以下のランダムなマスクを形成した。処理時間を13分とした他は、製造例と同じ条件でITOをドライエッチングし、ITOエッチング液(関東化学株式会社製ITO−02)で洗浄して、ITO層に膜厚分布を有する半導体発光素子用基板を得た。ピッチ700nmで円形のホールが六方配列した樹脂モールドG2を用いてナノ加工フィルムを作成し、前記基板に対して製造例の方法でITO層の表面に凹凸構造を形成した。しかしながら、残膜厚の乱れが大きすぎるために電極パッドが剥離脱落し易く、半導体発光素子の評価が不可能であった。
(比較例5)
ピッチ700nmで円形のホールが六方配列した樹脂モールドG2を用いてナノ加工用フィルムを製造する際に、材料2の固形分量を単位面積当たりの凹凸構造の体積の105〜110%になるように設定して塗工した他は、実施例1と同様の方法でITO層の表面に凹凸構造を形成した。しかしながら、樹脂モールドG2のホールに入りきらない材料2が、半導体発光素子のサイズ以上の面積にわたって六方配列パタンを完全に覆ってしまい、導波モードを乱す効果が失われてしまった。このとき、部分的に存在する、第1の凸部および第2の凸部の形状が観察できる領域でカウントすると、(第2の凸部の個数/第1の凸部の個数)は3.035であった。
ピッチ700nmで円形のホールが六方配列した樹脂モールドG2を用いてナノ加工用フィルムを製造する際に、材料2の固形分量を単位面積当たりの凹凸構造の体積の105〜110%になるように設定して塗工した他は、実施例1と同様の方法でITO層の表面に凹凸構造を形成した。しかしながら、樹脂モールドG2のホールに入りきらない材料2が、半導体発光素子のサイズ以上の面積にわたって六方配列パタンを完全に覆ってしまい、導波モードを乱す効果が失われてしまった。このとき、部分的に存在する、第1の凸部および第2の凸部の形状が観察できる領域でカウントすると、(第2の凸部の個数/第1の凸部の個数)は3.035であった。
(比較例6)
超音波照射を300分行った他は実施例3と同様の方法で、ITO層の凸形状の一部を欠落させて、0.6Have≧Hn≧0を満たす高さHnを有する第1の低凸部(極小凸部)を形成した。しかしながら、凸部の欠落が多く発生し、周期的に配列した凹凸構造による光の散乱・回折効果が弱まり、半導体発光素子の発光出力比が低下した。
超音波照射を300分行った他は実施例3と同様の方法で、ITO層の凸形状の一部を欠落させて、0.6Have≧Hn≧0を満たす高さHnを有する第1の低凸部(極小凸部)を形成した。しかしながら、凸部の欠落が多く発生し、周期的に配列した凹凸構造による光の散乱・回折効果が弱まり、半導体発光素子の発光出力比が低下した。
上述の実施例1〜4及び比較例1〜6の評価結果について、表1にまとめた。
比較例1はITO表面に凹凸構造を形成せず、残膜厚の乱れも導入されていない。比較例2、および比較例3は、ITO表面にそれぞれピッチ700nm、およびピッチ300nmで周期配列した凹凸構造を形成しているが、残膜厚の乱れ、および凹凸構造の乱れは導入されていない。
実施例1と比較例2の結果、および実施例4と比較例3の結果から、残膜厚の乱れを導入することにより、導波モードを乱すモードの数が増加してさらなる光学現象(光散乱や光回折)が付加され、導波モードの解消の効果が促進されたことに加え、発光面に流れる電流が平準化されたことにより発光効率が向上されたため、半導体発光素子の発光出力比が上がったと考えられる。
また、実施例1と実施例2の結果から、第2の凸部が存在することにより、導波モードを乱すモードの数が増加してさらなる光学現象(光散乱や光回折)が付加され、導波モードの解消の効果が促進されたため、発光出力比が上がったと考えられる。
実施例2と実施例3の結果から、極小凸部が存在することにより、導波モードを乱すモードの数が増加してさらなる光学現象(光散乱や光回折)が付加され、導波モードの解消の効果が促進されたため、発光出力比が上がったと考えられる。
なお、本発明は上記実施の形態に限定されず、さまざまに変更して実施可能である。上記実施の形態において、添付図面に図示されている大きさや形状等については、これに限定されず、本発明の効果を発揮する範囲内で適宜変更が可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施可能である。
本発明は、例えば、表示装置や照明装置に用いられる半導体発光素子に好適に利用できる。
10、40、50、60、70 半導体発光素子用基板
12、13、22、25、28、122、124 凹凸構造形成層
12a、13a、22a、25a、28a、28c、39、49、59、79、80、90、100、110、123、125、131、141 凹凸構造
23、24、26、27、30 主面
36、46、56 透明導電膜層
12、13、22、25、28、122、124 凹凸構造形成層
12a、13a、22a、25a、28a、28c、39、49、59、79、80、90、100、110、123、125、131、141 凹凸構造
23、24、26、27、30 主面
36、46、56 透明導電膜層
Claims (26)
- 複数の凸部又は凹部が配列された凹凸構造が主面上に形成された凹凸構造形成層を具備し、前記凹凸構造形成層の断面において残膜厚TRLが、下記式(1)を満たすことを特徴とする半導体発光素子用基板。
0.025≦(δTRL/TRLave)≦0.5 (1)
(δTRLは、残膜厚TRLの標準偏差を表し、TRLaveは、残膜厚TRLの相加平均を表す) - 前記凸部又は前記凹部のピッチが50nm〜3000nmであることを特徴とする請求項1記載の半導体発光素子用基板。
- 前記凸部又は前記凹部のピッチが50nm〜1500nmであることを特徴とする請求項2記載の半導体発光素子用基板。
- 基材、半導体層又は透明導電膜層のうち少なくともいずれか1つを含むことを特徴とする請求項1から請求項3のいずれかに記載の半導体発光素子用基板。
- 前記透明導電膜層を含み、前記透明導電膜層が前記凹凸構造形成層であることを特徴とする請求項4記載の半導体発光素子用基板。
- 前記透明導電膜層が透明導電性無機酸化物からなることを特徴とする請求項5記載の半導体発光素子用基板。
- 前記透明導電性無機酸化物がITOであることを特徴とする請求項6記載の半導体発光素子用基板。
- 前記基材を含み、前記基材が前記凹凸構造形成層であることを特徴とする請求項4から請求項7のいずれかに記載の半導体発光素子用基板。
- 前記基材がサファイア、GaN、AlN、GaP、GaAs、SiC、又はスピネルからなることを特徴とする請求項8記載の半導体発光素子用基板。
- 前記半導体層を含み、前記半導体層が前記凹凸構造形成層であることを特徴とする請求項4から請求項9のいずれかに記載の半導体発光素子用基板。
- 前記半導体層が窒化物半導体、リン化物半導体又はヒ化物半導体からなることを特徴とする請求項10記載の半導体発光素子用基板。
- 前記凹凸構造が、第1の凸部底部面積S1を有する複数の第1の凸部及び前記第1の凸部底部面積S1よりも大きい第2の凸部底部面積S2を有する複数の第2の凸部からなり、下記式(2)及び式(3)を満たすことを特徴とする請求項1から請求項11のいずれかに記載の半導体発光素子用基板。
S2≧2×S1 (2)
0<(第2の凸部の個数/第1の凸部の個数)≦3 (3) - 前記凹凸構造が、第1の凹部開口面積S3を有する複数の第1の凹部及び前記第1の凹部開口面積S3よりも大きい第2の凹部開口面積S4を有する複数の第2の凹部からなり、下記式(4)及び式(5)を満たすことを特徴とする請求項1から請求項11のいずれかに記載の半導体発光素子用基板。
S4≧2×S3 (4)
0<(第2の凹部の個数/第1の凹部の個数)≦3 (5) - 複数の前記第1の凸部又は前記第1の凹部が周期的に配置され、ピッチが50nm〜3000nmであることを特徴とする請求項12又は請求項13に記載の半導体発光素子用基板。
- 複数の前記第1の凸部又は前記第1の凹部が周期的に配置され、ピッチが50nm〜1500nmであることを特徴とする請求項12又は請求項13記載の半導体発光素子用基板。
- 複数の前記第1の凸部が、平均凸高さHaveに対して下記式(6)を満たす凸高さHnを有する複数の極小凸部を一部含み、複数の前記第1の凸部のうち前記極小凸部が下記式(7)を満たす確率Zで存在することを特徴とする請求項12記載の半導体発光素子用基板。
0.6Have≧Hn>0 (6)
1/10000≦Z≦1/5 (7) - 前記極小凸部が下記式(8)を満たす確率Zで存在することを特徴とする請求項16記載の半導体発光素子用基板。
1/1000≦Z≦1/10 (8) - 複数の前記第1の凹部が、平均凹深さDaveに対して下記式(9)を満たす凹深さDnを有する複数の極小凹部を一部含み、前記第1の凹部のうち前記極小凹部が下記式(10)満たす確率Zで存在することを特徴とする請求項13記載の半導体発光素子用基板。
0.6Dave≧Dn>0 (9)
1/10000≦Z≦1/5 (10) - 前記極小凹部が下記式(11)を満たす確率Zで存在することを特徴とする請求項18記載の半導体発光素子用基板。
1/1000≦Z≦1/10 (11) - 複数の前記第1の凸部又は前記第1の凹部が周期的に配置され、且つ、前記第2の凸部又は前記第2の凹部が、2つ以上の前記第1の凸部又は前記第1の凹部が互いに連結して形成されていることを特徴とする請求項12から請求項19のいずれかに記載の半導体発光素子用基板。
- 前記極小凸部及び前記極小凹部以外の複数の前記第1の凸部又は凹部において、高さ又は深さ、凸部底部の外径又は凹部頂部外径、アスペクト比、凸部底部の輪郭に対する外接円の径又は凹部頂部の輪郭に対する外接円の径、凸部底部の輪郭に対する内接円の径又は凹部頂部の輪郭に対する内接円の径、凸部底部の輪郭に対する外接円の径と内接円の径の比率又は凹部頂部の輪郭に対する外接円の径と内接円の径の比率、ピッチ、デューティ、側面の傾斜角度、及び、凸部頂部の平坦面面積又は凹部底部の平坦面面積からなる群から選ばれる少なくとも1つの要素が、下記式(12)の関係を満たすことを特徴とする請求項16から請求項20のいずれかに記載の半導体発光素子用基板。
0.025≦(標準偏差/相加平均)≦0.5 (12) - 請求項1から請求項21のいずれかに記載の半導体発光素子用基板を、少なくとも1つ以上含むことを特徴とする半導体発光素子。
- 請求項1から請求項21のいずれかに記載の半導体発光素子用基板を、転写法により作成するために使用されることを特徴とするモールド。
- 請求項1から請求項21のいずれかに記載の半導体発光素子用基板を用意する工程と、前記半導体発光素子用基板を使用して半導体発光素子を製造する工程と、を具備することを特徴とする半導体発光素子の製造方法。
- 前記半導体発光素子用基板を光学検査する工程をさらに具備することを特徴とする請求項24記載の半導体発光素子の製造方法。
- 請求項23に記載のモールドを用いて転写法により前記半導体発光素子用基板を作成する工程をさらに具備することを特徴とする請求項24又は請求項25記載の半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014143475A JP2016021428A (ja) | 2014-07-11 | 2014-07-11 | 半導体発光素子用基板、半導体発光素子、モールド及び半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014143475A JP2016021428A (ja) | 2014-07-11 | 2014-07-11 | 半導体発光素子用基板、半導体発光素子、モールド及び半導体発光素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016021428A true JP2016021428A (ja) | 2016-02-04 |
Family
ID=55266115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014143475A Pending JP2016021428A (ja) | 2014-07-11 | 2014-07-11 | 半導体発光素子用基板、半導体発光素子、モールド及び半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016021428A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110187422A (zh) * | 2018-02-22 | 2019-08-30 | Agc株式会社 | 透光性结构体 |
WO2019187512A1 (ja) * | 2018-03-27 | 2019-10-03 | 富士フイルム株式会社 | 透光部材、画像表示装置および時計 |
CN114855260A (zh) * | 2017-09-21 | 2022-08-05 | 住友电气工业株式会社 | 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶 |
-
2014
- 2014-07-11 JP JP2014143475A patent/JP2016021428A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114855260A (zh) * | 2017-09-21 | 2022-08-05 | 住友电气工业株式会社 | 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶 |
CN114855260B (zh) * | 2017-09-21 | 2024-03-01 | 住友电气工业株式会社 | 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶 |
CN110187422A (zh) * | 2018-02-22 | 2019-08-30 | Agc株式会社 | 透光性结构体 |
WO2019187512A1 (ja) * | 2018-03-27 | 2019-10-03 | 富士フイルム株式会社 | 透光部材、画像表示装置および時計 |
JPWO2019187512A1 (ja) * | 2018-03-27 | 2020-12-03 | 富士フイルム株式会社 | 透光部材、画像表示装置および時計 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI531086B (zh) | An optical substrate, a semiconductor light-emitting element, and a semiconductor light-emitting element | |
TWI514618B (zh) | An optical substrate, a semiconductor light emitting element, and a method of manufacturing the same | |
JP5885816B2 (ja) | 樹脂モールド | |
TWI407588B (zh) | Semiconductor light emitting element and manufacturing method thereof | |
TWI528585B (zh) | Graphic Wafer for LED, Manufacturing Method of Epitaxial Wafer for Epitaxial Wafer and LED | |
JP6548024B2 (ja) | 凹凸構造を含む基板の製造方法及び半導体発光素子の製造方法 | |
KR101233768B1 (ko) | 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드 | |
JP2014195069A (ja) | 半導体発光素子及びその製造方法並びに光学基材 | |
JP2016021428A (ja) | 半導体発光素子用基板、半導体発光素子、モールド及び半導体発光素子の製造方法 | |
Huang et al. | Enhancement of light output power of GaN-based light-emitting diodes using a SiO2 nano-scale structure on a p-GaN surface | |
Cheng et al. | Enhanced light extraction of InGaN-based green LEDs by nano-imprinted 2D photonic crystal pattern | |
Byeon et al. | High-brightness vertical GaN-based light-emitting diodes with hexagonally close-packed micrometer array structures | |
Cho et al. | Light extraction efficiency improvement in GaN-based blue light emitting diode with two-dimensional nano-cavity structure | |
Byeon et al. | Enhancement of the photon extraction of green and blue LEDs by patterning the indium tin oxide top layer | |
JP2016012684A (ja) | 半導体発光素子 | |
Khan et al. | Non-destructive analysis on nano-textured surface of the vertical LED for light enhancement | |
Byeon et al. | Two inch large area patterning on a vertical light-emitting diode by nano-imprinting technology | |
Kim et al. | Light extraction of high-efficient light-emitting diodes | |
JP2019153620A (ja) | 半導体発光素子 | |
JP2018142632A (ja) | 半導体発光素子用基材及び半導体発光素子 | |
JP2016134440A (ja) | 半導体発光素子 | |
JP2013168493A (ja) | 窒化物半導体発光素子およびその製造方法 | |
JP2015201475A (ja) | 半導体発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160516 |