CN114855260A - 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶 - Google Patents

半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶 Download PDF

Info

Publication number
CN114855260A
CN114855260A CN202210316571.0A CN202210316571A CN114855260A CN 114855260 A CN114855260 A CN 114855260A CN 202210316571 A CN202210316571 A CN 202210316571A CN 114855260 A CN114855260 A CN 114855260A
Authority
CN
China
Prior art keywords
semi
compound semiconductor
insulating compound
single crystal
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210316571.0A
Other languages
English (en)
Other versions
CN114855260B (zh
Inventor
桥尾克司
鸿池一晓
柳泽拓弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN202210316571.0A priority Critical patent/CN114855260B/zh
Publication of CN114855260A publication Critical patent/CN114855260A/zh
Application granted granted Critical
Publication of CN114855260B publication Critical patent/CN114855260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/002—Crucibles or containers for supporting the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/003—Heating or cooling of the melt or the crystallised material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2637—Circuits therefor for testing other individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶。一种半绝缘性化合物半导体基板，其包含半绝缘性化合物半导体，所述半绝缘性化合物半导体基板被构造为：在具有(100)的面取向的主面上，沿从所述主面的中心起的<110>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值和沿从所述主面的中心起的<100>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值各自为0.1以下。

Description

半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶
本申请为申请日为2017年9月21日、申请号为201780090780.5的中国专利申请的分案申请。
技术领域
本发明涉及一种半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶。
背景技术
在无线通信、光通信等技术领域中，半绝缘性化合物半导体基板已经被常规广泛用作负责发送和接收、信号处理等的器件的材料。例如，日本特开平02-107598号公报(专利文献1)、日本特开平10-291900号公报(专利文献2)、日本特开平02-192500号公报(专利文献3)、非专利文献1、非专利文献2等记载了为了提高这种类型的器件的品质和成品率的目的而抑制上述基板的面内电气特性的变化的技术。
现有技术文献
专利文献
专利文献1：日本特开平02-107598号公报
专利文献2：日本特开平10-291900号公报
专利文献3：日本特开平02-192500号公报
非专利文献
非专利文献1：K.Hashio等，“通过垂直晶舟法生长的六英寸直径的半绝缘性GaAs晶体(Six-inch-Diameter Semi-Insulating GaAs Crystal Grown by the VerticalBoat Method)”,Inst.Phys.Conf.Ser.第162期:第10章,523-528(1998)。
非专利文献2：S.Kuma等，“光散射层析成像对于GaAs工业的有用性(Usefulnessof light scattering tomography for GaAs industry)”,Inst.Phys.Conf.Ser.第135期:第4章,117-126(1993)。
发明内容
根据本公开的一个方面的半绝缘性化合物半导体基板为包含半绝缘性化合物半导体的半绝缘性化合物半导体基板，所述半绝缘性化合物半导体基板被构造为：在具有(100)的面取向的主面上，沿从所述主面的中心起的<110>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值和沿从所述主面的中心起的<100>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值各自为0.1以下。
根据本公开的一个方面的半绝缘性化合物半导体单晶为包含半绝缘性化合物半导体的半绝缘性化合物半导体单晶，所述半绝缘性化合物半导体单晶被构造为：在具有(100)的面取向的横截面上，沿从所述横截面的中心起的<110>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值和沿从所述横截面的中心起的<100>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值各自为0.1以下。
附图说明
图1为示意图，其示出了在根据本实施方式的半绝缘性化合物半导体基板中，在具有(100)的面取向的主面上，从所述主面的中心起的<110>方向的四个等效方向和从所述主面的中心起的<100>方向的四个等效方向。
图2为示意图，其示出了用于制造根据本实施方式的半绝缘性化合物半导体单晶的晶体生长坩埚和包围所述坩埚的筒。
具体实施方式
[本公开要解决的问题]
在半绝缘性化合物半导体基板中，需要进一步提高表面的微观平坦度以有助于与提高器件性能直接相关的结构的小型化和复杂化。尽管基板表面的平坦度是由抛光步骤决定的，但是基板表面的平坦度不仅受到抛光条件的影响，而且还受到基板特性的影响。具体地，在基板面内均匀的比电阻微观分布是重要的。这是因为微观分布的不均匀性会导致基板面内微观区域中反应速度的波动并且因此影响基板面内的微观平坦度。为了解决这个问题，例如必要的是，形成上述基板的单晶应当在规定面内、在所有晶体取向上具有均匀的比电阻，并且在相同的晶体取向上，比电阻不应因位置而变化。然而，专利文献1～专利文献3以及非专利文献1和非专利文献2仅记载了在特定晶体取向上的比电阻而没有研究例如比电阻在所有晶体取向上是否是均匀的。因此，尚未实现在整个基板面内具有均匀的比电阻微观分布的半绝缘性化合物半导体基板并且迫切期望开发这样的基板。
鉴于上述情况，本公开的目的是提供具有高微观平坦度的半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶。
[本公开的有益效果]
根据上述内容，可以提供一种具有高微观平坦度的半绝缘性化合物半导体基板。
[本申请发明的实施方式的说明]
为了解决上述问题，本发明人已经进行了认真的研究并且实现了本公开。具体地，本发明人已经关注了以下事实：在半绝缘性化合物半导体的单晶和基板的(100)面上，与包含[01-1]的四个等效方向相比，在包含[010]的四个等效方向上，作为晶体缺陷的位错的密度(在下文中也被表示为“位错密度”)是更高的。已知的是，随着位错密度变得越高(即随着存在更多的晶体缺陷)，比电阻的微观分布的不均匀性会变得越大。本发明人已经获得了关于晶体生长方法的发现，所述晶体生长方法用于将在包含[010]的四个等效方向(所谓的<100>方向)的位错密度降低到与在包含[01-1]的四个等效方向(所谓的<110>方向)上的位错密度相同的水平。通过降低位错密度，还改善了单晶和基板的面内比电阻的微观分布的均匀性。由此，本发明人已经发现了实现上述整个(100)面内的均匀的比电阻微观分布的半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶。
首先，将列出并且描述本发明的实施方式。
[1]根据本公开的一个方面的半绝缘性化合物半导体基板包含半绝缘性化合物半导体，所述半绝缘性化合物半导体基板被构造为：在具有(100)的面取向的主面上，沿从所述主面的中心起的<110>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值和沿从所述主面的中心起的<100>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值各自为0.1以下。利用这样的构造，所述半绝缘性化合物半导体基板在具有(100)的面取向的整个主面内具有均匀的比电阻微观分布，由此可以获得具有高微观平坦度的抛光表面。
[2]作为上述半绝缘性化合物半导体基板，可以应用具有直径为100mm以上的圆盘状的形状的半绝缘性化合物半导体基板。
[3]作为上述半绝缘性化合物半导体，可以应用磷化铟或砷化镓。
[4]作为上述半绝缘性化合物半导体，可以应用掺杂铁的磷化铟或掺杂碳的砷化镓。
[5]根据本公开的一个方面的半绝缘性化合物半导体单晶包含半绝缘性化合物半导体，所述半绝缘性化合物半导体单晶被构造为：在具有(100)的面取向的横截面上，沿从所述横截面的中心起的<110>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值和沿从所述横截面的中心起的<100>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值各自为0.1以下。利用这样的构造，所述半绝缘性化合物半导体单晶在具有(100)的面取向的整个横截面内具有均匀的比电阻微观分布，由此可以获得具有高微观平坦度的抛光表面。
[6]作为上述半绝缘性化合物半导体单晶，可以应用被构造为所述横截面的最小宽度为100mm以上的半绝缘性化合物半导体单晶。
[7]作为上述半绝缘性化合物半导体，可以应用磷化铟或砷化镓。
[8]作为上述半绝缘性化合物半导体，可以应用掺杂铁的磷化铟或掺杂碳的砷化镓。
[实施方式的详情]
尽管在下文中将更详细地描述本发明的一个实施方式(在下文中也被表示为“本实施方式”)，但是本实施方式不限于此。虽然下文将参照附图进行描述，但是在本说明书和附图中相同的或对应的要素由相同的附图标记表示，并且将不再重复其相同的描述。
如本说明书中所使用的，“A至B”形式的表述是指该范围的上限和下限(换句话说，A以上且B以下)，并且在没有针对A描述单位而仅针对B描述单位的情况下，A的单位和B的单位是相同的。当在本说明书中用化学式表示化合物时，除非规定了特定的原子比，否则包含所有常规已知的原子比，并且实施方式不一定限于化学计量范围内的那些。
《半绝缘性化合物半导体基板》
根据本实施方式的半绝缘性化合物半导体基板包含半绝缘性化合物半导体。上述半绝缘性化合物半导体基板被构造为：在具有(100)的面取向的主面上，沿从所述主面的中心起的<110>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值和沿从所述主面的中心起的<100>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值各自为0.1以下。因此，所述半绝缘性化合物半导体基板在具有(100)的面取向的整个主面内具有均匀的比电阻微观分布，由此可以获得具有高微观平坦度的抛光表面。
在本说明书中，“半绝缘性化合物半导体”指的是显示出高电阻、即1MΩcm以上的比电阻的化合物半导体。半绝缘性化合物半导体的具体实例可以包含例如半绝缘性砷化镓(GaAs)、半绝缘性磷化铟(InP)等。
如图1中所示，根据本实施方式的半绝缘性化合物半导体基板1的主面具有(100)的面取向。也就是说，半绝缘性化合物半导体基板1是通过将半绝缘性化合物半导体单晶的(100)面作为主面从所述半绝缘性化合物半导体单晶中切出而获得的。
<比电阻的标准偏差/平均值>
半绝缘性化合物半导体基板1被构造为：沿从主面的中心起的<110>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值(下文在以下所述的实施例中也被表示为“比电阻偏差”)为0.1以下。在半绝缘性化合物半导体基板1中，从主面的中心起的<110>方向的四个等效方向是指从主面的中心起的包含[01-1]的四个等效方向。这些包含[01-1]的四个等效方向指的是[01-1]、[0-1-1]、[0-11]和[011]。在图1中，“从主面的中心起的<110>方向的四个等效方向”由标有“<”的射线示意性地示出。在指示晶体取向时所示的“-”原本记载在数字的顶部并且被读作“杠”。例如，[01-1]被读作“零，一，一，杠”。
此外，半绝缘性化合物半导体基板1被构造为：沿从主面的中心起的<100>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值也为0.1以下。在半绝缘性化合物半导体基板1中，从主面的中心起的<100>方向的四个等效方向是指从主面的中心起的包含[010]的四个等效方向。这些包含[010]的四个等效方向指的是[010]、[00-1]、[0-10]和[001]。在图1中，“从主面的中心起的<100>方向的四个等效方向”由标有“<<”的射线示意性地示出。
假定半绝缘性化合物半导体基板1的主面具有如图1中所示的圆形，则“主面的中心”指的是圆的中心。此外，OF(オリエンテーションフラット)是指参考面，并且IF(インデックスフラット)意指标准面。当(100)面为半绝缘性化合物半导体基板1中的主面时，通常OF被设置在[0-1-1]方向并且IF被设置在[0-11]方向。基于OF与IF之间的位置关系，明确了形成半绝缘性化合物半导体基板1的单晶的晶体取向。此外，可以区分基板的正面与背面。
基于以下事实，即在半绝缘性化合物半导体基板1中，沿从主面的中心起的<110>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值的值为规定值以下，则从主面的中心起的<110>方向的四个等效方向上的比电阻的微观分布可以被定义为是均匀的。类似地，基于以下事实，即沿从主面的中心起的<100>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值的值为规定值以下，则从主面的中心起的<100>方向的四个等效方向上的比电阻的微观分布可以被定义为是均匀的。
随着比电阻的标准偏差/平均值的值变得越大，在这些方向上的比电阻的微观分布变得越不均匀。因此，由于在上述方向(从主面的中心起的<110>方向的四个等效方向和<100>方向的四个等效方向)上的比电阻的标准偏差/平均值的值都很小、即0.1以下，因此认为半绝缘性化合物半导体基板1在上述晶体取向(在<110>方向的四个等效方向和<100>方向的四个等效方向)上具有均匀的比电阻微观分布。
沿从主面的中心起的<110>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值优选为0.08以下。沿从主面的中心起的<100>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值优选为0.09以下。这些比电阻的标准偏差/平均值最期望为0。
沿从主面的中心起的<110>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值可以通过使用在主面上形成的具有70μm直径的电极的3端子保护环法来确定。具体地，沿从主面的中心起的<110>方向的四个等效方向中的各个方向以0.1mm间隔形成具有70μm直径的电极，从而根据3端子保护环法来测量比电阻。基于以0.1mm间隔的比电阻的测量值，可以计算出其平均值和标准偏差。
沿从主面的中心起的<100>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值也可以通过使用与用于测量沿从主面的中心起的<100>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值的方法相同的方法而获得。
<位错密度>
在半绝缘性化合物半导体基板1中，沿从主面的中心起的<110>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值和沿从主面的中心起的<100>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值都为0.1以下。其原因之一是基于以下事实，即从主面的中心起的<100>方向的四个等效方向上的位错密度降低到与从主面的中心起的<110>方向的四个等效方向上的位错密度相同的水平。
位错密度可以通过用蚀刻剂蚀刻半绝缘性化合物半导体基板1的主面并且测量蚀坑密度而获得。尽管蚀坑密度在学术上与位错密度不是同义的，但是在本技术领域中，蚀坑密度被理解为等同于位错密度。
蚀坑密度可以通过使用显微镜将半绝缘性化合物半导体基板1的主面放大100倍并且对1平方毫米的视野内蚀坑的数量进行计数而获得。当半绝缘性化合物半导体基板1具有小于150mm的直径时，可以通过沿从主面的中心起的<110>方向的四个等效方向中的各个方向以5mm间隔对蚀坑的数量进行计数并且计算所述数量的平均值来获得蚀坑密度。此外，蚀坑密度也可以通过沿从主面的中心起的<100>方向的四个等效方向中的各个方向以5mm间隔对蚀坑的数量进行计数并且计算所述数量的平均值来获得。
当半绝缘性化合物半导体基板1为磷化铟时，在测量蚀坑密度时，使用休伯蚀刻剂(Huber etchant)作为蚀刻剂。当半绝缘性化合物半导体基板1为砷化镓时，使用熔融的氢氧化钾作为蚀刻剂。此外，当半绝缘性化合物半导体基板1为掺杂铁的磷化铟时，也使用休伯蚀刻剂作为蚀刻剂。当半绝缘性化合物半导体基板1为掺杂碳的砷化镓时，也使用熔融的氢氧化钾作为蚀刻剂。
当半绝缘性化合物半导体基板1具有150mm以上的直径时，除了蚀坑数量的观测间隔为10mm以外，可以通过使用与上述方法相同的方法来获得蚀坑密度。
<形状>
作为半绝缘性化合物半导体基板，可以应用具有直径为100mm以上的圆盘状的形状的半绝缘性化合物半导体基板。此外，可以应用具有直径为150mm以上的圆盘状的形状的半绝缘性化合物半导体基板。因此，即使是直径为100mm以上的大型半绝缘性化合物半导体基板，其也在整个主面内具有均匀的比电阻微观分布，由此可以获得具有高微观平坦度的抛光表面。半绝缘性化合物半导体基板的直径的上限为300mm。
在本说明书中，“直径为100mm”的半绝缘性化合物半导体基板包含4英寸的半绝缘性化合物半导体基板。类似地，“直径为150mm”的半绝缘性化合物半导体基板包含6英寸的半绝缘性化合物半导体基板。“直径为300mm”的半绝缘性化合物半导体基板包含12英寸的半绝缘性化合物半导体基板。
<材料>
作为半绝缘性化合物半导体，可以应用磷化铟或砷化镓。此外，作为半绝缘性化合物半导体，可以应用掺杂铁的磷化铟或掺杂碳的砷化镓。因此，即使是由磷化铟或砷化镓制成的半绝缘性化合物半导体基板，其也在整个主面内具有均匀的比电阻微观分布，由此可以获得具有高微观平坦度的抛光表面。此外，即使是由掺杂铁的磷化铟或掺杂碳的砷化镓制成的半绝缘性化合物半导体基板，其也在整个主面内具有均匀的比电阻微观分布，由此可以获得具有高微观平坦度的抛光表面。
<功能>
基于上述内容，根据本实施方式的半绝缘性化合物半导体基板在具有(100)的面取向的整个主面内具有均匀的比电阻微观分布，由此可以获得具有高微观平坦度的抛光表面。因此，可以提供高品质的半绝缘性化合物半导体基板。
《半绝缘性化合物半导体单晶》
根据本实施方式的半绝缘性化合物半导体单晶包含半绝缘性化合物半导体。上述半绝缘性化合物半导体单晶被构造为：在具有(100)的面取向的横截面上，沿从所述横截面的中心起的<110>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值和沿从所述横截面的中心起的<100>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值各自为0.1以下。因此，所述半绝缘性化合物半导体单晶在具有(100)的面取向的整个横截面内具有均匀的比电阻微观分布，由此可以获得具有高微观平坦度的抛光表面。
作为所述半绝缘性化合物半导体单晶，可以应用被构造为上述横截面的最小宽度为100mm以上的半绝缘性化合物半导体单晶。此外，可以应用被构造为上述横截面的最小宽度为150mm以上的半绝缘性化合物半导体单晶。作为半绝缘性化合物半导体单晶，可以应用磷化铟或砷化镓。此外，作为半绝缘性化合物半导体单晶，可以应用掺杂铁的磷化铟或掺杂碳的砷化镓。
根据本实施方式的半绝缘性化合物半导体单晶可以通过将半绝缘性化合物半导体单晶的(100)面作为主面切出半绝缘性化合物半导体基板而用作上述半绝缘性化合物半导体基板。因此，半绝缘性化合物半导体单晶的特性、所述特性的测量方法等与上述半绝缘性化合物半导体基板的相同，因此以下将不再重复描述。在本说明书中，半绝缘性化合物半导体单晶的“具有(100)的面取向的横截面”包含作为上述单晶的(100)面的表面。此外，半绝缘性化合物半导体单晶中的“横截面的中心”指的是以上述单晶的(100)面作为主面的方式切出的基板中的主面的中心点。
《半绝缘性化合物半导体单晶的制造方法》
如上文所述，本发明人已经获得了如下关于晶体生长方法的发现，所述晶体生长方法用于降低所述半绝缘性化合物半导体单晶的(100)面上包含[010]的四个等效方向(所谓的<100>方向)的位错密度。具体地，本发明人已经关注了由于晶体生长期间的热应力而出现位错的现象，并且已经设想了通过在被控制为晶体中径向上的温差减小的温度分布条件下促进晶体生长来降低热应力并且抑制位错的出现。
然而，当在晶体生长期间晶体中径向上的温差减小时，生长界面的形状变得平坦，由此稳定的晶体生长变得困难。也就是说，当减小晶体中径向上的温差以促进晶体生长时，在所述晶体中倾向于出现串晶(リネージ)和双晶并且倾向于抑制单晶的生长。
为了解决这个问题，本发明人已经发现了，当晶体生长取向为(100)时，所述晶体中的上述串晶和双晶在相对于单晶的(100)面的包含[01-1]的四个等效方向(所谓的<110>方向)上出现。因此，本发明人已经找到了如下晶体生长方法(根据本实施方式的半绝缘性化合物半导体单晶的制造方法)，所述方法用于在其中出现串晶和双晶的<110>方向上维持晶体中径向上的温差的同时，在其中主要出现位错的<100>方向上，在抑制晶体中径向上的温差的温度分布条件下促进晶体生长。
根据本实施方式的半绝缘性化合物半导体单晶的制造方法，使用圆筒状筒3，所述圆筒状筒3是通过将第一筒材料31和由绝热特性高于第一筒材料31的材料制成的第二筒材料32以在圆周方向上成45度的角度间隔交替排列而形成的，如图2中所示，并且在筒3中收容晶体生长坩埚2以促进晶体生长。根据这样的方法，当晶体生长取向为(100)时，将筒3的第二筒材料32沿在晶体生长坩埚2中生长的单晶10的<100>方向(包含[010]的四个等效方向)布置。由此，可以在<100>方向上抑制晶体中径向上的温差，由此可以抑制位错的出现。
另一方面，将筒3的第一筒材料31沿在晶体生长坩埚2中生长的单晶10的<110>方向(包含[01-1]的四个等效方向)布置。由此，可以维持晶体中径向上的温差，由此可以抑制串晶和双晶的出现。在图2中，“SC”指的是种晶。
在根据本实施方式的半绝缘性化合物半导体单晶的制造方法中，可以根据常规已知的方法并且根据进行晶体生长的材料来确定上述单晶10的晶体生长的温度和速度。
此外，用于晶体生长的筒3也可以通过使用常规已知的方法来制造。形成筒3的第一筒材料31的材料的实例包含碳。碳优选作为第一筒材料31的材料。形成筒3的第二筒材料32的材料的实例包含氮化硼(BN)、氮化硅(Si3N4)、氧化铝(Al2O3)等。在这些当中，优选氮化硼(BN)或氮化硅(Si3N4)作为第二筒材料32的材料。形成筒3的第一筒材料31和第二筒材料32优选具有相同的尺寸和形状。
基于上述内容，通过使用根据本实施方式的半绝缘性化合物半导体单晶的制造方法，可以制造半绝缘性化合物半导体单晶，其包含半绝缘性化合物半导体并且被构造为：在具有(100)的面取向的横截面上，沿从所述横截面的中心起的<110>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值和沿从所述横截面的中心起的<100>方向的四个等效方向以0.1mm间隔测量的比电阻的标准偏差/平均值各自为0.1以下。此外，上述半绝缘性化合物半导体基板可以通过将单晶的(100)面作为主面从所述单晶中切出而制造。
实施例
虽然下文将参照实施例更详细地描述本发明，但是本发明不限于此。
《实施例1》
<半绝缘性化合物半导体单晶的制造>
(实施例1-1)
在本实施例中，根据垂直布里奇曼法(Bridgman method)生长具有100mm的直径的掺杂铁的磷化铟单晶。垂直于单晶的生长方向的面为(100)。使单晶在收容在如下的筒中的常规已知的生长坩埚中生长，所述筒是通过将具有相同的形状和尺寸的第一筒材料和第二筒材料在圆周方向上以45度的角度间隔交替排列而形成的。单晶的生长条件是常规方法。使用碳作为筒的第一筒材料，并且使用氮化硼(BN)作为筒的第二筒材料。此外，当将晶体生长坩埚收容在筒中时，将第二筒材料沿从生长中的单晶的(100)面的中心起的<100>方向的四个等效方向布置。类似地，将第一筒材料沿从生长中的单晶的(100)面的中心起的<110>方向的四个等效方向布置。由此制造了实施例1-1中的掺杂铁的磷化铟单晶。
(实施例1-2)
在本实施例中，除了使用氮化硅(Si3N4)作为形成筒的第二筒材料以外，通过使用与实施例1-1中的制造方法相同的方法来制造实施例1-2中的掺杂铁的磷化铟单晶。
(实施例1-3)
在本实施例中，除了使用氮化硅(Si3N4)作为形成筒的第二筒材料并且所述掺杂铁的磷化铟单晶具有150mm的直径以外，通过使用与实施例1-1中的制造方法相同的方法来制造实施例1-3中的掺杂铁的磷化铟单晶。
(比较例1-1)
在本比较例中，除了不使用上述筒以外，通过使用与实施例1-1中的制造方法相同的方法来制造比较例1-1中的掺杂铁的磷化铟单晶。
(比较例1-2)
在本比较例中，除了不使用上述筒并且所述掺杂铁的磷化铟单晶具有150mm的直径以外，通过使用与实施例1-1中的制造方法相同的方法来制造比较例1-2中的掺杂铁的磷化铟单晶。
<位错密度和比电阻偏差的评价>
接下来，通过以作为垂直于生长方向的面的(100)面作为主面的方式从实施例1-1至实施例1-3和比较例1-1至比较例1-2中的掺杂铁的磷化铟单晶中切出而制备实施例1-1至实施例1-3和比较例1-1至比较例1-2中的掺杂铁的磷化铟基板。通过使用上述测量方法，对这些掺杂铁的磷化铟基板进行位错密度和比电阻偏差的评价。
<表面平坦度的评价>
此外，对实施例1-1至实施例1-3和比较例1-1至比较例1-2中的掺杂铁的磷化铟基板进行作为主面的(100)面的表面平坦度的测量和评价。测量方法为如下所述。具体地，对实施例和比较例各自的掺杂铁的磷化铟基板的主面进行镜面加工。去除经过镜面加工的整个主面的自边缘起算为3mm的部分并且将每一个部位(サイト)分割成10mm见方的尺寸，并且通过使用平坦度测量机(商品名：“Ultra Sort 6220”，由Corning Tropel公司制造)对每一个部位进行LTV(局部厚度变化)测量。此外，将从LTV测量获得的测量值的最大值确定为主面的表面平坦度(单位：μm)。
表1示出了实施例1-1至实施例1-3和比较例1-1至比较例1-2各自的掺杂铁的磷化铟基板的直径、用于制造所述基板的筒的类型、在<100>方向的四个等效方向和<110>方向的四个等效方向上的位错密度和比电阻偏差的测量结果以及表面平坦度的测量结果。在表1中，作为筒的类型，“类型1”表示其中使用碳作为第一筒材料并且使用氮化硼(BN)作为第二筒材料的筒，并且“类型2”表示其中使用碳作为第一筒材料并且使用氮化硅(Si3N4)作为第二筒材料的筒。
Figure BDA0003569973590000161
<讨论>
根据表1，在实施例1-1至实施例1-3中的掺杂铁的磷化铟基板中，在<100>方向的四个等效方向和<110>方向的四个等效方向上，比电阻偏差都为0.1以下，并且在具有(100)的面取向的整个主面内比电阻的微观分布的均匀性是优异的。表面平坦度也为1.5μm以下，由此实施例1-1至实施例1-3中的掺杂铁的磷化铟基板被证明在主面的平坦度方面也是优异的。特别是，与比较例1-1至比较例1-2中的掺杂铁的磷化铟基板相比，在实施例1-1至实施例1-3中的掺杂铁的磷化铟基板中，在<100>方向的四个等效方向上的位错密度较低。因此认为，降低了在<100>方向的四个等效方向上的比电阻偏差并且还改善了表面平坦度。
《实施例2》
<半绝缘性化合物半导体单晶的制造>
(实施例2-1)
在本实施例中，根据垂直布里奇曼法生长具有100mm的直径的掺杂碳的砷化镓单晶。垂直于单晶的生长方向的面为(100)。使单晶在收容在如下的筒中的常规已知的生长坩埚中生长，所述筒是通过将具有相同的形状和尺寸的第一筒材料和第二筒材料以45度的角度间隔交替排列而形成的。单晶的生长条件是常规方法。使用碳作为筒的第一筒材料，并且使用氮化硅(Si3N4)作为筒的第二筒材料。此外，当将晶体生长坩埚收容在筒中时，将第二筒材料沿从生长中的单晶的(100)面的中心起的<100>方向的四个等效方向布置。类似地，将第一筒材料沿从生长中的单晶的(100)面的中心起的<110>方向的四个等效方向布置。由此制造了实施例2-1中的掺杂碳的砷化镓单晶。
(实施例2-2)
在本实施例中，除了所述掺杂碳的砷化镓单晶具有150mm的直径以外，通过使用与实施例2-1中的制造方法相同的方法来制造实施例2-2中的掺杂碳的砷化镓单晶。
(比较例2-1)
在本比较例中，除了不使用上述筒以外，通过使用与实施例2-1中的制造方法相同的方法来制造比较例2-1中的掺杂碳的砷化镓单晶。
(比较例2-2)
在本比较例中，除了不使用上述筒并且所述掺杂碳的砷化镓单晶具有150mm的直径以外，通过使用与实施例2-1中的制造方法相同的方法来制造比较例2-2中的掺杂碳的砷化镓单晶。
<位错密度和比电阻偏差的评价>
接下来，通过以作为垂直于生长方向的面的(100)面作为主面的方式从实施例2-1至实施例2-2和比较例2-1至比较例2-2中的掺杂碳的砷化镓单晶中切出而制备实施例2-1至实施例2-2和比较例2-1至比较例2-2中的掺杂碳的砷化镓基板。通过使用上述测量方法对这些掺杂碳的砷化镓基板进行位错密度和比电阻偏差的评价。
<表面平坦度的评价>
此外，对实施例2-1至实施例2-2和比较例2-1至比较例2-2中的掺杂碳的砷化镓基板进行作为主面的(100)面的表面平坦度的测量和评价。测量方法与在上述《实施例1》中对掺杂铁的磷化铟基板进行的表面平坦度的测量方法相同。
表2示出了实施例2-1至实施例2-2和比较例2-1至比较例2-2各自的掺杂碳的砷化镓基板的直径、用于制造所述基板的筒的类型、在<100>方向的四个等效方向和<110>方向的四个等效方向上的位错密度和比电阻偏差的测量结果以及表面平坦度的测量结果。在表2中，作为筒的类型，“类型2”表示其中使用碳作为第一筒材料并且使用氮化硅(Si3N4)作为第二筒材料的筒。
Figure BDA0003569973590000191
<讨论>
根据表2，在实施例2-1至实施例2-2中的掺杂碳的砷化镓基板中，在<100>方向的四个等效方向和<110>方向的四个等效方向上，比电阻偏差都为0.1以下，并且在具有(100)的面取向的整个主面内比电阻的微观分布的均匀性是优异的。表面平坦度也为0.5μm或0.6μm，由此实施例2-1至实施例2-2中的掺杂碳的砷化镓基板被证明在主面的平坦度方面也是优异的。特别是，与比较例2-1至比较例2-2中的掺杂碳的砷化镓基板相比，在实施例2-1至实施例2-2中的掺杂碳的砷化镓基板中，在<100>方向的四个等效方向上的位错密度较低。因此认为，降低了在<100>方向的四个等效方向上的比电阻偏差并且还改善了表面平坦度。
虽然上文已经描述了本发明的实施方式和实施例，但是原本是旨在于适当时组合上述实施方式和实施例中的特征。
应当了解的是，本文公开的实施方式在各方面都是说明性的而非限制性的。本发明的范围是由权利要求的范围限定的，而不是由上述实施方式限定的，并且旨在包含与权利要求的范围等同的含义和范围内的任何修改。
标号说明
1：半绝缘性化合物半导体基板；10：单晶；2：晶体生长坩埚；3：筒；31：第一筒材料；32：第二筒材料；SC：种晶。

Claims (7)

1.一种半绝缘性化合物半导体基板，其包含半绝缘性化合物半导体，其中，
所述半绝缘性化合物半导体基板被构造为：
在具有(100)的面取向的主面上，沿从所述主面的中心起的[01-1]、[0-1-1]、[0-11]和[011]的四个方向以0.1mm间隔测量的比电阻的标准偏差/平均值和沿从所述主面的中心起的[010]、[00-1]、[0-10]和[001]的四个方向以0.1mm间隔测量的比电阻的标准偏差/平均值各自为0.1以下，其中，
所述半绝缘性化合物半导体为砷化镓，并且
所述半绝缘性化合物半导体基板具有直径为100mm以上的圆盘状的形状。
2.根据权利要求1所述的半绝缘性化合物半导体基板，其中
所述半绝缘性化合物半导体基板被构造为：
在具有(100)的面取向的主面上，沿从所述主面的中心起的[01-1]、[0-1-1]、[0-11]和[011]的四个方向以0.1mm间隔测量的比电阻的标准偏差/平均值和沿从所述主面的中心起的[010]、[00-1]、[0-10]和[001]的四个方向以0.1mm间隔测量的比电阻的标准偏差/平均值各自为0.07以上且0.1以下。
3.根据权利要求1或2所述的半绝缘性化合物半导体基板，其中，
所述半绝缘性化合物半导体为掺杂碳的砷化镓。
4.根据权利要求3所述的半绝缘性化合物半导体基板，其中，
所述半绝缘性化合物半导体基板具有0.6μm以下的表面平坦度。
5.一种半绝缘性化合物半导体单晶，其包含半绝缘性化合物半导体，其中，
所述半绝缘性化合物半导体单晶被构造为：
在具有(100)的面取向的横截面上，沿从所述横截面的中心起的[01-1]、[0-1-1]、[0-11]和[011]的四个方向以0.1mm间隔测量的比电阻的标准偏差/平均值和沿从所述横截面的中心起的[010]、[00-1]、[0-10]和[001]的四个方向以0.1mm间隔测量的比电阻的标准偏差/平均值各自为0.1以下，其中，
所述半绝缘性化合物半导体为砷化镓，并且
所述半绝缘性化合物半导体单晶被构造为：所述横截面的最小宽度为100mm以上。
6.根据权利要求5所述的半绝缘性化合物半导体单晶，其中
所述半绝缘性化合物半导体单晶被构造为：
在具有(100)的面取向的横截面上，沿从所述横截面的中心起的[01-1]、[0-1-1]、[0-11]和[011]的四个方向以0.1mm间隔测量的比电阻的标准偏差/平均值和沿从所述横截面的中心起的[010]、[00-1]、[0-10]和[001]的四个方向以0.1mm间隔测量的比电阻的标准偏差/平均值各自为0.07以上且0.1以下。
7.根据权利要求5或6所述的半绝缘性化合物半导体单晶，其中，
所述半绝缘性化合物半导体为掺杂碳的砷化镓。
CN202210316571.0A 2017-09-21 2017-09-21 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶 Active CN114855260B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210316571.0A CN114855260B (zh) 2017-09-21 2017-09-21 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2017/034098 WO2019058484A1 (ja) 2017-09-21 2017-09-21 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶
CN201780090780.5A CN110621813B (zh) 2017-09-21 2017-09-21 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶
CN202210316571.0A CN114855260B (zh) 2017-09-21 2017-09-21 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780090780.5A Division CN110621813B (zh) 2017-09-21 2017-09-21 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶

Publications (2)

Publication Number Publication Date
CN114855260A true CN114855260A (zh) 2022-08-05
CN114855260B CN114855260B (zh) 2024-03-01

Family

ID=65811149

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210316571.0A Active CN114855260B (zh) 2017-09-21 2017-09-21 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶
CN201780090780.5A Active CN110621813B (zh) 2017-09-21 2017-09-21 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201780090780.5A Active CN110621813B (zh) 2017-09-21 2017-09-21 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶

Country Status (6)

Country Link
US (1) US10971374B2 (zh)
EP (1) EP3581686A4 (zh)
JP (1) JP6512369B1 (zh)
CN (2) CN114855260B (zh)
TW (1) TWI799428B (zh)
WO (1) WO2019058484A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6512369B1 (ja) 2017-09-21 2019-05-15 住友電気工業株式会社 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047370A (en) * 1988-10-31 1991-09-10 Nippon Mining Co., Ltd. Method for producing compound semiconductor single crystal substrates
JP2004026584A (ja) * 2002-06-26 2004-01-29 Sumitomo Electric Ind Ltd ＧａＡｓ単結晶製造方法及びＧａＡｓ単結晶
US20070246733A1 (en) * 2006-04-21 2007-10-25 Hitachi Cable, Ltd. Nitride-based semiconductor substrate, method of making the same and epitaxial substrate for nitride-based semiconductor light emitting device
CN101442030A (zh) * 2007-11-20 2009-05-27 住友电气工业株式会社 Ⅲ族氮化物半导体晶体基板和半导体器件
CN103361713A (zh) * 2007-06-06 2013-10-23 弗赖贝格化合物原料有限公司 晶体
JP2016021428A (ja) * 2014-07-11 2016-02-04 旭化成イーマテリアルズ株式会社 半導体発光素子用基板、半導体発光素子、モールド及び半導体発光素子の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02107598A (ja) 1988-10-14 1990-04-19 Hitachi Cable Ltd 半絶縁性砒化ガリウム半導体単結晶の熱処理方法
JPH05178699A (ja) 1991-12-27 1993-07-20 Nikko Kyodo Co Ltd Ｉｉｉ−ｖ族化合物半導体単結晶の熱処理方法
JP3793934B2 (ja) 1996-03-28 2006-07-05 日鉱金属株式会社 半絶縁性ＩｎＰ単結晶の製造方法
JPH111397A (ja) * 1997-06-10 1999-01-06 Japan Energy Corp 半絶縁性ＩｎＰ単結晶の製造方法及び半絶縁性ＩｎＰ単結晶基板
EP1634981B1 (en) 2003-05-07 2020-06-24 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, indium phosphide single crystal and process for producing them
WO2012120798A1 (ja) * 2011-03-09 2012-09-13 信越半導体株式会社 化合物半導体基板及び化合物半導体基板の製造方法並びに発光素子
DE112012002127B4 (de) * 2011-05-18 2022-10-27 Sumitomo Electric Industries, Ltd. Verfahren zur Herstellung eines Verbindungshalbleitersubstrats
JP2011219362A (ja) * 2011-07-25 2011-11-04 Sumitomo Electric Ind Ltd ＧａＡｓ結晶基板
JP2013119500A (ja) 2011-12-08 2013-06-17 Hitachi Cable Ltd 単結晶成長方法およびその装置
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
JP6512369B1 (ja) 2017-09-21 2019-05-15 住友電気工業株式会社 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047370A (en) * 1988-10-31 1991-09-10 Nippon Mining Co., Ltd. Method for producing compound semiconductor single crystal substrates
JP2004026584A (ja) * 2002-06-26 2004-01-29 Sumitomo Electric Ind Ltd ＧａＡｓ単結晶製造方法及びＧａＡｓ単結晶
US20070246733A1 (en) * 2006-04-21 2007-10-25 Hitachi Cable, Ltd. Nitride-based semiconductor substrate, method of making the same and epitaxial substrate for nitride-based semiconductor light emitting device
CN103361713A (zh) * 2007-06-06 2013-10-23 弗赖贝格化合物原料有限公司 晶体
CN101442030A (zh) * 2007-11-20 2009-05-27 住友电气工业株式会社 Ⅲ族氮化物半导体晶体基板和半导体器件
JP2016021428A (ja) * 2014-07-11 2016-02-04 旭化成イーマテリアルズ株式会社 半導体発光素子用基板、半導体発光素子、モールド及び半導体発光素子の製造方法

Also Published As

Publication number Publication date
WO2019058484A1 (ja) 2019-03-28
CN110621813A (zh) 2019-12-27
CN110621813B (zh) 2022-04-08
US10971374B2 (en) 2021-04-06
TWI799428B (zh) 2023-04-21
CN114855260B (zh) 2024-03-01
EP3581686A4 (en) 2020-10-28
US20190371620A1 (en) 2019-12-05
JP6512369B1 (ja) 2019-05-15
EP3581686A1 (en) 2019-12-18
TW201916264A (zh) 2019-04-16
JPWO2019058484A1 (ja) 2019-11-14

Similar Documents

Publication Publication Date Title
CA2496710C (en) Single crystal diamond
KR101823216B1 (ko) 탄화규소 단결정 웨이퍼 및 탄화규소 단결정 잉곳의 제조 방법
WO2012160872A1 (ja) 炭化珪素基板、炭化珪素インゴットおよびそれらの製造方法
US20160273129A1 (en) Silicon carbide substrate, silicon carbide ingot, and method of manufacturing the same
Mikawa et al. Recent progress of large size and low dislocation bulk GaN growth
EP3775328B1 (en) Device for manufacturing aiii-bv-crystals and substrate wafers manufactured thereof free of residual stress and dislocations
CN110621813B (zh) 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶
JP6610417B2 (ja) ＣａＭｇＺｒ置換型ガドリニウム・ガリウム・ガーネット（ＳＧＧＧ）単結晶の育成方法
CN113423876B (zh) 砷化镓单晶基板
CN111032930A (zh) 半绝缘性砷化镓晶体基板
JP2789301B2 (ja) 半導体基板とその製造方法
US11781241B2 (en) Silicon carbide seed crystal and method of manufacturing the same, and method of manufacturing silicon carbide ingot

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant