JP2789301B2 - 半導体基板とその製造方法 - Google Patents
半導体基板とその製造方法Info
- Publication number
- JP2789301B2 JP2789301B2 JP19217794A JP19217794A JP2789301B2 JP 2789301 B2 JP2789301 B2 JP 2789301B2 JP 19217794 A JP19217794 A JP 19217794A JP 19217794 A JP19217794 A JP 19217794A JP 2789301 B2 JP2789301 B2 JP 2789301B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- angle
- main surface
- single crystal
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【0001】
【産業上の利用分野】この発明は、半導体デバイス、特
に個別半導体デバイス用単結晶シリコン基板に係り、
(111)面に近い主表面を持つシリコン単結晶ウェー
ハの<111>軸に対する{110}方向、{112}
方向の傾き角度を特定することにより、ヘイズやスリッ
プの発生を低減しかつエピタキシャル半導体基板の生産
性を向上させることが可能になった半導体基板とその製
造方法に関する。
に個別半導体デバイス用単結晶シリコン基板に係り、
(111)面に近い主表面を持つシリコン単結晶ウェー
ハの<111>軸に対する{110}方向、{112}
方向の傾き角度を特定することにより、ヘイズやスリッ
プの発生を低減しかつエピタキシャル半導体基板の生産
性を向上させることが可能になった半導体基板とその製
造方法に関する。
【0002】
【従来の技術】個別半導体デバイスの出発半導体基板
は、<111>結晶軸をもつ単結晶インゴットを主とし
てチョクラルスキー法で引き上げ、これを軸方向にほぼ
直角に切断して円形薄板に分割した後、ラッピング、エ
ッチング、ポリッシングし、少なくとも一方の表面が鏡
面に仕上げられてウェーハとなる。個別半導体デバイス
においては、コレクター抵抗の低減化などのために、出
発半導体基板にエピタキシャル成長したものが多用され
ている。
は、<111>結晶軸をもつ単結晶インゴットを主とし
てチョクラルスキー法で引き上げ、これを軸方向にほぼ
直角に切断して円形薄板に分割した後、ラッピング、エ
ッチング、ポリッシングし、少なくとも一方の表面が鏡
面に仕上げられてウェーハとなる。個別半導体デバイス
においては、コレクター抵抗の低減化などのために、出
発半導体基板にエピタキシャル成長したものが多用され
ている。
【0003】このような個別半導体デバイス用のエピタ
キシャル半導体基板は、その結晶面の面方位が<111
>のシリコン単結晶であり、ドーパントにはP型として
ボロン、N型としてアンチモンあるいは砒素等が用いら
れ、低抵抗、例えば0.02Ωcm以上の鏡面ウェーハ
の表面上に気相成長法によって、下地単結晶シリコンと
同じ導電型で高抵抗率(例えば2Ωcm≧)の単結晶相
を成長させて得られる。
キシャル半導体基板は、その結晶面の面方位が<111
>のシリコン単結晶であり、ドーパントにはP型として
ボロン、N型としてアンチモンあるいは砒素等が用いら
れ、低抵抗、例えば0.02Ωcm以上の鏡面ウェーハ
の表面上に気相成長法によって、下地単結晶シリコンと
同じ導電型で高抵抗率(例えば2Ωcm≧)の単結晶相
を成長させて得られる。
【0004】従来、主表面の結晶方位が<111>方向
からなるウェーハに、エピタキシャル成長する場合、
{110}方向又は{112}方向に1°以上の傾き角
度を付けている。これは1°未満の傾き角度の<111
>面基板にエピタキシャル成長した場合、ステップ状の
テラス成長を起こし、平滑な成長面が得られないという
不具合が生じるためである。
からなるウェーハに、エピタキシャル成長する場合、
{110}方向又は{112}方向に1°以上の傾き角
度を付けている。これは1°未満の傾き角度の<111
>面基板にエピタキシャル成長した場合、ステップ状の
テラス成長を起こし、平滑な成長面が得られないという
不具合が生じるためである。
【0005】
【発明が解決しようとする課題】従って、個別半導体デ
バイス用のエピタキシャル半導体基板は、主として1°
以上4°未満の傾き角度を付けて切断されたものが使用
されているが、傾き角度が1°以上4°未満のウェーハ
に、エピタキシャル膜の成膜速度が1μm/min以上
で成長した場合、ヘイズと呼ばれる膜表面の粗さが大と
なった不具合が生じる。そこで、上記1°以上4°未満
の傾き角度をもつ半導体基板にエピタキシャル成長する
場合、量産規模では1μm/min以下の成膜速度でエ
ピタキシャル成長せざるを得なかった。そのため、エピ
タキシャル半導体基板の生産に当たり、生産性を落とす
要因の一つとなっていた。また、上記傾き角度をもつ半
導体基板に、比較的厚いエピタキシャル膜、例えば50
μm厚みの膜を成長した場合、ビッグフラットと呼ばれ
る<111>just面のファセット成長した面が主表
面側に現れ不具合となる問題があった。
バイス用のエピタキシャル半導体基板は、主として1°
以上4°未満の傾き角度を付けて切断されたものが使用
されているが、傾き角度が1°以上4°未満のウェーハ
に、エピタキシャル膜の成膜速度が1μm/min以上
で成長した場合、ヘイズと呼ばれる膜表面の粗さが大と
なった不具合が生じる。そこで、上記1°以上4°未満
の傾き角度をもつ半導体基板にエピタキシャル成長する
場合、量産規模では1μm/min以下の成膜速度でエ
ピタキシャル成長せざるを得なかった。そのため、エピ
タキシャル半導体基板の生産に当たり、生産性を落とす
要因の一つとなっていた。また、上記傾き角度をもつ半
導体基板に、比較的厚いエピタキシャル膜、例えば50
μm厚みの膜を成長した場合、ビッグフラットと呼ばれ
る<111>just面のファセット成長した面が主表
面側に現れ不具合となる問題があった。
【0006】さらに、該半導体基板の傾き角度が1°以
上4°未満のウェーハに、エピタキシャル成長する場
合、上記ヘイズを低減化するために成膜速度を低減化さ
せるだけでなく、成膜温度も1100℃以上の温度で成
長する必要があった。高温下でのエピタキシャル成長の
場合、ウェーハ表面の温度分布が不均一であると、その
熱応力によりスリップと呼ばれる結晶欠陥が生じる。こ
のスリップはより高温下で反応するほど生じやすく、デ
バイス工程でのリーク不良の原因となり、製品歩留まり
を悪化させる問題があった。
上4°未満のウェーハに、エピタキシャル成長する場
合、上記ヘイズを低減化するために成膜速度を低減化さ
せるだけでなく、成膜温度も1100℃以上の温度で成
長する必要があった。高温下でのエピタキシャル成長の
場合、ウェーハ表面の温度分布が不均一であると、その
熱応力によりスリップと呼ばれる結晶欠陥が生じる。こ
のスリップはより高温下で反応するほど生じやすく、デ
バイス工程でのリーク不良の原因となり、製品歩留まり
を悪化させる問題があった。
【0007】この発明は、半導体基板、特に個別半導体
デバイス用のエピタキシャル半導体基板における上述の
問題に鑑み、ヘイズの発生を防止するとともに、生産性
の向上、特に成膜速度を上昇させ、厚膜を成膜した際の
ビッグフラットを低減できかつ成膜温度を低減してスリ
ップの発生を低減できる構成からなる半導体基板の提供
を目的としている。
デバイス用のエピタキシャル半導体基板における上述の
問題に鑑み、ヘイズの発生を防止するとともに、生産性
の向上、特に成膜速度を上昇させ、厚膜を成膜した際の
ビッグフラットを低減できかつ成膜温度を低減してスリ
ップの発生を低減できる構成からなる半導体基板の提供
を目的としている。
【0008】
【課題を解決するための手段】発明者は、エピタキシャ
ル半導体基板におけるヘイズ、ビッグフラット、スリッ
プの発生の低減を目的に、半導体基板の結晶構造につい
て種々検討した結果、シリコン単結晶基板の主表面を
(111)面から特定の方向に4°〜7°の傾きをもつ
ように加工することにより、高い成膜速度で反応して
も、ヘイズが発生せず、厚膜を堆積してもビッグフラッ
トが少なく、かつ低温下での反応によりスリップを減少
することが可能となることを知見し、この発明を完成し
た。
ル半導体基板におけるヘイズ、ビッグフラット、スリッ
プの発生の低減を目的に、半導体基板の結晶構造につい
て種々検討した結果、シリコン単結晶基板の主表面を
(111)面から特定の方向に4°〜7°の傾きをもつ
ように加工することにより、高い成膜速度で反応して
も、ヘイズが発生せず、厚膜を堆積してもビッグフラッ
トが少なく、かつ低温下での反応によりスリップを減少
することが可能となることを知見し、この発明を完成し
た。
【0009】すなわち、この発明は、(111)面に近
い主表面を持つシリコン単結晶ウェーハであり、該主表
面が<111>軸に対して{110}方向に角度θ、
{112}方向に角度φだけ傾斜し、角度θ、φが(4
°≦θ≦7°、0°≦φ≦7°)、または(4°≦φ≦
7°、0°≦θ≦7°)を満足する半導体基板であるこ
とを特徴とする半導体基板である。また、この発明は、
上記構成の半導体基板表面に、気相成長によるシリコン
単結晶薄膜を有する半導体基板を併せて提案する。
い主表面を持つシリコン単結晶ウェーハであり、該主表
面が<111>軸に対して{110}方向に角度θ、
{112}方向に角度φだけ傾斜し、角度θ、φが(4
°≦θ≦7°、0°≦φ≦7°)、または(4°≦φ≦
7°、0°≦θ≦7°)を満足する半導体基板であるこ
とを特徴とする半導体基板である。また、この発明は、
上記構成の半導体基板表面に、気相成長によるシリコン
単結晶薄膜を有する半導体基板を併せて提案する。
【0010】また、この発明は、(111)面に近い主
表面を持つシリコン単結晶ウェーハであり、該主表面が
<111>軸に対して{110}方向に角度θ、{11
2}方向に角度φだけ傾斜し、角度θ、φが(4°≦θ
≦7°、0°≦φ≦7°)、または(4°≦φ≦7°、
0°≦θ≦7°)を満足する半導体基板の表面に、11
00℃以下の成膜温度でシリコン単結晶薄膜を気相成長
させることを特徴とする半導体基板の製造方法である。
すなわち、この発明は、(111)面に近い主表面を持
つシリコン単結晶ウェーハの<111>軸に対する{1
10}方向、{112}方向の傾き角度を特定すること
により、ヘイズの低減のみならず成膜温度を低下させて
スリップの低減も可能とした半導体基板の製造方法であ
る。
表面を持つシリコン単結晶ウェーハであり、該主表面が
<111>軸に対して{110}方向に角度θ、{11
2}方向に角度φだけ傾斜し、角度θ、φが(4°≦θ
≦7°、0°≦φ≦7°)、または(4°≦φ≦7°、
0°≦θ≦7°)を満足する半導体基板の表面に、11
00℃以下の成膜温度でシリコン単結晶薄膜を気相成長
させることを特徴とする半導体基板の製造方法である。
すなわち、この発明は、(111)面に近い主表面を持
つシリコン単結晶ウェーハの<111>軸に対する{1
10}方向、{112}方向の傾き角度を特定すること
により、ヘイズの低減のみならず成膜温度を低下させて
スリップの低減も可能とした半導体基板の製造方法であ
る。
【0011】この発明は、シリコン単結晶基板の主表面
を(111)面から特定の方向に一定の微小な傾きをも
つように調整するが、この基板の傾き方向及び角度θ、
φを図1に基づいて詳述する。図1の(A)にシリコン
結晶体並びに結晶面、結晶軸を示すが、まず、結晶体の
頂点X,Y,Zを結ぶ三角形が(111)面であり、こ
れに直交する方向が<111>軸である。また、頂点
X,Yを結ぶ対角線を一辺とする矩形が(110)面で
あり、これに直交する方向が<110>軸である。さら
に、頂点X,Yと頂点Oと頂点Zと結ぶ辺の中間点と頂
点X,Yとを結ぶ三角形が(112)面であり、これに
直交する方向が<112>軸である。従って、<111
>軸と<110>軸とは図1の(B)に示すごとく直交
関係、<111>軸と<112>軸とは図1の(C)に
示すごとく所要角度の関係にある。
を(111)面から特定の方向に一定の微小な傾きをも
つように調整するが、この基板の傾き方向及び角度θ、
φを図1に基づいて詳述する。図1の(A)にシリコン
結晶体並びに結晶面、結晶軸を示すが、まず、結晶体の
頂点X,Y,Zを結ぶ三角形が(111)面であり、こ
れに直交する方向が<111>軸である。また、頂点
X,Yを結ぶ対角線を一辺とする矩形が(110)面で
あり、これに直交する方向が<110>軸である。さら
に、頂点X,Yと頂点Oと頂点Zと結ぶ辺の中間点と頂
点X,Yとを結ぶ三角形が(112)面であり、これに
直交する方向が<112>軸である。従って、<111
>軸と<110>軸とは図1の(B)に示すごとく直交
関係、<111>軸と<112>軸とは図1の(C)に
示すごとく所要角度の関係にある。
【0012】ここで、シリコン単結晶ウェーハaの主表
面が(111)面であると仮定すると、この発明による
シリコン単結晶ウェーハbは、図2に示すごとく、該主
表面が<111>軸に対して{110}方向に角度θだ
け傾き、{112}方向に角度φだけ傾斜しており、こ
の角度θ、φは、(4°≦θ≦7°、0°≦φ≦7°)
の範囲であるか、または(4°≦φ≦7°、0°≦θ≦
7°)の範囲にあることを特徴としている。
面が(111)面であると仮定すると、この発明による
シリコン単結晶ウェーハbは、図2に示すごとく、該主
表面が<111>軸に対して{110}方向に角度θだ
け傾き、{112}方向に角度φだけ傾斜しており、こ
の角度θ、φは、(4°≦θ≦7°、0°≦φ≦7°)
の範囲であるか、または(4°≦φ≦7°、0°≦θ≦
7°)の範囲にあることを特徴としている。
【0013】また換言すれば、この発明によるシリコン
単結晶ウェーハは、(111)面上に設定したO点を通
り、各結晶軸<110>、<110>、<112>、<
112>が同一平面上にあるとすれば、主表面が<11
1>軸に対して<110>方向に角度θだけ傾斜し、<
112>方向に角度φだけ傾斜したものであるから、図
3に各結晶軸方向の傾斜角度を模式的に示すごとく、こ
のθ、φを(4°≦θ≦7°、0°≦φ≦7°)の範囲
であるか、または(4°≦φ≦7°、0°≦θ≦7°)
の範囲に入るようにしたものである。θ、φは<111
>軸からそれぞれ<110>、<112>軸方向に傾斜
させてもよく、θ、φが小さい場合、このウェーハは
(111)面に近い主表面をもつウェーハである。な
お、上述の<110>、<112>等の下線による表示
は、通常、数字の上側線にて表示されるものの代替表示
であり、以下も同様である。
単結晶ウェーハは、(111)面上に設定したO点を通
り、各結晶軸<110>、<110>、<112>、<
112>が同一平面上にあるとすれば、主表面が<11
1>軸に対して<110>方向に角度θだけ傾斜し、<
112>方向に角度φだけ傾斜したものであるから、図
3に各結晶軸方向の傾斜角度を模式的に示すごとく、こ
のθ、φを(4°≦θ≦7°、0°≦φ≦7°)の範囲
であるか、または(4°≦φ≦7°、0°≦θ≦7°)
の範囲に入るようにしたものである。θ、φは<111
>軸からそれぞれ<110>、<112>軸方向に傾斜
させてもよく、θ、φが小さい場合、このウェーハは
(111)面に近い主表面をもつウェーハである。な
お、上述の<110>、<112>等の下線による表示
は、通常、数字の上側線にて表示されるものの代替表示
であり、以下も同様である。
【0014】
【作用】この発明による半導体基板は、少なくともシリ
コン単結晶基板の主表面を(111)面から{110}
方向かまたは{112}方向に4°〜7°の傾きをもつ
ように加工するか、<111>軸に対する{110}方
向の角度をθ、{112}方向の角度とφとした場合、
角度θ、φが(4°≦θ≦7°、0°≦φ≦7°)、ま
たは(4°≦φ≦7°、0°≦θ≦7°)を満足するよ
うに加工することにより、エピタキシャル半導体基板を
得るに際して、高い成膜速度で反応しても、ヘイズが発
生せず、また、厚膜を堆積してもビッグフラットが少な
く、かつ成膜温度を1100℃以下にすることができ、
より低温度の反応によりスリップを減少することができ
る。
コン単結晶基板の主表面を(111)面から{110}
方向かまたは{112}方向に4°〜7°の傾きをもつ
ように加工するか、<111>軸に対する{110}方
向の角度をθ、{112}方向の角度とφとした場合、
角度θ、φが(4°≦θ≦7°、0°≦φ≦7°)、ま
たは(4°≦φ≦7°、0°≦θ≦7°)を満足するよ
うに加工することにより、エピタキシャル半導体基板を
得るに際して、高い成膜速度で反応しても、ヘイズが発
生せず、また、厚膜を堆積してもビッグフラットが少な
く、かつ成膜温度を1100℃以下にすることができ、
より低温度の反応によりスリップを減少することができ
る。
【0015】
【実施例】 実施例1 図1、図2における主表面が<111>軸に対して<1
10>方向に角度θが1°、2°、3°…7°(<11
0>方向)と1°ずつ変化させ、<112>方向に角度
φを20°以下となるように傾けてスライスされた(1
11)面に近い主表面をもつ、抵抗率0.01Ωcm〜
0.02ΩcmのN型シリコン単結晶をエピタキシャル
反応炉に入れ、1100℃で1.2〜2.5μm/mi
nの種々の成長速度で100μm厚みのエピタキシャル
成長させた。なお、使用したガスは水素とトリクロロシ
ランの混合ガスである。
10>方向に角度θが1°、2°、3°…7°(<11
0>方向)と1°ずつ変化させ、<112>方向に角度
φを20°以下となるように傾けてスライスされた(1
11)面に近い主表面をもつ、抵抗率0.01Ωcm〜
0.02ΩcmのN型シリコン単結晶をエピタキシャル
反応炉に入れ、1100℃で1.2〜2.5μm/mi
nの種々の成長速度で100μm厚みのエピタキシャル
成長させた。なお、使用したガスは水素とトリクロロシ
ランの混合ガスである。
【0016】エピタキシャル成長させたウェーハをレー
ザー面検機にてヘイズレベルを測定した。図4にその結
果を示す。グラフの横軸は<111>基板の傾斜角度
θ、縦軸はヘイズレベルをとったものである。この結果
を見ると、傾斜角度θが大きくなるにつれて、ヘイズレ
ベルは小さくなっていることが明らかである。また、成
長速度が2.0μm/min以上の反応になると4°以
上の傾斜角度をもつものがヘイズレベルは良好である。
また、これらのウェーハを蛍光灯下で目視したところ、
4°以上の傾斜角度θをもつウェーハにはビッグフラッ
トはほとんど見られず、傾斜角度θが4°未満のウェー
ハにはビッグフラットが顕著に観察された。
ザー面検機にてヘイズレベルを測定した。図4にその結
果を示す。グラフの横軸は<111>基板の傾斜角度
θ、縦軸はヘイズレベルをとったものである。この結果
を見ると、傾斜角度θが大きくなるにつれて、ヘイズレ
ベルは小さくなっていることが明らかである。また、成
長速度が2.0μm/min以上の反応になると4°以
上の傾斜角度をもつものがヘイズレベルは良好である。
また、これらのウェーハを蛍光灯下で目視したところ、
4°以上の傾斜角度θをもつウェーハにはビッグフラッ
トはほとんど見られず、傾斜角度θが4°未満のウェー
ハにはビッグフラットが顕著に観察された。
【0017】実施例2 図1、図2における主表面が<111>軸に対して<1
10>方向に角度θが20°以下、<112>方向に角
度φを1°、2°、3°…7°と1°ずつ変化させてス
ライスされた(111)面に近い主表面をもつ、抵抗率
0.01Ωcm〜0.02ΩcmのN型シリコン単結晶
をエピタキシャル反応炉に入れ、実施例1と同様のエピ
タキシャル成長を行い評価を実施したところ、実施例1
の図4と全く同様の結果が得られた。
10>方向に角度θが20°以下、<112>方向に角
度φを1°、2°、3°…7°と1°ずつ変化させてス
ライスされた(111)面に近い主表面をもつ、抵抗率
0.01Ωcm〜0.02ΩcmのN型シリコン単結晶
をエピタキシャル反応炉に入れ、実施例1と同様のエピ
タキシャル成長を行い評価を実施したところ、実施例1
の図4と全く同様の結果が得られた。
【0018】実施例3 実施例1で使用した7水準のシリコン単結晶ウェーハを
エピタキシャル反応炉に入れ、1050℃、2.0μm
/minの成長速度で100μm厚みにエピタキシャル
成長させた。なお、使用したガスは水素とトリクロロシ
ランの混合ガスである。これらのウェーハのヘイズレベ
ルを測定したところ、実施例1と同様にθが4°以上の
傾斜角度をもつウェーハのヘイズレベルは良好であっ
た。さらに、スリップを集光灯下で評価したところ、ス
リップのトータル長さは約70mmであった。実施例1
でテストしたウェーハのスリップトータル長さが約13
0mmであったことより、低温下でのエピタキシャル成
長が可能であることにより、スリップの発生を抑制する
ことも可能となった。
エピタキシャル反応炉に入れ、1050℃、2.0μm
/minの成長速度で100μm厚みにエピタキシャル
成長させた。なお、使用したガスは水素とトリクロロシ
ランの混合ガスである。これらのウェーハのヘイズレベ
ルを測定したところ、実施例1と同様にθが4°以上の
傾斜角度をもつウェーハのヘイズレベルは良好であっ
た。さらに、スリップを集光灯下で評価したところ、ス
リップのトータル長さは約70mmであった。実施例1
でテストしたウェーハのスリップトータル長さが約13
0mmであったことより、低温下でのエピタキシャル成
長が可能であることにより、スリップの発生を抑制する
ことも可能となった。
【0019】
【発明の効果】この発明による主表面を(111)面か
ら{110}方向かまたは{112}方向に4°〜7°
の傾きをもつように加工したシリコン単結晶基板は、実
施例に明らかなように、成膜温度を1100℃以下の低
温下とし、しかも2.0μm/min以上の高成長速度
でエピタキシャル反応することが可能であるため、生産
性の向上および生産コストの低減が図れる。さらにビッ
グフラットやスリップといった結晶欠陥を抑制すること
ができるため、高品質の個別半導体用シリコン単結晶基
板を提供できる。
ら{110}方向かまたは{112}方向に4°〜7°
の傾きをもつように加工したシリコン単結晶基板は、実
施例に明らかなように、成膜温度を1100℃以下の低
温下とし、しかも2.0μm/min以上の高成長速度
でエピタキシャル反応することが可能であるため、生産
性の向上および生産コストの低減が図れる。さらにビッ
グフラットやスリップといった結晶欠陥を抑制すること
ができるため、高品質の個別半導体用シリコン単結晶基
板を提供できる。
【図1】(A)はシリコン単結晶基板の結晶面、結晶軸
を示す斜視説明図であり、(B),(C)は傾斜角度
θ、傾斜角度φを示す説明図である。
を示す斜視説明図であり、(B),(C)は傾斜角度
θ、傾斜角度φを示す説明図である。
【図2】シリコン単結晶基板の各結晶軸方向へ傾斜角度
θ、傾斜角度φを示す斜視説明図である。
θ、傾斜角度φを示す斜視説明図である。
【図3】結晶軸方向の傾斜角度範囲を示す説明図であ
る。
る。
【図4】基板の傾斜角度θとヘイズレベルとの関係を示
すグラフである。
すグラフである。
a,b ウェーハ
Claims (3)
- 【請求項1】 (111)面に近い主表面を持つシリコ
ン単結晶ウェーハであり、該主表面が<111>軸に対
して{110}方向に角度θ、{112}方向に角度φ
だけ傾斜し、角度θ、φが(4°≦θ≦7°、0°≦φ
≦7°)、または(4°≦φ≦7°、0°≦θ≦7°)
の範囲であることを特徴とする半導体基板。 - 【請求項2】 (111)面に近い主表面を持つシリコ
ン単結晶ウェーハであり、該主表面が<111>軸に対
して{110}方向に角度θ、{112}方向に角度φ
だけ傾斜し、角度θ、φが(4°≦θ≦7°、0°≦φ
≦7°)、または(4°≦φ≦7°、0°≦θ≦7°)
を満足する半導体基板の表面に、気相成長によるシリコ
ン単結晶薄膜を有することを特徴とする半導体基板。 - 【請求項3】 (111)面に近い主表面を持つシリコ
ン単結晶ウェーハであり、該主表面が<111>軸に対
して{110}方向に角度θ、{112}方向に角度φ
だけ傾斜し、角度θ、φが(4°≦θ≦7°、0°≦φ
≦7°)、または(4°≦φ≦7°、0°≦θ≦7°)
を満足する半導体基板の表面に、1100℃以下の成膜
温度でシリコン単結晶薄膜を気相成長させることを特徴
とする半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19217794A JP2789301B2 (ja) | 1994-07-21 | 1994-07-21 | 半導体基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19217794A JP2789301B2 (ja) | 1994-07-21 | 1994-07-21 | 半導体基板とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0826891A JPH0826891A (ja) | 1996-01-30 |
JP2789301B2 true JP2789301B2 (ja) | 1998-08-20 |
Family
ID=16286965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19217794A Expired - Lifetime JP2789301B2 (ja) | 1994-07-21 | 1994-07-21 | 半導体基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2789301B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3910004B2 (ja) | 2000-07-10 | 2007-04-25 | 忠弘 大見 | 半導体シリコン単結晶ウエーハ |
JP4423903B2 (ja) * | 2003-07-17 | 2010-03-03 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法 |
JP2010018504A (ja) * | 2008-07-14 | 2010-01-28 | Japan Atomic Energy Agency | Si(110)表面の一次元ナノ構造及びその製造方法 |
JP5359991B2 (ja) | 2010-05-20 | 2013-12-04 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法 |
-
1994
- 1994-07-21 JP JP19217794A patent/JP2789301B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0826891A (ja) | 1996-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5751055A (en) | Semiconductor single crystalline substrate and method for production thereof | |
EP1751329B1 (en) | Method of sic single crystal growth and sic single crystal | |
US9518338B2 (en) | Single crystal diamond | |
JP4691911B2 (ja) | Iii−v族窒化物系半導体自立基板の製造方法 | |
KR20090127085A (ko) | 〈110〉 배향을 가지며 에피택셜 방식으로 코팅된 실리콘 웨이퍼 및 그 제작 방법 | |
JPH0748198A (ja) | ダイヤモンドの合成法 | |
JP5120285B2 (ja) | Iii−v族窒化物系半導体自立基板の製造方法 | |
JP2789301B2 (ja) | 半導体基板とその製造方法 | |
JP3549228B2 (ja) | 高配向性ダイヤモンド放熱基板 | |
JPH06107494A (ja) | ダイヤモンドの気相成長法 | |
WO2016136552A1 (ja) | C面GaN基板 | |
JP3888416B2 (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
JP2844318B2 (ja) | 半導体基板の製造方法 | |
JP3424069B2 (ja) | エピタキシャルシリコン基板の製造方法 | |
JP5359991B2 (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
JPH06151864A (ja) | 半導体基板及びその製造方法 | |
JP5173441B2 (ja) | 化合物半導体成長用基板およびエピタキシャル成長方法 | |
JPH0687691A (ja) | ダイヤモンドの製造方法およびダイヤモンドの製造方法に使用するダイヤモンド単結晶基材 | |
JP3531205B2 (ja) | エピタキシャル成長用基板およびエピタキシャルウエハ | |
JP2633403B2 (ja) | 炭化珪素単結晶の製造方法 | |
JP2004099415A (ja) | 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法 | |
JP2002261023A (ja) | エピタキシャルウェーハの製造方法 | |
JP2836551B2 (ja) | Iii−v族化合物半導体ウエハ | |
JP2023113512A (ja) | エピタキシャルウェーハの製造方法 | |
CN114761627A (zh) | 一种生长高质量异质外延单斜氧化镓晶体的方法 |