JP2002261023A - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法

Info

Publication number
JP2002261023A
JP2002261023A JP2001054986A JP2001054986A JP2002261023A JP 2002261023 A JP2002261023 A JP 2002261023A JP 2001054986 A JP2001054986 A JP 2001054986A JP 2001054986 A JP2001054986 A JP 2001054986A JP 2002261023 A JP2002261023 A JP 2002261023A
Authority
JP
Japan
Prior art keywords
single crystal
substrate
crystal substrate
semiconductor single
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001054986A
Other languages
English (en)
Inventor
Hiroyuki Maruyama
裕之 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2001054986A priority Critical patent/JP2002261023A/ja
Publication of JP2002261023A publication Critical patent/JP2002261023A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 ファセットの発生を抑制してエピタキシャル
ウェーハを製造する方法を提供する。 【解決手段】 オフアングルを有する半導体単結晶基板
3の主表面上に単結晶薄膜を気相エピタキシャル成長さ
せてエピタキシャルウェーハを製造するエピタキシャル
ウェーハの製造方法である。気相エピタキシャル成長さ
せる際に、半導体単結晶基板3のオフアングル方向の周
縁部Sの成長速度が他の周縁部に比べて小さくなるよう
に、半導体単結晶基板3を配置する。前記周縁部Sは、
気相エピタキシャル成長の結果、ファセットの発生する
位置である。前記周縁部Sの外周がサセプタに形成され
た座ぐりの内周面に当接若しくは近接するように半導体
単結晶基板3を座ぐり4内に載置する。座ぐり4の径方
向は傾斜しており、前記周縁部Sを下側にして半導体単
結晶基板3を座ぐり4内に傾斜状態で立てかけることで
前記載置状態を実現する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、オフアングルを有
する半導体単結晶基板の主表面上に単結晶薄膜を気相エ
ピタキシャル成長させてエピタキシャルウェーハを製造
するエピタキシャルウェーハの製造方法に関する。
【0002】
【従来の技術】エピタキシャルウェーハは、半導体単結
晶基板の主表面上にエピタキシャル層を気相成長する
(気相エピタキシャル成長する)ことにより製造するこ
とができる。なお、以下では、シリコンエピタキシャル
ウェーハを単にエピタキシャルウェーハと称し、半導体
単結晶基板を単に基板と称し、シリコンエピタキシャル
層を単にエピタキシャル層と称する。
【0003】エピタキシャルウェーハの製造には、例え
ば、結晶方位が<111>の基板が用いられる場合があ
る。結晶方位が<111>の基板の主表面上にエピタキ
シャル層を気相成長させようとすると、ステップ状のテ
ラス成長等を起こして平滑な成長面が得られない上、エ
ピタキシャル層の成長速度が遅いという問題がある。こ
れに対し、基板の結晶方位が<111>からずれるに従
って、良好な面状態が得られやすくなる上、徐々に成長
速度が速くなるといった事情があるため、従来、結晶方
位が精確に<111>の基板を用いることはせずに、若
干のオフアングルを設定した基板を用いてエピタキシャ
ルウェーハを製造している。
【0004】ところで、以下の説明においては、ミラー
指数を用いて結晶面を(hkl)、結晶方位を[hk
l]のように表示するが、ミラー指数の表示法において
は、下記数1の及びのように、負の指数を表す符号
は指数の上に付けるのが一般的である。
【0005】
【数1】
【0006】ただし、本明細書では、上記の及び
を、便宜的に以下の’及び’のように表すものとす
る。 (h−kl)・・・・・・’ [h−kl]・・・・・・’
【0007】ここで、オフアングルの定義を説明する。
例えば、[111]軸に対しオフアングルされた主表面
(以下、オフアングル面ともいう)を有する基板の主表
面は、[111]軸に対して所定の方向(例えば、[1
1−2]方向)に傾斜しているが、この傾斜角度のこと
をオフアングルという。また、この傾斜角度が小さいほ
ど、「オフアングルが低角度である」という。さらに、
オフアングル面の傾斜方向をオフアングル方向という。
【0008】なお、[111]軸に対してオフアングル
を有する基板は、結晶方位が精確に[111]である面
(以下、(111)ジャスト面)に対し、若干の角度
(例えば、1度〜4度)の差を有する面となるようにス
ライスを施して得られる。基板にオフアングルを設定し
た場合、基板の主表面に成長するエピタキシャル層は、
原則的に基板と同じ結晶方位を有するオフアングル面で
ある。従って、この場合に基板主表面に形成されるエピ
タキシャル層の表面は、基板表面と略平行となる。
【0009】
【発明が解決しようとする課題】しかしながら、基板に
オフアングルを設定した場合には、エピタキシャル層表
面の周縁部にファセットが形成されて問題となることが
ある。ここで、図4および図5に示すように、ファセッ
トFとは、エピタキシャル層表面の周縁部のうち、特に
オフアングル方向の周縁部Sにて、外周に向けて下るよ
うに形成される傾斜部のことである。図4に示すよう
に、一般に基板3の外周は面取りが施された面取部Mと
なっているが、この面取部Mではエピタキシャル成長す
る際に面取りの形状に沿って複数のファセット面F1、
F2、F3,…が形成される。これらファセット面F
1、F2、F3,…のうち、最も中央寄りに位置し、従
って面方向がオフアングル面に最も近いファセット面F
1は、[111]軸に対してオフアングルを有する基板
の主表面上にエピタキシャル層を気相成長する場合、
(111)ジャスト面である。ファセットFは、オフア
ングルが低角度であればある程、また、形成するエピタ
キシャル層が厚くなればなるほど大きくなり、図5に示
すように、場合によってはエピタキシャルウェーハ13
の外周から3〜4mm程度内側部分にまで達する大きさ
に形成されたりする。なお、図5に示すのは基板のオフ
アングルが[111]軸に対し[11−2]軸方向に
1.15度であり、基板直径が125mm、エピタキシ
ャル層の膜厚が55μmの場合である。このように、エ
ピタキシャルウェーハに大きなファセットがあると、フ
ァセットの箇所を素子として用いることができない等の
不具合が生じるためファセットの発生を抑制してエピタ
キシャルウェーハを製造する方法が望まれていた。
【0010】この発明は、上記のような問題点を解決す
るためになされたもので、ファセットの発生を抑制して
エピタキシャルウェーハを製造する方法を提供すること
を目的とする。
【0011】
【課題を解決するための手段】本発明のエピタキシャル
ウェーハの製造方法は、オフアングルを有する半導体単
結晶基板の主表面上に単結晶薄膜を気相エピタキシャル
成長させる際に、前記半導体単結晶基板のオフアングル
方向の周縁部における成長速度が他の周縁部に比べて小
さくなるように、前記半導体単結晶基板を配置すること
を特徴とする。より具体的には、前記オフアングル方向
の周縁部は、気相エピタキシャル成長の結果、ファセッ
トの発生する箇所であることを特徴とする。オフアング
ル方向の周縁部の成長速度を半導体単結晶基板主表面の
他の周縁部に比べて小さくするために、具体的には、例
えば、サセプタに形成された座ぐりの内周面に前記オフ
アングル方向の周縁部の外周が当接若しくは近接するよ
うに、半導体単結晶基板を座ぐり内に載置するとよい。
【0012】また、本発明のエピタキシャルウェーハの
製造方法は、オフアングルを有する半導体単結晶基板の
主表面上に単結晶薄膜を気相エピタキシャル成長させる
際に、前記半導体単結晶基板上においてファセットの発
生する周縁部の外周が、サセプタに形成された座ぐりの
内周面に当接若しくは近接するように、前記半導体単結
晶基板を座ぐり内に載置することを特徴とする。
【0013】さらに、座ぐりの径方向が傾斜している場
合には、前記ファセットの発生する周縁部を下側にして
半導体単結晶基板を座ぐり内に傾斜状態で立てかけるこ
とで容易に前記載置状態を実現することができる。ファ
セットの発生する周縁部は、半導体単結晶基板のオフア
ングル方向にある。加えて、座ぐりの深さをエピタキシ
ャルウェーハの厚さより大きく設定すると、前記周縁部
への原料ガス供給量をより確実に低減できる結果、ファ
セットの発生をより確実に低減できる。
【0014】なお、具体的には、半導体単結晶基板はシ
リコン単結晶基板であり、単結晶薄膜はシリコン単結晶
薄膜であり、半導体単結晶基板の主表面の結晶方位は<
111>に対し若干オフアングルされている。従って、
この半導体単結晶基板の主表面上に成長する単結晶薄膜
も、原則的に該半導体単結晶基板と同様に<111>に
対しオフアングルされている。
【0015】
【発明の実施の形態】本発明者等は、以下のような条件
でエピタキシャル成長を行うことで、ファセットの発生
を抑制することができた。先ず、エピタキシャル成長を
行うための気相成長装置としては、いわゆるバレル型の
ものを用いる。図2に示すように、バレル型の気相成長
装置10のサセプタ2は、傾斜状態で立てかけられた基
板3を支持する座ぐり4を有している。サセプタ2の座
ぐり4は、基板3の支持状態を好適に維持できるよう
に、例えば図1(b)に示すように、エピタキシャルウ
ェーハの厚さより深く形成されている。ただし、深くし
すぎると基板3の周縁部へのガス供給が不十分になる結
果、膜厚分布が悪くなるため、そうならない程度に適度
の深さに設定されている。また、基板3としては、主表
面の結晶方位が略<111>であり、例えば(1−1
0)面にオリエンテーションフラット(以下、オリフ
ラ)を有し、主表面が[111]軸に対し[11−2]
軸方向に若干のオフアングルを有するものを用いる。こ
のタイプの基板3の主表面上にエピタキシャル層を成長
させた場合にファセットが発生する箇所(以下、ファセ
ット発生箇所)は、オフアングル方向の周縁部、すなわ
ちオリフラ側を12時方向とした場合に3時方向となる
側と決まっている(図5)。そこで、ファセット発生箇
所の外周が下側、すなわち座ぐりの内周面に当接するよ
うに基板3を座ぐり4内にセットしてエピタキシャル成
長を行うと、ファセットの発生が低減する(ファセット
の幅が小さくなる)。この現象から、「ファセットが発
生する理由」および「ファセットの発生を低減できる理
由」は以下の様であると考えられる。
【0016】<ファセットが発生する理由>一般に、座
ぐり4の内径は基板3を配置および取出し容易とするた
め基板3の外径よりも若干大きく設定されている。従っ
て、図1(a)に示すように、基板3の周囲何れかの箇
所では、基板3の外周と座ぐりの内周面(厳密には座ぐ
り4の内周の起立壁面)との間に若干の間隔(以下、単
に間隔)が生じることとなる。具体的には、今回用いた
バレル型の気相成長装置の場合、座ぐり4に基板3を傾
斜状態で立てかけて支持させるため、基板3外周の一部
は座ぐり4下側の内周面に当接ないし近接するものの、
その他の外周は座ぐり4の内周面と間隔が開いてしま
う。図1(b)に原料ガス流Gとして矢印で示すよう
に、間隔と対応する基板3周縁部には、座ぐり4下側と
比べて多くの原料ガスが供給され、成長速度が大きい。
つまり、ファセット発生箇所が間隔と対応するように基
板3が座ぐり4内に配置される場合には、間隔を介して
ファセット発生箇所に原料ガスが十分供給され、オフア
ングル面に比べて成長速度の遅い(111)ジャスト面
のエピタキシャル成長が促進されることとなる。従っ
て、この場合、ファセット発生箇所で(111)ジャス
ト面が大きく形成される結果、ファセットが大きくなっ
てしまう。
【0017】<ファセットを低減できる理由>ファセッ
トの発生する箇所であるオフアングル方向の周縁部が座
ぐり4下側に位置するように基板3を座ぐり4内に載置
すると、オフアングル方向の周縁部の外周は座ぐり4下
側の内周面と当接ないし近接する。すると、該外周と該
内周面との間には、実質的に上記間隔が生じなくなる。
このため、オフアングル方向の周縁部に対しては、間隔
を介した原料ガスの供給が実質的に行われなくなり、オ
フアングル方向の周縁部に対する原料ガスの供給量が、
他の周縁部に比べて抑制される。この結果、オフアング
ル方向の周縁部における成長速度は、他の周縁部に比べ
て小さくなる。すると、オフアングル方向の周縁部にお
いては、成長速度の大きいオフアングル面の成長が優先
され、(111)ジャスト面の成長速度が他の周縁部に
比べて一層小さくなる。つまり、ファセット発生箇所で
の(111)ジャスト面のエピタキシャル成長を抑制で
きることとなってファセットの幅を小さくできる。
【0018】<実施例>以下、図面を参照して、本発明
に係るエピタキシャルウェーハの製造方法について説明
する。
【0019】<気相成長装置の説明>この実施例では、
バレル型の気相成長装置を用いる場合について説明す
る。図2に示すように、バレル型の気相成長装置10
は、エピタキシャル成長を行うための反応炉1と、この
反応炉1内に配設され基板3を支持するサセプタ2と、
反応炉1内に反応ガスおよびキャリアガスを導入するた
めのガス導入管6と、反応炉1を加熱する加熱手段7
と、反応炉1からの排気を行う排気管8とを備えて概略
構成されている。
【0020】サセプタ2は、軸周りに回動可能な状態で
反応炉1内に吊下げ支持されている。このサセプタ2
は、図3に示すように、例えば、平断面形状が略正六角
形となるように構成された筒状のものであり、下部に向
かうにつれて正六角形が大寸法となるようなテーパー構
造となっている。そして、サセプタ2の六つの外周面の
上段、中段、下段には、それぞれ座ぐり4が形成されて
いる。この座ぐり4は、基板3を載置するためのもので
あり、例えば内径が129mmで深さDが1.4mmに
設定され(図3の(d))、その径方向がサセプタ2全
体のテーパーに沿って傾斜している。
【0021】<基板の説明>基板(半導体単結晶基板)
3としては、例えば直径が125mmで厚さが0.6m
m(600μm)のシリコン単結晶基板を用いる。ま
た、この基板3は、例えば(1 −1 0)面にオリフ
ラを有し、主表面が[111]軸に対し[11−2]軸
方向に1.15度だけ傾斜したオフアングルを有する。
従って、エピタキシャル成長させた場合のファセット発
生箇所は、オフアングル方向の周縁部、すなわちオリフ
ラ側を12時方向とした場合に3時方向となる側であ
る。
【0022】<気相エピタキシャル成長>以上のような
気相成長装置10と基板3を用いて、以下のようにして
気相エピタキシャル成長を行う。
【0023】先ず、エピタキシャル成長を行う前には、
ファセットの発生する周縁部の外周がサセプタ2に形成
された座ぐり4の内周面に当接するように、予め、ファ
セットの発生する周縁部Sを図1(a)に示すように下
側にして、基板3をサセプタ2の各座ぐり4内に傾斜状
態で立てかけて載置しておく。ここで、基板3は直径が
125mmであるのに対し、座ぐり4は内径が129m
mであるため、基板3の周縁部と座ぐり4の内周面との
間にはオリフラ部を除き最大4mm程度の間隔が生じる
が、基板3を座ぐり4内に傾斜状態で立てかけて載置す
るため、図1(b)に示すように、基板3の下側部分の
周縁部の外周は座ぐり4の内周面と当接あるいは近接し
た状態となる。しかも、ファセット発生箇所を下側にす
るので、座ぐり4の内周面と当接あるいは近接するのは
ファセット発生箇所の外周である。また、基板3は厚さ
が0.6mmであるのに対し座ぐり4は深さDが1.4
mmであるため、図1(b)に示すように基板3は完全
に座ぐり4内に入り込んだ状態となり、基板3の主表面
と座ぐり4の上縁部との間に段差が生じている。
【0024】次いで、加熱手段7により反応炉1内を所
定温度に加熱するとともに、反応炉1の上部のガス導入
管6等より反応炉1内に反応ガスおよびキャリアガスを
導入して基板3の主表面上にエピタキシャル成長を行
う。ここで、成長条件は、例えば、以下のようである。
すなわち、キャリアガスとして215リットル/min
の水素ガスを、また原料ガスとして7リットル/min
の所定濃度のトリクロロシラン(SiHCl3)ガス
を、それぞれ反応炉1内に供給することとし、反応温度
を1130℃、反応速度1.25μm/minの条件で
厚さ55μmのエピタキシャル層を基板3上に気相成長
させる。なお、エピタキシャル成長中にはサセプタ2を
軸周りに回転させるので、原料ガスは各基板3に対しほ
ぼ均一に供給される。また、反応炉1上部のガス導入管
6より導入されたガスは、サセプタ2の外周に沿って反
応炉1の下部に至り、排気管8を介して排気される。
【0025】このようなエピタキシャル成長中は、図1
(b)に示すように、各基板3の下側部分(すなわち、
オフアングル方向の周縁部(ファセット発生箇所)の外
周)に対応して、原料ガスの供給量が少なくなる滞留部
Tを発生させることができる。これは、基板3の下側部
分の外周部が座ぐり4の内周面と当接あるいは近接して
いるのに加えて、製造されるエピタキシャルウェーハの
主表面と座ぐり4の上縁部との間に段差が生じているこ
とに起因する。
【0026】このように原料ガスの供給量が少なくなる
滞留部Tを発生させた状態でエピタキシャル成長を行う
と、基板3の主表面のうち滞留部Tに臨む箇所、すなわ
ちファセット発生箇所(オフアングル方向の周縁部)へ
の原料(Si;シリコン)の供給量を低減できる。その
結果、ファセット発生箇所での成長速度を抑制すること
ができ、従って、ファセットの発生を抑制できる。本実
施例では、従来約3mmあったファセットの幅を2.3
mmにまで抑制することができた。
【0027】以上のようなエピタキシャルウェーハの製
造方法によれば、ファセット発生箇所(オフアングル方
向の周縁部)の外周を座ぐり4の内周面に当接若しくは
近接させてエピタキシャル成長を行うことでファセット
発生箇所での成長速度を抑制することができ(ファセッ
ト発生箇所の成長速度を他の周縁部に比べて小さくで
き)、ファセットの発生を抑制できる。
【0028】なお、上記の実施の形態では、座ぐりの径
方向が傾斜しているバレル型の気相成長装置を用いてエ
ピタキシャル成長を行う例について説明したが、本発明
はこれに限らず、例えば、縦型の気相成長装置など、基
板を座ぐり内に水平に配置してエピタキシャル成長を行
う気相成長装置を用いる場合に有用である。つまり、例
えば、座ぐりの径方向が水平であっても、オフアングル
方向の周縁部の外周が座ぐりの内周面に当接若しくは近
接するように載置してエピタキシャル成長を行えば良
い。また、オフアングルの方向が[11−2]軸方向で
ある場合について説明したが、オフアングル方向は、そ
の他でも、例えば[−110]軸方向、[1−10]軸
方向、[−1−12]軸方向であっても良い。さらに、
基板3のオフアングル方向の周縁部の外周を座ぐり4の
内周面に当接させることで、オフアングル方向の周縁部
の成長速度が他の周縁部に比べて小さくなるような基板
3の配置を実現したが、これに限らず、例えば、基板3
のオフアングル方向の周縁部への反応ガス流を抑制する
ためのガス流抑制手段(例えば、堰等)をサセプタ2に
設けても良い。
【0029】
【発明の効果】本発明に係るエピタキシャルウェーハの
製造方法によれば、半導体単結晶基板のオフアングル方
向の周縁部の成長速度が他の周縁部に比べて小さくなる
ように半導体単結晶基板を配置するので、オフアングル
方向の周縁部でのファセット面の成長が抑制され、結
果、ファセットを小さくできる。
【図面の簡単な説明】
【図1】基板を座ぐり内に載置した状態を示す説明図で
あり、このうち(a)は正面図、(b)は(a)のA−
A断面図である。
【図2】バレル型の気相成長装置を示す模式図である。
【図3】サセプタを示す図であり、このうち(a)はサ
セプタを横に倒した状態の正面図、(b)は平面図、
(c)は底面図、(d)は座ぐりの形状を示す(a)の
B−B断面図である。
【図4】ファセットを説明するための、エピタキシャル
ウェーハ周縁部の模式的な断面図である。
【図5】ファセットを説明するための、エピタキシャル
ウェーハの平面図である。
【符号の説明】
3 半導体単結晶基板 4 座ぐり S 周縁部

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 オフアングルを有する半導体単結晶基板
    の主表面上に単結晶薄膜を気相エピタキシャル成長させ
    る際に、前記半導体単結晶基板のオフアングル方向の周
    縁部における成長速度が他の周縁部に比べて小さくなる
    ように、前記半導体単結晶基板を配置することを特徴と
    するエピタキシャルウェーハの製造方法。
  2. 【請求項2】 前記オフアングル方向の周縁部は、気相
    エピタキシャル成長の結果、ファセットの発生する箇所
    であることを特徴とする請求項1記載のエピタキシャル
    ウェーハの製造方法。
  3. 【請求項3】 サセプタに形成された座ぐりの内周面に
    前記オフアングル方向の周縁部の外周が当接若しくは近
    接するように、前記半導体単結晶基板を座ぐり内に載置
    することを特徴とする請求項1または2記載のエピタキ
    シャルウェーハの製造方法。
  4. 【請求項4】 オフアングルを有する半導体単結晶基板
    の主表面上に単結晶薄膜を気相エピタキシャル成長させ
    る際に、前記半導体単結晶基板上においてファセットの
    発生する周縁部の外周が、サセプタに形成された座ぐり
    の内周面に当接若しくは近接するように、前記半導体単
    結晶基板を座ぐり内に載置することを特徴とするエピタ
    キシャルウェーハの製造方法。
  5. 【請求項5】 前記座ぐりの径方向は傾斜しており、前
    記ファセットの発生する周縁部を下側にして前記半導体
    単結晶基板を座ぐり内に傾斜状態で立てかけることを特
    徴とする請求項4記載のエピタキシャルウェーハの製造
    方法。
  6. 【請求項6】 前記ファセットの発生する周縁部は、前
    記半導体単結晶基板のオフアングル方向にあることを特
    徴とする請求項4または5記載のエピタキシャルウェー
    ハの製造方法。
  7. 【請求項7】 前記座ぐりの深さを前記エピタキシャル
    ウェーハの厚さより大きく設定することを特徴とする請
    求項3〜5のいずれかに記載のエピタキシャルウェーハ
    の製造方法。
  8. 【請求項8】 前記半導体単結晶基板はシリコン単結晶
    基板であり、前記単結晶薄膜はシリコン単結晶薄膜であ
    ることを特徴とする請求項1〜7のいずれかに記載のエ
    ピタキシャルウェーハの製造方法。
  9. 【請求項9】 前記半導体単結晶基板の主表面の結晶方
    位は、<111>に対しオフアングルされていることを
    特徴とする請求項1〜8のいずれかに記載のエピタキシ
    ャルウェーハの製造方法。
JP2001054986A 2001-02-28 2001-02-28 エピタキシャルウェーハの製造方法 Pending JP2002261023A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001054986A JP2002261023A (ja) 2001-02-28 2001-02-28 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001054986A JP2002261023A (ja) 2001-02-28 2001-02-28 エピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2002261023A true JP2002261023A (ja) 2002-09-13

Family

ID=18915240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001054986A Pending JP2002261023A (ja) 2001-02-28 2001-02-28 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2002261023A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007191362A (ja) * 2006-01-20 2007-08-02 National Institute Of Advanced Industrial & Technology ダイヤモンド製造方法
WO2007091638A1 (ja) * 2006-02-09 2007-08-16 Sumco Techxiv Corporation サセプタおよびエピタキシャルウェハの製造装置
KR100885382B1 (ko) 2007-11-28 2009-02-23 주식회사 실트론 서셉터

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007191362A (ja) * 2006-01-20 2007-08-02 National Institute Of Advanced Industrial & Technology ダイヤモンド製造方法
JP4729741B2 (ja) * 2006-01-20 2011-07-20 独立行政法人産業技術総合研究所 ダイヤモンド製造方法
WO2007091638A1 (ja) * 2006-02-09 2007-08-16 Sumco Techxiv Corporation サセプタおよびエピタキシャルウェハの製造装置
KR100885382B1 (ko) 2007-11-28 2009-02-23 주식회사 실트론 서셉터

Similar Documents

Publication Publication Date Title
JP5604907B2 (ja) 気相成長用半導体基板支持サセプタおよびエピタキシャルウェーハ製造装置およびエピタキシャルウェーハの製造方法
JP4492840B2 (ja) 化学的蒸着処理に使用する改良された受容体
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
JP5092975B2 (ja) エピタキシャルウェーハの製造方法
US8268708B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
KR20050012936A (ko) 서셉터 및 이를 포함하는 증착 장치
JP5370850B2 (ja) エピタキシャル膜成長方法、ウェーハ支持構造およびサセプタ
JP4647595B2 (ja) 気相成長装置
KR20080031515A (ko) 기상 성장 장치용 서셉터
JP2004319623A (ja) サセプタ及び気相成長装置
US20110073037A1 (en) Epitaxial growth susceptor
JP2005056984A (ja) 気相成長装置及び気相成長方法
JP2004119859A (ja) サセプタ、半導体ウェーハの製造装置及び製造方法
CN102644106B (zh) 一种单片炉外延层厚度均匀性生长的控制方法
JP2002033284A (ja) 縦型cvd用ウェハホルダー
JP2015198213A (ja) エピタキシャル炭化珪素ウェハの製造方法及びそれに用いる炭化珪素単結晶基板のホルダー
JP7190894B2 (ja) SiC化学気相成長装置
JP2009038294A (ja) 出力調整方法、シリコンエピタキシャルウェーハの製造方法、及びサセプタ
US20160340799A1 (en) Epitaxy reactor and susceptor system for improved epitaxial wafer flatness
JP2002261023A (ja) エピタキシャルウェーハの製造方法
JP2008091615A (ja) 被加工処理基板、その製造方法およびその加工処理方法
JP2652759B2 (ja) 気相成長装置用バレル型サセプタのウエハポケット
JP2008294217A (ja) 気相成長装置及び気相成長方法
JP2002265295A (ja) 気相成長用サセプタ及びこれを用いた気相成長方法
JP2022534935A (ja) ウェハの表面にエピタキシャル層を堆積させる方法、およびこの方法を実施するための装置