JP5092975B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP5092975B2
JP5092975B2 JP2008197880A JP2008197880A JP5092975B2 JP 5092975 B2 JP5092975 B2 JP 5092975B2 JP 2008197880 A JP2008197880 A JP 2008197880A JP 2008197880 A JP2008197880 A JP 2008197880A JP 5092975 B2 JP5092975 B2 JP 5092975B2
Authority
JP
Japan
Prior art keywords
wafer
susceptor
semiconductor wafer
epitaxial
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008197880A
Other languages
English (en)
Other versions
JP2010040534A (ja
Inventor
順次 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008197880A priority Critical patent/JP5092975B2/ja
Priority to US12/512,283 priority patent/US20100029066A1/en
Publication of JP2010040534A publication Critical patent/JP2010040534A/ja
Application granted granted Critical
Publication of JP5092975B2 publication Critical patent/JP5092975B2/ja
Priority to US14/301,600 priority patent/US9123759B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67386—Closed carriers characterised by the construction of the closed carrier
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Description

本発明は、サセプタおよび気相成長装置に関するものであり、より詳しくは均一な膜厚のエピタキシャル層を有するエピタキシャルウェーハを製造することができるサセプタおよび気相成長装置に関するものである。
更に本発明は、上記サセプタを使用するエピタキシャルウェーハの製造方法に関する。
近年、半導体素子の高集積化に伴い、半導体中の結晶欠陥、特に表面および表面近傍の結晶欠陥の低減が重要になってきている。このため、基板ウェーハの表面に結晶性に優れたエピタキシャル膜を気相成長させたエピタキシャルウェーハの需要が年々高まってきている。
エピタキシャルウェーハは、通常、基板ウェーハをサセプタによって支持した状態で基板ウェーハ表面上に原料ガスを供給することにより、エピタキシャル層を気相成長させて製造される。サセプタとしては、一般にウェーハを収容する座ぐり凹部を有するものが使用される（例えば特許文献１参照）。
特開２００３−１２３９７号公報
近年、高集積化に伴いエピタキシャルウェーハから半導体デバイスを製造するための面内使用率がさらに高まる傾向にある。しかし、特許文献１に記載のサセプタ等の従来のサセプタを使用して基板ウェーハ上にエピタキシャル膜を気相成長させると結晶軸方位によってエピタキシャル膜の外周部の厚さと中心部の厚さが大きく異なる現象が生じる。このようなエピタキシャルウェーハは外周部をデバイス作製に使用することができず面内使用率を高めることは困難である。
そこで本発明の目的は、均一な膜厚のエピタキシャル層を有するエピタキシャルウェーハを製造するための手段を提供することにある。
上記目的は、下記手段により達成された。
半導体ウェーハの表面上にエピタキシャル層を気相成長させてエピタキシャルウェーハを製造する方法であって、
上記半導体ウェーハを、半導体ウェーハを収容する座ぐり凹部を有するサセプタの該座ぐり凹部に収容した状態で上記気相成長を行い、
前記座ぐり凹部の側壁は平坦部と該平坦部より高い突出部とからなり、かつ該平坦部の高さは前記半導体ウェーハの厚み以上であり、
前記半導体ウェーハの表面において、近接する｛１１１｝面が存在する方向の端面と前記突出部が対向するように該ウェーハを前記座ぐり凹部に収容するエピタキシャルウェーハの製造方法。
本発明によれば、面内全域にわたり膜厚が均一なエピタキシャル層を有するエピタキシャルウェーハを提供することができる。
更に本発明によれば、半導体ウェーハ上に結晶性に優れた均一なエピタキシャル層を形成することができるため、半導体ウェーハの結晶方位性による半導体素子中の結晶欠陥、特に表面および表面近傍の結晶欠陥の低減が可能である。
［サセプタ］
本発明は、半導体ウェーハの表面上にエピタキシャル層を気相成長させてエピタキシャルウェーハを製造する際に該半導体ウェーハを収容する座ぐり凹部を有するサセプタに関する。本発明のサセプタは、上記座ぐり凹部の側壁が平坦部と該平坦部より高い突出部とからなり、かつ該平坦部の高さは上記半導体ウェーハの厚み以上であることを特徴とする。
例えば、半導体ウェーハの（１００）面上にエピタキシャル層を気相成長させると、＜１１０＞方位の外周部膜厚が局所的に厚くなる現象が観察される。ここで外周部とは、例えばウェーハ外縁からこの外縁から５ｍｍまでの領域であるが、半導体ウェーハの直径によっては例えば外縁から１ｍｍまでの領域や外縁から７ｍｍまでの領域である場合もある。上記現象は、＜１００＞方位での外周部の気相成長速度が＜１１１＞方位での外周部の気相成長速度に比べて速いことに起因して発生すると考えられる。即ち、前述のエピタキシャル層の外周部の厚さと中心部の厚さが大きく異なる現象は、ウェーハ面内で外周部の気相成長速度が速い方位と遅い方位があることに起因して発生すると考えられる。すなわち｛１１１｝面におけるシリコンの成長速度が遅い為、それに隣接する主表面における成長速度は相対的に速くなり局所的にエピタキシャル層が厚くなる。本発明のサセプタは、上記のように座ぐり凹部の側壁の一部（突出部）が高くなっているため、この突出部が気相成長速度が速い方位の端面と対向するように半導体ウェーハを座ぐり凹部に収容することにより、気相成長速度が速い方位において、外周部に供給される原料ガス量を減少させ外周部における気相成長を抑制することができる。これにより半導体ウェーハ外周部における結晶方位による気相成長速度の違いを抑制し、面内全域にわたり均一な膜厚のエピタキシャル層を形成することができる。
さらに、側壁高さがウェーハ厚み以上である座ぐり凹部を設け、ウェーハをその中へ載置することにより、ウェーハの面取りを含む周縁部（特に裏面）へのシリコンの回り込みを押さえ、かつ側壁に突出部を設けることで気相成長速度が速い方位の周縁部における局所的なシリコン成長を回避し外周部における気相成長速度を安定させバラツキが出ないようにすることによって、均一な膜厚のエピタキシャル層を安定的に得ることができる。
また、上記のように外周部の気相成長を抑制させたい方位以外において、座ぐり凹部の側壁高さを変化させると面内全体の膜厚の均一化を図ることが困難となるため、本発明のサセプタでは上記突出部以外の側壁は平坦部とする。
以下、本発明のサセプタについて更に詳細に説明する。
図１に、本発明のサセプタの一部拡大図（サセプタ凹部内から側壁を観察した状態）を示す。突出部は平坦部より高ければよくその形状は特に限定されるものではない。例えば、突出部の断面形状の具体例としては、台形（図１（ａ））、三角形（図１（ｂ））、長方形（図１（ｃ））等を挙げることができる。
次に、図２を参照し、突出部の形状について更に説明する。
図２中、直線（ａ）はウェーハ表面の中心を始点とし、他の方位と比べて外周部気相成長速度が速い方位（例えば｛１００｝面に対して平行な＜１１０＞方位：または（１００）面に対して平行な［０１１］方位と同等の方位）に沿って突出部の上面（平坦面）の中心を通る仮想直線であり、直線（ｂ）は、ウェーハ表面の中心を始点とし突出部上面端部を通る仮想直線であり、直線（ｃ）は、ウェーハ表面の中心を始点とし突出部下端部を通る仮想直線である。直線（ａ）と直線（ｂ）とのなす角θ1は、例えば０〜１５°とすることができ、０〜１０°とすることが好ましい。θ1が０°の場合、突出部の断面形状は三角形となる。一方、直線（ａ）と直線（ｃ）とのなす角θ2は、例えば５〜２０°であることが好ましい。
本発明のサセプタにおける前記突出部の数は、外周部気相成長速度が速い方位の数と同数とすることが好ましい。例えばエピタキシャル層を形成する表面が（１００）面の場合、外周部気相成長を抑制すべき方位は＜１１０＞方位であるため、その数（４つ）と同数の突出部を設けることが好ましく、座ぐり凹部側壁のウェーハノッチを＜１１０＞方位とし、対向する位置（ノッチ対向部）を０°とした場合、８５°〜９５°の部分、１７５°〜１８５°の部分、２６５°〜２７５°の部分、３５５°〜５°の部分に突出部を設けることが更に好ましい。
本発明のサセプタにおいて平坦部とは、図１に示すように上面が平坦な部分である。その高さは、前述のようにウェーハ裏面への原料ガスの回りこみを防止するため座ぐり凹部内に収容される半導体ウェーハの厚み以上とする。平坦部の高さは、ウェーハ裏面への原料ガスの回りこみを防止しつつウェーハ表面において気相成長を良好に進行させる観点から、収容されるウェーハ厚の１．０〜２．０倍であることが好ましく、１．０〜１．３倍であることがより好ましい。具体的には、０．６〜１．０ｍｍ程度とすることができる。
前記突出部の最も高い部分（最高部）と平坦部上面との高さの差は、０．１〜５ｍｍ程度が好ましい。より好ましくは０．１〜０．５ｍｍ程度である。上記範囲であれば気相成長速度が速い方位において外周部以外の領域の気相成長を大きく妨げることなく外周部の気相成長を抑制し面内の膜厚の均一性を高めることができる。
前記座ぐり凹部は、例えば、前記形状を有する側壁と略円形の底壁とにより構成される。座ぐり凹部に収容される半導体ウェーハの最外端から上記側壁までの距離が過度に離れていると突出部を設ける効果を得ることが困難な場合がある。この観点から、半導体ウェーハの最外端から上記側壁までの距離が０．５〜２．０mm程度となるように、収容する半導体ウェーハのサイズに応じて座ぐり凹部の底壁形状を決定することが好ましい。
本発明のサセプタは、従来サセプタに使用されていた材質を用いて作製することができる。例えば炭素母材の表面にＳｉＣをコーティングし本発明のサセプタを作製することができる。母材表面にＳｉＣをコーティングすることにより母材によるウェーハ汚染を防ぐことができる。
［気相成長装置、エピタキシャルウェーハの製造方法］
本発明の気相成長装置は、本発明のサセプタと、該サセプタを収容する反応チャンバとを含むものである。本発明のサセプタを含む点以外は、エピタキシャルウェーハの製造に通常使用される公知の気相成長装置と同様の構成とすることができる。気相成長装置の構成については、例えば特開２００４−６３８６５号公報、特開２００５−１９７３８０号公報、特開２００７−１８９２２２号公報、特許第３９３１５７８号公報等に詳細に記載されている。
更に本発明は、半導体ウェーハの表面上にエピタキシャル層を気相成長させてエピタキシャルウェーハを製造する方法に関する。本発明のエピタキシャルウェーハの製造方法は、エピタキシャル層を形成する半導体ウェーハを本発明のサセプタの座ぐり凹部に収容した状態で気相成長を行う。
図３に本発明の気相成長装置の一例（概略断面図）を示す。以下、図３に基づき本発明の気相成長装置および本発明のエピタキシャルウェーハの製造方法について説明するが、本発明は図１に示す態様に限定されるものではない。
図３中、気相成長装置（以下、装置）１は、その内部にエピタキシャル膜の形成室（以下、反応チャンバ）２を有している。この反応チャンバ２は、上側ドーム３と下側ドーム４とドーム取り付け体５とを備えている。上側ドーム３および下側ドーム４は、石英などの透明な材料から構成され、装置１の上方および下方に複数配置されたハロゲンランプ６により、サセプタ１０および半導体ウェーハＷが加熱される。サセプタ１０は、サセプタ回転軸７に連なる支持アーム８によってその下面の外周部が嵌合されて回転する。サセプタ１０は、先に説明したようにウェーハを収容する座ぐり凹部を有する。上記座ぐり凹部は、半導体ウェーハＷが収納される略円形の底壁と、これを取り囲む側壁とにより形成される。また、サセプタ１０の外周部には、図３に示すように、その周方向に向かって、例えば１２０度毎に合計３本の貫通孔（リフトピン挿通用貫通孔）１０ｂを形成することができる。各リフトピン挿通用貫通孔１０ｂには、半導体ウェーハＷを昇降させるリストピン９が遊挿されている。リフトピン９の昇降は、リフトアーム１１により行われる。
ドーム取り付け体５のうち、サセプタ１０と対峙する高さ位置には、ガス供給口１２とガス排出口１３とが対向配置されている。ガス供給口１２からは、反応チャンバ２内にＳｉＨＣｌ3などのＳｉソースガス（原料ガス）を水素ガス（キャリアガス）で希釈し、それにドーパントを微量混合した反応ガスが、半導体ウェーハＷの表面に対して平行（水平方向）に供給される。この供給された反応ガスは、半導体ウェーハＷの表面を通過してエピタキシャル膜成長後、ガス排出口１３より装置１の外に排出される。一方、サセプタ下面側には、通常、ウェーハ周辺を清浄に保つために、ガス供給口１４からキャリアガスが供給される。ここで本発明のサセプタを使用することにより、外周部の気相成長が速い方位において、外周部への原料ガスの供給量を低減することができる。これにより結晶方位による外周部気相成長速度の差を抑え面内全域で均一な膜厚を有するエピタキシャルウェーハを形成することができる。
半導体ウェーハとしては、シリコンウェーハを挙げることができるが、化合物半導体等の他の半導体ウェーハでもよく特に限定されるものではない。また、エピタキシャル層を形成する表面は特に限定されるものではないが、例えば｛１００｝面、｛１１０｝面等を挙げることができる。従来のサセプタを使用したエピタキシャル層形成では、｛１１１｝面が隣接する主表面では、｛１１１｝面が存在する方向の、主表面に対して平行な軸方向の外周縁のエピ厚が厚くなる。例えば（１００）面上では、前述の通り、＜１００＞方位での外周部の気相成長速度は＜１１１＞方位での外周部の気相成長速度に比べて速いため、（１００）面上にエピタキシャル層を成長させると、＜１１０＞方位の外周部膜厚が局所的に厚くなる。これに対し、本発明のサセプタによれば外周部気相成長速度が速い方位、具体的には近接する｛１１１｝面が存在する方向、の端面と前記突出部が対向するように半導体ウェーハを座ぐり凹部に収容しエピタキシャル成長を行うことにより、面内全域で均一な膜厚のエピタキシャル層を形成することができる。
半導体ウェーハの厚さは、例えば６００〜１０００μmである。先に説明したように、本発明では半導体ウェーハの厚さに応じてサセプタの座ぐり凹部側壁高さを決定する。
半導体ウェーハの載置は、例えば外部の搬送装置から反応チャンバ内に半導体ウェーハを搬入した後、リフトピンを貫通孔より上方に上昇して半導体ウェーハを受け取り、続いて下方に下降することで、半導体ウェーハをサセプタ上に載置することができる。その後、反応チャンバ内でサセプタ上面側に原料ガスを供給することにより、半導体ウェーハ表面と原料ガスとを接触させ気相成長反応（エピタキシャル成長）を進行させることができる。原料ガスとしては、例えばＳｉＨ4、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4 などを採用することができる。原料ガスは、通常キャリアガスと混合して供給される。キャリアガスとしては、例えば水素ガス、不活性ガスなどを採用することができる。原料ガスとキャリアガスとの混合比は適宜設定すればよい。
サセプタ上面側に供給するガスの流量は、反応チャンバ内の温度条件や所望のエピタキシャル層厚等に応じて決定すればよいが、通常５０〜１００リットル／分程度である。
サセプタ下面側にキャリアガスを供給する場合、キャリアガスとしては、例えば水素ガス、不活性ガスなどを採用することができる。サセプタ下面側に供給するガスの流量は、上面側に供給するガス流量の１／３〜１／４程度とすることが好ましい。
前記ガス供給時には通常、半導体ウェーハは加熱されている。加熱手段としては、例えば図２に示すようにサセプタ上方および／または下方に設けた加熱ランプを用いることができる。また、サセプタを取り囲むような環状の予熱板（予熱リング）を設けることも可能である。ウェーハおよびサセプタの加熱温度は、適宜設定すればよい。
気相成長工程が終了し表面上にエピタキシャル層が形成されたウェーハは、リフトピンを貫通孔より上方に上昇させることで持ち上げることができる。持ち上げられたウェーハはロボットアーム等により搬送装置に移し反応チャンバ外へ排出することができる。上記一連の工程を繰り返すことにより、エピタキシャルウェーハを量産することができる。
以下、本発明を実施例により説明する。但し、本発明は実施例に示す態様に限定されるものではない。
［実施例１］
エピタキシャル層を形成する表面が（１００）面である３００ｍｍ半導体ウェーハを、気相成長装置の反応チャンバ内に配置された、座ぐり凹部側壁のウェーハノッチと対向する位置（ノッチ対向部）を０°とした場合、８５°〜９５°の部分、１７５°〜１８５°の部分、２６５°〜２７５°の部分、３５５°〜５°の部分に突出部を設けたサセプタに載置した。
上記サセプタに載置された半導体ウェーハの表面に、気相エピタキシャル法によりエピタキシャル膜を成長させた。以下、このエピタキシャル成長工程を具体的に説明する。
気相エピタキシャル成長装置として、上下にヒータが配設されたチャンバの中央部に、平面視して円形で、ウェーハが１枚載置できるサセプタが水平配置されたものを使用した。
サセプタの表面の内周側部分には、半導体ウェーハを、表裏面を水平にした横置き状態で収納する上段ザグリ部（環状の段差）が形成されていた。また、チャンバの一側部には、チャンバの上部空間に、所定のキャリアガス（Ｈ2ガス）と所定のソースガス（ＳｉＨＣｌ3ガス）とを、ウェーハ表面に対して平行に流すガス供給口が配設されていた。また、チャンバの他側部には、両ガスの排気口が形成されていた。
エピタキシャル成長時には、まず、半導体ウェーハをサセプタに載置した。載置の詳細は前述の通りである。
次に、加熱された半導体ウェーハの表面にエピタキシャル膜を成長させた。すなわち、キャリアガスとソースガスとを、対応するガス供給口を通してチャンバへ導入した。炉内圧力を１００±２０ＫＰａとし、１０００℃〜１２００℃に加熱した半導体ウェーハ上に、ソースガスの熱分解または還元によって生成されたシリコンを、反応速度１．５〜４．５μｍ／分で析出させた。これにより、半導体ウェーハの表面上に厚さ２〜２０μｍの単結晶シリコンからなるエピタキシャル膜が成長された。
以上の工程により、エピタキシャルウェーハを作製した。
［比較例１］
サセプタとして従来型のサセプタ（座ぐり凹部側壁高さが一定であり突出部を持たないサセプタ）を用いた点以外は実施例１と同様の方法でエピタキシャルウェーハを作製した。
エピタキシャルウェーハ外周上における膜厚分布
実施例１および比較例１において半導体ウェーハの表面に作製されたエピタキシャル膜の厚さを赤外干渉法により測定した結果を図４に示す。図４は、半導体ウェーハの外周部エッジから２ｍｍの地点で円周上に膜厚を測定した結果である。図４下図に示すように、比較例１で作製したエピタキシャルウェーハでは、＜１１０＞方位の外周部膜厚が局所的に厚くなる現象が観察された。
膜厚のばらつき測定
実施例１で作製したエピタキシャルウェーハおよび比較例１で作製したエピタキシャルウェーハについて、エピタキシャル膜厚測定装置（FT-IR）により、＜１００＞方位と＜１１０＞方位の膜厚値を比較した結果、比較例１で作製したエピタキシャル層の＜１１０＞方位の膜厚は＜１００＞方位の膜厚の１．８５％増しであったのに対し、実施例１で作製したエピタキシャル層では０．７５％増しであり比較例１の約半減に抑制することができた。
以上の結果から、本発明によれば面内全域にわたって均一な膜厚のエピタキシャル層を形成できることが示された。
本発明のサセプタの一部拡大図を示す。 本発明のサセプタの突出部形状の説明図である。 本発明の気相成長装置の一例を示す概略断面図である。 実施例１および比較例１で作製したエピタキシャルウェーハのウェーハ外周上における膜厚分布を示す。
符号の説明
１ 気相成長装置
２ 反応チャンバ
３ 上側ドーム
４ 下側ドーム
５ ドーム取り付け体
６ ハロゲンランプ
７ サセプタ回転軸
８ 支持アーム
９ リフトピン
１０ サセプタ
１１ リフトアーム
１２ ガス供給口
１３ ガス排出口
１４ ガス供給口
１５ ガス排出口

Claims (1)

  1. 半導体ウェーハの表面上にエピタキシャル層を気相成長させてエピタキシャルウェーハを製造する方法であって、
    上記半導体ウェーハを、半導体ウェーハを収容する座ぐり凹部を有するサセプタの該座ぐり凹部に収容した状態で上記気相成長を行い、
    前記座ぐり凹部の側壁は平坦部と該平坦部より高い突出部とからなり、かつ該平坦部の高さは前記半導体ウェーハの厚み以上であり、
    前記半導体ウェーハの表面において、近接する｛１１１｝面が存在する方向の端面と前記突出部が対向するように該ウェーハを前記座ぐり凹部に収容するエピタキシャルウェーハの製造方法。
JP2008197880A 2008-07-31 2008-07-31 エピタキシャルウェーハの製造方法 Active JP5092975B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008197880A JP5092975B2 (ja) 2008-07-31 2008-07-31 エピタキシャルウェーハの製造方法
US12/512,283 US20100029066A1 (en) 2008-07-31 2009-07-30 Susceptor, vapor phase growth apparatus, and method of manufacturing epitaxial wafer
US14/301,600 US9123759B2 (en) 2008-07-31 2014-06-11 Susceptor, vapor phase growth apparatus, and method of manufacturing epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008197880A JP5092975B2 (ja) 2008-07-31 2008-07-31 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010040534A JP2010040534A (ja) 2010-02-18
JP5092975B2 true JP5092975B2 (ja) 2012-12-05

Family

ID=41608784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008197880A Active JP5092975B2 (ja) 2008-07-31 2008-07-31 エピタキシャルウェーハの製造方法

Country Status (2)

Country Link
US (2) US20100029066A1 (ja)
JP (1) JP5092975B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4170062A1 (en) * 2021-10-21 2023-04-26 ASM IP Holding B.V. Substrate supports for semicondcutor processing systems

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4379585B2 (ja) * 2003-12-17 2009-12-09 信越半導体株式会社 気相成長装置およびエピタキシャルウェーハの製造方法
WO2009060912A1 (ja) * 2007-11-08 2009-05-14 Sumco Corporation エピタキシャル膜成長方法、ウェーハ支持構造およびサセプタ
WO2011033752A1 (ja) * 2009-09-17 2011-03-24 株式会社Sumco エピタキシャルウェーハの製造方法および製造装置
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
US20110297088A1 (en) * 2010-06-04 2011-12-08 Texas Instruments Incorporated Thin edge carrier ring
JP5698043B2 (ja) * 2010-08-04 2015-04-08 株式会社ニューフレアテクノロジー 半導体製造装置
US9905443B2 (en) * 2011-03-11 2018-02-27 Applied Materials, Inc. Reflective deposition rings and substrate processing chambers incorporating same
KR101496572B1 (ko) * 2012-10-16 2015-02-26 주식회사 엘지실트론 에피택셜 성장용 서셉터 및 에피택셜 성장방법
US20140116336A1 (en) * 2012-10-26 2014-05-01 Applied Materials, Inc. Substrate process chamber exhaust
JP5535347B1 (ja) * 2013-02-04 2014-07-02 エピクルー株式会社 撮像装置、半導体製造装置および半導体製造方法
JP6127748B2 (ja) 2013-06-10 2017-05-17 株式会社Sumco エピタキシャルウェーハの製造方法
US10047457B2 (en) * 2013-09-16 2018-08-14 Applied Materials, Inc. EPI pre-heat ring
US11414759B2 (en) * 2013-11-29 2022-08-16 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for supplying process gas into wafer process apparatus
CN107004583B (zh) * 2014-12-02 2020-06-26 昭和电工株式会社 晶片支承台、化学气相生长装置、外延晶片及其制造方法
KR20160090698A (ko) * 2015-01-22 2016-08-01 주식회사 엘지실트론 에피택셜 웨이퍼의 성장을 위한 리액터의 재가동 준비 방법
KR20170102020A (ko) 2015-01-23 2017-09-06 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼 내의 퇴적 계곡들을 제거하기 위한 신규한 서셉터 설계
US10184193B2 (en) 2015-05-18 2019-01-22 Globalwafers Co., Ltd. Epitaxy reactor and susceptor system for improved epitaxial wafer flatness
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102016211614A1 (de) * 2016-06-28 2017-12-28 Siltronic Ag Verfahren und Vorrichtung zur Herstellung von beschichteten Halbleiterscheiben
DE102016212780A1 (de) * 2016-07-13 2018-01-18 Siltronic Ag Vorrichtung zur Handhabung einer Halbleiterscheibe in einem Epitaxie-Reaktor und Verfahren zur Herstellung einer Halbleiterscheibe mit epitaktischer Schicht
JP6740084B2 (ja) * 2016-10-25 2020-08-12 株式会社ニューフレアテクノロジー 気相成長装置、環状ホルダ、及び、気相成長方法
DE102017206671A1 (de) * 2017-04-20 2018-10-25 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe während des Abscheidens einer Schicht auf einer Vorderseite der Halbleiterscheibe und Verfahren zum Abscheiden der Schicht unter Verwendung des Suszeptors
CN111295737B (zh) * 2017-08-31 2023-08-11 胜高股份有限公司 基座、外延生长装置、外延硅晶片的制造方法及外延硅晶片
JP7151664B2 (ja) * 2019-08-15 2022-10-12 信越半導体株式会社 エピタキシャルウェーハの製造方法
CN110578166A (zh) * 2019-10-15 2019-12-17 上海新昇半导体科技有限公司 外延生长设备和外延生长方法
US20220205134A1 (en) * 2020-12-31 2022-06-30 Globalwafers Co., Ltd. Systems and methods for a preheat ring in a semiconductor wafer reactor
US20230070804A1 (en) * 2021-09-02 2023-03-09 Wonik Ips Co., Ltd. Substrate processing apparatus
JP7276582B1 (ja) * 2022-09-28 2023-05-18 信越半導体株式会社 エピタキシャル成長用サセプタ及びエピタキシャルウェーハの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3596710B2 (ja) * 1996-09-10 2004-12-02 信越半導体株式会社 気相成長装置用サセプタ
JP3931578B2 (ja) 2001-03-30 2007-06-20 信越半導体株式会社 気相成長装置
WO2002097872A1 (fr) * 2001-05-31 2002-12-05 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de semi-conducteur et suscepteur utilise a cet effet
JP4613451B2 (ja) * 2001-06-29 2011-01-19 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2004063865A (ja) 2002-07-30 2004-02-26 Shin Etsu Handotai Co Ltd サセプタ、気相成長装置およびエピタキシャルウェーハの製造方法
JP4343580B2 (ja) * 2003-05-09 2009-10-14 シャープ株式会社 薄膜形成装置
US7024105B2 (en) * 2003-10-10 2006-04-04 Applied Materials Inc. Substrate heater assembly
JP2005197380A (ja) 2004-01-06 2005-07-21 Sumitomo Mitsubishi Silicon Corp ウェーハ支持装置
JPWO2005111266A1 (ja) * 2004-05-18 2008-03-27 株式会社Sumco 気相成長装置用サセプタ
US7638003B2 (en) 2006-01-12 2009-12-29 Asm Japan K.K. Semiconductor processing apparatus with lift pin structure
JP2007243167A (ja) * 2006-02-09 2007-09-20 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 サセプタおよびエピタキシャルウェハの製造装置
JP4868522B2 (ja) * 2006-03-30 2012-02-01 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及び製造装置
US8021484B2 (en) * 2006-03-30 2011-09-20 Sumco Techxiv Corporation Method of manufacturing epitaxial silicon wafer and apparatus therefor
JP5444607B2 (ja) * 2007-10-31 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法
JP5012554B2 (ja) * 2008-02-19 2012-08-29 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP5156446B2 (ja) * 2008-03-21 2013-03-06 株式会社Ｓｕｍｃｏ 気相成長装置用サセプタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4170062A1 (en) * 2021-10-21 2023-04-26 ASM IP Holding B.V. Substrate supports for semicondcutor processing systems

Also Published As

Publication number Publication date
JP2010040534A (ja) 2010-02-18
US20140290564A1 (en) 2014-10-02
US9123759B2 (en) 2015-09-01
US20100029066A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
JP5092975B2 (ja) エピタキシャルウェーハの製造方法
JP5412759B2 (ja) エピタキシャルウェーハの保持具及びそのウェーハの製造方法
CN110494957B (zh) 外延生长装置及预热环以及使用这些的外延晶片的制造方法
TWI417988B (zh) Pneumatic growth device base
WO2005111266A1 (ja) 気相成長装置用サセプタ
JP5834632B2 (ja) サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
JPWO2011070741A1 (ja) Ｃｖｄ用トレーおよびそれを用いた成膜方法
JP5446760B2 (ja) エピタキシャル成長方法
WO2005034219A1 (ja) シリコンエピタキシャルウェーハの製造方法、及びシリコンエピタキシャルウェーハ
US20110073037A1 (en) Epitaxial growth susceptor
KR101046068B1 (ko) 화학 기상 증착 장치용 서셉터 및 이를 구비하는 화학 기상증착 장치
JP5098873B2 (ja) 気相成長装置用のサセプタ及び気相成長装置
JP5161748B2 (ja) 気相成長用サセプタ及び気相成長装置並びにエピタキシャルウェーハの製造方法
JP2011165964A (ja) 半導体装置の製造方法
JP3972710B2 (ja) サセプタ、エピタキシャルウェーハの製造装置および製造方法
TW201929050A (zh) 磊晶成長裝置及使用此裝置的半導體磊晶晶圓的製造方法
JP2010016312A (ja) エピタキシャルウェーハの製造方法
JP2002033284A (ja) 縦型ｃｖｄ用ウェハホルダー
JP2000103696A (ja) シリコンエピタキシャルウェ―ハおよびその製造方法
JP5195370B2 (ja) エピタキシャルウェーハの製造方法
JP5440589B2 (ja) 気相成長装置及びエピタキシャルウェーハの製造方法
TW201725697A (zh) 外延晶片的製造方法
WO2009093417A1 (ja) サセプタ及び気相成長装置並びに気相成長方法
JP2011077476A (ja) エピタキシャル成長用サセプタ
JP2006041028A (ja) サセプタ、およびエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

R150 Certificate of patent or registration of utility model

Ref document number: 5092975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250