WO2005034219A1 - シリコンエピタキシャルウェーハの製造方法、及びシリコンエピタキシャルウェーハ - Google Patents

シリコンエピタキシャルウェーハの製造方法、及びシリコンエピタキシャルウェーハ Download PDF

Info

Publication number
WO2005034219A1
WO2005034219A1 PCT/JP2004/014080 JP2004014080W WO2005034219A1 WO 2005034219 A1 WO2005034219 A1 WO 2005034219A1 JP 2004014080 W JP2004014080 W JP 2004014080W WO 2005034219 A1 WO2005034219 A1 WO 2005034219A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon
susceptor
wafer
silicon wafer
lift pin
Prior art date
Application number
PCT/JP2004/014080
Other languages
English (en)
French (fr)
Inventor
Koichi Kanaya
Tsuyoshi Nishizawa
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to US10/572,465 priority Critical patent/US7615116B2/en
Priority to EP04788176A priority patent/EP1670044A4/en
Priority to JP2005514420A priority patent/JP4655935B2/ja
Publication of WO2005034219A1 publication Critical patent/WO2005034219A1/ja

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Definitions

  • the present invention relates to a method of manufacturing a silicon epitaxial wafer in which a silicon epitaxial layer is vapor-phase grown on a main surface of a silicon wafer on a susceptor by using a vapor growth apparatus, and a method of manufacturing a silicon epitaxial wafer.
  • a silicon epitaxial wafer in which a silicon epitaxial layer is vapor-phase grown on a main surface of a silicon wafer on a susceptor by using a vapor growth apparatus, and a method of manufacturing a silicon epitaxial wafer.
  • Eha Eha.
  • a silicon wafer As a vapor phase growth apparatus for vapor-phase growing a silicon epitaxy layer on a main surface of a silicon wafer, a silicon wafer is carried into a reaction vessel and mounted on a susceptor in the reaction vessel. While the silicon wafer is heated by the upper lamp provided above the susceptor and the lower lamp provided below the susceptor, the source gas is supplied onto the main surface of the silicon wafer.
  • the silicon epitaxy wafer obtained by the vapor phase growth is carried out of a reaction vessel.
  • a hole for inserting a lift pin (hereinafter, referred to as a lift pin insertion hole) is formed so as to penetrate through the front and back of the susceptor, and the lift pin is inserted into the lift pin insertion hole. Is inserted.
  • silicon epitaxy is applied to the main surface of silicon wafer.
  • a silicon wafer is loaded into a reaction vessel, placed on a susceptor, and then heated inside the reaction vessel to a hydrogen heat treatment temperature to perform hydrogen treatment.
  • the silicon oxide film on the surface of the silicon wafer is removed by etching with hydrogen.
  • the inside of the reaction vessel is set to a growth temperature, and a silicon source gas is supplied onto the main surface of the silicon wafer, whereby a silicon epitaxy layer is vapor-phase grown on the main surface of the silicon wafer.
  • a silicon source gas is supplied onto the main surface of the silicon wafer, whereby a silicon epitaxy layer is vapor-phase grown on the main surface of the silicon wafer.
  • Patent Document 1 JP-A-6-318630
  • Patent Document 2 US Patent Publication No. 6444027
  • the thickness of the silicon epitaxial layer obtained on the main surface of the crystal substrate may be thinner in the vicinity of the lift pins than in other portions, and the surface shape of the silicon epitaxial layer may be partially concave.
  • the silicon epitaxial layer after the vapor phase growth step is used. Projections may be formed on the rear surface of the wafer corresponding to the positions where the through holes are formed. Further, a convex portion is similarly formed corresponding to the gap between the lift pin and the lift pin insertion hole. However, in this case, the convex portion is formed in a ring shape outside the gap. The formation of the projection on the back surface of the silicon epitaxial wafer deteriorates the shape.
  • a protrusion (the position of the lift pin insertion hole may be uneven) may be formed on the back surface of the silicon epitaxial wafer corresponding to the position of the through hole (including the lift pin insertion hole) formed in the susceptor. It is an object of the present invention to provide a method of manufacturing a silicon epitaxial wafer that can suppress the occurrence.
  • a method for manufacturing a silicon epitaxy wafer according to claim 1 of the present invention comprises a reaction vessel, and a silicon wafer mounted on the upper surface disposed in the reaction vessel.
  • the heating ratio between the upper heating means and the lower heating means is adjusted for each apparatus.
  • each apparatus is, for example, that a plurality of lamps are generally used as a heating source. It is not considered that this is caused by changes or variations in the thermal characteristics of the lamps used, the mounting accuracy of the lamps, the shape or deterioration of the lamp reflector, and the shape of the dirt or susceptor.
  • a susceptor disposed in the reaction vessel and having the silicon wafer mounted on an upper surface thereof is provided.
  • a silicon epitaxial is obtained. It is characterized in that to control the shape of the concave convex portion formed on the rear surface of Eha, Ru.
  • the natural oxide film formed on the back surface of the silicon wafer passes through the through-hole (including the gap of the lift pin insertion hole) formed in the susceptor. Etching is removed by the invading hydrogen gas. Then, when the part from which the natural oxide film has been removed comes into contact with the silicon source gas, the silicon grows partially epitaxially. Since the silicon source gas enters the back surface of the silicon wafer facing the susceptor through the through holes (including the gap between the lift pin insertion holes), it corresponds to the position where the through holes (including the lift pin insertion holes) are formed. As a result, the silicon film partially grows, and a convex portion (in a position corresponding to the lift pin insertion hole portion, an irregular shape may be formed) occurs.
  • the growth rate of the silicon film on the rear surface can be reduced by adjusting the heating ratio between the upper heating means and the lower heating means. Therefore, it is possible to suppress the occurrence of uneven portions on the back surface of the silicon epitaxial wafer.
  • the invention described in claim 3 of the present invention is characterized in that the through holes (including the lift pin insertion holes) formed near the lift pins and in the Z or susceptor at the position where the silicon wafer is mounted are provided. Irregularities on the surface of the silicon epitaxial wafer corresponding to the position The shape (height or depth) force is not more than nm, and the shape (height) of the convex portion formed on Z or the back surface is not more than lOnm.
  • the present invention it is possible to obtain a silicon epitaxy wafer having better flatness by suppressing the occurrence of irregularities on the front surface and the Z or rear surface of the silicon epitaxy wafer.
  • the convex shape of the back surface is formed on the front surface side in the device manufacturing process, in particular, in the process of sucking and holding the back surface of the wafer on the wafer chuck. It is not transferred to the surface, and no problem occurs in, for example, photolithography.
  • the surface shape of the silicon epitaxy layer formed near the lift pins can be controlled, or the silicon epitaxy can be controlled.
  • the heating rate is appropriately adjusted and the surface shape of the silicon epitaxy layer on the main surface is flattened by vapor-phase growth on the silicon wafer. This makes it possible to suppress the occurrence of uneven portions on the back surface of the silicon epitaxial wafer corresponding to the positions of the through holes (including the lift pin insertion holes) formed in the susceptor.
  • FIG. 1 is a schematic front sectional view of a reaction vessel, showing an embodiment of the present invention, particularly showing a state during vapor phase growth.
  • FIG. 2 is a schematic front sectional view of a reaction vessel, showing an embodiment of the present invention, and particularly shows a state where a silicon wafer is supported on a susceptor by lift pins.
  • FIG. 3 is a view showing a problem of a conventional epitaxy manufacturing method and showing a surface shape of a silicon epitaxial layer near a lift pin.
  • FIG. 4 is a view showing a problem of a conventional epitaxy manufacturing method and is a diagram showing a back surface shape of a silicon epitaxial wafer near a lift pin.
  • FIG. 5 is a view showing an embodiment of the present invention and is a view showing a surface shape of a silicon epitaxial layer near a lift pin.
  • FIG. 6 is a view illustrating an embodiment of the present invention, and is a silicon epitaxy near a lift pin. It is a figure which shows the back surface shape of a jar.
  • the vapor phase growth apparatus 1 includes a reaction vessel 11 and a susceptor 20 provided inside the reaction vessel 11 and supporting the silicon wafer W on an upper surface.
  • a gas for vapor phase growth containing a source gas (for example, trichlorosilane) and a carrier gas (for example, hydrogen) is introduced into a region above the susceptor 20 by introducing into the reaction vessel 11 a susceptor.
  • a gas introduction pipe 15 for gaseous phase growth to be supplied onto the main surface of the silicon wafer W on 20 is provided.
  • a purge gas eg, hydrogen
  • a purge gas introduction pipe 16 for introducing the gas into the vessel is provided.
  • an exhaust pipe 17 for exhausting the gas (gas for vapor phase growth and purge gas) power S in the reaction vessel 11 is provided.
  • an upper heating device (upper heating means) 14a for heating the reaction vessel 11 from above and a lower heating device (lower heating means) 14b for heating from below are provided outside the reaction vessel 11.
  • the heating devices 14a and 14b include a halogen lamp and the like.
  • the upper heating device 14a and the lower heating device 14b can control the respective heating ratios, as described later, and control the heating ratios to control the respective heating ratios. It has made it possible to manufacture Eha.
  • the susceptor 20 is made of, for example, graphite coated with silicon carbide.
  • the susceptor 20 is formed in, for example, a substantially disk shape, and a counterbore 21 which is a substantially circular concave portion in plan view for positioning the silicon wafer W on the main surface is formed on the main surface. Have been. [0031] On the bottom surface of the counterbore 21, a lift pin 13 for supporting the silicon wafer W mounted on the counterbore 21 on the back surface and moving the silicon wafer W in the vertical direction is inserted. A lift pin hole 22 is formed.
  • the lift pin 13 includes a body 13a formed in a round bar shape, and a head 13b formed at an upper end of the body 13a and supporting the silicon wafer W.
  • the head 13b is formed larger than the diameter of the body 13a so as to easily support the silicon wafer W.
  • a plurality of through holes 25 penetrating through the front and back of the susceptor 20 are formed.
  • hydrogen of the purge gas penetrates from the back side of the susceptor 20 through the through hole 25, and the natural oxide film formed on the back surface of the silicon wafer W can be removed by etching.
  • the peripheral portion of the silicon wafer W is supported by the counterbore 21 to provide a gap between the back surface of the silicon wafer W and the through hole 25, so that the etching of the natural oxide film can be performed. It can be performed more uniformly.
  • a susceptor support member 12 that also supports the susceptor 20 is provided on the back surface of the susceptor 20, a susceptor support member 12 that also supports the susceptor 20 is provided.
  • the susceptor support member 12 is movable in a vertical direction indicated by an arrow A, and is rotatable in a direction indicated by an arrow B.
  • a plurality of radially branched support arms 12a are provided at the tip of the susceptor support member 12.
  • the distal end of the support arm 12a is fitted in a recess 23 formed on the back surface of the susceptor 20 so that the upper surface of the susceptor 20 is substantially horizontal.
  • the support arm 12a has a hole 12b through which the body 13a of the lift pin 13 passes.
  • the silicon epitaxy layer of the present invention is manufactured by vapor-phase growing a silicon epitaxy layer on the silicon wafer W. The manufacturing method will be described.
  • a silicon wafer W is supported by a susceptor 20 in a reaction vessel 11 set at a charging temperature (for example, 650 ° C.).
  • the respective lift pins 13 are raised relative to the susceptor 20 so as to protrude from the upper surface of the susceptor 20 by substantially equal amounts. Let it. That is, the susceptor 20 is lowered along with the operation of lowering the susceptor support member 12, and the lower end of the lift pin 13 reacts during the lowering process. When reaching the inner bottom surface of the container 11 and the like, the lift pins 13 cannot be further lowered, but the susceptor 20 is further lowered. For this reason, the lift pins 13 are lifted relatively to the susceptor 20, and the silicon wafer W is in the state shown in FIG.
  • the silicon wafer W is transported into the reaction vessel 11 by a handler (not shown), and the main surface of each lift pin 13 is moved by the head 13 b of each lift pin 13. Support silicon wafer W on top.
  • the susceptor 20 is raised as the susceptor support member 12 is raised.
  • the outer peripheral portion of the counterbore 21 becomes the silicon wafer W.
  • it shifts to a state where it is supported by the outer peripheral portion of the silicon-a-E W-counterbore 21 previously supported on the head 13b of the lift pin 13.
  • the silicon wafer W is supported by the susceptor 20, the silicon wafer W is subjected to a heat treatment in the reaction vessel 11 in a hydrogen atmosphere (hydrogen heat treatment step).
  • the temperature inside the reaction vessel 11 is changed to the hydrogen heat treatment temperature.
  • heating is performed by supplying power to the upper heating device 14a and the lower heating device 14b so that the temperature becomes 1110 ° C or more and 1180 ° C or less).
  • the susceptor support member 12 is rotated around a vertical axis to rotate the susceptor 20 and the silicon wafer W.
  • the natural oxide film on the main surface of the silicon wafer W is removed by etching with the hydrogen gas. Also, the natural oxide film on the back surface of the silicon wafer and the W is also etched by the hydrogen gas that has reached the back surface through the through hole 25. At this time, the natural oxide film on the back surface is completely removed by adjusting the heating ratio between the upper heating device 14a and the lower heating device 14b.
  • a silicon epitaxy layer is vapor-phase grown on the main surface of the silicon wafer W. (Vapor growth step).
  • the inside of the reaction vessel 11 is set to a desired temperature (for example, 1100 ° C. or more and 1150 ° C. or less) by adjusting the heating ratio between the upper heating device 14a and the lower heating device 14b,
  • a gas for vapor phase growth is supplied onto the main surface of the silicon single crystal substrate W through a growth gas introduction pipe 15, and a hydrogen gas is supplied through a purge gas introduction pipe 16, so that the main surface of the silicon wafer W is
  • the silicon epitaxial layer is grown by vapor phase to produce a silicon epitaxial wafer.
  • the surface shape was measured with an optical ⁇ wafer shape measuring device (Nanomapper manufactured by ADE), and the vertical axis in Fig. 3 is the surface shape of the silicon epitaxial layer based on the periphery of the lift pin 13.
  • the horizontal axis indicates the distance from the position corresponding to the lift pin 13.
  • FIG. 3 it can be seen that the surface shape of the silicon epitaxial layer differs depending on the device and varies.
  • FIG. 4 shows the result of similarly measuring the shape of the back surface of the silicon epitaxial wafer around the lift pin 13 obtained above. Similar to the surface shape of the silicon epitaxial layer, the shape differs for each device, and it can be seen that there is variation.
  • This position corresponds to the lift pin insertion hole formed in the susceptor, and similarly to the protrusion formed corresponding to the position of the through hole formed in the same susceptor, the gap between the lift pin and the insertion hole (ring) Shape) to form a convex portion on the back surface.
  • the convex portion is formed in a ring shape outside the gap. Further, the inside of the ring-shaped convex portion may be concave.
  • FIG. 5 shows the results of measuring the surface shape of the silicon epitaxial layer near the lift pins 13 for the silicon epitaxial wafers obtained at this time.
  • the lower the output of the lower heating device 14b is relatively lower than that of the upper heating device 14a (for example, when the output of the lower heating device is 52%), It can be seen that the surface shape of the silicon epitaxial layer at the position where it is formed becomes convex. That is, when the output of the lower heating device 14b is reduced, the temperature of the susceptor 20 is reduced, so that the temperature of the back surface of the silicon wafer W and the temperature of the main surface are also reduced. However, there is a space above the lift pin 13 between the susceptor 20 and the susceptor 20, where heat is less likely to be transmitted than in the susceptor 20, so that a decrease in the back surface temperature is suppressed.
  • the temperature of the main surface corresponding to the lift pins 13 is relatively increased as compared with the surrounding area, and the growth rate is also increased. As a result, it is considered that the surface shape of the silicon epitaxial layer near the lift pins 13 on the main surface becomes convex.
  • the output of the lower heating device 14b is excessively lowered, the surface shape of the silicon epitaxial layer at the position corresponding to the lift pin 13 becomes convex as described above. It is preferable to adjust the outputs of the heating devices 14a and 14b so that both of the protrusions are within the allowable range.
  • the convex shape of the back surface is transferred to the front surface side in the device manufacturing process, particularly in the process of sucking and holding the back surface of the wafer on the wafer chuck, and for example, problems such as photolithography are caused. It is not preferable because it may occur.
  • the surface shape of the silicon epitaxial layer formed near the lift pin 13 can be controlled, and the silicon Pano, W It is possible to control the shape of the concavo-convex portion formed on the back surface of the silicon wafer, so that the heating ratio is appropriately adjusted for each apparatus based on the above results, and the silicon epitaxy layer on the main surface is grown by vapor phase growth on the silicon wafer W.
  • the surface shape can be flattened, and the occurrence of irregularities on the back surface of the silicon wafer corresponding to the positions of the through holes (including the lift pin insertion holes) formed in the susceptor can be suppressed.
  • a silicon epitaxy layer is vapor-phase grown on a main surface of a silicon wafer on a susceptor using a vapor-phase growth apparatus.
  • the surface shape of the silicon epitaxial layer on the main surface can be made flatter than before, and it corresponds to the position of a through hole (including a lift pin insertion hole) formed in the susceptor. Therefore, the present invention is suitable for a method of manufacturing a silicon epitaxial wafer capable of suppressing the formation of an uneven portion on the back surface of the silicon epitaxial wafer.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Description

明 細 書
フエーハ
技術分野
[0001] 本発明は、気相成長装置を使用して、サセプタ上のシリコンゥエーハの主表面にシ リコンェピタキシャル層を気相成長させるシリコンェピタキシャルゥエーハの製造方法 、及びシリコンェピタキシャルゥエーハに関する。
背景技術
[0002] シリコンゥエーハの主表面上にシリコンェピタキシャル層を気相成長するための気 相成長装置としては、シリコンゥエーハを反応容器内に搬入して該反応容器内のサ セプタ上に載置した状態で、サセプタの上側に設けられた上側ランプと、サセプタの 下側に設けられた下側ランプとによりシリコンゥエーハを加熱するとともに、該シリコン ゥエーハの主表面上に原料ガスを供給することで気相成長を行 、、気相成長後は、 気相成長により得られたシリコンェピタキシャルゥヱーハを反応容器外に搬出する構 成のものが知られている。
[0003] ここで、シリコンゥエーハをサセプタ上に載置したり、サセプタ上から取り出す方式は 多種多様である。その一つとして、サセプタの上面より上方に突出動作可能に設けら れた 3つ以上のリフトピンを互いに略等量だけ突出動作させて、突出動作後のリフト ピン上にシリコンゥエーハを搬送して、リフトピンにより略水平状態に支持させた後、こ れらリフトピンを互いに同期状態で下降させることにより、シリコンゥエーハをサセプタ 上に載置し、気相成長後、載置状態のシリコンェピタキシャルゥエーハを、リフトピン の突出動作によりサセプタ上方に上昇させてから、搬送装置により反応容器外に搬 出する方式 (以下、リフトピン方式と言う）が知られている (例えば、特許文献 1参照)。
[0004] このリフトピン方式のサセプタには、リフトピン挿通用の孔部（以下、リフトピン挿通用 孔部と言う）がサセプタの表裏に貫通するように形成されており、このリフトピン挿通用 孔部にリフトピンが挿通される。
[0005] このような気相成長装置を使用してシリコンゥエーハの主表面にシリコンェピタキシ ャル層を気相成長させるには、まず、シリコンゥエーハを反応容器内に搬入し、サセ プタ上に載置した後、反応容器内を水素熱処理温度に加熱して水素処理を行うこと によりシリコンゥエーハ表面の自然酸ィ匕膜を水素によりエッチングして除去する。
[0006] 次いで、反応容器内を成長温度に設定し、シリコンゥエーハの主表面上にシリコン 原料ガスを供給し、これによりシリコンゥエーハの主表面上にシリコンェピタキシャル 層を気相成長させてシリコンェピタキシャルゥエーハを製造する。
[0007] また、気相成長の際に、シリコンゥエーハの裏面の自然酸化膜を除去するための複 数の貫通孔カ シリコンゥエーハの載置される位置に形成されているサセプタが知ら れている（例えば、特許文献 2参照)。
特許文献 1：特開平 6— 318630号公報
特許文献 2：米国特許公報第 6444027号
発明の開示
発明が解決しょうとする課題
[0008] ところで、上記のようなリフトピン方式で気相成長を行ってシリコンェピタキシャルゥ エーハを製造する場合、一般的にリフトピンを介してサセプタの下方に放熱され易ぐ そのため気相成長によりシリコン単結晶基板の主表面に得られるシリコンェピタキシ ャル層の膜厚力 リフトピン付近において他の部分よりも薄くなつてしまい、シリコンェ ピタキシャル層の表面形状が部分的に凹となることがある。
[0009] 一方、シリコンゥヱーハの裏面の自然酸ィ匕膜を除去するための複数の貫通孔が形 成されたサセプタを用いて気相成長を行う場合には、気相成長工程後のシリコンェピ タキシャルゥエーハの裏面に、前記貫通孔の形成位置に対応して凸部が形成される ことがある。さらに、リフトピンと前記リフトピン挿通用孔部の隙間にも対応して同様に 凸部が形成される。ただしこの場合、凸部は隙間よりも外側にリング状に形成される。 このようにシリコンェピタキシャルゥエーハの裏面に凸部が形成されることにより形状 を悪化させる。
[0010] それらの凹凸部がシリコンェピタキシャルゥヱーハに形成される傾向、及び形成さ れた凹凸部の高さ、又は深さ力 同一のリフトピン方式による気相成長装置において 異なり、それぞれの装置にばらつきがあることが判った。 [0011] 本発明は、上記事情に鑑みてなされたもので、リフトピン方式の気相成長装置にお いて形成される凹凸部の形状を、装置のばらつきをなくすことにより主表面における シリコンェピタキシャル層の表面形状を従来より平坦にすることができる。また、サセ プタに形成された貫通孔 (リフトピン挿通用孔含む)の位置に対応してシリコンェピタ キシャルゥエーハの裏面に凸部（リフトピン挿通用孔部の位置は、凹凸形状になるこ とがある）が生じるのを抑制することのできるシリコンェピタキシャルゥエーハの製造方 法を提供することを目的としたものである。
課題を解決するための手段
[0012] そこで、上記課題を解決するため、本発明の請求の範囲第 1項に記載したシリコン ェピタキシャルゥエーハの製造方法は、反応容器と、該反応容器内に配され上面に シリコンゥヱーハが載置されるサセプタと、該サセプタに対し昇降動作可能に設けら れ、シリコンゥエーハを下面側力 支持した状態で昇降動作するのに伴わせてサセプ タ上にシリコンゥエーハを着脱するためのリフトピンと、前記サセプタを上方から加熱 する上側加熱手段と、前記サセプタを下方から加熱する下側加熱手段と、を備える 気相成長装置を使用して、前記サセプタ上のシリコンゥエーハの主表面にシリコンェ ピタキシャル層を気相成長させることによってシリコンェピタキシャルゥエーハを製造 するシリコンェピタキシャルゥヱーハの製造方法にぉ 、て、前記上側加熱手段と前記 下側加熱手段との加熱比率を調整することによって、シリコンゥヱーハの主表面のう ちの前記リフトピン付近に形成されるシリコンェピタキシャル層の表面形状を制御す ることを特徴としている。
[0013] 本発明のシリコンェピタキシャルゥエーハの製造方法によれば、それぞれの同一の リフトピン方式による気相成長装置において、装置ごとに上側加熱手段と下側加熱 手段との加熱比率を調整して、リフトピン付近に形成されるシリコンェピタキシャル層 の成長速度を制御することにより、主表面に堆積されるシリコンェピタキシャル層の膜 厚がリフトピン付近において他の部分よりも薄くなることを抑制でき、リフトピン付近の シリコンェピタキシャル層の平坦度が良くなり、装置によるばらつきをなくすことができ る。
[0014] なお、この装置ごとによるばらつきは、例えば一般的に加熱源としてランプが複数 用いられている、それらランプの熱特性の変化やばらつき、及びランプの取り付け位 置精度、ランプリフレタターの形状や劣化'汚れ又はサセプターの形状などによって 生じると考免られる。
[0015] また、本発明の請求の範囲第 2項に記載したシリコンェピタキシャルゥエーハの製 造方法は、反応容器と、該反応容器内に配され上面にシリコンゥエーハが載置される サセプタと、該サセプタの前記シリコンゥエーハが載置される位置に形成された貫通 孔 (リフトピン挿通用孔含む）と、前記サセプタを上方から加熱する上側加熱手段と、 前記サセプタを下方から加熱する下側加熱手段と、を備える気相成長装置を使用し て、前記サセプタ上のシリコンゥエーハの主表面にシリコンェピタキシャル層を気相成 長させることによってシリコンェピタキシャルゥエーハを製造するシリコンェピタキシャ ルゥ ーハの製造方法にぉ 、て、前記上側加熱手段と前記下側加熱手段との加熱 比率を調整することによって、シリコンェピタキシャルゥエーハの裏面に形成される凹 凸部の形状を制御することを特徴として 、る。
[0016] 気相成長前に行われる水素熱処理の際、シリコンゥ ーハの裏面に形成されてい る自然酸化膜は、サセプタに形成された貫通孔 (リフトピン挿通用孔部の隙間含む） を通って侵入した水素ガスによりエッチング除去される。そして、自然酸化膜の除去さ れた部位がシリコン原料ガスに接触すると、シリコンが部分的にェピタキシャル成長 する。サセプタに対面するシリコンゥエーハの裏面には、貫通孔（リフトピン挿通用孔 部の隙間含む)を通ってシリコン原料ガスが侵入するため、貫通孔 (リフトピン挿通用 孔含む)の形成位置に対応してシリコン膜が部分的に成長し、凸部（リフトピン挿通用 孔部に対応する位置では、凹凸形状になることがある）が生じてしまう。
[0017] 本発明のシリコンェピタキシャルゥヱーハの製造方法によれば、上側加熱手段と下 側加熱手段との加熱比率を調整して、裏面へのシリコン膜の成長速度を低下させる ことができるため、シリコンェピタキシャルゥエーハの裏面における凹凸部の発生を抑 ff¾することができる。
[0018] そして、本発明の請求の範囲第 3項に記載した発明は、シリコンゥエーハが載置さ れる位置の、リフトピン付近及び Z又はサセプタに形成された貫通孔（リフトピン挿通 孔含む）の位置に対応して、シリコンェピタキシャルゥエーハの表面に生じる凹凸部 の形状 (高さ、又は深さ）力 nm以下、及び Z又は裏面に生じる凸部の形状 (高さ）が lOnm以下であることを特徴として 、る。
[0019] このように、本発明では、シリコンェピタキシャルゥエーハの表面、及び Z又は裏面 の凹凸部の発生を抑制して、より良好な平坦度を有するシリコンェピタキシャルゥェ ーハを得ることができる。特に、シリコンェピタキシャルゥエーハの裏面に生じると凸部 の形状を抑制することで、デバイス製造工程にお 、て特にゥエーハの裏面をゥエーハ チャックに吸着保持させる工程で、裏面の凸形状が表面側に転写されず、例えばフ オトリソグラフィ一等で不具合を生じることはな 、。
発明の効果
[0020] 本発明によれば、上側加熱装置と下側加熱装置との加熱比率を調整することによ つて、リフトピン付近に形成されるシリコンェピタキシャル層の表面形状を制御したり、 シリコンェピタキシャルゥエーハの裏面に生じる凹凸部の形状を制御することができる ので、加熱比率を適宜調整して、シリコンゥエーハに気相成長させることによって、主 表面におけるシリコンェピタキシャル層の表面形状を平坦ィ匕でき、サセプタに形成さ れた貫通孔（リフトピン挿通用孔含む）の位置に対応してシリコンェピタキシャルゥェ ーハの裏面に凹凸部が生じるのを抑制することができる。
図面の簡単な説明
[0021] [図 1]本発明の実施の形態を示すためのもので、反応容器の模式的な正面断面図で あり、特に、気相成長中の状態を示す。
[図 2]本発明の実施の形態を示すためのもので、反応容器の模式的な正面断面図で あり、特に、リフトピンによりシリコンゥエーハをサセプタ上に支持した状態を示す。
[図 3]従来のェピタキシャル製造方法の課題を示すためのもので、リフトピン付近のシ リコンェピタキシャル層の表面形状を示す図である。
[図 4]従来のェピタキシャル製造方法の課題を示すためのもので、リフトピン付近のシ リコンェピタキシャルゥエーハの裏面形状を示す図である。
[図 5]本発明の実施の形態を示すためのもので、リフトピン付近のシリコンェピタキシ ャル層の表面形状を示す図である。
[図 6]本発明の実施の形態を示すためのもので、リフトピン付近のシリコンェピタキシ ャルゥヱーハの裏面形状を示す図である。
発明を実施するための最良の形態
[0022] 以下、本発明の実施の形態を図面に基づいて説明する。
[0023] まず、本実施の形態のシリコンェピタキシャルゥエーハの製造方法において使用さ れる気相成長装置の好適な一例として、枚葉式の気相成長装置の構成にっ 、て説 明する。
[0024] 図 1に示すように、気相成長装置 1は、反応容器 11と、該反応容器 11の内部に設 けられてシリコンゥエーハ Wを上面で支持するサセプタ 20とを備えている。
[0025] 反応容器 11には、該反応容器 11内に原料ガス (例えば、トリクロロシラン)及びキヤ リアガス (例えば、水素）を含む気相成長用ガスをサセプタ 20の上側の領域に導入し てサセプタ 20上のシリコンゥエーハ Wの主表面上に供給する気相成長用ガス導入管 15が設けられている。
[0026] また、反応容器 11のうちの、気相成長用ガス導入管 15が設けられた側と同じ側に は、反応容器 11内にパージガス (例えば、水素）をサセプタ 20の下側の領域に導入 するパージガス導入管 16が設けられている。
[0027] さらに、反応容器 11のうちの、気相成長用ガス導入管 15及びパージガス導入管 1
6が設けられた側と反対側には、反応容器 11内のガス (気相成長用ガス及びパージ ガス）力 S排気される排気管 17が設けられている。
[0028] 反応容器 11の外部には、該反応容器 11を上側から加熱する上側加熱装置（上側 加熱手段） 14aと下側から加熱する下側加熱装置（下側加熱手段） 14bとが設けられ ている。加熱装置 14a、 14bとしては、例えば、ハロゲンランプ等が挙げられる。
[0029] また、上側加熱装置 14a及び下側加熱装置 14bは、後述するがそれぞれの加熱比 率を制御できるようになっており、加熱比率を制御することによって本発明に係るシリ コンェピタキシャルゥエーハを製造することを可能としている。
[0030] サセプタ 20は、例えば炭化ケィ素で被覆されたグラフアイトにより構成されている。
このサセプタ 20は、例えば略円板状に形成され、その主表面には、該主表面上にシ リコンゥ ーハ Wを位置決めするための平面視略円形状の凹部である座ぐり 21が形 成されている。 [0031] 座ぐり 21の底面には、座ぐり 21に載置されたシリコンゥ ーハ Wを裏面力も支持す るとともに、シリコンゥエーノ、 Wを上下方向に移動するためのリフトピン 13が挿通され るリフトピン用孔部 22が形成されている。
[0032] リフトピン 13は、丸棒状に形成された胴体部 13aと、該胴体部 13aの上端部に形成 されてシリコンゥエーハ Wを支持する頭部 13bとを備えている。頭部 13bは、シリコン ゥエーハ Wを支持しやす 、ように胴体部 13aの径に比べて大きく形成されて 、る。
[0033] 座ぐり 21のシリコンゥエーハ Wが載置される位置には、サセプタ 20の表裏に貫通す る貫通孔 25が複数個形成されている。気相成長中、パージガスの水素は貫通孔 25 を通ってサセプタ 20の裏側から侵入し、シリコンゥエーハ Wの裏面に形成されている 自然酸ィ匕膜をエッチング除去することができる。図 1に示すように、シリコンゥエーハ W の周縁部を座ぐり 21で支持してシリコンゥエーハ Wの裏面と貫通孔 25との間に隙間 を設けることにより、自然酸ィ匕膜のエッチングをより均一に行うことができる。
[0034] また、サセプタ 20の裏面には、該裏面カもサセプタ 20を支持するサセプタ支持部 材 12が設けられている。このサセプタ支持部材 12は、矢印 Aで示す上下方向に移 動可能で、かつ、矢印 Bで示す方向に回転可能とされている。サセプタ支持部材 12 の先端部には、放射状に分岐した複数の支持アーム 12aが設けられている。
[0035] そして、支持アーム 12aの先端部は、サセプタ 20をその上面が略水平となるように サセプタ 20の裏面に形成された凹部 23に嵌合されている。また、支持アーム 12aに は、リフトピン 13の胴体部 13aが揷通する孔 12bが形成されている。
[0036] 次に、上述した構成の気相成長装置 1を用いて、シリコンゥヱーハ Wに、シリコンェ ピタキシャル層を気相成長させることによってシリコンェピタキシャルゥエーハを製造 する本発明のシリコンェピタキシャルゥエーハの製造方法について説明する。
[0037] まず、図 1に示すように、シリコンゥエーハ Wを、投入温度（例えば 650°C)に設定し た反応容器 11内のサセプタ 20により支持させる。
[0038] このためには、リフトピン 13上にシリコンゥエーハ Wを受け渡すために、各リフトピン 13を互いに略等量だけサセプタ 20上面より上方に突出するように該サセプタ 20に 対し相対的に上昇させる。すなわち、サセプタ支持部材 12を下降させる動作に伴わ せてサセプタ 20を下降させていき、この下降の過程でリフトピン 13の下端部が反応 容器 11の内部底面等に到達すると、リフトピン 13はそれ以上に下降できないが、サ セプタ 20はさらに下降する。このため、サセプタ 20に対し相対的にリフトピン 13が上 昇し、図 2にお 、てシリコンゥヱーハ Wが無 、状態となる。
[0039] このようにサセプタ 20に対し相対的にリフトピン 13が上昇した状態で、図示しない ハンドラによりシリコンゥエーハ Wを反応容器 11内に搬送し、各リフトピン 13の頭部 1 3bにより主表面を上にしてシリコンゥヱーハ Wを支持させる。
[0040] そして、ハンドラを退避させる一方で、サセプタ支持部材 12を上昇させるのに伴わ せて、サセプタ 20を上昇させていき、この上昇の過程で座ぐり 21の外周側部分がシ リコンゥエーハ Wの裏面に到達すると、それまでリフトピン 13の頭部 13b上に支持さ れていたシリコンゥエーハ W力 座ぐり 21の外周側部分により支持された状態へと移 行する。
[0041] さらに、リフトピン用孔部 22の縁部がリフトピン 13の頭部 13bに到達すると、それま で反応容器 11の内部底面等により支持された状態であったリフトピン 13は、サセプ タ 20により支持された状態へと移行する（図 1参照)。
[0042] このようにサセプタ 20によりシリコンゥエーハ Wを支持させたら、水素雰囲気の反応 容器 11内でシリコンゥエーハ Wに熱処理を施す (水素熱処理工程)。
[0043] すなわち、反応容器 11内に気相成長用ガス導入管 15及びパージガス導入管 16 をそれぞれ介して反応容器 11内に水素ガスを流した状態で、反応容器 11内の温度 を水素熱処理温度 (例えば、 1110°C以上 1180°C以下）になるように上側加熱装置 14a及び下側加熱装置 14bに電力を供給することにより加熱する。この際に、サセプ タ支持部材 12を鉛直軸回りに回転駆動させることによりサセプタ 20及びシリコンゥェ ーハ Wを回転させる。
[0044] これにより、シリコンゥエーハ Wの主表面の自然酸化膜が水素ガスによりエッチング されて除去される。また、シリコンゥエーノ、 Wの裏面の自然酸ィ匕膜も、貫通孔 25を通 つて当該裏面に到達した水素ガスによりエッチングされる。この際、上側加熱装置 14 aと下側加熱装置 14bとの加熱比率を調整することによって、裏面の自然酸化膜を完 全に除去する。
[0045] 次いで、シリコンゥエーハ Wの主表面にシリコンェピタキシャル層を気相成長させる (気相成長工程)。
[0046] すなわち、反応容器 11内を上側加熱装置 14aと下側加熱装置 14bとの加熱比率 を調整することによって所望の温度 (例えば、 1100°C以上 1150°C以下）に設定し、 気相成長用ガス導入管 15を介してシリコン単結晶基板 Wの主表面上に気相成長用 ガスを供給するとともに、パージガス導入管 16を介して水素ガスを供給し、シリコンゥ エーハ Wの主表面上にシリコンェピタキシャル層を気相成長させてシリコンェピタキ シャルゥエーハを製造する。
[0047] ここで、アプライドマテリアルズ社製のェピタキシャル成長装置（Centura 300 Epi) 3 台（装置 A、 B、 C)を用いて、上側加熱装置 14aと下側加熱装置 14bとの加熱比率（ 電力配分比率)を、メーカーの標準である (42%： 58%)で装置ごとに気相成長させ、 このときにそれぞれ得られるシリコンェピタキシャルゥエーハについて、リフトピン 13付 近のシリコンェピタキシャル層の表面形状を測定した例を図 3に示す。
[0048] なお、表面形状は、光学式ゥエーハ形状測定装置 (ADE社製 Nanomapper)で測 定し、図 3の縦軸は、リフトピン 13の周辺を基準とした場合のシリコンェピタキシャル 層の表面形状を示し、横軸は、リフトピン 13に対応する位置からの距離を示している 。図 3が示すように、装置ごとによってシリコンェピタキシャル層の表面形状が異なり、 ばらつきがあることが判る。
[0049] また、前記で得られたリフトピン 13付近のシリコンェピタキシャルゥエーハの裏面形 状を同様に測定した結果を図 4に示す。シリコンェピタキシャル層の表面形状と同様 に、装置ごとに異なる形状となり、ばらつきがあることが判る。
なお、この位置は、サセプタに形成されたリフトピン挿通用孔部に対応し、同じサセ プタに形成された貫通孔の位置に対応して生じる凸部と同様、リフトピンと挿通用孔 の隙間（リング状）によって裏面に凸部が形成させる。ただしこの場合、凸部は隙間の 外側にリング状に形成される。又、リング状凸部の内側が凹になることもある。
[0050] この結果に基づいて、以下に、本発明の実施例を説明するが、本発明はこれに限 定されるものではない。
[実施例]
[0051] リフトピン方式による気相成長装置 Aを用いて、上側加熱装置 14aと下側加熱装置 14bとの加熱比率を、（44% : 56%)、（46% : 54%)、（48%： 52%)と変化させてェ ピタキシャル成長した。そして、このときにそれぞれ得られたシリコンェピタキシャルゥ エーハについて、リフトピン 13付近のシリコンェピタキシャル層の表面形状を測定し た結果を図 5に示す。
[0052] 図 5の結果から、下側加熱装置 14bの出力を上側加熱装置 14aに比して相対的に 下げる程 (例えば、下側加熱装置の出力が 52%の場合)、リフトピン 13に対応する位 置におけるシリコンェピタキシャル層の表面形状が凸となることが判る。すなわち、下 側加熱装置 14bの出力を下げるとサセプタ 20の温度が下がるため、シリコンゥエーハ Wの裏面の温度が低下し、主表面の温度も低下する。ところが、リフトピン 13の上部 には、サセプタ 20との間に空間があり、そこではサセプタ 20に比べて熱が伝わり難い ので、裏面温度の低下が抑制される。そのため、リフトピン 13に対応する主表面の温 度がその周辺に比べて相対的に上昇し、成長速度も高くなる。この結果、主表面に おけるリフトピン 13付近のシリコンェピタキシャル層の表面形状が凸となると考えられ る。
[0053] 逆に、下側加熱装置 14bの出力を相対的に上げる程 (例えば、下側加熱装置の出 力が 56%の場合）、リフトピン 13に対応する位置におけるシリコンェピタキシャル層の 表面形状が凹となった。すなわち、下側加熱装置 14bの出力を上げることによってサ セプタ 20の温度が上がるのでシリコンゥエーハ Wの裏面温度が上昇し主表面の温度 も上昇するが、シリコンゥエーハ Wのリフトピン 13付近においては、サセプタ 20に比 ベて熱が伝わり難いので、裏面温度の上昇が抑制される。そのため、リフトピン 13に 対応する主表面の温度がその周辺に比べて相対的に低下し、成長速度も相対的に 低下する。その結果、主表面におけるリフトピン 13付近のシリコンェピタキシャル層の 表面形状が凹となると考えられる。
[0054] 一方、図 6が示すように、上述のようにして得られたシリコンェピタキシャルゥエーハ の裏面には、下側加熱装置 14bの出力を相対的に上げる程、裏面へのシリコン膜の 成長速度が高くなるため、貫通孔 25 (リフトピン挿通用孔含む）に対応して凸形状の シリコン膜 (すなわち凸部）が形成され易い。逆に、下側加熱装置 14bの出力を相対 的に下げる程、シリコンゥヱーハ Wの裏面へのシリコン膜の成長速度が低くなり、当該 裏面にシリコン膜が成長されに《なる。
[0055] ただし、下側加熱装置 14bの出力を下げ過ぎると、前記したようにリフトピン 13に対 応する位置におけるシリコンェピタキシャル層の表面形状が凸となるので、シリコンェ ピタキシャル層の表面形状と裏面の凸部との双方が許容範囲内になるように加熱装 置 14a、 14bの出力を調整することが好ましい。
ここで、裏面の形状が凸の場合は、デバイス製造工程において特にゥエーハの裏 面をゥヱーハチャックに吸着保持させる工程で、裏面の凸形状が表面側に転写して、 例えばフォトリソグラフィ一等で不具合を生じることがあり好ましくない。
[0056] 以上の結果より、上側加熱装置 14aと下側加熱装置 14bとの加熱比率を調整する ことによって、リフトピン 13付近に形成されるシリコンェピタキシャル層の表面形状を 制御したり、シリコンゥヱーノ、 Wの裏面に生じる凹凸部の形状を制御することができる ので、上記結果に基づいて加熱比率を装置ごとに適宜調整して、シリコンゥヱーハ W に気相成長させることによって、主表面におけるシリコンェピタキシャル層の表面形 状を平坦化でき、サセプタに形成された貫通孔 (リフトピン挿通用孔含む)の位置に 対応してシリコンゥエーハの裏面に生じる凹凸部の発生を抑制することができる。 産業上の利用可能性
[0057] 以上のように、本発明に係るシリコンェピタキシャルゥエーハの製造方法は、気相成 長装置を使用して、サセプタ上のシリコンゥエーハの主表面にシリコンェピタキシャル 層を気相成長させる際に有用であり、特に、主表面におけるシリコンェピタキシャル 層の表面形状を従来より平坦にすることができ、また、サセプタに形成された貫通孔（ リフトピン挿通用孔含む）の位置に対応してシリコンェピタキシャルゥエーハの裏面に 凹凸部が生じるのを抑制することのできるシリコンェピタキシャルゥエーハの製造方法 に適し飞いる。
符号の説明
[0058] W シリコンゥヱーハ
11 反応容器
13 リフトピン a 上側加熱装置 (上側加熱手段）b 下側加熱装置（下側加熱手段） サセプタ
貫通孔

Claims

請求の範囲
[1] 反応容器と、該反応容器内に配され上面にシリコンゥエーハが載置されるサセプタ と、該サセプタに対し昇降動作可能に設けられ、シリコンゥエーハを下面側力 支持 した状態で昇降動作するのに伴わせてサセプタ上にシリコン単結晶基板を着脱する ためのリフトピンと、前記サセプタを上方から加熱する上側加熱手段と、前記サセプタ を下方から加熱する下側加熱手段と、を備える気相成長装置を使用して、前記サセ プタ上のシリコンゥエーハの主表面にシリコンェピタキシャル層を気相成長させること によってシリコンェピタキシャルゥエーハを製造するシリコンェピタキシャルゥエーハの 製造方法にお!、て、前記上側加熱手段と前記下側加熱手段との加熱比率を調整し て、シリコンゥエーハの主表面のうちの前記リフトピン付近に形成されるシリコンェピタ キシャル層の表面形状を制御することを特徴とするシリコンェピタキシャルゥエーハの 製造方法。
[2] 反応容器と、該反応容器内に配され上面にシリコンゥエーハが載置されるサセプタ と、該サセプタの前記シリコンゥエーハが載置される位置に形成された貫通孔（リフト ピン挿通用孔含む）と、前記サセプタを上方から加熱する上側加熱手段と、前記サセ プタを下方から加熱する下側加熱手段と、を備える気相成長装置を使用して、前記 サセプタ上のシリコンゥエーハの主表面にシリコンェピタキシャル層を気相成長させる ことによってシリコンェピタキシャルゥエーハを製造するシリコンェピタキシャルゥエー ハの製造方法にお!、て、前記上側加熱手段と前記下側加熱手段との加熱比率を調 整することによって、シリコンゥエーハの裏面に形成される凹凸部の形状を制御するこ とを特徴とするシリコンェピタキシャルゥエーハの製造方法。
[3] シリコンゥエーハが載置される位置の、リフトピン付近及び Z又はサセプタに形成さ れた貫通孔（リフトピン揷通孔含む）の位置に対応して、シリコンェピタキシャルゥエー ハの表面に生じる凹凸部の形状 (高さ、又は深さ）が 4nm以下、及び Z又は裏面に 生じる凸部の形状 (高さ）が lOnm以下であることを特徴とするシリコンェピタキシャル ゥエーノヽ。
PCT/JP2004/014080 2003-10-01 2004-09-27 シリコンエピタキシャルウェーハの製造方法、及びシリコンエピタキシャルウェーハ WO2005034219A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/572,465 US7615116B2 (en) 2003-10-01 2004-09-27 Method for producing silicon epitaxial wafer and silicon epitaxial wafer
EP04788176A EP1670044A4 (en) 2003-10-01 2004-09-27 METHOD OF MANUFACTURING SILICON EPITAXIAL WAFERS AND SILICON EPITAXIAL WAFERS
JP2005514420A JP4655935B2 (ja) 2003-10-01 2004-09-27 シリコンエピタキシャルウェーハの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-342943 2003-10-01
JP2003342943 2003-10-01

Publications (1)

Publication Number Publication Date
WO2005034219A1 true WO2005034219A1 (ja) 2005-04-14

Family

ID=34419277

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/014080 WO2005034219A1 (ja) 2003-10-01 2004-09-27 シリコンエピタキシャルウェーハの製造方法、及びシリコンエピタキシャルウェーハ

Country Status (6)

Country Link
US (1) US7615116B2 (ja)
EP (1) EP1670044A4 (ja)
JP (1) JP4655935B2 (ja)
KR (1) KR20060060735A (ja)
CN (1) CN1864245A (ja)
WO (1) WO2005034219A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005433A (ja) * 2005-06-22 2007-01-11 Sumco Corp エピタキシャル膜の製造方法
KR100778218B1 (ko) 2005-07-29 2007-11-20 가부시키가이샤 뉴플레어 테크놀로지 기상 성장 장치와 기상 성장 방법
WO2010013646A1 (ja) * 2008-07-31 2010-02-04 株式会社Sumco エピタキシャルウェーハの製造方法及びそれに用いられるウェーハの保持具
CN102538732A (zh) * 2012-01-17 2012-07-04 河北普兴电子科技股份有限公司 一种硅外延层过渡区的无损检测方法
JP2013115342A (ja) * 2011-11-30 2013-06-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2013123004A (ja) * 2011-12-12 2013-06-20 Sumco Corp シリコンエピタキシャルウェーハの製造方法
WO2016098510A1 (ja) * 2014-12-19 2016-06-23 信越半導体株式会社 エピタキシャルウェーハの製造方法
KR20220082877A (ko) 2019-12-19 2022-06-17 가부시키가이샤 사무코 기상 성장 장치 및 기상 성장 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101394111B1 (ko) * 2008-02-11 2014-05-13 (주)소슬 기판처리장치
KR101394109B1 (ko) * 2008-02-11 2014-05-13 (주)소슬 기판 처리 장치 및 기판 처리 시스템
US20110164955A1 (en) * 2009-07-15 2011-07-07 Applied Materials,Inc. Processing chamber with translating wear plate for lift pin
JP5472308B2 (ja) * 2009-09-17 2014-04-16 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法および製造装置
CN101838801A (zh) * 2010-05-28 2010-09-22 上海宏力半导体制造有限公司 加热器驱动螺杆检测装置及方法
CN102330147B (zh) * 2010-07-14 2015-11-25 郭志凯 一种硅片生产外延设备及其系统
US9797066B2 (en) 2010-11-15 2017-10-24 Shin-Etsu Handotai Co., Ltd. Susceptor and method for manufacturing epitaxial wafer
KR101238841B1 (ko) * 2011-01-04 2013-03-04 주식회사 엘지실트론 화학 기상 증착 장치용 서셉터 및 이를 갖는 화학 기상 증착 장치
JP5477314B2 (ja) * 2011-03-04 2014-04-23 信越半導体株式会社 サセプタ及びこれを用いたエピタキシャルウェーハの製造方法
CN104269354A (zh) * 2014-10-23 2015-01-07 中国电子科技集团公司第四十六研究所 一种提高ccd器件用硅外延片的厚度均匀性的方法
KR101548903B1 (ko) * 2015-03-19 2015-09-04 (주)코미코 리프트 핀 및 이의 제조 방법
CN104818527A (zh) * 2015-04-08 2015-08-05 上海晶盟硅材料有限公司 外延片生产设备
JP6740084B2 (ja) * 2016-10-25 2020-08-12 株式会社ニューフレアテクノロジー 気相成長装置、環状ホルダ、及び、気相成長方法
JP6380582B1 (ja) * 2017-03-08 2018-08-29 株式会社Sumco エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法
CN109306468B (zh) * 2017-07-26 2020-10-16 上海新昇半导体科技有限公司 衬托器、气相生长装置及气相生长方法
JP6998839B2 (ja) * 2018-06-25 2022-01-18 グローバルウェーハズ・ジャパン株式会社 エピタキシャルシリコンウェーハの製造方法
CN110246788B (zh) * 2019-06-28 2020-05-19 英特尔半导体(大连)有限公司 用于在晶圆沉积薄膜的设备
KR102640172B1 (ko) 2019-07-03 2024-02-23 삼성전자주식회사 기판 처리 장치 및 이의 구동 방법
KR102338848B1 (ko) * 2020-01-10 2021-12-10 에스케이실트론 주식회사 에피택셜 웨이퍼의 제조 방법 및 제조 장치
KR20210101983A (ko) 2020-02-11 2021-08-19 삼성전자주식회사 웨이퍼 검사 장치 및 이를 이용한 반도체 소자 제조 방법
CN111748800B (zh) * 2020-06-12 2021-05-07 长江存储科技有限责任公司 一种薄膜沉积设备及薄膜沉积方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000026192A (ja) * 1998-04-28 2000-01-25 Shin Etsu Handotai Co Ltd 薄膜成長装置
WO2001086035A1 (en) * 2000-05-08 2001-11-15 Memc Electronic Materials, Inc. Epitaxial silicon wafer free from autodoping and backside halo
JP2002039921A (ja) * 2000-05-11 2002-02-06 Wacker Siltronic G Fuer Halbleitermaterialien Ag ナノトポグラフィー装置を較正及び検査するための標準体及び該標準体の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5421893A (en) 1993-02-26 1995-06-06 Applied Materials, Inc. Susceptor drive and wafer displacement mechanism
US6113702A (en) * 1995-09-01 2000-09-05 Asm America, Inc. Wafer support system
WO1999023690A1 (en) * 1997-11-03 1999-05-14 Asm America, Inc. Method of processing wafers with low mass support
US6596086B1 (en) * 1998-04-28 2003-07-22 Shin-Etsu Handotai Co., Ltd. Apparatus for thin film growth
JP3594074B2 (ja) 1998-07-29 2004-11-24 信越半導体株式会社 シリコンエピタキシャルウェーハおよびその製造方法
US20010001384A1 (en) * 1998-07-29 2001-05-24 Takeshi Arai Silicon epitaxial wafer and production method therefor
US6303906B1 (en) * 1999-11-30 2001-10-16 Wafermasters, Inc. Resistively heated single wafer furnace
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
US6465761B2 (en) * 2000-07-24 2002-10-15 Asm America, Inc. Heat lamps for zone heating
JP2003100855A (ja) * 2001-09-27 2003-04-04 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ処理装置、シリコン単結晶ウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP2003197532A (ja) * 2001-12-21 2003-07-11 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長方法及びエピタキシャル成長用サセプター
JP4016823B2 (ja) * 2002-12-06 2007-12-05 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000026192A (ja) * 1998-04-28 2000-01-25 Shin Etsu Handotai Co Ltd 薄膜成長装置
WO2001086035A1 (en) * 2000-05-08 2001-11-15 Memc Electronic Materials, Inc. Epitaxial silicon wafer free from autodoping and backside halo
JP2002039921A (ja) * 2000-05-11 2002-02-06 Wacker Siltronic G Fuer Halbleitermaterialien Ag ナノトポグラフィー装置を較正及び検査するための標準体及び該標準体の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005433A (ja) * 2005-06-22 2007-01-11 Sumco Corp エピタキシャル膜の製造方法
JP4508000B2 (ja) * 2005-06-22 2010-07-21 株式会社Ｓｕｍｃｏ エピタキシャル膜の製造方法
KR100778218B1 (ko) 2005-07-29 2007-11-20 가부시키가이샤 뉴플레어 테크놀로지 기상 성장 장치와 기상 성장 방법
WO2010013646A1 (ja) * 2008-07-31 2010-02-04 株式会社Sumco エピタキシャルウェーハの製造方法及びそれに用いられるウェーハの保持具
JP2010034476A (ja) * 2008-07-31 2010-02-12 Sumco Corp エピタキシャルウェーハの製造方法及びそれに用いられるウェーハの保持具
JP2013115342A (ja) * 2011-11-30 2013-06-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2013123004A (ja) * 2011-12-12 2013-06-20 Sumco Corp シリコンエピタキシャルウェーハの製造方法
CN102538732A (zh) * 2012-01-17 2012-07-04 河北普兴电子科技股份有限公司 一种硅外延层过渡区的无损检测方法
WO2016098510A1 (ja) * 2014-12-19 2016-06-23 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2016119380A (ja) * 2014-12-19 2016-06-30 信越半導体株式会社 エピタキシャルウェーハの製造方法
KR20220082877A (ko) 2019-12-19 2022-06-17 가부시키가이샤 사무코 기상 성장 장치 및 기상 성장 방법

Also Published As

Publication number Publication date
EP1670044A4 (en) 2007-03-21
CN1864245A (zh) 2006-11-15
JPWO2005034219A1 (ja) 2006-12-14
US7615116B2 (en) 2009-11-10
US20070119367A1 (en) 2007-05-31
JP4655935B2 (ja) 2011-03-23
KR20060060735A (ko) 2006-06-05
EP1670044A1 (en) 2006-06-14

Similar Documents

Publication Publication Date Title
WO2005034219A1 (ja) シリコンエピタキシャルウェーハの製造方法、及びシリコンエピタキシャルウェーハ
JP6288371B2 (ja) サセプタ、エピタキシャル成長装置、及びエピタキシャルウェーハ
JP6424726B2 (ja) サセプタ及びエピタキシャル成長装置
WO2011105010A1 (ja) 気相成長用半導体基板支持サセプタおよびエピタキシャルウェーハ製造装置およびエピタキシャルウェーハの製造方法
JP5092975B2 (ja) エピタキシャルウェーハの製造方法
EP0953659B1 (en) Apparatus for thin film growth
KR101746451B1 (ko) 서셉터 및 이를 이용한 에피택셜 웨이퍼의 제조 방법
JP3092801B2 (ja) 薄膜成長装置
KR102708916B1 (ko) 기상 성장 장치, 에피택셜 웨이퍼의 제조 방법
JP5098873B2 (ja) 気相成長装置用のサセプタ及び気相成長装置
JP2004119859A (ja) サセプタ、半導体ウェーハの製造装置及び製造方法
JP3972710B2 (ja) サセプタ、エピタキシャルウェーハの製造装置および製造方法
JP6428358B2 (ja) エピタキシャル成長装置及びサセプタサポートシャフト
JP3672300B2 (ja) 薄膜成長装置用のリフトピン、その形成方法およびリフトピン頭部
JP2010016312A (ja) エピタキシャルウェーハの製造方法
JP4016823B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP3541838B2 (ja) サセプタ、エピタキシャルウェーハの製造装置および製造方法
JP2006041028A (ja) サセプタ、およびエピタキシャルウェーハの製造方法
JP2001127143A (ja) 基板支持装置
TWI853310B (zh) 磊晶晶圓的製造方法及磊晶晶圓製造裝置
JP2005235906A (ja) ウェーハ保持具及び気相成長装置
JP6841359B1 (ja) シリコンエピタキシャルウェーハ製造用サセプタの製造方法及びシリコンエピタキシャルウェーハの製造方法
JP2019117890A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2006124758A (ja) サセプタ、エピタキシャルウェーハの製造装置、およびエピタキシャルウェーハの製造方法
JP2013115342A (ja) シリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480028930.2

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007119367

Country of ref document: US

Ref document number: 10572465

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020067006150

Country of ref document: KR

Ref document number: 2005514420

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2004788176

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067006150

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004788176

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10572465

Country of ref document: US

WWW Wipo information: withdrawn in national office

Ref document number: 2004788176

Country of ref document: EP