JP2007005433A - エピタキシャル膜の製造方法 - Google Patents

エピタキシャル膜の製造方法 Download PDF

Info

Publication number
JP2007005433A
JP2007005433A JP2005181709A JP2005181709A JP2007005433A JP 2007005433 A JP2007005433 A JP 2007005433A JP 2005181709 A JP2005181709 A JP 2005181709A JP 2005181709 A JP2005181709 A JP 2005181709A JP 2007005433 A JP2007005433 A JP 2007005433A
Authority
JP
Japan
Prior art keywords
heater group
output
epitaxial film
heater
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005181709A
Other languages
English (en)
Other versions
JP4508000B2 (ja
Inventor
Shinji Nakahara
信司 中原
Manabu Hamano
学 浜野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2005181709A priority Critical patent/JP4508000B2/ja
Publication of JP2007005433A publication Critical patent/JP2007005433A/ja
Application granted granted Critical
Publication of JP4508000B2 publication Critical patent/JP4508000B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 COP痕跡の発生を防止し得るエピタキシャル膜の製造法を提供する。
【解決手段】 シリコンウェーハ2を裏面2b側からサセプタ3で支持するとともにシリコンウェーハ2の表面2a側及び裏面2b側に表側ヒータ群7及び裏側ヒータ群8をそれぞれ配置し、表側ヒータ群7及び裏側ヒータ群8をそれぞれ、シリコンウェーハ2の表面2a及び裏面2bにそれぞれ対向する内周部7A、8Aと内周部7A、8Aの外側に配置された外周部7B、8Bとに区分し、各ヒータ7A、7B、8A、8Bでシリコンウェーハ2を加熱しながらシリコンウェーハ2の表面2aにエピタキシャル膜を生成する際に、表側ヒータ群7の内周部7Aの出力を外周部7Bの出力より大きくするとともに、裏側ヒータ群8の内周部8Aの出力を外周部8Bの出力より小さくして、エピタキシャル膜を生成することを特徴とするエピタキシャル膜の製造方法を採用する。
【選択図】 図1

Description

本発明は、エピタキシャル膜の製造方法に関するものであり、特に、ウェーハのCOP欠陥に伴ってエピタキシャル膜に生じるCOP痕跡を少なくすることが可能なエピタキシャル膜の製造方法に関する。
エピタキシャルウェーハは、シリコンウェーハ上でエピタキシャルシリコン膜をエピタキシャル成長させて得られるものであり、エピタキシャルシリコン膜中のドーパントの濃度を比較的自由に制御でき、しかも欠陥や転位のないエピタキシャルシリコン膜が得られるという利点がある。エピタキシャルシリコン膜は、シラン等のガス状の原料をシリコンウェーハ上で反応させる所謂気相成長法により形成されるので、原理的にはCOP欠陥が発生することが少ない。尚、COP(Crystal Originated Particle)欠陥とは、シリコンバルク中に存在する0.1〜0.3μm程度の微少空洞からなる欠陥である。
一方、エピタキシャルシリコン膜の基板となるシリコンウェーハは、一般的にCZ法により形成されるが、このシリコンウェーハにはCOP欠陥が存在する。COP欠陥がウェーハ表面に露出されるとピットになって現れる。このように表面上にCOP欠陥が現れたシリコンウェーハ上にエピタキシャルシリコン膜を形成すると、COP欠陥に対応したCOP痕跡がエピタキシャルシリコン膜に発生する場合がある。COP痕跡とは、COP欠陥に対応してエピタキシャル膜の表面に生じた微少のくぼみのことである。特にCOPを完全欠陥の大きさが4μm未満のときにCOP痕跡が生じやすい。発生したCOP痕跡はデバイスの不良発生の原因となることから、COP痕跡の発生を極力防止することが望ましい。
特許文献1には、単結晶シリコンインゴットの切り出し角度を特定の範囲に設定することにより、ウェーハのCOP欠陥を低減する方法が開示されている。
特開2002−273647号公報
しかし、特許文献1に記載の方法をエピタキシャルウェーハの製造に適用した場合であっても、ウェーハのCOP欠陥を完全に除去できるまでには至らず、エピタキシャルシリコン膜のCOP痕跡を無くすことは不可能であった。
本発明は、上記事情に鑑みてなされたものであって、COP痕跡の発生を防止することが可能なエピタキシャル膜の製造方法を提供することを特徴とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明のエピタキシャル膜の製造方法は、シリコンウェーハを裏面側からサセプタで支持するとともに前記シリコンウェーハの表面側及び裏面側に表側ヒータ群及び裏側ヒータ群をそれぞれ配置し、前記表側ヒータ群及び前記裏側ヒータ群をそれぞれ、前記シリコンウェーハの表面及び裏面にそれぞれ対向する内周部と該内周部の外側に配置された外周部とに区分し、各ヒータで前記シリコンウェーハを加熱しながら前記シリコンウェーハの表面にエピタキシャル膜を生成する際に、前記表側ヒータ群の内周部の出力を外周部の出力より大きくするとともに、前記裏側ヒータ群の内周部の出力を外周部の出力より小さくして、エピタキシャル膜を生成することを特徴とする。
また本発明のエピタキシャル膜の製造方法においては、前記表側ヒータ群及び前記裏側ヒータ群の全体出力に対する前記裏側ヒータ群の出力の比率を46%〜60%の範囲とし、前記表側ヒータ群の全体出力に対する前記表側ヒータ群の内周部の出力の比率を60%〜90%の範囲とし、前記裏側ヒータ群の全体出力に対する前記裏側ヒータ群の内周部の出力の比率を14%〜22%の範囲とすることが好ましい。
また本発明のエピタキシャル膜の製造方法においては、前記エピタキシャル膜を生成する際に、前記シリコンウェーハ表面の中央部分の温度を1050℃以上1150℃以下の範囲に設定することが好ましい。
また本発明のエピタキシャル膜の製造方法においては、前記シリコンウェーハが、シリコン単結晶インゴットから該シリコン単結晶インゴットの(1 0 0)面に対して傾斜角度を持たせて切り出されたものであって、その傾斜角度が、前記(1 0 0)面に対して[0 1 1]方向又は[0 −1 −1]方向に角度θ、並びに[0 1 −1]方向又は[0 −1 1]方向に角度φであって、角度θ及び角度φがそれぞれ、10′<θ≦2°、10′<φ<30′、または10′<φ≦2°、10′<θ<30′の範囲であることが好ましい。
なお、本明細書において、結晶方位を示す「−1」なる表記は、「1」の上にバーを付けたものを意味する。
上記のエピタキシャル膜の製造方法によれば、表側ヒータ群の内周部の出力を外周部の出力より大きくするとともに、裏側ヒータ群の内周部の出力を外周部の出力より小さくすることで、エピタキシャル膜におけるCOP痕跡の発生を抑制することができる。特に、各ヒータの出力を上記の範囲に設定することにより、エピタキシャル膜におけるCOP痕跡の発生をより効果的に抑制することができる。更に、シリコンウェーハ表面の中央部分の温度を上記の範囲に設定することにより、COP痕跡を大幅に低減させることができる。
また上記のエピタキシャル膜の製造方法によれば、シリコンウェーハを切り出す際の傾斜角度を上記の範囲に設定することで、ウェーハ自体のCOP欠陥を少なくすることができ、このようなウェーハに対してエピタキシャル膜の形成を行うことで、エピタキシャル膜のCOP痕跡をより低減させることができる。
以上説明したように、本発明によれば、COP痕跡の発生を防止することが可能なエピタキシャル膜の製造法を提供することができる。
以下、本発明の実施の形態を図面を参照して説明する。図1には本実施形態のエピタキシャル膜の製造方法に好適に用いられるエピタキシャル膜製造装置(以下、製造装置と表記する場合がある)の一例を示す。
図1に示す製造装置1は、シリコンウェーハ2(以下、ウェーハ2と表記する場合がある)の裏面2bをサセプタ3によってほぼ水平に支持する枚葉式のエピタキシャル膜製造装置1である。このエピタキシャル膜製造装置1は、上側ドーム4及び下側ドーム5により形成される成膜室6と、この成膜室6の内部に配置された円板状のサセプタ3と、成膜室6の上側、すなわちシリコンウェーハ2の表面2a側に配置された表側ヒータ群7と、成膜室6の下側、すなわちシリコンウェーハ2の裏面2b側に配置された裏側ヒータ群8とを具備して概略構成されている。
円板状のサセプタ3は、回転軸3aによって回転自在に支持されている。また、回転軸3aには放射方向に延びる支持アーム3bが取り付けられ、この支持アーム3bの先端には支持ピン3cが取り付けられ、支持ピン3cがサセプタ3の外縁部3dに接合されている。また回転軸3aには、リフトアーム3eが取り付けられている。リフトアーム3eは、貫通孔3fを有する円菅状の本体部3fと、本体部3fの一端部から放射方向に沿って延びるアーム部3gとから構成されている。本体部3fの貫通孔3fに回転軸3aが挿入されており、回転軸3aの軸方向に沿ってリフトアーム3eが可動自在とされている。一方、サセプタ3にはウェーハ2を支持するための可動ピン3hが取り付けられている。支持アーム3bには通孔3iが設けられるとともにサセプタ3には貫通孔3jが設けられ、可動ピン3hがこれら通孔3iと貫通孔3jとを貫通している。また、可動ピン3hの真下にはリフトアーム3eのアーム部3gの先端が配置され、リフトアーム3eが上下することに連動して可動ピン3hも上下するように構成されている。
次に、成膜室6を構成する上側ドーム4及び下側ドーム5はドーム支持部材9によって支持固定されている。上側ドーム4及び下側ドーム5は石英等の透明な部材からなり、成膜室6の外側に配置された表側ヒータ群7及び裏側ヒータ群8によってサセプタ3及びウェーハ2が加熱されるようになっている。またドーム支持部材9にはガス流入口9a及びガス流出口9bが設けられており、シラン等の反応ガスを成膜室6内部に流通させるようになっている。また、成膜室6の外側には図示しない放射温度計が設置されており、ウェーハ表面2aの中央部の温度を計測できるようになっている。
次に図1に示すように、表側ヒータ群7は複数のヒータ7aが規則的に配列されて構成されている。また、表側ヒータ群7は、シリコンウェーハ2の表面2aに対向する内周部ヒータ7A(内周部)と、内周部ヒータ7Aの外側に位置する外周部ヒータ7B(外周部)とに区分される。ここで内周部ヒータ7Aとは、表側ヒータ群7のうち、ウェーハ2の表面2aの直上に位置するヒータを指す。内周部ヒータ7Aの数は1以上であることが望ましい。また外周部ヒータ7Bとは、内周部ヒータ7Aの外側に位置する複数のヒータを指し、これら外周部ヒータ7Bが内周部ヒータ7Aを取り囲んで配置されていることが好ましい。内周部ヒータ7Aは主にウェーハ表面2aのほぼ全面を加熱し、外周部ヒータ7Bはウェーハ表面2aの外縁部分を加熱する。
次に図1に示すように、裏側ヒータ群8は、表側ヒータ群7と同様に、複数のヒータ8aが規則的に配列されて構成されている。また、裏側ヒータ群8は、シリコンウェーハ2の裏面2bの対向位置に位置する内周部ヒータ8A(内周部)と、内周部ヒータ8Aの外側に位置する外周部ヒータ8B(外周部)とに区分される。内周部ヒータ8Aとは、裏側ヒータ群8のうち、ウェーハ2の裏面2bの直下に位置するヒータを指す。内周部ヒータ8Aの数は1以上であることが望ましい。また外周部ヒータ8Bとは、内周部ヒータ8Aの外側に位置する複数のヒータを指し、これら外周部ヒータ8Bが内周部ヒータ8Aを取り囲んで配置されていることが好ましい。内周部ヒータ8Aはサセプタ3を介して主にウェーハ裏面2bのほぼ全面を加熱し、外周部ヒータ8Bはサセプタ3を介してウェーハ裏面2bの外縁部分を加熱する。
表側ヒータ群7及び裏側ヒータ群8を構成するヒータ7a、8aには、例えばハロゲンヒータ等のランプヒータ、赤外線ヒータ等を用いることができる。各ヒータは、一定の出力で動作するものでもよく、出力が可変のものであってもよい。また各ヒータ7a、8a毎の出力値は全て同じでも良く、異なっていても良い。また各ヒータ7a、8aは図示略の制御手段に接続されており、制御手段によってヒータ7a、8a毎にオンオフさせたり、ヒータ7a、8a毎に出力を変更できるようになっている。
次に、本実施形態のエピタキシャル膜の製造方法を説明する。
まず、エピタキシャル膜を製造する際に用いるシリコンウェーハ2について説明する。本実施形態において好適に用いられるシリコンウェーハ2は、シリコン単結晶インゴットの(1 0 0)面に対して傾斜角度を持たせて切り出されたものである。その傾斜角度は、前記(1 0 0)面に対して[0 1 1]方向又は[0 −1 −1]方向に角度θ、並びに[0 1 −1]方向又は[0 −1 1]方向に角度φであって、角度θ及び角度φがそれぞれ、10′<θ≦2°、10′<φ<30′、または10′<φ≦2°、10′<θ<30′の範囲であることが好ましい。
上記の傾斜角度θ、φについて更に詳細に説明すると、ウェーハの(1 0 0)面において、ウェーハ中心を通って結晶方向[0 1 1]、[0 −1 −1]、[0 1 −1]、[0 −1 1]があり、(1 0 0)面法線とウェーハ表面2aの面法線とのなす角度で、[0 1 1]又は[0 −1 −1]方向の角度成分を角度θ、[0 1 −1]又は[0 −1 1]方向の角度成分を角度φと定義する。
図2は、この発明で規定する傾斜角度θおよびφの範囲を示すグラフであり、横軸は傾斜角度φ、すなわち[0 1 1]方向又は[0 −1 −1]方向の角度成分、縦軸は傾斜角度θ、すなわち[0 1 −1]方向又は[0 −1 1]方向の角度成分を表す。本実施形態のシリコンウェーハは、上記の傾斜角度θおよびφを、10′<θ≦2°、10′<φ<30′、または、10′<φ≦2°、10′<θ<30′の範囲とするもので、かかる角度の数値限定範囲はおよそ図2の4つのL字型の枠内に相当する。
図2の4つのL字型の外側で横軸、縦軸に近い側の十字型の領域では、ティアドロップが低減されているが、割れ、欠け、クラック、チップ等の欠陥が発生しやすく、また、L字型の内側に囲まれる矩形の領域では、マイクロラフネスが良好となるが、ティアドロップが低減できない。ところが、4つのL字型の枠内の領域では、割れ、欠け、クラック、チップ等の欠陥の発生が少なく、かつティアドロップとともにマイクロラフネスを低減して、すぐれたエピタキシャルウェーハが得られる効果がある。
従って、シリコン単結晶インゴットを例えばワイヤーソーを用いてスライシングする際、シリコン単結晶インゴットの壁開方向とワイヤーの送り方向並びにインゴットの送り方向とを若干ずらして一致させることなく、インゴットをスライスすることにより、割れ、クラック、チップ、ダメージが発生し難く不良発生率が抑制されると共に、エピタキシャル成長時のCOP痕跡を低減し、かつエピタキシャル成長面のマイクロラフネスを低減させて平滑な表面2aを得ることが可能になる。
次に、上記のようにして切り出されたウェーハ2を、図1に示すエピタキシャル膜製造装置1に導入し、エピタキシャル膜の製造を開始する。まず、水素雰囲気下でシリコンウェーハ2をサセプタ3上に載置する。次に、成膜室6内を所定のエッチング温度まで加熱してウェーハ2の表面2aを水素ベークする。次に、塩化水素ガスを供給してウェーハ2の表面2aをエッチングし、パーティクル等を除去する。次に成膜室6内の温度を所定の成長温度に設定し、シラン等の反応ガスを導入してエピタキシャル膜を成長させる。エピタキシャル成長後、成膜室6内を降温する。次に、成膜室6から処理済のウェーハを取り出し、成膜室6内部に塩化水素ガスを供給して成膜室6の内壁面に付着したシリコンの堆積物をエッチングして除去する。このようにして一連の処理が終了したなら、別のウェーハを成膜室6内部に設置してエピタキシャル成長処理を続行する。
エピタキシャル膜を成長させる際には、表側ヒータ群7の内周部ヒータ7Aの出力を外周部ヒータ7Bの出力より大きくするとともに、裏側ヒータ群8の内周部ヒータ8Aの出力を外周部ヒータ8Bの出力より小さくすることが好ましい。具体的には、表側ヒータ群7及び裏側ヒータ群8の全体出力に対する表側ヒータ群7の出力の比率を46%〜60%の範囲とし、表側ヒータ群7の全体出力に対する表側ヒータ群7の内周部ヒータ7Aの出力の比率を60%〜90%の範囲とし、裏側ヒータ群8の全体出力に対する裏側ヒータ群8の内周部ヒータ8Aの出力の比率を14%〜22%の範囲とすることが好ましい。また、シリコンウェーハ表面2aの中央部分の温度を1050℃以上1150℃以下の範囲になるように表側ヒータ群7及び裏側ヒータ群8の出力を設定することが好ましい。
より好ましくは、表側ヒータ群7及び裏側ヒータ群8の全体出力に対する裏側ヒータ群8の出力の比率を56%〜60%の範囲とし、表側ヒータ群7の全体出力に対する表側ヒータ群7の内周部ヒータ7Aの出力の比率を66%〜74%の範囲とし、裏側ヒータ群8の全体出力に対する裏側ヒータ群8の内周部ヒータ8Aの出力の比率を16%〜18%の範囲とすることが好ましい。また、シリコンウェーハ表面2aの中央部分の温度を1100℃以上1130℃以下の範囲になるように表側ヒータ群7及び裏側ヒータ群8の出力を設定することが好ましい。
また内周部ヒータまたは外周部ヒータの出力を調整する具体的な手段としては、例えば、図示しない制御手段によって外周部ヒータ及び内周部ヒータの出力を目的とする出力比率となるように調整しても良い。また、外周部ヒータを全て作動させる一方、内周部ヒータの一部を作動させないことで調整しても良い。またあらかじめ、内周部ヒータを構成する個々のヒータの出力の設計値を、外周部ヒータを構成する個々のヒータの出力の設計値よりも小さくしておき、こうした全てのヒータを作動させることで調整しても良い。
表側ヒータ群7の内周部ヒータ7Aの出力を外周部ヒータ7Bの出力より大きくするとともに、裏側ヒータ群8の内周部ヒータ8Aの出力を外周部ヒータ8Bの出力より小さくすることで、エピタキシャル膜におけるCOP痕跡の発生を抑制することが可能になる。特に、各ヒータの出力を上記の範囲に設定することにより、エピタキシャル膜におけるCOP痕跡の発生をより効果的に抑制することができる。更に、シリコンウェーハ表面2aの中央部分の温度を上記の範囲に設定することにより、COP痕跡を大幅に低減させることが可能になる。
CZ法により<1 0 0>方向に引き上げて形成した直径300mmの単結晶シリコンインゴットを用意し、このインゴットをワイヤーソー装置を用いてスライシングした。スライシングの際には、シリコンの(1 0 0)面に対して傾斜角度を持たせて切り出し、そのときの傾斜角度をθ=0.21°、φ=0.35°に調整した。スライシング後、ラッピング、エッチングおよびポリッシングを行って表面を鏡面状態とした。このようにしてシリコンウェーハを製造した。
次に、得られたシリコンウェーハを図1に示すエピタキシャル膜製造装置に導入し、エピタキシャル膜の製造を行った。まず、水素雰囲気下でシリコンウェーハをサセプタ上に載置し、成膜室内を1110〜1150℃°のエッチング温度まで加熱してウェーハの表面を水素ベークした。次に、表側ヒータ群及び裏側ヒータ群を作動させて成膜室内のシリコンウェーハを加熱し、更にトリクロロシランを導入してエピタキシャル膜を成長させた。エピタキシャル成長後、成膜室内を室温まで降温し、成膜室から処理済のウェーハを取り出した。
エピタキシャル膜を成長させる際の表側ヒータ群及び裏側ヒータ群の出力については、表側ヒータ群及び裏側ヒータ群の全体出力に対する裏側ヒータ群の出力の比率を58%とし、表側ヒータ群の全体出力に対する表側ヒータの内周部ヒータの出力の比率を62%とし、裏側ヒータ群の全体出力に対する裏側ヒータ群の内周部ヒータの出力の比率を15%の範囲とし、シリコンウェーハ表面の中央部分の温度を1110℃〜1150℃に設定した。
得られたエピタキシャル膜について、表面に生じたCOP痕跡の数をパーティクルカウンター(KLA−Tencor SP1)により測定した。結果を表1及び図3ないし図6に示す。図3には表1における試料1のウェーハのCOP痕跡の分布を示し、図4には試料2のCOP痕跡の分布を示し、図5には試料3のCOP痕跡の分布を示し、図6には試料4のCOP痕跡の分布を示す。図3〜図6において、バツ印がCOP痕跡の発生箇所である。
Figure 2007005433
表1および図3ないし図6に示すように、エッチング温度及び成長温度(ウェーハ中央部分の温度)が低いほど、COP痕跡が少なくなることがわかる。またCOP痕跡はウェーハの中央部分に集中して発生し、外周部分ではCOP痕跡が少なくなっていることがわかる。
次に、エッチング温度及び成長温度を1130℃に固定した上で、出力比率を変更してエピタキシャル膜を成長させ、COP痕跡の数及び分布状況を調べた。
具体的には、上記と同じシリコンウェーハを用意し、これを図1に示すエピタキシャル膜製造装置に導入してエピタキシャル膜の製造を行った。すなわち、水素雰囲気下でシリコンウェーハをサセプタ上に載置し、成膜室内を1130℃°のエッチング温度まで加熱してウェーハの表面を水素ベークした。次に、表側ヒータ群及び裏側ヒータ群を作動させて成膜室内のシリコンウェーハを加熱し、更にトリクロロシランを導入してエピタキシャル膜を成長させた。エピタキシャル成長後、成膜室内を室温まで降温し、成膜室から処理済のウェーハを取り出した。
エピタキシャル膜を成長させる際の表側ヒータ群及び裏側ヒータ群の出力については、表側ヒータ群及び裏側ヒータ群の全体出力に対する裏側ヒータ群の出力の比率を58〜62%とし、表側ヒータ群の全体出力に対する表側ヒータ群の内周部ヒータの出力の比率を62〜74%とし、裏側ヒータ群の全体出力に対する裏側ヒータ群の内周部ヒータの出力の比率を15〜18%の範囲とし、シリコンウェーハ表面の中央部分の温度を1130℃に設定した。
得られたエピタキシャル膜について、表面に生じたCOP痕跡の数を表1の場合と同様にして測定した。結果を表2及び図7ないし図12に示す。図7〜12にはそれぞれ、表2における試料5〜試料10のウェーハのCOP痕跡の分布を示す。図7〜図12において、バツ印がCOP痕跡の発生箇所である。
Figure 2007005433
表2及び図7ないし図10の試料5〜8に示すように、裏側ヒータ群の出力を固定した状態で、表側及び裏側ヒータ群の各内周部ヒータの出力を徐々に高くすると、COP痕跡が次第に減少していることがわかる。図7ないし図10に示す分布をみると、ウェーハの外周側のCOP痕跡が減少しているように見える。このように、表側及び裏側ヒータ群の各内周部ヒータの出力を60〜90%及び14〜22%の範囲に設定することにより、COP痕跡を少なくできることがわかる。
次に、表2及び図11および図12の試料9〜10に示すように、表側及び裏側ヒータ群の内周部の出力を固定した状態で、裏側ヒータ群全体の出力を高くすると、COP痕跡が僅かに減少していることがわかる。このように、表側及び裏側ヒータ群における裏側ヒータ群の出力比率を46〜60%の範囲に設定することにより、COP痕跡を少なくできることがわかる。
次に、エッチング温度及び成長温度を1130℃に固定するとともに出力比率を固定した上で、シリコンウェーハの切り出し傾斜角度θ及びφを変更してエピタキシャル膜を成長させ、COP痕跡の数及び分布状況を調べた。
具体的には、傾斜角度θ及びφを変更したシリコンウェーハを用意し、これを図1に示すエピタキシャル膜製造装置に導入してエピタキシャル膜の製造を行った。すなわち、水素雰囲気下でシリコンウェーハをサセプタ上に載置し、成膜室内を1130℃°のエッチング温度まで加熱してウェーハの表面を水素ベークした。次に、表側ヒータ群及び裏側ヒータ群を作動させて成膜室内のシリコンウェーハを加熱し、更にトリクロロシランを導入してエピタキシャル膜を成長させた。エピタキシャル成長後、成膜室内を室温まで降温し、成膜室から処理済のウェーハを取り出した。
エピタキシャル膜を成長させる際の表側ヒータ群及び裏側ヒータ群の出力については、表側ヒータ群及び裏側ヒータ群の全体出力に対する裏側ヒータ群の出力の比率を58%とし、表側ヒータ群の全体出力に対する表側ヒータ群の内周部ヒータの出力の比率を62%とし、裏側ヒータ群の全体出力に対する裏側ヒータ群の内周部ヒータの出力の比率を15%の範囲とし、シリコンウェーハ表面の中央部分の温度を1130℃に設定した。
得られたエピタキシャル膜について、表面に生じたCOP痕跡の数を表1の場合と同様にして測定した。結果を表3に示す。
Figure 2007005433
表3に示すように、角度θ及び角度φがそれぞれ、10′<θ≦2°、10′<φ<30′、または10′<φ≦2°、10′<θ<30′の範囲にある場合に、COP痕跡が少なくなることがわかる。
図1は本発明の実施形態のエピタキシャル膜の製造方法に好適に用いられるエピタキシャル膜製造装置の一例を示す断面図。 図2は傾斜角度θ及び傾斜角度φの範囲を示すグラフ。 図3は試験例1のエピタキシャル膜のCOP痕跡の分布を示す分布図。 図4は試験例2のエピタキシャル膜のCOP痕跡の分布を示す分布図。 図5は試験例3のエピタキシャル膜のCOP痕跡の分布を示す分布図。 図6は試験例4のエピタキシャル膜のCOP痕跡の分布を示す分布図。 図7は試験例5のエピタキシャル膜のCOP痕跡の分布を示す分布図。 図8は試験例6のエピタキシャル膜のCOP痕跡の分布を示す分布図。 図9は試験例7のエピタキシャル膜のCOP痕跡の分布を示す分布図。 図10は試験例8のエピタキシャル膜のCOP痕跡の分布を示す分布図。 図11は試験例9のエピタキシャル膜のCOP痕跡の分布を示す分布図。 図12は試験例10のエピタキシャル膜のCOP痕跡の分布を示す分布図。
符号の説明
1…エピタキシャル膜製造装置、2…シリコンウェーハ、2a…表面、2b…裏面、3…サセプタ、4…上側ドーム、5…下側ドーム、6…成膜室、7…表側ヒータ群、7A…内周部ヒータ(内周部)、7B…外周部ヒータ(外周部)、8…裏側ヒータ群、8A…内周部ヒータ(内周部)、8B…外周部ヒータ(外周部)

Claims (4)

  1. シリコンウェーハを裏面側からサセプタで支持するとともに前記シリコンウェーハの表面側及び裏面側に表側ヒータ群及び裏側ヒータ群をそれぞれ配置し、前記表側ヒータ群及び前記裏側ヒータ群をそれぞれ、前記シリコンウェーハの表面及び裏面にそれぞれ対向する内周部と該内周部の外側に配置された外周部とに区分し、各ヒータで前記シリコンウェーハを加熱しながら前記シリコンウェーハの表面にエピタキシャル膜を生成する際に、
    前記表側ヒータ群の内側部の出力を外側部の出力より大きくするとともに、前記裏側ヒータ群の内側部の出力を外側部の出力より小さくして、エピタキシャル膜を生成することを特徴とするエピタキシャル膜の製造方法。
  2. 前記表側ヒータ群及び前記裏側ヒータ群の全体出力に対する前記裏側ヒータ群の出力の比率を46%〜60%の範囲とし、
    前記表側ヒータ群の全体出力に対する前記表側ヒータ群の内周部の出力の比率を60%〜90%の範囲とし、
    前記裏側ヒータ群の全体出力に対する前記裏側ヒータ群の内周部の出力の比率を14%〜22%の範囲とすることを特徴とする請求項1に記載のエピタキシャル膜の製造方法。
  3. 前記エピタキシャル膜を生成する際に、前記シリコンウェーハ表面の中央部分の温度を1050℃以上1150℃以下の範囲に設定することを特徴とする請求項1または請求項2に記載のエピタキシャル膜の製造方法。
  4. 前記シリコンウェーハは、シリコン単結晶インゴットから該シリコン単結晶インゴットの(1 0 0)面に対して傾斜角度を持たせて切り出されたものであって、その傾斜角度が、前記(1 0 0)面に対して[0 1 1]方向又は[0 −1 −1]方向に角度θ、並びに[0 1 −1]方向又は[0 −1 1]方向に角度φであって、角度θ及び角度φがそれぞれ、10′<θ≦2°、10′<φ<30′、または10′<φ≦2°、10′<θ<30′の範囲であることを特徴とする請求項1ないし請求項3のいずれかに記載のエピタキシャル膜の製造方法。

JP2005181709A 2005-06-22 2005-06-22 エピタキシャル膜の製造方法 Active JP4508000B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005181709A JP4508000B2 (ja) 2005-06-22 2005-06-22 エピタキシャル膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005181709A JP4508000B2 (ja) 2005-06-22 2005-06-22 エピタキシャル膜の製造方法

Publications (2)

Publication Number Publication Date
JP2007005433A true JP2007005433A (ja) 2007-01-11
JP4508000B2 JP4508000B2 (ja) 2010-07-21

Family

ID=37690776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005181709A Active JP4508000B2 (ja) 2005-06-22 2005-06-22 エピタキシャル膜の製造方法

Country Status (1)

Country Link
JP (1) JP4508000B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272868A (ja) * 2009-05-20 2010-12-02 Siltronic Ag エピタキシャルに被覆されたシリコンウェハの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000103696A (ja) * 1998-07-29 2000-04-11 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェ―ハおよびその製造方法
JP2002151412A (ja) * 2000-10-30 2002-05-24 Applied Materials Inc 半導体製造装置
JP2002217110A (ja) * 2000-12-27 2002-08-02 Applied Materials Inc 加熱装置及びこれを用いた半導体製造装置
JP2004091234A (ja) * 2002-08-30 2004-03-25 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハとその製造方法
JP2004339003A (ja) * 2003-05-15 2004-12-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
WO2005034219A1 (ja) * 2003-10-01 2005-04-14 Shin-Etsu Handotai Co., Ltd. シリコンエピタキシャルウェーハの製造方法、及びシリコンエピタキシャルウェーハ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000103696A (ja) * 1998-07-29 2000-04-11 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェ―ハおよびその製造方法
JP2002151412A (ja) * 2000-10-30 2002-05-24 Applied Materials Inc 半導体製造装置
JP2002217110A (ja) * 2000-12-27 2002-08-02 Applied Materials Inc 加熱装置及びこれを用いた半導体製造装置
JP2004091234A (ja) * 2002-08-30 2004-03-25 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハとその製造方法
JP2004339003A (ja) * 2003-05-15 2004-12-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
WO2005034219A1 (ja) * 2003-10-01 2005-04-14 Shin-Etsu Handotai Co., Ltd. シリコンエピタキシャルウェーハの製造方法、及びシリコンエピタキシャルウェーハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272868A (ja) * 2009-05-20 2010-12-02 Siltronic Ag エピタキシャルに被覆されたシリコンウェハの製造方法
US8709156B2 (en) 2009-05-20 2014-04-29 Siltronic Ag Methods for producing epitaxially coated silicon wafers

Also Published As

Publication number Publication date
JP4508000B2 (ja) 2010-07-21

Similar Documents

Publication Publication Date Title
JP5024382B2 (ja) サセプタ及びシリコンエピタキシャルウェーハの製造方法
EP0953659B1 (en) Apparatus for thin film growth
JP5191373B2 (ja) エピタキシャルウェーハの製造方法及び製造装置
US20070119367A1 (en) Method for producing silicon epitaxial wafer and silicon epitaxial wafer
TWI625781B (zh) 磊晶塗佈半導體晶圓的方法和半導體晶圓
JP2010016183A (ja) 気相成長装置、エピタキシャルウェーハの製造方法
TWI611036B (zh) 磊晶矽晶圓之製造方法
JP2009283904A (ja) 成膜装置および成膜方法
JP4868503B2 (ja) エピタキシャルウェーハの製造方法
JP2006004983A (ja) シリコンウエーハの製造方法及びシリコンウエーハ
TWI445053B (zh) Epitaxy growth method
JP2010034372A (ja) 気相成長装置用のサセプタ及び気相成長装置
JP5184302B2 (ja) サセプタ装置、エピタキシャルウェハの製造装置、および、エピタキシャルウェハの製造方法
JP2013060328A (ja) 炭化珪素結晶の製造方法
JP2010147080A (ja) 気相成長用サセプタ及び気相成長装置並びにエピタキシャルウェーハの製造方法
JP2010016312A (ja) エピタキシャルウェーハの製造方法
JP2007070131A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP4508000B2 (ja) エピタキシャル膜の製造方法
JPH097953A (ja) 単結晶薄膜の製造方法
KR101524913B1 (ko) 실리콘 웨이퍼
CN108505114B (zh) 外延生长晶圆及其制造方法
JP2018022724A (ja) サセプタサポートシャフト及びエピタキシャル成長装置
JP2010177495A (ja) シリコンウェーハの熱処理方法
JPH08250430A (ja) 単結晶薄膜の製造方法
JP5942939B2 (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4508000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250