JP4868503B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP4868503B2
JP4868503B2 JP2006095717A JP2006095717A JP4868503B2 JP 4868503 B2 JP4868503 B2 JP 4868503B2 JP 2006095717 A JP2006095717 A JP 2006095717A JP 2006095717 A JP2006095717 A JP 2006095717A JP 4868503 B2 JP4868503 B2 JP 4868503B2
Authority
JP
Japan
Prior art keywords
wafer
epitaxial
susceptor
semiconductor wafer
ledge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006095717A
Other languages
English (en)
Other versions
JP2007273623A (ja
Inventor
和宏 楢原
裕孝 加藤
広一郎 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Priority to JP2006095717A priority Critical patent/JP4868503B2/ja
Priority to US11/731,815 priority patent/US8021484B2/en
Priority to TW096111287A priority patent/TW200802552A/zh
Publication of JP2007273623A publication Critical patent/JP2007273623A/ja
Priority to US13/206,310 priority patent/US8888913B2/en
Application granted granted Critical
Publication of JP4868503B2 publication Critical patent/JP4868503B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、エピタキシャルウェーハの製造方法及び製造装置に関するもので、さらに詳しくは、平坦度の高いエピタキシャルウェーハを製造する方法及びその製造装置に関するものである。
エピタキシャルシリコンウェーハは、一般に、デバイスを作成する表面のエピタキシャル層に酸素起因の欠陥や単結晶インゴット育成時に導入されるGrown‐in欠陥(COPを含む)がない優れた特性を有している。
近年、MPUやフラッシュメモリー等の高性能デバイスやMOS FET、IGBT等の高性能Powerデバイスにはエピタキシャルシリコンウェーハが使用されつつある。一方、デバイスの高集積化に伴って、半導体基板の高品質化とともに微細化パターンの作製のために、高平坦化が特に重要視されている。
高平坦度が要求されているウェーハのエピタキシャル成長は、枚葉処理によって膜厚均一性の向上が図られている。しかし、基板となるシリコン単結晶ウェーハの周縁部に向って、エピタキシャル層の膜厚が減少する傾向があり、エピタキシャル層の形成の際に平坦度を維持するのは容易ではない。更に、基板となるシリコン単結晶ウェーハの周縁部では、エピタキシャル層の形成膜厚の急激な変化が生じやすく、特に周縁部の平坦化は困難である。
そこで、エピタキシャル成長条件の最適化を図り、膜厚みの不均一分布を低減する方法が多々提案されているが、十分とは言い難い。更に、エピタキシャル成長の後に、平坦度不良が発生した場合、再び平坦化加工を行うことができないため、製品は不良品となり無駄になってしまう。
例えば、所要の平坦度を満足した基板は、基板平坦度の予測工程にてエピタキシャル成長後の平坦度をシミュレートし、目的の成膜後の基板平坦度を満足すると判断された基板は次工程のエピタキシャル成長へと送られ、基準を満足しなかった基板は再度平坦化加工工程へ戻されるというエピタキシャルシリコンウェーハの製造方法が提案されている(特許文献1)。
特開2001−302395号公報
しかしながら、特許文献1ではエピタキシャル成長における膜形成のシミュレートの方法が具体的に開示されていない。一般に、膜形成のシミュレートは種々の因子が影響し合うため必ずしも容易ではない。従って、特許文献1の方法を用いて、エピタキシャル層が形成されたエピタキシャルシリコンウェーハの平坦度を予測するためにシミュレートを行うことは極めて困難である。
上述のような事情に鑑みて、エピタキシャルシリコンウェーハの平坦度を向上させるためのエピタキシャル層の形成方法及びそのための装置、特に、ウェーハ外周部のエピタキシャル層膜厚を制御する方法及びそのための装置を提供することを目的とする。
本発明によれば、基板となるシリコン単結晶ウェーハを保持するサセプタの形状を変更することにより、ウェーハ外周部のエピタキシャル層膜厚を制御することを特徴とするエピタキシャルウェーハの製造方法及び製造装置を提供する。
より具体的には、以下のものを提供する。
(1)反応炉内で半導体ウェーハとソースガスとを反応させてエピタキシャルを成長させるエピタキシャルウェーハの製造方法において、 前記半導体ウェーハは、該半導体ウェーハが配置される開口部を有するサセプタのレッジ部に置載され、 前記レッジ部は、前記サセプタの前記開口部の内周側に所定の長さで延び、前記半導体ウェーハが置載されるように前記開口部の下部に備えられるが、 前記レッジ部の前記所定の長さを変えることにより成長するエピタキシャル層膜厚を制御することを特徴とするエピタキシャルウェーハの製造方法。
ここで、半導体ウェーハはサセプタの開口部であるポケット内に作られたレッジ(Ledge)部で保持されている。例えば、ポケットは基本的に平坦な底面を持つ円形凹形状(円板形状のウェーハを収納できる形状)を有することができる。即ち、ポケットの円形凹形状は、ほぼ垂直に切り立った面(以下、「内周面」という)及び底面により規定される。レッジ部は、この内周面から内周側に所定長さだけ延びるテーパ状(なだらかなすり鉢状)の上面を持つ、開口部の周方向に沿う底面に備えられた部材であってよい。このレッジ部は、この半導体ウェーハとの接触をなるべく少なくしつつ、確実に保持するために、その上面をテーパ状とするが、上記所定長さだけ内周側に向えば、いわゆる棚落ちをする。つまり、そこで、ほぼ垂直に切り立つ壁によりポケットの底面へと導かれるのである。このように、レッジ部は、棚落ちにより形成される段差を持つ、棚形状を有する。これは、円形凹形状に丁度嵌まり込んだワッシャが、底面に固定されてできた棚形状に類似する。上面がテーパ状であるので、ワッシャが皿ばねのようなものであるとしてもよい。このレッジ部は、別個の部品ではなく、サセプタと一体的に形成されるものであってよい。上記半導体ウェーハは、その裏面の一部(例えば円環状のリング)でこのレッジ部に直接又は間接的に接触することにより、レッジ部によって保持されるのである。従って、このレッジ部は、この半導体ウェーハの裏面に近接するが、このレッジ部から棚落ちする開口部の底部は、この半導体ウェーハの裏面からの距離が格段に大きくなるのである。
サセプタから供給される熱によりレッジ部が高温になる場合、半導体ウェーハの裏面からの距離が近いためレッジ部からの熱が伝わり易く、半導体ウェーハがレッジ部と重なり合う半導体ウェーハの周辺部(以下「レッジ領域」という)は高温になり易い。そのため、半導体ウェーハのこのレッジ領域では、側面と裏面から伝達された熱によってより高温となった半導体ウェーハの表面でのエピタキシャル層の成長速度が速くなると考えられる。そのため、エピタキシャル層の厚さは、レッジ領域において外周側に向かって急激に増加するのである。ここで、半導体ウェーハがレッジ部と重なり合うレッジ領域とは、半導体ウェーハの上面(レッジ部に接触する半導体ウェーハの裏面の反対側の面)にあって、レッジ部が備えられる位置に相当する半導体ウェーハの上面の周辺部のことを意味する。
(2)前記半導体ウェーハは、少なくとも一方の面がデバイスの使用領域及びその周りを囲う周縁部から構成され、 前記レッジ部の前記所定の長さは、置載される前記半導体ウェーハの前記使用領域にウェーハ面上において相当する位置まで前記レッジ部が至らないように調整されていることを特徴とする上記(1)記載のエピタキシャルウェーハの製造方法。
上述のように半導体ウェーハのレッジ領域のエピタキシャル層の厚さは大きく変化し易くなる一方、出来上がったエピタキシャルシリコンウェーハの平坦度要求は厳しくなるため、基板となる半導体ウェーハの厚みを調整することだけにより、エピタキシャルシリコンウェーハの平坦度を高く維持することが困難になってきている。また、エピタキシャルシリコンウェーハの使用領域を広げたいとの要請から、エッジ除外領域の縮小及びエピタキシャルシリコンウェーハの周辺部の平坦度の改善が強く望まれている。ここで、平坦度とは、一般に平らであることの度合いを意味するが、平坦度が低ければ平らではなく、平坦度が高いときは平らであると考えることができる。より具体的には、平坦度はSFQRにより表すことができる。
上述のようにレッジ部の所定長さを使用領域まで延びないようにした場合(或いはレッジ領域を小さくした場合)、エピタキシャルシリコンウェーハの使用領域での平坦度は向上することになる。
(3)前記レッジ部の前記所定の長さは、前記開口部の周方向に沿って可変であり、 前記半導体ウェーハ及び前記開口部のそれぞれの形状に合わせて変えられることを特徴とする上記(1)又は(2)記載のエピタキシャルウェーハの製造方法。
一方、半導体ウェーハの外周辺では、その形状の大きな変化(例えば、面取り等の厚みの大きな変化)に伴い、その位置及び近傍でのエピタキシャル層の膜厚の急激な減少等の大きな変化が生じる場合がある。このとき、上述のようなレッジ部の長さ変化に伴うエピタキシャル層の膜厚の変化(急激な増加)と相殺させることにより、結果として、より高平坦度なエピタキシャルウェーハを製造することができる。ここで、開口部の周方向に沿って可変であるとは、例えば、上面視した開口部の円形状の周方向に沿って時計回りにレッジ部の上面の内周面からの距離が変化することを意味することができる。
(4)前記レッジ部の前記所定の長さは、2mm以上6mm未満であることを特徴とする上記(1)から(3)のいずれか記載のエピタキシャルウェーハの製造方法。
例えば、レッジ部の長さを6mm未満とすれば、上述するような膜厚の大きな変化点はレッジ領域の境目にでき易いので、変化点の位置をエピタキシャルシリコンウェーハの外周辺から6mm以下のところにすることが可能となり、それより内周側のエピタキシャルシリコンウェーハの使用領域での平坦度を高く維持し易いのである。つまり、膜厚の変化点をデバイス使用領域外に出すことができる。このように、外周部エピタキシャル層の膜厚分布を改善するとともに、エピタキシャル成長による平坦度の悪化を低減させることができる。このレッジ部の長さをより短く、例えば、4mm未満とすれば、それだけ高い平坦度を周辺領域まで維持できる可能性があるのである。
一方、レッジ部は半導体ウェーハを保持する機能を維持しなければならず、このために、少なくとも2mmの長さを持つことが好ましい。しかしながら、半導体ウェーハを保持する機能を維持することができれば、これより短くすることも可能である。
(5)反応炉内で半導体ウェーハとソースガスとを反応させてエピタキシャルを成長させるエピタキシャルウェーハの製造装置において、 前記半導体ウェーハが配置される開口部を有するサセプタと、 前記開口部の周方向に沿って備えられ、前記開口部の内周側に所定の長さで延び、前記半導体ウェーハが置載されるように前記開口部の下部に備えられるレッジ部とを含み、 少なくともその一方の面がデバイスの使用領域及びその周りを囲う周縁部から構成される前記半導体ウェーハの前記使用領域にウェーハ面上において相当する位置まで前記レッジ部が至らないようにされていることを特徴とするエピタキシャルウェーハの製造装置。
(6)前記レッジ部の前記所定の長さは、2mm以上6mm未満であることを特徴とする上記(5)記載のエピタキシャルウェーハの製造装置。
上述のように、本発明によれば、エピタキシャル層の膜厚の大きな変化点をデバイス使用領域外にすることができ、デバイス使用領域内の膜厚分布の均一化に貢献することが可能であり、エピタキシャルウェーハの平坦度を向上させることができる。また、基板となる半導体ウェーハとの形状の組合せによりエピタキシャルウェーハの平坦度を高く(良く)することができる。即ち、エピタキシャル層の膜厚分布があまり均一ではない(不均一の程度が高い)としても、基板となる半導体ウェーハの平坦度があまり高くないとしても、両者を組み合わせてできるエピタキシャルウェーハの平坦度を結果的により良くすることができる。
以下に本発明の実施例について、図面に基づいてより詳しく説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
図1は、サセプタ4の縦断面を模式的に表した図である。サセプタ4の開口部であるポケット13の底部は、以下に説明するように棚部およびテーパ面からなる。例えば、直径300mmのウェーハをエピタキシャル成膜処理する装置においては、サセプタ4として直径が350〜400mm、厚さが3〜6mmの円板部材を用いる。
サセプタ4の上面外周から20〜40mm中心に向かった位置から、基板となる半導体ウェーハ12を受け入れる円形凹部であるポケット13が設けられ、その底部にはテーパ面31が設けられている。このテーパ面31は、緩やかな傾斜を有する。
テーパ面31から更に中心に向かって、円形凹部である棚部32を設けている。この棚部32はテーパ面31から少し下がった位置に設けた円形の平坦面であり、サセプタ4の上面と平行な水平面である。
図1では説明の都合上2個しか図示していないが、棚部32には3個の貫通穴22が設けられ、各々の貫通穴22の上部は上方に向かって拡大開口する皿状穴22´を形成している。3個の貫通穴22にはそれぞれウェーハ支持用のリフトピン23が挿通している。この貫通穴22の穴径はリフトピン23の直径よりも大きくし、サセプタ4に対してリフトピン23が上下動する際に接触しない大きさを有するように形成する。
リフトピン23は、石英,炭素C,炭化シリコンSiC等よりなる。リフトピン23は円柱または円筒状をなし、上端部には、皿状穴22´に対応するように下部外周にテーパ面24bを有する頭部24を備える。この頭部24のテーパ面24bのテーパ角は、皿状穴22´のテーパ面のテーパ角と適合する。
頭部24の上部24aは頂角が鈍角をなす円錐形状をなし、ウェーハ裏面を支持する際の接触面積を極めて小さくすることにより、リフトピン23によるウェーハ裏面への傷の発生を防止している。リフトピン23は頭部24がサセプタ4の皿状穴22´の内壁に係合し、リフトピン23が下降した状態においては、自重により鉛直に垂下される。このとき、頭部24の上部24aが棚部32の上面から突出することはない。
図2は、図1のサセプタ4等が用いられるエピタキシャルウェーハ製造装置1の概略構造を示す縦断面である。この枚葉式のエピタキシャルウェーハ製造装置においては、通常、ウェーハを1枚だけ水平に支持するサセプタ4(ウェーハ支持台)が処理チャンバ2内に設けられている。また、サセプタ4上にウェーハ12を搬送するために、ウェーハ12をサセプタ4に対して上下動させるためのリフト機構を設けている。リフト機構は、サセプタ4を貫通して延びる複数本のリフトピン23を有しており、これらのリフトピン23の上端にウェーハ12を載せ、サセプタ4に対して相対的にリフトピン23を上下動させることでウェーハ12を昇降させる。このようなリフト機構により、搬送用アームのハンドに載せられてチャンバ2内に運ばれてきたウェーハ12をサセプタ4上に移載したり、或いはその逆に、ウェーハ12をサセプタ4からハンドに受け渡したりすることが可能となる。
また、エピタキシャル層の成長を行うためには、サセプタ4上で支持されたウェーハ12を高温に加熱する必要がある。このため、多数のハロゲンランプ(赤外線ランプ)等の熱源8,9を処理チャンバ2の上下に配置し、サセプタ4及びウェーハ12を加熱している。
サセプタ4は、炭素Cの基材に炭化シリコンSiCの被膜を施したものであり、ウェーハ12を加熱する際にウェーハ12全体の温度を均一に保つ均熱盤としての役割を果たす。図1に示すようにサセプタ4の上面には、例えばシリコンウェーハを収めるためにウェーハ12より一回り大きく、深さがl〜2mm程度のくぼみであるポケット13が形成されている。このポケット13の底面は、半導体ウェーハ12の外周部のみと接触するようにテーパ面とする構成が用いられ、底面とウェーハ12の面接触をできるだけ減らすように工夫が施されている。このくぼみ内にウェーハ12を収容し、所定温度にて原料ガスを含むキャリアガス中にサセプタ4を保持することにより、ウェーハ12の表面にシリコン薄膜よりなるエピタキシャル層が成長する。ここで原料ガスとは、シリコンソースガスとドーパントガスを指している。
シリコンソースガスには、トリクロロシランSiHClやジクロロシランSiHCl等のクロロシラン系ガスが、またドーパントガスには、ジボラン(P型)やホスフィン(N型)が使われるのが一般的である。これらのガスはキャリアガスである水素Hとともにチャンバ内に導入される。
チャンバ2は、円筒状のベースリング3を円板状の上部窓5および受皿状の下部窓6によって上下から挟んでなり、内部の閉空間は反応炉を形成する。上部窓5および下部窓6は、熱源からの光を遮ることが無いように透光性を有する石英を用いている。チャンバ2内に形成された反応炉は、ウェーハ12よりも上部の空間である上部チャンバ7aと、ウェーハ12よりも下部の空間である下部チャンバ7bとに大別される。
さらに、反応炉を加熱する熱源8,9をチャンバ2の上下に備えている。本実施の形態においては、上下の熱源8,9はそれぞれ複数本のハロゲンランプ(赤外線ランプ)から構成されている。
チャンバ2内には、ウェーハ12を上部に支持するサセプタ4を収納している。サセプタ4は上方から見ると円板形状をしており、その直径はウェーハ12よりも大きく、サセプタ4の上面にはウェーハ12が収納される円形凹状の開口部であるポケット13を設けている。サセプタ4は、本例においては炭素Cの基材に炭化シリコンSiCの被膜を施したものであり、ウェーハ12を加熱する際にウェーハ12全体の温度を均一に保つ均熱盤としての役割を果たす。そのため、サセプタ4はウェーハ12よりも数倍の厚さおよび数倍の熱容量を有している。また、通常ウェーハ12よりも高温となる。
ウェーハ12の上面に均一なエピタキシャル層が形成されるように、エピタキシャル層成長処理操作の間、サセプタ4はウェーハ12の板面と平行な面内において垂直軸を回転中心として回転する。当然のことながら、サセプタ4に設けたポケット13の中心は、サセプタ4の回転中心と一致する。
サセプタ4の下方には、サセプタ4の回転軸となる円柱状または円筒状のサセプタ支持軸14が垂直に配置され、サセプタ支持軸14の上部にはサセプタ4を水平に支持する3本のサセプタアーム15を備える。3本のサセプタアーム15は上方から見たときにそれぞれが120°の角度をなすように放射状に配置され、サセプタアーム15の先端に設けた上方向凸部がサセプタ4の下面に当接してサセプタ4を支持する。
サセプタ支持軸14は、その軸心とサセプタ4の円板中心とが一致する位置に垂直に配置され、サセプタ支持軸14の回転によりサセプタ4が回転する。サセプタ支持軸14への回転は、不図示の回転駆動機構によって与えられる。サセプタ支持軸14およびサセプタアーム15は、下部熱源9からの光を遮ることのないよう、透光性の石英から形成されている。
(実施例1)
図3は、図1のサセプタ4の右端部を拡大して表示する概略図及びこの装置で形成されたエピタキシャル層膜厚分布のグラフである。このサセプタ4は、ポケット幅302mmを有している。テーパ面31を備えるレッジ(Ledge)部33のレッジ長さLは6.0mmである。半導体ウェーハ12の外周面とテーパ面31とポケット13の内周面で規定される空間13aは、その幅が約1mmである。このような装置で形成されるエピタキシャル層膜厚はウェーハ12の中心から約145mmのところのPで膜厚が最小となり、そこから急激に膜厚が上昇する。このとき、デバイス使用領域内での外周部エピタキシャル層の膜厚分布が0.90%であった。ここで、図3の縦軸は、エピタキシャル層膜厚の平均値からの変化を、目標とするエピタキシャル層の膜厚に対する相対値で示したものである。以下同様のグラフの縦軸について同じである。
(実施例2)
図4は、図3と基本的に同じものであるが、テーパ面31を備えるレッジ(Ledge)部33のレッジ長さLを3.0mmとしたものである。同様に、半導体ウェーハ12の外周面とテーパ面31とポケット13の内周面で規定される空間13aは、その幅が約1mmである。このような装置で、数ミクロンのエピタキシャル層の形成を行ったところ、形成されるエピタキシャル層膜厚はウェーハ12の中心から約148mmのところのQで膜厚が最小となり、そこから急激に膜厚が上昇した。
作成されるエピタキシャルウェーハの使用領域が、例えば、該ウェーハの外周から2mm以上入った領域(即ち、エッジ除外2mm)であるとすれば、実施例2のものは、その境目でエピタキシャル層膜厚が最小となる。即ち、レッジ部33の長さLを3.0mmとすれば、膜厚の最小となるポイントQは、デバイス使用領域内に入らないこととなる。このとき、デバイス使用領域内での外周部エピタキシャル層の膜厚分布が実施例1の0.90%から実施例2の0.53%まで改善した。
(実施例3)
図5は、ポケット幅302mmのサセプタ4において、レッジ(Ledge)部33のレッジ長さLを4.0mmとした場合を示す。上記実施例とそれ以外の製造条件は同一にして、このサセプタ4を用いて数ミクロンのエピタキシャル層の形成を行ったところ、図5(b)に示すようなエピタキシャル層の膜厚分布を得た。膜厚が最小となるのは、中心から147mm(端から3mm)のところであった。このとき、基板となる半導体ウェーハ12の厚さは、そのエピタキシャル層形成面において、図5(a)に示すようなものを用いた。このウェーハは、表面の高さが中心から約147mm(端から3mm)のところで最高となっていた。このような基板と膜との組合せとなるエピタキシャルウェーハの厚み分布は、図5(c)に示すようになった。この図からわかるように、このような組合せにより、結果として得られるエピタキシャルウェーハの平坦度は高いものとなる。
上述するように、レッジ部の長さを変えることにより、形成されるエピタキシャル層の膜厚を変化させることができる。特に、エピタキシャルウェーハの外周辺近傍のエピタキシャル層の膜厚増加が始まる位置やその増加の程度を制御することが可能である。更に、レッジ長さを、レッジ部の半導体ウェーハを保持するという機能を満足する範囲において、自由に変えることができるので、容易に制御ができる。更に、基板形状にあったレッジ長さを選択すれば、デバイス使用領域における平坦度を周縁近傍に至るまで高く保つことが可能である。
また、基板となる半導体ウェーハのエピタキシャル層形成面の凹凸と組み合わせることにより、製造されるエピタキシャルウェーハの平坦度を向上させることができる。
以上、本発明者がなした発明の実施形態について説明したが、本発明は、かかる実施形態に限定はされず、本発明の要旨を変更しない範囲において種々の変更が可能であることはいうまでもない。
本願のエピタキシャルウェーハ製造装置の概略を示す、縦断面図である。 サセプタの概略を示す、縦断面図である。 実施例1のサセプタの概略を示す縦断面図及びそれを用いたエピタキシャル層の膜厚分布を示す図である。 実施例2のサセプタの概略を示す縦断面図及びそれを用いたエピタキシャル層の膜厚分布を示す図である。 実施例3の基板となる半導体ウェーハの表面の高さ分布及びエピタキシャル層の膜厚分布と、得られるエピタキシャルウェーハの厚み分布を示す図である。
符号の説明
1 エピタキシャルウェーハ製造装置
4 サセプタ
8、9 熱源
12 半導体ウェーハ
13 ポケット
31 テーパ面
32 棚
33 レッジ部
12 エピタキシャル層

Claims (4)

  1. 反応炉内で半導体ウェーハとソースガスとを反応させてエピタキシャルを成長させるエピタキシャルウェーハの製造方法において、
    前記半導体ウェーハは、該半導体ウェーハが配置される開口部を有するサセプタのレッジ部に置載され、
    前記レッジ部は、前記サセプタの前記開口部の内周側に所定の長さで延び、前記半導体ウェーハが置載されるように前記開口部の下部に備えられるが、
    前記レッジ部の前記所定の長さを変えることにより成長するエピタキシャル層膜厚を制御することを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記半導体ウェーハは、少なくとも一方の面がデバイスの使用領域及びその周りを囲う周縁部から構成され、
    前記レッジ部の前記所定の長さは、置載される前記半導体ウェーハの前記使用領域にウェーハ面上において相当する位置まで前記レッジ部が至らないように調整されていることを特徴とする請求項1記載のエピタキシャルウェーハの製造方法。
  3. 前記レッジ部の前記所定の長さは、前記開口部の周方向に沿って可変であり、
    前記半導体ウェーハ及び前記開口部のそれぞれの形状に合わせて変えられることを特徴とする請求項1又は2記載のエピタキシャルウェーハの製造方法。
  4. 前記レッジ部の前記所定の長さは、2mm以上6mm未満であることを特徴とする請求項1から3のいずれか記載のエピタキシャルウェーハの製造方法。
JP2006095717A 2006-03-30 2006-03-30 エピタキシャルウェーハの製造方法 Active JP4868503B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006095717A JP4868503B2 (ja) 2006-03-30 2006-03-30 エピタキシャルウェーハの製造方法
US11/731,815 US8021484B2 (en) 2006-03-30 2007-03-30 Method of manufacturing epitaxial silicon wafer and apparatus therefor
TW096111287A TW200802552A (en) 2006-03-30 2007-03-30 Method of manufacturing epitaxial silicon wafer and apparatus thereof
US13/206,310 US8888913B2 (en) 2006-03-30 2011-08-09 Method of manufacturing epitaxial silicon wafer and apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006095717A JP4868503B2 (ja) 2006-03-30 2006-03-30 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2007273623A JP2007273623A (ja) 2007-10-18
JP4868503B2 true JP4868503B2 (ja) 2012-02-01

Family

ID=38676138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006095717A Active JP4868503B2 (ja) 2006-03-30 2006-03-30 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP4868503B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009060912A1 (ja) * 2007-11-08 2009-05-14 Sumco Corporation エピタキシャル膜成長方法、ウェーハ支持構造およびサセプタ
JP5156446B2 (ja) * 2008-03-21 2013-03-06 株式会社Sumco 気相成長装置用サセプタ
JP2010016183A (ja) * 2008-07-03 2010-01-21 Sumco Corp 気相成長装置、エピタキシャルウェーハの製造方法
JP5412759B2 (ja) * 2008-07-31 2014-02-12 株式会社Sumco エピタキシャルウェーハの保持具及びそのウェーハの製造方法
JP5444874B2 (ja) * 2009-06-23 2014-03-19 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP5834632B2 (ja) * 2011-08-30 2015-12-24 株式会社Sumco サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
JP6132163B2 (ja) * 2014-04-10 2017-05-24 信越半導体株式会社 偏芯評価方法及びエピタキシャルウェーハの製造方法
KR102040378B1 (ko) 2016-12-20 2019-11-05 주식회사 티씨케이 지그를 이용한 반도체 제조용 부품의 제조방법 및 제조장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1036406B1 (en) * 1997-11-03 2003-04-02 ASM America, Inc. Improved low mass wafer support system
JP2000058470A (ja) * 1998-08-07 2000-02-25 Ushio Inc 光照射式加熱装置のガードリング
JP2002151412A (ja) * 2000-10-30 2002-05-24 Applied Materials Inc 半導体製造装置
JP2003017430A (ja) * 2001-06-28 2003-01-17 Dainippon Screen Mfg Co Ltd 基板の熱処理装置
JP2003282558A (ja) * 2002-03-25 2003-10-03 Dainippon Screen Mfg Co Ltd 熱処理装置

Also Published As

Publication number Publication date
JP2007273623A (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
JP4868503B2 (ja) エピタキシャルウェーハの製造方法
JP5604907B2 (ja) 気相成長用半導体基板支持サセプタおよびエピタキシャルウェーハ製造装置およびエピタキシャルウェーハの製造方法
JP4592849B2 (ja) 半導体製造装置
JP3908112B2 (ja) サセプタ、エピタキシャルウェーハ製造装置及びエピタキシャルウェーハ製造方法
US20090127672A1 (en) Susceptor for epitaxial layer forming apparatus, epitaxial layer forming apparatus, epitaxial wafer, and method of manufacturing epitaxial wafer
KR20060060735A (ko) 실리콘 에피택셜 웨이퍼의 제조방법 및 실리콘 에피택셜웨이퍼
JP6424726B2 (ja) サセプタ及びエピタキシャル成長装置
JP6291478B2 (ja) リアクタ装置内においてウェハを支持するためのサセプタアセンブリ
JP4300523B2 (ja) エピタキシャル成長装置
US10513797B2 (en) Manufacturing method of epitaxial silicon wafer
JP5275935B2 (ja) 半導体製造装置および半導体製造方法
JP2009283904A (ja) 成膜装置および成膜方法
JP5098873B2 (ja) 気相成長装置用のサセプタ及び気相成長装置
JP2009038294A (ja) 出力調整方法、シリコンエピタキシャルウェーハの製造方法、及びサセプタ
JP2010074038A (ja) 半導体製造方法および半導体製造装置
JP2013051351A (ja) 気相成長装置及び気相成長方法
TW201332055A (zh) 基座
JP6587354B2 (ja) サセプタ
JP6196859B2 (ja) ウエハ搭載用部材
KR101496674B1 (ko) 반도체 제조 장치 및 방법
TW202331799A (zh) 用於對矽片進行背封的方法和設備
JP2010028034A (ja) 気相成長装置用のサセプタ、気相成長装置及びエピタキシャルウェーハの製造方法
KR20160024165A (ko) 웨이퍼 제조 장치
JP2010040555A (ja) 化合物半導体エピタキシャルウェハ製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4868503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250