KR102040378B1 - 지그를 이용한 반도체 제조용 부품의 제조방법 및 제조장치 - Google Patents

지그를 이용한 반도체 제조용 부품의 제조방법 및 제조장치 Download PDF

Info

Publication number
KR102040378B1
KR102040378B1 KR1020170170790A KR20170170790A KR102040378B1 KR 102040378 B1 KR102040378 B1 KR 102040378B1 KR 1020170170790 A KR1020170170790 A KR 1020170170790A KR 20170170790 A KR20170170790 A KR 20170170790A KR 102040378 B1 KR102040378 B1 KR 102040378B1
Authority
KR
South Korea
Prior art keywords
jig
base material
deposition layer
manufacturing
present
Prior art date
Application number
KR1020170170790A
Other languages
English (en)
Other versions
KR20180071951A (ko
Inventor
김기원
Original Assignee
주식회사 티씨케이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티씨케이 filed Critical 주식회사 티씨케이
Priority to CN201780076235.0A priority Critical patent/CN110073466B/zh
Priority to US16/466,271 priority patent/US11367612B2/en
Priority to JP2019532782A priority patent/JP7402046B2/ja
Priority to PCT/KR2017/014906 priority patent/WO2018117558A1/ko
Priority to TW106144308A priority patent/TWI655710B/zh
Publication of KR20180071951A publication Critical patent/KR20180071951A/ko
Application granted granted Critical
Publication of KR102040378B1 publication Critical patent/KR102040378B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 건식 식각 공정에서 이용되는 반도체 제조용 부품의 제조방법 및그에 이용될 수 있는 지그에 관한 것으로, 본 발명의 지그를 이용한 반도체 제조용 부품의 제조방법은, 모재를 준비하는 단계; 지그로 상기 모재의 적어도 일 면을 지지하는 단계; 상기 지그로 지지된 상기 모재에 원료 가스를 분사하여 증착층을 형성하는 단계; 및 증착층이 형성된 상기 모재를 가공하는 단계;를 포함하고, 상기 지그는, 단면이 테이퍼진 형상이고 상기 모재의 표면과 가까워지는 방향으로 단면의 폭이 증가하는 것이다.

Description

지그를 이용한 반도체 제조용 부품의 제조방법 및 제조장치{PART FABRICATION METHOD AND APPARATUS FOR SEMICONDUCTOR MANUFACTORING USING JIG}
본 발명은 건식 식각 공정에서 이용되는 반도체 제조용 부품의 제조방법 및 이에 이용될 수 있는 지그에 관한 것이다.
일반적으로, 반도체 제조공정에서 사용되는 플라즈마 처리 기법은, 건식 식각공정 중 하나로서, 가스를 사용하여 대상을 식각하는 방법이다. 이는, 식각 가스를 반응용기 내로 주입시키고, 이온화시킨 후, 웨이퍼 표면으로 가속시켜, 웨이퍼 표면을 물리적, 화학적으로 제거하는 공정을 따른다. 이 방법은 식각의 조절이 용이하고, 생산성이 높으며, 수십 nm 수준의 미세 패턴형성이 가능하여 널리 사용되고 있다.
건식 식각 장치 내의 포커스링을 비롯한 다양한 반도체 제조용 부품들은 플라즈마가 존재하는 가혹한 조건의 반응용기 내에서 식각 처리가 이루어지는 웨이퍼 주변에 플라즈마가 집중되도록 하는 역할들을 수행하며 부품 스스로도 플라즈마에 노출되어 손상되게 된다. 따라서, 반도체 제조용 부품의 내플라즈마 특성을 증가시키기 위한 연구는 지속적으로 수행되어 왔다. 그 중 하나로서, Si 재질 대신 SiC 재질로 형성된 증착층을 반도체 의 포커스링이나 전극 등의 부품에 형성하는 방법에 대한 연구가 수행되어 왔다.
이 때, 모재 상에 증착층을 형성하는 기술이 반도체 제조용 부품의 품질을 크게 좌우할 수 있다. 종래에는 모재에 균질한 증착층을 형성하기 위하여, 증착층이 불균일하게 형성되는 것을 방지하기 위한 다양한 방식의 증착 기술에 대한 연구가 수행되어 왔다.
종래의 기술들은 증착 챔버 내에서 피증착물 또는 모재를 지그로 지지한 상태에서 전면에 증착을 수행하였기 때문에, 지그로 지지하고 있는 면의 증착층의 균일성이 떨어지는 문제가 있었다. 특히, 지그가 각진 형태 또는 볼록한 형태로 형성된 구조의 경우, 지그에 의하여 지지되는 모재의 부근은 증착 물질이 균질하게 증착되지 않는(비증착부 발생) 문제가 있었다.
본 발명의 목적은 반도체 제조용 부품에 CVD 를 이용하여 증착층을 형성하는 과정에서 지그를 사용할 경우 발생할 수 있는 증착층의 불균일성을 해소할 수 있는 방법을 제공할 수 있다. 본 발명의 일 측면에서 사용하는 지그를 이용하여 증착층을 형성할 경우 형성되는 증착층의 증착 균일도가 증가하여, 제품의 증착층의 품질을 높일 수 있다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술분야의 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 지그를 이용한 반도체 제조용 부품의 제조방법은, 모재를 준비하는 단계; 지그로 상기 모재의 적어도 일 면을 지지하는 단계; 상기 지그로 지지된 상기 모재에 원료 가스를 분사하여 증착층을 형성하는 단계; 및 증착층이 형성된 상기 모재를 가공하는 단계;를 포함하고, 상기 지그는, 단면이 테이퍼진 형상이고 상기 모재의 표면과 가까워지는 방향으로 단면의 폭이 증가하는 것이다.
본 발명의 일 실시예에 따르면, 상기 지그와 상기 모재의 접촉 부분에서, 상기 지그와 상기 접촉 부분의 모재가 이루는 각이 둔각을 이루는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 지그와 상기 접촉 부분의 모재가 이루는 각은 95 도 내지 170 도인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 지그는, 그라파이트, 카본블랙 및 SiC 로 이루어진 군에서 적어도 어느 하나를 포함하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 가공하는 단계는, 상기 모재의 적어도 일부가 포함되고 상기 지그의 적어도 일부가 덮인 증착층이 포함되도록 절삭 가공하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 모재는, 그라파이트, TaC, 반응소결 SiC, 상압소결 SiC, 핫프레스 SiC, 재결정 SiC 및 CVD SiC로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 모재 및 증착층의 두께 비는 1 : 1 내지 100 : 1 인 것일 수 있다.
본 발명의 지그를 이용한 반도체 제조용 부품의 다른 제조방법은, 모재를 준비하는 단계; 지그로 상기 모재의 적어도 일 면을 지지하는 단계; 상기 지그로 지지된 상기 모재에 원료 가스를 분사하여 증착층을 형성하는 단계; 및 상기 증착층이 형성된 상기 모재를 가공하는 단계;를 포함하고, 상기 지그는, 상기 모재와 접하는 면과 이어진 단면의 적어도 일 측부가 라운드진 것을 포함할 수 있다.
본 발명의 지그를 이용한 반도체 제조용 부품의 제조장치는, 챔버; 상기 챔버 외부에서 내부로 설치되는 원료 가스 분사 노즐; 상기 챔버의 적어도 일 측에서 상기 챔버 내부 중앙 방향으로 연장 설치되는 탑재부; 및 상기 탑재부 일 단부에 연결 설치되는 모재를 지지하는 교체 가능한 지그;를 포함하고, 상기 지그는, 단면이 테이퍼진 형상이고 상기 모재의 표면과 가까워지는 방향으로 단면의 폭이 증가하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 지그와 상기 모재의 접촉 부분에서, 상기 지그와 상기 접촉 부분의 모재가 이루는 각이 둔각을 이루는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 지그와 상기 접촉 부분의 모재가 이루는 각은 95 도 내지 170 도인 것일 수 있다.
본 발명의 지그를 이용한 반도체 제조용 부품의 다른 제조장치는, 챔버; 상기 챔버 외부에서 내부로 설치되는 원료 가스 분사 노즐; 상기 챔버의 적어도 일 측에서 상기 챔버 내부 중앙 방향으로 연장 설치되는 탑재부; 및 상기 탑재부 일 단부에 연결 설치되는 모재를 지지하는 교체 가능한 지그;를 포함하고, 상기 지그는, 상기 모재와 접하는 면과 이어진 단면의 적어도 일 측부가 오목하게 라운드진 것을 포함할 수 있다.
본 발명의 반도체 제조용 부품 제조를 위한 지그는, 모재를 지지하고, 단면이 테이퍼진 형상이고 상기 모재의 표면과 가까워지는 방향으로 단면의 폭이 증가하는 것이다.
본 발명의 다른 반도체 제조용 부품 제조를 위한 지그는, 모재를 지지하고, 상기 모재와 접하는 면과 이어진 단면의 적어도 일 측부가 라운드진 것이다.
본 발명의 제조방법 또는 지그를 이용할 경우, CVD 등 증착 기법을 이용해서반도체 제조용 부품을 제조할 때, 증착이 되지 않는 면 없이 지그와 피증착물 또는 모재 간의 접촉부를 포함해서 균질한 증착층이 형성되는 효과를 기대할 수 있다.
본 발명의 제조방법 또는 지그를 이용할 경우, CVD 등 증착 기법을 이용해서반도체 제조용 부품을 제조할 때, 증착이 되지 않는 면 없이 지그와 피증착물 또는 모재 간의 접촉부를 포함해서 균질한 증착층이 형성되는 효과를 기대할 수 있다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명하는 실시예들에는 다양한 변경이 가해질 수 있다. 아래 설명하는 실시예들은 실시 형태에 대해 한정하려는 것이 아니며, 이들에 대한 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 실시예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은, 본 발명의 일 실시예에서 제공하는 지그를 이용한 반도체 제조용 부품의 제조방법의 각 단계를 도시한 순서도이다.
본 발명의 지그를 이용한 반도체 제조용 부품의 제조방법은, 모재를 준비하는 단계(S10); 지그로 상기 모재의 적어도 일 면을 지지하는 단계(S20); 상기 지그로 지지된 상기 모재에 원료 가스를 분사하여 증착층을 형성하는 단계(S30); 및 증착층이 형성된 상기 모재를 가공하는 단계(S40);를 포함하고, 상기 지그는, 단면이 테이퍼진 형상이고 상기 모재의 표면과 가까워지는 방향으로 단면의 폭이 증가하는 것을 포함하는 것이다.
도 2는, 본 발명의 일 실시예에서 제공하는 테이퍼진 형상의 지그(110) 로 모재를(200) 지지하는 구조의 단면도가 도시되어 있다. 도 2에 도시된 모재(200)는 본 발명의 일 측면에서 제공하는 모재 중 일 예로서, 건식 플라즈마 에칭 장치에서 사용될 수 있는 포커스링을 제조하기 위한 모재일 수 있다. 본 발명의 일 실시예에 따르면, 상기 도 2에는 도시되지 않았으나 상기 반도체 제조용 부품이 적용되는 반도체 제조장치의 스펙과 특성에 따라 상기 반도체 제조용 부품의 모재는 단차있게 형성된 계단식 구조를 포함할 수도 있다. 본 발명의 일 실시예에 따르면, 상기 단차의 단면이, 곡면을 포함하거나 상기 단차를 이루는 면들이 둔각을 이루는 것일 수도 있다.
본 발명의 일 측면에 따르면, 준비된 모재 상에 원료 가스를 이용하여 증착층을 형성할 수 있다. 이 때, 증착층을 형성하는 방법은 본 발명에서 특별히 한정하지 아니하나, 밀폐된 챔버 내에서 CVD법을 이용해 모재에 원료 가스를 분사하여 증착층을 형성할 수 있다. 본 발명의 일 측면에 따르면, 상기 증착층을 형성하는 단계는, 1000 ℃ 내지 1900 ℃ 온도에서 수행되는 것일 수 있다.
이 때, 상기 증착층은 반도체 제조과정에서 이용되기에 적합한 물성을 지닌 소재로 형성되는 것이 좋다. 예를 들어, 건식 식각 장치에서 플라즈마에 노출되기 쉬운 부품일 경우, 식각을 방지하기 위해 내플라즈마 특성이 우수한 SiC 또는 TaC 증착층을 형성할 수 있는 원료 가스를 분사하는 것이 좋다.
본 발명의 일 측면에 따르는 반도체 제조용 부품은, 밀폐된 공간 내에서 모재의 전체 면에 고르게 증착층이 형성될 수 있다. 예를 들어 포커스링의 경우, 플라즈마가 포커스링에 가해짐으로써 증착층의 전면(全面)에서 식각을 유발할 수 있기 때문에, 상기 모재의 전면 표층 상에 고른 증착층을 형성하여 모재가 플라즈마에 노출되는 것을 막을 필요가 있기 때문에, 전체 면의 고른 증착이 필수적이다.
이 때, 모재를 챔버 내에서 지지하기 위한 지그가 이용될 수 있다. 상기 모재는 챔버 내에서 전면에 고른 증착을 유도하기 위해 가급적 최소의 면적이 지그에 의해 지지되어 공중에 떠 있는 형태일 수 있다. 본 발명에서 언급하는 지그는, 모재를 챔버 내에서 고정되도록 안착시킬 수 있는 구조라면 모두 포함하여 지칭한다.
이 때, 지그는 상기 모재와의 접점이 점으로 형성되는 것이 가장 좋지만, 이 경우 모재의 지지가 불안정해 질 수 있다. 때문에 지그와 모재와의 접점은 면으로 형성되어 안정적인 지지 구조를 확보할 수 있다.
다만, 지그의 형태에 따라 지그와 모재와의 접촉면 부근에서 불균일한 증착이 유도될 수 있다. 특히, 지그와 모재와 이루는 각도 또는 지그의 형태에 따라 원료 가스로부터 증착면을 지그가 가리우는 경우가 생길 수 있다. 이 경우 지그와 모재가 이루는 접촉면 근처에는 증착이 아예 형성되지 않는 공간이 발생하거나 또는 증착이 되더라도 다른 부분에 비해 적은 양의 증착이 형성될 수 있다.
예를 들어 포커스 링의 모재에 SiC를 증착할 경우를 생각해 보면, 지그의 형태에 따라 지그와 인접한 부분에는 SiC 증착층이 얇게 형성되거나 또는 빈 공간이 형성되어 플라즈마에 의해 모재가 손쉽게 노출되는 문제가 생길 수 있다. 모재가 플라즈마에 노출되면 모재는 일반적으로 내플라즈마 특성이 상대적으로 약한 소재이기 때문에 챔버 내로 비산되어 챔버 내부를 크게 오염시키고 반도체 제품의 품질을 저하시키는 치명적인 원인이 될 수 있다.
따라서, 본 발명의 일 측면에서는 상기 지그의 형태를 디자인하여 반도체 제조용 부품을 제조할 경우에 증착층이 형성되지 않는 부분이 없이 지그의 지지에도 불구하고 가급적 균질한 품질의 증착층을 전면(全面)에 형성할 수 있는 방법을 제공하는 것이다.
이 때, 본 발명의 일 측면에 따르면 상기 지그는 단면이 테이퍼진 형상이고 상기 모재의 표면과 가까워지는 방향으로 단면의 폭이 증가하는 것일 수 있다. 도 2를 보면, 모재(포커스링)의 하면을 단면이 테이퍼진 형태를 포함하는 지그(110)들이 지지하고 있는 구조를 확인할 수 있다. 이 때, 상기 지그는 모재의 크기, 형상에 따라 안정된 지지 구조를 형성하도록 복수 개 포함될 수도 있다.
본 발명의 일 실시예에 따르면, 상기 지그와 상기 모재의 접촉 부분에서, 상기 지그와 상기 접촉 부분의 모재가 이루는 각이 둔각을 이루는 것일 수 있다.
지그와 모재의 접촉 부분에서 지그와 모재가 이루는 각이 예각을 이룰 경우에는 지그에 의해 모재가 가리워질 수 있다. 이 경우 원료 가스가 지그와 모재의 접촉 부분에 균질하게 증착되지 않을 수 있다.
도 3은, 본 발명의 일 실시예에서 제공하는 테이퍼진 형상의 지그로 모재(300)를 지지하는 부분의 구조를 확대한 확대도가 도시되어 있다.
도 3을 참고하면, 지그와 모재의 접촉 부분에서 지그와 모재가 이루는 각이 둔각을 이루어야 지그가 모재의 면을 원료 가스로부터 가리지 않게 됨을 확인할 수 있다.
본 발명의 일 실시예에 따르면, 상기 지그와 상기 접촉 부분의 모재가 이루는 각은 95 도 내지 170 도인 것일 수 있다. 본 발명의 일 실시예에 따르면, 상기 지그와 상기 접촉 부분의 모재가 이루는 각은 95 도 초과인 것일 수 있다. 상기 각이 95도 미만의 경우에는 모재와 지그 간의 접촉 부분에 균질한 증착층이 형성되지 않는 문제가 생길 수 있다. 한편 상기 지그와 상기 접촉 부분의 모재가 이루는 각은 170도 미만일 수 있다.
본 발명의 일 실시예에 따르면, 상기 지그는, 그라파이트, 카본블랙 및 SiC 로 이루어진 군에서 적어도 어느 하나를 포함하는 것일 수 있다. 본 발명의 일 측면에 따르면, 상기 지그는 모재와 함께 증착층에 덮일 수도 있고 이 후 함께 가공될 수도 있다. 따라서 원료 가스가 잘 증착될 수 있는 소재를 선택하는 것이 좋을 수 있다.
본 발명의 일 실시예에 따르면, 상기 가공하는 단계는, 상기 모재의 적어도 일부가 포함되고 상기 지그의 적어도 일부가 덮인 증착층이 포함되도록 절삭 가공하는 것일 수 있다.
본 발명에서 상기 가공하는 단계는, 형성된 증착층의 적어도 일부를 평탄하게 가공하는 것일 수 있다. 또한, 상기 가공하는 단계는 증착층이 형성된 모재를 반도체 제조용 부품의 스펙에 맞도록 절삭 가공하는 것일 수 있다. 이 때, 본 발명의 일 측면에 따르면, 형성되는 반도체 제조용 부품에는 모재의 적어도 일부가 포함되고 상기 지그의 적어도 일부가 덮인 증착층이 포함될 수 있다.
즉, 지그가 모재를 지지한 상태에서 그 위로 증착층이 덮이고, 가공하는 단계에서 상기 지그와 모재가 접촉한 부분을 포함해서 반도체 제조용 부품을 형성하는 것일 수 있다. 이 때 최종적으로 형성되는 반도체 제조용 부품에는 상기 지그의 일부가 함께 포함되는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 모재는, 그라파이트, TaC, 반응소결 SiC, 상압소결 SiC, 핫프레스 SiC, 재결정 SiC 및 CVD SiC로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것일 수 있다. 상기 모재의 성분들은 SiC 증착층과 쉽게 분리되지 않는 성분들이며, 모재 표면에 형성되는 SiC 층과 쉽게 분리되지 않는 소재라면 어떠한 것이라도 더 추가적인 성분으로 포함될 수 있다. 모재는 증착층이 상부에 분리됨 없이 균질하게 형성되기 좋은 소재인 것이 좋다.
본 발명의 일 실시예에 따르면, 상기 모재 및 증착층의 두께 비는 1 : 1 내지 100 : 1 인 것일 수 있다.
본 발명은, 모재를 포함하여 증착하는 것일 수 있다. 본 발명의 일 실시예에서는 증착층을 포함하면서도 두꺼운 반도체 제조용 부품을 형성할 때에는 모재를 두껍게 형성하면서, 증착층을 상대적으로 얇게 형성할 수 있다. 증착층은 높은 물성을 요구하는 소재가 사용될 수 있고 그 경우 증착층 소재의 비용이 모재의 소재보다 상대적으로 고가일 수 있기 때문이다. 따라서, 본 발명의 일 실시예에 따르면, 상기 모재 및 증착층의 두께 비는 1 : 1 내지 100 : 1 일 수 있다. 상기 증착층의 두께 대비 모재의 비가 1 보다 작을 경우, 증착층의 두께가 두꺼워져, 생산 단가가 증가하는 문제가 있을 수 있고, 100을 넘어갈 경우, 상대적으로 증착층이 너무 얇아져 플라즈마에 모재가 노출될 위험이 있다.
이 때, 상기 SiC 증착층의 두께는 상기 모재의 상부 및 하부에 증착된 두께의 수직 길이의 합을 의미한다. 이 때, 상기 모재의 두께는 모재가 직사각형의 블록 형태가 아닌 단차있게 형성된 구조일지라도 모든 임의의 위치에서의 수직 길이를 의미한다.
본 발명의 지그를 이용한 반도체 제조용 부품의 다른 제조방법은, 모재를 준비하는 단계; 지그로 상기 모재의 적어도 일 면을 지지하는 단계; 상기 지그로 지지된 상기 모재에 원료 가스를 분사하여 증착층을 형성하는 단계; 및 상기 증착층이 형성된 상기 모재를 가공하는 단계;를 포함하고, 상기 지그는, 상기 모재와 접하는 면과 이어진 단면의 적어도 일 측부가 라운드진 것을 포함할 수 있다.
도 4는, 본 발명의 다른 일 실시예에서 제공하는 모재와 접하는 면과 이어진 단면의 적어도 일 측부가 라운드진 지그(120)로 모재를 지지하는 구조의 단면도가 도시되어 있다.
테이퍼진 지그와 동일한 목적으로, 본 발명의 일 측면에서 제공하는 지그의 형상은 단면의 적어도 일 측부가 라운드진 형태일 수 있다. 이 때, 라운드진 형태는 지그의 외부에 구의 중심을 갖는 가상의 구면을 따라 형성되는 것일 수 있다. 이렇게 형성된 지그의 단면이 도 4에 도시되어 있다. 또한 상기 라운드진 형태는 지그와 지그가 접촉하는 모재 간에 고르게 증착층이 형성될 수 있는 구조라면 본 발명에서 특별히 한정하지 아니하나, 다양한 곡면이 이어진 형태로 형성된 것일 수도 있다.
본 발명의 지그를 이용한 반도체 제조용 부품의 제조장치는, 챔버; 상기 챔버 외부에서 내부로 설치되는 원료 가스 분사 노즐; 상기 챔버의 적어도 일 측에서 상기 챔버 내부 중앙 방향으로 연장 설치되는 탑재부; 및 상기 탑재부 일 단부에 연결 설치되는 모재를 지지하는 교체 가능한 지그;를 포함하고, 상기 지그는, 단면이 테이퍼진 형상이고 상기 모재의 표면과 가까워지는 방향으로 단면의 폭이 증가하는 것일 수 있다.
본 발명의 다른 일 측면에서는 반도체 제조용 부품의 제조장치를 제공한다. 상기 제조장치는 탑재부와 탑재부의 일 단부에 연결 설치되는 지그를 포함할 수 있다. 상기 지그는 피증착물의 증착이 1회 완료됨에 따라 교체 가능한 것일 수 있다.본 발명의 일 측면에 따르면 이 때, 탑재부를 그대로 둔 채, 탑재부의 일 단부에 형성된 지그만 분리 교체 하는 구조일 수 있고, 탑재부도 함께 교체하는 구조일 수도 있다. 상기 지그와 상기 탑재부는 분리하여 기재하였지만 일체로 형성되는 것일 수도 있다. 상기 탑재부는 지그의 반대쪽 단부가 챔버의 적어도 일 측에 고정 설치된 구조일 수 있다. 상기 제조장치는 CVD 장치일 수 있다.
이 때 상기 지그는 상술했던 바와 같이 모재와의 접촉 부분에서 균질한 증착층을 형성하기 위해 단면이 테이퍼진 형상일 수 있다. 또한, 상기 지그와 상기 모재의 접촉 부분에서, 상기 지그와 상기 접촉 부분의 모재가 이루는 각이 둔각을 이루는 것일 수 있다. 또한, 상기 지그와 상기 접촉 부분의 모재가 이루는 각은 95 도 내지 170 도 인 것일 수 있다.
본 발명의 지그를 이용한 반도체 제조용 부품의 다른 제조장치는, 챔버; 상기 챔버 외부에서 내부로 설치되는 원료 가스 분사 노즐; 상기 챔버의 적어도 일 측에서 상기 챔버 내부 중앙 방향으로 연장 설치되는 탑재부; 및 상기 탑재부 일 단부에 연결 설치되는 모재를 지지하는 교체 가능한 지그;를 포함하고, 상기 지그는, 상기 모재와 접하는 면과 이어진 단면의 적어도 일 측부가 오목하게 라운드진 것을 포함할 수 있다.
이 때, 라운드진 형태는 지그의 외부에 구의 중심을 갖는 가상의 구면을 따라 형성되는 것일 수 있다. 또한 상기 라운드진 형태는 지그와 지그가 접촉하는 모재 간에 고르게 증착층이 형성될 수 있는 구조라면 본 발명에서 특별히 한정하지 아니하나, 다양한 곡면이 이어진 형태로 형성된 것일 수도 있다.
본 발명의 반도체 제조용 부품 제조를 위한 지그는, 모재를 지지하고, 단면이 테이퍼진 형상이고 상기 모재의 표면과 가까워지는 방향으로 단면의 폭이 증가하는 것이다..
본 발명의 다른 반도체 제조용 부품 제조를 위한 지그는, 모재를 지지하고, 상기 모재와 접하는 면과 이어진 단면의 적어도 일 측부가 라운드진 것이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (14)

  1. 모재를 준비하는 단계;
    지그로 상기 모재의 적어도 일 면을 지지하는 단계;
    상기 지그로 지지된 상기 모재에 원료 가스를 분사하여 CVD 방식으로 증착층을 형성하는 단계; 및
    상기 증착층이 형성된 상기 모재를 가공하는 단계;를 포함하고,
    상기 지그는, 단면이 테이퍼진 형상이고 상기 모재의 표면과 가까워지는 방향으로 단면의 폭이 증가하는 것이고,
    상기 지그와 상기 모재의 접촉 부분에서, 상기 지그와 상기 접촉 부분의 모재가 이루는 각이 둔각을 이루는 것이고,
    상기 지그는, 그라파이트, 카본블랙 및 SiC 로 이루어진 군에서 적어도 어느 하나를 포함하는 것이고,
    상기 가공하는 단계는, 상기 모재의 적어도 일부가 포함되고 상기 지그의 적어도 일부가 덮인 증착층이 포함되도록 절삭 가공하는 것인,
    지그를 이용한 반도체 제조용 부품의 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 지그와 상기 접촉 부분의 모재가 이루는 각은 95 도 내지 170 도인 것인,
    지그를 이용한 반도체 제조용 부품의 제조방법.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 모재는, 그라파이트, TaC, 반응소결 SiC, 상압소결 SiC, 핫프레스 SiC, 재결정 SiC 및 CVD SiC로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것인,
    지그를 이용한 반도체 제조용 부품의 제조방법.
  7. 제1항에 있어서,
    상기 모재 및 증착층의 두께 비는 1: 1 내지 100:1 인 것인,
    지그를 이용한 반도체 제조용 부품의 제조방법.
  8. 모재를 준비하는 단계;
    지그로 상기 모재의 적어도 일 면을 지지하는 단계;
    상기 지그로 지지된 상기 모재에 원료 가스를 분사하여 CVD 방식으로 증착층을 형성하는 단계; 및
    상기 증착층이 형성된 상기 모재를 가공하는 단계;를 포함하고,
    상기 지그는, 상기 모재와 접하는 면과 이어진 단면의 적어도 일 측부가 라운드진 것을 포함하고,
    상기 지그와 상기 모재의 접촉 부분에서, 상기 지그와 상기 접촉 부분의 모재가 이루는 각이 둔각을 이루는 것이고,
    상기 지그는, 그라파이트, 카본블랙 및 SiC 로 이루어진 군에서 적어도 어느 하나를 포함하는 것이고,
    상기 가공하는 단계는, 상기 모재의 적어도 일부가 포함되고 상기 지그의 적어도 일부가 덮인 증착층이 포함되도록 절삭 가공하는 것인,
    지그를 이용한 반도체 제조용 부품의 제조방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020170170790A 2016-12-20 2017-12-12 지그를 이용한 반도체 제조용 부품의 제조방법 및 제조장치 KR102040378B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201780076235.0A CN110073466B (zh) 2016-12-20 2017-12-18 使用夹具的半导体制造用部件制作方法及制造装置
US16/466,271 US11367612B2 (en) 2016-12-20 2017-12-18 Method and apparatus for manufacturing semiconductor manufacturing parts by using jig
JP2019532782A JP7402046B2 (ja) 2016-12-20 2017-12-18 ジグを用いた半導体製造用部品の製造方法及び製造装置
PCT/KR2017/014906 WO2018117558A1 (ko) 2016-12-20 2017-12-18 지그를 이용한 반도체 제조용 부품의 제조방법 및 제조장치
TW106144308A TWI655710B (zh) 2016-12-20 2017-12-18 使用夾具的半導體製造用之部件製作方法及設備

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160174906 2016-12-20
KR20160174906 2016-12-20

Publications (2)

Publication Number Publication Date
KR20180071951A KR20180071951A (ko) 2018-06-28
KR102040378B1 true KR102040378B1 (ko) 2019-11-05

Family

ID=62780069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170170790A KR102040378B1 (ko) 2016-12-20 2017-12-12 지그를 이용한 반도체 제조용 부품의 제조방법 및 제조장치

Country Status (5)

Country Link
US (1) US11367612B2 (ko)
JP (1) JP7402046B2 (ko)
KR (1) KR102040378B1 (ko)
CN (1) CN110073466B (ko)
TW (1) TWI655710B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102642090B1 (ko) * 2021-08-24 2024-02-29 주식회사 케이엔제이 지지 소켓 및 증착층을 포함하는 부품 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4919024B1 (ko) * 1968-09-11 1974-05-14
US4684113A (en) * 1984-09-28 1987-08-04 The Boeing Company Universal holding fixture
JP2763222B2 (ja) * 1991-12-13 1998-06-11 三菱電機株式会社 化学気相成長方法ならびにそのための化学気相成長処理システムおよび化学気相成長装置
SE509984C2 (sv) * 1994-03-18 1999-03-29 Sandvik Ab Chargeringssystem för CVD
JP3979551B2 (ja) * 1998-02-23 2007-09-19 株式会社エフオーアイ 半導体装置
JP3405179B2 (ja) 1998-03-16 2003-05-12 松下電工株式会社 半導体圧力センサ用台座のメタライズ層の形成方法及びメタライズ用治具の製造方法
JP4110646B2 (ja) 1998-12-08 2008-07-02 旭硝子株式会社 Ｃｖｄ装置
JP4644964B2 (ja) * 2001-04-04 2011-03-09 ソニー株式会社 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2006344769A (ja) * 2005-06-09 2006-12-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US7691204B2 (en) * 2005-09-30 2010-04-06 Applied Materials, Inc. Film formation apparatus and methods including temperature and emissivity/pattern compensation
US20070089836A1 (en) * 2005-10-24 2007-04-26 Applied Materials, Inc. Semiconductor process chamber
JP4868503B2 (ja) 2006-03-30 2012-02-01 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法
KR101001674B1 (ko) 2009-02-20 2010-12-15 주식회사 티씨케이 실리콘 카바이드 기판 제조방법
JP5604907B2 (ja) * 2010-02-25 2014-10-15 信越半導体株式会社 気相成長用半導体基板支持サセプタおよびエピタキシャルウェーハ製造装置およびエピタキシャルウェーハの製造方法
JP5787558B2 (ja) * 2011-03-08 2015-09-30 イビデン株式会社 セラミックス基材支持具及びセラミックス部材の製造方法
US8461655B2 (en) * 2011-03-31 2013-06-11 Infineon Technologies Ag Micromechanical sound transducer having a membrane support with tapered surface
JP6196246B2 (ja) * 2013-02-06 2017-09-13 東洋炭素株式会社 炭化ケイ素−炭化タンタル複合材及びサセプタ
US9337002B2 (en) * 2013-03-12 2016-05-10 Lam Research Corporation Corrosion resistant aluminum coating on plasma chamber components
US20160115623A1 (en) 2013-06-06 2016-04-28 Ibiden Co., Ltd. Wafer carrier and epitaxial growth device using same
JP6506056B2 (ja) 2015-03-13 2019-04-24 イビデン株式会社 セラミック部材の製造方法
JP7067801B2 (ja) 2016-08-12 2022-05-16 エルセント メディカル，インコーポレイテッド 外科装置のガイド及び監視のための装置、システム、及び方法

Also Published As

Publication number Publication date
CN110073466B (zh) 2023-07-18
KR20180071951A (ko) 2018-06-28
TWI655710B (zh) 2019-04-01
JP2020502366A (ja) 2020-01-23
JP7402046B2 (ja) 2023-12-20
US20200111661A1 (en) 2020-04-09
TW201828402A (zh) 2018-08-01
CN110073466A (zh) 2019-07-30
US11367612B2 (en) 2022-06-21

Similar Documents

Publication Publication Date Title
KR102417931B1 (ko) 기판 지지 장치 및 이를 포함하는 기판 처리 장치
KR102051668B1 (ko) SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
TWI670783B (zh) 增進製程均勻性的方法及系統
US8685855B2 (en) Tray for CVD and method for forming film using same
US20050266174A1 (en) Methods and apparatus for reducing arcing during plasma processing
JP2014160819A5 (ko)
KR102040378B1 (ko) 지그를 이용한 반도체 제조용 부품의 제조방법 및 제조장치
KR101447006B1 (ko) 플라즈마 처리장치의 실리콘 카바이드 구조물
KR101936257B1 (ko) 기판 처리 장치
CN105280534A (zh) 承载盘
US20160348276A1 (en) Process chamber with reflector
KR101290738B1 (ko) 플라즈마 처리 장치
WO2016117095A1 (ja) 基板移載システム
CN114351120A (zh) 晶圆支撑装置及沉积薄膜厚度控制的方法
JP2008266665A (ja) 成膜装置
KR102012068B1 (ko) 분리용 박막층 및 슬릿 홈을 포함하는 SiC 포커스링 제조방법 및 그에 이용가능한 모재
KR101592124B1 (ko) 건식식각장치의 포커스링 제조방법
JP7077331B2 (ja) 基板キャリア構造体
US20190321932A1 (en) Quartz glass member with increased exposed area, method for manufacturing same, and blade with multiple peripheral cutting edges
KR101651884B1 (ko) 서셉터 및 이를 구비한 기판처리장치
CN110846636A (zh) 用于处理腔室的涂覆材料
KR20210142075A (ko) 전력반도체 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
KR20130035616A (ko) 서셉터 및 이를 구비하는 화학기상증착 장치
KR102125510B1 (ko) 박막의 형성방법
KR20170014538A (ko) 활성촉매물질이 담지된 반응기

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant