JP7402046B2 - ジグを用いた半導体製造用部品の製造方法及び製造装置 - Google Patents

ジグを用いた半導体製造用部品の製造方法及び製造装置 Download PDF

Info

Publication number
JP7402046B2
JP7402046B2 JP2019532782A JP2019532782A JP7402046B2 JP 7402046 B2 JP7402046 B2 JP 7402046B2 JP 2019532782 A JP2019532782 A JP 2019532782A JP 2019532782 A JP2019532782 A JP 2019532782A JP 7402046 B2 JP7402046 B2 JP 7402046B2
Authority
JP
Japan
Prior art keywords
jig
base material
manufacturing
semiconductor manufacturing
vapor deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019532782A
Other languages
English (en)
Other versions
JP2020502366A (ja
Inventor
ウォン キム，キ
Original Assignee
トーカイ カーボン コリア カンパニー．，リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トーカイ カーボン コリア カンパニー．，リミテッド filed Critical トーカイ カーボン コリア カンパニー．，リミテッド
Priority claimed from PCT/KR2017/014906 external-priority patent/WO2018117558A1/ko
Publication of JP2020502366A publication Critical patent/JP2020502366A/ja
Application granted granted Critical
Publication of JP7402046B2 publication Critical patent/JP7402046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、乾式エッチング工程で用いられる半導体製造用部品の製造方法及び、これを用いるジグに関する。
一般に、半導体製造工程で用いられるプラズマ処理方式は、乾式エッチング工程のうちの１つとして、ガスを用いて対象をエッチングする方法である。これは、エッチングガスを反応容器内に注入してイオン化させた後、ウェハーの表面で加速させ、ウェハーの表面を物理的、化学的に除去する工程に行う。この方法は、エッチングの調整が容易で、生産性が高く、数十ｎｍレベルの微細パターン形成が可能であることから幅広く用いられている。
乾式エッチング装置内のフォーカスリングをはじめとする様々な半導体製造用部品は、プラズマが存在する苛酷な条件の反応容器内でエッチング処理が行われるウェハーの周辺にプラズマを集中させる役割を果たし、部品自らもプラズマに露出されて損傷する。したがって、半導体製造用部品の耐プラズマ特性を増加させるための研究が持続的に行われてきた。そのうちの１つとして、Ｓｉ材質の代わりにＳｉＣ材質から形成された蒸着層を半導体のフォーカスリングや電極などの部品に形成する方法に対する研究が行われてきた。
ここで、母材上に蒸着層を形成する技術が半導体製造用部品の品質を大きく左右し得る。従来には、母材に均質な蒸着層を形成するために、蒸着層が不均一に形成されることを防止するための様々な方式の蒸着技術の研究が行われてきた。
従来技術は、蒸着チャンバー内で被蒸着物又は母材をジグで支持した状態で全面に蒸着を行ったため、ジグで支持している面の蒸着層の均一性が低下する問題があった。特に、ジグが角ばった形態又はふっくらした形態に形成された構造の場合、ジグにより支持される母材における前記ジグとの接触部の付近は蒸着物質が均質に蒸着されない（非蒸着部の発生）問題があった。
本発明の目的は、半導体製造用部品にＣＶＤを用いて蒸着層を形成する過程でジグを使用する場合、発生し得る蒸着層の不均一性を解消できる方法を提供することにある。本発明の一側面において、使用するジグを用いて蒸着層を形成する場合に形成される蒸着層の蒸着の均一度が増加し、製品の蒸着層の品質を高めることができる。
しかし、本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及されないまた他の課題は、下記の記載によって当技術分野の通常の知識を有する者であれば明確に理解できるのである。
本発明のジグを用いた半導体製造用部品の製造方法は、母材を備えるステップと、ジグで前記母材の少なくとも一面を支持するステップと、前記ジグで支持された前記母材に原料ガスを噴射して蒸着層を形成するステップと、前記蒸着層が形成された前記母材を加工するステップとを含み、前記ジグは、断面がテーパされた形状で前記母材の表面に近づく方向に断面の幅が増加する。
本発明の一実施形態によれば、前記ジグと前記母材の接触部分で、前記ジグと前記接触部分の母材がなしている角が鈍角をなし得る。
本発明の一実施形態によれば、前記ジグと前記接触部分の母材がなす角は９５度ないし１７０度であり得る。
本発明の一実施形態によれば、前記ジグは、グラファイト、カーボンブラック、及びＳｉＣからなる群より少なくともいずれか１つを含み得る。
本発明の一実施形態によれば、前記加工するステップは、前記母材の少なくとも一部が含まれて前記ジグの少なくとも一部が覆われた蒸着層が含まれるように切削加工し得る。
本発明の一実施形態によれば、前記母材は、グラファイト、ＴａＣ、反応焼結ＳｉＣ、常圧焼結ＳｉＣ、ホットプレスＳｉＣ、再結晶ＳｉＣ、及びＣＶＤ ＳｉＣからなる群より選択される少なくともいずれか１つを含み得る。
本発明の一実施形態によれば、前記母材及び蒸着層の厚さの比は１：１ないし１００：１であり得る。
本発明のジグを用いた半導体製造用部品の製造方法は、母材を備えるステップと、ジグで前記母材の少なくとも一面を支持するステップと、前記ジグで支持された前記母材に原料ガスを噴射して蒸着層を形成するステップと、前記蒸着層が形成された前記母材を加工するステップとを含み、前記ジグは、前記母材と接する面とつながる断面の少なくとも一側部がラウンドされたことを含む。
本発明のジグを用いた半導体製造用部品の製造装置は、チャンバーと、前記チャンバーの外部から内部に設けられる原料ガス噴射ノズルと、前記チャンバーの少なくとも一側で前記チャンバーの内部中央の方向に延長して設けられる搭載部と、前記搭載部の一端部に連結して設けられる母材を支持する切り替え可能なジグとを含み、前記ジグは、断面がテーパされた形状であり、前記母材の表面に近づく方向に断面の幅が増加する。
本発明の一実施形態によれば、前記ジグと前記接触部分の母材がなしている角が鈍角をなし得る。
本発明の一実施形態によれば、前記ジグと前記接触部分の前記母材がなす角は９５度ないし１７０度であり得る。
本発明のジグを用いた半導体製造用部品の製造装置は、チャンバーと、前記チャンバーの外部から内部に設けられる原料ガス噴射ノズルと、前記チャンバーの少なくとも一側で前記チャンバーの内部中央の方向に延長して設けられる搭載部と、前記搭載部の一端部に連結して設けられる母材を支持する切り替え可能なジグとを含み、前記ジグは、前記母材と接する面とつながる断面の少なくとも一側部が凹むようにラウンドされたことを含む。
本発明の半導体製造用部品製造のためのジグは、母材を支持し、断面がテーパされた形状で前記母材の表面に近づく方向に断面の幅が増加する。
本発明の半導体製造用部品製造のためのジグは、母材を支持し、前記母材と接する面とつながる断面の少なくとも一側部がラウンドされている。
本発明の製造方法又はジグを用いる場合、ＣＶＤなど蒸着方式を用いて半導体製造用部品を製造するとき、蒸着されない面なしにジグと被蒸着物又は母材との間の接触部を含んで均質な蒸着層が形成される効果を期待することができる。
本発明の一実施形態で提供するジグを用いた半導体製造用部品の製造方法の各ステップを示すフローチャートである。 本発明の一実施形態で提供するテーパされた形状のジグで母材を支持する構造の断面図が示されている。 本発明の一実施形態で提供するテーパされた形状のジグで母材を支持する部分の構造を拡大した拡大図が示されている。 本発明の他の一実施形態で提供する母材と接する面とつながる断面の少なくとも一側部がラウンドされたジグで母材を支持する構造の断面図が示されている。
以下、添付する図面を参照しながら本発明の実施形態を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
以下に説明する実施形態及び図面には様々な変更が加えられ得る。以下で説明する実施形態は、実施形態に対して限定しようとするものではなく、これらに対する全ての変更、均等物ないし代替物を含むものとして理解されなければならない。
本明細書で用いた用語は、単に特定の実施形態を説明するために用いられるものであって、本発明を限定しようとする意図はない。単数の表現は、文脈上、明白に異なる意味をもたない限り複数の表現を含む。本明細書において、「含む」又は「有する」等の用語は明細書上に記載した特徴、数字、ステップ、動作、構成要素、部品又はこれらを組み合わせたものが存在することを示すものであって、１つ又はそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品、又はこれを組み合わせたものなどの存在又は付加の可能性を予め排除しないものとして理解しなければならない。
異なる定義がされない限り、技術的であるか又は科学的な用語を含むここで用いる全ての用語は、本実施形態が属する技術分野で通常の知識を有する者によって一般的に理解されるものと同じ意味を有する。一般的に用いられる予め定義された用語は、関連技術の文脈上で有する意味と一致する意味を有するものと解釈すべきであって、本明細書で明白に定義しない限り、理想的又は過度に形式的な意味として解釈されることはない。
また、添付図面を参照して説明することにおいて、図面符号に関係なく同じ構成要素は同じ参照符号を付与し、これに対する重複する説明は省略する。実施形態の説明において関連する公知技術に対する具体的な説明が実施形態の要旨を不要に曖昧にすると判断される場合、その詳細な説明は省略する。
図１は、本発明の一実施形態で提供するジグを用いた半導体製造用部品の製造方法の各ステップを示すフローチャートである。
本発明のジグを用いた半導体製造用部品の製造方法は、母材を備えるステップＳ１０と、ジグで前記母材の少なくとも一面を支持するステップＳ２０と、前記ジグで支持された前記母材に原料ガスを噴射して蒸着層を形成するステップＳ３０と、蒸着層が形成された前記母材を加工するステップＳ４０とを含み、前記ジグは、断面がテーパされた形状であり、前記母材の表面に近づく方向に断面の幅が増加することを含む。
図２は、本発明の一実施形態で提供するテーパされた形状のジグ１１０で母材２００を支持する構造の断面図が示されている。図２に示された母材２００は、本発明の一側面で提供する母材の一例であって、乾式プラズマエッチング装置で用いられるフォーカスリングを製造するための母材であってもよい。本発明の一実施形態によれば、前記図２には図示されていないが、前記半導体製造用部品が適用される半導体製造装置のスペックと特性に応じて、前記半導体製造用部品の母材は段差をもって形成された階段式構造を含む。本発明の一実施形態によれば、前記段差の断面が曲面を含んだり、前記段差をなしている面が鈍角をなしてもよい。
本発明の一態様によれば、備えられた母材上に原料ガスを用いて蒸着層を形成する。ここで、蒸着層を形成する方法は本発明で特に限定しないが、密閉されたチャンバー内でＣＶＤ法を用いて母材に原料ガスを噴射して蒸着層を形成する。本発明の一態様によれば、前記蒸着層を形成するステップは、１０００℃～１９００℃の温度で行われる。
ここで、前記蒸着層は、半導体の製造過程で用いられるために適切な物性を有する素材から形成されることが好ましい。例えば、乾式エッチング装置でプラズマに露出しやすい部品の場合、エッチングを防止するために耐プラズマ特性に優れたＳｉＣ又はＴａＣ蒸着層を形成できる原料ガスを噴射することが好ましい。
本発明の一側面に係る半導体製造用部品は、密閉された空間内で母材の全体面に均一に蒸着層が形成され得る。例えば、フォーカスリングの場合、プラズマがフォーカスリングに加えられることにより蒸着層の全面でエッチングを誘発し得るため、前記母材の全面の表層上に均等な蒸着層を形成して母材がプラズマに露出されることを防止する必要があることから、全体面の均等な蒸着が必須である。
ここで、母材をチャンバー内で支持するためのジグが用いられる。前記母材は、チャンバー内で全面に均等な蒸着を誘導するために、可能な限り最小の面積がジグによって支持されて空中に浮いている形態であり得る。本発明で言及するジグは、母材をチャンバー内で固定して安着させ得る構造であれば全てを含んで称する。
ここで、ジグは、前記母材との接点が点で形成されることが最も好ましいが、この場合、母材の支持が不安定である。そのため、ジグと母材との接点は面のように形成されて安定な支持構造を確保することができる。
ただし、ジグの形態に応じて、ジグと母材との接触面の付近で不均一な蒸着が誘導されることがある。特に、ジグと母材となしている角度又はジグの形態に応じて、原料ガスから蒸着面をジグが遮るケースが発生し得る。この場合、ジグと母材がなしている接触面の近所には蒸着が最初から形成されない空間が発生したり、又は、蒸着されても他の部分に比べて少ない量の蒸着が形成されることがある。
例えば、フォーカスリングの母材にＳｉＣを蒸着する場合を考慮すれば、ジグの形態に応じて、ジグと隣接する部分にはＳｉＣ蒸着層が薄く形成されたり、又は、空いた空間が形成され、プラズマにより母材が露出され易い問題が生じる。母材がプラズマに露出されれば、母材は、一般的に耐プラズマ特性が相対的に弱い素材であるため、チャンバー内に飛散してチャンバーの内部を大きく汚染し、半導体製品の品質を低下させる致命的な原因となる恐れがある。
したがって、本発明の一側面では、前記ジグの形態をデザインして半導体製造用部品を製造する場合に蒸着層が形成されない部分なしに、ジグの支持にもかかわらず、可能な限り均質な品質の蒸着層を全面に形成できる方法を提供することにある。
ここで、本発明の一側面によれば、前記ジグは、断面がテーパされた形状であり、前記母材の表面に近づく方向に断面の幅が増加する。図２を参照すれば、母材（フォーカスリング）の下面を断面がテーパされた形態を含むジグ１１０が支持している構造が確認される。ここで、前記ジグは、母材の大きさ、形状に応じて安定的な構造を形成するよう複数含まれてもよい。
本発明の一実施形態によれば、前記ジグと前記母材の接触部分で、前記ジグと前記接触部分の母材がなしている角が鈍角をなす。
ジグと母材の接触部分でジグと母材がなしている角が鋭角をなす場合、ジグによって母材が遮られることがある。この場合、原料ガスがジグと母材の接触部分に均質に蒸着されないことがある。
図３は、本発明の一実施形態で提供するテーパされた形状のジグで母材３００を支持する部分の構造を拡大した拡大図が示されている。
図３を参照すると、ジグと母材の接触部分でジグと母材がなしている角が鈍角をなすことで、ジグが母材の面を原料ガスから遮られないことが確認される。
本発明の一実施形態によれば、前記ジグと前記接触部分の母材がなしている角は９５度ないし１７０度であってもよい。本発明の一実施形態によれば、前記ジグと前記接触部分の母材がなしている角は９５度超過であってもよい。前記角が９５度未満である場合、母材とジグとの間の接触部分に均質な蒸着層が形成されない問題が生じる。一方、前記ジグと前記接触部分の母材がなしている角は１７０度未満であってもよい。
本発明の一実施形態によれば、前記ジグは、グラファイト、カーボンブラック及びＳｉＣからなる群より少なくともいずれか１つを含む。本発明の一態様によれば、前記ジグは、母材と共に蒸着層に覆われ、その後共に加工され得る。したがって、原料ガスが円満に蒸着できる素材を選択することが好ましい。
本発明の一実施形態によれば、前記加工するステップは、前記母材の少なくとも一部が含まれ、前記ジグの少なくとも一部が覆われた蒸着層が含まれるように切削加工する。
本発明において、前記加工するステップは、形成された蒸着層の少なくとも一部を平坦に加工してもよい。また、前記加工するステップは、蒸着層が形成された母材を半導体製造用部品のスペックに適するよう切削加工してもよい。ここで、本発明の一態様によれば、形成される半導体製造用部品には母材の少なくとも一部が含まれ、前記ジグの少なくとも一部が覆われた蒸着層が含まれてもよい。
すなわち、ジグが母材を支持した状態でその上に蒸着層が覆われ、加工するステップにおいて、前記ジグと母材が接触した部分を含み、半導体製造用部品を形成し得る。ここで、最終的に形成される半導体製造用部品には、前記ジグの一部が共に含まれてもよい。
本発明の一実施形態によれば、前記母材は、グラファイト、ＴａＣ、反応焼結ＳｉＣ、常圧焼結ＳｉＣ、ホットプレスＳｉＣ、再結晶ＳｉＣ及びＣＶＤ ＳｉＣからなる群より選択される少なくともいずれか１つを含む。前記母材の成分は、ＳｉＣ蒸着層と容易に分離しない成分などであり、母材の表面に形成されるＳｉＣ層と容易に分離しない素材であれば、いずれのものでも更に追加的な成分として含まれてもよい。母材は、蒸着層が上部に分離することなく、均質に形成されやすい素材であることが好ましい。
本発明の一実施形態によれば、前記母材及び蒸着層の厚さの比は１：１～１００：１である。
本発明は、母材を含んで蒸着するものであり得る。本発明の一実施形態では、蒸着層を含みつつ厚い半導体製造用部品を形成するときには母材を厚く形成しながら、蒸着層を相対的に薄く形成する。蒸着層は、高い物性を要求する素材が用いられ、この場合、蒸着層素材のコストが母材の素材よりも相対的に高価なこともり得る。したがって、本発明の一実施形態によれば、前記母材及び蒸着層の厚さの比は１：１～１００：１であり得る。前記蒸着層の厚さ対比母材の比が１よりも小さい場合、蒸着層の厚さが厚くなり、生産単価が増加する問題が生じ、１００を超える場合、相対的に蒸着層が極めて薄くなって、プラズマに母材が露出される危険がある。
ここで、前記ＳｉＣ蒸着層の厚さは、前記母材の上部及び下部に蒸着された厚さの垂直の長さの和を意味する。ここで、前記母材の厚さは、母材が長方形のブロック形態ではない段差をもって形成された構造であっても、全ての任意の位置における垂直の長さを意味する。
本発明のジグを用いた半導体製造用部品の他の製造方法は、母材を備えるステップと、ジグで前記母材の少なくとも一面を支持するステップと、前記ジグで支持された前記母材に原料ガスを噴射して蒸着層を形成するステップと、前記蒸着層が形成された前記母材を加工するステップとを含み、前記ジグは、前記母材と接する面とつながる断面の少なくとも一側部がラウンドされたことを含む。
図４は、本発明の他の一実施形態で提供する母材と接する面とつながる断面の少なくとも一側部がラウンドされたジグ１２０で母材を支持する構造の断面図が示されている。
テーパされたジグと同じ目的として、本発明の一側面で提供するジグの形状は、断面の少なくとも一側部がラウンドされた形態であってもよい。ここで、ラウンドされた形態は、ジグの外部に球の中心を有する仮想の球面に沿って形成されてもよい。このように形成されたジグの断面が図４に示されている。また、前記ラウンドされた形態は、ジグとジグが接触する母材間に均一に蒸着層が形成される構造であれば、本発明において特に限定しないが、様々な曲面がつながっている形態に形成されてもよい。
本発明のジグを用いた半導体製造用部品の製造装置は、チャンバーと、前記チャンバーの外部から内部に設けられる原料ガス噴射ノズルと、前記チャンバーの少なくとも一側で前記チャンバーの内部中央の方向に延長して設けられる搭載部と、前記搭載部の一端部に連結して設けられる母材を支持する切り替え可能なジグとを含み、前記ジグは、断面がテーパされた形状で前記母材の表面に近づく方向に断面の幅が増加し得る。
本発明の異なる一側面において、半導体製造用部品の製造装置を提供する。前記製造装置は、搭載部と搭載部の一端部に連結して設けられるジグを含む。前記ジグは、被蒸着物の蒸着が１回完了することで切り替え可能である。本発明の一側面によれば、ここで、搭載部をそのまま置き、搭載部の一端部に形成されたジグのみを分離して切り替えする構造であってもよく、搭載部も共に切り替える構造であってもよい。前記ジグと前記搭載部は、分離して記載したが、一体に形成されてもよい。前記搭載部は、ジグの反対側の端部がチャンバーの少なくとも一側に固定設置された構造であってもよい。前記製造装置はＣＶＤ装置であり得る。
ここで、前記ジグは、上述したように母材との接触部分で均質な蒸着層を形成するために断面がテーパされた形状である。また、前記ジグと前記母材の接触部分において、前記ジグと前記接触部分の母材がなしている角が鈍角をなす。また、前記ジグと前記接触部分の母材がなしている角は９５度～１７０度であり得る。
本発明のジグを用いた半導体製造用部品の他の製造装置は、チャンバーと、前記チャンバーの外部から内部に設けられる原料ガス噴射ノズルと、前記チャンバーの少なくとも一側で前記チャンバーの内部中央の方向に延長して設けられる搭載部と、前記搭載部の一端部に連結して設けられる母材を支持する切り替え可能なジグとを含み、前記ジグは、前記母材と接する面とつながる断面の少なくとも一側部が凹むようにラウンドされたことを含む。
ここで、ラウンドされた形態は、ジグの外部に球の中心を有する仮想の球面に沿って形成されてもよい。また、前記ラウンドされた形態は、ジグとジグが接触する母材間に均一に蒸着層が形成される構造であれば、本発明で特に限定しないが、様々な曲面がつながる形態に形成されたものであり得る。
本発明の半導体製造用部品製造のためのジグは、母材を支持し、断面がテーパされた形状であり、前記母材の表面に近づく方向に断面の幅が増加する。
本発明の他の半導体製造用部品製造のためのジグは、母材を支持し、前記母材と接する面とつながる断面の少なくとも一側部がラウンドされる。
上述したように実施形態がたとえ限定された実施形態及び図面によって説明されたが、当技術分野で通常の知識を有する者であれば、前記の記載から様々な修正及び変形が可能である。例えば、説明された技術が説明された方法と異なる順に実行されたり、及び／又は説明された構成要素が説明された方法と異なる形態に結合又は組合わせられたり、他の構成要素又は均等物によって置き換えたり置換されても適切な結果が達成し得る。
したがって、本発明の範囲は、開示された実施形態に限定されて定められるものではなく、特許請求の範囲及び特許請求の範囲と均等なものなどによって定められるものである。

Claims (11)

  1. 母材を備えるステップと、
    ジグで前記母材の少なくとも一面を支持するステップと、
    前記ジグで支持された前記母材に原料ガスを噴射して蒸着層を形成するステップと、
    前記蒸着層が形成された前記母材と前記ジグとを共に加工するステップと、
    を含み、
    前記ジグは、断面がテーパされた形状で前記母材の表面に近づく方向に断面の幅が増加する、ジグを用いた半導体製造用部品の製造方法。
  2. 前記ジグと前記母材の接触部分で、前記ジグのテーパされた面と前記接触部分の母材の前記一面とがなしている角が鈍角をなす、請求項１に記載のジグを用いた半導体製造用部品の製造方法。
  3. 前記鈍角は９５度ないし１７０度である、請求項２に記載のジグを用いた半導体製造用部品の製造方法。
  4. 前記ジグは、グラファイト、カーボンブラック、及びＳｉＣからなる群より少なくともいずれか１つを含む、請求項１に記載のジグを用いた半導体製造用部品の製造方法。
  5. 前記加工するステップは、前記母材の少なくとも一部が含まれ、かつ前記蒸着層に覆われたジグの少なくとも一部が含まれるように切削加工する、請求項１に記載のジグを用いた半導体製造用部品の製造方法。
  6. 前記母材は、グラファイト、ＴａＣ、反応焼結ＳｉＣ、常圧焼結ＳｉＣ、ホットプレスＳｉＣ、再結晶ＳｉＣ、及びＣＶＤ ＳｉＣからなる群より選択される少なくともいずれか１つを含む、請求項１に記載のジグを用いた半導体製造用部品の製造方法。
  7. 前記母材及び蒸着層の厚さの比は１：１ないし１００：１である、請求項１に記載のジグを用いた半導体製造用部品の製造方法。
  8. チャンバーと、
    前記チャンバーの外部から内部に設けられる原料ガス噴射ノズルと、
    前記原料ガス噴射ノズルによって原料ガスが噴射される、母材を支持する切り替え可能なジグであって、蒸着層が形成された前記母材と共に加工されるジグと、
    を含み、
    前記ジグは、断面がテーパされた形状であり、前記母材の表面に近づく方向に断面の幅が増加する、ジグを用いた半導体製造用部品の製造装置。
  9. 前記ジグにおけるテーパされた面と、前記母材における前記ジグとの接触面とがなしている角が鈍角をなす、請求項８に記載のジグを用いた半導体製造用部品の製造装置。
  10. 前記鈍角は９５度ないし１７０度である、請求項９に記載のジグを用いた半導体製造用部品の製造装置。
  11. 母材を支持し、蒸着層が形成された前記母材と共に加工され、
    断面がテーパされた形状で前記母材の表面に近づく方向に断面の幅が増加する、半導体製造用部品製造のためのジグ。
JP2019532782A 2016-12-20 2017-12-18 ジグを用いた半導体製造用部品の製造方法及び製造装置 Active JP7402046B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2016-0174906 2016-12-20
KR20160174906 2016-12-20
KR1020170170790A KR102040378B1 (ko) 2016-12-20 2017-12-12 지그를 이용한 반도체 제조용 부품의 제조방법 및 제조장치
KR10-2017-0170790 2017-12-12
PCT/KR2017/014906 WO2018117558A1 (ko) 2016-12-20 2017-12-18 지그를 이용한 반도체 제조용 부품의 제조방법 및 제조장치

Publications (2)

Publication Number Publication Date
JP2020502366A JP2020502366A (ja) 2020-01-23
JP7402046B2 true JP7402046B2 (ja) 2023-12-20

Family

ID=62780069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019532782A Active JP7402046B2 (ja) 2016-12-20 2017-12-18 ジグを用いた半導体製造用部品の製造方法及び製造装置

Country Status (5)

Country Link
US (1) US11367612B2 (ja)
JP (1) JP7402046B2 (ja)
KR (1) KR102040378B1 (ja)
CN (1) CN110073466B (ja)
TW (1) TWI655710B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102642090B1 (ko) * 2021-08-24 2024-02-29 주식회사 케이엔제이 지지 소켓 및 증착층을 포함하는 부품 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000178743A (ja) 1998-12-08 2000-06-27 Asahi Glass Co Ltd Ｃｖｄコーティング方法及びｃｖｄ装置
JP2007273623A (ja) 2006-03-30 2007-10-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及び製造装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4919024B1 (ja) * 1968-09-11 1974-05-14
US4684113A (en) * 1984-09-28 1987-08-04 The Boeing Company Universal holding fixture
JP2763222B2 (ja) * 1991-12-13 1998-06-11 三菱電機株式会社 化学気相成長方法ならびにそのための化学気相成長処理システムおよび化学気相成長装置
SE509984C2 (sv) * 1994-03-18 1999-03-29 Sandvik Ab Chargeringssystem för CVD
JP3979551B2 (ja) * 1998-02-23 2007-09-19 株式会社エフオーアイ 半導体装置
JP3405179B2 (ja) 1998-03-16 2003-05-12 松下電工株式会社 半導体圧力センサ用台座のメタライズ層の形成方法及びメタライズ用治具の製造方法
JP4644964B2 (ja) * 2001-04-04 2011-03-09 ソニー株式会社 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2006344769A (ja) * 2005-06-09 2006-12-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US7691204B2 (en) * 2005-09-30 2010-04-06 Applied Materials, Inc. Film formation apparatus and methods including temperature and emissivity/pattern compensation
US20070089836A1 (en) * 2005-10-24 2007-04-26 Applied Materials, Inc. Semiconductor process chamber
KR101001674B1 (ko) 2009-02-20 2010-12-15 주식회사 티씨케이 실리콘 카바이드 기판 제조방법
JP5604907B2 (ja) * 2010-02-25 2014-10-15 信越半導体株式会社 気相成長用半導体基板支持サセプタおよびエピタキシャルウェーハ製造装置およびエピタキシャルウェーハの製造方法
JP5787558B2 (ja) * 2011-03-08 2015-09-30 イビデン株式会社 セラミックス基材支持具及びセラミックス部材の製造方法
US8461655B2 (en) * 2011-03-31 2013-06-11 Infineon Technologies Ag Micromechanical sound transducer having a membrane support with tapered surface
JP6196246B2 (ja) * 2013-02-06 2017-09-13 東洋炭素株式会社 炭化ケイ素−炭化タンタル複合材及びサセプタ
US9337002B2 (en) * 2013-03-12 2016-05-10 Lam Research Corporation Corrosion resistant aluminum coating on plasma chamber components
US20160115623A1 (en) 2013-06-06 2016-04-28 Ibiden Co., Ltd. Wafer carrier and epitaxial growth device using same
JP6506056B2 (ja) 2015-03-13 2019-04-24 イビデン株式会社 セラミック部材の製造方法
JP7067801B2 (ja) 2016-08-12 2022-05-16 エルセント メディカル，インコーポレイテッド 外科装置のガイド及び監視のための装置、システム、及び方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000178743A (ja) 1998-12-08 2000-06-27 Asahi Glass Co Ltd Ｃｖｄコーティング方法及びｃｖｄ装置
JP2007273623A (ja) 2006-03-30 2007-10-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及び製造装置

Also Published As

Publication number Publication date
KR102040378B1 (ko) 2019-11-05
CN110073466B (zh) 2023-07-18
KR20180071951A (ko) 2018-06-28
TWI655710B (zh) 2019-04-01
JP2020502366A (ja) 2020-01-23
US20200111661A1 (en) 2020-04-09
TW201828402A (zh) 2018-08-01
CN110073466A (zh) 2019-07-30
US11367612B2 (en) 2022-06-21

Similar Documents

Publication Publication Date Title
KR102051668B1 (ko) SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
KR100792461B1 (ko) 플라즈마 처리 중 아크를 감소시키기 위한 방법 및 장치
US8778813B2 (en) Confined process volume PECVD chamber
JP2014160819A5 (ja)
TWI614837B (zh) 具有受控制的封閉間隙之基板支撐件
US20180138031A1 (en) Process chamber having separate process gas and purge gas regions
KR200490775Y1 (ko) 사분면들을 구비한 기판 지지체
US10669625B2 (en) Pumping liner for chemical vapor deposition
TW201340250A (zh) 晶圓處理系統及晶圓處理方法
JP7402046B2 (ja) ジグを用いた半導体製造用部品の製造方法及び製造装置
KR102294324B1 (ko) 코팅된 반도체 웨이퍼를 제조하기 위한 방법 및 디바이스
US20180155830A1 (en) Gas supply and exhaust structure
US20180096867A1 (en) Heating apparatus with controlled thermal contact
US20150034010A1 (en) Susceptor and apparatus including the same
KR102125510B1 (ko) 박막의 형성방법
KR101651884B1 (ko) 서셉터 및 이를 구비한 기판처리장치
TWI709657B (zh) SiC膜單體構造體
KR20180071717A (ko) 요철을 이용한 반도체 제조용 부품 및 그의 제조방법
KR20210142075A (ko) 전력반도체 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
JP2022082096A (ja) サセプタ及び化学的気相成長装置
KR101651912B1 (ko) 서셉터 및 이를 구비한 기판처리장치
KR20170014538A (ko) 활성촉매물질이 담지된 반응기
JP2008280547A (ja) 真空処理装置
US20190062908A1 (en) Semiconductor process kit with nano structures
US20180102247A1 (en) Substrate processing apparatus and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211207

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220406

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220809

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20221206

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20230117

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231208

R150 Certificate of patent or registration of utility model

Ref document number: 7402046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150