TW201332055A - 基座 - Google Patents
基座 Download PDFInfo
- Publication number
- TW201332055A TW201332055A TW102100542A TW102100542A TW201332055A TW 201332055 A TW201332055 A TW 201332055A TW 102100542 A TW102100542 A TW 102100542A TW 102100542 A TW102100542 A TW 102100542A TW 201332055 A TW201332055 A TW 201332055A
- Authority
- TW
- Taiwan
- Prior art keywords
- holes
- pattern
- wafer
- type
- susceptor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000010926 purge Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 91
- 239000007789 gas Substances 0.000 description 29
- 230000008646 thermal stress Effects 0.000 description 7
- 125000001475 halogen functional group Chemical group 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
一種基座,包含在一第一區域中之複數第一孔洞及在一第二區域中之複數第二孔洞。該第一區域及第二區域重疊於一位置,該位置對應於被加工之一半導體裝置之至少一部份。在該第一區域中之孔洞被提供成一第一圖案且在該第二區域中之孔洞被提供成一第二圖案,該第二圖案可不同於該第一圖案。舉例而言,基於該等孔洞之尺寸、配置、間隔、位置及/或密度,該第一圖案及該第二圖案可不同。
Description
本發明所描述之基座係用於半導體晶圓製程。
半導體晶圓係利用多種技術而被形成。一種技術係關於以刀具將一圓柱晶錠(利用丘克拉斯基法(Czochralski method)長晶)切割成薄圓盤形狀,且接著化學性地及機械性地研磨其表面。
具結晶方位排列在利用丘克拉斯基法生長之單晶矽晶圓的表面上之高純度晶層的形成方法係指如一外延生長方法或,更簡潔地,一外延方法。利用此方法形成之一層被稱為一外延層或一磊晶層,且包含一磊晶層之晶圓被稱為一外延晶圓。外延方法之一種類型係藉由一反應器而被執行,該反應器在高溫條件下操作且其包含一基座,該基座上放置一晶圓以生長一磊晶層。
外延方法已被證實具有缺點。例如,n型或p型離子可在基座與拋光晶圓的上表面之間遷移。其結果,晶圓的邊緣可能摻雜有離子而達到非理想的高濃度。此被稱為自摻雜。另一缺點係關於無法以一清洗氣體自晶圓完全地移除一自然氧化層。其結果,於外延沉積的期間中,反應氣體可能被沉積在晶圓之後表面上,此稱為暈環。
自摻雜及暈環顯著地降低晶圓品質與相應由該晶圓所製成半導體晶片之等級。
另一缺點係關於在晶片製程的期間中經由加熱源所產生之熱
能。此熱能施加熱應力於晶圓上,接著可能導致滑動錯位且增加晶圓後表面之表面粗糙度,兩者可能降級晶圓之奈米品質。此外,密集且受熱應力的區域可能導致缺陷發生於裝置程序中。
基座之另一缺點係關於使用期間中之磨損。更具體地,由於晶圓在加熱程序期間中被放置於一基座上,基座可能因摩擦而磨損。縱使形成於基座上之碳化矽塗覆層僅有一小部份可能因摩擦而受損,該基座仍應被取代換新。否則,自該基座移除之材料,如石墨,可能導致一外延反應器故障。此增加外延反應器之操作成本。
在一實施例中,一基座包含:一凹部,該凹部中一晶圓被放置,其中該凹部與該晶圓對位,該晶圓包含:一第一區域,該第一區域具有複數第一型孔洞,該等第一型孔洞通過該凹部之一區域之至少一部份,該區域介於起算自該凹部之一中心的晶圓之一半徑之約92%至約98%;一第二區域,該第二區域設置在該第一區域之內,且具有複數第二型孔洞,該等第二型孔洞通過該凹部且係不同於該等第一型孔洞;及一第三區域,該第三區域設置在該第一區域之外且未具有孔洞,其中該等第一型孔洞被彼此間隔分離,且連接該等第一型孔洞之一假想線為實質地圓形。
在另一實施例中,一基座包含:一凹部,該凹部中一晶圓被放置,其中該凹部包含:一第一區域,該第一區域具有複數第一型孔洞,該等第一型孔洞通過該凹部;一第二區域,該第二區域被設置在該第一區域之內,且具有複數第二型孔洞,該等第二型孔洞通過該凹部且係大於該等第一型孔洞;及一第三區域,該第三區域被設置在該第一區域之外且未具有孔洞,該第一區
域在沿著該晶圓之一徑向之寬度上係小於該第二區域。
在另一實施例中,一基座包含:一凹部,該凹部以一上下方向而與一晶圓對位,其中該凹部包含:一第一區域,該第一區域具有複數第一型孔洞,該等第一型孔洞通過該凹部;一第二區域,該第二區域被設置在該第一區域之內,且具有複數第二型孔洞,該等第二型孔洞通過該凹部且係不同於該等第一型孔洞;及一第三區域,該第三區域被設置在該第一區域之外且未具有孔洞,各該第一型孔洞具有自約7.2 mm至約8.8 mm之一直徑。
1‧‧‧提升銷
2‧‧‧提升銷支撐桿
3‧‧‧基座
31‧‧‧提升銷孔洞
32‧‧‧第二型孔洞
33‧‧‧第一型孔洞
4‧‧‧基座支撐桿
5‧‧‧板
6‧‧‧晶圓
8‧‧‧凹部
D1‧‧‧直徑
D2‧‧‧直徑
R1‧‧‧半徑
R2‧‧‧半徑
R3‧‧‧半徑
601‧‧‧操作601
602‧‧‧操作602
603‧‧‧操作603
第1圖顯示一外延反應器之一實施例。
第2圖顯示第1圖之反應器之一基座。
第3圖顯示該基座之另一視圖。
第4圖顯示該基座之另一視圖。
第5圖顯示實驗例及比較例。
第6圖顯示一種製造一半導體裝置之方法。
第1圖顯示一外延反應器之一實施例,該外延反應器包含複數提升銷1、一提升銷支撐桿2及一板5。該板5被用作裝載一晶圓6至一反應器及自該反應器卸載該晶圓6。當該板5被取出時,該提升銷支撐桿2推升該等提升銷1以自該晶圓6之下表面支撐該晶圓。該等提升銷1可被彼此間隔分離以提供較佳的支撐。
當該反應器被操作時,該晶圓6被放置在一基座3上且該晶圓
藉由或經由該基座3而被加熱。一基座支撐桿4向上或向下移動該基座3且自基座之下側支撐該基座3。一旦該板5被移除,該等提升銷1被向下移動且藉由該基座支撐桿4所支撐之基座3被向上移動,使得該晶圓6被放置在該基座3上。接著,包含一基座加熱程序及一氣體供應程序之一系列程序被執行以生長一單晶層。
第2圖顯示在該晶圓6與該基座3之間的一相對位置。如圖所示,該基座3可包含一凹穴或於一內部具凹部,該內部向下延伸且該晶圓6可被放置在該凹部中。該晶圓6可被放置在該基座3之上表面上,且該基座3可包含複數提升銷孔洞31以允許該等提升銷1之垂直移動。
除了該等特徵外,該基座3包含複數孔洞32及33以允許氣體移動至該基座之下側。該等孔洞32及33被分類成設置在該基座3之一內部的複數第二型孔洞(以32作代表)及設置在該基座之一外部的複數第一型孔洞(以33作代表)。該等孔洞32及33可具有一圓形形狀或包含但不限於一多邊形形狀之另一形狀。因為該等第二型孔洞32被設置在該基座3之內部,該等第二型孔洞32影響一晶圓6之內部。因為該等第一型孔洞33被設置在該基座3之外部,該等第一型孔洞33影響一晶圓6之邊緣。該等第二型孔洞32及該等第一型孔洞33現將被詳細描述。
第3圖顯示該基座之另一視圖。如圖所示,一晶圓6,其上一層被生長,被放置在該基座3上。該基座3包含一凹部8,該凹部向下延伸以容置一晶圓6。該等第二型孔洞32被設置在該凹部8之內部且該等第一型孔洞33被設置在該基座3之外部。(須釐清的是,該等第二型孔洞32所設置之凹部8之一區域可被歸類為一第二區域,而該等第一型孔洞33所設置之凹部8之一區域可
被歸類為一第一區域)。
在至少一些實施例中,該等第二型孔洞32及該等第一型孔洞33可用於改善一加工氣體(例如,清洗氣體、排放氣體等)之流動效率及/或可抑制來自於一熱源之熱能直接地影響一晶圓6之邊緣。因此,自摻雜及暈環可被減少或一起被壓抑且邊緣應力可被降低。
第4圖顯示第1圖中之基座3之另一視圖以顯示該等第二型孔洞32及該等第一型孔洞33之可能形狀及配置。如圖所示,該等第二型孔洞32係以預定的間隔而配置在該基座3中。因此,多種類型之氣體可被有效地排放於該晶圓6與該基座3的內部之間或在其間被有效地分散。
該等第一型孔洞33被設置在該等第二型孔洞32之外,且因此氣體可自該基座3之外部被排放。依據一實施例,該等第一型孔洞33可被設置在該基座3之一外部的一區域中,該區域介於一半徑R1至一半徑R2。依據一範例,該半徑R2相對於該基座3之中心可約為該晶圓6之整體半徑之98%,且該半徑R1相對於該基座3之中心可約為該晶圓6之整體半徑之92%。再者,在此範例中,無孔洞可能存在於一第三區域中,該第三區域位於包含該等第一型孔洞33的區域之外。
該等第一型孔洞33可能以一或多個的徑向距離而被配置成一圓形圖案,該徑向距離對應至在該基座3之外部的約略圓形線。舉例而言,一第一假想圓形線可通過第一複數第一型孔洞33,該等第一複數第一型孔洞33位於起算自該中心之一第一徑向距離,且一第二假想圓形線可通過第二複數第一型孔洞33,且該等第二複數第一型孔洞33位於起算自該中心之一第二徑向距離。沿著附加之複數圓形線之複數孔洞亦可被包含。
在其他實施例中,該等第一型孔洞可被配置成不同於所提供之一圓形圖案的一圖案,舉例而言,該等第一型孔洞33被設置在介於該半徑R1至該半徑R2之區域中。當在介於該半徑R1至該半徑R2之區域中之第一型孔洞33係沿著起算自該基座3中心具有不同距離之複數孔洞線而被配置時,施加至該晶圓6之邊緣的應力(例如,熱應力)可更有效地被控制。
如第4圖所示,該等第一型孔洞33係藉由一預定量(例如,在該晶圓6之半徑的約2%至8%之範圍中)而自該晶圓6之邊界向內間隔。此允許該等第一型孔洞33重疊於該晶圓(例如,防止任一孔洞被定位在一位置,該位置相對於該晶圓而延伸成一非重疊關係),且即使該晶圓6可能未被精確地對位於該基座3之凹部內亦如此。
更具體而言,如第4圖所示之介於半徑R2至半徑R3之至少一區域可被提供。此外,介於半徑R2至半徑R3之區域抑制來自一熱源之熱能被直接地放射至該晶圓6之最外部,藉此減少或壓抑熱應力。
該等第一型孔洞33可改善如前述之一加工氣體的流動效率。依據一範例,當一外延層被生長在具有300 mm之一半徑的一晶圓上時,該等第一型孔洞33可被設置在起算自該基座3之中心約138 mm至約148 mm之範圍中。
該等第二型孔洞32被設置在該等第一型孔洞33之內(例如,在半徑R1之內的一區域)以改善在該基座3之內部中的一加工氣體之流動效率。該等第二型孔洞32可具有不同於該等第一型孔洞33之直徑。依據一範例,該等第二型孔洞32可具有介於約0.9 mm至約1 mm之直徑D1。在其他實施例中,該等孔洞32及33可具有不同的相對尺寸或可有相等的尺寸。
若該等第二型孔洞32具有一過大的直徑,來自該熱源之熱能可
能直接地且不利地影響該晶圓。相反地,若該等第二型孔洞32具有一過小的直徑時,形成該等孔洞之能力可能顯得困難且在孔洞中之塗佈效率可能減少,接著,可能減少一基座之使用壽命及/或增加產生缺陷晶圓的可能性。
依據一範例,該等第一型孔洞33具有一直徑,該直徑約為該等第二型孔洞32之直徑的55至88%。因為在此範例中該等第一型孔洞33係小於該等第二型孔洞32,來自一熱源之熱能所致之晶圓6的損傷係被降低,藉此進一步減低集中在該晶圓6之邊緣的熱應力。
在決定孔洞尺寸時,可能有一些相抵消的考量。舉例而言,若該等第一型孔洞33具有一過小的直徑,孔洞形成效率、氣體流動效率及塗佈效率可能被降級。再者,若該等第一型孔洞33具有一過大的直徑,來自一熱源而施加至該晶圓之熱應力可能無法被適當地減低或壓抑。因此,在一未受限之範例中,該等第一型孔洞33可具有介於約7.2 mm至約8.8 mm之直徑D2。
在該等第一型孔洞33及第二型孔洞32之間的距離及配置可能依各個實施例而有所不同。舉例而言,在相同的孔洞之間的距離可能相同。然而,在其他實施例中,該等距離可能不同。再者,相同的孔洞之密度可能一致或在該基座3之整體區域中皆不同。
依據一或多個實施例,在操作期間,氣體可以多種方式進入該等孔洞。舉例而言,該晶圓可能薄且未完全平坦。在此態樣中,在該晶圓中之起伏可能產生複數空間,該等空間可允許加工氣體(例如,排放氣體、清洗氣體等)在該晶圓下流動以進入該等孔洞。
此外,或替代地,來自一熱源之熱能可能造成該晶圓暫時地變形,從而產生用於允許氣體進入下方孔洞之空間。
此外,或替代地,該基座可被部分地或全部地彎曲。此將允許複數空間形成於該晶圓之底表面與該基座之間,該等空間將允許氣體進入第二本體之孔洞。
此外,或替代地,該晶圓之寬度可能未與該基座之寬度共同延伸。因此,沿著圓周邊緣之孔洞可能保持未被該晶圓所覆蓋,藉此允許氣體進入該等孔洞。
自摻雜或其他非均一效應可被控制,舉例而言,基於離子或摻雜物通過該等孔洞以抑制,舉例而言,在該晶圓之任一區域的過濃摻雜。
第5圖為顯示實驗例及比較例之圖。在製作此圖時,兩個實驗例係利用不同矽晶錠之製造程序而被執行,而兩個實施例利用不同的基座而被執行。
在比較例範例中,第一型孔洞被設置在介於一晶圓之半徑約92%至85%之間,且該等第一型孔洞及第二型孔洞具有約1.00 mm之相同直徑。在實驗例範例中,該等第一型孔洞被設置在對應於一晶圓之半徑約93%之一區域,且該等第一型孔洞具有約0.89 mm之直徑而第二型孔洞具有約1.00 mm之直徑。表1顯示該等實驗例之條件。
依據實驗例之結果,由一晶圓所形成之裝置的一不良電池率(%)
係在該等實驗例範例中被降低,且因此裝置的生產速率被增加。因此,自摻雜、暈環及熱邊緣應力被實質減少,從而提升一裝置程序之效率。更具體而言,該等比較例範例分別顯示2.33%之不良電池率及4.05%之不良電池率,而該等實驗例範例分別顯示2.2%之不良電池率及2.61%之不良電池率。
第6圖顯示包含於一種製造半導體裝置之至少一部份之方法的操作,其中該部分可包含用於該裝置中之一晶圓或基板。該裝置可包含一處理器、記憶體、匯流排結構、光發射器或任何可利用半導體技術而製造之裝置。
該方法包含提供一加工設備,該加工設備包含一基座。(方塊601)。該加工設備可為一加工腔室,該腔室於鄰近該晶圓處導入一排放氣體以用於進一步半導體加工之晶圓製備之目的。此外,或替代地,該腔室可導入一清洗氣體以用於在排放及/或另一類型之加工操作被執行之前或之後清洗該晶圓之目的。
一第二操作包含放置一晶圓於該基座上。(方塊602)。舉例而言,此可藉由一機器手臂或板放置該晶圓於該基座之上或上方而被完成。舉例而言,如第2圖所示,該板可放置該晶圓至該基座在該等孔洞上方之一位置的一凹部中。
一第三操作包含導入一氣體至該腔室之一位置中,該腔室包含該晶圓及基座。(方塊603)。舉例而言,該氣體可為任一上述之氣體或其他氣體,且該基座可具有依據在此所述之任一實施例的組態。
在一些圖式中,該凹部被顯示成具有傾斜或垂直的壁。若為傾斜的,該斜面之斜率可能陡峭或平緩。在替代實施例中,該凹部之壁可具有階梯狀結構。此外,雖然該等提升銷被設置在對應至該等第二型孔洞之一區域中,
在替代實施例中之提升銷可被設置在對應至該等第一型孔洞之一區域中。舉例而言,該等提升銷之位置可基於反應器類型及/或結構而被決定。
此外,依據上述實施例之孔洞的尺寸、位置及配置可被改變或選擇性地結合以形成新的實施例。舉例而言,在該基座之外部中的孔洞可小於在其內部中之孔洞。再者,該等孔洞之位置可不同於上述實施例所示之位置。舉例而言,該等第一型孔洞及第二型孔洞可被設置成一替代圖案,在相同的一列(例如,圓形線)或包含該第一型列及第二型列之複數列可被替換。
在圖式中,該等孔洞被配置成一圖案,該圖案依循與該晶圓之邊緣相同之廣義形狀,例如,該等孔洞係沿著起算自中心的不同徑向距離之圓形路徑而被配置,且該晶圓之外部邊緣亦為圓形。在其他實施例中,晶圓邊緣之形狀與孔洞之配置可不相同。
此外,通過該基座之第一型孔洞及第二型孔洞的密度、形狀或傾角之至少一者可相同或不同。該傾角之變化可被控制以獲得一效應,該效應對應至藉由控制該等第二型孔洞及第一型孔洞之尺寸及位置而獲得之效應。
雖然兩種類型之孔洞在上述實施例中被例示,在其他實施例中三個或更多類型之孔洞可被例示具有不同尺寸、形狀、密度、傾角、配置圖案及/或起算自該基座之中心的徑向距離。
再者,雖然該等第一型孔洞及該等第二型孔洞在一些圖式中備顯示成具有一圓形圖案、該等第一型孔洞及/或該等第二型孔洞可被配置成一多邊形、任意或其他圖形。
依據至少一實施例,該凹部可具有複數傾斜或階梯狀的壁且該晶圓之圓周邊緣可接觸該等傾斜或階梯狀的壁,使得該晶圓被放置於該基座內
在該基座之上表面下之一位置。當以此方式放置時,一間距可被形成於該等第一型孔洞及第二型孔洞與該晶圓之一下表面之間以允許在加工期間使氣體離開該等孔洞及/或使熱能通過該等孔洞。
替代地,即使該凹部具有傾斜或階梯狀的壁,該晶圓可直接地停留在該等孔洞之頂部。與此相同之替代可被達成,舉例而言,當該凹部之壁沿伸成如第2圖中之實質垂直方向。
依據一或多個實施例,因為熱應力產生之自摻雜、暈環及/或損傷等不良效應可被減少或壓抑。
此外,一半導體裝置之品質可被確保且半導體裝置之生產速率可被增加。尤其,施加至一晶圓之邊緣的熱應力可被減低從而增加裝置之生產速率。因此,半導體晶片可被形成以具有競爭價格。再者,目前,具有300 mm之直徑的晶圓被廣泛利用。然而,隨著晶圓直徑增加或有其他改變,在此描述之一或多個實施例可減少或壓抑自摻雜、暈環及/或邊緣應力的可能性,使得該等實施例成為產業立場中的期望。
依據一實施例,一基座包含在一第一區域中之複數第一孔洞即在一第二區域中之複數第二孔洞,其中:該等第一孔洞被提供成一第一圖案,該等第二孔洞被提供成一第二圖案,該第一圖案係不同於該第二圖案,且該第一區域及該第二區域重疊於一位置,該位置對應於被加工之一半導體裝置之至少一部份。該等第一孔洞及第二孔洞被配置於實質相同之一平面。
形成第一圖案之第一孔洞及形成第二圖案之第二孔洞具有不同之尺寸及/或形成第一圖案之第一孔洞及形成第二區域之第二孔洞被配置以具有不同之間隔。
該第一區域可自該基座之一中心相距一第一距離,該第二區域可自該基座之中心相距一第二距離。該第一距離可不同於該第二距離,且在宜實施例中該第一距離可大於該第二距離。再者,該第一圖案可不同於該第二圖案。該第一圖案及該第二圖案可為實質圓形圖案。
此外,該基座可包含在該等第一孔洞及第二孔洞之上的一第一表面、包含該等第一孔洞及第二孔洞之至少一者的一第二表面,且該第二表面位於一第一平面而該第二表面位於不同於該第一平面之一第二平面。再者,一第三表面可位在該第一表面與該第二表面之間,且該第三表面可朝向不同於該第一表面及該第二表面之一方向。
此外,該第三表面之至少一部份可位於鄰近被加工之半導體裝置之至少一部份之位置。該第三表面可相對於該第一表面及該第二表面之至少一者而傾斜、該第三表面係相對於該第一表面及該第二表面之至少一者而實質垂直或該第三表面可包含至少一階梯。再者,至少一第三孔洞可接收一提升銷,且該半導體裝置之部分為一晶圓。
依據另一實施例,一種製造半導體裝置之至少一部份之方法包含:提供一加工設備,該加工設備包含一基座;放置一晶圓於該基座上;及導入一氣體於該加工設備之一位置中,該加工設備包含該晶圓及基座,其中該基座包含在一第一區域中之複數第一孔洞及在第二區域中之複數第二孔洞。該等第一孔洞被提供成一第一圖案,該等第二孔洞被提供成一第二圖案,該第一圖案係不同於該第二圖案,且該第一區域及該第二區域重疊於一位置,該位置對應於該半導體裝置之至少一部份。
該半導體裝置之至少一部份可包含一晶圓,該氣體為一排放氣
體或一清洗氣體,且該等第一孔洞及第二孔洞被配置於實質相同之一平面,且形成該第一圖案之第一孔洞及形成該第二圖案之第二孔洞具有不同之尺寸或不同之間隔,或兩者。
在說明書中任一參照至「一個實施例」、「一實施例」、「範例實施例」等等,意指被描述與該實施例連結之一特定特徵、結構或特性係被包含於本發明之至少一實施例中。此類詞彙在說明書多個位置中之表述係非必然地皆指涉至相同之實施例。此外,當一特定特徵、結構或特性被描述與任一實施例連結時,係顯示其落入本發明所屬技術領域中具有通常知識者應用此類特徵、結構或特性以連結於實施例之其他者之範疇。一個實施例之特徵可與一個或以上其它實施例之特徵結合。
雖實施例已被描述成參照多個闡述性實施例,應了解的是,藉由本發明所屬技術領域中具有通常知識者而可思及之多種其他更改及實施例係將落入本發明原理之精神與範疇中。尤其,在主體結合配置之元件部分及/或組態中之多種變換及更改係可能落入說明書、圖式及所附申請專利範圍之範疇中。除在元件部分及/或組態中之變換及更改之外,替代性之利用亦將為本發明所屬技術領域中具有通常知識者所知悉。
3‧‧‧基座
31‧‧‧提升銷孔洞
32‧‧‧第二型孔洞
33‧‧‧第一型孔洞
6‧‧‧晶圓
Claims (20)
- 一種基座,包含:複數第一孔洞,在一第一區域中;及複數第二孔洞,在一第二區域中,其中:該等第一孔洞被提供成一第一圖案,該等第二孔洞被提供成一第二圖案,該第一圖案係不同於該第二圖案,且該第一區域及該第二區域重疊於一位置,該位置對應於被加工之一半導體裝置之至少一部份。
- 如申請專利範圍第1項所述之基座,其中該等第一孔洞及第二孔洞被配置於實質相同之一平面。
- 如申請專利範圍第1項所述之基座,其中呈第一圖案之第一孔洞及呈第二圖案之第二孔洞具有不同之尺寸。
- 如申請專利範圍第1項所述之基座,其中呈第一圖案之第一孔洞及呈第二區域之第二孔洞被配置以具有不同之間隔。
- 如申請專利範圍第1項所述之基座,其中:該第一區域係自該基座之一中心相距一第一距離,該第二區域係自該基座之中心相距一第二距離,且該第一距離係不同於該第二距離。
- 如申請專利範圍第5項所述之基座,其中該第一距離係大於該第二距離。
- 如申請專利範圍第1項所述之基座,其中該第一圖案係不同於該第二圖案。
- 如申請專利範圍第1項所述之基座,其中該第一圖案及該第二圖案為實質圓形圖案。
- 如申請專利範圍第1項所述之基座,更包含:一第一表面,在該等第一孔洞及第二孔洞之上,一第二表面,其包含該等第一孔洞及第二孔洞之至少一者,其中該第二表面位於一第一平面且該第二表面位於不同於該第一平面之一第二平面。
- 如申請專利範圍第10項所述之基座,更包含:一第三表面,在該第一表面與該第二表面之間,其中該第三表面係朝向不同於該第一表面及該第二表面之一方向。
- 如申請專利範圍第10項所述之基座,其中該第三表面之至少一部份係位於鄰近被加工之半導體裝置之至少一部份之位置。
- 如申請專利範圍第10項所述之基座,其中該第三表面係相對於該第一表面及該第二表面之至少一者而傾斜。
- 如申請專利範圍第10項所述之基座,其中該第三表面係相對於該第一表面及該第二表面之至少一者而實質垂直。
- 如申請專利範圍第10項所述之基座,其中該第三表面包含至少一階梯。
- 如申請專利範圍第1項所述之基座,更包含:至少一第三孔洞以接收一提升銷。
- 如申請專利範圍第1項所述之基座,其中該半導體裝置之部分為一晶圓。
- 一種製造半導體裝置之至少一部份之方法,包含:提供一加工設備,該加工設備包含一基座; 放置一晶圓於該基座上;及導入一氣體於該加工設備之一位置中,該加工設備包含該晶圓及基座,其中該基座包含在一第一區域中之複數第一孔洞及在第二區域中之複數第二孔洞,且其中:該等第一孔洞被提供成一第一圖案,該等第二孔洞被提供成一第二圖案,該第一圖案係不同於該第二圖案,及該第一區域及該第二區域重疊於一位置,該位置對應於該半導體裝置之至少一部份。
- 如申請專利範圍第18項所述之方法,其中該半導體裝置之至少一部份包含一晶圓。
- 如申請專利範圍第18項所述之方法,其中該氣體為一排放氣體或一清洗氣體。
- 如申請專利範圍第18項所述之方法,其中該等第一孔洞及第二孔洞被配置於實質相同之一平面,且呈該第一圖案之第一孔洞及呈該第二圖案之第二孔洞具有不同之尺寸或不同之間隔,或兩者。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120004219A KR101339591B1 (ko) | 2012-01-13 | 2012-01-13 | 서셉터 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201332055A true TW201332055A (zh) | 2013-08-01 |
Family
ID=48779091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102100542A TW201332055A (zh) | 2012-01-13 | 2013-01-08 | 基座 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20130180446A1 (zh) |
EP (1) | EP2803080A4 (zh) |
JP (1) | JP2015506588A (zh) |
KR (1) | KR101339591B1 (zh) |
TW (1) | TW201332055A (zh) |
WO (1) | WO2013105766A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3275008B1 (en) | 2015-03-25 | 2022-02-23 | Applied Materials, Inc. | Chamber components for epitaxial growth apparatus |
KR102014928B1 (ko) * | 2018-01-18 | 2019-08-27 | 에스케이실트론 주식회사 | 서셉터 및 이를 포함하는 기상 증착 장치 |
JP7325283B2 (ja) * | 2019-09-27 | 2023-08-14 | 株式会社Screenホールディングス | 基板処理装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4263410B2 (ja) * | 2000-12-29 | 2009-05-13 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | オートドーピングおよび後面ハローがないエピタキシャルシリコンウエハ |
KR100937343B1 (ko) * | 2001-11-30 | 2010-01-20 | 신에쯔 한도타이 가부시키가이샤 | 서셉터, 기상 성장 장치, 에피택셜 웨이퍼의 제조 장치,에피택셜 웨이퍼의 제조 방법 및 에피택셜 웨이퍼 |
US20050000449A1 (en) * | 2001-12-21 | 2005-01-06 | Masayuki Ishibashi | Susceptor for epitaxial growth and epitaxial growth method |
JP2003197532A (ja) * | 2001-12-21 | 2003-07-11 | Sumitomo Mitsubishi Silicon Corp | エピタキシャル成長方法及びエピタキシャル成長用サセプター |
JP5140990B2 (ja) * | 2006-10-27 | 2013-02-13 | 信越半導体株式会社 | エピタキシャルシリコンウエーハの製造方法 |
JP5156446B2 (ja) * | 2008-03-21 | 2013-03-06 | 株式会社Sumco | 気相成長装置用サセプタ |
US20100107974A1 (en) * | 2008-11-06 | 2010-05-06 | Asm America, Inc. | Substrate holder with varying density |
KR20100127681A (ko) * | 2009-05-26 | 2010-12-06 | 주식회사 실트론 | 에피택셜 웨이퍼 제조 장치의 서셉터 |
JP2010278196A (ja) | 2009-05-28 | 2010-12-09 | Renesas Electronics Corp | 基板保持治具 |
KR20110087440A (ko) * | 2010-01-26 | 2011-08-03 | 주식회사 엘지실트론 | 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치 |
-
2012
- 2012-01-13 KR KR1020120004219A patent/KR101339591B1/ko active IP Right Grant
-
2013
- 2013-01-08 EP EP13735567.3A patent/EP2803080A4/en not_active Withdrawn
- 2013-01-08 WO PCT/KR2013/000123 patent/WO2013105766A1/en active Application Filing
- 2013-01-08 JP JP2014552123A patent/JP2015506588A/ja active Pending
- 2013-01-08 TW TW102100542A patent/TW201332055A/zh unknown
- 2013-01-14 US US13/740,779 patent/US20130180446A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
KR101339591B1 (ko) | 2013-12-10 |
EP2803080A1 (en) | 2014-11-19 |
JP2015506588A (ja) | 2015-03-02 |
US20130180446A1 (en) | 2013-07-18 |
WO2013105766A1 (en) | 2013-07-18 |
KR20130083565A (ko) | 2013-07-23 |
EP2803080A4 (en) | 2015-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI505400B (zh) | 基座 | |
JP5604907B2 (ja) | 気相成長用半導体基板支持サセプタおよびエピタキシャルウェーハ製造装置およびエピタキシャルウェーハの製造方法 | |
JP5158093B2 (ja) | 気相成長用サセプタおよび気相成長装置 | |
TWI627701B (zh) | 承托器及磊晶生長裝置 | |
JP5659493B2 (ja) | 気相成長方法 | |
JP4661982B2 (ja) | エピタキシャル成長用サセプタ | |
JP5477314B2 (ja) | サセプタ及びこれを用いたエピタキシャルウェーハの製造方法 | |
JP2008277795A (ja) | エピタキシャル成長用サセプタ | |
KR101808054B1 (ko) | 서셉터 및 에피택셜 웨이퍼의 제조 방법 | |
JP4868503B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP5161748B2 (ja) | 気相成長用サセプタ及び気相成長装置並びにエピタキシャルウェーハの製造方法 | |
TW201332055A (zh) | 基座 | |
WO2020071308A1 (ja) | サセプタ | |
JP6968670B2 (ja) | サセプタ、エピタキシャルウェーハの製造方法 | |
JP5669512B2 (ja) | 成膜装置と成膜装置用の支持台 | |
KR101339534B1 (ko) | 서셉터 | |
KR20130083567A (ko) | 서셉터 및 에피택셜 반응기 | |
KR101354784B1 (ko) | 서셉터 | |
KR20140115720A (ko) | 분리가능한 웨이퍼 포켓 및 이를 포함하는 웨이퍼 캐리어 | |
KR20130083319A (ko) | 서셉터 |