KR20110087440A - 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치 - Google Patents

Abstract

본 발명은 양질의 에피택셜 웨이퍼를 얻을 수 있는 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치에 관한 것이다.
본 발명은 반도체 제조용 서셉터에 있어서,반도체 기판이 놓여질 홈의 중앙부분에는 복수 개의 관통 홀이 형성되고, 상기 홈의 가장 자리에는 홀이 형성되지 않은 것을 특징으로 하며, 여기서 상기 홈의 중앙 부분은 상기 반도체 기판의 반경의 50~90%이내인 것을 특징으로 하는 반도체 제조용 서셉터를 제공한다.
따라서, 본 발명에 의하면 웨이퍼 상에 에피택셜층을 증착하는 공정에서 웨이퍼의 에지 부분에 파티클의 생성 및 슬립의 발생을 방지할 수 있다.

Description

반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치{Susceptor for manufacturing semiconductor and Apparatus comprising thereof}

본 발명은 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치에 관한 것으로서, 보다 상세하게는 양질의 에피택셜 웨이퍼를 얻을 수 있는 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치에 관한 것이다.

반도체 소자의 웨이퍼 재료로 사용되는 실리콘은 천연적으로는 주로 산화물(규석)이나 규산염의 형태로 존재한다. 그리고, 석영(silica)이 주성분인 규석을 코크스와 함께 전기로에 넣어서 용융 후에 화학 처리를 하면 비금속(metalloid) 실리콘이라 불리는 순도 98% 정도의 분말 형태의 실리콘이 얻어진다.

분말 실리콘을 가스 형태의 실리콘으로 바꾸어 열처리하면 대략 순도 99%의 다결정 실리콘(polycrystalline silicon)을 얻게 된다. 집적회로 제작에 사용되는 실리콘 웨이퍼는 단결정이어야 하므로, 물리적인 정제 방법을 사용하여 다결정 실리콘을 단결정 실리콘으로 변환시킨다. 이처럼 다결정 실리콘을 단결정 실리콘으로 만드는데 이용되는 가장 보편적인 방법이 초크랄스키(czochralski) 방법이다.

그리고, 초크랄스키 방법에 의해 성장된 원통형 잉고트를 절단기를 이용하여 디스크(disc) 모양으로 얇게 절단한 후에 표면을 화학적 기계적 방법으로 연마하여 얇은 웨이퍼를 만든다. 이때, 웨이퍼의 종류는 첨가된 불순물의 종류와 그 양에 의하여 결정되는데, 주기율 5족 물질인 인(Phosphorus, P) 또는 비소(Arsenic, As)와 같은 n형 불순물이 첨가되면 n형 웨이퍼로, 주기율 3족 물질인 붕소(Boron, B)와 같은 p형 불순물이 첨가되면 p형 웨이퍼로 만들어진다. 불순물은 실리콘 웨이퍼 전체에 골고루 분포되어야 하며, 불순물의 농도에 따라서 기판의 저항값은 좌우된다.

한편, 초크랄스키 방법을 통해 성장시키는 단결정 실리콘 웨이퍼 표면에 결정 방향(crystal orientation)을 맞추어서 새로운 고순도의 결정층을 형성하는 공정을 에피택셜 성장법(epitaxial growth) 또는 에피택셜 (epitaxial)법이라 하고, 이렇게 형성된 층을 에피택셜층(epitaxial layer) 또는 에피층(epi-layer)이라고 한다.

상술한 에피택셜층을 증착하는 방법을 상세히 설명하면 다음과 같다.

에피택셜 웨이퍼는 기판으로 사용되는 폴리쉬드 웨이퍼 (Polished Wafer)에 대략 1130도(℃)의 고온으로 가열된 반응기의 화학 기상 증착법에 의해 얇은 단결정 층을 형성한 웨이퍼이다. 이때 화학 기상 증착 법은 원료로 사용되는 가스를 기상에서 고상으로 상변이를 유도하기 때문에, 원료 가스의 유체 흐름, 기판 웨이퍼를 지지해 주는 서셉터의 재질 및 모형, 원료 가스를 라디컬로 분해 시켜주는 에너지 원의 조화가 중요하다. 특히 300mm의 대구경 웨이퍼에서는 웨이퍼 끝 (Edge) 부분까지 균일한 에피탁셜 층 증착이 어렵기 때문에 반응기 내 가스의 유체 흐름과 서셉터 모형이 중요한 변수이다.

통상적으로, 웨이퍼의 가공차이에 의하여 상기 웨이퍼 상에 증착되는 에피택셜층은 품질 차이를 나타낸다. 에피택셜 가공을 위한 웨이퍼로는, 고농도 기판에서 에피택셜층 증착시 발생하는 오토 도핑(Auto doping) 현상을 제거하기 위하여 웨이퍼 배면에 SiO₂ 등의 저온 산화막을 증착하는 Backsealed 웨이퍼와, 상기 저온 산화막을 증착하지 않고 폴리시드(Polished) 면으로 구성된 Non-Backsealed 웨이퍼가 사용된다.

여기서, Non-Backsealed 웨이퍼의 에피택셜층 증착에 사용되는 서셉터의 경우 에피택셜층 증착 중에 파티클(Particle)이 발생하는 문제점이 있다. 즉, 웨이퍼의 배면이 폴리시드 면이므로 웨이퍼가 서셉터 상에 안착될 때 웨이퍼는 서셉터 위를 슬라이딩(sliding)하게 되고, 이 때 상기 웨이퍼가 상기 서셉터 상의 홈에 충돌하는 경우가 발생한다. 그리고, 웨이퍼의 에지(edge) 부분이 상술한 충돌에 의하여 데미지(damage)를 입으면, 에피택셜층 증착 중에 파티클의 발생이 특히 문제된다.

도 1a 및 1b는 종래의 서셉터를 이용하여 가공한 Backsealed 웨이퍼와 Non-Backsealed 웨이퍼의 파티클 형성을 나타낸 도면이다. 도시된 바와 같이 종래의 서셉터를 이용하여 가공한 Backsealed 웨이퍼는, Non-Backsealed 웨이퍼에 비하여 파티클이 많이 형성되고 있다.

또한, 종래의 서셉터는 화학 기상 증착 공정에서 웨이퍼에 불균일하게 열을 전달할 수 있는 문제점이 있다. 이러한 열적 불균일인 심해질 경우, 웨이퍼의 가공상 잠재하고 있는 에지 부분의 데미지를 가속시켜 에지 부분에 슬립(slip)이 발생할 수 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 웨이퍼 상에 에피택셜층을 증착하는 공정에서 웨이퍼의 에지 부분에 파티클의 생성을 방지하는 반도체 제조용 서셉터 및 반도체 제조 장치를 제공하는 것이다.

본 발명의 다른 목적은 웨이퍼 상에 에피택셜층을 증착하는 공정에서 웨이퍼의 에지 부분에 슬립의 발생을 방지하는 반도체 제조용 서셉터 및 반도체 제조 장치를 제공하는 것이다.

상술한 문제점을 해결하기 위하여, 본 발명은 반도체 제조용 서셉터에 있어서, 반도체 기판이 놓여질 홈의 중앙부분에는 복수 개의 관통 홀이 형성되고, 상기 홈의 가장 자리에는 홀이 형성되지 않은 것을 특징으로 하며, 여기서 상기 홈의 중앙 부분은 상기 반도체 기판의 반경의 50~90%이내인 것을 특징으로 하는 반도체 제조용 서셉터를 제공한다.

본 발명의 다른 실시 형태에 따르면, 반응 챔버와 챔버 덮개; 상기 반응 챔버에 가스를 공급하는 샤워헤드; 및 에피택셜 가공할 웨이퍼를 지지하는 서셉터를 포함하여 이루어지고, 여기서, 상기 서셉터는 지지대 홈과 웨이퍼가 놓여질 홈이 형성되고, 상기 홈의 중앙부분에는 복수 개의 관통 홀이 형성되고, 상기 홈의 가장 자리에는 홀이 형성되지 않은 것을 특징으로 하는 반도체 제조 장치를 제공한다.

상술한 본 발명에 따른 반도체 제조용 서셉터 및 반도체 제조 장치의 효과를 설명하면 다음과 같다.

첫째, 웨이퍼 상에 에피택셜층을 증착하는 공정에서 웨이퍼의 에지 부분에 파티클의 생성을 방지할 수 있다.

둘째, 웨이퍼 상에 에피택셜층을 증착하는 공정에서 웨이퍼의 에지 부분에 슬립의 발생을 방지할 수 있다.

셋째, 서셉터의 에지부가 타공되지 않아서 웨이퍼의 에지 부분이 할로겐 램프에 의하여 직접 가열되지 않으므로, 웨이퍼의 에지 부분이 균일하게 가열되므로 국부적으로 발생을 할 수 있는 열적 불균일을 억제하여, 웨이퍼의 에지 부분의 슬립이 전면 타공된 서셉터를 사용한 경우보다 우수하다.

도 1a 및 1b는 종래의 서셉터를 이용하여 가공한 Backsealed 웨이퍼와 Non-Backsealed 웨이퍼의 파티클 형성을 나타낸 도면이고,
도 2a는 본 발명에 따른 반도체 제조용 서셉터의 일실시예의 단면도이고,
도 2b는 도 2a에 도시된 서셉터의 사시도이고,
도 3은 통상의 반도체 제조용 서셉터의 단면도 및 사시도이고,
도 4는 전면이 타공된 반도체 제조용 서셉터의 단면도 및 사시도이고,
도 5는 본 발명에 따른 반도체 제조 장치의 일실시예를 간략히 나타낸 도면이고,
도 6은 전면이 타공된 반도체 제조용 서셉터 및 통상의 반도체 제조용 서셉터를 사용하여 에티팩셜층을 증착한 웨이퍼의 스트레스를 비교한 도면이다.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다.

도 2a는 본 발명에 따른 반도체 제조용 서셉터의 일실시예의 단면도이고, 도 2b는 상기 서셉터의 사시도이다. 이하에서, 도 2a 및 2b를 참조하여 본 발명에 따른 반도체 제조용 서셉터의 일실시예를 설명한다.

도시된 바와 같이, 서셉터(100)는 소정 두께를 갖고 원반형으로 이루어진다. 그리고, 서셉터(100)의 일면에는 홈이 파여 있어서 가공하고자 하는 웨이퍼(200)가 놓여지게 된다. 이 때, 웨이퍼(200)의 안착을 위하여 상기 웨이퍼(200)가 놓여질 홈의 가장자리에 경사면(110)이 형성된다.

그리고, 상기 서셉터(100)의 중앙으로부터 소정 거리에는 가공하고자 하는 웨이퍼(200)를 지지하는 핀이 고정될 리프트 핀 홀(120)이 형성된다. 도시된 바와 같이, 리프트핀 홀(120)은 원반형의 웨이퍼를 지탱하여야 하므로 적어도 3개가 형성되는 것이 바람직하다.

그리고, 서셉터(100)의 외주에는 서셉터 지지대를 고정할 지지대 홈(130)이 형성되는데, 상기 웨이퍼(200)가 놓여질 곳과 반대 면에 구비되는 것은 당연하다.

그리고, 상기 웨이퍼(200)가 놓여질 홈의 가장 자리에 형성된 경사면(110)의 내부에는 복수 개의 관통 홀(140)이 형성된다. 상기 관통 홀(140)은 Non-Backsealed 웨이퍼에서 에지(edge) 부분의 오토 도핑을 방지하기 위한 것이므로, 그 직경은 서셉터(100)의 다른 면으로부터 유체가 출입될 수 있으면 충분하고 그 개수에는 제한이 없다. 또한, 상기 관통 홀(140)의 단면은 원형일 수 있으나, 다른 형상일 수도 있다. 이 때, 상기 관통 홀(140)은 상기 경사면(110)의 내측에만 형성되어야 하는데, 이유는 후술한다.

상술한 서셉터는 웨이퍼의 표면에 에피택셜층을 화학기상 증착법 등으로 적층하는데 사용되며, 300 밀리미터(mm)의 웨이퍼에 사용하고자 하는 경우의 크기는 다음과 같다.

약 300 밀리미터의 직경을 갖는 웨이퍼(200)는 ±0.2 밀리미터의 공차를 갖는다. 따라서, 상기 서셉터(100)의 일면에 형성된 홈은 그보다는 더 큰 직경을 가져야 하며, 본 실시예에서 상기 홈은 302.55 밀리미터의 직경을 갖고 ±0.2 밀리미터의 공차이면 충분하다.

그리고, 상기 리프트 핀 홀(120)을 연결하는 가상의 원은 약 227.8 밀리미터의 직경이면 충분하다. 그리고, 상기 경사면(110) 상에 웨이퍼(200)의 끝단이 걸쳐야 하는데, 경사면의 내부를 연결하는 가상의 원은 약 290.5 밀리미터의 직경에 ±0.2 밀리미터의 공차를 갖는다. 따라서, 홈의 직경은 302.55 밀리미터이고, 경사면 내측은 290.5 밀리미터의 직경을 가지므로, 약 300 밀리미터 직경의 웨이퍼(200)가 경사면 상에 걸치게 된다.

그리고, 상기 관통 홀(140)은 도시된 바와 같이, 상기 서셉터(100)의 중앙으로부터 상기 리프트핀 홀(120)의 내측에 형성될 수 있다. 또한, 상기 관통 홀(140)은 상기 서셉터(100)의 가장자리로부터 기설정된 반경 이내에 형성되면 충분한데, 상기 기설정된 반경이 너무 크면 웨이퍼와 접촉하는 서셉터의 면 전체에 홀이 형성될 수 있고, 상기 기설정된 반경이 너무 작으면 홀의 개수가 너무 작아서 웨이퍼에 (후술하는 바와 같이) 램프의 열을 충분히 전달하는 못할 수 있다.

따라서, 상기 기설정된 반경은 상기 가공하고자 하는 웨이퍼(200)의 반경의 50% 내지 90%이면 충분하다. 즉, 웨이퍼(200)의 직경이 300 밀리미터이면, 상기 웨이퍼가 안착되는 서셉터(100)에 형성된 관통 홀(140)은 300 밀리미터의 50% 내지 90%의 직경 내에 형성되는 것이 바람직하다.

그리고, 상기 서셉터(100)의 두께는 상기 관통 홀(140)이 형성된 부분이 상기 관통 홀(140)이 형성되지 않은 부분보다 더 두꺼운 것이 바람직하다. 이것은 관통 홀(140)이 형성되지 않은 부분에서 램프의 열이 웨이퍼로 제대로 전달되지 않음을 방지하기 위한 것이다. 구체적으로, 상기 관통 홀(140)이 형성되지 않은 부분에서 상기 서셉터(100)의 두께는, 상기 관통 홀(140)이 형성된 부분에서의 상기 서셉터(100)의 두께의 30% 내지 60%인 것이 바람직하다.

도 3은 통상의 반도체 제조용 서셉터의 단면도 및 사시도이고, 도 4는 전면이 타공된 반도체 제조용 서셉터의 단면도 및 사시도이다. 도 3에 도시된 반도체 제조용 서셉터는 관통 홀이 전혀 형성되지 않았고, 도 4에 도시된 반도체 제조용 서셉터는 관통 홀이 웨이퍼와 접촉하는 면적 전체에 걸쳐 형성되어 있다.

여기서, 도 3에 도시된 서셉터를 사용하여 Backsealed 웨이퍼를 가공할 경우 상술한 바와 같이 파티클이 많이 형성되는 문제점이 있었으나, 본 발명에 따른 반도체 제조용 서셉터를 사용하여 웨이퍼를 가공하면 서셉터 상에서 웨이퍼의 배면이 슬라이딩(sliding)하는 면적이 줄어든다. 따라서, 웨이퍼가 서셉터와 충돌하는 횟수가 감소하여 웨이퍼 에지에 발생하는 데미지가 감소하므로, 에피택셜층 증착 중에 파티클의 증착을 감소시킬 수 있다.

그리고, 도 4에 도시된 반도체 제조용 서셉터는 관통 홀이 웨이퍼와 접촉하는 면적 전체에 걸쳐 형성되어 있는데, 이에 따른 서셉터를 사용하여 에피택셜층을 증착하는 웨이퍼는 가장자리에도 램프의 열이 직접 투사되므로, 에지 부분에 발생할 수 있는 슬립(slip)이나 데미지가 경미하더라도 웨이퍼의 스트레스(stress)가 심해질 수 있다. 그리고, 슬립 및 데미지는 증착 공정에 사용될 도펀트의 농도 및 이종원소의 도핑(Doping) 정도에 따라 달라지나, 관통 홀이 형성되지 않은 서셉터를 사용한 경우보다는 심할 것이 분명하다.

도 6은 전면이 타공된 반도체 제조용 서셉터 및 통상의 반도체 제조용 서셉터를 사용하여 에티팩셜층을 증착한 웨이퍼의 스트레스를 비교한 도면이다.

측정장비로 SIRD(Scanning Infra-Red Depolarization)장비를 사용하였으며, 도시된 바와 같이 전면에 관통 홀이 형성된 서셉터를 사용하면 a)와 같이 웨이퍼의 에지부에 국부적인 스트레스가 많으며, 심하면 슬립이 발생될 수 있다. 그러나, 관통 홀이 형성되지 않은 서셉터를 사용하면 b)에 도시된 바와 같이, 측정장비의 접촉에 의한 스트레스를 제외하고는 양호한 결과를 보였다.

따라서, 상술한 본 발명에 따른 반도체 제조용 서셉터를 사용하여 웨이퍼를 가공하면, 웨이퍼가 서셉터와 충돌하는 횟수가 감소하여 웨이퍼 에지에 발생하는 데미지가 감소하여 에피택셜층 증착 중에 파티클의 증착이 감소됨은 물론, 웨이퍼의 가장자리에는 램프의 열이 직접 투사되지 않으므로 에지 부분에 발생할 수 있는 슬립(slip)이나 데미지에 따른 스트레스를 줄일 수 있다.

도 5는 본 발명에 따른 반도체 제조 장치의 일실시예를 간략히 나타낸 도면이다. 이하에서, 도 5를 참조하여 본 발명에 따른 반도체 제조 장치의 일실시예를 설명한다.

본 실시예에 따른 반도체 제조 장치는, 챔버(미도시) 내의 서셉터(100) 상에 웨이퍼(200)가 안착되어 있다. 여기서, 서셉터(100)의 구체적인 구성은, 상술한 본 발명에 따른 반도체 제조용 서셉터와 동일하다. 그리고, 상기 서셉터(100)는 지지대를 통하여 지지되고, 열원(500)에서 방출된 열은 히팅 와이어(510)을 통하여 서셉터(100)를 거쳐서 웨이퍼(200)에 전달된다.

상기 웨이퍼(200)를 챔버 내의 서셉터(100)에 안착한 후, 챔버 덮개(미도시)로 밀봉하고 증착 화학 기상 증착 공정이 진행된다. 상기 공정은 1100℃~1200℃의 온도와 대기압 하에서 진행될 수 있고, 소스로서 SiHCl₃과 도펀트로서 B₂H₆와 PH₃와 메인 스트림으로서 H₂가 포함된 가스를 주입하여 에피택셜층(210)의 증착이 이루어진다.

상술한 반도체 제조 장치는 종래의 서셉터를 구비한 장치에서 에피택셜 증착공정에서 발생하는 파티클 문제 및 에지부의 스트레스 기인성 슬립을 억제할 수 있다.

즉, 서셉터의 에지 부분이 타공되지 않아서, 타공되지 않은 부분은 할로겐 램프 등의 열원에 의해 서셉터가 가열되어 웨이퍼의 뒷면에 열을 가하지만, 타공된 부분은 직접 할로겐 램프에서 방출되는 열이 전달된다. 따라서, 웨이퍼의 에지 부분은, 직접 할로겐 램프에 의해 웨이퍼가 가열되지 않으므로 열적 불균일을 억제하여 데미지 발생을 줄일 수 있다.

그리고, 웨이퍼의 중앙과 에지 부분의 열적 평형이 이루어져야, 웨이퍼의 에지 부분뿐만 아니라 웨이퍼의 중앙 부분에서도 슬립이 발생하지 않는다. 그리고, 서셉터의 에지의 두께를 중앙부분보다 얇게 구비함으로써, 웨이퍼의 중앙 부분과 에지 부분이 받은 열량이 균형을 이룰 수 있다.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

100 : 서셉터 110 : 경사면
120 : 리프트 핀 홀 130 : 지지대 홈
140 : 관통 홀 200 : 웨이퍼
500 : 열원 510 : 히팅 와이어

Claims (8)

1. 반도체 제조용 서셉터에 있어서,
   반도체 기판이 놓여질 홈의 중앙부분에는 복수 개의 관통 홀이 형성되고, 상기 홈의 가장 자리에는 홀이 형성되지 않은 것을 특징으로 하며, 여기서 상기 홈의 중앙 부분은 상기 반도체 기판의 반경의 50~90%이내인 것을 특징으로 하는 반도체 제조용 서셉터.
2. 제 1 항에 있어서,
   상기 홈의 중앙 부분과 가장 자리의 경계에는 상기 반도체 기판을 지지하는 핀이 고정될 홀이 형성된 것을 특징으로 하는 반도체 제조용 서셉터.
3. 제 1 항에 있어서,
   상기 관통 홀이 형성된 부분은, 상기 관통 홀이 형성되지 않은 부분보다 두꺼운 것을 특징으로 하는 반도체 제조용 서셉터.
4. 제 3 항에 있어서,
   상기 관통 홀이 형성되지 않은 부분의 두께는, 상기 관통 홀이 형성된 부분의 두께의 30%~60%인 것을 특징으로 하는 반도체 제조용 서셉터.
5. 반응 챔버와 챔버 덮개;
   상기 반응 챔버에 가스를 공급하는 샤워헤드; 및
   에피택셜 가공할 웨이퍼를 지지하는 서셉터를 포함하여 이루어지고,
   여기서, 상기 서셉터는 지지대 홈과 웨이퍼가 놓여질 홈이 형성되고, 상기 홈의 중앙부분에는 복수 개의 관통 홀이 형성되고, 상기 홈의 가장 자리에는 홀이 형성되지 않은 것을 특징으로 하는 반도체 제조 장치.
6. 제 5 항에 있어서,
   상기 홈의 중앙 부분과 가장 자리의 경계에는 상기 반도체 기판을 지지하는 핀이 고정될 홀이 형성된 것을 특징으로 하는 반도체 제조 장치.
7. 제 6 항에 있어서,
   상기 관통 홀이 형성된 부분은, 상기 관통 홀이 형성되지 않은 부분보다 두꺼운 것을 특징으로 하는 반도체 제조 장치.
8. 제 7 항에 있어서,
   상기 관통 홀이 형성되지 않은 부분의 두께는, 상기 관통 홀이 형성된 부분의 두께의 30%~60%인 것을 특징으로 하는 반도체 제조 장치.

Images