KR100729996B1 - 기판의 아웃개싱 방지장치 - Google Patents

기판의 아웃개싱 방지장치 Download PDF

Info

Publication number
KR100729996B1
KR100729996B1 KR1020050124019A KR20050124019A KR100729996B1 KR 100729996 B1 KR100729996 B1 KR 100729996B1 KR 1020050124019 A KR1020050124019 A KR 1020050124019A KR 20050124019 A KR20050124019 A KR 20050124019A KR 100729996 B1 KR100729996 B1 KR 100729996B1
Authority
KR
South Korea
Prior art keywords
substrate
susceptor
zeolite
outgassing
vacuum
Prior art date
Application number
KR1020050124019A
Other languages
English (en)
Inventor
김현철
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020050124019A priority Critical patent/KR100729996B1/ko
Application granted granted Critical
Publication of KR100729996B1 publication Critical patent/KR100729996B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 기판의 아웃개싱 방지장치를 제공하기 위한 것으로, 기판을 지지하는 서셉터와; 상기 기판의 아웃개싱을 방지하도록 진공을 형성시키기 위해 상기 서셉터에 형성된 진공부;를 포함하여 구성함으로서, 실리콘 옥사이드(SiO2)가 증착된 실리콘 웨이퍼의 에피텍샬 실리콘 성장시 서셉터의 진공부 또는 제올라이트 핀을 이용하여 기판의 아웃개싱을 방지할 수 있게 되는 것이다.
아웃개싱, 기판, 웨이퍼, 반도체, 디스플레이, 재료소재, 태양전지, 제올라이트

Description

기판의 아웃개싱 방지장치{Apparatus for prevention of out gassing in substrate}
도 1은 본 발명의 일실시예에 의한 기판의 아웃개싱 방지장치의 개념단면도이다.
도 2는 본 발명의 다른 실시예에 의한 기판의 아웃개싱 방지장치의 개념단면도이다.
도 3은 도 2에서 세 개의 제올라이트 핀과 서셉터의 예를 보인 A-A'면의 평면도이다.
도 4는 도 3의 제올라이트 핀의 정면도이다.
도 5는 도 4의 제올라이트 핀의 평면도이다.
도 6은 도 5의 제올라이트 핀에 리프트 핀이 삽입된 모습을 보인 정면도이다.
도 7은 도 2에서 도너츠형의 제올라이트 핀과 서셉터의 예를 보인 평면도이다.
도 8는 도 7의 도너츠형 제올라이트 핀의 정면도이다.
도 9는 도 8의 도너츠형 제올라이트 핀의 평면도이다.
도 10은 도 1 및 도 2에서 서셉터와 열공급부를 보인 개념도이다.
도 11은 본 발명에 의한 정상제품과 헤이즈가 발생한 제품을 비교한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 웨이퍼 20 : 리프트
21 : 리프트 핀 30 : 서셉터
31 : 리프트 핀용 홀 32 : 제올라이트 핀용 홀
33 : 열공급부 40 : 진공부
50 : 제올라이트 핀 51 : 홀
52 : 리프트 핀 삽입부 53 : 리프트 핀용 홀 접속돌기
본 발명은 반도체 및 디스플레이, 재료소재, 태양전지 등에서 사용되는 각종 CVD(Chemical Vapor Deposition) 반응기내 기판(Substrate)에서 발생하는 아웃개싱(Out gassing)을 방지하고자 한 것으로, 특히 실리콘 옥사이드(SiO2)가 증착된 실리콘 웨이퍼의 에피텍샬(Epitaxial) 실리콘 성장시 서셉터의 진공부 또는 제올라이트 핀을 이용하여 기판의 아웃개싱을 방지하기에 적당하도록 한 기판의 아웃개싱 방지장치에 관한 것이다.
일반적으로 실리콘 웨이퍼란 반도체 집적회로를 만드는 토대가 되는 얇은 규소판을 말한다. 그리고 실리콘 웨이퍼를 추가공정에 따가 분류하면 폴리시드 (Polished) 웨이퍼, 에피텍샬(Epitaxial, EPI) 웨이퍼, SOI(Silicon On Insulator) 웨이퍼 등이 있다.
여기서 에피텍샬(EPI) 웨이퍼는 웨이퍼의 표면 위에 단결정 실리콘을 증착시키는 에피텍시(Epitaxy) 공정을 거친 웨이퍼로 IC(Integrated Circuit) 및 디스크리트 디바이스(discrete Device) 제조에 지속적인 발전을 거듭하며 사용되어져 왔다. 이러한 EPI 웨이퍼는 디바이스의 종류에 따라 다양한 구조로 제작 가능한 장점 뿐만 아니라, 폴리시드(Polished) 웨이퍼 표면 또는 표면 근처에 존재하는 COP(Crystal Originated Particle, 표면결점결함물질)등의 미소 결함을 제어함으로써 디바이스의 제조 후 GOI(Gate Oxide Integrity) 특성을 개선시킬 수 장점 또한 포함하고 있다. EPI 구조는 바이폴라(Bipolar) IC의 인슐레이션(Isolation) 및 낮은 컬렉터(Collector) 저항 성능을 개선하기 위한 목적으로 적용되었고, CMOS(Complementary Metal Oxide Semiconductor) IC 경우 문제가 되는 래치업(Latch-up) 효과 역시 EPI 구조를 통해 억제가 가능하며, 디스크리트 파워 디바이스(Discrete Power Device) 경우 내압 특성 개선을 목적으로 EPI 웨이퍼의 사용이 계속 이루어지고 있다.
현재의 EPI 웨이퍼 시장은 소구경 및 비메모리 분야에 걸쳐 중점적으로 형성되어 있으나, 웨이퍼의 대구경화 및 메모리의 고집적화에 따라 EPI 웨이퍼 사용이 더욱 늘어날 전망이다.
그리고 EPI용의 많이 도핑된(Heavily Doped) 단결정 실리콘 웨이퍼를 제조하기 위해서는 도판트(Dopant)에 대한 확산(Diffusion)을 제어하는 기술이 반드시 필 요하다.
가장 상용화되어 있는 EPI 성장시 많이 도핑된 단결정 실리콘 웨이퍼에 의한 자동 도핑(Auto doping)을 방지하기 위해서는 EPI 성장을 위한 실리콘 웨이퍼의 뒷면에 절연막(통상적으로는 SiO2)층을 증착시켜주어 도판트의 자동 도핑을 제어시켜주는 방법을 사용한다. 이렇게 실리콘 옥사이드(SiO2) 증착막을 형성시켜주기 위해서는 화학기상증착(Chemical Vapor Deposition, CVD)을 주로 사용해 주는데, 이때 상압화학증착(Atmospheric Pressure Chemical Vapor Deposition, APCVD)나 플라즈마기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 사용한다.
상압화학증착(APCVD)의 경우 CVD 방법 중 가장 고전적인 방법으로 사용되어지고 있는데, 증착막 두께 및 파티클(Particle), 막질 제어가 어려운 것이 문제이다. 이러한 문제점을 해결하고 생산량 및 품질향상을 위해 플라즈마기상증착(PECVD)을 EPI 성장용 다결정 실리콘 웨이퍼에도 사용하고 있다.
이렇게 옥사이드(SiO2) 증착막 제조를 위한 소스 가스(Source Gas)는 여러 가지가 있으나, 비용적으로 가장 저렴하고 효과가 좋은 것으로 알려진 SiH4와 N2O를 이용한 실리콘 옥사이드(SiO2)막 증착을 이룬다.
그러나 이러한 종래기술은 다음과 같은 문제점이 있었다.
즉, 실리콘 옥사이드(SiO2)막 증착후 후공정인 EPI 성장공정에서 열공정으로 인해 실리콘 옥사이드(SiO2)막에서 SiOHx와 SiONx 물질이 아웃개싱 되어진다. 이로 인해 EPI 성장시 EPI 계면에 디스로케이션(Dislocation)을 일으켜 디스컬러(Discolor)나 헤이즈(Haze)를 발생시키게 된다. 이러한 문제점은 발생수준에서의 차이점은 있으나 상압화학증착(APCVD)나 플라즈마기상증착(PECVD) 모두에서 발생하는 것으로 알려져 있다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 반도체 및 디스플레이, 재료소재, 태양전지 등에서 사용되는 각종 CVD 반응기내 기판에서 발생하는 아웃개싱을 방지하고자 한 것으로, 실리콘 옥사이드(SiO2)가 증착된 실리콘 웨이퍼의 에피텍샬 실리콘 성장시 서셉터의 진공부 또는 제올라이트 핀을 이용하여 기판의 아웃개싱을 방지할 수 있는 기판의 아웃개싱 방지장치를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 기판의 아웃개싱 방지장치는,
기판을 지지하는 서셉터와; 상기 기판의 아웃개싱을 방지하도록 진공을 형성시키기 위해 상기 서셉터에 형성된 진공부;를 포함하여 이루어짐을 그 기술적 구성상의 특징으로 한다.
이하, 상기와 같은 본 발명, 기판의 아웃개싱 방지장치의 기술적 사상에 따른 일실시예를 도면을 참조하여 설명하면 다음과 같다.
도 1은 본 발명의 일실시예에 의한 기판의 아웃개싱 방지장치의 개념단면도이다. 또한 도 2는 본 발명의 다른 실시예에 의한 기판의 아웃개싱 방지장치의 개념단면도이며, 도 3은 도 2에서 세 개의 제올라이트 핀과 서셉터의 예를 보인 A-A' 면의 평면도이고, 도 4는 도 3의 제올라이트 핀의 정면도이며, 도 5는 도 4의 제올라이트 핀의 평면도이고, 도 6은 도 5의 제올라이트 핀에 리프트 핀이 삽입된 모습을 보인 정면도이다. 또한 도 7은 도 2에서 도너츠형의 제올라이트 핀과 서셉터의 예를 보인 평면도이고, 도 8은 도 7의 도너츠형 제올라이트 핀의 정면도이며, 도 9는 도 8의 도너츠형 제올라이트 핀의 평면도이다. 또한 도 10은 도 1 및 도 2에서 서셉터와 열공급부를 보인 개념도이다. 또한 도 11은 본 발명에 의한 정상제품과 헤이즈가 발생한 제품을 비교한 도면이다.
이에 도시된 바와 같이, 기판의 아웃개싱 방지장치는, 기판을 지지하는 서셉터(20)와; 상기 기판의 아웃개싱을 방지하도록 진공을 형성시키기 위해 상기 서셉터(20)에 형성된 진공부(40);를 포함하여 구성된 것을 특징으로 한다.
상기 기판은, 실리콘 웨이퍼(10)인 것을 특징으로 한다.
상기 진공부(40)는, 이탈착이 가능하도록 구성된 것을 특징으로 한다.
상기 진공부(40)는, 도 1에 도시된 바와 같이, 상기 기판의 외주면에 접하는 상기 서셉터(20)의 측면에 형성된 것을 특징으로 한다.
상기 진공부(40)는, 도 2에 도시된 바와 같이, 상기 기판의 아랫면이 상기 서셉터(20)에 접하는 리프트 핀용 홀(31) 주위에 형성된 것을 특징으로 한다.
상기 진공부(40)는, 진공을 형성시키는 대신, 비활성기체를 상기 기판과 상기 서셉터(30)의 사이에 흘려주는 것을 특징으로 한다.
상기 비활성기체는, 아르곤(Ar), 질소(N2)를 포함한 물질 중에서 하나 이상인 것을 특징으로 한다.
상기 서셉터(30)는, 상기 서셉터(30)를 여러 구획으로 나누어 온도를 제어할 수 있게 하는 열공급부(33);를 포함하여 구성된 것을 특징으로 한다.
상기 서셉터(30)는, 리프트 핀이 삽입되어 상기 기판을 들어올릴 수 있게 하는 리프트 핀용 홀(31)과; 다공성 무기물이 삽입될 수 있도록 형성된 제올라이트 핀용 홀(32);을 포함하여 구성된 것을 특징으로 한다.
상기 다공성 무기물은, 제올라이트(Zeolite), 세라믹(Ceramic), 몰리브덴, 글라스(Glass), 스틸(Steel)을 포함한 물질 중에서 하나 또는 둘 이상의 조합으로 구성된 것을 특징으로 한다.
상기 기판의 아웃개싱 방지장치는, 제올라이트 핀(50)에서 복수개의 구멍이 형성된 홀(51)과; 상기 제올라이트 핀(Zeolite pin)(50)의 중앙에 형성된 리프트 핀 삽입부(52)와; 상기 서셉터(30)의 상기 리프트 핀용 홀(31)에 접속되도록 하는 리프트 핀용 홀 접속돌기(53);를 구비한 상기 제올라이트 핀(50)을 더욱 포함하여 구성된 것을 특징으로 한다.
상기 제올라이트 핀(50)은, 비균일, 방사형의 상기 홀(51)을 구비하고, 극세 다공성 무기물(Microporous Inorganic Material)로 구성된 것을 특징으로 한다.
상기 제올라이트 핀(50)은, 도 3 내지 도 6에 도시된 바와 같이, 3개로 구성된 것을 특징으로 한다.
상기 제올라이트 핀(50)은, 도 8 내지 도 10에 도시된 바와 같이, 도너츠형으로 구성된 것을 특징으로 한다.
이와 같이 구성된 본 발명에 의한 기판의 아웃개싱 방지장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 본 발명은 실리콘 옥사이드(SiO2)가 증착된 실리콘 웨이퍼의 에피텍샬 실리콘 성장시 서셉터의 진공부 또는 제올라이트 핀을 이용하여 기판의 아웃개싱을 방지하고자 한 것이다.
그래서 CVD 반응기 내의 서셉터(30)와 기판 사이에 진공부(40)를 이용해 진공을 형성시키거나 또는 비활성기체들을 흘려줌으로써 기판이 온도 구배 및 대류 변환에 의한 영향을 최소한으로 받도록 하여 아웃개싱을 방지하도록 한다.
여기서 아웃개싱(Out gassing)이란 원하지 않는 형태의 가스가 반응기나 용기 안의 어떤 매개체에 붙어 있다가 열이나 이온 활성화 등의 영향에 의해 밖으로 튀어나오는 현상을 말한다.
그래서 종래기술에서 발생한 아웃개싱에 의한 문제를 해결하기 위해 실리콘 옥사이드(SiO2)막을 증착하는 백실(Backseal)공정이나 EPI공정에서 반응기(Chamber) 내에 기판의 백사이드(Backside)면에 진공부(40) 등을 장착하여 증착공정시 발생하는 부산물(SiOHx, SiONx 등)을 제어하거나, 실리콘 옥사이드막 증착후 연속적/비연속적으로 열처리공정을 삽입하여 막질밀도를 향상시키고, 이때 발생하는 부산물들을 프리아웃개싱(Pre-outgassing)시켜서 EPI 성장시 문제가 발생하지 않도록 한다.
그리고 기판은 반도체 및 디스플레이, 재료소재, 태양전지 등에서 사용되는 각종 CVD(Chemical Vapor Deposition) 반응기내에서 사용되는 기판으로서, 실리콘 웨이퍼 등을 포함한다.
또한 본 발명에서는 제올라이트와 같이 비균일, 방사형의 극세 다공성 무기물을 이용하여 증착이나 성장시키고자하는 기판에서 아웃개싱을 방지하게 된다.
그래서 백실(Backseal)공정인 실리콘 옥사이드 증착막 제조후 에피텍샬 실리콘 성장 CVD 반응기의 서셉터(30)를 수정하고, 열공급부(33)에 의해 서셉터 히터의 열분포를 고려하면서 기판의 뒷면이나 옆면에 진공(Vacuum)을 걸어주어 아웃개싱되는 것을 방지한다.
그리고 CVD 서셉터에 홀을 내어 아르곤, 질소를 분사하거나 진공을 형성시켜주는 것은 홀 주위로 온도 구배 변화 및 대류변화가 발생하여 증착이나 성장하고자 하는 막의 특성을 영향을 많이 미치는 현상을 가지고 있다.
그래서 도 1을 참조하면, 웨이퍼(10)가 있고, 웨이퍼(10)를 지지하는 서셉터(30)가 있으며, 서셉터(30)의 리프트 핀용 홀(31)을 통해 웨이퍼(10)를 들어올리는 리프트(20)와 리프트 핀(21)이 있다. 여기에 진공을 형성시키거나 비활성기체를 주입하는 진공부(40)가 웨이퍼(10)의 외주면과 서세텁(30) 사이에 형성된 모습이 도시되어 있다.
또한 도 2를 참조하면, 웨이퍼(10)가 있고, 웨이퍼(10)를 지지하는 서셉터(30)가 있으며, 서셉터(30)의 리프트 핀용 홀(31)을 통해 웨이퍼(10)를 들어올리는 리프트(20)와 리프트 핀(21)이 있다. 여기에 진공을 형성시키거나 비활성기체를 주입하는 진공부(40)가 리프트 핀용 홀(31)에 도시되어 있다. 또한 서셉터(30)에는 리프트 핀용 홀(31)과 제올라이트 핀용 홀(32)이 형성되어 있다. 이러한 서셉터 (30)의 리프트 핀용 홀(31)과 제올라이트 핀용 홀(32)에 접속되는 제올라이트 핀(50)이 도시되어 있다.
그리고 제올라이트 핀(50)은 도 3 내지 도 6에서와 같이, 3개로 형성할 수 있다. 또한 제올라이트 핀(50)은 도 7 내지 도 9에서와 같이, 도너츠형으로 형성할 수도 있다.
또한 도 10을 참조하면, 서셉터(30)에 열공급부(33)를 구성하여 서셉터(30)를 여러 구획으로 나누어 온도를 제어할 수 있게 한다.
또한 도 11을 참조하면, 본 발명에 의해 아웃개싱이 방지된 정상제품과 아웃개싱에 의해 헤이즈가 발생한 웨이퍼(10)의 예를 도시하였다.
이처럼 본 발명은 실리콘 옥사이드(SiO2)가 증착된 실리콘 웨이퍼의 에피텍샬 실리콘 성장시 서셉터의 진공부 또는 제올라이트 핀을 이용하여 기판의 아웃개싱을 방지하게 되는 것이다.
이상에서 본 발명의 바람직한 실시예에 한정하여 설명하였으나, 본 발명은 이에 한정되지 않고 다양한 변화와 변경 및 균등물을 사용할 수 있다. 따라서 본 발명은 상기 실시예를 적절히 변형하여 응용할 수 있고, 이러한 응용도 하기 특허청구범위에 기재된 기술적 사상을 바탕으로 하는 한 본 발명의 권리범위에 속하게 됨은 당연하다 할 것이다.
이상에서 살펴본 바와 같이, 본 발명에 의한 기판의 아웃개싱 방지장치는 반도체 및 디스플레이, 재료소재, 태양전지 등에서 사용되는 각종 CVD 반응기내 기판 에서 발생하는 아웃개싱을 방지할 수 있는 효과가 있다. 이러한 효과는 도 12의 예시도면에 나타내었다.
또한 본 발명은 실리콘 옥사이드(SiO2)가 증착된 실리콘 웨이퍼의 에피텍샬 실리콘 성장시 서셉터의 진공부 또는 제올라이트 핀을 이용하여 기판의 아웃개싱을 방지할 수 있는 효과가 있게 된다.
더불어 본 발명은 각종 CVD 반응기내 기판에서 발생하는 아웃개싱을 반응기 내에서 제어함으로써, CVD 반응기를 이용해 증착이나 성장시키고자 하는 막질 특성Material, Uniformity 등)들을 보다 효과적으로 제어할 수 있는 효과도 있게 된다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 실리콘 웨이퍼인 기판을 지지하는 서셉터와;
    상기 기판의 아웃개싱을 방지하도록 진공을 형성시키기 위해 상기 서셉터에 형성된 진공부;를 포함하여 구성되되, 상기 진공부는 상기 기판의 외주면에 접하는 상기 서셉터의 측면에 형성된 것을 특징으로 하는 기판의 아웃개싱 방지장치.
  5. 기판을 지지하는 서셉터와;
    상기 기판의 아웃개싱을 방지하도록 진공을 형성시키기 위해 상기 서셉터에 형성된 진공부;를 포함하여 구성되되, 상기 진공부는 상기 기판의 아랫면이 상기 서셉터에 접하는 리프트 핀용 홀 주위에 형성된 것을 특징으로 하는 기판의 아웃개싱 방지장치.
  6. 청구항 4 또는 청구항 5에 있어서, 상기 진공부는,
    진공을 형성시키는 대신, 비활성기체를 상기 기판과 상기 서셉터의 사이에 흘려주는 것을 특징으로 하는 기판의 아웃개싱 방지장치.
  7. 청구항 6에 있어서, 상기 비활성기체는,
    아르곤, 질소를 포함한 물질 중에서 하나 이상인 것을 특징으로 하는 기판의 아웃개싱 방지장치.
  8. 청구항 4 또는 청구항 5에 있어서, 상기 서셉터는,
    상기 서셉터를 여러 구획으로 나누어 온도를 제어할 수 있게 하는 열공급부;를 포함하여 구성된 것을 특징으로 하는 기판의 아웃개싱 방지장치.
  9. 청구항 5에 있어서, 상기 서셉터는,
    리프트 핀이 삽입되어 상기 기판을 들어올릴 수 있게 하는 리프트 핀용 홀과;
    다공성 무기물이 삽입될 수 있도록 형성된 제올라이트 핀용 홀;을 포함하여 구성된 것을 특징으로 하는 기판의 아웃개싱 방지장치.
  10. 청구항 9에 있어서, 상기 다공성 무기물은,
    제올라이트, 세라믹, 몰리브덴, 글라스, 스틸을 포함한 물질 중에서 하나 또 는 둘 이상의 조합으로 구성된 것을 특징으로 하는 기판의 아웃개싱 방지장치.
  11. 청구항 4에 있어서, 상기 기판의 아웃개싱 방지장치는,
    제올라이트 핀에서 복수개의 구멍이 형성된 홀과;
    상기 제올라이트 핀의 중앙에 형성된 리프트 핀 삽입부와;
    상기 서셉터의 상기 리프트 핀용 홀에 접속되도록 하는 리프트 핀용 홀 접속돌기;를 구비한 상기 제올라이트 핀을 더욱 포함하여 구성된 것을 특징으로 하는 기판의 아웃개싱 방지장치.
  12. 청구항 11에 있어서, 상기 제올라이트 핀은,
    비균일, 방사형의 상기 홀을 구비하고, 극세 다공성 무기물로 구성된 것을 특징으로 하는 기판의 아웃개싱 방지장치.
  13. 청구항 11에 있어서, 상기 제올라이트 핀은,
    3개로 구성된 것을 특징으로 하는 기판의 아웃개싱 방지장치.
  14. 청구항 11에 있어서, 상기 제올라이트 핀은,
    도너츠형으로 구성된 것을 특징으로 하는 기판의 아웃개싱 방지장치.
KR1020050124019A 2005-12-15 2005-12-15 기판의 아웃개싱 방지장치 KR100729996B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050124019A KR100729996B1 (ko) 2005-12-15 2005-12-15 기판의 아웃개싱 방지장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050124019A KR100729996B1 (ko) 2005-12-15 2005-12-15 기판의 아웃개싱 방지장치

Publications (1)

Publication Number Publication Date
KR100729996B1 true KR100729996B1 (ko) 2007-06-20

Family

ID=38372780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050124019A KR100729996B1 (ko) 2005-12-15 2005-12-15 기판의 아웃개싱 방지장치

Country Status (1)

Country Link
KR (1) KR100729996B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9227155B2 (en) 2013-04-24 2016-01-05 Samsung Display Co., Ltd. Apparatus and method for purifying gas

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990002001U (ko) * 1997-06-25 1999-01-15 김영환 핫 플레이트의 온도 제어 장치
KR0157990B1 (ko) * 1990-06-18 1999-02-01 이노우에 키요시 처리 장치
KR20050101631A (ko) * 2004-04-19 2005-10-25 삼성전자주식회사 반도체 제조공정의 챔버

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157990B1 (ko) * 1990-06-18 1999-02-01 이노우에 키요시 처리 장치
KR19990002001U (ko) * 1997-06-25 1999-01-15 김영환 핫 플레이트의 온도 제어 장치
KR20050101631A (ko) * 2004-04-19 2005-10-25 삼성전자주식회사 반도체 제조공정의 챔버

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9227155B2 (en) 2013-04-24 2016-01-05 Samsung Display Co., Ltd. Apparatus and method for purifying gas

Similar Documents

Publication Publication Date Title
US7699604B2 (en) Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device
JP2010129764A (ja) サセプタ、半導体製造装置および半導体製造方法
WO2011142074A1 (ja) 炭化珪素エピタキシャルウエハ及びその製造方法、エピタキシャル成長用炭化珪素バルク基板及びその製造方法並びに熱処理装置
JP2008277795A (ja) エピタキシャル成長用サセプタ
TW201003835A (en) Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method
KR100975717B1 (ko) 기상성장장치와 기상성장방법
JP5865796B2 (ja) エピタキシャル成長装置および炭化珪素エピタキシャルウエハ製造方法
JP5038073B2 (ja) 半導体製造装置および半導体製造方法
US11830706B2 (en) Heated pedestal design for improved heat transfer and temperature uniformity
EP2400528B1 (en) Method for manufacturing silicon carbide semiconductor device
WO2018185850A1 (ja) 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
KR101321424B1 (ko) 반도체 소자의 표면 처리 및 박막 성장 방법, 그리고 이를 구현하는 표면 처리 및 박막 성장 장치
JP2009170676A (ja) エピタキシャルウェーハの製造装置及び製造方法
JP5161748B2 (ja) 気相成長用サセプタ及び気相成長装置並びにエピタキシャルウェーハの製造方法
JP2017199810A (ja) 炭化珪素エピタキシャルウエハの製造方法、炭化珪素半導体装置の製造方法及び炭化珪素エピタキシャルウエハの製造装置
KR100729996B1 (ko) 기판의 아웃개싱 방지장치
US6409829B1 (en) Manufacture of dielectrically isolated integrated circuits
JP2002033284A (ja) 縦型cvd用ウェハホルダー
US6066576A (en) Method for forming oxide using high pressure
JP5513578B2 (ja) サセプタ、半導体製造装置及び半導体製造方法
JPH09115833A (ja) 半導体素子のポリシリコン膜製造方法
KR20110087440A (ko) 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
JP6472016B2 (ja) 炭化珪素半導体装置の製造方法
KR20100127681A (ko) 에피택셜 웨이퍼 제조 장치의 서셉터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 13