WO2011142074A1 - 炭化珪素エピタキシャルウエハ及びその製造方法、エピタキシャル成長用炭化珪素バルク基板及びその製造方法並びに熱処理装置 - Google Patents

炭化珪素エピタキシャルウエハ及びその製造方法、エピタキシャル成長用炭化珪素バルク基板及びその製造方法並びに熱処理装置 Download PDF

Info

Publication number
WO2011142074A1
WO2011142074A1 PCT/JP2011/001606 JP2011001606W WO2011142074A1 WO 2011142074 A1 WO2011142074 A1 WO 2011142074A1 JP 2011001606 W JP2011001606 W JP 2011001606W WO 2011142074 A1 WO2011142074 A1 WO 2011142074A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
bulk substrate
temperature
substrate
sic
Prior art date
Application number
PCT/JP2011/001606
Other languages
English (en)
French (fr)
Inventor
信之 冨田
健一 浜野
政良 多留谷
陽一郎 三谷
丈晴 黒岩
昌之 今泉
博昭 炭谷
大塚 健一
智明 古庄
隆夫 沢田
阿部 雄次
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN201180020657.9A priority Critical patent/CN102859654B/zh
Priority to JP2012514688A priority patent/JP5598542B2/ja
Priority to US13/696,943 priority patent/US8679952B2/en
Priority to DE112011101625.5T priority patent/DE112011101625B4/de
Priority to KR1020127029309A priority patent/KR101412227B1/ko
Publication of WO2011142074A1 publication Critical patent/WO2011142074A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42Silicides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • H01L21/02661In-situ cleaning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Definitions

  • the present invention relates to a silicon carbide epitaxial wafer used for a silicon carbide power device and the like, a method for producing the same, a silicon carbide bulk substrate for epitaxial growth, a method for producing the same, and a heat treatment apparatus for heat treating the silicon carbide bulk substrate.
  • SiC Silicon carbide
  • Si has a larger band gap than silicon (hereinafter referred to as “Si”), and has excellent physical properties such as dielectric breakdown electric field strength, saturation electron velocity, and thermal conductivity. It has excellent properties as a power device material.
  • power devices using this SiC can significantly reduce power loss and reduce size and achieve energy savings during power supply power conversion, resulting in higher performance of electric vehicles and higher functions such as solar cell systems. It has the potential to become a key device in realizing a low-carbon society such as
  • the active region refers to a cross-sectional region including a growth direction axis that is formed after the doping density and film thickness in the crystal are precisely controlled.
  • the reason why such an epitaxially grown layer is required in addition to the bulk substrate is that the device design specifications almost define the doping concentration and film thickness, and are usually much higher than the bulk substrate doping concentration. This is because high-precision controllability is required.
  • a wafer in which an epitaxial growth layer is formed on a SiC bulk substrate is hereinafter referred to as an epitaxial wafer. Since SiC devices are manufactured by performing various processes on an epitaxial wafer, the ratio of the number of devices having desired characteristics manufactured from a single epitaxial wafer, that is, the so-called element yield, is the electric power of the epitaxial growth layer. Strongly depends on the uniformity of the mechanical properties.
  • the region is The characteristics of the included device are, for example, inferior in the withstand voltage characteristics, so that a so-called leakage current flows even at a relatively small applied voltage.
  • the factor that primarily defines the device yield is the crystallographic uniformity of the epitaxial wafer. As a factor that hinders the uniformity, the existence of various current leak defects caused by defects during epitaxial growth is known.
  • a feature common to the crystal defects described above is that the periodicity of atomic arrangement in the crystal is locally incomplete along the crystal growth direction.
  • defects generated by epitaxial growth of SiC current leak defects called carrot defects, triangular defects and the like are known from the characteristics of the surface shape.
  • Patent Document 1 discloses an epitaxial growth layer for suppressing the occurrence of defects at a typical growth temperature of less than 1500 ° C. between the bulk substrate and the active layer. The method of growing is mentioned.
  • Patent Document 2 hydrogen etching is performed for 40 minutes under the conditions of a temperature of 1400 ° C. and a pressure of 30 Torr (4.0 kPa), and the temperature is increased to 150 ° C. and relative to 42 Torr (5.6 kPa).
  • An example is given in which an epitaxial wafer having a basal plane dislocation density of 20 / cm 2 on average can be obtained by increasing the pressure to an epitaxial growth.
  • SiC crystals have a unique periodicity called polytype. That is, the stoichiometric composition is one-to-one between Si and C, and even if the crystal lattice is a hexagonal close-packed structure, there is another kind of periodicity in the atomic arrangement along the c-axis in this structure.
  • the physical properties of SiC are defined by the periodicity on the atomic scale and the symmetry of the crystal lattice. At present, a type called 4H-SiC is attracting the most attention from the viewpoint of device application.
  • a power device using 4H—SiC mainly from the viewpoint of reducing raw material costs, it is inclined from the ⁇ 0001> plane in the ⁇ 11-20> direction at an angle smaller than about 5 degrees, and the Si atoms are C
  • the mainstream is to use an epitaxial wafer whose surface is a surface that can be arranged more stably than atoms.
  • step bunching In such an epitaxial wafer, normally, irregularities having a height difference of several nanometers appear on the surface in a shape parallel to the ⁇ 1-100> direction. Such surface irregularities are called step bunching.
  • step bunching when electric carriers induced by an electric field or the like near the surface of the epitaxial growth layer move in a direction not parallel to the step bunching in a plane parallel to the surface, a direct potential barrier is formed. It becomes. That is, the mobility, and hence the electrical conductivity, decreases and the device characteristics deteriorate. For this reason, when step bunching exists, the malfunction which the uniformity in a wafer surface of electrical conductivity falls arises. Therefore, in the case where step bunching exists, in a MOS type device or the like that induces carriers in the vicinity of the surface of the epitaxial growth layer, the degree of freedom in the design and manufacturing stages of the specific structure is significantly limited.
  • Patent Document 1 it is necessary to separately form a defect suppression layer which is essentially independent of device characteristics and is clearly different from the active layer under growth conditions different from those of the active layer. This is remarkably disadvantageous from the viewpoints of the utilization efficiency of the source gas, the production time of the epitaxial wafer, and the like, and causes a problem that the productivity is lowered. Furthermore, since the electrical characteristics of the device are essentially defined by the electrical characteristics of the epitaxial growth layer, the introduction of such a defect suppression layer adds constraints on the device structure, resulting in a reduction in freedom in device design. Also occurs.
  • Patent Document 2 such a deterrent layer is not necessary, but it is necessary to perform hydrogen etching for practically 40 minutes or more and to substantially increase both pressure and temperature during growth. This is disadvantageous in terms of time efficiency in manufacturing the epitaxial wafer, that is, in terms of cost, and a problem on the apparatus that the apparatus state must be changed greatly, particularly a problem that the load on the exhaust system of the apparatus is large. There is.
  • Patent Document 2 describes basal plane dislocations, it does not mention any current leak defects such as carrot defects and triangular defects that essentially define the element yield.
  • the surface is tilted at an angle smaller than about 5 degrees in the ⁇ 11-20> direction from the ⁇ 0001> plane, so that Si atoms are arranged more stably than C atoms.
  • step bunching there is a strong tendency to form irregularities called step bunching when epitaxial growth is performed. Therefore, in order to avoid the effects of such step bunching on device characteristics, the device structure is extremely limited. was there.
  • the present invention has been made to solve such a problem, and shortens the manufacturing time of the epitaxial wafer without reducing the utilization efficiency of the raw material gas, and ensures good productivity.
  • the defect density after epitaxial growth as a source is extremely low, that is, a high device yield is obtained, and an SiC epitaxial wafer having excellent flatness, which is an important factor in obtaining good electrical characteristics, is provided. is there.
  • the present invention can be applied to a SiC bulk substrate without performing a special pretreatment process such as a process that lowers the utilization efficiency of the source gas or a process that requires a long process and reduces productivity.
  • a SiC bulk substrate for epitaxial growth which can obtain a SiC epitaxial wafer having a low defect density after epitaxial growth, which becomes a current leak source in an SiC device, even if the active layer is epitaxially grown, that is, a high element yield can be obtained. It is.
  • the present invention can be applied to an SiC device even if an active layer is epitaxially grown on a SiC bulk substrate without performing a special pretreatment process such as a process that requires a long process and reduces productivity.
  • the present invention provides a heat treatment apparatus for obtaining a SiC bulk substrate for epitaxial growth capable of obtaining a SiC epitaxial wafer having a low defect density after epitaxial growth, which serves as a current leakage source, that is, a high element yield.
  • the SiC epitaxial wafer manufacturing method anneals a silicon carbide bulk substrate having an inclination angle smaller than 5 degrees from the ⁇ 0001> plane in a reducing gas atmosphere under conditions of a first temperature T1 and a processing time t.
  • a third step of epitaxial growth by supplying a gas containing carbon atoms.
  • the method for manufacturing a SiC bulk substrate for epitaxial growth includes a first temperature T1 and a treatment time t in a reducing gas atmosphere in a silicon carbide bulk substrate having an inclination angle smaller than 5 degrees from the ⁇ 0001> plane.
  • a first step of annealing under the following conditions a second step of lowering the temperature of the silicon carbide bulk substrate to a third temperature T3 lower than the first temperature T1 in a reducing gas atmosphere;
  • a third step of stopping the supply and a fourth step of lowering the temperature of the silicon carbide bulk substrate to a temperature lower than the third temperature T3.
  • the heat treatment apparatus includes a processing chamber for heat-treating a silicon carbide bulk substrate in a reducing gas atmosphere, a reducing gas introduction unit for introducing a reducing gas into the processing chamber, and carbonization in the processing chamber.
  • a substrate support for supporting the silicon bulk substrate, a reducing gas exhaust for exhausting the reducing gas to the outside of the processing chamber, and an upstream side of the substrate supporting tool with respect to the flow direction of the reducing gas in the processing chamber A step-reducing member installed adjacent to the substrate support and a heating device for heating the silicon carbide bulk substrate, a surface of the substrate support contacting the reducing gas flow path, and a step-reducing member The surface in contact with the flow path of the reducing gas is on substantially the same plane.
  • the current in the SiC device can be reduced in the SiC device while reducing the production efficiency of the SiC epitaxial wafer and ensuring good productivity without reducing the utilization efficiency of the source gas and the like. It is possible to easily produce a SiC epitaxial wafer having an extremely low defect density after epitaxial growth, which is a leak source, and extremely excellent flatness of the wafer surface, which is important for obtaining excellent device characteristics.
  • epitaxial growth is performed without performing a special pretreatment process that reduces the utilization efficiency of raw material gas or the like or reduces the productivity. Even in this case, it is possible to easily produce an SiC bulk substrate for epitaxial growth that can obtain an SiC epitaxial wafer having a low defect density after epitaxial growth, which becomes a current leakage source in an SiC device.
  • the heat treatment apparatus of the present invention even if epitaxial growth is performed without performing a special pretreatment process that reduces productivity such as requiring a long time treatment, it becomes a current leak source in the SiC device. It is possible to obtain a heat treatment apparatus capable of easily producing a SiC bulk substrate for epitaxial growth that can obtain a SiC epitaxial wafer having a low defect density after epitaxial growth.
  • FIG. 17 is a Nomarski differential interference optical microscope image under bright field conditions in which the same region as in FIG. 16 in the fifth embodiment of the present invention is observed after epitaxial growth. It is a figure which shows the time change of the temperature of the SiC bulk substrate in Embodiment 5 of this invention, and a gas sequence.
  • FIG. 38 is a cross-sectional view taken along line AA in FIG. 37 according to the ninth embodiment of the present invention.
  • FIG. 38 is a sectional view taken along line BB of FIG. 37 in Embodiment 9 of the present invention.
  • FIG. 1 is a process flow diagram showing a procedure for manufacturing an SiC epitaxial wafer in the first embodiment of the present invention.
  • the SiC bulk substrate used in the present invention is a 4H-SiC type substrate that is tilted at an angle smaller than about 5 degrees in the ⁇ 11-20> direction from the ⁇ 0001> plane. Note that the tilt direction is not strictly limited to the ⁇ 11-20> direction, and a substrate with specifications tilted in other directions may be used.
  • the SiC bulk substrate is previously planarized (CPM treatment) by mechanical polishing and chemical mechanical polishing using a chemical solution exhibiting acidity or alkalinity.
  • the SiC bulk substrate after the planarization treatment is subjected to ultrasonic cleaning using acetone or the like to remove organic substances attached to the surface.
  • a mixed solution in which sulfuric acid and hydrogen peroxide water are mixed at a volume ratio of 5: 1 and heated to about 130 ° C. ( ⁇ 5 ° C.), mainly metal Remove deposits. Furthermore, residual metal deposits are removed with aqua regia.
  • RCA cleaning is performed on the SiC bulk substrate. That is, after immersing in a mixed solution (1: 9) of ammonia water and hydrogen peroxide water heated to 75 ° C. ( ⁇ 5 ° C.) for 10 minutes, hydrochloric acid and hydrogen peroxide heated to 75 ° C. ( ⁇ 5 ° C.) Immerse in a mixed solution of water (1: 9). Furthermore, after immersing in an aqueous solution containing about 5% hydrofluoric acid by volume ratio, the SiC bulk substrate is subjected to surface cleaning by performing a substitution treatment with pure water. However, even with the above-described series of wet chemical cleaning, the surface of the SiC bulk substrate is not cleaned like other semiconductor materials such as silicon. This is because the chemical force that uniformly dissolves the surface of the SiC bulk substrate has not yet been found because the atomic force in the SiC crystal is significantly stronger than the atomic force of the conventional semiconductor.
  • FIG. 2 shows the result of optical microscope observation of the surface of the SiC bulk substrate after the above treatment under dark field conditions.
  • a solid line in FIG. 2 triangular defects were confirmed after epitaxial growth, while carrot defects were observed in the region surrounded by a broken line.
  • Relatively strong light emission is seen in the area surrounded by the broken line, and relatively weak light emission is seen in the area surrounded by the solid line or outside the area.
  • the linear shape shown by the solid line arrow originates in the grinding
  • FIG. 3 shows the results of further evaluation of the SiC bulk substrate after the above treatment using a scanning electron microscope.
  • FIG. 4 shows a spectrum obtained by energy dispersive X-ray spectroscopy for the area surrounded by the square in FIG.
  • the vertical axis in FIG. 4 represents the spectral intensity
  • the horizontal axis represents the energy.
  • the peaks from carbon and silicon are strong, and judging from their relative intensities, this deposit was found to consist of SiC with a stoichiometric ratio of 1: 1. That is, it was found that SiC dust still adhered to the surface of the SiC bulk substrate despite the above-described various cleaning operations.
  • FIG. 5 shows a differential interference optical microscope image after epitaxial growth at 1475 ° C. on a region where surface observation was previously performed on a SiC bulk substrate under dark field conditions as shown in FIG.
  • each processing temperature in the experimental results obtained in the process leading to the present invention will be described in detail.
  • the display value of the processing temperature strongly depends on the measurement method in the CVD apparatus. Therefore, in principle, the temperature measurement in the present invention is unified with the measured value by a pyrometer. Incidentally, when the temperature is measured by another measuring method, the offset value with the value simultaneously measured by the pyrometer may be calculated and adjusted.
  • the power device includes a region where such a defect exists, a leakage current is generated when a high electric field is applied. That is, the presence of such a defect is a direct factor that greatly reduces the device yield. Therefore, unless these defects are removed, an epitaxial growth layer having good uniformity and suitable for power device fabrication cannot be obtained.
  • the inventors of the present invention In order to remove the SiC dust that causes such various defects, the inventors of the present invention repeatedly conducted various experiments through trial and error, and as a result, the series of steps described in detail below is the most efficient. The inventors obtained new knowledge that SiC dust can be removed and an epitaxial surface with extremely good flatness can be obtained. Below, the process of the SiC dust removal which is the characteristics of this invention is demonstrated.
  • a SiC bulk substrate is placed on a graphite substrate holder coated with a SiC film and placed in a reactor of a CVD apparatus.
  • the reaction furnace is evacuated to about 1 ⁇ 10 ⁇ 7 kPa.
  • a SiC epitaxial wafer that is, a wafer in which an epitaxial growth layer is formed on a SiC bulk substrate is manufactured by the temperature profile and gas sequence as shown in FIG.
  • hydrogen gas is introduced into the reactor as a reducing gas.
  • hydrogen gas also serves as a carrier gas.
  • the pressure in the reaction furnace is controlled so that the degree of vacuum is kept constant at, for example, about 25 kPa under the setting in which the reducing gas is introduced and the reducing gas species is in contact with the substrate surface.
  • a suitable pressure can be changed in each CVD apparatus due to a difference in the structure and shape of the reactor, and such a difference.
  • the SiC bulk substrate is heated to a predetermined processing temperature T1 by mainly heating the substrate holder with a high frequency induction current.
  • a reaction of a gas containing carbon for example, propane, when the substrate temperature reaches a temperature about 100 ° C. lower than the temperature at which crystal growth starts.
  • start supplying to the furnace when such a gas containing carbon atoms is supplied in advance, the surface reconstruction of atoms occurs remarkably on the surface of the SiC bulk substrate having the inclination angle of about 5 degrees or less, and the gas containing carbon is supplied in advance.
  • the substrate temperature is raised and held at a relatively high temperature T1 of, for example, 1550 ° C. or higher for a predetermined time in a reducing gas atmosphere.
  • a relatively high temperature T1 of, for example, 1550 ° C. or higher for a predetermined time in a reducing gas atmosphere.
  • Such annealing treatment at a high temperature is indispensable for obtaining an epitaxial wafer having excellent flatness as well as reducing current leak defects such as carrot defects and triangular defects.
  • the main cause of carrot defects and triangular defects is due to SiC dust adhering to the SiC bulk substrate. Therefore, the SiC dust is selectively removed so as not to damage the SiC bulk substrate itself. Is very effective in annealing SiC dust chemically adsorbed on the SiC bulk substrate in a reducing gas atmosphere.
  • this SiC dust adheres on the SiC bulk substrate in the hydrofluoric acid solution used at the end of the above chemical treatment.
  • the hydrofluoric acid treatment is originally intended to remove the oxide film on the SiC surface. Therefore, in the hydrofluoric acid solution, neither the SiC bulk substrate nor the attached SiC dust forms an oxide film.
  • the SiC bulk substrate is exposed from the hydrofluoric acid solution to the atmosphere, the oxidation of both surfaces starts immediately. Judging from the shape of the SiC dust, the surface of the SiC dust is not flat at the atomic level, so it is assumed that the SiC dust and the SiC bulk substrate are attached via a thin oxide film.
  • both oxide films are removed by annealing in a reducing gas, and then the reducing property is reduced.
  • hydrogen atoms contained in the gas are extremely effective in stabilizing the surfaces by hydrogen replacement of both surfaces. This is because, by such treatment, both surfaces are terminated with hydrogen, an electrochemical repulsive force is generated between them, and SiC dust can be moved from the SiC bulk substrate surface region to the gas downstream side by the gas flow itself. As a result, the SiC dust adhering to the surface of the SiC bulk substrate is removed without causing any damage to the SiC bulk substrate.
  • the annealing temperature at which the above-described hydrogen replacement occurs efficiently is 1525 ° C. or higher. That is, it can be said that 1525 ° C. is the lowest annealing temperature at which the annealing effect is effectively exhibited.
  • Table 1 shows that the annealing temperature (T1) was changed from 1525 ° C. to 1600 ° C. by 25 ° C., and the annealing treatment time was 10 seconds, 180 seconds, and 420 seconds. Shows the sum of the density of carrot and triangular defects calculated by observation and counting.
  • the defect density was 3.1 / cm 2 after an annealing time of 420 seconds, which was reduced to 1/3 or less of the case where the annealing process was not performed.
  • the defect density was 3 pieces / cm 2 or less after the annealing treatment time of 180 seconds or longer.
  • the annealing treatment time was 180 seconds, resulting in 0.7 pieces / cm 2 .
  • the annealing temperature T1 is preferably 1550 ° C. or higher, more preferably 1575 ° C. or higher, from the viewpoint of the efficiency of working time.
  • the annealing treatment time t is preferably 420 seconds or more.
  • the annealing treatment time t is 420 seconds or less, more preferably 180 seconds.
  • the annealing temperature T1 is 1600 ° C.
  • the annealing treatment time t is less than 180 seconds and is preferably about 10 seconds.
  • the annealing time t tends to be shortened as the annealing temperature T1 is increased.
  • the annealing temperature T1 is made constant within the annealing treatment time t.
  • the annealing temperature T1 is not constant but is changed with time. Also good.
  • the peak temperature corresponds to the above-described annealing temperature T1.
  • the substrate temperature is lowered while maintaining the same pressure in a reducing gas atmosphere.
  • the time required for the temperature lowering process was about 5 minutes in the CVD apparatus used for a series of experiments relating to the present invention.
  • the temperature drop time depends on the cooling system structure of the CVD apparatus.
  • the time required for the temperature lowering step is preferably as short as possible.
  • SiC dust adhering to the substrate surface at the stage of introducing the SiC bulk substrate can be removed by the desorption process using the reducing gas, whereas if the time required for the temperature lowering process is long, the inside of the CVD apparatus There is a problem that the adhered / remaining SiC dust or the like newly adheres to the surface of the SiC bulk substrate cleaned by the above-described high-temperature annealing treatment process, and the adhered SiC dust or the like is an abnormal growth nucleus in the epitaxial growth stage which is the next process. This is because a new current leak defect is formed.
  • SiC dust adhering to the member heated in the CVD apparatus as the epitaxial wafer is repeatedly manufactured adheres to the SiC bulk substrate surface once cleaned by the high-temperature annealing treatment step.
  • the temperature lowering process is performed for a short time.
  • the epitaxial growth is started by starting the supply of the source gas.
  • the material gas is supplied after completion of the temperature lowering process is shown, but the supply of the source gas may be started during the temperature lowering process in order to shorten the entire processing time.
  • the flow rate of the above-mentioned source gas is determined by a suitable amount depending on the structure or pressure of the reactor, and varies greatly depending on the growth rate. Therefore, although it cannot be uniformly defined, the CVD apparatus used in the present invention Then, epitaxial growth was performed by a sequence in which at least 90 sccm of silane diluted with hydrogen, for example, 90% as a gas containing silicon atoms, and propane as a gas containing carbon atoms, for example, were started to be simultaneously supplied at a flow rate of 2.4 sccm.
  • N 2 gas for N-type doping may be supplied at the same time as necessary, or an organometallic material containing Al, B, and Be may be supplied for P-type doping.
  • HCl gas may be used in combination to increase the growth rate, or silane may be used as a gas containing silicon atoms.
  • FIG. 7 is an atomic force microscope image of a 10 ⁇ m square region on the wafer surface epitaxially grown at a crystal growth temperature T2 of 1550 ° C.
  • This height difference is about 6 nm, which is several times larger than 1 nm, which is the basic unit structure in the c-axis direction in 4H—SiC, and a flat surface at the atomic level could not be obtained.
  • the uneven shape is called step bunching.
  • Embodiment 2 the annealing temperature dependence of the surface state of the SiC bulk substrate has been described in detail.
  • the annealing temperature T1 and the processing time t are important factors. That is, the effect of the annealing process on the wafer must consider these two parameters at the same time.
  • the experimental results in Table 1 also suggest that the optimum processing time t varies depending on the annealing temperature T1. That is, as a general rule, the higher the annealing temperature T1, the shorter the processing time t, the lower the defect density.
  • the processing time itself may be simply applied, but for the annealing temperature T1, a standardized temperature is introduced with an offset temperature To as a temperature at which the annealing effect is manifested rather than applying the actual annealing temperature as it is. It is more appropriate to do. That is, it is considered that (T1 ⁇ To) ⁇ t represents the degree of heat treatment. Incidentally, the unit is K ⁇ s.
  • the horizontal axis represents the standardized temperature ⁇ time, ie, (T1-To) ⁇ t, with respect to each annealing temperature T1 and processing time t in Table 1, and the vertical axis represents the defect density in each condition. Results are shown.
  • the offset temperature To was set to 1525 ° C., which is the lowest annealing temperature at which the annealing effect appears.
  • a wafer having a defect density of a practical level of 3.3 / cm 2 or less is obtained when (T1 ⁇ To) ⁇ t is in the range of 0 to 21000 K ⁇ s. In the range of 500 to 13500 K ⁇ s, 2.6 pieces / cm 2 or less is more preferable.
  • Embodiment 3 In the first and second embodiments, the dependency of the surface state of the epitaxial wafer on the annealing temperature and the dependency of the defect density on the annealing temperature T1 and the annealing time t are described in detail. That is, the method for obtaining a high-quality epitaxial growth layer having a low defect density and good surface flatness has been described.
  • the index that the epitaxial wafer is of high quality that the N-type residual impurity concentration in the epitaxial growth layer is small in addition to the above-described defect density and surface flatness.
  • N-type residual impurity refers to an N-type impurity that is unintentionally included in the epitaxial growth layer during epitaxial growth.
  • N-type residual impurities are caused by, for example, nitrogen in the air remaining inside the CVD apparatus, gas discharged from a heat insulating material or the like disposed inside the CVD apparatus, and the like.
  • the N-type residual impurity concentration is high, there is a problem that it becomes difficult to control the impurity concentration to be doped when the epitaxial growth layer is intentionally doped with impurities.
  • the N-type residual impurity concentration is 10 16 cm ⁇ 3 when it is desired to intentionally dope N-type impurities in the epitaxial growth layer to 10 17 cm ⁇ 3 or less, the doping concentration in the epitaxial growth layer is It is difficult to control.
  • the epitaxial wafer in order for the epitaxial wafer to be of high quality, a low defect density and good surface flatness and a low N-type residual impurity concentration of, for example, 2 ⁇ 10 16 cm ⁇ 3 or less are used for devices. It can be said that this is suitable as an epitaxial wafer. Therefore, the inventors repeatedly evaluated the N-type residual impurity concentration in the epitaxial growth layer in addition to the above-described epitaxial growth and evaluation of the surface state on an atomic scale and counting of defect density.
  • the N-type residual impurity concentration can be evaluated by evaluating the N-type impurity concentration of the epitaxially grown layer thus formed.
  • N-type residual impurity concentration was evaluated by so-called CV measurement.
  • the CV measurement is a technique that can evaluate the impurity concentration in the epitaxial wafer by applying a voltage to the epitaxial wafer and measuring the capacitance.
  • the flow of the process for manufacturing the epitaxial wafer is the same as that in the first embodiment. That is, first, after performing the CMP treatment process and the wet chemical solution cleaning process on the SiC bulk substrate, the SiC bulk substrate is introduced into the reactor of the CVD apparatus. Then, a high temperature annealing process at an annealing temperature T1 and an annealing time t in a reducing gas atmosphere is performed, and after the temperature lowering process of the substrate temperature, a predetermined crystal growth temperature T2 is reached, and then the supply of the source gas is started. To start epitaxial growth.
  • the annealing temperature T1 is 1575 ° C.
  • the annealing time t is 180 seconds
  • the crystal growth temperature T2 is 1450 ° C.
  • the thickness of the epitaxial growth layer is 6 ⁇ m.
  • the silane gas flow rate is constant, the C / Si ratio changes with changes in the propane gas flow rate.
  • the so-called “monosilane” was used as the “silane”.
  • All epitaxial wafers obtained by changing the propane gas flow rate under the above-described conditions, that is, changing the C / Si ratio and performing epitaxial growth have a defect density of 0.7 / cm 2 or less on the surface of the epitaxial growth layer. there were. Moreover, when the surface of the epitaxial growth layer of each epitaxial wafer was observed with an atomic force microscope, step bunching did not exist in all the epitaxial wafers. Thereby, it was confirmed that the defect density was extremely low and the surface flatness of the epitaxial growth layer was good for all the epitaxial wafers.
  • FIG. 13 is a graph showing the C / Si ratio dependence of the N-type residual impurity concentration in the epitaxially grown layer in the above-described experiment. As shown in FIG. 13, it can be seen that when the C / Si ratio is 0.45 or more, the N-type residual impurity concentration is 2 ⁇ 10 16 cm ⁇ 3 or less, and high quality in electrical characteristics can be realized. Furthermore, if the C / Si ratio is 1.17 or more, the N-type residual impurity concentration can be 1 ⁇ 10 14 cm ⁇ 3 or less.
  • the C / Si ratio is 0.45 or more and less than 1.4, and more preferably, if the C / Si ratio is 1.17 or more and less than 1.4, a high N-type residual impurity concentration is low. A quality epitaxial growth layer can be obtained. Although measurement was impossible in this experiment, the N-type residual impurity concentration may be further reduced when the C / Si ratio is 1.4 or more.
  • the ratio of the number of carbon atoms and the number of silicon atoms contained in the total gas supplied during epitaxial growth is 0.45 or more, and
  • the N-type residual impurity concentration in the epitaxial growth layer can be set to 2 ⁇ 10 16 cm ⁇ 3 or less. This is particularly effective, for example, when it is desired to intentionally dope N-type impurities to 10 17 cm ⁇ 3 or less in the epitaxial growth layer.
  • the C / Si ratio is 1.17 or more and less than 1.4, so that the N-type residual impurity concentration in the epitaxial growth layer is 1 ⁇ 10 14 cm ⁇ 3 or less. It can be. This is particularly effective when, for example, an N-type impurity is intentionally doped to 10 15 cm ⁇ 3 or less in an epitaxial growth layer for a high breakdown voltage device.
  • Embodiment 4 the method of reducing the N-type residual impurity concentration in the epitaxial growth layer by changing the C / Si ratio of the source gas to be supplied has been described.
  • the N-type residual impurity concentration also depends on the crystal growth temperature T2 at the time of epitaxial growth
  • an epitaxial growth layer is formed by changing the crystal growth temperature T2 and the N-type residual impurity concentration The experimental results of examining the will be described.
  • the flow of the process for manufacturing the epitaxial wafer is the same as in the first and third embodiments described above. That is, first, after performing the CMP treatment process and the wet chemical solution cleaning process on the SiC bulk substrate, the SiC bulk substrate is introduced into the reactor of the CVD apparatus. Then, a high temperature annealing process at an annealing temperature T1 and an annealing time t in a reducing gas atmosphere is performed, and after the temperature lowering process of the substrate temperature, a predetermined crystal growth temperature T2 is reached, and then the supply of the source gas is started. To start epitaxial growth.
  • the annealing temperature T1 is 1575 ° C.
  • the annealing time t is 180 seconds.
  • the crystal growth temperature T2 was set to 1450 ° C., 1463 ° C., and 1475 ° C., respectively, and epitaxial growth was performed.
  • FIG. 14 is a graph showing the dependence of the N-type residual impurity concentration in the epitaxial growth layer in the above-described experiment on the crystal growth temperature T2. As shown in FIG. 14, when the crystal growth temperature T2 is set to 1325 ° C. or higher, the N-type residual impurity concentration is 2 ⁇ 10 16 cm ⁇ 3 or lower.
  • the crystal growth temperature T2 by setting the crystal growth temperature T2 to 1325 ° C. or higher and lower than 1500 ° C., it is possible to obtain an epitaxially grown layer having a low defect density and good surface flatness and a low N-type residual impurity concentration. it can.
  • the annealing temperature T1 in the reducing gas atmosphere after reaching the predetermined crystal growth temperature T2, the epitaxial growth is started, the C / Si ratio of the source gas supplied during the epitaxial growth is 0.72 or more and less than 1.4, and the crystal growth temperature T2 is 1325 ° C. or more and 1500 It was found that an epitaxial growth layer having a low defect density and good surface flatness and a low N-type residual impurity concentration can be obtained when the temperature is lower than 0 ° C.
  • the crystal growth temperature T2 is set to 1325 ° C. or higher and lower than 1500 ° C., so that the N-type residual impurity concentration in the epitaxial growth layer is 2 ⁇ 10 16 cm ⁇ 3. It can be as follows. This is particularly effective, for example, when it is desired to intentionally dope N-type impurities to 10 17 cm ⁇ 3 or less in the epitaxial growth layer.
  • experimental parameters such as C / Si ratio, crystal growth temperature T2, or growth rate may be appropriately combined during epitaxial growth.
  • epitaxial growth with a lower N-type residual impurity concentration is possible.
  • a layer can be obtained.
  • FIG. 15 is a flowchart showing a procedure for manufacturing the SiC bulk substrate for epitaxial growth according to the fifth embodiment of the present invention.
  • the SiC crystal has a unique periodicity called polytype. That is, the stoichiometric composition is one-to-one between Si and C, and even if the crystal lattice is a hexagonal close-packed structure, there is another kind of periodicity in the atomic arrangement along the c-axis in this structure.
  • the physical properties of SiC are defined by the periodicity on this atomic scale and the symmetry of the crystal lattice. At present, a type called 4H-SiC is attracting the most attention from the viewpoint of device application.
  • a power device using 4H—SiC mainly from the viewpoint of reducing raw material costs, it is inclined from the ⁇ 0001> plane in the ⁇ 11-20> direction at an angle smaller than about 5 degrees, and the Si atoms are C
  • the mainstream is to use an epitaxial wafer whose surface is a surface that can be arranged more stably than atoms.
  • a 4H-SiC type SiC bulk substrate having a specification tilted at an angle smaller than about 5 degrees in the ⁇ 11-20> direction from the ⁇ 0001> plane is manufactured and used.
  • the inclination direction is not strictly limited to the ⁇ 11-20> direction, and may be a specification inclined in another direction.
  • a seed crystal and a raw material are arranged opposite to each other in a crucible, both are heated so that the raw material side has a relatively high temperature, a SiC single crystal is grown on the seed crystal by a sublimation method, and SiC composed of 4H—SiC.
  • An ingot is manufactured (S1).
  • the outer periphery of the SiC ingot is ground to adjust the shape of the SiC ingot to a cylindrical shape (S2).
  • processing such as a so-called orientation flat for predetermining the plane orientation of the substrate is performed.
  • the SiC ingot is cut into a flat plate shape by a wire saw or wire electric discharge machining (S3).
  • the front and back surfaces of the SiC bulk substrate cut out in a flat plate shape are flattened by grinding, mechanical polishing, or the like (S4).
  • beveling is performed on the outer periphery.
  • the SiC bulk substrate is planarized by mechanical polishing and chemical mechanical polishing (CMP) using chemicals exhibiting acidity or alkalinity (S5). Then, the SiC bulk substrate after the CMP treatment is subjected to ultrasonic cleaning using acetone or the like to remove organic substances attached to the surface. Further, by immersing the SiC bulk substrate in a mixed solution in which sulfuric acid and hydrogen peroxide solution are mixed at a volume ratio of 5: 1 and heated to about 130 ° C. ( ⁇ 5 ° C.), metal deposits are mainly removed. Remove. Then, residual metal deposits are removed with aqua regia.
  • CMP chemical mechanical polishing
  • a wet chemical cleaning called RCA cleaning is performed on the SiC bulk substrate (S6). That is, after immersing in a mixed solution (1: 9) of ammonia water and hydrogen peroxide water heated to 75 ° C. ( ⁇ 5 ° C.) for 10 minutes, hydrochloric acid and hydrogen peroxide heated to 75 ° C. ( ⁇ 5 ° C.) Immerse in a mixed solution of water (1: 9). Furthermore, after immersing in an aqueous solution containing about 5% hydrofluoric acid by volume ratio, the SiC bulk substrate is subjected to surface cleaning by performing a substitution treatment with pure water.
  • the surface of the SiC bulk substrate is not cleaned like other semiconductor materials such as silicon. This is because the chemical force that uniformly dissolves the surface of the SiC bulk substrate has not yet been found because the atomic force in the SiC crystal is significantly stronger than the atomic force of the conventional semiconductor.
  • FIG. 16 is an optical microscope image under dark field conditions on the surface of the SiC bulk substrate after the wet chemical solution cleaning step in the fifth embodiment of the present invention.
  • triangular defects were confirmed after epitaxial growth, while carrot defects were observed in the region surrounded by a broken line.
  • Relatively strong light emission is seen in the area surrounded by the broken line, and relatively weak light emission is seen in the area surrounded by the solid line or outside the area.
  • the extremely strong light emitting area reflects the unevenness of the back surface.
  • small dot-like luminescence is confirmed if observed in detail, these sites do not affect the subsequent results. Since such an observation method is sensitive to the surface state, it can be seen from this observation that some fine grains are attached to the surface of the SiC bulk substrate.
  • FIG. 17 is a scanning electron microscope image of SiC dust present on the surface of the SiC bulk substrate after the wet chemical cleaning process in the fifth embodiment of the present invention. As is clear from FIG. 17, it can be determined that the foreign matter present in the minute light emission region has an acute angle shape and the size is at least a micrometer scale.
  • FIG. 18 is a spectrum showing the result of energy dispersive X-ray analysis performed on the area surrounded by the square in FIG. 17 in the fifth embodiment of the present invention.
  • the vertical axis represents spectrum intensity and the horizontal axis represents energy.
  • the peaks from carbon and silicon are strong, and judging from their relative intensities, it was found that this deposit consists of SiC with a stoichiometric ratio of 1: 1. That is, it was found that SiC dust still adhered to the surface of the SiC bulk substrate despite the above-described various cleaning operations.
  • FIG. 19 is a Nomarski differential interference optical microscope image under bright field conditions in which the same region as FIG. 16 in the fifth embodiment of the present invention is observed after epitaxial growth.
  • the epitaxial growth was performed with the temperature of the SiC bulk substrate being 1475 ° C.
  • each processing temperature in the experimental results obtained in the process leading to the present invention will be described in detail.
  • the displayed value of the processing temperature strongly depends on the measurement method. Therefore, in principle, the temperature measurement in the present invention is unified with the measured value by a pyrometer. Incidentally, when the temperature is measured by another measuring method, the offset value with the value simultaneously measured by the pyrometer may be calculated and adjusted.
  • the power device includes a region where such a defect exists, a leakage current is generated when a high electric field is applied. That is, the presence of such a defect is a direct factor that greatly reduces the device yield. Therefore, unless these defects are removed, an epitaxial growth layer having good uniformity and suitable for power device fabrication cannot be obtained.
  • a SiC bulk substrate is placed on a graphite substrate holder coated with a SiC film and placed in a reaction furnace (S7). Then, in order to prevent unintended molecules or atomic impurities remaining in the reaction furnace from exerting an adverse effect, the reaction furnace is evacuated to about 1 ⁇ 10 ⁇ 7 kPa.
  • FIG. 20 is a diagram showing a temporal change in temperature of the SiC bulk substrate and a gas sequence in the fifth embodiment of the present invention.
  • the vertical axis represents temperature and the horizontal axis represents time.
  • the SiC bulk substrate is processed with a temperature profile and a gas sequence as shown in FIG.
  • hydrogen gas is introduced into the reactor as a reducing gas.
  • the reducing gas is not limited to hydrogen gas.
  • the pressure of the reaction furnace is controlled so that the degree of vacuum is kept constant at, for example, about 25 kPa under the setting in which the reducing gas is introduced and the reducing gas species is in contact with the substrate surface.
  • a suitable pressure can be changed for each reaction furnace due to a difference in structure and shape of the reaction furnace. In consideration of such a difference, it is preferable to set a reduced pressure atmosphere within a range of 1 kPa to 70 kPa.
  • the SiC bulk substrate is heated to a predetermined processing temperature T1 by mainly heating the substrate holder with a high frequency induction current.
  • the temperature T1 is set to a relatively high temperature of, for example, 1550 ° C. or higher, and is maintained for a treatment time t in a reducing gas atmosphere (S8).
  • the temperature of the SiC bulk substrate is lowered while maintaining the same pressure in a reducing gas atmosphere.
  • the SiC bulk substrate for epitaxial growth is completed.
  • the main cause of carrot defects and triangular defects is due to SiC dust adhering to the SiC bulk substrate. Therefore, the SiC dust is selectively removed so as not to damage the SiC bulk substrate itself. Is very effective in annealing SiC dust chemically adsorbed on the SiC bulk substrate in a reducing gas atmosphere.
  • this SiC dust adheres on the SiC bulk substrate in the hydrofluoric acid solution used at the end of the above chemical treatment.
  • the hydrofluoric acid treatment is originally intended to remove the oxide film on the SiC surface. Therefore, in the hydrofluoric acid solution, neither the SiC bulk substrate nor the attached SiC dust forms an oxide film.
  • the SiC bulk substrate is exposed from the hydrofluoric acid solution to the atmosphere, the oxidation of both surfaces starts immediately. Judging from the shape of the SiC dust, the surface of the SiC dust is not flat at the atomic level, so it is assumed that the SiC dust and the SiC bulk substrate are attached via a thin oxide film.
  • both oxide films are removed by annealing in a reducing gas, and then the reducing property is reduced.
  • hydrogen atoms contained in the gas are extremely effective in stabilizing the surfaces by hydrogen replacement of both surfaces.
  • both surfaces are terminated with hydrogen, an electrochemical repulsive force is generated between them, and SiC dust can be moved from the SiC bulk substrate surface to the gas downstream side by the gas flow itself.
  • the SiC dust adhering to the surface of the SiC bulk substrate is removed without causing any damage to the SiC bulk substrate.
  • the temperature T3 of the SiC bulk substrate when the supply of the reducing gas is stopped is preferably 900 ° C. or less, more preferably 300 ° C. or less. 300 ° C. or lower is preferable because not only the surface atoms of the SiC bulk substrate are terminated with, for example, hydrogen atoms contained in the reducing gas, but also the substrate temperature is lowered in order to efficiently produce the substrate. This is because the speed can be increased and an efficient temperature drop can be realized in a short time.
  • the time required for the temperature lowering process is short.
  • SiC dust or the like adhering / remaining inside the reaction furnace newly adheres to the surface of the SiC bulk substrate cleaned by the annealing process described above, and abnormal growth nuclei during epitaxial growth This is because current leakage defects may be formed.
  • the annealing temperature at which the above-described hydrogen replacement occurs efficiently is 1525 ° C. or higher. That is, it can be said that 1525 ° C. is the lowest annealing temperature at which the annealing effect is effectively exhibited.
  • experimental results obtained by performing epitaxial growth on the epitaxial growth SiC bulk substrate subjected to the annealing process by changing the temperature T1 and examining the density of the carrot defect and the triangular defect will be described.
  • FIG. 21 is a diagram showing a temporal change in temperature of the SiC bulk substrate and a gas sequence used in an experiment in which epitaxial growth is performed after the annealing process in the fifth embodiment of the present invention.
  • the temperature of the SiC bulk substrate is lowered to room temperature after the annealing treatment step.
  • the epitaxial growth is performed by heating to the temperature at which epitaxial growth is performed once after the annealing treatment step, the temperature is lowered to room temperature. Even if epitaxial growth is performed at a temperature at which epitaxial growth is performed without lowering the temperature, the result is not affected. Therefore, here, in order to shorten the time, the epitaxial growth was performed at a temperature at which epitaxial growth was performed without lowering to room temperature after annealing as shown in FIG.
  • the process from the ingot manufacturing process to the annealing process is the same as described above.
  • the temperature of the SiC bulk substrate is lowered to the temperature T2 for epitaxial growth, and then the source gas such as silane (SiH 4 ) or propane (C 3 H 8 ) is supplied.
  • the source gas such as silane (SiH 4 ) or propane (C 3 H 8 ) is supplied.
  • start supplying Epitaxial growth is started by starting the supply of the source gas.
  • the temperature of the SiC bulk substrate is kept constant at the temperature T2 during epitaxial growth.
  • the case where the raw material gas is supplied after the temperature of the SiC bulk substrate is lowered to the temperature T2 at which epitaxial growth is performed is shown.
  • the temperature of the SiC bulk substrate reaches T2. You may start supply of source gas before.
  • the supply of the source gas is stopped. Then, the temperature of the SiC epitaxial wafer in which the epitaxial growth layer is formed on the SiC bulk substrate is lowered to room temperature, and the supply of the reducing gas is stopped. The supply of the reducing gas may be stopped when the temperature T3 is reached.
  • the annealing process can be performed in a CVD apparatus for SiC epitaxial growth.
  • SiC bulk or the like which is adhered or remaining in the CVD apparatus is cleaned by high-temperature annealing.
  • SiC dust adhering to the surface is generated when the SiC is epitaxially grown on the SiC bulk substrate and is simultaneously formed and adhered to the surface of the member. Therefore, it is extremely difficult to suppress the formation of SiC dust itself. Moreover, it is disadvantageous from the viewpoint of manufacturing cost to replace all these members every time epitaxial growth is performed.
  • the SiC dust adhering to the member heated in the CVD apparatus adheres to the SiC bulk substrate surface once cleaned by the annealing process, so the annealing process, It is desirable to use an apparatus different from the epitaxial growth process.
  • the temperature T1 at which the annealing process is performed is changed by 25 ° C. from 1525 ° C. to 1600 ° C., and the annealing process time t is 10 seconds, 180 seconds, and 420 seconds, respectively.
  • Table 2 shows the total of carrot defects and triangular defect densities calculated by observation and counting by surface observation with an optical microscope.
  • the temperature T2 at which epitaxial growth was performed was 1475 ° C.
  • the flow rate of the source gas was 90 sccm for silane diluted 90% with hydrogen, 2.4 sccm for propane, and the thickness of the epitaxial growth layer was 6 ⁇ m. It was.
  • the annealing time t was 420 seconds and the defect density was 3.1 / cm 2 , which was reduced to one third or less compared with the case where the annealing process was not performed.
  • the defect treatment density was 3 pieces / cm 2 or less when the annealing treatment time t was 180 seconds or more.
  • the annealing treatment time t was 180 seconds, resulting in 0.7 pieces / cm 2 .
  • the annealing temperature T1 is preferably 1550 ° C. or higher, more preferably 1575 ° C. or higher.
  • the annealing treatment time t is preferably 420 seconds or more.
  • the annealing treatment time t is 420 seconds or less, more preferably 180 seconds.
  • the annealing treatment time t is preferably less than 180 seconds and about 10 seconds. As shown in a series of experimental results, the annealing time t tends to be shortened as the annealing temperature T1 is increased.
  • the annealing temperature T1 is made constant within the annealing treatment time t.
  • the annealing temperature T1 is not constant but is given a temporal change. Also good.
  • the peak temperature corresponds to the above-described annealing temperature T1.
  • FIG. 22 is an atomic force microscope image for the 10 ⁇ m square region of the SiC epitaxial wafer according to the fifth embodiment of the present invention.
  • the SiC epitaxial wafer observed here has an annealing temperature T1 of 1550 ° C. and a processing time t of 420 seconds.
  • the surface is inclined from the ⁇ 0001> plane in the ⁇ 11-20> direction at an angle smaller than about 5 degrees so that Si atoms can be arranged more stably than C atoms.
  • step bunching when electric carriers induced by an electric field or the like near the surface of the epitaxial growth layer move in a direction not parallel to the step bunching in a plane parallel to the surface, a direct potential barrier is formed. It becomes. That is, the mobility, and hence the electrical conductivity, decreases and the device characteristics deteriorate.
  • step bunching when step bunching exists, the malfunction which the uniformity in the epitaxial wafer surface of an electrical conductivity falls arises. Therefore, in the case where step bunching exists, in a MOS type device or the like that induces carriers in the vicinity of the surface of the epitaxial growth layer, the degree of freedom in the design and manufacturing stages of the specific structure is significantly limited.
  • the fifth embodiment of the present invention by doing as described above, foreign matters such as SiC dust adhering to the SiC bulk substrate are removed, and then no defect is required, and the defect density formed during epitaxial growth is eliminated. Therefore, an SiC bulk substrate having a clean surface and capable of producing a high quality epitaxial growth layer can be obtained. Furthermore, the formation of step bunching during epitaxial growth can be suppressed, and an epitaxial growth layer with good flatness can be formed.
  • Embodiment 6 FIG.
  • the annealing temperature dependence of the surface state of the SiC bulk substrate has been described in detail.
  • the annealing temperature T1 and the processing time t are important factors. That is, the effect of the annealing process on the SiC bulk substrate must consider these two parameters at the same time.
  • the processing time itself may be simply applied.
  • the standardized temperature the temperature at which the annealing effect appears is set as the offset temperature To, rather than applying the actual annealing temperature T1 as it is. It is more appropriate to introduce T1-To). That is, it is considered that (T1 ⁇ To) ⁇ t represents the degree of heat treatment. Incidentally, the unit is K ⁇ s.
  • FIG. 23 is a diagram showing the relationship between the density of epitaxial defects (epi defects) and the standardized temperature ⁇ time in the sixth embodiment of the present invention.
  • the normalized temperature ⁇ time that is, (T1 ⁇ To) ⁇ t is calculated with respect to each annealing temperature T1 and processing time t shown in Table 2, and the horizontal axis represents the defect density in each condition. The axis.
  • the offset temperature To was set to 1525 ° C., which is the lowest annealing temperature at which the annealing effect appears.
  • a wafer having a defect density of a practical level of 3.3 / cm 2 or less is obtained when (T1 ⁇ To) ⁇ t is in the range of 0 to 21000. In the range of 500 to 13500, 2.6 pieces / cm 2 or less is more preferable.
  • Embodiment 6 of the present invention by introducing the parameters as described above, if a suitable range is found, it is possible to obtain from the experimental values in Table 2 above without exhaustive experimentation for all processing conditions. There is an effect that a suitable processing time t when the annealing temperature T1 is changed, or a suitable annealing temperature T1 when a constant processing time t is desired can be found immediately.
  • Embodiment 7 FIG.
  • the experimental results are shown in which the epitaxial growth is performed by setting the crystal growth temperature T2 for epitaxial growth without lowering the temperature to the room temperature after annealing. explained.
  • the seventh embodiment of the present invention an experimental result in which epitaxial growth is performed after the temperature of the SiC bulk substrate is lowered to room temperature after annealing will be described.
  • FIG. 24 is a diagram showing a temporal change in temperature of the SiC bulk substrate and a gas sequence used in an experiment in which epitaxial growth is performed after the annealing process in the seventh embodiment of the present invention.
  • the steps from the ingot manufacturing step (S1) to the step (S11) of lowering the temperature to a room temperature lower than the temperature T3 are the same as in the fifth and sixth embodiments of the present invention.
  • the annealing temperature T1 was 1575 ° C.
  • the substrate temperature was raised again to the crystal growth temperature T2 to perform epitaxial growth.
  • the defect density on the surface of the epitaxial wafer that is, the density of the epi defects was evaluated by the same method as in the fifth and sixth embodiments.
  • the defect density was 0.7 / cm 2 . This is the same result as in the fifth embodiment.
  • the annealing temperature T1 is 1550 ° C.
  • the annealing treatment time t is 10 seconds
  • the other conditions are the same as the above method, an epitaxial wafer is manufactured, and the density of epi defects is evaluated. cm 2 .
  • FIG. 25 is a side sectional view showing a heat treatment apparatus 1a according to Embodiment 8 of the present invention.
  • the heat treatment apparatus 1a includes a treatment chamber 2 for heat treating the SiC bulk substrate.
  • An introduction nozzle 3 that is a reducing gas introduction part for introducing reducing gas into the processing chamber 2 is connected to the side surface of the processing chamber 2.
  • a discharge nozzle 6 which is a reducing gas discharge unit for discharging gas is connected.
  • the reducing gas supplied from the reducing gas supply source 7 is introduced into the processing chamber 2 from the introduction nozzle 3 through the reducing gas purifier 8 for removing the mixed impurity gas component, through the valve 11.
  • the An exhaust pump 12 is connected to the discharge nozzle 6 so that the processing chamber 2 can be evacuated.
  • the reducing gas discharged out of the processing chamber 2 is processed by the reducing gas abatement device 13.
  • At least the outer peripheral region of the processing chamber 2 is formed of a heat resistant material such as a material containing quartz.
  • a reducing gas flow path 16 is formed in which the reducing gas flows from the introduction nozzle 3 to the discharge nozzle 6.
  • An induction heating coil 17 and an induction heating coil 18 that are heating devices are respectively installed on the outer surface near the center of the processing chamber 2 so as to face each other with the processing chamber 2 interposed therebetween.
  • the induction heating coil 17 and the induction heating coil 18 themselves become high temperature, the adjacent region becomes high temperature.
  • the induction heating coil 17 and the induction heating coil 18 may have a cooling water tube.
  • An upper susceptor 21 and a lower susceptor 22 are installed in the processing chamber 2 located between the induction heating coil 17 and the induction heating coil 18 so as to face each other.
  • a heat insulating material 23 is installed between the upper susceptor 21 and the induction heating coil 17 and between the lower susceptor 22 and the induction heating coil 18.
  • a substrate holder 26a that is a substrate support for supporting the SiC bulk substrate is installed.
  • the substrate holder 26a is installed so as to be in contact with the reducing gas flow path 16, but when the substrate holder 26a is installed in this way, the inner wall of the processing chamber 2 and the substrate holder 26a in the reducing gas flow path 16 are provided. As a result, a mechanical step is formed.
  • the level difference reduction member 27 is installed adjacent to the upstream side and the downstream side of the substrate holder 26a with respect to the flow direction of the reducing gas.
  • the upper susceptor 21 is also installed so as to be in contact with the reducing gas flow path 16, and a mechanical step is formed by the inner wall of the processing chamber 2 and the upper susceptor 21 in the reducing gas flow path 16.
  • a step reducing member 28 is provided adjacent to the upstream side and the downstream side of the upper susceptor 21 with respect to the flow direction of the reducing gas.
  • a take-out door 31 is installed on the side surface of the processing chamber 2 on the downstream side of the substrate holder 26a with respect to the flow direction of the reducing gas, so that the substrate holder 26a can be taken in and out.
  • the take-out door 31 is provided with an O-ring or the like so that the airtightness in the processing chamber 2 can be maintained. Since the substrate holder 26a is put in and out at atmospheric pressure, a leak valve may be attached to the take-out door 31.
  • the take-out door 31 is provided with a temperature measuring device 32 such as a pyrometer for measuring the temperature of the substrate holder 26a or the vicinity thereof.
  • a temperature measuring device 32 such as a pyrometer for measuring the temperature of the substrate holder 26a or the vicinity thereof.
  • a view port formed of a member having a high transmittance with respect to the wavelength used for the pyrometer is provided on the take-out door 31.
  • FIG. 26 is a top view showing heat treatment apparatus 1a in the eighth embodiment of the present invention.
  • the valve 11, the reducing gas purifier 8, the reducing gas supply source 7, the discharge nozzle 6, the exhaust pump 12, and the reducing gas abatement device 13 are omitted.
  • the shape of the introduction nozzle 3 has a steep angle or a linear shape as much as possible in order to suppress the occurrence of turbulent flow in the reducing gas introduced into the processing chamber 2 through the introduction nozzle 3. Preferably not.
  • by forming the shape of the introduction nozzle 3 with a curve having at least one inflection point generation of turbulent flow in the reducing gas can be suppressed. .
  • FIG. 27 is a top view showing the substrate holder 26a and the step reducing member 27 in the eighth embodiment of the present invention.
  • the step reducing member 27 is preferably formed of a material that hardly affects the electrical conductivity of the SiC bulk substrate that is the object to be processed. For example, it is preferable to use a material that contains as little as possible a substance that affects the electrical conductivity of the SiC bulk substrate such as aluminum or nitrogen. Furthermore, since it is predicted that the temperature will be high, it is preferable to form with a heat insulating material.
  • the step portion reducing member 27 is formed by forming the main body portion with a heat insulating material and coating the surface of the main body portion with a layer of, for example, SiC, TaC, or graphite (carbon) which does not affect the electric conductivity of the SiC bulk substrate. It may be formed. The same applies to the step reducing member 28.
  • the step reducing member 27 is a plate-like member.
  • the width in the vertical direction in FIG. 25, that is, the vertical direction in FIG. 27 is substantially the same as the width of the substrate holder 26a, and is formed by the inner wall of the processing chamber 2 and the substrate holder 26a in the reducing gas flow path 16.
  • the thickness is reduced so as to reduce the mechanical level difference as much as possible.
  • the surface of the substrate holder 26 a that contacts the reducing gas flow path 16 and the surface of the step reducing member 27 that contacts the reducing gas flow path 16 exist on substantially the same plane.
  • the substrate holder 26a and the step reducing member 27 are arranged in contact with each other so that there is no space between them. That is, it is preferable that the step difference reducing member 27 is provided so that the mechanical step in the reducing gas flow path 16 is eliminated as much as possible. By doing so, it is possible to suppress the occurrence of turbulent flow in the reducing gas introduced into the processing chamber 2.
  • the substrate holder 26a and the step reducing member 27 are mechanically connected.
  • the take-out component 33 is, for example, a through-hole or a protruding member, and is used when the mechanically connected board holder 26a and the step reduction member 27 are taken in and out of the take-out door 31. Handling efficiency is improved.
  • the example which provided the two parts 33 for taking out was shown in FIG. 27, it is not restricted to this, The at least 1 or more should just be provided.
  • the step reducing member 28 installed adjacent to the upper susceptor 21 is also a plate-like member like the step reducing member 27.
  • the width in the direction perpendicular to the paper surface is substantially the same as the width of the upper susceptor 21, and the mechanical step formed by the inner wall of the processing chamber 2 and the upper susceptor 21 in the reducing gas flow path 16 is as small as possible.
  • the thickness is reduced. That is, the surface of the upper susceptor 21 in contact with the reducing gas flow path 16 and the surface of the step reducing member 28 in contact with the reducing gas flow path 16 exist on substantially the same plane.
  • the upper susceptor 21 and the step reducing member 28 are arranged in contact with each other so that there is no space between them. That is, it is preferable that the step difference reducing member 28 is provided so that the mechanical step in the reducing gas flow path 16 is eliminated as much as possible. By doing so, it is possible to suppress the occurrence of turbulent flow in the reducing gas introduced into the processing chamber 2.
  • FIG. 28 is a sectional view showing a substrate holder 26a according to the eighth embodiment of the present invention.
  • FIG. 29 is a cross-sectional view showing a state where SiC bulk substrate 36 is supported by substrate holder 26a according to the eighth embodiment of the present invention.
  • FIG. 30 is a perspective view showing a substrate holder 26a according to the eighth embodiment of the present invention.
  • the substrate holder 26a is relatively less affected by the reducing gas and can withstand heat treatment at about 1500 ° C. or higher.
  • a material that affects the electrical conductivity of the SiC bulk substrate 36 such as aluminum or nitrogen is used. It is preferable not to include as much as possible.
  • an induction current flows through substrate holder 26a itself by the action of induction heating coil 17 so that substrate holder 26a can be directly heated.
  • the substrate holder 26a is preferably formed of, for example, SiC, TaC or graphite (carbon). It is more preferable to form the substrate holder 26a by forming the main body portion of the substrate holder 26a from high-purity graphite (carbon) and coating the surface of the main body portion with a layer of SiC or TaC. Alternatively, the substrate holder 26a may be formed by forming the main body portion from, for example, metal and coating the surface of the main body portion with a layer of SiC, TaC, or graphite (carbon).
  • the substrate holder 26 a has a plurality of recesses 37 that are regions for supporting the SiC bulk substrate 36.
  • One SiC bulk substrate 36 can be placed on one recess 37, and a plurality of SiC bulk substrates 36 can be placed by having a plurality of recesses 37.
  • the recess 37 is formed so that the SiC bulk substrate 36 fits in the recess 37.
  • the depth of the recess 37 is set between the SiC bulk substrate 36 placed in the recess 37 and the substrate holder 26a. It is preferable to set so that a mechanical step is not generated as much as possible.
  • the difference between the thickness of the SiC bulk substrate 36 and the depth of the recess 37 is preferably ⁇ 500 ⁇ m or less, and more preferably ⁇ 100 ⁇ m or less.
  • the SiC bulk substrate 36 is placed in the recess 37 so that the epitaxial growth surface faces upward, and the epitaxial growth surface of the SiC bulk substrate 36 is in contact with the reducing gas flow path 16.
  • the recess 37 has substantially the same shape as the outer shape of the SiC bulk substrate 36, and a gap as much as possible is provided between the outer periphery of the SiC bulk substrate 36 and the recess 37. It is preferable to prevent the occurrence of.
  • the outer periphery of the SiC bulk substrate 36 There is preferably a gap of about 500 ⁇ m between the recess 37.
  • the SiC bulk substrate 36 often warps concentrically due to a difference in polishing state between the front and back surfaces.
  • the bottom surface 38 of the recess 37 is formed flat, a gap is generated between the bottom surface 38 of the recess 37 and the SiC bulk substrate 36 due to warpage of the SiC bulk substrate 36.
  • the size of the gap generated by the warp of the SiC bulk substrate 36 increases as the diameter of the SiC bulk substrate 36 increases.
  • the shape of the bottom surface 38 of the recess 37 is preferably curved in accordance with the warp of the SiC bulk substrate 36.
  • the cross-sectional shape of the bottom surface 38 of the concave portion 37 is preferably formed by a curve expressed by a function of second order or higher with respect to the distance from the center of the bottom surface 38 of the concave portion 37.
  • the recesses 37 of the substrate holder 26a are arranged in a two-dimensional face-centered lattice, and the substrate holder 26a allows a plurality of SiC bulk substrates 36 to be placed on a plane substantially parallel to the direction in which the reducing gas flows. It can be supported.
  • the substrate holder 26a is installed in the processing chamber 2 so that one side of the two-dimensional face-centered lattice formed by the concave portion 37 is substantially parallel to the direction in which the reducing gas flows.
  • the substrate holder 26a has a plurality of SiC bulk substrates 36 in the processing chamber 2 such that the plurality of SiC bulk substrates 36 are arranged in a two-dimensional face-centered lattice shape in which one side of the lattice is substantially parallel to the flow direction of the reducing gas. Can be supported.
  • the shape of the recess 37 is shown as a circle.
  • the SiC bulk substrate 36 normally has a linear region such as an orientation flat and an index flat, and thus the recess 37 It is also preferable that the shape has a linear region and is substantially similar to the outer shape of the SiC bulk substrate 36.
  • FIG. 31 is a flowchart showing a procedure for manufacturing the SiC bulk substrate for epitaxial growth according to the eighth embodiment of the present invention.
  • the SiC crystal has a specific periodicity called polytype. That is, the stoichiometric composition is one-to-one between Si and C, and even if the crystal lattice is a hexagonal close-packed structure, there is another kind of periodicity in the atomic arrangement along the c-axis in this structure.
  • the physical properties of SiC are defined by the periodicity on this atomic scale and the symmetry of the crystal lattice. At present, a type called 4H-SiC is attracting the most attention from the viewpoint of device application.
  • a power device using 4H—SiC mainly from the viewpoint of reducing raw material costs, it is inclined from the ⁇ 0001> plane in the ⁇ 11-20> direction at an angle smaller than about 5 degrees, and the Si atoms are C
  • the mainstream is to use an epitaxial wafer whose surface is a surface that can be arranged more stably than atoms.
  • a 4H-SiC type SiC bulk substrate having a specification tilted at an angle smaller than about 5 degrees in the ⁇ 11-20> direction from the ⁇ 0001> plane is manufactured and used.
  • the inclination direction is not strictly limited to the ⁇ 11-20> direction, and may be a specification inclined in another direction.
  • the polytype is not limited to 4H, and may be another polytype such as 6H or 3C.
  • a seed crystal and a raw material are arranged opposite to each other in a crucible, both are heated so that the raw material side has a relatively high temperature, a SiC single crystal is grown on the seed crystal by a sublimation method, and SiC composed of 4H—SiC.
  • An ingot is manufactured (S1).
  • the outer periphery of the SiC ingot is ground to adjust the shape of the SiC ingot to a cylindrical shape (S2).
  • processing such as an orientation flat for setting the plane orientation of the substrate is performed.
  • the SiC ingot is cut into a flat plate shape by a wire saw or wire electric discharge machining (S3).
  • the front and back surfaces of the SiC bulk substrate cut out in a flat plate shape are flattened by grinding, mechanical polishing, or the like (S4).
  • beveling is performed on the outer periphery.
  • the SiC bulk substrate manufactured by the above process Since the surface of the SiC bulk substrate manufactured by the above process has scratches associated with mechanical polishing, and defects are formed at the time of epitaxial growth starting from this, the SiC bulk substrate for epitaxial growth that is satisfactory only by the above process Is not enough to get.
  • the SiC bulk substrate is planarized by mechanical polishing and chemical mechanical polishing (CMP) using chemicals exhibiting acidity or alkalinity (S5). Then, the SiC bulk substrate after the CMP treatment is subjected to ultrasonic cleaning using acetone or the like to remove organic substances attached to the surface. Further, by immersing the SiC bulk substrate in a mixed solution in which sulfuric acid and hydrogen peroxide solution are mixed at a volume ratio of 5: 1 and heated to about 130 ° C. ( ⁇ 5 ° C.), metal deposits are mainly removed. Remove. Then, residual metal deposits are removed with aqua regia.
  • CMP chemical mechanical polishing
  • a wet chemical cleaning called RCA cleaning is performed on the SiC bulk substrate (S6). That is, after immersing in a mixed solution (1: 9) of ammonia water and hydrogen peroxide water heated to 75 ° C. ( ⁇ 5 ° C.) for 10 minutes, hydrochloric acid and hydrogen peroxide heated to 75 ° C. ( ⁇ 5 ° C.) Immerse in a mixed solution of water (1: 9). Furthermore, after immersing in an aqueous solution containing about 5% hydrofluoric acid by volume ratio, the SiC bulk substrate is subjected to surface cleaning by performing a substitution treatment with pure water. Through the above steps, the SiC bulk substrate 36 to be heat-treated by the heat treatment apparatus 1a is completed.
  • the surface of the SiC bulk substrate 36 is not cleaned like other semiconductor materials such as silicon. This is because the chemical force that uniformly dissolves the surface of the SiC bulk substrate 36 has not yet been found because the atomic force in the SiC crystal is significantly stronger than the atomic force of the conventional semiconductor.
  • FIG. 32 is an optical microscopic image under dark field conditions on the surface of SiC bulk substrate 36 after the wet chemical solution cleaning step in the eighth embodiment of the present invention.
  • triangular defects were confirmed after epitaxial growth, while carrot defects were observed in the region surrounded by a broken line.
  • Relatively strong light emission is seen in the area surrounded by the broken line, and relatively weak light emission is seen in the area surrounded by the solid line or outside the area.
  • the extremely strong light emitting area reflects the unevenness of the back surface.
  • small dot-like luminescence is confirmed if observed in detail, these sites do not affect the subsequent results. Since such an observation method is sensitive to the surface state, it can be understood from this observation that some fine particles are attached to the surface of the SiC bulk substrate 36.
  • FIG. 33 is a scanning electron microscope image of SiC dust present on the surface of SiC bulk substrate 36 after the wet chemical solution cleaning step in the eighth embodiment of the present invention. As is apparent from FIG. 33, it can be determined that the foreign matter present in the minute light emission region has an acute angle shape and the size is at least a micrometer scale.
  • FIG. 34 is a spectrum showing the result of energy dispersive X-ray analysis performed on the area surrounded by the square in FIG. 33 in the eighth embodiment of the present invention.
  • the vertical axis represents spectral intensity
  • the horizontal axis represents energy.
  • the peaks from carbon and silicon are strong, and judging from their relative intensities, it was found that this deposit consists of SiC with a stoichiometric ratio of 1: 1. That is, it was found that SiC dust still adhered to the surface of the SiC bulk substrate 36 despite the above-described various cleaning operations.
  • FIG. 35 is a Nomarski differential interference optical microscope image under bright field conditions in which the same region as in FIG. 32 in the eighth embodiment of the present invention is observed after epitaxial growth.
  • the epitaxial growth was performed with the temperature of the SiC bulk substrate 36 being 1475 ° C.
  • each processing temperature in Embodiment 8 of the present invention will be described in detail.
  • the display value of the processing temperature strongly depends on the measurement method. Therefore, in principle, the temperature measurement in the present invention is unified with the measured value by a pyrometer. Incidentally, when the temperature is measured by another measuring method, the offset value with the value simultaneously measured by the pyrometer may be calculated and adjusted.
  • the power device includes a region where such a defect exists, a leakage current is generated when a high electric field is applied. That is, the presence of such a defect is a direct factor that greatly reduces the device yield. Therefore, unless these defects are removed, an epitaxial growth layer having good uniformity and suitable for power device fabrication cannot be obtained.
  • the takeout door 31 of the heat treatment apparatus 1a is opened, and the substrate holder 26a mechanically connected to the step reducing member 27 is taken out of the processing chamber 2.
  • the SiC bulk substrate 36 is placed in the recess 37 of the substrate holder 26a so that the surface for epitaxial growth faces upward.
  • the substrate holder 26a on which the SiC bulk substrate 36 is installed is introduced into the processing chamber 2 together with the step reducing member 27 (S7).
  • the surface for epitaxial growth of the SiC bulk substrate 36 comes into contact with the flow path 16 of the reducing gas.
  • the inside of the processing chamber 2 is evacuated to about 1 ⁇ 10 ⁇ 7 kPa by the exhaust pump 12. .
  • FIG. 36 is a diagram showing a temperature profile and a gas sequence during heat treatment of SiC bulk substrate 36 in the eighth embodiment of the present invention.
  • the vertical axis represents temperature and the horizontal axis represents time.
  • the SiC bulk substrate 36 is heat-treated with a temperature profile and gas sequence as shown in FIG.
  • hydrogen gas is introduced into the processing chamber 2 as a reducing gas.
  • the reducing gas is not limited to hydrogen gas.
  • the reducing gas supplied from the reducing gas supply source 7 is introduced into the processing chamber 2 through the valve 11 and the introduction nozzle 3 after the mixed impurity gas is removed through the reducing gas purifier 8. .
  • the reducing gas introduced into the processing chamber 2 is discharged out of the processing chamber 2 from the discharge nozzle 6 through the reducing gas flow path 16.
  • the discharged reducing gas is detoxified by the reducing gas abatement device 13.
  • the pressure is controlled so that the degree of vacuum in the processing chamber 2 is kept constant at, for example, about 25 kPa under the setting in which the reducing gas is introduced and the reducing gas is in contact with the epitaxial growth surface of the SiC bulk substrate 36.
  • a suitable pressure can change for every heat processing apparatus by the difference in the structure and shape of the processing chamber 2, etc. In consideration of such a difference, it is preferable to set a reduced pressure atmosphere within a range of 1 kPa to 70 kPa. If the pressure is lower than 1 kPa, the substitution reaction efficiency by the reducing gas described later is reduced.
  • the pressure is higher than 70 kPa, the etching with respect to the SiC bulk substrate 36 becomes dominant, and then the SiC bulk substrate. This is because the flatness of the surface of the epitaxial growth layer obtained by epitaxial growth on the surface 36 deteriorates.
  • the lower susceptor 22 and the substrate holder 26a are heated by energizing the induction heating coil 18, and the SiC bulk substrate 36 is heated to a predetermined processing temperature T1.
  • the temperature T1 is preferably set to a temperature of 1550 ° C. or higher, for example.
  • the temperature of the SiC bulk substrate 36 is maintained at the temperature T1 for the processing time t in a reducing gas atmosphere (S8).
  • the processing time t is, for example, 10 to 180 seconds, and is preferably set to an appropriate time depending on the processing temperature T1. At this time, when the reducing gas flowing through the flow path 16 is heated by energizing the upper induction heating coil 17 to heat the upper susceptor 21, the heating efficiency of the SiC bulk substrate 36 increases.
  • the temperature of the SiC bulk substrate 36 is lowered while maintaining the same pressure in a reducing gas atmosphere.
  • the main cause of carrot defects and triangular defects is caused by SiC dust adhering to the SiC bulk substrate 36. Therefore, the SiC dust is selectively removed so as not to damage the SiC bulk substrate 36 itself. For this purpose, it is extremely effective to heat-treat SiC dust chemically adsorbed on the SiC bulk substrate 36 in a reducing gas atmosphere.
  • this SiC dust adheres on the SiC bulk substrate 36 in the hydrofluoric acid solution used at the end of the above-described chemical treatment.
  • the hydrofluoric acid treatment is originally intended to remove the oxide film on the SiC surface. Accordingly, in the hydrofluoric acid solution, neither the SiC bulk substrate 36 nor the attached SiC dust forms an oxide film.
  • the SiC bulk substrate 36 is exposed from the hydrofluoric acid solution to the atmosphere, the oxidation of both surfaces starts immediately. Judging from the shape of the SiC dust, the surface of the SiC dust is not flat at the atomic level, so it is presumed that the SiC dust and the SiC bulk substrate 36 are attached via a thin oxide film.
  • both oxide films are removed by heat treatment in a reducing gas, and then the reducing property is reduced.
  • hydrogen atoms contained in the gas are extremely effective in stabilizing the surfaces by hydrogen replacement of both surfaces.
  • both surfaces are hydrogen-terminated with each other, an electrochemical repulsive force is generated between them, and the downstream side in the direction in which the reducing gas flows from the SiC bulk substrate 36 surface by the reducing gas flow itself. Because it can be moved to. As a result, the SiC dust adhering to the surface of the SiC bulk substrate 36 is removed without causing any damage to the SiC bulk substrate 36.
  • the temperature T3 of the SiC bulk substrate 36 when the supply of the reducing gas is stopped is preferably 900 ° C. or less, more preferably 300 ° C. or less. 300 ° C. or lower is preferable because not only the surface atoms of the SiC bulk substrate 36 are terminated with, for example, hydrogen atoms contained in the reducing gas, but also the substrate temperature is increased in order to efficiently manufacture the substrate. This is because the rate of decrease can be increased and efficient temperature reduction can be realized in a short time.
  • the time required for the temperature lowering process is short.
  • SiC dust or the like adhering / remaining in the processing chamber 2 newly adheres to the surface of the SiC bulk substrate for epitaxial growth cleaned by the heat treatment process described above, and an abnormality occurs during epitaxial growth. This is because current leakage defects may be formed as growth nuclei.
  • the step reducing member 27 adjacent to the substrate holder 26a, the surface of the substrate holder 26a that contacts the reducing gas flow path 16 and the surface of the step reducing member 27 that contacts the reducing gas flow path 16 are provided. Can exist on substantially the same plane. That is, since the mechanical step in the reducing gas flow path 16 can be reduced, it is possible to suppress the occurrence of turbulent flow in the reducing gas flow introduced into the processing chamber 2. When turbulent flow occurs, SiC dust once separated from the SiC bulk substrate 36 may not adhere to the downstream side and may adhere to the SiC bulk substrate 36 again. By suppressing the occurrence of turbulent flow, the reattachment of SiC dust can be suppressed, so that a SiC epitaxial wafer having a low defect density after epitaxial growth can be obtained.
  • the step reducing member 28 is installed adjacent to the upper susceptor 21, the surface of the upper susceptor 21 that contacts the reducing gas flow path 16 and the surface of the step reducing member 28 that contacts the reducing gas flow path 16. Can exist on substantially the same plane. That is, since the mechanical level difference in the flow path 16 of the reducing gas can be reduced, it is possible to suppress the occurrence of turbulent flow in the reducing gas introduced into the processing chamber 2. Thereby, a SiC epitaxial wafer having a lower defect density after epitaxial growth can be obtained.
  • the substrate holder 26a By disposing the plurality of recesses 37 in the substrate holder 26a so as to be arranged in a two-dimensional face-centered lattice, the substrate holder 26a has two SiC bulk substrates 36 on a plane substantially parallel to the direction in which the reducing gas flows. By supporting the plurality of SiC bulk substrates 36 so as to be arranged in a two-dimensional face-centered lattice, the SiC bulk substrates 36 can be more densely arranged on the substrate holder 26a. Thereby, a plurality of SiC bulk substrates 36 can be heated more uniformly on substrate holder 26a.
  • the SiC bulk substrate 36 in a two-dimensional face-centered lattice shape in which one side of the lattice is substantially parallel to the direction in which the reducing gas flows on the substrate holder 26a, it is substantially parallel to the direction in which the reducing gas flows.
  • the SiC bulk substrates 36 can be more densely arranged on the substrate holder 26a without reducing the distance between the SiC bulk substrates 36 adjacent in the direction.
  • SiC dust separated from the SiC bulk substrate 36 moves on the flow of the reducing gas and moves to the reducing gas.
  • the SiC dust separated from the SiC bulk substrate 36 is adjacent to another SiC bulk substrate 36 adjacent in a direction substantially parallel to the direction in which the reducing gas flows. It can suppress adhering to the top again.
  • the substrate holder 26a is formed of SiC, TaC or graphite (carbon), or the substrate holder 26a is formed so as to have a layer of SiC, TaC or graphite (carbon) on the surface, thereby being a processing object. An adverse effect on the electrical conductivity of the SiC bulk substrate 36 can be suppressed.
  • step reducing member 27 and the step reducing member 28 which are formed of SiC, TaC or graphite (carbon), or formed so that the substrate holder 26a has a layer of SiC, TaC or graphite (carbon) on the surface.
  • the step reducing member 27 and the step reducing member 28 are arranged on both the upstream side and the downstream side of the substrate holder 26a with respect to the flow direction of the reducing gas.
  • the influence on the reattachment of SiC dust once separated from the SiC bulk substrate 36 is greater. .
  • the step reducing member 27 and the step reducing member 28 are disposed only on the upstream side of the substrate holder 26a, a certain effect can be obtained.
  • a certain effect can be obtained.
  • the step reducing member 27 was installed so as to be in contact with the inner wall of the processing chamber 2.
  • the surface does not necessarily have to be in contact with the inner wall of the processing chamber 2.
  • the same applies to the step reducing member 28, and the surface of the upper susceptor 21 in contact with the reducing gas flow path 16 and the surface of the step reducing member 28 in contact with the reducing gas flow path 16 are on substantially the same plane. It only needs to be installed so that it exists. Therefore, the thickness, shape, etc. of the step reducing member 27 and the step reducing member 28 may be set as appropriate, and need not be plate-like members.
  • the induction heating coil 17 and the induction heating coil 18 are installed on the outer surface of the processing chamber 2, but the present invention is not limited to this and may be installed inside the processing chamber 2. Furthermore, although the induction heating coil 17 and the induction heating coil 18 are used as the heating device, the present invention is not limited to this. However, since the induction heating coil can uniformly heat a wide range, when many SiC bulk substrates 36 are heat-treated, it is preferable to use the induction heating coil.
  • the introduction nozzle 3 is connected to the side surface of the processing chamber 2, but the connection location is not limited to the side surface, and may be another location such as an upper surface or a lower surface. Similarly, the connection location of the discharge nozzle 6 is not limited to the upper surface.
  • the number of introduction nozzles 3 is not limited to one, and a plurality of introduction nozzles 3 may be provided. For example, when a large number of fine nozzles are provided densely, generation of turbulent flow in the reducing gas can be suppressed. Similarly, a plurality of discharge nozzles 6 may be provided.
  • the mechanical step in the reducing gas flow path 16 is reduced by installing the step reducing member 27 and the step reducing member 28 in the processing chamber 2.
  • the step reducing member 27 and the step reducing member 28 may be formed as a part of the inner wall of the processing chamber 2 so as to be integrated with the inner wall of the processing chamber 2. That is, the inner wall of the processing chamber 2 and the surface of the substrate holder 26a that contacts the reducing gas flow path 16 and the surface of the upper susceptor 21 that contacts the reducing gas flow path 16 appear to be on substantially the same plane. You may form in.
  • FIG. FIG. 37 is a side sectional view showing a heat treatment apparatus 1b according to Embodiment 9 of the present invention.
  • the same reference numerals as those in FIG. 25 denote the same or corresponding components, and a description thereof will be omitted.
  • the eighth embodiment of the present invention is different from the eighth embodiment in that a substrate holder 26 b is installed below the upper susceptor 21 instead of installing the substrate holder 26 a on the lower susceptor 22.
  • the surface of the substrate holder 26b that contacts the reducing gas flow path 16 and the surface of the step reduction member 28 that contacts the reducing gas flow path 16 exist on substantially the same plane. Yes.
  • the surface of the lower susceptor 22 in contact with the reducing gas channel 16 and the surface of the step reducing member 27 in contact with the reducing gas channel 16 are present on substantially the same plane.
  • FIG. 38 is a cross-sectional view taken along the line AA of FIG. 37 in the ninth embodiment of the present invention.
  • the substrate holder 26b is supported by the side surface susceptor 41, and is arranged so that the lower surface thereof is in contact with the flow path 16 of the reducing gas.
  • the upper susceptor 21 and the substrate holder 26b are in contact with each other.
  • the reducing gas introduced into the processing chamber 2 from the introduction nozzle 3 flows through the flow path 16 in the direction perpendicular to the paper surface.
  • FIG. 39 is a cross-sectional view taken along the line BB of FIG. 37 in the ninth embodiment of the present invention.
  • the eighth embodiment of the present invention is different from the eighth embodiment in that the discharge nozzle 6 is connected not to the upper surface of the processing chamber 2 but to two opposite side surfaces.
  • the reducing gas introduced into the processing chamber 2 from the introduction nozzle 3 flows through the flow path 16 in the horizontal direction in FIG. 37, that is, in the direction perpendicular to the paper surface in FIG. 38, and is discharged out of the processing chamber 2 from the discharge nozzle 6.
  • the reducing gas discharged from the discharge nozzle 6 passes through the exhaust pump 12 and enters the reducing gas abatement device 13 for detoxification.
  • FIG. 40 is a cross sectional view showing a state where SiC bulk substrate 36 is supported by substrate holder 26b in the ninth embodiment of the present invention.
  • FIG. 41 is a perspective view showing a substrate holder 26b according to Embodiment 9 of the present invention.
  • the substrate holder 26b has a through hole 42 for supporting the SiC bulk substrate 36 on the side of the through hole 42 in contact with the reducing gas flow path 16, that is, the lower side in FIG.
  • the support part 43 is provided.
  • the through hole 42 has a shape similar to the outer shape of the SiC bulk substrate 36 and is formed larger than the diameter of the SiC bulk substrate 36. Specifically, the size is preferably such that a gap of about 500 ⁇ m is generated between the outer periphery of the SiC bulk substrate 36 and the through hole 42.
  • Supporting portion 43 is similar to SiC bulk substrate 36 and is formed smaller than the diameter of SiC bulk substrate 36.
  • the SiC bulk substrate 36 when the SiC bulk substrate 36 is inserted into the through hole 42 from the upper side in FIG.
  • the SiC bulk substrate 36 is installed in the through hole 42 so that the surface for epitaxial growth faces downward, and the surface for epitaxial growth of the SiC bulk substrate 36 is in contact with the flow path 16 of the reducing gas.
  • a soaking plate 46 is installed so as to fill a gap between the SiC bulk substrate 36 and the upper susceptor 21 in order to increase heating efficiency.
  • the soaking plate 46 is preferably made of the same material as the substrate holder 26b. Since the SiC bulk substrate 36 often warps concentrically due to the difference in polishing state between the front and back surfaces, the shape of the soaking plate 46 is curved in accordance with the warp of the SiC bulk substrate 36 in order to increase the heating efficiency. It is preferable.
  • the through holes 42 of the substrate holder 26b are arranged in a two-dimensional face-centered lattice, and the substrate holder 26b has a plurality of SiC bulk substrates 36 on a plane substantially parallel to the direction in which the reducing gas flows. Can be supported.
  • the shape of the through hole 42 is shown as a circle for the sake of simplicity.
  • the SiC bulk substrate 36 usually has a straight region such as an orientation flat, and thus the through hole 42. It is also preferable that the shape has a linear region and is substantially similar to the outer shape of the SiC bulk substrate 36.
  • the substrate holder 26b has the surface for epitaxial growth of the SiC bulk substrate 36 facing downward, and the surface for epitaxial growth of the SiC bulk substrate 36 is a flow of reducing gas.
  • SiC dust separated from the surface of the SiC bulk substrate 36 falls downward by gravity due to the effect of the heat treatment in the reducing gas atmosphere.
  • SiC dust once separated from the surface of SiC bulk substrate 36 can be prevented from reattaching to the surface of SiC bulk substrate 36. Therefore, a SiC epitaxial wafer having a lower defect density after epitaxial growth can be obtained.
  • FIG. FIG. 42 is a perspective view showing a substrate holder 26c which is a substrate support in Embodiment 10 of the present invention. 42, the same reference numerals as those in FIG. 30 denote the same or corresponding components, and a description thereof will be omitted.
  • the substrate holder 26a while the plurality of SiC bulk substrates 36 are supported by the substrate holder 26a so as to be arranged in a two-dimensional face-centered lattice on a plane substantially parallel to the flow direction of the reducing gas,
  • the configuration in which the substrate holder 26c supports the SiC bulk substrate 36 on a plurality of planes substantially parallel to each other is different.
  • the substrate holder 26c has a plurality of substrate trays 47, and the plurality of substrate trays 47 are supported by tray support bars 48 so as to be substantially parallel to each other.
  • a recess 37 which is a region for supporting the SiC bulk substrate 36, is formed in the same manner as the substrate holder 26a.
  • one concave portion 37 is formed for each substrate tray 47, and one SiC bulk substrate 36 can be supported on each substrate tray 47.
  • the interval between the substrate trays 47 may be set to, for example, about 1 mm from the viewpoint of workability and downsizing of the apparatus.
  • Recess 37 is the same as that of substrate holder 26a in the eighth embodiment of the present invention, and the depth thereof is a mechanical step between SiC bulk substrate 36 placed in recess 37 and substrate tray 47. Is preferably set so as not to occur as much as possible.
  • the SiC bulk substrate 36 is placed in the recess 37 so that the surface for epitaxial growth faces upward, and the surface for epitaxial growth of the SiC bulk substrate 36 is in contact with the flow path of the reducing gas.
  • the shape of the recess 37 is shown as a circle.
  • the SiC bulk substrate 36 usually has a linear region such as an orientation flat and an index flat. It is also preferable that the shape has a linear region and is substantially similar to the outer shape of the SiC bulk substrate 36.
  • the substrate tray 47 is shown to have a circular shape, but is not limited to a circular shape.
  • the material of the substrate holder 26c is the same as that of the substrate holder 26a according to the eighth embodiment of the present invention.
  • the main body portions of the substrate tray 47 and the tray support bar 48 of the substrate holder 26c are made of high-purity graphite (carbon).
  • the substrate holder 26c is preferably formed by coating the surface of the main body portion with a layer of SiC or TaC.
  • the SiC bulk substrate 36 is set on the above-described substrate holder 26c, and is fixed in the processing chamber 2 of the heat processing apparatus for heat treatment.
  • the heat treatment apparatus has, for example, a cylindrical shape that covers the substrate holder 26c.
  • the reducing gas may be flowed so that a sufficient amount is supplied to the surface of the SiC bulk substrate 36 placed on the substrate tray 47.
  • the introduction nozzle 2 is installed at the upper left in FIG. 42 and the discharge nozzle 6 is installed at the lower right, the reducing gas can flow in a laminar flow along the surface of each SiC bulk substrate 36.
  • the tray support bar 48 prevents the flow of the reducing gas, so that turbulent flow is more likely to occur than in other regions, and the volume of the region where turbulent flow is likely to occur is It fluctuates from moment to moment during heat treatment due to the influence of fluctuations in the flow of reducing gas and reducing gas flow.
  • SiC dust removed from the surface of the SiC bulk substrate 36 by the heat treatment is taken into the turbulent flow generated in the vicinity of the tray support rod 48, it stays in this turbulent region for a long time, and the SiC bulk substrate 36 after the heat treatment is completed There is a possibility of re-adhering to the surface.
  • the region where the turbulent flow is generated is limited to the vicinity of the tray support bar 48, if the SiC bulk substrate 36 is installed at a position sufficiently away from the tray support bar 48, there is a possibility that the SiC dust as described above reattaches. Can be reduced. In the region away from the tray support bar 48, that is, for example, about 5 mm from the outer periphery of the substrate tray 47, turbulent flow hardly occurs. Therefore, the SiC bulk substrate is affected by the influence of the turbulent flow generated in the vicinity of the tray support bar 48.
  • the distance between the outer periphery of the substrate tray 47 and the outer periphery of the SiC bulk substrate 36 is set to be larger than 5 mm. do it.
  • the distance between the outer periphery of the substrate tray 47 and the outer periphery of the SiC bulk substrate 36 is excessively increased, that is, if the substrate tray 47 is excessively increased with respect to the size of the SiC bulk substrate 36, the heat treatment must be performed.
  • the volume that must be increased increases the heating efficiency. From the viewpoint of heating efficiency, it is preferable that the distance between the outer periphery of the substrate tray 47 and the outer periphery of the SiC bulk substrate 36 be smaller than 100 mm.
  • the flow rate of the reducing gas is varied during the heat treatment to effectively reduce the so-called Reynolds number as an index for generating turbulent flow. Change it.
  • a method of changing the flow rate of the reducing gas for example, it is effective to change it irregularly.
  • the SiC bulk substrate 36 is supported on the substrate trays 47 that are substantially parallel to each other, that is, on a plane that is substantially parallel to each other. Since the SiC bulk substrates 36 are arranged in a stacked manner, the heat treatment apparatus can be reduced in size as compared with the case where a plurality of SiC bulk substrates 36 are arranged on the same plane.
  • the distance between the outer periphery of the substrate tray 47 and the outer periphery of the SiC bulk substrate 36 is larger than 5 mm and smaller than 100 mm. Due to this, the possibility of adhering to the surface of the SiC bulk substrate 36 again can be reduced. Furthermore, a decrease in heating efficiency during heat treatment can also be suppressed.
  • one SiC bulk substrate 36 is placed on one substrate tray 47, but a plurality of SiC bulk substrates 36 are placed on one substrate tray 47. May be.
  • the substrate tray 47 and the tray support bar 48 of the substrate holder 26c are separate members.
  • the substrate tray 47 and the tray support bar 48 are integrated as one member.
  • a substrate holder 26c may be formed.
  • the shape of the tray support bar 48 is not limited to a bar shape.
  • the plurality of substrate trays 47 are arranged to be stacked in the vertical direction, that is, the plurality of SiC bulk substrates 36 are arranged in the vertical direction.
  • the substrate holder 26c shown in FIG. 42 is rotated by 90 ° and the surface of the SiC bulk substrate 36 is set in the vertical direction. And may be substantially parallel to each other.
  • the substrate holder 26c and the heat treatment apparatus are lengthened, but the layers are stacked in the vertical direction.
  • the substrate holder 26c and the heat treatment apparatus are mechanically stabilized. Accordingly, it is possible to reduce the influence of vibration or the like on the heat treatment apparatus. In this case, it is preferable to fix the SiC bulk substrate 36 placed on the substrate tray 47 so as not to fall.
  • the shape of the substrate holder 26c is not limited to the shape shown in FIG. 42.
  • a rectangular parallelepiped is subjected to a half-pipe-shaped concave machining, and the SiC bulk substrate 36 is inserted into and supported by the half-pipe-shaped portion. It is good also as a simple structure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

 表面の平坦性が極めて良好かつエピタキシャル成長後に表れるキャロット欠陥及び三角欠陥が著しく低密度な炭化珪素エピタキシャルウエハの製造方法を提供する。 炭化珪素エピタキシャルウエハを、<0001>面からの傾斜角が5度よりも小さな炭化珪素バルク基板を還元性ガス雰囲気中で第1の温度T1および処理時間tの条件でアニールする第1の工程と、還元性ガス雰囲気中で基板温度を低下する第2の工程と、第1の工程でのアニール温度T1よりも低い第2の温度T2で少なくともシリコン原子を含むガスと炭素原子を含むガスとを供給してエピタキシャル成長する第3の工程と、で製造する。

Description

炭化珪素エピタキシャルウエハ及びその製造方法、エピタキシャル成長用炭化珪素バルク基板及びその製造方法並びに熱処理装置
 本発明は炭化珪素パワーデバイス等に用いられる炭化珪素エピタキシャルウエハ及びその製造方法、エピタキシャル成長用炭化珪素バルク基板及びその製造方法並びに炭化珪素バルク基板を熱処理するための熱処理装置に関する。
 炭化珪素(以下「SiC」という)は、珪素(以下「Si」という)に比べてバンドギャップが大きく、また絶縁破壊電界強度、飽和電子速度および熱伝導度などの物性値が優れており、半導体パワーデバイス材料として優れた性質を有する。特に、このSiCを用いたパワーデバイスでは電力損失の大幅な低減・小型化等が可能となり、電源電力変換時の省エネルギー化が実現できるため、電気自動車の高性能化、太陽電池システム等の高機能化等、低炭素社会実現の上で、キーデバイスとなる可能性を有している。
 SiCパワーデバイスを製造するに当たっては、予め熱CVD法(熱化学気相堆積法)等によりSiCバルク基板上に半導体デバイスの活性領域をエピタキシャル成長することが必須である。ここで活性領域とは、結晶中におけるドーピング密度及び膜厚が精密に制御された上で作りこまれている成長方向軸を含む断面領域を指す。バルク基板に加えて、このようなエピタキシャル成長層が必要とされる理由は、デバイスの設計仕様によりドーピング濃度及び膜厚がほぼ規定されるからであり、また、通常、バルク基板のドーピング濃度よりも一層の高精度の制御性が求められるためである。
 SiCバルク基板上へエピタキシャル成長層を形成したウエハを、以下、エピタキシャルウエハと称する。SiCデバイスはエピタキシャルウエハに対して様々な加工を施して作製されるため、一枚のエピタキシャルウエハから所望の特性を有するデバイスが作製される個数の割合、つまり、いわゆる素子歩留りは、エピタキシャル成長層の電気的特性の均一性に強く依存している。即ち、エピタキシャルウエハ面内において他の領域に比べて絶縁破壊電界が小さい、或いは、一定の電圧を印加した際に相対的に大きな電流が流れるような局所的な領域が存在すれば、当該領域を含むデバイスの特性は例えば耐電圧特性が劣ってしまい、相対的に小さな印加電圧においても、いわゆるリーク電流が流れる不具合が生じる。言い換えれば、素子歩留りを第一義的に規定する要素はエピタキシャルウエハの結晶学的な均一性である。かかる均一性を阻害する要因として、エピタキシャル成長時の不具合に起因する、いわゆる種々の電流リーク欠陥の存在が知られている。
 上述の結晶欠陥に共通する特徴は、結晶における原子配列の周期性が結晶成長方向に沿って局所的に不完全となっている点である。SiCのエピタキシャル成長によって生じる欠陥として、その表面形状の特徴から、キャロット欠陥、三角欠陥等と呼称される電流リーク欠陥が知られている。
 これらの欠陥の発生を抑制する方法として、例えば、特許文献1には欠陥の発生を抑止するためのエピタキシャル成長層を、バルク基板と活性層との間に、典型的な成長温度として1500℃未満で成長する方法が挙げられている。
 また、例えば特許文献2には、温度1400℃、圧力30Torr(4.0kPa)の条件下において40分間水素エッチングし、さらに、温度を150℃高温化して、かつ42Torr(5.6kPa)と相対的に高圧化してエピタキシャル成長することにより、基底面転位密度が平均値で20/cmとなるエピタキシャルウエハが得られる実施例が挙げられている。
 SiC結晶には良く知られているようにポリタイプと呼ばれる特有の周期性が存在する。即ち、化学量論比的組成はSiとCとで一対一であり、かつ、結晶格子が六方最密充填構造であっても、本構造におけるc軸に沿って原子配列に別種の周期性が存在する。この原子スケールでの周期及び結晶格子の対称性によって、SiCの物性は規定される。現在デバイス応用の観点から最も注目を集めているのは、4H-SiCと呼ばれるタイプである。4H-SiCを用いたパワーデバイスでは、主に原材料費を低減するという観点から、<0001>面から<11-20>方向に5度程度よりも小さな角度で傾斜させ、かつ、Si原子がC原子に比べて、より安定に配置し得る面を表面とするエピタキシャルウエハを用いるのが主流である。
 このようなエピタキシャルウエハでは、通常、その表面に数ナノメートルの高低差を有する凹凸が<1-100>方向に平行な形で出現する。かかる表面形状の凹凸はステップバンチングと呼ばれる。ステップバンチングが存在する場合、エピタキシャル成長層の表面近傍に電界等によって誘起される電気的キャリアは、表面に平行な面内でステップバンチングに対して平行ではない向きに移動する場合、直接的な電位障壁となる。即ち、移動度、従って、電気伝導率が低下し、デバイス特性が悪化する。このため、ステップバンチングが存在する場合、電気伝導度のウエハ面内一様性が低下する不具合が生じる。よって、ステップバンチングが存在する場合、エピタキシャル成長層表面近傍にキャリアを誘起するMOS型等のデバイスでは、その具体的構造の設計段階及び製造段階での自由度が著しく制限される。
特開2007-284298 特開2005-311348
 特許文献1の手法では、本質的にデバイス特性とは無関係であり活性層とは明確に異なる欠陥抑止層を、活性層とは異なる成長条件で別途形成する必要がある。これは、原料ガスの利用効率、エピタキシャルウエハの作製時間等の観点からは著しく不利であり、生産性を低下させる不具合が生じる。さらに、デバイスの電気的特性はエピタキシャル成長層の電気的特性によって本質的に規定されるため、かかる欠陥抑止層の導入によってデバイス構造上の制約条件が加わる結果、デバイス設計における自由度が低減するという問題も発生する。
 一方、特許文献2の手法ではこのような抑止層は不要であるが、事実上40分以上に亘って水素エッチングを行い、さらに成長時には実質的に圧力及び温度を共に上昇しなければならない。これは、エピタキシャルウエハの製造上の時間的効率、即ちコストの観点で不利であり、また、装置状態を大きく変化しなければならないという装置上の問題、特に装置の排気系に対する負荷が大きいという問題がある。なお、特許文献2には基底面転位に関する記載はあるものの、素子歩留りを本質的に規定するキャロット欠陥及び三角欠陥等の電流リーク欠陥については一切言及されていない。
 また、4H-SiCタイプのSiCバルク基板において表面が<0001>面から<11-20>方向に5度程度よりも小さな角度で傾斜することによってSi原子がC原子に比べてより安定に配置されるような場合には、エピタキシャル成長するとステップバンチングと呼ばれる凹凸が形成される傾向が強いので、かかるステップバンチングがデバイス特性へ及ぼす影響を回避するため、デバイス構造等が極端に制限されるという重大な問題があった。
 本発明は、かかる問題を解決するためになされたもので、原料ガスの利用効率を低減すること無くエピタキシャルウエハの作製時間を短縮して良好な生産性を確保した上で、SiCデバイスにおいて電流リーク源となるエピタキシャル成長後の欠陥密度が著しく低い、つまり、高い素子歩留りが得られ、しかも、良好な電気的特性を得る上で重要な要素である平坦性に優れたSiCエピタキシャルウエハを提供するものである。
 また、本発明は、原料ガスの利用効率を低下させるような工程や長時間の処理を要し生産性を低下させるような工程等の特殊な前処理工程を行うことなしにSiCバルク基板上に活性層のエピタキシャル成長を行っても、SiCデバイスにおいて電流リーク源となるエピタキシャル成長後の欠陥密度が低い、つまり、高い素子歩留りが得られるSiCエピタキシャルウエハを得ることができるエピタキシャル成長用SiCバルク基板を提供するものである。
 また、本発明は、長時間の処理を要し生産性を低下させるような工程等の特殊な前処理工程を行うことなしにSiCバルク基板上に活性層のエピタキシャル成長を行っても、SiCデバイスにおいて電流リーク源となるエピタキシャル成長後の欠陥密度が低い、つまり、高い素子歩留りが得られるSiCエピタキシャルウエハを得ることができるエピタキシャル成長用SiCバルク基板を得るための熱処理装置を提供するものである。
 本発明に係るSiCエピタキシャルウエハの製造方法は、<0001>面から傾斜角が5度よりも小さな炭化珪素バルク基板を還元性ガス雰囲気中で第1の温度T1および処理時間tの条件でアニールする第1の工程と、上記還元性ガス雰囲気中で基板温度を低下する第2の工程と、上記第1の工程でのアニール温度T1よりも低い第2の温度T2で少なくともシリコン原子を含むガスと炭素原子を含むガスとを供給してエピタキシャル成長する第3の工程と、を備えたことを特徴とする。
 また、本発明に係るエピタキシャル成長用SiCバルク基板の製造方法は、<0001>面からの傾斜角が5度よりも小さな炭化珪素バルク基板を還元性ガス雰囲気中で第1の温度T1および処理時間tの条件でアニールする第1の工程と、還元性ガス雰囲気中で炭化珪素バルク基板の温度を第1の温度T1よりも低い第3の温度T3まで低下させる第2の工程と、還元性ガスの供給を停止する第3の工程と、炭化珪素バルク基板の温度を前記第3の温度T3よりも低い温度に低下させる第4の工程と、を備えたものである。
 また、本発明に係る熱処理装置は、炭化珪素バルク基板を還元性ガス雰囲気で熱処理するための処理室と、処理室内に還元性ガスを導入するための還元性ガス導入部と、処理室内で炭化珪素バルク基板を支持するための基板支持具と、処理室外へ還元性ガスを排出するための還元性ガス排出部と、処理室内の還元性ガスの流れる方向に対して基板支持具よりも上流側に基板支持具と隣接して設置された段差軽減部材と、炭化珪素バルク基板を加熱するための加熱装置と、を備え、基板支持具の還元性ガスの流路と接する面と、段差軽減部材の還元性ガスの流路と接する面とは、ほぼ同一の平面上に存在するものである。
 本発明に係るSiCエピタキシャルウエハの製造方法によれば、原料ガス等の利用効率を低減することなく、SiCエピタキシャルウエハの作製時間を短縮して良好な生産性を確保した上で、SiCデバイスにおいて電流リーク源となるエピタキシャル成長後の欠陥密度が著しく低く、かつ、優れたデバイス特性を得る上で重要なウエハ表面の平坦性が極めて良好なSiCエピタキシャルウエハを簡便に作製できる。
 また、本発明に係るエピタキシャル成長用SiCバルク基板の製造方法よれば、例えば原料ガス等の利用効率を低下させたり生産性を低下させたりするような特殊な前処理工程を行うことなしにエピタキシャル成長を行ってもSiCデバイスにおいて電流リーク源となるエピタキシャル成長後の欠陥密度が低いSiCエピタキシャルウエハを得ることができるエピタキシャル成長用SiCバルク基板を簡便に作製できる。
 また、本発明に係る熱処理装置によれば、長時間の処理を要する等の生産性を低下させるような特殊な前処理工程を行うことなしにエピタキシャル成長を行ってもSiCデバイスにおいて電流リーク源となるエピタキシャル成長後の欠陥密度が低いSiCエピタキシャルウエハを得ることができるエピタキシャル成長用SiCバルク基板を簡便に作製できる熱処理装置を得ることができる。
本発明の実施の形態1におけるSiCエピタキシャルウエハの製造手順を示す工程フロー図である。 本発明の実施の形態1におけるウェット薬液処理後のSiCバルク基板の表面に対する暗視野条件下での光学顕微鏡像である。 本発明の実施の形態1におけるウェット薬液処理後のSiCバルク基板の表面に存在するSiC塵の走査型電子顕微鏡像である。 本発明の実施の形態1におけるウェット薬液処理後のSiCバルク基板の表面に存在するSiC塵のエネルギー分散型X線分析スペクトルである。 本発明の実施の形態1における図2と同じ領域をエピタキシャル成長後に観察した明視野条件下でのノマルスキー微分干渉光学顕微鏡像である。 本発明の実施の形態1におけるSiCエピタキシャルウエハの基板温度の時間変化及びガスフローである。 本発明の実施の形態1における結晶成長温度1550℃でエピタキシャル成長したウエハ表面の10μm角正方領域に対する原子間力顕微鏡像である。 本発明の実施の形態1における結晶成長温度1525℃でエピタキシャル成長したウエハ表面の10μm角正方領域に対する原子間力顕微鏡像である。 本発明の実施の形態1における結晶成長温度1500℃でエピタキシャル成長したウエハ表面の10μm角正方領域に対する原子間力顕微鏡像である。 本発明の実施の形態1における結晶成長温度1475℃でエピタキシャル成長したウエハ表面の10μm角正方領域に対する原子間力顕微鏡像である。 本発明の実施の形態1における結晶成長温度1450℃でエピタキシャル成長したウエハ表面の10μm角正方領域に対する原子間力顕微鏡像である。 本発明の実施の形態2におけるエピ欠陥密度と標準化温度×時間の関係を示す図である。 本発明の実施の形態3におけるエピタキシャル成長層中のN型残留不純物濃度のC/Si比依存性を示すグラフである。 本発明の実施の形態4におけるエピタキシャル成長層中のN型残留不純物濃度の結晶成長温度T2依存性を示すグラフである。 本発明の実施の形態5におけるエピタキシャル成長用SiCバルク基板の製造手順を示すフローチャートである。 本発明の実施の形態5におけるウェット薬液洗浄工程後のSiCバルク基板の表面に対する暗視野条件下での光学顕微鏡像である。 本発明の実施の形態5におけるウェット薬液洗浄工程後のSiCバルク基板の表面に存在するSiC塵の走査型電子顕微鏡像である。 本発明の実施の形態5における図17中の正方形で囲まれた領域に対してエネルギー分散型X線分析を行った結果を示すスペクトルである。 本発明の実施の形態5における図16と同じ領域をエピタキシャル成長後に観察した明視野条件下でのノマルスキー微分干渉光学顕微鏡像である。 本発明の実施の形態5におけるSiCバルク基板の温度の時間変化及びガスシーケンスを示す図である。 本発明の実施の形態5におけるアニール処理後にエピタキシャル成長を行う実験に用いたSiCバルク基板の温度の時間変化及びガスシーケンスを示す図である。 本発明の実施の形態5におけるSiCエピタキシャルウエハの10μm角正方領域に対する原子間力顕微鏡像である。 本発明の実施の形態6におけるエピタキシャル欠陥の密度と標準化温度×時間の関係を示す図である。 本発明の実施の形態7におけるアニール処理後にエピタキシャル成長を行う実験に用いたSiCバルク基板の温度の時間変化及びガスシーケンスを示す図である。 本発明の実施の形態8における熱処理装置を示す側面断面図である。 本発明の実施の形態8における熱処理装置を示す上面図である。 本発明の実施の形態8における基板ホルダおよび段差軽減部材を示す上面図である。 本発明の実施の形態8における基板ホルダを示す断面図である。 本発明の実施の形態8における基板ホルダでSiCバルク基板を支持した様子を示す断面図である。 本発明の実施の形態8における基板ホルダを示す斜視図である。 本発明の実施の形態8におけるエピタキシャル成長用SiCバルク基板の製造手順を示すフローチャートである。 本発明の実施の形態8におけるウェット薬液洗浄工程後のSiCバルク基板の表面に対する暗視野条件下での光学顕微鏡像である。 本発明の実施の形態8におけるウェット薬液洗浄工程後のSiCバルク基板の表面に存在するSiC塵の走査型電子顕微鏡像である。 本発明の実施の形態8における図33中の正方形で囲まれた領域に対してエネルギー分散型X線分析を行った結果を示すスペクトルである。 本発明の実施の形態8における図32と同じ領域をエピタキシャル成長後に観察した明視野条件下でのノマルスキー微分干渉光学顕微鏡像である。 本発明の実施の形態8におけるSiCバルク基板の熱処理時の温度プロファイルおよびガスシーケンスを示す図である。 本発明の実施の形態9における熱処理装置を示す側面断面図である。 本発明の実施の形態9における図37のA-A断面図である。 本発明の実施の形態9における図37のB-B断面図である。 本発明の実施の形態9における基板ホルダでSiCバルク基板を支持した様子を示す断面図である。 本発明の実施の形態9における基板ホルダを示す斜視図である。 本発明の実施の形態10における基板ホルダを示す斜視図である。
実施の形態1.
 図1は、本発明の実施の形態1におけるSiCエピタキシャルウエハの製造手順を示す工程フロー図である。
 本発明で使用するSiCバルク基板は、4H-SiCタイプで、<0001>面から<11-20>方向に5度程度よりも小さな角度で傾けた仕様の基板である。なお、傾斜方向は<11-20>方向に厳密に限定されるものではなく、他の方向に傾斜した仕様の基板でも良い。
 まず、SiCバルク基板を、予め機械研磨及び、酸性又はアルカリ性を呈する薬液を用いて化学機械研磨により平坦化処理(CPM処理)する。平坦化処理後のSiCバルク基板をアセトン等を用いて超音波洗浄を施して、表面に付着した有機物を除去する。次に、硫酸と過酸化水素水とを体積比率で5:1に混合して、約130℃(±5℃)に加熱した混合溶液中に、SiCバルク基板を浸漬することにより、主に金属付着物を除去する。さらに、王水により残留金属付着物を除去する。
 次に、このSiCバルク基板に対して、いわゆるRCA洗浄を行う。即ち、75℃(±5℃)に加熱したアンモニア水と過酸化水素水の混合溶液(1:9)中に10分間浸した後、75℃(±5℃)に加熱した塩酸と過酸化水素水の混合溶液(1:9)に浸す。さらに、体積比率で5%程度のフッ酸を含む水溶液に浸した後、純水により置換処理を施して、SiCバルク基板に対する表面洗浄を行う。しかしながら、上述の一連のウェット薬液洗浄によっても、SiCバルク基板表面は他の例えばシリコン等の半導体材料のようには清浄とはならない。これは、SiC結晶における原子間力が従来の半導体の原子間力に比べて著しく強いため、SiCバルク基板表面を均一に溶解する薬液が未だ見出されていないからである。
 図2は、上記処理後のSiCバルク基板の表面を暗視野条件の下で、光学顕微鏡観察を行った結果である。後述するが、図2において実線で囲まれた領域では、エピタキシャル成長後、三角欠陥が確認され、一方、破線で囲まれた領域ではキャロット欠陥が観測された。破線で囲まれた領域では比較的強い発光が見られ、実線で囲まれた領域内、あるいは領域外の近傍で、比較的弱い発光が見られる。なお、実線矢印で示した直線形状はSiCバルク基板裏面の研磨傷に起因するものであり、また、極めて強い発光領域は裏面の凹凸を反映したものである。なお、詳細に観察すればより小さな点状の発光が確認されるものの、これらの部位は後の結果に影響を及ぼさない。このような観察法は表面状態に敏感であるため、かかる観察からSiCバルク基板表面に何らかの微小な粒が付着していることが分かる。
 上記処理後のSiCバルク基板を走査型電子顕微鏡によってさらに評価した結果を図3に示す。図3から明らかな通り、上記微小発光領域に存在する異物は鋭角状を呈しており、その大きさは少なくともマイクロメートルスケールであることが判別できる。図3中の正方形で囲まれた領域に対して、エネルギー分散型X線分光により得られたスペクトルを図4に示す。図4の縦軸はスペクトル強度、横軸はエネルギーを表している。図から分かるように、炭素及びシリコンからのピークが強く、これらの相対強度から判断すると、この付着物は化学量論比が一対一のSiCからなることが分かった。即ち、上述の種々の洗浄を行ったにもかかわらず、SiCバルク基板表面には未だにSiC塵が付着していることが判明した。
 図2で示したような、予め、SiCバルク基板に対する暗視野条件下で表面観察を行った領域上に、1475℃でエピタキシャル成長を行った後の微分干渉光学顕微鏡像を図5に示す。以下、本発明に至る過程で得られた実験結果における各処理温度を詳細に記述するが、かかる処理温度の表示値は、CVD装置における測定方法に強く依存する。そこで、本発明における温度の測定は原則としてパイロメーターでの測定値に統一している。ちなみに、他の測定方法で温度を測定した場合は、パイロメーターで同時に測定した値とのオフセット値を計算して調整すれば良い。
 図5から明らかな通り、図2において破線で囲まれた領域の近傍にはキャロット欠陥が、実線で囲まれた領域の近傍には三角欠陥といった電流リーク欠陥が形成されている事実を本発明の発明者らが初めて見出した。なお、図2における比較的弱い発光が見られた位置と図3において三角型欠陥が見られた位置とが必ずしも完全に対応せず、100μmオーダでずれている箇所が複数見られるが、これは、後述するような過程によって、実質的に移動することを明確に示すものである。
 また、このような欠陥が存在する領域をパワーデバイスが含む場合、高電界印加時にリーク電流が生じることが一般に知られている。即ち、かかる欠陥の存在は、素子歩留りを大幅に低下させる直接的要因となる。したがって、これらの欠陥を除去しなければ、均一性が良好でパワーデバイス作製に好適なエピタキシャル成長層は到底得られない。
 このような各種欠陥の要因となるSiC塵を除去するために、本発明の発明者らが様々な実験を試行錯誤しつつ繰り返し行った結果、以下に詳述する一連の工程が最も効率的にSiC塵を除去し得て、しかも、平坦性が極めて良好なエピタキシャル表面が得られるという新たな知見を得た。以下に、本発明の特徴であるSiC塵除去の工程を説明する。
 まず、例えばSiC膜によってコーティングされたグラファイト製の基板ホルダ上にSiCバルク基板を載置して、CVD装置の反応炉内に設置する。反応炉内に残存する意図しない分子あるいは原子状の不純物のエピタキシャル成長層への混入を抑制するため、反応炉内を約1×10-7kPa程度にまで真空引きを行う。
 次に、図6に示すような温度プロファイル及びガスシーケンスにて、SiCエピタキシャルウエハ、つまり、SiCバルク基板上にエピタキシャル成長層が形成されたウエハの作製を行う。
 最初に、反応炉内に還元性ガスとして、例えば水素ガスを導入する。ちなみに、本実施の形態では、水素ガスはキャリアガスを兼ねている。還元性ガスが導入され、基板表面に還元性ガス種が接する設定下で、真空度が例えば25kPa程度に一定に保持されるように、反応炉の圧力を制御する。なお、本実施の形態では上記圧力下での実験例を詳述するが、一般に、反応炉の構造・形状の相違等によって、各CVD装置で好適な圧力は変化し得るものであり、かかる相違を加味すると、1kPaから70kPaの範囲内での減圧雰囲気とするのが好適である。これは、1kPaよりも圧力が低いと、後述の還元性ガスによる置換反応効率が低下し、また、70kPaよりも高いとSiCバルク基板に対するエッチングが支配的となって、得られるエピタキシャル成長層の表面の平坦性が悪化するからである。
 次に、高周波誘導電流によって主に基板ホルダを加熱することにより、SiCバルク基板を所定の処理温度T1まで加熱する。一般に、SiCバルク基板からの炭素原子の優先的脱離を抑制するために、結晶成長を開始する温度よりも100℃程度低い温度に基板温度が到達した段階で炭素を含むガス、例えばプロパンの反応炉への供給を開始する。しかしながら、このような炭素原子を含むガスを先行して供給すると、上記傾斜角が5度程度以下のSiCバルク基板表面では原子の表面再構成が顕著に発生して、炭素を含むガスの先行供給時間が長くなる程、ステップバンチングの顕在化、即ち、SiCバルク基板表面の凹凸が増加する傾向があることが分かった。即ち、成長開始時までプロパンの供給を行わないことが平坦性を確保する上で重要である点を本発明の発明者らは見出したのである。
 基板温度を上昇させて、例えば1550℃以上の相対的に高い温度T1で還元性ガス雰囲気にて所定の時間保持する。かかる高温でのアニール処理はキャロット欠陥及び三角欠陥等の電流リーク欠陥を低減すると同時に、平坦性の優れたエピタキシャルウエハを得る上で必須である。後述するように、ステップバンチングが存在せず、かつ、平坦なエピタキシャル成長面を得るには1475℃程度という比較的低温でエピタキシャル成長を行う必要があるが、上述のような高温アニール処理を実施しない場合、キャロット欠陥及び三角欠陥等の電流リーク欠陥密度が少なくとも10個/cm以上の高密度で発生するからである。
 上述の通り、キャロット欠陥及び三角欠陥の主な発生原因は、SiCバルク基板に付着したSiC塵によるものであるから、SiCバルク基板自体にダメージを与えないようにSiC塵を選択的に除去するには、SiCバルク基板上に化学的に吸着しているSiC塵を、還元性ガス雰囲気下でアニールする処理が極めて効果的である。
 即ち、このSiC塵は上述の薬液処理の最後に使われるフッ酸溶液中で、SiCバルク基板上に付着したものと推察される。フッ酸処理は、本来はSiC表面の酸化膜を除去するためのものである。従って、フッ酸溶液中では、SiCバルク基板と付着したSiC塵とは両者とも酸化膜は形成されない。SiCバルク基板をフッ酸溶液中から大気中に曝すと、直ちに、両者の表面に対する酸化が開始される。SiC塵の形状から判断してSiC塵表面は原子レベルでは平坦ではないため、SiC塵とSiCバルク基板とは薄い酸化膜を介して付着しているものと推察される。従って、SiCバルク基板にダメージを与えないようにしつつ、SiC塵を選択的に基板表面から除去するには、還元性ガス中でのアニール処理により、両者の酸化膜を除去した上で、還元性ガスに含まれる例えば水素原子によって、両者の表面を水素置換することで表面を安定化する処理が極めて有効である。かかる処理によって、両者の表面は互いに水素終端され、両者間に電気化学的な斥力が生じる上、ガス流自体によってSiC塵がSiCバルク基板表面領域からガスの下流側へ移動され得るからである。この結果、SiCバルク基板表面に付着していたSiC塵はSiCバルク基板に何らダメージを与えることなく除去される。
 本発明の発明者らが様々な条件下で実験を繰り返した結果、上述の水素置換が効率的に生じるアニール温度は、1525℃以上であることが判明した。即ち、1525℃がアニール効果が効果的に発現する最も低いアニール温度であると言える。表1に、アニール温度(T1)を1525℃から1600℃まで25℃ずつ変化させ、また、アニール処理時間を10秒、180秒、420秒でそれぞれ処理した場合について、光学顕微鏡による表面観察にて観測・計数して算出したキャロット欠陥及び三角欠陥密度の総和を示す。
Figure JPOXMLDOC01-appb-T000001
 アニール温度T1を1525℃とした場合、アニール処理時間420秒で本欠陥密度は3.1個/cmとなり、上記アニール工程を行わない場合に対して、1/3以下に低減した。アニール温度T1を1550℃とした場合、アニール処理時間180秒以上でこれらの欠陥密度が3個/cm以下となった。また、アニール温度T1を1575℃とした場合、アニール処理時間が180秒で0.7個/cmという結果となった。アニール温度T1を1600℃とした場合、アニール処理時間10秒では0.83個/cm、180秒では2.6個/cmという良好な結果が得られたものの、420秒では30個/cm以上と急激に悪化した。
 アニール温度T1の高温化に伴い、比較的短時間でこのような欠陥の低密度化が実現するのは、化学反応が高温で加速するという一般的な知見と一致する。但し、アニール温度T1が1600℃では、アニール処理時間420秒で三角欠陥が高密度化した。これは、SiC塵の脱離に加え、還元性ガスによるSiCバルク基板表面へのエッチングが支配的となったためと思われる。つまり、還元性ガスによるSiCバルク基板のエッチングが過剰となり、Siドロプレットが形成されること、あるいはSiC塵自体もSiCバルク基板上で一部融解してSiCバルク基板と一体化すること等を通じて、CMP加工で得られた、優れた平坦性が局所的に悪化する結果、これらが新たな異常成長核となるからである。
 従って、作業時間の的効率の観点からは、アニール温度T1は1550℃以上が好ましく、さらに好ましくは1575℃以上が良い。アニール温度T1が1550℃ではアニール処理時間tは420秒以上が良い。アニール温度T1が1575℃では、アニール処理時間tは420秒以下、さらに好ましくは180秒とするのが良い。アニール温度T1が1600℃ではアニール処理時間tは180秒未満で10秒程度のアニール時間が好ましい。一連の実験結果が示すように、アニール温度T1を高温化するに伴い、アニール時間tは短縮する傾向にある。なお、ここでは、アニール処理時間t内においてアニール温度T1を一定とした場合について述べたが、本工程を短時間化するため、アニール温度T1に対して、一定ではなく、時間的変化を与えても良い。この場合、ピーク温度が上述のアニール温度T1に対応する。
 次に還元性ガス雰囲気中で、同一圧力を保持しつつ基板温度を降温する。当該降温工程に要する時間は本発明に関する一連の実験に用いたCVD装置では約5分であった。なお、降温時間はCVD装置の特に冷却系構造に依存する。降温工程に要する時間は可能な限り短い方が好ましい。即ち、SiCバルク基板導入段階で基板表面に付着したSiC塵に対しては上記還元性ガスによる脱離工程により除去可能であるのに対して、降温工程に要する時間が長い場合、CVD装置内部に付着・残存するSiC塵等が上述の高温アニール処理工程によって清浄化されたSiCバルク基板表面に新たに付着するといった不具合が生じ、付着したSiC塵等が次工程であるエピタキシャル成長段階における異常成長核となって、新たな電流リーク欠陥を形成するからである。
 特に問題となるのは、SiCバルク基板に対して還元性ガス或いは原料ガス等が流入する方向(いわゆる上流側)及び、SiCバルク基板と対向する上面の加熱領域を構成している部材、例えば基板ホルダ及びサセプタなどの表面に付着したSiC粉塵による付着である。かかるSiC粉塵は、SiCバルク基板上へのSiCのエピタキシャル成長時に、上記部材の表面に同時に形成され、SiCバルク基板に付着することによって発生する。従って、SiC粉塵の形成自体を抑制するのは極めて困難である。また、エピタキシャル成長を行う度に、これらの部材を全て交換することは製造コストの観点から不利である。従って、エピタキシャルウエハの製造を繰り返し行うに伴いCVD装置中で加熱される部材に付着するSiC粉塵が上記高温アニール処理工程によって一旦は清浄化されたSiCバルク基板表面に付着するので、エピタキシャル成長後、キャロット欠陥及び三角欠陥等の電流リーク欠陥となる不具合を低減する上で、かかる降温工程は短時間の方がより好適である。
 上述の還元性ガス雰囲気中での高温アニール処理工程及び基板温度の降温工程の後、所定の結晶成長温度T2に到達してから、原料ガスの供給の開始によって、エピタキシャル成長が開始される。なお、ここでは、降温工程完了後に材料ガスを供給する事例を示したが、全体の処理時間を短縮するため、降温過程中に原料ガスの供給を開始しても良い。
 上述の原料ガスの流量は、反応炉の構造あるいは圧力によって好適な量が決まるものであり、また成長速度によって大きく変化するものであるため、一律に規定はできないものの、本発明に用いたCVD装置では、少なくとも、シリコン原子を含むガスとして例えば水素で90%希釈されたシランを90sccm、炭素原子を含むガスとして例えばプロパンを2.4sccmの流量で同時に供給し始めるシーケンスによって、エピタキシャル成長を行った。
 また、必要に応じてN型ドーピング用のNガスを同時に供給しても良く、P型ドーピング用にAl、B、Beを含む有機金属材料を供給しても良い。さらに、成長速度の高速化を図るためHClガスを併用しても良く、あるいは、シリコン原子を含むガスとしてシランを用いても良い。
 また、SiC塵の脱離が効率的に生じる結晶成長温度T2、例えば1550℃にてエピタキシャル成長を行った場合、主にシリコン原子の基板表面でのマイグレーションが過大となり、例えば5度程度の傾斜角を有するSiCバルク基板上への成長では、<11-20>方向に沿って、マイクロメートルオーダー以上の程度でほぼ周期的な凹凸が形成される。
 図7は1550℃の結晶成長温度T2でエピタキシャル成長したウエハ表面の10μm角正方領域に対する原子間力顕微鏡像である。この高低差は4H-SiCにおけるc軸方向の基本単位構造である1nmよりも数倍程度大きい約6nmであり、原子レベルで平坦な表面を得ることはできなかった。かかる凹凸形状は上述の通り、ステップバンチングと称されるものである。
 かかるステップバンチングを抑制して原子スケールでほぼ平坦なエピタキシャル成長表面を得るため、結晶成長温度T2を種々変化して実験を繰り返した。結晶成長温度T2を1525℃、1500℃、1475℃、1450℃と変化し、膜厚6μmのエピタキシャル成長を行ったウエハに対して、10μmの正方領域について原子間力顕微鏡による評価を行った結果を、図8、図9、図10、図11に各々示す。その結果、結晶成長温度T2を1475℃以下、つまりアニール温度T1より75℃以下とした場合に、エピタキシャル成長層の表面が顕著に平坦化することが判明した。即ち、図10に示す通り、ステップバンチングは観察されなかった。さらに、結晶成長温度T2を低下させて、1450℃とした場合、図11に示す通り、平坦性が顕著に改善し、R=0.2nm以下と極めて平坦性が良好なエピタキシャル成長層が得られた。
 即ち、結晶成長温度T2をアニール処理温度T1より低くすることにより、良好なエピタキシャル成長層表面が得られた。また、結晶成長温度T2をアニール処理温度T1より75℃以上低くすると、極めて平坦性が良好なエピタキシャル成長層が得られることが判明した。
実施の形態2.
 実施の形態1ではSiCバルク基板の表面状態のアニール温度依存性について詳述した。一般に、アニール処理においては、アニール温度T1と処理時間tが重要なファクターとなる。即ち、ウエハに対するアニール処理の効果は、かかる2つのパラメータを同時に考慮しなければならない。一般に、より高いアニール温度T1で長時間処理するほど、熱処理の度合いが大きいと言える。つまり、アニール温度T1とアニール時間tの積、T1×tが熱処理の度合いを直接的に表している。また、前述の通り、表1の実験結果もアニール温度T1によって最適な処理時間tは変化することを示唆している。即ち、原則として、アニール温度T1が高温になるほど、処理時間tは短い方が欠陥密度は低減する傾向にある。
 処理時間tについては単に処理時間自体を適用すれば良いが、アニール温度T1については、実際のアニール温度をそのまま適用するよりも、アニール効果が発現するような温度をオフセット温度Toとして標準化温度を導入する方がより適切である。つまり、(T1-To)×tが熱処理の度合いを表すと考える。ちなみに単位はK・sとなる。
 図12に、表1の各アニール温度T1、処理時間tに対して標準化温度×時間、即ち、(T1-To)×tを計算して横軸とし、各条件における欠陥密度を縦軸とした結果を示す。なお、オフセット温度Toはアニール効果の発現する最も低いアニール温度である1525℃とした。
 図12から分かるように、(T1-To)×tが0~21000K・sの範囲で3.3個/cm以下という実用レベルの欠陥密度のウエハが得られている。500~13500K・sの範囲では、2.6個/cm以下とさらに好適な結果となる。
 かかるパラメータを導入して好適な範囲を見出せば、すべての処理条件について網羅的に実験しなくても、上述の表1程度の実験値からアニール温度T1を変えた場合の好適な処理時間t、あるいは一定の処理時間tにしたい場合の好適なアニール温度T1が直ちに見出せるという効果がある。
実施の形態3.
 実施の形態1、実施の形態2ではエピタキシャルウエハの表面状態のアニール温度依存性、欠陥密度のアニール温度T1およびアニール時間tの依存性について詳述した。つまり、欠陥密度が低く、表面平坦性が良好な、高品質なエピタキシャル成長層を得るための手法について説明した。
 一方、実際のデバイスにおいては、エピタキシャルウエハが高品質である指標には、上述した欠陥密度と表面平坦性に加え、エピタキシャル成長層中のN型残留不純物濃度が小さいことが重要となる。
 ここで、「N型残留不純物」とは、エピタキシャル成長時に、エピタキシャル成長層中に意図せずして含まれてしまうN型の不純物のことを指している。N型残留不純物は、例えば、CVD装置内部に残存している空気中の窒素や、CVD装置内部に配置された断熱材などから排出されるガスなどに起因する。
 N型残留不純物濃度が高いと、エピタキシャル成長層中に意図して不純物をドーピングする際に、ドーピングする不純物濃度の制御が困難になるという問題がある。例えば、エピタキシャル成長層中に、意図してN型の不純物を1017cm-3台以下にドーピングしたいときに、N型残留不純物濃度が1016cm-3台である場合、エピタキシャル成長層へのドーピング濃度を制御することは困難である。
 つまり、エピタキシャルウエハが高品質であるためには、低欠陥密度、かつ表面平坦性が良好で、しかも、N型残留不純物濃度が例えば2×1016cm-3以下、と低いものが、デバイス用のエピタキシャルウエハとして好適であるといえる。そのため、本発明者らは、上述したエピタキシャル成長及びその表面状態の原子スケールでの評価、欠陥密度の計数に加え、エピタキシャル成長層中のN型残留不純物濃度の評価を繰り返し行った。
 N型残留不純物濃度を評価するために、例えばCVD装置内に窒素を供給するなどのエピタキシャル成長層中へ意図して不純物ドーピングするような行為を行わずにエピタキシャル成長を行った。意図したドーピングを行っていないため、形成されたエピタキシャル成長層に含まれるN型の不純物は全て残留不純物である。よって、このようにして形成されたエピタキシャル成長層のN型の不純物濃度を評価することによって、N型残留不純物濃度を評価することができる。
 N型残留不純物濃度の評価は、いわゆるC-V測定によって行った。C-V測定とは、エピタキシャルウエハに電圧を印加して、電気容量を測定することにより、エピタキシャルウエハ中の不純物濃度を評価することができる手法である。
 上述の手法によりN型残留不純物濃度を評価する実験を繰り返し行った結果、<0001>面からのオフ角が5度よりも小さいSiCバルク基板の場合、エピタキシャル成長に関わる主な実験パラメータのうち、特に、エピタキシャル成長時に供給する全原料ガス中の炭素原子とシリコン(珪素)原子との原子数比(以下「C/Si比」または「C/Si」という)を精密に制御することが、エピタキシャル成長層中のN型残留不純物濃度を制御するために重要であることがわかった。以下でこの実験結果について詳細に説明する。
 エピタキシャルウエハを製造する工程の流れは、上述した実施の形態1と同様である。つまり、まず、SiCバルク基板に対して、CMP処理工程、ウェット薬液洗浄工程を行った後、SiCバルク基板をCVD装置の反応炉内へ導入する。そして、還元性ガス雰囲気中でのアニール温度T1、アニール時間tにおける高温アニール処理工程を行い、基板温度の降温工程の後、所定の結晶成長温度T2に到達してから、原料ガスの供給の開始によって、エピタキシャル成長を開始する。ここでは、アニール温度T1は1575℃、アニール時間tは180秒、結晶成長温度T2は1450℃とし、エピタキシャル成長層の厚さは6μmとした。
 次に、低温エピタキシャル成長工程における原料ガスの供給条件について説明する。水素で90%希釈されたシラン(即ち、水素:シラン=9:1の混合ガス)の流量は90sccmで一定とした。一方、プロパンのガス流量は、1.8sccm(C/Si=0.6)、2.4sccm(C/Si=0.8)、3.0sccm(C/Si=1.0)、3.6sccm(C/Si=1.2)、4.2sccm(C/Si=1.4)として、それぞれエピタキシャル成長を行った。ここで、シランガス流量を一定としているため、プロパンガス流量の変化によってC/Si比は変化する。尚、ここで「シラン」は、いわゆる「モノシラン」を使用した。
 上述の条件でプロパンガス流量を変化させて、即ち、C/Si比を変化させてエピタキシャル成長を行って得られたエピタキシャルウエハは全て、エピタキシャル成長層表面の欠陥密度が0.7個/cm以下であった。また、それぞれのエピタキシャルウエハのエピタキシャル成長層の表面を原子間力顕微鏡で観察したところ、全てのエピタキシャルウエハにステップバンチングは存在しなかった。これにより、全てのエピタキシャルウエハについて、欠陥密度が極めて低いことと、エピタキシャル成長層の表面平坦性が良好であることが確認できた。
 次に、C-V測定により、上述のエピタキシャルウエハのエピタキシャル成長層中のN型残留不純物濃度を調べた結果について説明する。図13は、上述の実験におけるエピタキシャル成長層中のN型残留不純物濃度のC/Si比依存性を示すグラフである。図13に示すように、C/Si比を0.45以上とすれば、N型残留不純物濃度が2×1016cm-3以下となり、電気的特性上の高品質化が実現できることが分かる。さらに、C/Si比を1.17以上にすれば、N型残留不純物濃度を1×1014cm-3以下とすることができる。
 一方で、さらにC/Si比を上昇させ、C/Si=1.4としてエピタキシャル成長層を形成した場合においては、C-V測定に用いた装置の測定限界に達したため、測定が不可能であった。
 従って、好ましくは、C/Si比を0.45以上かつ1.4未満、さらに好ましくは、C/Si比を1.17以上かつ1.4未満とすれば、N型残留不純物濃度の低い高品質なエピタキシャル成長層を得ることができる。尚、この実験では測定は不可能であったが、C/Si比を1.4以上とするとN型残留不純物濃度がさらに低くなる可能性がある。
 本発明の実施の形態3では、以上のように、エピタキシャル成長時に供給する全ガス中に含まれる炭素原子数とシリコン原子数の比、即ち、C/Si比を0.45以上、かつ、1.4未満としたことにより、エピタキシャル成長層中のN型残留不純物濃度を2×1016cm-3以下とすることができる。これは、例えば、エピタキシャル成長層中に、意図してN型の不純物を1017cm-3台以下にドーピングしたいときに特に有効である。
 また、本発明の実施の形態3では、C/Si比を1.17以上、かつ、1.4未満としたことにより、エピタキシャル成長層中のN型残留不純物濃度を1×1014cm-3以下とすることができる。これは、例えば、高耐圧デバイス用に、エピタキシャル成長層中に、意図してN型の不純物を1015cm-3台以下にドーピングしたいときに特に有効である。
実施の形態4.
 上述の実施の形態3では、供給する原料ガスのC/Si比を変化させてエピタキシャル成長層中のN型残留不純物濃度を低減する手法について説明した。一方、N型残留不純物濃度は、エピタキシャル成長時の結晶成長温度T2にも依存するため、本発明の実施の形態4では、結晶成長温度T2を変化させてエピタキシャル成長層を形成し、N型残留不純物濃度を調べた実験結果について説明する。
 エピタキシャルウエハを製造する工程の流れは、上述した実施の形態1および実施の形態3と同様である。つまり、まず、SiCバルク基板に対して、CMP処理工程、ウェット薬液洗浄工程を行った後、SiCバルク基板をCVD装置の反応炉内へ導入する。そして、還元性ガス雰囲気中でのアニール温度T1、アニール時間tにおける高温アニール処理工程を行い、基板温度の降温工程の後、所定の結晶成長温度T2に到達してから、原料ガスの供給の開始によって、エピタキシャル成長を開始する。ここでは、アニール温度T1は1575℃、アニール時間tは180秒とした。
 次に、低温エピタキシャル成長工程における条件について説明する。水素で90%希釈されたシラン(即ち、水素:シラン=9:1の混合ガス)の流量を90sccm、プロパンのガス流量を2.4sccm、即ち、C/Si比を0.8とした。そして、結晶成長温度T2を1450℃、1463℃、1475℃として、それぞれエピタキシャル成長を行った。
 次に、C-V測定により、上述のエピタキシャルウエハのエピタキシャル成長層中のN型残留不純物濃度を調べた結果について説明する。図14は、上述の実験におけるエピタキシャル成長層中のN型残留不純物濃度の結晶成長温度T2依存性を示すグラフである。図14に示すように、結晶成長温度T2を1325℃以上とすれば、N型残留不純物濃度が2×1016cm-3以下となることが分かる。
 一方で、さらに結晶成長温度T2を上昇させ、1500℃以上とすると、エピタキシャル成長層表面にステップバンチングが顕在化してしまった。
 よって、結晶成長温度T2を1325℃以上、かつ、1500℃未満とすることにより、低い欠陥密度と良好な表面平坦性を有し、さらに、低いN型残留不純物濃度を有するエピタキシャル成長層を得ることができる。
 従って、上述の実施の形態1~3と本実施の形態4から、バルク基板に対し、還元性ガス雰囲気中でのアニール温度T1、アニール時間tにおける高温アニール処理工程、基板温度の降温工程の後、所定の結晶成長温度T2に到達してから、エピタキシャル成長を開始し、エピタキシャル成長時に供給する原料ガスのC/Si比を0.72以上1.4未満、かつ、結晶成長温度T2を1325℃以上1500℃未満とすることにより、低い欠陥密度と良好な表面平坦性を有し、さらに、低いN型残留不純物濃度を有するエピタキシャル成長層を得ることができることが分かった。
 この発明の実施の形態4では、以上のように、結晶成長温度T2を1325℃以上、かつ、1500℃未満としたことにより、エピタキシャル成長層中のN型残留不純物濃度を2×1016cm-3以下とすることができる。これは、例えば、エピタキシャル成長層中に、意図してN型の不純物を1017cm-3台以下にドーピングしたいときに特に有効である。
 尚、必要に応じて、エピタキシャル成長の際に、C/Si比、結晶成長温度T2、あるいは成長速度等、実験パラメータを適切に組み合わせてもよく、その場合は、N型残留不純物濃度がより低いエピタキシャル成長層を得ることができる。
実施の形態5.
 まず、本発明の実施の形態5におけるエピタキシャル成長用SiCバルク基板の製造方法について説明する。図15は、本発明の実施の形態5におけるエピタキシャル成長用SiCバルク基板の製造手順を示すフローチャートである。
 尚、SiC結晶にはポリタイプと呼ばれる特有の周期性が存在する。即ち、化学量論比的組成はSiとCとで一対一であり、かつ、結晶格子が六方最密充填構造であっても、本構造におけるc軸に沿って原子配列に別種の周期性が存在し、この原子スケールでの周期及び結晶格子の対称性によって、SiCの物性は規定される。現在デバイス応用の観点から最も注目を集めているのは、4H-SiCと呼ばれるタイプである。4H-SiCを用いたパワーデバイスでは、主に原材料費を低減するという観点から、<0001>面から<11-20>方向に5度程度よりも小さな角度で傾斜させ、かつ、Si原子がC原子に比べてより安定に配置し得る面を表面とするエピタキシャルウエハを用いるのが主流である。
 よって、ここでは、4H-SiCタイプで、<0001>面から<11-20>方向に5度程度よりも小さな角度で傾けた仕様のSiCバルク基板を製造し使用する。しかし、傾斜方向は<11-20>方向に厳密に限定されるものではなく、他の方向に傾斜した仕様としても良い。
 まず、坩堝内に種結晶と原料とを対向配置し、原料側が相対的に高温となるように両者を加熱し、昇華法により種結晶上にSiC単結晶を成長させ、4H-SiCからなるSiCインゴットを製造する(S1)。次に、SiCインゴットの外周を研削加工することにより、SiCインゴットの形状を円筒状に整える(S2)。ここで、基板の面方位を既定するためのいわゆるオリエンテーションフラット等の加工を施しておく。次に、ワイヤーソーやワイヤー放電加工などにより、SiCインゴットを平板状に切り出す(S3)。次に、平板状に切り出したSiCバルク基板の表面及び裏面を研削及び機械研磨などにより平坦化する(S4)。ここで、基板の割れを防止するためにベベリング加工を外周に施しておく。
 以上の工程によって製造されたSiCバルク基板の表面には機械研磨に伴う傷などが存在し、これが起点となってエピタキシャル成長時に欠陥が形成されるため、以上の工程のみでは良好なSiCエピタキシャルウエハを得るには不十分である。
 次に、SiCバルク基板を、機械研磨及び酸性又はアルカリ性を呈する薬液を用いて化学機械研磨(CMP)により平坦化処理する(S5)。そして、CMP処理後のSiCバルク基板をアセトン等を用いて超音波洗浄を施し、表面に付着した有機物を除去する。さらに、硫酸と過酸化水素水とを体積比率で5:1に混合し約130℃(±5℃)に加熱した混合溶液中に、SiCバルク基板を浸漬することにより、主に金属付着物を除去する。そして、王水により残留金属付着物を除去する。
 次に、このSiCバルク基板に対して、RCA洗浄と呼ばれるウェット薬液洗浄を行う(S6)。即ち、75℃(±5℃)に加熱したアンモニア水と過酸化水素水の混合溶液(1:9)中に10分間浸した後、75℃(±5℃)に加熱した塩酸と過酸化水素水の混合溶液(1:9)に浸す。さらに、体積比率で5%程度のフッ酸を含む水溶液に浸した後、純水により置換処理を施して、SiCバルク基板に対する表面洗浄を行う。しかしながら、上述の一連のウェット薬液洗浄によっても、SiCバルク基板表面は他の例えばシリコン等の半導体材料のようには清浄とはならない。これは、SiC結晶における原子間力が従来の半導体の原子間力に比べて著しく強いため、SiCバルク基板表面を均一に溶解する薬液が未だ見出されていないからである。
 図16は、本発明の実施の形態5におけるウェット薬液洗浄工程後のSiCバルク基板の表面に対する暗視野条件下での光学顕微鏡像である。後述するが、図16において実線で囲まれた領域では、エピタキシャル成長後、三角欠陥が確認され、一方、破線で囲まれた領域ではキャロット欠陥が観測された。破線で囲まれた領域では比較的強い発光が見られ、実線で囲まれた領域内、あるいは領域外の近傍で、比較的弱い発光が見られる。尚、極めて強い発光領域は裏面の凹凸を反映したものである。また、詳細に観察すればより小さな点状の発光が確認されるものの、これらの部位は後の結果に影響を及ぼさない。このような観察法は表面状態に敏感であるため、かかる観察からSiCバルク基板表面に何らかの微小な粒が付着していることが分かる。
 図17は、本発明の実施の形態5におけるウェット薬液洗浄工程後のSiCバルク基板の表面に存在するSiC塵の走査型電子顕微鏡像である。図17から明らかな通り、上記微小発光領域に存在する異物は鋭角状を呈しており、その大きさは少なくともマイクロメートルスケールであることが判別できる。
 図18は、本発明の実施の形態5における図17中の正方形で囲まれた領域に対してエネルギー分散型X線分析を行った結果を示すスペクトルである。図18において、縦軸はスペクトル強度、横軸はエネルギーを表している。図18中、炭素及びシリコンからのピークが強く、これらの相対強度から判断すると、この付着物は化学量論比が一対一のSiCからなることが分かった。即ち、上述の種々の洗浄を行ったにもかかわらず、SiCバルク基板表面には未だにSiC塵が付着していることが判明した。
 図19は、本発明の実施の形態5における図16と同じ領域をエピタキシャル成長後に観察した明視野条件下でのノマルスキー微分干渉光学顕微鏡像である。ここで、エピタキシャル成長はSiCバルク基板の温度を1475℃として行った。以下、本発明に至る過程で得られた実験結果における各処理温度を詳細に記述するが、かかる処理温度の表示値は測定方法に強く依存する。そこで、本発明における温度の測定は原則としてパイロメーターでの測定値に統一している。ちなみに、他の測定方法で温度を測定した場合は、パイロメーターで同時に測定した値とのオフセット値を計算して調整すれば良い。
 図19から明らかな通り、図16において破線で囲まれた領域の近傍にはキャロット欠陥が、実線で囲まれた領域の近傍には三角欠陥といった電流リーク欠陥が形成されている事実を本発明の発明者らが初めて見出した。なお、図16における比較的弱い発光が見られた位置と図19において三角欠陥が見られた位置とが必ずしも完全に対応せず、100μmオーダでずれている箇所が複数見られるが、これは、後述するような過程によって、実質的に移動することを明確に示すものである。
 また、このような欠陥が存在する領域をパワーデバイスが含む場合、高電界印加時にリーク電流が生じることが一般に知られている。即ち、かかる欠陥の存在は、素子歩留りを大幅に低下させる直接的要因となる。したがって、これらの欠陥を除去しなければ、均一性が良好でパワーデバイス作製に好適なエピタキシャル成長層は到底得られない。
 このような各種欠陥の要因となるSiC塵を除去するために、本発明の発明者らが様々な実験を試行錯誤しつつ繰り返し行った結果、以下に詳述する一連の工程が最も効率的にSiC塵を除去し得るという新たな知見を得た。以下に、本発明の特徴であるSiC塵除去の工程を説明する。
 まず、例えばSiC膜によってコーティングされたグラファイト製の基板ホルダ上にSiCバルク基板を載置して、反応炉内に設置する(S7)。そして、反応炉内に残存する意図しない分子あるいは原子状の不純物が悪影響を与えることを抑制するために、反応炉内を約1×10-7kPa程度にまで真空引きを行う。
 図20は、本発明の実施の形態5におけるSiCバルク基板の温度の時間変化及びガスシーケンスを示す図である。図20において、縦軸は温度、横軸は時刻を表している。次に、図20に示すような温度プロファイル及びガスシーケンスにて、SiCバルク基板を処理する。
 まず、反応炉内に還元性ガスとして、例えば水素ガスを導入する。但し、還元性ガスは水素ガスに限ることはない。還元性ガスが導入され、基板表面に還元性ガス種が接する設定下で、真空度が例えば25kPa程度で一定に保持されるように、反応炉の圧力を制御する。尚、本発明の実施の形態1では上記圧力下での実験例を詳述するが、一般に、反応炉の構造・形状の相違等により、反応炉毎に好適な圧力は変化し得るものであり、かかる相違を加味すると、1kPaから70kPaの範囲内での減圧雰囲気とするのが好適である。これは、1kPaよりも圧力が低いと、後述の還元性ガスによる置換反応効率が低下し、また、70kPaよりも高いとバルク基板に対するエッチングが支配的となって、その後、このSiCバルク基板上への成長により得られるエピタキシャル成長層の表面の平坦性が悪化するからである。
 そして、高周波誘導電流によって主に基板ホルダを加熱することにより、SiCバルク基板を所定の処理温度T1まで加熱する。温度T1を例えば1550℃以上の相対的に高い温度に設定し、還元性ガス雰囲気にて処理時間tの間保持する(S8)。
 次に、還元性ガス雰囲気中で、同一圧力を保持しつつSiCバルク基板の温度を降温する。ここで、還元性ガスのコストの観点から、SiCバルク基板の温度が室温に到達する前に還元性ガスの供給を停止する事が有利である。よって、SiCバルク基板の温度を温度T1よりも低い所定の温度T3まで降温した時点で(S9)、還元性ガスの供給を停止し(S10)、その後さらにSiCバルク基板の温度を温度T3よりも低い室温まで降温する(S11)。以上により、エピタキシャル成長用SiCバルク基板が完成する。
 このような高温アニール処理を実施しない場合、エピタキシャル成長を行うと、キャロット欠陥及び三角欠陥等の電流リーク欠陥密度が少なくとも10個/cm以上の高密度で発生することが分かっている。
 上述の通り、キャロット欠陥及び三角欠陥の主な発生原因は、SiCバルク基板に付着したSiC塵によるものであるから、SiCバルク基板自体にダメージを与えないようにSiC塵を選択的に除去するには、SiCバルク基板上に化学的に吸着しているSiC塵を、還元性ガス雰囲気下でアニールする処理が極めて効果的である。
 即ち、このSiC塵は上述の薬液処理の最後に使われるフッ酸溶液中で、SiCバルク基板上に付着したものと推察される。フッ酸処理は、本来はSiC表面の酸化膜を除去するためのものである。従って、フッ酸溶液中では、SiCバルク基板と付着したSiC塵とは両者とも酸化膜は形成されない。SiCバルク基板をフッ酸溶液中から大気中に曝すと、直ちに、両者の表面に対する酸化が開始される。SiC塵の形状から判断してSiC塵表面は原子レベルでは平坦ではないため、SiC塵とSiCバルク基板とは薄い酸化膜を介して付着しているものと推察される。従って、SiCバルク基板にダメージを与えないようにしつつ、SiC塵を選択的に基板表面から除去するには、還元性ガス中でのアニール処理により、両者の酸化膜を除去した上で、還元性ガスに含まれる例えば水素原子によって、両者の表面を水素置換することで表面を安定化する処理が極めて有効である。かかる処理によって、両者の表面は互いに水素終端され、両者間に電気化学的な斥力が生じる上、ガス流自体によってSiC塵がSiCバルク基板表面からガスの下流側へ移動され得るからである。この結果、SiCバルク基板表面に付着していたSiC塵はSiCバルク基板に何らダメージを与えることなく除去される。
 但し、還元性ガスの供給を停止する温度T3が高すぎるとSiCバルク基板の表面原子が還元性ガスに含まれる例えば水素原子以外のもので終端されるか、あるいは表面ダングリングボンドの形成に伴い酸化層が形成される。このような事を回避する事を鑑みれば、還元性ガスの供給を停止するときのSiCバルク基板の温度T3は、900℃以下であることが好ましく、さらに好ましくは300℃以下が良い。300℃以下が好ましいのは、SiCバルク基板の表面原子が還元性ガスに含まれる例えば水素原子で終端される効果を徹底化するのみならず、効率的に基板製造を行うため、基板温度の低下速度を高め、短時間で効率的な降温を実現できるからである。
 尚、降温工程に要する時間は短い方が好ましい。降温工程に要する時間が長い場合、反応炉内部に付着・残存しているSiC塵等が上述のアニール処理工程によって清浄化されたSiCバルク基板の表面に新たに付着し、エピタキシャル成長時における異常成長核となって電流リーク欠陥を形成することがあるからである。
 本発明の発明者らが様々な条件下で実験を繰り返した結果、上述の水素置換が効率的に生じるアニール温度は、1525℃以上であることが判明した。即ち、1525℃がアニール効果が効果的に発現する最も低いアニール温度であると言える。以下に、温度T1を変化させてアニール処理をしたエピタキシャル成長用SiCバルク基板にエピタキシャル成長を行い、キャロット欠陥及び三角欠陥の密度を調べた実験結果について説明する。
 図21は、本発明の実施の形態5におけるアニール処理後にエピタキシャル成長を行う実験に用いたSiCバルク基板の温度の時間変化及びガスシーケンスを示す図である。上述の説明ではアニール処理工程の後に室温までSiCバルク基板の温度を降温するとしたが、アニール処理工程の後に一度室温まで降温してからエピタキシャル成長を行う温度まで加熱してエピタキシャル成長を行っても、室温まで降温することなくエピタキシャル成長を行う温度に設定してエピタキシャル成長を行っても、結果には影響しない。よって、ここでは、時間短縮のため、図21に示すようにアニール処理後に室温まで降温することなくエピタキシャル成長を行う温度に設定してエピタキシャル成長を行った。
 インゴット製造工程からアニール処理工程までは上述と同様である。アニール処理工程後、還元性ガスの供給を停止することなく、SiCバルク基板の温度をエピタキシャル成長する温度T2にまで降温して、その後シラン(SiH)やプロパン(C)といった原料ガスの供給を開始する。原料ガスの供給開始によってエピタキシャル成長が開始される。SiCバルク基板の温度は、エピタキシャル成長中は温度T2で一定に保持されている。尚、ここでは、SiCバルク基板の温度がエピタキシャル成長を行う温度T2にまで下がってから原料ガスを供給する場合を示したが、全体の処理時間を短縮するため、SiCバルク基板の温度がT2に達する前に原料ガスの供給を開始しても良い。
 所定の厚さのエピタキシャル成長層が形成された後、原料ガスの供給を停止する。そして、SiCバルク基板上にエピタキシャル成長層が形成されたSiCエピタキシャルウエハの温度を室温まで降温し、還元性ガスの供給を停止する。還元性ガスの供給は、上述の温度T3に達した時点で停止してもよい。
 尚、上述のように、アニール処理工程はSiCエピタキシャル成長用のCVD装置内で行う事も可能であるが、CVD装置内部に付着・残存するSiC塵等が、高温アニール処理によって清浄化されたSiCバルク基板の表面に新たに付着し、エピタキシャル成長段階における異常成長核となって、新たな電流リーク欠陥を形成するという問題が生じることがある。
 特に問題となるのは、SiCバルク基板に対し、還元性ガスあるいは原料ガス等が流入する方向及び、SiCバルク基板と対向する上面の加熱領域を構成している部材、例えば基板ホルダ及びサセプタなどの表面に付着したSiC塵である。かかるSiC塵は、SiCバルク基板上へのSiCのエピタキシャル成長時に、上記部材の表面に同時に形成され、付着することによって発生する。従って、SiC塵の形成自体を抑制するのは極めて困難である。また、エピタキシャル成長を行う度に、これらの部材を全て交換することは製造コストの観点から不利である。従って、エピタキシャルウエハの製造を繰り返し行うに従い、CVD装置中で加熱される部材に付着するSiC塵が、アニール処理工程によって一旦は清浄化されたSiCバルク基板表面に付着するので、アニール処理工程と、エピタキシャル成長工程とは異なる装置で行う事が望ましい。
 ここで、図21に示す温度プロファイル及びガスシーケンスにおいて、アニール処理を行う温度T1を1525℃から1600℃まで25℃ずつ変化させ、また、アニール処理時間tを10秒、180秒、420秒でそれぞれ処理した場合について、光学顕微鏡による表面観察にて観測・計数して算出したキャロット欠陥及び三角欠陥密度の総和を表2に示す。他の条件としては、エピタキシャル成長を行った温度T2は1475℃、原料ガスの流量は、水素で90%希釈されたシランが90sccm、プロパンが2.4sccmであり、エピタキシャル成長層の厚さは6μmであった。
Figure JPOXMLDOC01-appb-T000002
 アニール温度T1を1525℃とした場合、アニール処理時間tが420秒で欠陥密度は3.1個/cmとなり、上記アニール工程を行わない場合に対して3分の1以下に低減された。アニール温度T1を1550℃とした場合、アニール処理時間tが180秒以上でこれらの欠陥密度が3個/cm以下となった。また、アニール温度T1を1575℃とした場合、アニール処理時間tが180秒で0.7個/cmという結果となった。アニール温度T1を1600℃とした場合、アニール処理時間tが10秒では0.83個/cm、180秒では2.6個/cmという良好な結果が得られたものの、420秒では30個/cm以上と急激に悪化した。
 アニール温度T1の高温化に伴い、比較的短時間でこのような欠陥の低密度化が実現するのは、化学反応が高温で加速するという一般的な知見と一致する。但し、アニール温度T1が1600℃では、アニール処理時間420秒で三角欠陥が高密度化した。これは、SiC塵の脱離に加え、還元性ガスによるSiCバルク基板表面へのエッチングが支配的となったためと思われる。つまり、還元性ガスによるSiCバルク基板のエッチングが過剰となり、Siドロプレットが形成されること、あるいはSiC塵自体もSiCバルク基板上で一部融解してSiCバルク基板と一体化すること等を通じて、CMP加工で得られた、優れた平坦性が局所的に悪化する結果、これらが新たな異常成長核となるからである。
 従って、作業時間効率の観点からは、アニール温度T1は1550℃以上が好ましく、さらに好ましくは1575℃以上が良い。アニール温度T1が1550℃ではアニール処理時間tは420秒以上が良い。アニール温度T1が1575℃では、アニール処理時間tは420秒以下、さらに好ましくは180秒とするのが良い。アニール温度T1が1600℃ではアニール処理時間tは180秒未満で10秒程度が好ましい。一連の実験結果が示すように、アニール温度T1を高温化するに伴い、アニール処理時間tは短縮する傾向にある。尚、ここでは、アニール処理時間t内においてアニール温度T1を一定とした場合について述べたが、本工程を短時間化するため、アニール温度T1に対して、一定ではなく、時間的変化を与えても良い。この場合、ピーク温度が上述のアニール温度T1に対応する。
 次に、上述の図21に示す温度プロファイル及びガスシーケンスを経て得られたSiCエピタキシャルウエハの表面の平坦性を調べた結果について説明する。図22は、本発明の実施の形態5におけるSiCエピタキシャルウエハの10μm角正方領域に対する原子間力顕微鏡像である。ここで観測を行ったSiCエピタキシャルウエハは、アニール温度T1が1550℃、処理時間tが420秒のものである。
 4H-SiCタイプのSiCバルク基板において表面が<0001>面から<11-20>方向に5度程度よりも小さな角度で傾斜することによってSi原子がC原子に比べてより安定に配置されるような場合には、エピタキシャル成長すると、<11-20>方向に沿って、ステップバンチングと呼ばれるマイクロメートルオーダー以上のほぼ周期的な凹凸が形成される傾向が強い。ステップバンチングが存在する場合、エピタキシャル成長層の表面近傍に電界等によって誘起される電気的キャリアは、表面に平行な面内でステップバンチングに対して平行ではない向きに移動する場合、直接的な電位障壁となる。即ち、移動度、従って、電気伝導率が低下し、デバイス特性が悪化する。このため、ステップバンチングが存在する場合、電気伝導度のエピタキシャルウエハ面内一様性が低下する不具合が生じる。よって、ステップバンチングが存在する場合、エピタキシャル成長層表面近傍にキャリアを誘起するMOS型等のデバイスでは、その具体的構造の設計段階及び製造段階での自由度が著しく制限される。
 本発明の実施の形態5におけるアニール処理工程を経たエピタキシャル成長用SiCバルク基板上にエピタキシャル成長を行った場合は、図22に示すように、マイクロメートルオーダーの周期的な凹凸は見られず、ステップバンチングの無い平坦性が良好なエピタキシャル成長層が得られたことが分かる。
 本発明の実施の形態5では、以上のようにしたことにより、SiCバルク基板上に付着したSiC塵などの異物が除去され、その後、何らの処理を要さず、エピタキシャル成長時に形成される欠陥密度が著しく低く、高品質なエピタキシャル成長層を製造可能な、清浄な表面を有するSiCバルク基板を得る事ができるという効果がある。さらに、エピタキシャル成長時にステップバンチングが形成されることを抑制でき、平坦性が良好なエピタキシャル成長層を形成することができる。
実施の形態6.
 上述した本発明の実施の形態5では、SiCバルク基板の表面状態のアニール温度依存性について詳述した。一般に、アニール処理においては、アニール温度T1と処理時間tが重要なファクターとなる。即ち、SiCバルク基板に対するアニール処理の効果は、かかる2つのパラメータを同時に考慮しなければならない。一般に、より高いアニール温度T1で長時間処理するほど、熱処理の度合いが大きいと言える。つまり、アニール温度T1とアニール時間tの積、T1×tが熱処理の度合いを直接的に表している。また、上述の通り、表2の実験結果もアニール温度T1によって最適な処理時間tは変化していくことを示唆している。即ち、原則として、アニール温度T1が高温になるほど、処理時間tは短い方が欠陥密度は低減する傾向にある。
 処理時間tについては単に処理時間自体を適用すれば良いが、アニール温度T1については、実際のアニール温度T1をそのまま適用するよりも、アニール効果が発現するような温度をオフセット温度Toとして標準化温度(T1-To)を導入する方がより適切である。つまり、(T1-To)×tが熱処理の度合いを表すと考える。ちなみに単位はK・sとなる。
 図23は、本発明の実施の形態6におけるエピタキシャル欠陥(エピ欠陥)の密度と標準化温度×時間の関係を示す図である。図23においては、表2に示した各アニール温度T1、処理時間tに対して標準化温度×時間、即ち、(T1-To)×tを計算して横軸とし、各条件における欠陥密度を縦軸としている。尚、オフセット温度Toはアニール効果の発現する最も低いアニール温度である1525℃とした。
 図23から分かるように、(T1-To)×tが0~21000の範囲で3.3個/cm以下という実用レベルの欠陥密度のウエハが得られている。500~13500の範囲では、2.6個/cm以下とさらに好適な結果となる。
 本発明の実施の形態6では、以上のようなパラメータを導入したことにより、好適な範囲を見出せば、すべての処理条件について網羅的に実験しなくても、上述の表2程度の実験値からアニール温度T1を変えた場合の好適な処理時間t、あるいは一定の処理時間tにしたい場合の好適なアニール温度T1が直ちに見出せるという効果がある。
実施の形態7.
 本発明の実施の形態5及び6では、時間短縮のため、図21に示すようにアニール処理後に室温まで降温することなく、エピタキシャル成長を行う結晶成長温度T2に設定してエピタキシャル成長を行った実験結果について説明した。それに対し、本発明の実施の形態7では、アニール処理後にSiCバルク基板の温度を室温まで降温した後にエピタキシャル成長を行った実験結果について説明する。
 図24は、本発明の実施の形態7におけるアニール処理後にエピタキシャル成長を行う実験に用いたSiCバルク基板の温度の時間変化及びガスシーケンスを示す図である。インゴット製造工程(S1)から、温度を温度T3よりも低い室温まで降温する工程(S11)までは、本発明の実施の形態5及び6と同様である。
 ここで、具体的なアニール条件としては、アニール温度T1を1575℃、アニール処理時間tを180秒とした。アニール効果が発現する温度Toが1525℃であるため、このとき、(T1-To)×t=9000である。
 図24に示すように、アニール処理後は、温度T3=100℃までSiCバルク基板の温度を降温した時点で、還元性ガスである水素ガスの供給を停止した。そして、一旦、装置内を大気圧に戻し、SiCバルク基板を大気中に曝して降温した。さらに、SiCバルク基板を、室温、具体的には30℃以下、ここでは約25℃で60分間保持した。
 SiCバルク基板を室温で60分間保持した後、再び基板温度を結晶成長温度T2まで昇温し、エピタキシャル成長を行った。具体的なエピタキシャル成長の条件としては、本発明の実施の形態5及び6と同様であり、結晶成長温度T2は1475℃、原料ガスの流量は、水素で90%希釈されたシラン(即ち、水素:シラン=9:1の混合ガス)が90sccm、プロパンが2.4sccmであり、エピタキシャル成長層の厚さは6μmとした。
 その後、実施の形態5及び6と同様の手法にてエピタキシャルウエハの表面の欠陥、即ち、エピ欠陥の密度を評価した結果、欠陥密度は0.7個/cmであった。これは、実施の形態5と同等の結果である。
 また、アニール温度T1を1550℃、アニール処理時間tを10秒とし、他の条件は上述の方法と同じとしてエピタキシャルウエハを製造し、エピ欠陥の密度を評価すると、欠陥密度は0.33個/cmであった。
 以上から、図24に示すようにSiCバルク基板をアニール処理後に一旦、大気圧に戻して大気中に曝して室温まで基板温度を降温した後に、再度昇温してエピタキシャル成長を行っても、低い欠陥密度と良好な表面平坦性を有するエピタキシャルウエハが得られることがさらに明確となった。これは即ち、SiCバルク基板をアニール処理後に一旦大気中に曝して室温まで基板温度を降温する保持工程を経ても、その後、何らの処理を要さず、エピタキシャル成長時に形成される欠陥密度が著しく低く、平坦性が良好な、高品質なエピタキシャル成長層を製造可能な、清浄な表面を有するSiCバルク基板を得る事ができるということをさらに明確に示している。
実施の形態8.
 まず、本発明の実施の形態8における熱処理装置1aの構成を説明する。図25は、本発明の実施の形態8における熱処理装置1aを示す側面断面図である。
 図25において、熱処理装置1aは、SiCバルク基板を熱処理するための処理室2を備えている。処理室2の側面には、処理室2内に還元性ガスを導入するための還元性ガス導入部である導入ノズル3が接続され、処理室2の上面には、処理室2外へ還元性ガスを排出するための還元性ガス排出部である排出ノズル6が接続されている。還元性ガス供給源7から供給される還元性ガスは、混入不純物ガス成分を除去するための還元性ガス純化器8を通り、バルブ11を経て、導入ノズル3から処理室2内へと導入される。排出ノズル6には排気ポンプ12が接続され、処理室2内を真空引きできるようになっている。処理室2外に排出された還元性ガスは還元性ガス除害装置13によって処理される。
 次に、処理室2について説明する。処理室2は、少なくともその外周領域が、例えば石英を含む材料などのような耐熱性材料で形成されていることが好ましい。処理室2内には、還元性ガスが導入ノズル3から排出ノズル6へと流れる還元性ガスの流路16が形成されている。
 処理室2の中央付近の外面には、処理室2を挟んで互いに対向するように、加熱装置である誘導加熱コイル17および誘導加熱コイル18がそれぞれ設置される。誘導加熱コイル17および誘導加熱コイル18自体が高温になると近傍領域が高温化してしまうため、これを防止するために誘導加熱コイル17および誘導加熱コイル18は冷却水用チューブを有するものであることが好ましい。誘導加熱コイル17と誘導加熱コイル18との間に位置する処理室2内には、上部サセプタ21と下部サセプタ22とが互いに対向するように設置される。上部サセプタ21と誘導加熱コイル17との間、下部サセプタ22と誘導加熱コイル18との間には、断熱材23が設置される。また、下部サセプタ22上にはSiCバルク基板を支持するための基板支持具である基板ホルダ26aが設置される。
 ここで、基板ホルダ26aは還元性ガスの流路16に接するように設置されるが、このように基板ホルダ26aを設置すると、還元性ガスの流路16において処理室2の内壁と基板ホルダ26aとによって機械的段差が形成される。この機械的段差を軽減するために、還元性ガスの流れる方向に対して基板ホルダ26aよりも上流側および下流側にそれぞれ隣接して段差軽減部材27が設置される。また、上部サセプタ21も還元性ガスの流路16に接するように設置されており、還元性ガスの流路16において処理室2の内壁と上部サセプタ21とによって機械的段差が形成されるため、還元性ガスの流れる方向に対して上部サセプタ21よりも上流側および下流側にそれぞれ隣接して段差軽減部材28が設置される。
 還元性ガスの流れる方向に対して基板ホルダ26aよりも下流側の処理室2の側面には、取り出しドア31が開閉自在に設置され、基板ホルダ26aの出し入れができるようになっている。取り出しドア31にはOリングなどが具備されることによって、処理室2内の気密性が保てるようになっている。尚、基板ホルダ26aの出し入れは、大気圧で行うため、取り出しドア31にリークバルブを装着しておいてもよい。
 また、取り出しドア31には、基板ホルダ26aあるいはその近傍領域の温度を測定するための例えばパイロメーターのような測温装置32が設置される。測温装置32としてパイロメーターを用いる場合、取り出しドア31に、パイロメーターに用いる波長に対して透過率が高い部材で形成されたビューポートを設けておく。
 次に、導入ノズル3について説明する。図26は、本発明の実施の形態8における熱処理装置1aを示す上面図である。ただし、図26では、バルブ11、還元性ガス純化器8、還元性ガス供給源7、排出ノズル6、排気ポンプ12および還元性ガス除害装置13を省略して示している。導入ノズル3の形状は、導入ノズル3を通って処理室2内に導入された還元性ガスに乱流が発生することを抑制するために、急峻な角度や直線状の形状をできる限り有さないことが好ましい。具体的には、図26に示すように、導入ノズル3の形状を、少なくとも1つの変曲点を有する曲線で形成することにより、還元性ガスに乱流が発生することを抑制することができる。
 次に、段差軽減部材27および段差軽減部材28について説明する。図27は、本発明の実施の形態8における基板ホルダ26aおよび段差軽減部材27を示す上面図である。段差軽減部材27は、処理対象物であるSiCバルク基板の電気伝導性にできるだけ影響を与えにくい物質で形成することが好ましい。例えばアルミニウムや窒素のようなSiCバルク基板の電気伝導性に影響を与える物質をできるだけ含まないものを用いることが好ましい。さらに、高温になることが予測されるため、断熱性材料で形成することが好ましい。また、断熱性材料で本体部分を形成し、本体部分の表面に、SiCバルク基板の電気伝導性に影響を与えにくい例えばSiC、TaCまたはグラファイト(炭素)の層をコーティングして段差軽減部材27を形成してもよい。また、段差軽減部材28についても同様である。
 図25および図27に示すように、段差軽減部材27は板状の部材である。そして、図25における紙面垂直方向つまり図27における縦方向の幅が基板ホルダ26aの幅とほぼ同じであって、還元性ガスの流路16において処理室2の内壁と基板ホルダ26aとによって形成される機械的段差をできるだけ軽減するような厚さに形成される。つまり、基板ホルダ26aの還元性ガスの流路16と接する面と、段差軽減部材27の還元性ガスの流路16と接する面とは、ほぼ同一の平面上に存在するようになる。さらに、基板ホルダ26aと段差軽減部材27とは、できるだけ相互の間に間隔が空かないように接触して配置されることが好ましい。即ち、段差軽減部材27を設置することによって、還元性ガスの流路16において機械的段差ができるだけ無くなるようにすることが好ましい。こうすることにより、処理室2内に導入された還元性ガスに乱流が発生することを抑制することができる。
 また、基板ホルダ26aと段差軽減部材27とは機械的に連結されていることが取り扱いの観点から好ましい。これらが機械的に連結されている場合、図27に示すように、段差軽減部材27のうち、還元性ガスの流れる方向に対して下流側のものに取り出し用部品33を設けておくとよい。取り出し用部品33は、具体的には例えば貫通孔や突起状部材であって、機械的に連結された基板ホルダ26aと段差軽減部材27とを取り出しドア31から出し入れする際に使用することにより、取り扱い効率が向上する。尚、図27では取り出し用部品33を2つ設けた例を示したが、これに限ることはなく、少なくとも1つ以上設けてあればよい。
 上部サセプタ21に隣接して設置される段差軽減部材28も、段差軽減部材27と同様に板状の部材である。そして、図25における紙面垂直方向の幅が上部サセプタ21の幅とほぼ同じであって、還元性ガスの流路16において処理室2の内壁と上部サセプタ21とによって形成される機械的段差をできるだけ軽減するような厚さに形成される。つまり、上部サセプタ21の還元性ガスの流路16と接する面と、段差軽減部材28の還元性ガスの流路16と接する面とは、ほぼ同一の平面上に存在するようになる。さらに、上部サセプタ21と段差軽減部材28とは、できるだけ相互の間に間隔が空かないように接触して配置されることが好ましい。即ち、段差軽減部材28を設置することによって、還元性ガスの流路16において機械的段差ができるだけ無くなるようにすることが好ましい。こうすることにより、処理室2内に導入された還元性ガスに乱流が発生することを抑制することができる。
 次に、基板ホルダ26aについて説明する。図28は、本発明の実施の形態8における基板ホルダ26aを示す断面図である。図29は、本発明の実施の形態8における基板ホルダ26aでSiCバルク基板36を支持した様子を示す断面図である。図30は、本発明の実施の形態8における基板ホルダ26aを示す斜視図である。
 基板ホルダ26aは、還元性ガスによる影響が比較的軽微で、1500℃程度以上の熱処理に耐え得ることが好ましい。また、処理対象物であるSiCバルク基板36の電気伝導性にできるだけ影響を与えにくい物質で形成することが好ましく、例えばアルミニウムや窒素のようなSiCバルク基板36の電気伝導性に影響を与える物質をできるだけ含まないことが好ましい。さらに、SiCバルク基板36を効率的に加熱するために、誘導加熱コイル17の作用によって基板ホルダ26a自体に誘導電流が流れて基板ホルダ26aを直接加熱できることが好ましい。これらを考慮すると、基板ホルダ26aは、例えばSiC、TaCまたはグラファイト(炭素)で形成されることが好ましい。そして、基板ホルダ26aの本体部分を高純度のグラファイト(炭素)で形成し、本体部分の表面にSiCまたはTaCの層をコーティングして基板ホルダ26aを形成することがより好ましい。また、本体部分を例えば金属などで形成し、本体部分の表面にSiC、TaCまたはグラファイト(炭素)の層をコーティングして基板ホルダ26aを形成してもよい。
 図28に示すように、基板ホルダ26aは、SiCバルク基板36を支持するための領域である凹部37を複数有している。1つの凹部37に対して1枚のSiCバルク基板36を載置でき、複数の凹部37を有することにより複数のSiCバルク基板36を載置できるようになっている。
 図29に示すように、凹部37は、凹部37内にSiCバルク基板36が嵌まるように形成されている。処理室2内に導入された還元性ガスに乱流が発生することを抑制するため、凹部37の深さは、凹部37内に載置されたSiCバルク基板36と基板ホルダ26aとの間に機械的段差ができるだけ生じないように設定することが好ましい。SiCバルク基板36の厚さと凹部37の深さとの差は、±500μm以下とするのが好ましく、±100μm以下とするのがより好ましい。凹部37内には、SiCバルク基板36が、エピタキシャル成長用の面が上方を向くように載置され、このSiCバルク基板36のエピタキシャル成長用の面が還元性ガスの流路16と接することとなる。
 還元性ガスに乱流が発生することを抑制する観点からは、凹部37は、SiCバルク基板36の外形とほぼ同じ形状を有し、SiCバルク基板36の外周と凹部37との間にできるだけ間隙が生じないようにすることが好ましい。ただし、SiCバルク基板36と基板ホルダ26aとの熱膨張係数の差や、SiCバルク基板36を凹部37に配置したり凹部37から取り出したりする作業の効率を考慮すると、SiCバルク基板36の外周と凹部37との間には500μm程度の間隙があることが好ましい。
 また、SiCバルク基板36は、その表裏の研磨状態の相違によって同心円状に反っている場合が多い。凹部37の底面38が平坦に形成されている場合、SiCバルク基板36の反りによって、凹部37の底面38とSiCバルク基板36との間に間隙が生じる。SiCバルク基板36の反りによって生じる間隙の大きさは、SiCバルク基板36の口径が大きくなるほど増大する。SiCバルク基板36を均一に加熱するためには、凹部37の底面38とSiCバルク基板36との間に生じる間隙ができるだけ小さい方が好ましい。よって、凹部37の底面38の形状は、SiCバルク基板36の反りに合わせて湾曲していることが好ましい。具体的には、凹部37の底面38の断面形状が、凹部37の底面38の中心からの距離に対して2次以上の関数で表される曲線で形成されることが好ましい。
 図30に示すように、基板ホルダ26aの凹部37は2次元面心格子状に並んでおり、基板ホルダ26aは、還元性ガスの流れる方向とほぼ平行な平面上で複数のSiCバルク基板36を支持できるようになっている。また、基板ホルダ26aは、凹部37が形成する2次元面心格子の一辺が還元性ガスの流れる方向とほぼ平行となるように処理室2内に設置される。よって、基板ホルダ26aは、格子の一辺が還元性ガスの流れる方向とほぼ平行となる2次元面心格子状に複数のSiCバルク基板36が並ぶように処理室2内で複数のSiCバルク基板36を支持できるようになっている。尚、図30では、簡単のため、凹部37の形状が円であるように示したが、実際には、SiCバルク基板36は、通常、オリエンテーションフラットやインデックスフラットといった直線領域を有するため、凹部37の形状も直線領域を有し、SiCバルク基板36の外形とほぼ相似形とすることが好ましい。
 次に、本発明の実施の形態8における熱処理装置1aを用いてSiCバルク基板36を熱処理しエピタキシャル成長用SiCバルク基板を製造する方法および熱処理装置1aの動作について説明する。
 図31は、本発明の実施の形態8におけるエピタキシャル成長用SiCバルク基板の製造手順を示すフローチャートである。
 まず、SiCバルク基板36を製造する工程について説明する。尚、SiC結晶にはポリタイプと呼ばれる特有の周期性が存在する。即ち、化学量論比的組成はSiとCとで一対一であり、かつ、結晶格子が六方最密充填構造であっても、本構造におけるc軸に沿って原子配列に別種の周期性が存在し、この原子スケールでの周期および結晶格子の対称性によって、SiCの物性は規定される。現在デバイス応用の観点から最も注目を集めているのは、4H-SiCと呼ばれるタイプである。4H-SiCを用いたパワーデバイスでは、主に原材料費を低減するという観点から、<0001>面から<11-20>方向に5度程度よりも小さな角度で傾斜させ、かつ、Si原子がC原子に比べてより安定に配置し得る面を表面とするエピタキシャルウエハを用いるのが主流である。
 よって、ここでは、4H-SiCタイプで、<0001>面から<11-20>方向に5度程度よりも小さな角度で傾けた仕様のSiCバルク基板を製造し使用する。しかし、傾斜方向は<11-20>方向に厳密に限定されるものではなく、他の方向に傾斜した仕様としても良い。また、ポリタイプについても、4Hに限ることもなく、例えば6Hや3C等の他のポリタイプでもよい。
 まず、坩堝内に種結晶と原料とを対向配置し、原料側が相対的に高温となるように両者を加熱し、昇華法により種結晶上にSiC単結晶を成長させ、4H-SiCからなるSiCインゴットを製造する(S1)。次に、SiCインゴットの外周を研削加工することにより、SiCインゴットの形状を円筒状に整える(S2)。ここで、基板の面方位を既定するためのオリエンテーションフラット等の加工を施しておく。次に、ワイヤーソーやワイヤー放電加工などにより、SiCインゴットを平板状に切り出す(S3)。次に、平板状に切り出したSiCバルク基板の表面および裏面を研削および機械研磨などにより平坦化する(S4)。ここで、基板の割れを防止するためにベベリング加工を外周に施しておく。
 以上の工程によって製造されたSiCバルク基板の表面には機械研磨に伴う傷などが存在し、これが起点となってエピタキシャル成長時に欠陥が形成されるため、以上の工程のみでは良好なエピタキシャル成長用SiCバルク基板を得るには不十分である。
 次に、SiCバルク基板を、機械研磨および酸性又はアルカリ性を呈する薬液を用いて化学機械研磨(CMP)により平坦化処理する(S5)。そして、CMP処理後のSiCバルク基板をアセトン等を用いて超音波洗浄を施し、表面に付着した有機物を除去する。さらに、硫酸と過酸化水素水とを体積比率で5:1に混合し約130℃(±5℃)に加熱した混合溶液中に、SiCバルク基板を浸漬することにより、主に金属付着物を除去する。そして、王水により残留金属付着物を除去する。
 次に、このSiCバルク基板に対して、RCA洗浄と呼ばれるウェット薬液洗浄を行う(S6)。即ち、75℃(±5℃)に加熱したアンモニア水と過酸化水素水の混合溶液(1:9)中に10分間浸した後、75℃(±5℃)に加熱した塩酸と過酸化水素水の混合溶液(1:9)に浸す。さらに、体積比率で5%程度のフッ酸を含む水溶液に浸した後、純水により置換処理を施して、SiCバルク基板に対する表面洗浄を行う。以上の工程により、熱処理装置1aによって熱処理を行うSiCバルク基板36が完成する。
 上述の一連のウェット薬液洗浄によっても、SiCバルク基板36表面は他の例えばシリコン等の半導体材料のようには清浄とはならない。これは、SiC結晶における原子間力が従来の半導体の原子間力に比べて著しく強いため、SiCバルク基板36表面を均一に溶解する薬液が未だ見出されていないからである。
 図32は、本発明の実施の形態8におけるウェット薬液洗浄工程後のSiCバルク基板36の表面に対する暗視野条件下での光学顕微鏡像である。後述するが、図32において実線で囲まれた領域では、エピタキシャル成長後、三角欠陥が確認され、一方、破線で囲まれた領域ではキャロット欠陥が観測された。破線で囲まれた領域では比較的強い発光が見られ、実線で囲まれた領域内、あるいは領域外の近傍で、比較的弱い発光が見られる。尚、極めて強い発光領域は裏面の凹凸を反映したものである。また、詳細に観察すればより小さな点状の発光が確認されるものの、これらの部位は後の結果に影響を及ぼさない。このような観察法は表面状態に敏感であるため、かかる観察からSiCバルク基板36表面に何らかの微小な粒が付着していることが分かる。
 図33は、本発明の実施の形態8におけるウェット薬液洗浄工程後のSiCバルク基板36の表面に存在するSiC塵の走査型電子顕微鏡像である。図33から明らかな通り、上記微小発光領域に存在する異物は鋭角状を呈しており、その大きさは少なくともマイクロメートルスケールであることが判別できる。
 図34は、本発明の実施の形態8における図33中の正方形で囲まれた領域に対してエネルギー分散型X線分析を行った結果を示すスペクトルである。図34において、縦軸はスペクトル強度、横軸はエネルギーを表している。図34中、炭素およびシリコンからのピークが強く、これらの相対強度から判断すると、この付着物は化学量論比が一対一のSiCからなることが分かった。即ち、上述の種々の洗浄を行ったにもかかわらず、SiCバルク基板36表面には未だにSiC塵が付着していることが判明した。
 図35は、本発明の実施の形態8における図32と同じ領域をエピタキシャル成長後に観察した明視野条件下でのノマルスキー微分干渉光学顕微鏡像である。ここで、エピタキシャル成長はSiCバルク基板36の温度を1475℃として行った。以下、本発明の実施の形態8における各処理温度を詳細に記述するが、かかる処理温度の表示値は測定方法に強く依存する。そこで、本発明における温度の測定は原則としてパイロメーターでの測定値に統一している。ちなみに、他の測定方法で温度を測定した場合は、パイロメーターで同時に測定した値とのオフセット値を計算して調整すれば良い。
 図35から明らかな通り、図32において破線で囲まれた領域の近傍にはキャロット欠陥が、実線で囲まれた領域の近傍には三角欠陥といった電流リーク欠陥が形成されている事実を本発明の発明者らが初めて見出した。
 また、このような欠陥が存在する領域をパワーデバイスが含む場合、高電界印加時にリーク電流が生じることが一般に知られている。即ち、かかる欠陥の存在は、素子歩留りを大幅に低下させる直接的要因となる。したがって、これらの欠陥を除去しなければ、均一性が良好でパワーデバイス作製に好適なエピタキシャル成長層は到底得られない。
 以下で、本発明の実施の形態8における熱処理装置1aを用いてSiCバルク基板36を熱処理しSiC塵を除去する工程について説明する。
 まず、熱処理装置1aの取り出しドア31を開き、段差軽減部材27と機械的に連結された基板ホルダ26aを処理室2外へ取り出す。そして、基板ホルダ26aの凹部37にSiCバルク基板36をエピタキシャル成長用の面が上方を向くようにそれぞれ設置する。その後、SiCバルク基板36が設置された基板ホルダ26aを段差軽減部材27とともに処理室2内へ導入する(S7)。これにより、SiCバルク基板36のエピタキシャル成長用の面が還元性ガスの流路16に接することとなる。そして、処理室2内に残存する意図しない分子あるいは原子状の不純物が悪影響を与えることを抑制するために、排気ポンプ12によって処理室2内を約1×10-7kPa程度にまで真空引きする。
 図36は、本発明の実施の形態8におけるSiCバルク基板36の熱処理時の温度プロファイルおよびガスシーケンスを示す図である。図36において、縦軸は温度、横軸は時刻を表している。次に、図36に示すような温度プロファイルおよびガスシーケンスにて、SiCバルク基板36を熱処理する。
 まず、処理室2内に還元性ガスとして、例えば水素ガスを導入する。但し、還元性ガスは水素ガスに限ることはない。還元性ガス供給源7から供給される還元性ガスは、還元性ガス純化器8を通って混入不純物ガスを除去された後、バルブ11および導入ノズル3を経て、処理室2内へ導入される。処理室2内に導入された還元性ガスは、還元性ガスの流路16を通って排出ノズル6から処理室2外へ排出される。排出された還元性ガスは、還元性ガス除害装置13によって除害処理される。
 還元性ガスが導入され、SiCバルク基板36のエピタキシャル成長用の面に還元性ガスが接する設定下で、処理室2内の真空度が例えば25kPa程度で一定に保持されるように圧力を制御する。尚、本発明の実施の形態8では上記圧力下での例を詳述するが、一般に、処理室2の構造・形状の相違等により、熱処理装置毎に好適な圧力は変化し得るものであり、かかる相違を加味すると、1kPaから70kPaの範囲内での減圧雰囲気とするのが好適である。これは、1kPaよりも圧力が低いと、後述の還元性ガスによる置換反応効率が低下し、また、70kPaよりも高いとSiCバルク基板36に対するエッチングが支配的となって、その後、このSiCバルク基板36上へのエピタキシャル成長により得られるエピタキシャル成長層の表面の平坦性が悪化するからである。
 そして、誘導加熱コイル18へ通電することによって下部サセプタ22および基板ホルダ26aを加熱し、SiCバルク基板36を所定の処理温度T1まで加熱する。温度T1は例えば1550℃以上の温度とするのが好ましい。そして、還元性ガス雰囲気にて、SiCバルク基板36の温度を処理時間tの間、温度T1で保持する(S8)。処理時間tは、例えば10~180秒で、処理温度T1によって適切な時間に設定することが好ましい。このとき、上部の誘導加熱コイル17にも通電して上部サセプタ21を加熱することにより、流路16を流れる還元性ガスを加熱するとSiCバルク基板36の加熱効率が上がる。
 次に、還元性ガス雰囲気中で、同一圧力を保持しつつSiCバルク基板36の温度を降温する。ここで、還元性ガスの使用量を削減する観点から、SiCバルク基板36の温度が室温に到達する前に還元性ガスの供給を停止する事が有利である。よって、SiCバルク基板36の温度を温度T1よりも低い所定の温度T3まで降温した時点で(S9)、還元性ガスの供給を停止し(S10)、その後さらにSiCバルク基板36の温度を温度T3よりも低い室温まで降温する(S11)。以上により、熱処理が完了し、エピタキシャル成長用SiCバルク基板が完成する。
 このような熱処理を実施しない場合、エピタキシャル成長を行うと、キャロット欠陥および三角欠陥等の電流リーク欠陥密度が少なくとも10個/cm以上の高密度で発生することが分かっている。
 上述の通り、キャロット欠陥および三角欠陥の主な発生原因は、SiCバルク基板36に付着したSiC塵によるものであるから、SiCバルク基板36自体にダメージを与えないようにSiC塵を選択的に除去するには、SiCバルク基板36上に化学的に吸着しているSiC塵を、還元性ガス雰囲気下で熱処理することが極めて効果的である。
 即ち、このSiC塵は上述の薬液処理の最後に使われるフッ酸溶液中で、SiCバルク基板36上に付着したものと推察される。フッ酸処理は、本来はSiC表面の酸化膜を除去するためのものである。従って、フッ酸溶液中では、SiCバルク基板36と付着したSiC塵とは両者とも酸化膜は形成されない。SiCバルク基板36をフッ酸溶液中から大気中に曝すと、直ちに、両者の表面に対する酸化が開始される。SiC塵の形状から判断してSiC塵表面は原子レベルでは平坦ではないため、SiC塵とSiCバルク基板36とは薄い酸化膜を介して付着しているものと推察される。従って、SiCバルク基板36にダメージを与えないようにしつつ、SiC塵を選択的に基板表面から除去するには、還元性ガス中での熱処理により、両者の酸化膜を除去した上で、還元性ガスに含まれる例えば水素原子によって、両者の表面を水素置換することで表面を安定化する処理が極めて有効である。かかる処理によって、両者の表面は互いに水素終端され、両者間に電気化学的な斥力が生じる上、還元性ガスの流れ自体によってSiC塵がSiCバルク基板36表面から還元性ガスの流れる方向の下流側へ移動され得るからである。この結果、SiCバルク基板36表面に付着していたSiC塵はSiCバルク基板36に何らダメージを与えることなく除去される。
 但し、還元性ガスの供給を停止する温度T3が高すぎるとSiCバルク基板36の表面原子が還元性ガスに含まれる例えば水素原子以外のもので終端されるか、あるいは表面ダングリングボンドの形成に伴い酸化層が形成される。このような事を回避する事を鑑みれば、還元性ガスの供給を停止するときのSiCバルク基板36の温度T3は、900℃以下であることが好ましく、さらに好ましくは300℃以下が良い。300℃以下が好ましいのは、SiCバルク基板36の表面原子が還元性ガスに含まれる例えば水素原子で終端される効果を徹底化するのみならず、効率的に基板製造を行うため、基板温度の低下速度を高め、短時間で効率的な降温を実現できるからである。
 尚、降温工程に要する時間は短い方が好ましい。降温工程に要する時間が長い場合、処理室2内に付着・残存しているSiC塵等が上述の熱処理工程によって清浄化されたエピタキシャル成長用SiCバルク基板の表面に新たに付着し、エピタキシャル成長時における異常成長核となって電流リーク欠陥を形成することがあるからである。
 本発明の実施の形態8では、以上のような構成としたことにより、長時間の処理を要する等の生産性を低下させるような特殊な前処理工程を行うことなしにエピタキシャル成長を行ってもSiCデバイスにおいて電流リーク源となるエピタキシャル成長後の欠陥密度が低いSiCエピタキシャルウエハを得ることができるエピタキシャル成長用SiCバルク基板を簡便に作製できる熱処理装置1aを得ることができるという効果がある。
 特に、基板ホルダ26aに隣接して段差軽減部材27を設置したことにより、基板ホルダ26aの還元性ガスの流路16と接する面と、段差軽減部材27の還元性ガスの流路16と接する面とが、ほぼ同一の平面上に存在するようにすることができる。つまり、還元性ガスの流路16における機械的段差を軽減できるため、処理室2内に導入された還元性ガスの流れに乱流が発生することを抑制することができる。乱流が発生すると、SiCバルク基板36上から一度離れたSiC塵が下流側に流されずに、再度SiCバルク基板36上に付着することがある。乱流の発生を抑制することにより、SiC塵の再付着を抑制することができるため、エピタキシャル成長後の欠陥密度が低いSiCエピタキシャルウエハを得ることができる。
 また、上部サセプタ21に隣接して段差軽減部材28を設置したことにより、上部サセプタ21の還元性ガスの流路16と接する面と、段差軽減部材28の還元性ガスの流路16と接する面とが、ほぼ同一の平面上に存在するようにすることができる。つまり、還元性ガスの流路16における機械的段差を軽減できるため、処理室2内に導入された還元性ガスに乱流が発生することを抑制することができる。これにより、エピタキシャル成長後の欠陥密度がより低いSiCエピタキシャルウエハを得ることができる。
 基板ホルダ26aに複数の凹部37が2次元面心格子状に並ぶように配置することによって、基板ホルダ26aが、還元性ガスの流れる方向とほぼ平行な平面上に複数のSiCバルク基板36が2次元面心格子状に並ぶように複数のSiCバルク基板36を支持することにより、基板ホルダ26a上にSiCバルク基板36をより稠密に配置することができる。これにより、基板ホルダ26a上で複数のSiCバルク基板36をより均一に加熱することができる。
 さらに、基板ホルダ26a上で、格子の一辺が還元性ガスの流れる方向とほぼ平行となる2次元面心格子状にSiCバルク基板36を配置したことにより、還元性ガスが流れる方向とほぼ平行な方向で隣接するSiCバルク基板36同士の距離を縮めることなく、基板ホルダ26a上にSiCバルク基板36をより稠密に配置することができる。還元性ガスが流れる方向とほぼ平行な方向で隣接するSiCバルク基板36同士の距離が短いと、SiCバルク基板36上から離れたSiC塵が還元性ガスの流れに乗って移動し、還元性ガスが流れる方向とほぼ平行な方向で隣接する他のSiCバルク基板36上に再度付着することがある。しかし、本発明の実施の形態8では上述のようにしたことにより、SiCバルク基板36上から離れたSiC塵が、還元性ガスが流れる方向とほぼ平行な方向で隣接する他のSiCバルク基板36上に再度付着することを抑制できる。
 また、基板ホルダ26aをSiC、TaCまたはグラファイト(炭素)で形成した、または、基板ホルダ26aが表面にSiC、TaCまたはグラファイト(炭素)の層を有するように形成したことにより、処理対象物であるSiCバルク基板36の電気伝導性に対して悪影響が及ぶことを抑制することができる。
 段差軽減部材27や段差軽減部材28についても同様であり、SiC、TaCまたはグラファイト(炭素)で形成した、または、基板ホルダ26aが表面にSiC、TaCまたはグラファイト(炭素)の層を有するように形成したことにより、処理対象物であるSiCバルク基板36の電気伝導性に対して悪影響が及ぶことを抑制することができる。
 尚、本発明の実施の形態8では、段差軽減部材27および段差軽減部材28を還元性ガスの流れる方向に対して基板ホルダ26aの上流側と下流側の両方に配置した。しかし、基板ホルダ26aの下流側よりも上流側で還元性ガスの流れに乱流が発生した場合の方が、SiCバルク基板36上から一度離れたSiC塵が再付着することへの影響が大きい。このため、基板ホルダ26aの上流側だけに段差軽減部材27および段差軽減部材28を配置しても一定の効果が得られる。また、上部サセプタ21と隣接する段差軽減部材28を配置せずに、基板ホルダ26aと隣接する段差軽減部材27のみを配置しても一定の効果が得られる。
 また、図25に示すように、段差軽減部材27を処理室2の内壁と接触するように設置した。しかし、必ずしも処理室2の内壁と接触しなければならない訳ではなく、基板ホルダ26aの還元性ガスの流路16と接する面と、段差軽減部材27の還元性ガスの流路16と接する面とが、ほぼ同一の平面上に存在するように設置されていればよい。段差軽減部材28についても同様であり、上部サセプタ21の還元性ガスの流路16と接する面と、段差軽減部材28の還元性ガスの流路16と接する面とが、ほぼ同一の平面上に存在するように設置されていればよい。従って、段差軽減部材27および段差軽減部材28の厚さや形状等は適宜設定すればよく、また、板状の部材である必要もない。
 また、本発明の実施の形態8では、誘導加熱コイル17および誘導加熱コイル18を処理室2の外面に設置したが、これに限ることはなく、処理室2の内部に設置してもよい。さらに、加熱装置として誘導加熱コイル17および誘導加熱コイル18を用いたが、これに限ることはない。しかし、誘導加熱コイルは広い範囲を均一に加熱することが可能であるため、多くのSiCバルク基板36を熱処理する場合は、誘導加熱コイルを用いることが好ましい。
 本発明の実施の形態8では、導入ノズル3を処理室2の側面に接続したが、接続箇所は側面に限ることはなく、例えば上面や下面など他の箇所でもよい。同様に、排出ノズル6についても、接続箇所は上面に限ることはない。
 さらに、導入ノズル3の個数も1個に限ることはなく、複数設けてもよい。例えば、微細なノズルを多数、密集させて設けると還元性ガスに乱流が発生することを抑制することができる。同様に、排出ノズル6についても複数設けてもよい。
 また、本発明の実施の形態8では、段差軽減部材27および段差軽減部材28を処理室2内に設置することにより還元性ガスの流路16における機械的段差を軽減した。しかし、この段差軽減部材27および段差軽減部材28を処理室2の内壁の一部として処理室2の内壁と一体となるように形成してもよい。つまり、処理室2の内壁と、基板ホルダ26aの還元性ガスの流路16と接する面や上部サセプタ21の還元性ガスの流路16と接する面とが、ほぼ同一の平面上に存在するように形成してもよい。
実施の形態9.
 図37は、本発明の実施の形態9における熱処理装置1bを示す側面断面図である。図37において、図25と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態8とは、下部サセプタ22上に基板ホルダ26aを設置する代わりに、上部サセプタ21の下部に基板ホルダ26bを設置した構成が相違している。
 これにともない、基板ホルダ26bの還元性ガスの流路16と接する面と、段差軽減部材28の還元性ガスの流路16と接する面とが、ほぼ同一の平面上に存在するようになっている。そして、下部サセプタ22の還元性ガスの流路16と接する面と、段差軽減部材27の還元性ガスの流路16と接する面とが、ほぼ同一の平面上に存在するようになっている。
 図38は、本発明の実施の形態9における図37のA-A断面図である。図38に示すように、基板ホルダ26bは、側面サセプタ41によって支持され、その下面が還元性ガスの流路16と接するように配置される。上部サセプタ21と基板ホルダ26bとは接触している。尚、図38において、導入ノズル3から処理室2内に導入された還元性ガスは、流路16を紙面垂直方向に流れる。
 また、図39は、本発明の実施の形態9における図37のB-B断面図である。本発明の実施の形態8とは、排出ノズル6が、処理室2の上面ではなく、側面の互いに対向する2箇所に接続された構成が相違している。導入ノズル3から処理室2内に導入された還元性ガスは、流路16を図37における横方向、即ち図38における紙面垂直方向に流れ、排出ノズル6から処理室2外へ排出される。排出ノズル6から排出された還元性ガスは、排気ポンプ12を通って還元性ガス除害装置13に入って除害処理される。
 次に、基板ホルダ26bについて説明する。図40は、本発明の実施の形態9における基板ホルダ26bでSiCバルク基板36を支持した様子を示す断面図である。図41は、本発明の実施の形態9における基板ホルダ26bを示す斜視図である。
 図40に示すように、基板ホルダ26bは、貫通穴42を有し、この貫通穴42の還元性ガスの流路16と接する側、即ち図40における下側にSiCバルク基板36を支持するための支持部43を有している。貫通穴42は、SiCバルク基板36の外形と相似形でSiCバルク基板36の径よりも大きく形成されている。具体的には、SiCバルク基板36の外周と貫通穴42との間に500μm程度の間隙が生じるような大きさであることが好ましい。支持部43は、SiCバルク基板36と相似形でSiCバルク基板36の径よりも小さく形成される。
 図40における上側から貫通穴42内にSiCバルク基板36を入れると、支持部43によってSiCバルク基板36が支持される。貫通穴42内には、SiCバルク基板36が、エピタキシャル成長用の面が下方を向くように設置され、このSiCバルク基板36のエピタキシャル成長用の面が還元性ガスの流路16と接することとなる。
 また、SiCバルク基板36上には、加熱効率を上げるために、SiCバルク基板36と上部サセプタ21との間の間隙を埋めるように均熱板46が設置される。均熱板46は、基板ホルダ26bと同じ材質で形成されることが好ましい。SiCバルク基板36は、その表裏の研磨状態の相違によって同心円状に反っている場合が多いので、加熱効率を上げるために、均熱板46の形状は、SiCバルク基板36の反りに合わせて湾曲していることが好ましい。
 図41に示すように、基板ホルダ26bの貫通穴42は2次元面心格子状に並んでおり、基板ホルダ26bは、還元性ガスの流れる方向とほぼ平行な平面上で複数のSiCバルク基板36を支持できるようになっている。尚、図41では、簡単のため、貫通穴42の形状が円であるように示したが、実際には、SiCバルク基板36は、通常、オリエンテーションフラット等の直線領域を有するため、貫通穴42の形状も直線領域を有し、SiCバルク基板36の外形とほぼ相似形とすることが好ましい。
 本発明の実施の形態9では、以上のように、基板ホルダ26bが、SiCバルク基板36のエピタキシャル成長用の面が下方を向き、かつ、SiCバルク基板36のエピタキシャル成長用の面が還元性ガスの流路16に接するようにSiCバルク基板36を支持するようにしたことにより、還元性ガス雰囲気での熱処理の効果によってSiCバルク基板36の表面から離れたSiC塵が重力によって下方へ落ちる。これにより、SiCバルク基板36の表面から一度離れたSiC塵がSiCバルク基板36の表面に再付着することを抑制することができる。よって、エピタキシャル成長後の欠陥密度がより低いSiCエピタキシャルウエハを得ることができる。
 尚、本発明の実施の形態9では、本発明の実施の形態8と相違する部分について説明し、同一または対応する部分についての説明は省略した。
実施の形態10.
 図42は、本発明の実施の形態10における基板支持具である基板ホルダ26cを示す斜視図である。図42において、図30と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態8では、還元性ガスの流れる方向とほぼ平行な平面上で複数のSiCバルク基板36が2次元面心格子状に並ぶように基板ホルダ26aによって支持したのに対して、本発明の実施の形態10では、基板ホルダ26cが、互いにほぼ平行な複数の平面上に、それぞれSiCバルク基板36を支持した構成が相違している。
 図42に示すように、基板ホルダ26cは複数の基板トレイ47を有し、これらの複数の基板トレイ47は互いにほぼ平行となるようにトレイ支持棒48で支持されている。そして、基板トレイ47の中央付近には、基板ホルダ26aと同様に、SiCバルク基板36を支持するための領域である凹部37が形成されている。ここでは、1つの基板トレイ47に対して1つずつ凹部37が形成され、それぞれの基板トレイ47に1枚ずつSiCバルク基板36を支持できるようになっている。上述の通り、基板トレイ47は互いにほぼ平行となるように設置されているため、基板トレイ47に支持されたSiCバルク基板36同士も互いにほぼ平行となる。基板トレイ47同士の間隔は、作業性や装置のコンパクト化の観点から例えば1mm程度とすればよい。
 凹部37は、本発明の実施の形態8における基板ホルダ26aの場合と同様であり、その深さは、凹部37内に載置されたSiCバルク基板36と基板トレイ47との間に機械的段差ができるだけ生じないように設定されることが好ましい。凹部37内には、SiCバルク基板36が、エピタキシャル成長用の面が上方を向くように載置され、このSiCバルク基板36のエピタキシャル成長用の面が還元性ガスの流路と接することとなる。
 尚、図42では、簡単のため、凹部37の形状が円であるように示したが、実際には、SiCバルク基板36は、通常、オリエンテーションフラットやインデックスフラットといった直線領域を有するため、凹部37の形状も直線領域を有し、SiCバルク基板36の外形とほぼ相似形とすることが好ましい。また、図42では、基板トレイ47の形状が円状であるように示したが、円状には限らない。
 基板ホルダ26cの材質は、本発明の実施の形態8における基板ホルダ26aと同様であり、例えば、基板ホルダ26cの基板トレイ47およびトレイ支持棒48の本体部分を高純度のグラファイト(炭素)で形成し、この本体部分の表面にSiCまたはTaCの層をコーティングして基板ホルダ26cを形成することが好ましい。
 本発明の実施の形態10では、上述の基板ホルダ26cにSiCバルク基板36を設置し、熱処理装置の処理室2内に固定して熱処理を行う。ここでは、熱処理装置は、例えば、基板ホルダ26cを覆う筒状の形状とすることが好ましい。そして、還元性ガスは、基板トレイ47に載置されたSiCバルク基板36の表面へ充分な量が供給されるように流せばよい。例えば、図42における左上方に導入ノズル2を設置し、右下方に排出ノズル6を設置すると、各SiCバルク基板36の表面に沿って層流となって還元性ガスを流すことができる。
 一方、トレイ支持棒48の近傍では、トレイ支持棒48が還元性ガスの流れを妨げるため、他の領域よりも乱流が発生し易くなり、乱流が発生し易い領域の体積は、熱的な揺らぎや還元性ガス流量の揺らぎなどの影響により、熱処理中に時々刻々と変動する。熱処理によってSiCバルク基板36の表面から除去されたSiC塵が、トレイ支持棒48の近傍で発生した乱流に取り込まれると、この乱流領域内に長時間留まり、熱処理完了後のSiCバルク基板36の表面に再度付着する可能性がある。
 しかし、乱流が発生する領域はトレイ支持棒48の近傍に限られるため、トレイ支持棒48から充分離れた箇所にSiCバルク基板36を設置すれば上述のようなSiC塵が再付着する可能性を小さくできる。トレイ支持棒48から、つまり、基板トレイ47の外周から例えば5mm程度内側へ離れた領域では、乱流はほとんど生じないため、トレイ支持棒48の近傍で発生した乱流の影響によって、SiCバルク基板36の表面から一度除去されたSiC塵がSiCバルク基板36の表面に再付着することを防ぐためには、基板トレイ47の外周とSiCバルク基板36の外周との距離が5mmよりも大きくなるようにすればよい。
 一方で、基板トレイ47の外周とSiCバルク基板36の外周との距離を大きくし過ぎると、つまり、SiCバルク基板36の大きさに対して基板トレイ47を大きくし過ぎると、熱処理において加熱しなければならない体積が大きくなって加熱効率が悪くなる。加熱効率の観点からは、基板トレイ47の外周とSiCバルク基板36の外周との距離は100mmより小さくなるようにすることが好ましい。
 また、トレイ支持棒48の近傍での乱流の発生をさらに抑制するためには、熱処理中に、還元性ガスの流量を変動させ、乱流が発生する指標となるいわゆるレイノルズ数を実効的に変化させればよい。還元性ガスの流量の変動のさせ方としては、例えば不規則に変化させると効果的である。
 本発明の実施の形態10では、以上のように、互いにほぼ平行な基板トレイ47上に、即ち、互いにほぼ平行な平面上に、それぞれSiCバルク基板36を支持したことにより、処理室2内でSiCバルク基板36が積層されたように並ぶため、複数のSiCバルク基板36を同一の平面上に並べる場合と比較して、熱処理装置の小型化を図ることができる。
 基板トレイ47の外周とSiCバルク基板36の外周との距離が、5mmよりも大きく、100mmよりも小さくなるように設定したことにより、SiCバルク基板36の表面から一度脱離したSiC塵が乱流の影響によって再度SiCバルク基板36の表面に付着する可能性を低くすることができる。さらに、熱処理時の加熱効率の低下も抑制することができる。
 尚、本発明の実施の形態10では、1つの基板トレイ47に対して1枚のSiCバルク基板36を載置したが、1つの基板トレイ47に対して複数のSiCバルク基板36を載置してもよい。
 また、本発明の実施の形態10では、基板ホルダ26cの基板トレイ47とトレイ支持棒48とを別の部材としたが、基板トレイ47とトレイ支持棒48とが一体となった1つの部材として基板ホルダ26cを形成してもよい。また、別の部材として形成する場合でも、トレイ支持棒48の形状は棒状に限ることはない。
 本発明の実施の形態10では、複数の基板トレイ47を鉛直方向に積層するように配置した、即ち、複数のSiCバルク基板36が鉛直方向に並ぶようにした。しかし、必ずしも複数のSiCバルク基板36を鉛直方向に並ぶようにする必要はなく、例えば図42に示す基板ホルダ26cを90°回転させて配置し、SiCバルク基板36の表面が、それぞれ、鉛直方向とほぼ平行となるようにしてもよい。このようにすれば、SiCバルク基板36を載置する基板トレイ47の数が多い場合、例えば10枚以上である場合、基板ホルダ26cおよび熱処理装置が長尺化するが、鉛直方向に積層する場合と比べて、基板ホルダ26cおよび熱処理装置が機械的に安定する。従って、振動等が熱処理装置に及ぼす影響を軽減することができる。尚、この場合、基板トレイ47上に載置したSiCバルク基板36が落ちないように固定することが好ましい。
 また、基板ホルダ26cの形状も図42に示す形状に限ることはなく、例えば、直方体にハーフパイプ状の凹型加工を施して、このハーフパイプ状の部分にSiCバルク基板36を差し込んで支持するような構成としてもよい。
 以上、本発明の実施の形態1~10を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
 1a、1b 熱処理装置
 2 処理室
 3 導入ノズル
 6 排出ノズル
 16 還元性ガスの流路
 17 誘導加熱コイル
 18 誘導加熱コイル
 26a~26c 基板ホルダ
 27 段差軽減部材
 28 段差軽減部材
 36 SiCバルク基板
 47 基板トレイ
 48 トレイ支持棒

Claims (33)

  1.  <0001>面からの傾斜角が5度よりも小さな炭化珪素バルク基板を還元性ガス雰囲気中で第1の温度T1および処理時間tの条件でアニールする第1の工程と、
     前記還元性ガス雰囲気中で基板温度を低下する第2の工程と、
     前記第1の工程でのアニール温度T1よりも低い第2の温度T2で少なくともシリコン原子を含むガスと炭素原子を含むガスとを供給してエピタキシャル成長する第3の工程と、
     を備えることを特徴とする炭化珪素エピタキシャルウエハの製造方法。
  2.  前記第1の温度T1は、前記第2の温度T2に対して75℃以上高いことを特徴とする請求項1記載の炭化珪素エピタキシャルウエハの製造方法。
  3.  エピタキシャル成長をCVD法によって行うことを特徴とする請求項1または2に記載の炭化珪素エピタキシャルウエハの製造方法。
  4.  前記シリコン原子を含むガスはモノシランガスであり、
     前記炭素原子を含むガスはプロパンであることを特徴とする請求項1ないし3のいずれか1項に記載の炭化珪素エピタキシャルウエハの製造方法。
  5.  前記還元性ガスが水素からなることを特徴とする請求項1ないし4のいずれか1項に記載の炭化珪素エピタキシャルウエハの製造方法。
  6.  前記炭化珪素バルク基板は4H-SiCからなることを特徴とする請求項1ないし5のいずれか1項に記載の炭化珪素エピタキシャルウエハの製造方法。
  7.  前記第1の工程の処理時間tが10秒以上180秒以下であることを特徴とする請求項1ないし6のいずれか1項に記載の炭化珪素エピタキシャルウエハの製造方法。
  8.  前記第1の工程でアニール効果の発現する最も低いアニール温度をオフセット温度Toとした場合に、(T1-To)×tが0~21000の範囲内であることを特徴とする請求項1ないし7のいずれか1項に記載の炭化珪素エピタキシャルウエハの製造方法。
  9.  前記(T1-To)×tが500~13500の範囲内であることを特徴とする請求項8記載の炭化珪素エピタキシャルウエハの製造方法。
  10.  前記第3の工程において形成されたエピタキシャル成長層中のN型残留不純物濃度は、2×1016cm-3以下であることを特徴とする請求項1ないし9のいずれか1項に記載の炭化珪素エピタキシャルウエハの製造方法。
  11.  前記第3の工程において供給する全ガス中に含まれる炭素原子数とシリコン原子数の比をC/Si比とし、前記C/Si比が、0.45以上、かつ、1.4未満であることを特徴とする請求項1ないし10のいずれか1項に記載の炭化珪素エピタキシャルウエハの製造方法。
  12.  前記C/Si比が、1.17以上、かつ、1.4未満であることを特徴とする請求項11記載の炭化珪素エピタキシャルウエハの製造方法。
  13.  前記第2の温度T2は、1325℃以上、かつ、1500℃未満であることを特徴とする請求項10ないし12のいずれか1項に記載の炭化珪素エピタキシャルウエハの製造方法。
  14.  請求項1ないし13のいずれか1項に記載の製造方法によって作製された炭化珪素エピタキシャルウエハ。
  15.  <0001>面からの傾斜角が5度よりも小さな炭化珪素バルク基板を還元性ガス雰囲気中で第1の温度T1および処理時間tの条件でアニールする第1の工程と、
     前記還元性ガス雰囲気中で前記炭化珪素バルク基板の温度を前記第1の温度T1よりも低い第3の温度T3まで低下させる第2の工程と、
     前記還元性ガスの供給を停止する第3の工程と、
     前記炭化珪素バルク基板の温度を前記第3の温度T3よりも低い温度に低下させる第4の工程と、
     を備えたエピタキシャル成長用炭化珪素バルク基板の製造方法。
  16.  前記第1の温度T1は1550℃以上であることを特徴とする請求項15記載のエピタキシャル成長用炭化珪素バルク基板の製造方法。
  17.  前記第3の温度T3は900℃以下であることを特徴とする請求項15または16に記載のエピタキシャル成長用炭化珪素バルク基板の製造方法。
  18.  前記還元性ガスは水素からなることを特徴とする請求項15ないし17のいずれか1項に記載のエピタキシャル成長用炭化珪素バルク基板の製造方法。
  19.  前記炭化珪素バルク基板は4H-SiCからなることを特徴とする請求項15ないし18のいずれか1項に記載のエピタキシャル成長用炭化珪素バルク基板の製造方法。
  20.  前記処理時間tは10秒以上180秒以下であることを特徴とする請求項15ないし19のいずれか1項に記載のエピタキシャル成長用炭化珪素バルク基板の製造方法。
  21.  前記第1の工程でアニール効果の発現する最も低いアニール温度をオフセット温度Toとした場合に、(T1-To)×tが0~21000の範囲内であることを特徴とする請求項15ないし20のいずれか1項に記載のエピタキシャル成長用炭化珪素バルク基板の製造方法。
  22.  前記(T1-To)×tが500~13500の範囲内であることを特徴とする請求項21記載のエピタキシャル成長用炭化珪素バルク基板の製造方法。
  23.  前記炭化珪素バルク基板を、大気圧、かつ、30℃以下で、60分以上保持する第4の工程を備えたことを特徴とする請求項15ないし22のいずれか1項に記載のエピタキシャル成長用炭化珪素バルク基板の製造方法。
  24.  請求項15ないし23のいずれか1項に記載の製造方法によって製造されたエピタキシャル成長用炭化珪素バルク基板。
  25.  炭化珪素バルク基板を還元性ガス雰囲気で熱処理するための処理室と、
     前記処理室内に前記還元性ガスを導入するための還元性ガス導入部と、
     前記処理室内で前記炭化珪素バルク基板を支持するための基板支持具と、
     前記処理室外へ前記還元性ガスを排出するための還元性ガス排出部と、
     前記処理室内の前記還元性ガスの流れる方向に対して前記基板支持具よりも上流側に前記基板支持具と隣接して設置された段差軽減部材と、
     前記炭化珪素バルク基板を加熱するための加熱装置と、を備え、
     前記基板支持具の前記還元性ガスの流路と接する面と、前記段差軽減部材の前記還元性ガスの流路と接する面とは、ほぼ同一の平面上に存在する熱処理装置。
  26.  前記基板支持具は、前記還元性ガスの流れる方向とほぼ平行な平面上に複数の前記炭化珪素バルク基板が2次元面心格子状に並ぶように前記複数の炭化珪素バルク基板を支持することを特徴とする請求項25記載の熱処理装置。
  27.  前記基板支持具は、格子の一辺が前記還元性ガスの流れる方向とほぼ平行となる2次元面心格子状に前記複数の炭化珪素バルク基板が並ぶように前記複数の炭化珪素バルク基板を支持することを特徴とする請求項26記載の熱処理装置。
  28.  前記基板支持具は、前記炭化珪素バルク基板のエピタキシャル成長用の面が下方を向き、かつ、前記エピタキシャル成長用の面が前記還元性ガスの流路に接するように前記炭化珪素バルク基板を支持することを特徴とする請求項25ないし27のいずれか1項に記載の熱処理装置。
  29.  前記基板支持具は、少なくとも表面に炭化珪素、炭化タンタルまたは炭素で形成された層を有することを特徴とする請求項25ないし28のいずれか1項に記載の熱処理装置。
  30.  前記段差軽減部材は、少なくとも表面に炭化珪素、炭化タンタルまたは炭素で形成された層を有することを特徴とする請求項25ないし29のいずれか1項に記載の熱処理装置。
  31.  前記段差軽減部材は、前記処理室の内壁の一部として形成されたことを特徴とする請求項25ないし30のいずれか1項に記載の熱処理装置。
  32.  前記基板支持具は、互いにほぼ平行な複数の平面上に、それぞれ前記炭化珪素バルク基板を支持することを特徴とする請求項25ないし31のいずれか1項に記載の熱処理装置。
  33.  前記基板支持具は、1つの前記平面上に1枚の前記炭化珪素バルクを支持し、
     前記基板支持具の外周と前記炭化珪素バルク基板の外周との距離が、5mmよりも大きく、100mmよりも小さいことを特徴とする請求項32記載の熱処理装置。
PCT/JP2011/001606 2010-05-10 2011-03-18 炭化珪素エピタキシャルウエハ及びその製造方法、エピタキシャル成長用炭化珪素バルク基板及びその製造方法並びに熱処理装置 WO2011142074A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201180020657.9A CN102859654B (zh) 2010-05-10 2011-03-18 碳化硅外延晶片及其制造方法、外延生长用碳化硅块状衬底及其制造方法
JP2012514688A JP5598542B2 (ja) 2010-05-10 2011-03-18 炭化珪素エピタキシャルウエハ及びその製造方法並びにエピタキシャル成長用炭化珪素バルク基板及びその製造方法
US13/696,943 US8679952B2 (en) 2010-05-10 2011-03-18 Method of manufacturing silicon carbide epitaxial wafer
DE112011101625.5T DE112011101625B4 (de) 2010-05-10 2011-03-18 Epitaktische Siliciumcarbid-Wafer und Herstellungsverfahren für diese, Siliciumcarbid-Massensubstrat für epitaktisches Wachstum und Herstellungsverfahren für dieses
KR1020127029309A KR101412227B1 (ko) 2010-05-10 2011-03-18 탄화규소 에피택셜 웨이퍼 및 그 제조 방법, 에피택셜 성장용 탄화규소 벌크 기판 및 그 제조 방법 및 열처리 장치

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2010108331 2010-05-10
JP2010-108331 2010-05-10
JP2010130111 2010-06-07
JP2010-130111 2010-06-07
JP2010-235589 2010-10-20
JP2010235589 2010-10-20

Publications (1)

Publication Number Publication Date
WO2011142074A1 true WO2011142074A1 (ja) 2011-11-17

Family

ID=44914136

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/001606 WO2011142074A1 (ja) 2010-05-10 2011-03-18 炭化珪素エピタキシャルウエハ及びその製造方法、エピタキシャル成長用炭化珪素バルク基板及びその製造方法並びに熱処理装置

Country Status (6)

Country Link
US (1) US8679952B2 (ja)
JP (1) JP5598542B2 (ja)
KR (1) KR101412227B1 (ja)
CN (1) CN102859654B (ja)
DE (1) DE112011101625B4 (ja)
WO (1) WO2011142074A1 (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130070481A (ko) * 2011-12-19 2013-06-27 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
KR20130070482A (ko) * 2011-12-19 2013-06-27 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
JP2014019596A (ja) * 2012-07-17 2014-02-03 Mitsubishi Electric Corp エピタキシャル成長装置、炭化珪素エピタキシャルウエハ、および炭化珪素エピタキシャルウエハ製造方法
CN103579300A (zh) * 2012-07-31 2014-02-12 株式会社东芝 半导体设备及其制造方法
CN103715069A (zh) * 2013-12-02 2014-04-09 中国电子科技集团公司第五十五研究所 一种减少碳化硅外延薄膜中缺陷的方法
JP2014103188A (ja) * 2012-11-19 2014-06-05 Nippon Steel & Sumitomo Metal エピタキシャル炭化珪素ウエハの製造方法
WO2014145286A1 (en) * 2013-03-15 2014-09-18 Dow Corning Corporation Sic substrate with sic epitaxial film
JP2015030659A (ja) * 2013-08-07 2015-02-16 三菱電機株式会社 単結晶の製造方法
JP2015044727A (ja) * 2013-07-29 2015-03-12 三菱電機株式会社 SiCエピタキシャルウエハの製造方法
JP2015053393A (ja) * 2013-09-06 2015-03-19 大陽日酸株式会社 サセプタのクリーニング方法
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
WO2015170500A1 (ja) * 2014-05-08 2015-11-12 三菱電機株式会社 SiCエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
US20150354090A1 (en) * 2013-02-13 2015-12-10 Mitsubishi Electric Corporation Sic epitaxial wafer production method
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
KR101607907B1 (ko) 2013-03-26 2016-03-31 미쓰비시덴키 가부시키가이샤 단결정 4H-SiC 기판 및 그 제조방법
US9337277B2 (en) 2012-09-11 2016-05-10 Dow Corning Corporation High voltage power semiconductor device on SiC
KR20160067960A (ko) 2014-02-28 2016-06-14 신닛테츠스미킨 카부시키카이샤 에피택셜 탄화규소 웨이퍼의 제조 방법
WO2017090285A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
JP2017178670A (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 基板設置部材、ウェハプレート、およびSiCエピタキシャル基板の製造方法
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9941361B2 (en) 2014-03-19 2018-04-10 Kabushiki Kaisha Toshiba Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device
JP2021165229A (ja) * 2015-05-18 2021-10-14 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2022020995A (ja) * 2020-07-21 2022-02-02 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103422164A (zh) * 2013-08-13 2013-12-04 西安电子科技大学 一种N型4H-SiC同质外延掺杂控制方法
JP5971870B2 (ja) * 2013-11-29 2016-08-17 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び記録媒体
JP6311384B2 (ja) 2014-03-24 2018-04-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
US10283595B2 (en) * 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
DE112016004600T5 (de) * 2015-10-07 2018-06-21 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumkarbidsubstrat und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
CN108463871A (zh) * 2016-02-10 2018-08-28 住友电气工业株式会社 碳化硅外延衬底及制造碳化硅半导体器件的方法
JP6988216B2 (ja) * 2017-07-12 2022-01-05 富士電機株式会社 半導体装置の製造方法
CN111020492B (zh) * 2019-12-30 2022-06-03 中国建材国际工程集团有限公司 用于近空间升华沉积设备的坩埚系统
CN115287761A (zh) * 2022-08-04 2022-11-04 顾赢速科技(合肥)有限公司 碳化硅晶体生长的热应力工艺及其装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002255692A (ja) * 2001-03-02 2002-09-11 Nippon Steel Corp 炭化珪素エピタキシャル基板およびその製造方法
JP2003086816A (ja) * 2001-09-07 2003-03-20 Matsushita Electric Ind Co Ltd SiC基板、SiC半導体素子及びその製造方法
JP2005051153A (ja) * 2003-07-31 2005-02-24 Toyota Motor Corp Cvd装置
JP2007262434A (ja) * 2006-03-27 2007-10-11 Denso Corp Cvd装置
JP2008511753A (ja) * 2004-08-30 2008-04-17 エルピーイー ソシエタ ペル アチオニ Cvd反応炉の洗浄プロセスおよび操作プロセス
WO2011024854A1 (ja) * 2009-08-28 2011-03-03 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0952796A (ja) * 1995-08-18 1997-02-25 Fuji Electric Co Ltd SiC結晶成長方法およびSiC半導体装置
EP1415332B1 (de) * 2001-07-27 2012-01-25 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Verfahren und Vorrichtung zum Herstellen dünner epitaktischer Halbleiterschichten
JP4238357B2 (ja) * 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
KR100853991B1 (ko) 2004-03-26 2008-08-25 간사이 덴료쿠 가부시키가이샤 바이폴라형 반도체 장치 및 그의 제조방법
JP5285202B2 (ja) 2004-03-26 2013-09-11 一般財団法人電力中央研究所 バイポーラ型半導体装置およびその製造方法
JP4954593B2 (ja) 2006-04-18 2012-06-20 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法、及び得られたエピタキシャル炭化珪素単結晶基板を用いてなるデバイス
CN100514562C (zh) * 2006-09-18 2009-07-15 中国科学院半导体研究所 用于MEMS器件的大面积3C-SiC薄膜的制备方法
JP5125095B2 (ja) * 2006-12-22 2013-01-23 パナソニック株式会社 SiCエピタキシャル膜付き基板の製造方法及びSiCエピタキシャル膜付き基板の製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002255692A (ja) * 2001-03-02 2002-09-11 Nippon Steel Corp 炭化珪素エピタキシャル基板およびその製造方法
JP2003086816A (ja) * 2001-09-07 2003-03-20 Matsushita Electric Ind Co Ltd SiC基板、SiC半導体素子及びその製造方法
JP2005051153A (ja) * 2003-07-31 2005-02-24 Toyota Motor Corp Cvd装置
JP2008511753A (ja) * 2004-08-30 2008-04-17 エルピーイー ソシエタ ペル アチオニ Cvd反応炉の洗浄プロセスおよび操作プロセス
JP2007262434A (ja) * 2006-03-27 2007-10-11 Denso Corp Cvd装置
WO2011024854A1 (ja) * 2009-08-28 2011-03-03 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101936170B1 (ko) * 2011-12-19 2019-01-08 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
KR20130070482A (ko) * 2011-12-19 2013-06-27 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
KR20130070481A (ko) * 2011-12-19 2013-06-27 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
KR101942536B1 (ko) * 2011-12-19 2019-01-29 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
JP2014019596A (ja) * 2012-07-17 2014-02-03 Mitsubishi Electric Corp エピタキシャル成長装置、炭化珪素エピタキシャルウエハ、および炭化珪素エピタキシャルウエハ製造方法
CN103579300A (zh) * 2012-07-31 2014-02-12 株式会社东芝 半导体设备及其制造方法
US9337277B2 (en) 2012-09-11 2016-05-10 Dow Corning Corporation High voltage power semiconductor device on SiC
US9165779B2 (en) 2012-10-26 2015-10-20 Dow Corning Corporation Flat SiC semiconductor substrate
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
JP2014103188A (ja) * 2012-11-19 2014-06-05 Nippon Steel & Sumitomo Metal エピタキシャル炭化珪素ウエハの製造方法
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9988738B2 (en) * 2013-02-13 2018-06-05 Mitsubishi Electric Corporation Method for manufacturing SiC epitaxial wafer
US20150354090A1 (en) * 2013-02-13 2015-12-10 Mitsubishi Electric Corporation Sic epitaxial wafer production method
WO2014145286A1 (en) * 2013-03-15 2014-09-18 Dow Corning Corporation Sic substrate with sic epitaxial film
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
KR101607907B1 (ko) 2013-03-26 2016-03-31 미쓰비시덴키 가부시키가이샤 단결정 4H-SiC 기판 및 그 제조방법
JP2015044727A (ja) * 2013-07-29 2015-03-12 三菱電機株式会社 SiCエピタキシャルウエハの製造方法
JP2015030659A (ja) * 2013-08-07 2015-02-16 三菱電機株式会社 単結晶の製造方法
JP2015053393A (ja) * 2013-09-06 2015-03-19 大陽日酸株式会社 サセプタのクリーニング方法
CN103715069A (zh) * 2013-12-02 2014-04-09 中国电子科技集团公司第五十五研究所 一种减少碳化硅外延薄膜中缺陷的方法
KR20160067960A (ko) 2014-02-28 2016-06-14 신닛테츠스미킨 카부시키카이샤 에피택셜 탄화규소 웨이퍼의 제조 방법
US9957639B2 (en) 2014-02-28 2018-05-01 Nippon Steel & Sumitomo Metal Corporation Method for producing epitaxial silicon carbide wafer
US10312330B2 (en) 2014-03-19 2019-06-04 Kabushiki Kaisha Toshiba Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device
US9941361B2 (en) 2014-03-19 2018-04-10 Kabushiki Kaisha Toshiba Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device
JPWO2015170500A1 (ja) * 2014-05-08 2017-04-20 三菱電機株式会社 SiCエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
WO2015170500A1 (ja) * 2014-05-08 2015-11-12 三菱電機株式会社 SiCエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
US10002760B2 (en) 2014-07-29 2018-06-19 Dow Silicones Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP2021165229A (ja) * 2015-05-18 2021-10-14 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP7211456B2 (ja) 2015-05-18 2023-01-24 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2017090285A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JPWO2017090285A1 (ja) * 2015-11-24 2018-10-04 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2020142985A (ja) * 2015-11-24 2020-09-10 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2017178670A (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 基板設置部材、ウェハプレート、およびSiCエピタキシャル基板の製造方法
JP2022020995A (ja) * 2020-07-21 2022-02-02 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法

Also Published As

Publication number Publication date
JPWO2011142074A1 (ja) 2013-07-22
DE112011101625T5 (de) 2013-02-28
DE112011101625B4 (de) 2016-03-10
CN102859654A (zh) 2013-01-02
KR20130014566A (ko) 2013-02-07
JP5598542B2 (ja) 2014-10-01
KR101412227B1 (ko) 2014-06-25
US20130126906A1 (en) 2013-05-23
CN102859654B (zh) 2016-01-13
US8679952B2 (en) 2014-03-25

Similar Documents

Publication Publication Date Title
JP5598542B2 (ja) 炭化珪素エピタキシャルウエハ及びその製造方法並びにエピタキシャル成長用炭化珪素バルク基板及びその製造方法
US10176987B2 (en) SiC epitaxial wafer and method for manufacturing the same
JP4964672B2 (ja) 低抵抗率炭化珪素単結晶基板
JP5865796B2 (ja) エピタキシャル成長装置および炭化珪素エピタキシャルウエハ製造方法
US9957638B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
US7659207B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
JP5216794B2 (ja) エピタキシャル被覆されたシリコンウェハの製造方法
JPWO2005116307A1 (ja) 炭化ケイ素単結晶ウェハの製造方法
EP3879011A1 (en) Sic semiconductor substrate, method for manufacturing same, and device for manufacturing same
KR101808054B1 (ko) 서셉터 및 에피택셜 웨이퍼의 제조 방법
JP2006321707A (ja) 炭化ケイ素単結晶ウェハ及びその製造方法
WO2014125550A1 (ja) SiCエピタキシャルウエハの製造方法
JP2015044727A (ja) SiCエピタキシャルウエハの製造方法
JP5996406B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
US11948794B2 (en) Method of manufacturing silicon carbide epitaxial wafer
JP2014027028A (ja) SiCエピタキシャル基板製造装置、SiCエピタキシャル基板の製造方法、SiCエピタキシャル基板
US10351949B2 (en) Vapor phase growth method
JP2018067736A (ja) 炭化珪素半導体装置及びその製造方法
CN118299323A (en) Semiconductor heat treatment component
CN117038539A (zh) 一种碳化硅外延旧载盘的再生处理方法
CN118057578A (zh) 制造外延晶片的方法
JP2007180417A (ja) 半導体基板製造方法
KR20140023579A (ko) 에피택셜 웨이퍼 및 그 제조방법
SG177026A1 (en) Method for producing epitaxially coated silicon wafers

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180020657.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11780335

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012514688

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20127029309

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112011101625

Country of ref document: DE

Ref document number: 1120111016255

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 13696943

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11780335

Country of ref document: EP

Kind code of ref document: A1