JP2007180417A - 半導体基板製造方法 - Google Patents

Abstract

【課題】ＣＶＤ炉内におけるウェハの温度分布を均一化して、ウェハ表面に膜厚の均一な半導体膜を形成する。
【解決手段】ＣＶＤ炉２内のサセプタ３にシリコンウェハＷを載置し、ＣＶＤ炉２の上下に配置したランプヒータ５Ｕ、５Ｌによりサセプタ３並びにシリコンウェハＷを加熱しつつ、シリコンウェハＷの表面に材料ガスＧを供給して半導体膜を成長させる際、サセプタ３の下部の温度がシリコンウェハＷの表面部の温度よりも１０度〜１００度高くなるようにランプヒータ５Ｕ、５Ｌを制御する。サセプタ３内における熱拡散を利用してサセプタ３表面の温度分布を均一化できるので、サセプタ３上に載置されたシリコンウェハＷの温度分布を均一化してその表面に膜厚の均一な半導体膜を形成することができる。
【選択図】図１

Description

本発明は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により半導体膜をシリコンウェハの表面に形成する半導体基板製造方法に関するものである。

近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）集積回路を高速動作させるため、半導体結晶に歪を印可させる方法が注目を集めている。この典型例であるシリコン単結晶薄膜に引っ張り歪を印可した歪みシリコン技術は、ＭＯＳＦＥＴのチャネル部に通常の格子定数より大きくなるように歪ませたシリコン層を用いることによって、キャリアである電子または正孔の移動度を上げる技術である。またシリコン、ゲルマニウム、或いは両者の混晶に圧縮歪を印可して、正孔移動度を劇的に向上させる試みもなされている。

これら歪半導体結晶は歪緩和により発生する転位の制御が重要である。一般に、印可された歪の大きさに応じて薄膜の膜厚を制御することによって、転位の発生を抑制できる。転位有／無の境界となる膜厚は臨界膜厚と呼ばれる。例えば格子緩和したゲルマニウム組成比２０％のシリコン-ゲルマニウム混晶にシリコン薄膜を堆積することによって該シリコン薄膜に引っ張り歪を印可する場合、臨界膜厚はおよそ２０ｎｍとなり、これ以下の厚みに制御することによって転位を抑制できる。（非特許文献１）
しかし一方で集積回路の製造に際しては、歪結晶薄膜は可能な限り厚くすべきである。集積回路製造プロセスは幾つかの洗浄或いは酸化工程など、表面シリコン層をエッチングする工程を含む。歪シリコン層厚みが極端に薄いと、上記工程における製造条件を著しく束縛してしまうため、工程設計の自由度の観点からは厚膜化が望ましい。従って、歪結晶層は臨界膜厚を超えない範囲で、可能な限り厚い膜を均一に製膜することが重要である。
このような単結晶薄膜の成長方法の一つにＣＶＤ法が挙げられ、特にウェハ面内或いはウェハ間での均一性に優れるランプ加熱方式による枚葉ＣＶＤがよく用いられている。
J. W.Matthews,A.E.Blakeslee Journal of Crystal Growth ２７(１９７４) pp.１１８-１２５

歪半導体膜を堆積する場合、歪保持の観点から、低温での成膜が必要となる。ＣＶＤでは成長温度によってその律速過程が異なるが、成長を下げると”反応律速過程”となる。この反応律速過程では成長速度はウェハ表面での化学反応速度によって律速される。この化学反応速度は主として温度の関数となるため、歪半導体膜の膜厚均一性を向上させるには、ＣＶＤ炉内におけるウェハの温度分布を均一化する必要がある。ランプ加熱方式の減圧ＣＶＤ法による成膜処理は、石英製のＣＶＤ炉内に置かれたサセプタと呼ばれる板上にウェハを水平に載置し、ＣＶＤ炉内にモノシラン等の材料ガスを混ぜたキャリアガスを導入するとともに、ＣＶＤ炉の上下に設置したランプヒータからの輻射によりウェハを加熱することにより行われる。キャリアガスには水素あるいは不活性ガスが用いられる。一般にこのようなランプ加熱方式のＣＶＤ炉は、炉壁等への膜堆積を防止するため、空冷あるいは冷却水からの伝熱を利用した水冷による冷却機構を具備している。このような冷却機構は少なからずウェハ面内の温度むらを発生させる。典型的な場合、ウェハ外周部の温度が下がり、成長される半導体膜は外周側ほど薄くなる傾向がみられる。これを補正するために、ウェハの外周側を照射するランプのパワーを相対的に上昇させる方法がとられるが、完全に補正することは困難であり、ウェハ上に成長した歪半導体膜が不均一になってしまうという問題があった。

本発明は、このような事情の下に創案されたものであり、その目的は、ＣＶＤ炉内におけるシリコンウェハの温度分布を均一化することにより、シリコンウェハの表面に膜厚の均一な半導体膜を形成することができる半導体基板製造方法を提供することにある。

上記目的を達成するために、本発明の半導体基板製造方法では、ＣＶＤ炉内のサセプタにシリコンウェハを載置し、当該ＣＶＤ炉の上下に配置したランプヒータにより当該サセプタ並びに当該シリコンウェハを加熱しつつ、当該シリコンウェハの表面に材料ガスを供給して半導体膜を成長させる際、当該サセプタの下部の温度が当該シリコンウェハの表面部の温度よりも１０度〜１００度高くなるように当該ランプヒータを制御するようにした。

この方法によれば、サセプタ内における熱拡散を利用してサセプタ表面の温度分布を均一化できるので、サセプタ上に載置されたシリコンウェハの温度分布を均一化してその表面に膜厚の均一な半導体膜を形成することができる。

前記サセプタは、その構成物質がグラファイト又は炭化珪素又はそれらの組み合わせであり且つその厚さが３ｍｍ〜１０ｍｍであることが望ましい。前記半導体膜は、格子歪を有する半導体膜を含む。

本発明の半導体基板製造方法によれば、ＣＶＤ炉内におけるシリコンウェハの温度分布を均一に保つことができるので、シリコンウェハの表面に膜厚の均一な半導体膜を形成することができる。

以下、本発明の実施形態について説明する。

図１は本発明の製造方法の実施に使用するランプ加熱方式の減圧ＣＶＤ装置の概念図である。

ＣＶＤ装置１は石英製のＣＶＤ炉２を備えている。ＣＶＤ炉２内の中央部にはサセプタ３が設けられている。サセプタ３は回転軸４に支承されている。ＣＶＤ炉２の上下には複数のランプヒータ５Ｕ、５Ｌが配置されている。また、ＣＶＤ炉２は、炉壁等への膜堆積を防止するために、空冷あるいは冷却水からの伝熱を利用した水冷による図示しない冷却機構と、ＣＶＤ炉２内の減圧及び材料ガスＧの導入を行う給排気系と、回転軸４を駆動する駆動機構と、これら冷却機構、給排気系、駆動機構およびランプヒータ５の制御する制御装置とを備えている。

従来この種のＣＶＤ装置１を用いた成膜処理は、ＣＶＤ炉２の上方に配置されたランプヒータ（以下、上側ランプヒータと記す。）５Ｕの出力とＣＶＤ炉２の上方に配置されたランプヒータ（以下、下側ランプヒータと記す。）５Ｌの出力を各々制御することにより、サセプタ３とそれに載せたウェハＷの温度を一致させて行われていた。この場合、ウェハＷの表面の面内の温度分布は主として上側ランプヒータ５Ｕによって決定される。しかしながら前述の通り、上側ランプヒータ５Ｕのウェハ中心部／外周部のパワー比率の調整では、ウェハＷの表面の面内の温度分布の均一化は困難である。

これに対し本発明では、下側ランプヒータ５Ｌの出力を相対的に上昇させ、ウェハＷが載置されているサセプタ３の温度をウェハＷの温度よりも高温にすることで、サセプタ３からウェハＷへの伝熱効果を上げてウェハＷの温度を制御する。これにより、サセプタ３内の熱拡散を有効に活用できるため、サセプタ３の面内の温度分布は均一化される。更にサセプタ３の熱容量の大きさを利用して、外周側の冷却効果を減少できる。この一連の効果は、サセプタ３の下部の温度をウェハＷの表面温度に比べて１０℃以上の高温にすることによって実現される。しかしこの温度差を１００℃以上にすると、ウェハＷの上部と下部の温度差も必要以上に大きくなり、ウェハＷの熱膨張による反りが顕在化し、部分的にウェハＷとサセプタ３間に空隙ができ、ウェハＷの面内の温度分布が不均一になってしまう。

また、サセプタ３の厚みを３ｍｍ以上とすることによって、先に述べた熱拡散による温度均一化効果を必要十分に増大させるとともに、サセプタ３の熱容量を十分に増大させ、外周側の冷却効果を最小限に留めることを可能とする。サセプタ３の厚みが３ｍｍ未満であると、熱拡散による温度均一化効果並びに外周側の冷却効果が不十分になる可能性が高くなる。サセプタ３の厚さは最大１０ｍｍ程度で十分であり、これを超える厚みにすると、熱容量が大きくなりすぎるため、昇温および降温に要する時間が長くなり、生産性を著しく落とすことになる。

そして、本発明によれば、上記のようにウェハＷの面内の温度分布を均一化できることにより、格子歪を含有した半導体膜をウェハＷの表面に均一に成長させることができる。

すなわち、歪半導体薄膜の気相成長は、その歪を保持するために低温での製膜が必要となり、その成長速度が反応律速過程となる場合が多い。例えば、格子緩和したゲルマニウム組成比２０％のシリコン-ゲルマニウム混晶上にモノシラン利用して歪シリコン薄膜を堆積する場合、その歪保持のためには７５０℃以下が望ましい。この温度域では成長速度は反応律速となり、膜厚の基板面内均一性は基板温度の均一性によって決定される。本発明はこのような制約下での気相成長に特に有効である。

次に、本発明について実施例により説明する。

この実施例ではシリコンウェハ上に歪緩和したシリコン−ゲルマニウム混晶膜を堆積させた所謂シリコン−ゲルマニウム仮想基板を作成し、更にその上に歪シリコン薄膜を堆積させる場合を例示する。無論、歪ゲルマニウム薄膜やその他の半導体薄膜など本実施例とは異なる膜構造に対しても、本発明は有効であり、発明の適用範囲を本実施例に限定するものではない。

最初に単結晶シリコンウェハを準備する。単結晶の育成方法はチョクラルスキー法、帯域溶融法、およびその他の育成方法の何れでも問題ない。得られたバルク単結晶をウェハ状にスライスし、ラップ、エッチング、研磨、洗浄など、通常のシリコンウェハと同様のプロセスを施し、清浄な表面を持つ鏡面ウェハを作成する。必要に応じて、水素やアルゴン雰囲気中での高温アニールなど、ウェハ表面近傍の結晶欠陥を除去する工程を付加することによって、結晶品質を向上させることができる。

続いて、得られたシリコンウェハをエピタキシャルＣＶＤ炉内に導入する。エピタキシャルＣＶＤ炉内に流すキャリアガスは通常水素が多く用いられるが、ヘリウム、窒素、アルゴンでも構わない。最初にシリコンウェハ表面の自然酸化膜を除去するため、キャリアガスを流し、シリコンウェハを１０００℃以上で１０秒間以上加熱する。キャリアガスが水素の場合、１０００〜１２００℃で１分以上が望ましい。

続いて、シリコン−ゲルマニウム仮想基板を作成する。最初に傾斜組成混晶層を堆積する。シリコン−ゲルマニウム混晶中のゲルマニウム組成比を０〜５％から開始し、除々にゲルマニウム組成比を増加させ、最終的に２０〜３０％まで増加させる。更にこの傾斜組成混晶層の上に組成比一定のシリコン−ゲルマニウム緩和混晶層を堆積する。緩和混晶層中のゲルマニウム組成比は傾斜組成層上端の組成比に一致、乃至は近傍の組成比を選択する。これによって緩和混晶層は歪が緩和し、比較的低転位密度を実現できる。シリコン−ゲルマニウム混晶はモノシラン、ジシラン、ジクロロシラン、トリクロロシランなどのシリコンソース、モノゲルマン、ジゲルマン、四塩化ゲルマニウムなどのゲルマニウムソースをキャリアガスに混合し、エピタキシャルＣＶＤ炉内へ導入する。シリコン−ゲルマニウム混晶中のゲルマニウム濃度はシリコンソースとゲルマニウムソースの流量によって制御可能である。エピタキシャルＣＶＤ炉内の圧力、ならびに基板の温度はソースガス種に応じて適宜選択すればよい。例として、ジクロロシランとモノゲルマンを使用する場合、エピタキシャルＣＶＤ炉内の圧力は５０〜１５０Ｔｏｒｒ、基板温度は７５０〜９００℃が望ましい。

このようにして作成したシリコン−ゲルマニウム仮想基板は、通常クロスハッチパターンと呼ばれる表面荒れを生じる。これはシリコンとシリコン−ゲルマニウム層の格子不整合に起因するもので、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などの平坦化処理、ならびに洗浄を施す。

続いてシリコン−ゲルマニウム仮想基板を再びＣＶＤ炉内に導入し、水素雰囲気中で８００〜１０００℃の熱処理を施し、シリコン−ゲルマニウム膜表面に形成された自然酸化膜を除去し、引き続き歪シリコン薄膜を堆積した。ここでは幾つかの歪シリコン薄膜の堆積条件を試験した。水素流量は４０ＳＬＭ、チャンバー内の全圧は１００Ｔｏｒｒとした。堆積温度の測定は基板表面部、およびサセプタ下面部をそれぞれ輻射温度計で測定した。なお、シリコン−ゲルマニウム膜を有する基板表面の輻射率はシリコンのそれと異なるため、事前にシリコン−ゲルマニウム膜基板に合わせて輻射温度計を較正した。膜厚均一性は分光エリプソメータで面内２５点測定し、その標準偏差／平均膜厚で評価した。表１はその結果を示している。

条件１〜１２は、厚み３．４ｍｍの同一サセプタを使用し、基板表面部の温度を６８０℃に固定し、サセプタ下面部の温度のみを変更したものである。サセプタ下面部の温度が６９５〜７５８℃の範囲において、優れた均一性を有することが分かった。

条件１３〜１５は、基板表面部の温度を６８０℃、サセプタ下面部の温度を７０３℃に固定し、厚みの異なる３種類のサセプタを使用したものである。サセプタの厚みが厚いほど、膜厚均一性が向上する結果が得られており、特に３ｍｍ以上の場合において、先端の半導体デバイスプロセスでも許容される３％以下に抑制することが可能となることが分かった。

本発明の製造方法の実施に使用するランプ加熱方式の減圧ＣＶＤ装置の概念図

符号の説明

１ ＣＶＤ装置
２ ＣＶＤ炉
３ サセプタ
５Ｌ ランプヒータ（下側ランプヒータ）
５Ｕ ランプヒータ（上側ランプヒータ）
Ｇ 材料ガス
Ｗ ウェハ（基板）

Claims (3)

1. ＣＶＤ法により半導体膜をシリコンウェハの表面に形成する半導体基板製造方法であって、
   ＣＶＤ炉内のサセプタにシリコンウェハを載置し、当該ＣＶＤ炉の上下に配置したランプヒータにより当該サセプタ並びに当該シリコンウェハを加熱しつつ、当該シリコンウェハの表面に材料ガスを供給して半導体膜を成長させる際、
   当該サセプタの下部の温度が当該シリコンウェハの表面部の温度よりも１０度〜１００度高くなるように当該ランプヒータを制御するようにした、半導体基板製造方法。
2. 前記サセプタは、その構成物質がグラファイト又は炭化珪素又はそれらの組み合わせであり且つその厚さが３ｍｍ〜１０ｍｍである、請求項１の半導体基板製造方法。
3. 前記半導体膜が格子歪を有する半導体膜である、請求項１又は２の半導体基板製造方法。

Images