JP2013016562A - 気相成長方法 - Google Patents

気相成長方法 Download PDF

Info

Publication number
JP2013016562A
JP2013016562A JP2011146802A JP2011146802A JP2013016562A JP 2013016562 A JP2013016562 A JP 2013016562A JP 2011146802 A JP2011146802 A JP 2011146802A JP 2011146802 A JP2011146802 A JP 2011146802A JP 2013016562 A JP2013016562 A JP 2013016562A
Authority
JP
Japan
Prior art keywords
susceptor
film
silicon wafer
wafer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011146802A
Other languages
English (en)
Inventor
Kunihiko Suzuki
邦彦 鈴木
Hirosuke Sato
裕輔 佐藤
Shinichi Mitani
慎一 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2011146802A priority Critical patent/JP2013016562A/ja
Publication of JP2013016562A publication Critical patent/JP2013016562A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

【課題】エピタキシャル膜の形成に際し、半導体基板を支持するサセプタへの、原料ガスに起因する膜の付着を低減し、サセプタのエッチング処理の時間の低減する気相成長方法を提供する。
【解決手段】半導体基板であるシリコンウェハ101を支持するサセプタ102の表面の少なくとも一部をSiOやSiなどの金属の酸化膜や窒化膜で被覆する。そして、サセプタ102上でシリコンウェハ101を加熱しながら、シリコンウェハ101上に原料ガスを供給し、サセプタ102上への原料ガスに起因する膜の付着を抑制して、シリコンウェハ101上にエピタキシャル膜を成長させるようにする。
【選択図】図1

Description

本発明は、気相成長方法に関する。
従来から、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)等のパワーデバイスのように、比較的膜厚の大きい結晶膜を必要とする半導体素子の製造工程では、ウェハ等の半導体基板に単結晶薄膜を気相成長させるエピタキシャル成長技術が利用される。
エピタキシャル成長技術に使用される気相成長方法では、常圧または減圧に保持された成膜室の内部に、例えば、ウェハを載置し、このウェハを加熱しながら成膜室内に原料ガスを供給する。すると、ウェハの表面で原料ガスの熱分解反応および水素還元反応が起こり、半導体基板上にエピタキシャル膜が成膜される。
膜厚の大きなエピタキシャルウェハを高い歩留まりで製造するには、均一に加熱されたウェハの表面に新たな原料ガスを次々に接触させて成膜速度を向上させる必要がある。そこで、ウェハを高速で回転させながらエピタキシャル成長させることが行われている(例えば、特許文献1参照。)。
ウェハの高速の回転には、ウェハを保持するための基板保持冶具が利用される。特許文献1では、ウェハを支持する基板保持冶具としてリング状のサセプタがサセプタ支えに嵌着されており、サセプタ支えに接続する回転軸が回転することによって、ウェハが回転する。ここで、サセプタは、その内周側に設けられた座ぐり内にウェハの外周部を受け入れる構造となっている。つまり、ウェハの裏面は、外周部の極狭い部分のみがサセプタに接触しており、残りの部分は、ウェハを裏面から加熱する均熱板の表面に向けて露出している。
また、ウェハの外周部を支持するリング状の第1のサセプタ部と、第1のサセプタ部の開口部に密嵌される円盤状の第2のサセプタ部とからなるサセプタも提案されている。このサセプタによれば、第2のサセプタ部によって第1のサセプタ部の開口部が塞がれるので、ウェハ裏面側の加熱部や回転部で発生した汚染物質によってウェハが汚染されるのを防ぐことができる。
ところで、エピタキシャル成長技術においては、成膜室内で気相成長させると、ウェハの表面以外にも原料ガスに起因する膜が付着することがある。例えば、ウェハを支持する基板保持冶具であるサセプタ、成膜室の内壁、成膜室内のガスを排気するための配管などに膜が付着する。特に、サセプタに膜が付着すると、ウェハがサセプタに貼り付いてしまい、ウェハ搬送時の障害となることがあった。
また、サセプタへの膜の付着は、ウェハの破損や、膜の剥離によるダストの発生を引き起こすことがあり、歩留り低下や、信頼性低下の原因にもなっていた。
こうしたことから、サセプタ等に付着した膜を除去する作業が必要であり、従来は、例えば、成膜室内でウェハ上にSi(シリコン)エピタキシャル膜を形成した後、HCl(塩化水素)を用いたエッチング処理によって、サセプタに付着した膜を除去することが行われていた。
また、特許文献2には、Si(シリコン)エピタキシャル膜を形成する際にサセプタに形成された被膜を除去するため、成膜室とは別のエッチング室を備えた製造装置が開示されている。
特開平5−152207号公報 特開2007−73628号公報
しかしながら、エッチング処理を成膜室内で行う場合、サセプタをエッチング処理する間はウェハ上での成膜処理をすることができない。そのため、エピタキシャルウェハの生産性を低下させるという問題があった。
一方、特許文献2では独立したエッチング室を設けているが、この場合、装置全体が大がかりなものになるという問題がある。
こうしたことから、成膜装置の規模を変えずにエッチング処理の回数や時間を低減することのできる技術が求められている。本発明は、こうした問題に鑑みてなされたものである。すなわち、本発明の目的は、原料ガスに起因した膜がサセプタに付着するのを低減し、エッチング処理の時間を短縮することのできる気相成長方法を提供することにある。
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
本発明の態様は、半導体基板を加熱しながらその半導体基板の上方から原料ガスを供給して、その半導体基板上に所定の膜を成長させる気相成長方法であって、
半導体基板は、基板保持冶具に支持されており、
その基板保持冶具は、その少なくとも上面が、酸化膜または窒化膜で被覆されていることを特徴とする気相成長方法に関する。
本発明の態様において、基板保持冶具の上面から半導体基板に至る面も酸化膜または窒化膜で被覆されていることが好ましい。
本発明の態様において、半導体基板はシリコン基板であり、基板保持冶具はSiO膜またはSi膜で被覆されていることが好ましい。
本発明の態様において、半導体基板はGaN基板であり、基板保持冶具はSi膜で被覆されていることが好ましい。
本発明の態様において、原料ガスとともにHClガスを供給することが好ましい。
本発明の気相成長方法によれば、サセプタへの、原料ガスに起因する膜の付着を低減することができ、サセプタのエッチング処理の時間を低減することができる。
実施の形態1における成膜装置の模式的な断面図である。 実施の形態2における成膜装置の模式的な断面図である。
エピタキシャル膜の成長については、基板を構成する物質の結晶性が影響する。例えば、シリコンエピタキシャル膜の場合、SiO(二酸化ケイ素)とSi(シリコン)の結晶性の違いにより、Si層上に比べてSiO層上ではSiが成長し難いことが知られている。本発明では、こうしたエピタキシャル膜の成長に関する性質に着目し、例えば、シリコンウェハ上と比較して、SiO膜上でのシリコンエピタキシャル膜の成長が抑制される現象を利用する。ウェハを支持するサセプタには、等方性黒鉛の表面にCVD(Chemical Vapor Deposition)法によって高耐熱なSiC(炭化珪素)を被覆したものを用いることが可能である。本発明では、このSiCで被覆されたサセプタの表面に、さらにCVD法などを用い、例えば、SiO膜を形成する。特に、サセプタの上面や、サセプタの上面からシリコンウェハに至る面など、エピタキシャル膜形成のための原料ガスに起因する膜の付着が多い部分を選択してSiO膜で被覆する。こうすることにより、シリコンウェハ上でのエピタキシャル膜の成長と比較して、ウェハを支持するサセプタ上へのシリコン膜の堆積は抑制される。そして、従来の成膜装置を使用した従来の気相成長方法と比較して、基板保持冶具であるサセプタのエッチング処理の回数や時間を減らすことが可能となる。
同様にシリコンウェハ上でシリコンエピタキシャル膜を成膜する場合、結晶性の違いに着目し、サセプタの表面をSi(窒化ケイ素)膜で被覆することも可能である。こうすることにより、シリコンウェハ上でのエピタキシャル膜の成長と比較して、ウェハを支持するサセプタ上への、原料ガスに起因する膜の堆積を抑制することができる。
さらに、本発明では、GaN(窒化ガリウム)基板上と比較して、結晶性の違いにより、Si膜上へのGaN膜の堆積が抑制される現象を利用することも可能である。半導体基板を支持するサセプタには、上記と同様の等方性黒鉛の表面にCVD法によって高耐熱のSiCを被覆したものを用いることが可能である。本発明では、SiCで被覆されたサセプタの表面に、さらにSi膜を形成する。特に、サセプタの上面や、サセプタの上面からGaN基板に至る面など、エピタキシャル膜形成時において、原料ガスに起因する膜の付着が多い部分をSi膜で被覆する。こうすることにより、GaN基板へのGaNエピタキシャル膜の成長に対して、それを支持するサセプタ上への原料ガスに起因する膜の堆積は抑制される。その結果、従来の成膜装置を用いた従来の気相成長方法と比較して、サセプタのエッチング回数や時間を減らすことが可能となる。
以上のように、本発明では、例えば、Siに対するSiO、Siに対するSi並びにGaNに対するSiなど、エピタキシャル材料に対する酸化物や窒化物の結晶性の違いを利用する。そして、エピタキシャル膜の成膜時に半導体基板を支持するサセプタの表面をSiOやSiなどの金属の酸化膜や窒化膜で被覆する。その場合、サセプタの構造に別段の制限はなく、多様な構造のサセプタに対して、その表面の少なくとも一部を酸化膜や窒化膜で被覆することができる。そうして、サセプタ上への原料ガスに起因する膜の付着を低減する。以下、本発明の実施形態について、図面を用いて説明する。
実施の形態1.
図1は、本実施の形態における枚葉式の成膜装置100の模式的な断面図である。
本実施の形態においては、半導体基板としてシリコンウェハ101を用いる。但し、これに限られるものではなく、後述するように、場合に応じて、他の材料からなるウェハを用いてもよい。図1では、成膜装置100のサセプタ102にシリコンウェハ101を載置した状態を示している。
成膜装置100は、成膜室としてのチャンバ103を有する。
チャンバ103の内部には、本実施の形態のサセプタ102が、回転部104の上方に設けられている。サセプタ102は、高温下にさらされることから、上述したように、例えば、等方性黒鉛の表面にCVD法によって高耐熱のSiCを被覆して構成される。そして、図1に示すように、サセプタ102は、シリコンウェハ101の外周部を支持するリング状の第1のサセプタ部102aと、第1のサセプタ部102aの開口部を遮蔽する第2のサセプタ部102bとを有する。サセプタ102をチャンバ103内に設置すると、第2のサセプタ部102bによって第1のサセプタ部102aの開口部が塞がれるので、P領域で発生した汚染物質によってシリコンウェハ101が汚染されるのを防ぐことができる。
尚、サセプタの構造については、図1に示すサセプタ102は一例であり、サセプタ102の構造に限られるものではなく、成膜室内でシリコンウェハ等の半導体基板を支持できるものであれば特に制限されない。例えば、サセプタを上述の第1のサセプタ部102aと同様に、シリコンウェハ101の外周部を支持するリング状とすることが可能である。また、シリコンウェハ101の外周部を支持するリング状の第1のサセプタ部102aと、第1のサセプタ部102aの開口部を遮蔽する第2のサセプタ部102bとが一体となった構造とすることも可能である。
本実施の形態のサセプタ102は、その表面の少なくとも一部がSiO膜で被覆されている。
サセプタ102におけるSiO膜の被覆については、サセプタ102を構成する第1のサセプタ部102aと第2のサセプタ部102bのそれぞれの全表面をSiO膜で被覆することが可能である。また、図1に示すように、第1のサセプタ部102aと第2のサセプタ部102bとが組み合わされた状態で、外部に向けて露出するサセプタ102の表面のみをSiO膜で被覆することも可能である。さらに、図1に示すように、第1のサセプタ部102aと第2のサセプタ部102bとが組み合わされた状態で、サセプタ102の上面のみをSiO膜で被覆することも可能である。さらにまた、エピタキシャル膜の堆積の多い、サセプタ102の第1のサセプタ部102aについてのみ、その全表面または上面のみをSiO膜で被覆することも可能である。
サセプタ102へのSiO膜の被覆は、CVD法を用いて行うことができ、その膜厚は5μm〜10μmとすることが好ましい。
このようにサセプタ102の上面やサセプタ102の上面からシリコンウェハ101に至る面など、サセプタ102の表面の少なくとも一部をSiO膜で被覆することにより、サセプタ102上でシリコン膜など、原料ガスに起因する膜の付着を抑制できる。そして、シリコンウェハ101とサセプタ102との間にエピタキシャル膜が形成されるなどして、シリコンウェハ101がサセプタ102に貼り付いたり、スリップと称される結晶欠陥がシリコンウェハ101上のエピタキシャル膜に発生したりするのを低減できる。
成膜装置100のチャンバ103の上部には、加熱されたシリコンウェハ101の表面にエピタキシャル膜を成長させるための原料ガスを供給するガス供給部123が設けられている。また、ガス供給部123には、原料ガスの吐出孔が多数形成されたシャワープレート124が接続している。シャワープレート124をシリコンウェハ101の表面と対向して配置することにより、シリコンウェハ101の表面に原料ガスが供給される。
チャンバ103の下部には、反応後の原料ガスを排気するためのガス排気部125が複数設けられている。ガス排気部125は、調整弁126および真空ポンプ127からなる排気機構128に接続している。また、排気機構128は、図示しない制御機構により制御されてチャンバ103内を所定の圧力に調整する。
回転部104は、円筒部104aと回転軸104bを有している。回転軸104bが図示しないモータによって回転することにより、円筒部104aを介してサセプタ102が回転する。
図1において、円筒部104aは、上部が解放された構造であるが、サセプタ102が配置されることにより、上部が覆われて中空領域(以下、P領域と称す。)を形成する。ここで、チャンバ103内をP領域とすると、P領域は、サセプタ102によって実質的にP領域と隔てられた領域となる。
領域には、加熱部としてのインヒータ120とアウトヒータ121が設けられている。これらのヒータは、回転軸104b内に設けられた略円筒状の石英製のシャフト108の内部を通る配線109によって給電され、サセプタ102を介してシリコンウェハ101をその裏面から加熱する。
加熱により変化するシリコンウェハ101の表面温度は、チャンバ103の上部に設けられた放射温度計122によって計測される。尚、シャワープレート124を透明石英製とすることによって、放射温度計122による温度測定が、シャワープレート124で妨げられないようにすることができる。計測した温度データは、図示しない制御機構に送られた後、インヒータ120およびアウトヒータ121の出力制御にフィードバックされる。これにより、シリコンウェハ101を所望の温度となるように加熱できる。
回転部104の回転軸104bは、チャンバ103の外部まで延設されており、図示しない回転機構に接続している。円筒部104aが所定の回転数で回転することにより、サセプタ102を回転させることができ、ひいてはサセプタ102に支持されたシリコンウェハ101を回転させることができる。円筒部104aは、シリコンウェハ101の中心を通り、且つ、シリコンウェハ101に直交する軸を中心として回転することが好ましい。
本実施の形態の成膜装置100は以上のような構造を有し、シリコンウェハ101上でのエピタキシャル膜の成膜に際し、サセプタ102への原料ガスに起因する膜の付着を低減することができる。また、サセプタ102にシリコンウェハ101を載置した状態でサセプタ102とシリコンウェハ101との間に形成される隙間202などにおいても、原料ガスに起因する膜が付着することを低減することができ、シリコンウェハ101がサセプタ102に貼り付くことを防止することができる。
実施の形態2.
本発明の第2の実施形態の成膜装置は、サセプタの少なくとも一部が、SiO膜に代えてSi膜で被覆されたことを除き、上記した成膜装置100と同様の構造を有している。したがって、共通する構成要素については同一の符号を用い、重複する説明は省略することにする。
図2は、本発明の第2の実施の形態における枚葉式の成膜装置300の模式的な断面図である。
本実施の形態においては、半導体基板としてGaN基板301を用いる。図2では、成膜装置300のサセプタ302にGaN基板301を載置した状態を示している。
成膜装置300は、成膜室としてのチャンバ103を有する。
サセプタ302は、高温下にさらされることから、上述したように、例えば、等方性黒鉛の表面にCVD法によって高耐熱のSiCを被覆して構成される。そして、図2に示すように、サセプタ302は、GaN基板301の外周部を支持するリング状の第1のサセプタ部302aと、第1のサセプタ部302aの開口部を遮蔽する第2のサセプタ部302bとを有する。サセプタ302をチャンバ103内に設置すると、第2のサセプタ部302bによって第1のサセプタ部302aの開口部が塞がれるので、P領域で発生した汚染物質によってGaN基板301が汚染されるのを防ぐことができる。
尚、サセプタ302の構造については、上記構造に限られるものではなく、成膜室内でGaN基板等の半導体基板を支持できるものであれば特に制限されない。例えば、サセプタを上述の第1のサセプタ部302aと同様に、GaN基板301の外周部を支持するリング状とすることが可能であり、また、上述の、GaN基板301の外周部を支持するリング状の第1のサセプタ部302aと、第1のサセプタ部302aの開口部を遮蔽する第2のサセプタ部302bとが一体となった構造とすることも可能である。
本実施の形態のサセプタ302はその表面の少なくとも一部がSi膜で被覆されている。
サセプタ302におけるSi膜の被覆については、サセプタ302を構成する第1のサセプタ部302aと第2のサセプタ部302bのそれぞれの全表面をSi膜で被覆することが可能である。また、図2に示すように、第1のサセプタ部302aと第2のサセプタ部302bとが組み合わされた状態で、外部に向けて露出するサセプタ302の表面のみをSi膜で被覆することも可能である。さらに、図2に示すように、第1のサセプタ部302aと第2のサセプタ部302bとが組み合わされた状態で、サセプタ302の上面のみをSi膜で被覆することも可能である。そしてさらに、エピタキシャル膜の堆積の多い、サセプタ302の第1のサセプタ部302aについてのみ、その全表面または上面のみをSi膜で被覆することも可能である。
サセプタ302へのSi膜の被覆の膜厚は5μm〜10μmとすることが好ましい。
このようにサセプタ302の上面やサセプタ302の上面からGaN基板301に至る面など、サセプタ302の所望とする少なくとも一部をSi膜で被覆することにより、サセプタ302上で原料ガスに起因する膜の付着を抑制できる。そして、GaN基板301とサセプタ302の間に原料ガスに起因する膜が形成されるなどして、GaN基板301がサセプタ302に貼り付いたり、スリップと称される結晶欠陥がGaN基板301上のエピタキシャル膜に発生したりするのを低減できる。
尚、本実施の形態の成膜装置300では、GaN基板301の代わりにシリコンウェハを用い、シリコンウェハ上でシリコンエピタキシャル膜を成膜することも可能である。その場合、SiとSiとの結晶性の違いにより、シリコンウェハ上でのエピタキシャル膜の成長と比較して、シリコンウェハを支持するサセプタ302上への原料ガスに起因する膜の堆積を抑制することができる。
実施形態3.
本実施の形態の気相成長方法の一例について説明する。本実施の形態の気相成長方法は、図1に示した成膜装置100を用いて行うことが可能である。この気相成長方法によれば、サセプタ102への、原料ガスに起因する膜の付着を低減しつつ、シリコンウェハ等の半導体基板の上に、膜厚など、均一な特性の膜を成膜することができる。
まず、図1のようにサセプタ102の上にシリコンウェハ101を載置する。具体的には、シリコンウェハ101の外周部をリング状の第1のサセプタ部102aで支持し、外周部以外の部分を第2のサセプタ部102bで支持する。第2のサセプタ部102bは、第1のサセプタ部102aの開口部を遮蔽するように配置される。サセプタ102はその表面の少なくとも一部がSiO膜で被覆されている。具体的には、図1に示すように、第1のサセプタ部102aと第2のサセプタ部102bとが組み合わされた状態で、外部に向けて露出するサセプタ102の表面がSiO膜で被覆されている。尚、シリコンウェハ101の直径は、例えば、200mmまたは300mmとすることができる。
次いで、常圧下または適当な減圧下で水素ガスを流しながら、回転部104に付随させて、シリコンウェハ101を50rpm程度で回転させる。
次に、インヒータ120およびアウトヒータ121によってシリコンウェハ101を1100℃〜1200℃に加熱する。例えば、成膜温度である1150℃まで徐々に加熱する。
放射温度計122による測定でシリコンウェハ101の温度が1150℃に達したことを確認した後は、徐々にシリコンウェハ101の回転数を上げていく。そして、ガス供給部123からシャワープレート124を介して原料ガスをチャンバ103の内部に供給する。本実施の形態においては、原料ガスとしてジクロロシラン(SiHCl)を用いることができ、キャリアガスとしての水素ガスと混合した状態で、ガス供給部123からチャンバ103の内部に導入する。尚、原料ガスとしてはトリクロロシラン(SiHCl)を用いることも可能である。
チャンバ103の内部に導入された原料ガスは、シリコンウェハ101の方に流下する。そして、シリコンウェハ101の温度を1150℃に維持し、サセプタ102を900rpm以上の高速で回転させながら、ガス供給部123からシャワープレート124を介して次々に新たな原料ガスをシリコンウェハ101に供給する。これにより、高い成膜速度で効率よくエピタキシャル膜を成膜させることができる。
このように、原料ガスを導入しつつサセプタ102を回転させることにより、シリコンウェハ101の上に均一な厚さのシリコンのエピタキシャル層を成長させることができる。例えば、パワー半導体の用途では、300mmのシリコンウェハ上に10μm以上、多くは10μm〜100μm程度の厚膜が形成される。厚膜を形成するには、成膜時の基板の回転数を高くするのがよく、例えば、上記のように900rpm程度の回転数とするのがよい。
このとき、サセプタ102の外部に向けて露出する表面またはサセプタ102の上面からシリコンウェハ101に至る面はSiO膜で被覆されており、シリコン膜など、原料ガスに起因する膜の付着を抑制することができる。また、サセプタ102とシリコンウェハ101との間の隙間202などでも、原料ガスに起因する膜の付着を低減することができ、シリコンウェハ101がサセプタ102に貼り付くことを防止することができる。
尚、シリコンウェハ101のチャンバ103内への搬入、あるいは、チャンバ103外への搬出には、公知の方法を適用することができる。
次に、上述したように、本実施の形態の気相成長方法では、原料ガスとしてSiHClを用い、キャリアガスである水素ガスと混合した状態で、ガス供給部123からチャンバ103の内部に導入する。このとき、SiHClとともにエッチングガスであるHCl(塩化水素)ガスを混合してチャンバ103内に導入することが可能である。SiHClはSiO膜に付着し難いものの、それが分解した場合、SiやSiClとなって、SiO膜に付着することがある。そうした付着物が種となって、サセプタ102の表面に原料ガスに起因する多結晶/アモルファス膜が堆積することがある。そのため、原料ガスにエッチングガスであるHClガスを混合し、HClガスの作用によって、サセプタ102のSiO膜上に付着した付着物をエッチング除去する。原料ガスにエッチングガスを混合することにより、エピタキシャル膜成長とエッチング反応とが、エピタキシャル膜および多結晶/アモルファス膜に対して同時に相対的に異なる反応速度で生じる。しかし、堆積された多結晶/アモルファス膜は、エピタキシャル膜より高速にエッチングされる傾向がある。したがって、エッチングガスの濃度を適宜選択することによって、シリコンウェハ101上でのエピタキシャル材料の堆積を可能とするとともに、サセプタ102上では多結晶材料の堆積の制限または堆積しないようにすることが可能となる。
そのため、原料ガスに混合されるHClガスは、シリコンウェハ101上でのシリコンエピタキシャル膜の成長速度を若干遅くするものの、大きく影響することはなく、一方で、サセプタ102上に堆積した原料ガスに起因する膜を効率的に除去することができる。そして、その表面の少なくとも一部がSiO膜で被覆されたサセプタを用いる本実施の形態の気相成長方法では、原料ガスにHClガスを混合する方法を組み合わせることにより、サセプタへの原料ガスに起因する膜の堆積をより効果的に抑制することができる。そして、サセプタのエッチング処理回数と時間を大きく低減することができる。
尚、本実施の形態の気相成長方法では、半導体基板にシリコンウェハを用い、図1の成膜装置100に代えて、図2の成膜装置300を用いてもよい。
また、本実施の形態の気相成長方法では、半導体基板にGaN基板を用い、図1の成膜装置100に代えて、図2の成膜装置300を用いてもよい。その場合、原料ガスとしてGa(CHとアンモニア(NH)ガスを用いることができる。エピタキシャル膜成膜時のGaN基板の加熱温度は1000℃〜1200℃とすることが好ましい。
尚、本発明は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々変形して実施することができる。
例えば、上記各実施の形態では、シリコンウェハ等の半導体基板を回転させながら成膜する構成としたが、半導体基板を回転させずに成膜してもよい。
また、上記各実施の形態では、成膜装置の一例としてエピタキシャル成長装置を挙げたが、本発明はこれに限られるものではない。成膜室内に原料ガスを供給し、成膜室内に載置される半導体基板を加熱して半導体基板の表面に膜を形成する成膜装置であれば、CVD装置などの他の成膜装置であってもよい。
100、300 成膜装置
101 シリコンウェハ
102、302 サセプタ
102a、302a 第1のサセプタ部
102b、302b 第2のサセプタ部
103 チャンバ
104 回転部
104a 円筒部
104b 回転軸
108 シャフト
109 配線
120 インヒータ
121 アウトヒータ
122 放射温度計
123 ガス供給部
124 シャワープレート
125 ガス排気部
126 調整弁
127 真空ポンプ
128 排気機構
202 隙間
301 GaN基板

Claims (5)

  1. 半導体基板を加熱しながら前記半導体基板の上方から原料ガスを供給して、前記半導体基板上に所定の膜を成長させる気相成長方法であって、
    前記半導体基板は、基板保持冶具に支持されており、
    前記基板保持冶具は、その少なくとも上面が、酸化膜または窒化膜で被覆されていることを特徴とする気相成長方法。
  2. 前記基板保持冶具の前記上面から前記半導体基板に至る面も前記酸化膜または前記窒化膜で被覆されていることを特徴とする請求項1に記載の気相成長方法。
  3. 前記半導体基板はシリコン基板であり、前記基板保持冶具はSiO膜またはSi膜で被覆されていることを特徴とする請求項1または2に記載の気相成長方法。
  4. 前記半導体基板はGaN基板であり、前記基板保持冶具はSi膜で被覆されていることを特徴とする請求項1〜3のいずれか1項に記載の気相成長方法。
  5. 前記原料ガスとともにHClガスを供給することを特徴とする請求項1〜4のいずれか1項に記載の気相成長方法。
JP2011146802A 2011-06-30 2011-06-30 気相成長方法 Withdrawn JP2013016562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011146802A JP2013016562A (ja) 2011-06-30 2011-06-30 気相成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011146802A JP2013016562A (ja) 2011-06-30 2011-06-30 気相成長方法

Publications (1)

Publication Number Publication Date
JP2013016562A true JP2013016562A (ja) 2013-01-24

Family

ID=47688971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011146802A Withdrawn JP2013016562A (ja) 2011-06-30 2011-06-30 気相成長方法

Country Status (1)

Country Link
JP (1) JP2013016562A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017201744A1 (de) 2016-04-27 2017-11-02 Mitsubishi Electric Corporation Verfahren zum Herstellen eines Siliziumkarbid-Epitaxialwafers, Verfahren zum Herstellen einer Siliziumkarbid-Halbleiteranordnung und Vorrichtung zum Herstellen eines Siliziumkarbid-Epitaxialwafers
CN115142048A (zh) * 2022-06-30 2022-10-04 北海惠科半导体科技有限公司 晶圆载具及氮化硅介质膜的制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017201744A1 (de) 2016-04-27 2017-11-02 Mitsubishi Electric Corporation Verfahren zum Herstellen eines Siliziumkarbid-Epitaxialwafers, Verfahren zum Herstellen einer Siliziumkarbid-Halbleiteranordnung und Vorrichtung zum Herstellen eines Siliziumkarbid-Epitaxialwafers
US10370775B2 (en) 2016-04-27 2019-08-06 Mitsubishi Electric Corporation Silicon carbide epitaxial wafer manufacturing method, silicon carbide semiconductor device manufacturing method and silicon carbide epitaxial wafer manufacturing apparatus
US10711372B2 (en) 2016-04-27 2020-07-14 Mitsubishi Electric Corporation Silicon carbide epitaxial wafer manufacturing method, silicon carbide semiconductor device manufacturing method and silicon carbide epitaxial wafer manufacturing apparatus
DE102017201744B4 (de) 2016-04-27 2022-06-23 Mitsubishi Electric Corporation Verfahren zum Herstellen eines Siliziumkarbid-Epitaxialwafers, Verfahren zum Herstellen einer Siliziumkarbid-Halbleiteranordnung und Vorrichtung zum Herstellen eines Siliziumkarbid-Epitaxialwafers
CN115142048A (zh) * 2022-06-30 2022-10-04 北海惠科半导体科技有限公司 晶圆载具及氮化硅介质膜的制备方法
CN115142048B (zh) * 2022-06-30 2023-07-07 北海惠科半导体科技有限公司 晶圆载具及氮化硅介质膜的制备方法

Similar Documents

Publication Publication Date Title
JP5698043B2 (ja) 半導体製造装置
EP2549522A1 (en) Semiconductor thin-film manufacturing method, seminconductor thin-film manufacturing apparatus, susceptor, and susceptor holding tool
JP2011171450A (ja) 成膜装置および成膜方法
JP2009135228A (ja) 気相成長装置および気相成長方法
JP5542560B2 (ja) 半導体製造装置およびサセプタのクリーニング方法
JP5542584B2 (ja) 成膜装置および成膜方法
US20200185220A1 (en) Vapor phase growth method
KR101447663B1 (ko) 성막 방법 및 성막 장치
JP6444641B2 (ja) 成膜装置、サセプタ、及び成膜方法
JP5479260B2 (ja) サセプタの処理方法および半導体製造装置の処理方法
TWI415170B (zh) 半導體製造裝置之保護方法、半導體製造裝置以及半導體製造方法
JP5496721B2 (ja) 成膜装置および成膜方法
KR102050369B1 (ko) 기상 성장 방법
JP2013016562A (ja) 気相成長方法
JP5719720B2 (ja) 薄膜処理方法
JP6335683B2 (ja) SiCエピタキシャルウェハの製造装置
JP2021015896A (ja) 炭化珪素エピタキシャル成長装置及び炭化珪素エピタキシャルウエハの製造方法
JP5264384B2 (ja) 気相成長装置及び気相成長方法
JP5736291B2 (ja) 成膜装置および成膜方法
WO2020158657A1 (ja) 成膜装置及び成膜方法
JP5252896B2 (ja) 気相成長装置及び気相成長方法
JP2013077655A (ja) 半導体装置および半導体製造装置
JP2009135157A (ja) 気相成長装置及び気相成長方法
JPH04280418A (ja) 気相成長装置
JP2007180417A (ja) 半導体基板製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902