JP6489321B2 - エピタキシャルウェーハの製造方法 - Google Patents

Description

本発明は、エピタキシャルウェーハを製造する方法に関する。

気相成長法により、Ｓｉ半導体基板の表面にＳｉエピタキシャル層を形成したＳｉエピタキシャルウェーハは電子デバイスに広く使用されている。低温(１０００℃以下)でのＳｉエピタキシャル成長ではＳｉＨ_４（モノシラン）、ＳｉＨ_２Ｃｌ_２（ジクロロシラン）がＳｉソースガス種として用いられる。

ここで、従来技術として特許文献１には、基板表面にエピタキシャル層を形成する前に特定の圧力、温度、時間の水素ベーク処理を施し、その後、ＳｉＨ_４を用いて低温(１０００℃以下)でエピタキシャル層を形成することでエピタキシャル層の表面粗さを低減できることが開示されている。また、特許文献２には、水素雰囲気中でウェハを熱処理した後、熱処理ウェハの表面上に気相成長膜を形成することでウェハ表面のヘイズレベルを低下できることが開示されている。なお、ヘイズとは、エピタキシャルウェーハの表面に発生した微小な凹凸であり、暗室内で集光ランプ等を用いてエピタキシャル層の表面を観察すると、光が乱反射して白く曇って見えるものである。

特開２００４−３６３５１０号公報 特開２０００−３２３４８６号公報

ところで、ＳｉＨ_４とＳｉＨ_２Ｃｌ_２とを比較したとき、生産性の面で、ＳｉＨ_４の方が低温でも成長レート（成長速度）を高めることができる。しかし、本発明者の知見によると、ＳｉＨ_４を用いた場合に、成長レートを高めると低温にするほど表面粗さが悪化する(面荒れ発生)（図２参照）。また、表面荒れを抑制するためには成長レートを大きく下げる必要が有り、低温エピタキシャル領域では成長レートと表面粗さとがトレードオフの関係にある。この際の表面粗さとはパーティクルカウンタで算出されるヘイズレベルを表している。またデバイス作製において、このエピタキシャルウェーハの表面品質（表面欠陥、粗さ）の改善が課題となっているが、上記トレードオフの関係により品質と生産性の両立を困難にしている。

本発明は、上記従来技術の問題を鑑みなされたものであり、ＳｉＨ_４を用いた低温エピタキシャル成長において、成長レートを落とすことなく、エピタキシャルウェーハ表面のヘイズレベルを低減できる方法を提供することを目的とする。

本発明者は、低温でのエピタキシャル層の成長条件における表面荒れはエピタキシャル成長中の基板表面におけるＳｉ原子のマイグレーション低下と考えた。そこで、エピタキシャル成長後、同一炉内で追加熱処理を施すことで表面状態の改質が行われることを見出し、本発明に至った。

すなわち、本発明は、Ｓｉ半導体基板上にＳｉエピタキシャル層を形成する方法であって、
ＳｉソースガスをＳｉＨ_４とし、成長温度を１０００℃以下としてＳｉ半導体基板上にＳｉエピタキシャル層を成長させる成長ステップと、
前記成長ステップと同一炉内でエピタキシャル成長後の前記Ｓｉ半導体基板に対して水素雰囲気中で熱処理を行う熱処理ステップと、
を備えることを特徴とする。

本発明によれば、エピタキシャル成長後に同一炉内で水素雰囲気中での熱処理を施すので、エピタキシャルウェーハの表面状態を改質でき、結果、エピタキシャルウェーハ表面のヘイズレベルを低減できる。これにより、成長レートを落とすこと無く、高品位なエピタキシャルウェーハを提供することが可能となる。

また、本発明において熱処理の温度はＳｉエピタキシャル層の成長温度以上かつ１０５０℃以下とするのが好ましい。また、熱処理の時間は６０秒以上かつ１８０秒以下とするのが好ましい。また、Ｓｉエピタキシャル層の成長レートが１．７μｍ／ｍｉｎ以下かつ成長温度が９００℃以上かつ１０００℃以下とすることができる。

このように、Ｓｉエピタキシャル層の成長レートが１．７μｍ／ｍｉｎ以下かつ成長温度が９００℃以上かつ１０００℃以下で成長ステップを実施した後に、熱処理温度がＳｉエピタキシャル層の成長温度以上かつ１０５０℃以下、熱処理時間が６０秒以上かつ１８０秒以下の条件で熱処理を実施することで、ヘイズレベルを大幅に低減できる。

枚葉式エピタキシャル成長装置の概略図である。 エピタキシャル層の成長温度と、ヘイズレベルとの関係を成長速度毎に示した図である。 エピタキシャルウェーハの製造手順を示すフローチャートである。 実施例におけるウェーハ処理温度のプロファイルである。 比較例におけるウェーハ処理温度のプロファイルである。

次に、本発明の実施形態を図面を参照しながら説明する。本実施形態では、一例として枚葉式エピタキシャル成長装置を用いたエピタキシャルウェーハの製造方法を説明する。

図１に示す枚葉式エピタキシャル成長装置１は、基板が１枚ずつ投入されて、投入された１枚の基板に対してエピタキシャル成長処理を行う装置である。詳しくは、枚葉式エピタキシャル成長装置１は、処理対象となる基板Ｗが投入される処理炉２と、処理炉２内に配置されて投入された基板Ｗを水平に支持するサセプタ３と、処理炉２を囲むように配置されて処理炉２内を加熱する加熱部６と、処理炉２内に配置された基板Ｗの温度を計測する温度計測部７とを含んで構成される。サセプタ３は、基板Ｗをその裏面側から支持する。また、サセプタ３はその中心軸線回りに回転可能に設けられる。

処理炉２の一端側には、処理炉２内の基板Ｗの表面上に各種ガスを供給するためのガス供給口４が形成されている。ガス供給口４から供給されるガスは、Ｓｉソースガス、キャリアガス（例えば水素）、エピタキシャル層の導電型や導電率を調整するためのドーパントガスなどである。

また、処理炉２の、ガス供給口４と反対側には、基板Ｗの表面上を通過したガスを排出するためのガス排出口５が形成されている。加熱部６は、例えば処理炉２の上下それぞれに設けられたハロゲンランプとすることができる。温度計測部７は、例えば基板Ｗの表面温度を基板Ｗに非接触で計測するパイロメータ（放射温度計）とすることができる。

ところで、上記「発明が解決しようとする課題」で説明したように、ＳｉソースガスとしてＳｉＨ_４を用いた低温エピタキシャル領域では成長レートと表面粗さとがトレードオフの関係にある。図２はこのことを示しており、詳しくは、ＳｉソースガスをＳｉＨ_４とし、成長温度を９００℃〜１０００℃の範囲で変化させ、成長速度を０．２μｍ／ｍｉｎ〜１．２μｍ／ｍｉｎの範囲で変化させて、Ｓｉ半導体基板上にＳｉエピタキシャル層を成長させたときの、Ｓｉエピタキシャル層の成長温度と、得られたエピタキシャルウェーハ表面のヘイズレベルとの関係を成長速度毎に示している。なお、図２ではヘイズレベルとして、ＫＬＡＴｅｎｃｏｒ社のパーティクルカウンタＳＰ２のＤＷ（ＤａｒｋｆｉｅｌｄＷｉｄｅ）モードで計測したヘイズ濃度を示している。

図２に示すように、低温、高成長レートほどヘイズレベルが悪化する傾向がある。このため、従来ではヘイズレベルを抑えるためには成長レートを高くできず、生産性が低下するという課題があった。本発明では、その課題を解決するため、エピタキシャル成長後に同一炉内で水素ガスの雰囲気中で熱処理（Ｈ２Ｂａｋｅ）を行う。

図３は本実施形態におけるエピタキシャルウェーハの製造手順を示すフローチャートである。また、図４は、本実施形態のエピタキシャルウェーハ製造におけるウェーハ処理温度のプロファイル（時間に対するウェーハ処理温度の変化）を例示している。図５は、比較例として従来のエピタキシャルウェーハ製造におけるウェーハ処理温度のプロファイルを例示している。

図２の処理において先ずエピタキシャル成長の対象となるＳｉ半導体基板を準備する（Ｓ１）。準備するＳｉ半導体基板の特性（導電型、抵抗率、結晶方位、直径など）は、製造しようとするＳｉエピタキシャルウェーハの使用目的に応じて適宜に設定すれば良い。

次に、準備したＳｉ半導体基板を処理炉２（図１参照）内に搬送（投入）する（Ｓ２）。次に、Ｓｉ半導体基板の表面に形成された自然酸化膜を除去するために、ガス供給口４から処理炉２内に水素ガスを供給するとともに、加熱部６によりＳｉ半導体基板を所定温度まで昇温させる水素熱処理（Ｈ２Ｂａｋｅ）を実施する（Ｓ３）。この水素熱処理における熱処理温度は後述する成長温度と同じであっても良いし、異なっていても良い。図４の例では、Ｓ３の水素熱処理温度が、成長温度よりも高い例を示している。また、Ｓ３の水素熱処理時間は自然酸化膜を除去するという効果が得られるよう適宜に設定される。

次に、Ｓｉ半導体基板の温度を所定の成長温度Ｔ_Ｄｅｐｏに制御し、かつ、処理炉２内にＳｉソースガスとしてのＳｉＨ_４を供給することで、Ｓｉ半導体基板上にＳｉエピタキシャル層（Ｓｉ単結晶膜）を成長させる（Ｓ４）（図４も参照）。このとき、ＳｉＨ_４に加えて、ＳｉＨ_４を希釈するためのキャリアガス（例えば水素ガス）やドーパントガス（例えばボロンやリンを含むガス）を処理炉２内に適宜供給しても良い。Ｓｉ半導体基板の温度の制御として、枚葉式エピタキシャル成長装置１は例えば温度計測部７の計測値が所定の成長温度Ｔ_Ｄｅｐｏとなるよう加熱部６のパワーを制御する。また、加熱部６のパワーとＳｉ半導体基板の温度との関係を予め調べて、その関係に基づいて加熱部６のパワーを決定しても良い。

成長温度Ｔ_Ｄｅｐｏは、具体的には９００℃以上１０００℃以下の温度に設定される。このように、成長温度Ｔ_Ｄｅｐｏを１０００℃以下の低温とすることで、例えばエピタキシャル成長の際に処理炉２内からの金属等の汚染物質の発生を抑えることができ、これによりＳｉエピタキシャルウェーハの汚染を抑制できる。また、図２に示すように低温ほどヘイズが悪化する傾向があるが、成長温度Ｔ_Ｄｅｐｏを９００℃以上とすることでヘイズレベルを抑えることができる。

さらに、Ｓｉエピタキシャル層の成長レートは１．７μｍ／ｍｉｎ以下に設定するのが好ましい。これは、後述の実施例で示すように成長レートを１．７μｍ／ｍｉｎとしたときにヘイズレベルを効果的に抑えることができること、及び図２に示すように成長レートが低いほどヘイズレベルを抑えることができることに基づくものである。なお、生産性の面ではできるだけ成長レートを高くするのが好ましい。成長レートを高くすることで、Ｓｉエピタキシャル層の成長時間を短くでき、生産性を向上できる。

成長レートは、例えばＳｉＨ_４（Ｓｉソースガス）の供給条件（流量、濃度（キャリアガスによる希釈度合い）等）に基づいて調整することができる。成長レートとＳｉＨ_４の供給条件との関係を予め調べておき、目標とする成長レートとなるようＳｉＨ_４の供給条件を決定すれば良い。なお、Ｓｉエピタキシャル層の成長時間は、成長レート及びＳｉエピタキシャル層の目標膜厚に応じて設定すればよい。なお、Ｓ４のステップが本発明の「成長ステップ」に相当する。

所定の成長時間、エピタキシャル成長を実施した後、次に、エピタキシャル成長ステップと同一の処理炉２内で、エピタキシャル成長後のＳｉ半導体基板つまりＳｉエピタキシャルウェーハに対して水素ガスの雰囲気中で熱処理を行う（Ｓ５）（図４も参照）。この熱処理は、Ｓ４のエピタキシャル成長の終了時から時間を空けないで直ちに実施する。すなわち、エピタキシャル成長を所定時間実施した後、ＳｉＨ_４の供給を停止して、処理炉２内に水素ガスを供給して処理炉２内の雰囲気を水素を含む雰囲気（還元性雰囲気）にする。このとき、処理炉２内の雰囲気は、水素１００％とするのが好ましいが、水素と不活性ガス（アルゴン、窒素等）との混合ガス雰囲気としても良い。

また、水素ガスの供給に加えて、Ｓｉエピタキシャルウェーハの温度が所定の水素熱処理温度Ｔ_{ａｎｎｅａｌ}（図４参照）となるように加熱部６のパワーを制御する。加熱部６のパワー制御は、温度計測部７の計測値に基づいて行っても良いし、加熱部６のパワーと基板温度との関係を予め調べてその関係に基づいて行っても良い。また、図４に示すように成長温度Ｔ_Ｄｅｐｏから直接に（つまり他の温度処理を介さずに）水素熱処理温度Ｔ_{ａｎｎｅａｌ}に昇温させる。

水素熱処理温度Ｔ_{ａｎｎｅａｌ}は、高温ほどヘイズレベルの低減効果が大きくなるが、Ｓｉエピタキシャル層の成長温度（９００℃以上１０００℃以下）以上かつ１０５０℃以下とするのが好ましい。後述の実施例で示すように、Ｓｉエピタキシャル層の成長温度より低温とすると、水素熱処理を実施しない場合に比べてヘイズが低減されるものの、その低減効果が小さい。また、１０５０℃より高温とすると、１０５０℃で熱処理した場合のヘイズレベルとそれほど変わらず、高温にすることの効果が小さいためである。ただし、Ｓｉエピタキシャル層の成長温度より低温又は１０５０℃より高温であっても、ヘイズレベルの低減効果があるので、それら温度を排除する趣旨ではない。

また、水素熱処理時間は長時間ほどヘイズレベルの低減効果が大きくなるが、６０秒以上かつ１８０秒以下とするのが好ましい。後述の実施例で示すように、水素熱処理時間が６０秒未満の場合には、６０秒以上の場合に比べてヘイズの低減効果が小さい。また、１８０秒を超えると、ヘイズの低減効果が大きいものの、生産性が悪くなる。ただし、水素熱処理時間が６０秒未満又は１８０秒を超えた場合であっても、ヘイズレベルの低減効果があるので、それら時間を排除する趣旨ではない。

水素にはウェーハ表面のＳｉと反応してＳｉのマイグレーションが起こり、表面を平坦化する（ヘイズが向上する）作用がある。よって、先の低温エピタキシャル成長においてヘイズが悪化したとしても、同一炉内で追加熱処理を実施することで、ウェーハ表面状態の改質を行うことができ、結果、ヘイズを向上できる。また、エピタキシャル成長とその後の水素熱処理とを同一炉内で実施することで、エピタキシャル成長後に速やかに水素熱処理を実施でき、ウェーハ表面状態を効果的に改質できるとともに、エピタキシャルウェーハの生産性低下を抑制できる。なお、Ｓ５のステップが本発明の「熱処理ステップ」に相当する。

水素熱処理を所定時間実施した後、加熱部６のパワーをゼロにし、又は処理炉２内が所定の取り出し温度（例えば６５０℃）となるよう加熱部６のパワーを落とす。その後、Ｓｉエピタキシャルウェーハを処理炉２から搬出する（Ｓ６）。以上により、Ｓｉエピタキシャルウェーハを得ることができる。

このように、本実施形態では、エピタキシャル成長の後に水素熱処理を追加（図４参照）しているのに対し、従来では、エピタキシャル成長を実施した後にウェーハ処理温度を降温させている（図５参照）。エピタキシャル成長後に同一炉内で水素熱処理を実施することで、エピタキシャルウェーハ表面のヘイズレベルを低減できる。これにより、成長レートを落とすこと無く、高品位なエピタキシャルウェーハを提供することが可能となり、エピタキシャルウェーハの品質と生産性の両立を図ることができる。

以下、実施例及び比較例を挙げて本発明をさらに具体的に説明するが、これらは本発明を限定するものではない。

枚葉式エピタキシャル成長装置において、直径３００ｍｍ、主表面の面方位（１００）のＰ型シリコン単結晶ウェーハを用いて成膜を行った。エピタキシャル成長条件を成長温度９５０℃、成長レート１．７μｍ／ｍｉｎ、膜厚３μｍとし、ＳｉソースガスとしてＳｉＨ_４を用いた。そして、実施例ではエピタキシャル成長後に水素熱処理を実施し、その水素熱処理における処理温度、処理時間を変更した際のヘイズレベルを評価した。ヘイズレベルは、ＫＬＡＴｅｎｃｏｒ社のパーティクルカウンタＳＰ２のＤＷ（ＤａｒｋｆｉｅｌｄＷｉｄｅ）モードにて評価した。比較例の温度プロファイルを図５に示し、実施例の温度プロファイル例を図４に示す。

エピタキシャル成長処理後そのまま降温し、Ｓｉエピタキシャルウェーハを取り出した場合の、比較例のヘイズレベルは４．１ｐｐｍであった。

また、エピタキシャル成長後の水素熱処理条件の処理温度を９００、９５０、９７５、１０００、１０５０、１１００℃、処理時間を３０、６０、９０、１２０、１５０、１８０ｓｅｃとした時のヘイズレベルと良化率とを表１に示す。なお、良化率は、比較例のヘイズレベル（４．１ｐｐｍ）に対する実施例のヘイズレベルの割合である。表１では１０％以上の良化率にはハッチングを付している。

表１に示すように、いずれの水素熱処理条件（熱処理温度、熱処理時間）であっても、水素熱処理を実施することでヘイズレベルを低減（ヘイズレベルが４ｐｐｍ以下、良化率が１００％より小）できることがわかる。また、熱処理時間が長いほどヘイズレベルの低減効果が大きいことがわかる。さらに、熱処理温度が高いほどヘイズレベルの低減効果が大きいことがわかる。

一方、熱処理温度が成長温度９５０℃より低温の９００℃の場合にはいずれの熱処理時間においても良化率が１０％より大きくなった。これに対して、熱処理温度が成長温度９５０℃以上の温度の場合には、一部の熱処理時間において良化率を１０％以下にできた。このことから、熱処理温度が成長温度より低温の場合にはヘイズレベルの低減効果が小さく、良化率を１０％以下にするためには、水素熱処理温度は成長温度以上とするのが良いといえる。

また、熱処理温度が１０５０℃の時と１１００℃の時とで良化率を比べると、どちらも熱処理時間が６０ｓｅｃ以上の時には良化率が９％台となっており、熱処理時間が３０ｓｅｃの時の良化率はどちらも１０％付近である。つまり、熱処理温度が１０５０℃の時と１１００℃の時とで良化率はそれほど違いはない。このことから、熱処理温度が１０５０℃より高温の場合には、高温にすることによる効果が小さいため、熱処理温度は１０５０℃以下とするのが良いといえる。

さらに、熱処理時間が３０ｓｅｃの場合にはいずれの熱処理温度においても良化率が１０％より大きくなった。これに対して、熱処理時間が６０ｓｅｃ以上の場合には、一部の熱処理温度において良化率を１０％以下にできた。このことから熱処理時間は６０ｓｅｃ以上とするのが良いといえる。また、１８０ｓｅｃより熱処理時間が長いと生産性に影響を与えるため、有効ではない。

また、良化率を１０％以下とするためには、熱処理時間が１５０ｓｅｃ以上かつ熱処理温度が９５０（成長温度）以上とするか、熱処理時間が９０ｓｅｃ以上かつ熱処理温度が１０００℃（成長温度＋５０℃）以上とするか、熱処理時間が６０ｓｅｃ以上かつ熱処理温度が１０５０℃（成長温度＋１００℃）以上とすると良いことがわかる。

また、実施例では成長レートを１．７μｍ／ｍｉｎとした例を示したが、他の成長レートであっても、表１と同様の良化率の傾向（熱処理時間、熱処理温度が大きいほど良化率が小さくなるという傾向）を示すと考えられる。ただし、成長レートを１．７μｍ／ｍｉｎより大とした場合には、熱処理温度、熱処理時間によってはヘイズレベルが大きくなってしまうが、そのヘイズレベルが許容範囲であるならば、成長レートを１．７μｍ／ｍｉｎより大としても良い。

このように、ＳｉＨ_４を用いた低温エピタキシャル成長の後に水素熱処理を実施することでヘイズレベルを低減できることを示せた。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであったとしても本発明の技術的範囲に包含される。例えば基板サイズは３００ｍｍ基板に限らず、２００ｍｍ以下の基板や、３００ｍｍより大きい基板にも適用できる。また、Ｓｉを成膜する気相成長装置であれば、枚葉式エピタキシャル成長炉に限らず、バッチ式等に適用しても良い。

１ 枚葉式エピタキシャル成長装置
２ 処理炉
３ サセプタ
４ ガス供給口
５ ガス排出口
６ 加熱部
７ 温度計測部

Claims (6)

1. Ｓｉ半導体基板上にＳｉエピタキシャル層を形成する方法であって、
   ＳｉソースガスをＳｉＨ_４とし、成長温度を９００℃以上かつ１０００℃以下としてＳｉ半導体基板上にＳｉエピタキシャル層を成長させる成長ステップと、
   前記成長ステップと同一炉内でエピタキシャル成長後の前記Ｓｉ半導体基板に対して水素雰囲気中で熱処理を行う熱処理ステップと、
   を備えることを特徴とするエピタキシャルウェーハの製造方法。
2. 前記熱処理の温度は、前記Ｓｉエピタキシャル層の成長温度以上かつ１０５０℃以下であることを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
3. 前記熱処理の時間は、６０秒以上かつ１８０秒以下であることを特徴とする請求項１又は２に記載のエピタキシャルウェーハの製造方法。
4. 前記Ｓｉエピタキシャル層の成長レートが１．７μｍ／ｍｉｎ以下であることを特徴とする請求項１〜３のいずれか１項に記載のエピタキシャルウェーハの製造方法。
5. 前記熱処理の時間が１５０秒以上かつ前記熱処理の温度が前記Ｓｉエピタキシャル層の成長温度以上、又は前記熱処理の時間が９０秒以上かつ前記熱処理の温度が前記Ｓｉエピタキシャル層の成長温度＋５０℃以上、又は前記熱処理の時間が６０秒以上かつ前記熱処理の温度が前記Ｓｉエピタキシャル層の成長温度＋１００℃以上であることを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
6. 前記Ｓｉエピタキシャル層の成長レートが１．７μｍ／ｍｉｎ以下（ただし、１．０μｍ／ｍｉｎ以下を除く）又は１．７μｍ／ｍｉｎより大きいことを特徴とする請求項１、２、３、５のいずれか１項に記載のエピタキシャルウェーハの製造方法。

Images